JPH10321881A - Manufacture of variable capacitance diode - Google Patents

Manufacture of variable capacitance diode

Info

Publication number
JPH10321881A
JPH10321881A JP12693897A JP12693897A JPH10321881A JP H10321881 A JPH10321881 A JP H10321881A JP 12693897 A JP12693897 A JP 12693897A JP 12693897 A JP12693897 A JP 12693897A JP H10321881 A JPH10321881 A JP H10321881A
Authority
JP
Japan
Prior art keywords
predetermined
epitaxial layer
breakdown voltage
varicap
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12693897A
Other languages
Japanese (ja)
Inventor
Yuji Matsusako
雄治 松迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12693897A priority Critical patent/JPH10321881A/en
Publication of JPH10321881A publication Critical patent/JPH10321881A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a variable capacitance diode which secures a predetermined breakdown voltage and has a series resistance reduced. SOLUTION: In a variable capacitance 1, constituted by a semiconductor substrate 11 containing an N-type impurity at a high concentration and an epitaxial layer containing an impurity at a predetermined concentration NVB, in which the breakdown voltage of a PN junction found in advance becomes a breakdown voltage Vb, an N-type epitaxial layer 12 having a predetermined thickness d0 substantially equal to a depletion layer width d at the time of the application of the predetermined breakdown voltage Vb is formed. After that, an n<+> -diffusion layer 14 and a p<+> -diffusion layer 15 are formed by an ion implantation method, thereby forming a P-N junction of the variable capacitance 1. Thus, a variable capacitance having high reliability and high performance can be produced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は可変容量ダイオード
の製造方法に関し、さらに詳しくは、所定の降伏電圧を
確保し、直列抵抗を低減した可変容量ダイオードの製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a variable capacitance diode, and more particularly, to a method for manufacturing a variable capacitance diode having a predetermined breakdown voltage and a reduced series resistance.

【0002】[0002]

【従来の技術】可変容量ダイオード(バリキャップ)と
は、半導体基板表面にPN接合を形成したダイオードの
接合容量が、ダイオードの逆方向に印加する電圧により
変化する現象を用いたものである。このバリキャップは
TV受像機やテープレコーダのチューナ等に多用されて
いて、バリキャップの性能はチューナ性能を決める重要
な因子となっている。
2. Description of the Related Art A variable capacitance diode (varicap) uses a phenomenon in which the junction capacitance of a diode having a PN junction formed on the surface of a semiconductor substrate is changed by a voltage applied in the reverse direction of the diode. These varicaps are frequently used in tuners of TV receivers and tape recorders, and the performance of varicaps is an important factor in determining tuner performance.

【0003】ここで、従来のバリキャップの製造方法の
例を、図3を参照して説明する。まず、図3に示すよう
に、高濃度の不純物がドープされた低抵抗のN型の半導
体基板11表面に、低濃度の不純物がドープされたN型
のエピタキシャル層12を形成する。このエピタキシャ
ル層12形成の初期段階において、高濃度の不純物がド
ープされた低抵抗のN型の半導体基板11から不純物が
エピタキシャル層12中に混入するオートドーピング現
象が起き、エピタキシャル層12下部にオートドーピン
グ層12aが形成される。その後、エピタキシャル層1
2表面に薄い熱酸化膜13を形成し、この熱酸化膜13
上にフォトレジストを塗布してパターニングをする。次
に、パターニングしたフォトレジストをマスクとして、
イオン注入法を用い、N型の不純物となるイオンを薄い
熱酸化膜13を通してエピタキシャル層12に打ち込
み、その後熱処理を行ってエピタキシャル層12表面部
に、所定の不純物濃度プロファイルを持つn+ 拡散層1
4を選択的に形成する。
Here, an example of a conventional method for manufacturing a varicap will be described with reference to FIG. First, as shown in FIG. 3, an N-type epitaxial layer 12 doped with a low-concentration impurity is formed on the surface of a low-resistance N-type semiconductor substrate 11 doped with a high-concentration impurity. In the initial stage of the formation of the epitaxial layer 12, an auto-doping phenomenon occurs in which impurities are mixed into the epitaxial layer 12 from the low-resistance N-type semiconductor substrate 11 doped with a high-concentration impurity. The layer 12a is formed. Then, the epitaxial layer 1
2. A thin thermal oxide film 13 is formed on the surface
Photoresist is applied on top and patterned. Next, using the patterned photoresist as a mask,
Using an ion implantation method, ions serving as N-type impurities are implanted into the epitaxial layer 12 through the thin thermal oxide film 13, and then heat treatment is performed to form an n + diffusion layer 1 having a predetermined impurity concentration profile on the surface of the epitaxial layer 12.
4 is selectively formed.

【0004】次に、新たなパターニングしたフォトレジ
ストをイオン注入のマスクとして用い、イオン注入法に
よりP型の不純物となるイオンを薄い熱酸化膜13を通
してエピタキシャル層12に打ち込み、その後熱処理を
行って、p+ 拡散層15を形成する。このp+ 拡散層1
5の大きさは、n+ 拡散層14表面の周辺より所定幅だ
け大きな広さとし、PN接合の周辺部における電界を緩
和して、降伏電圧(ブレークダウン電圧)を向上させる
構造となっている。
Next, using a new patterned photoresist as a mask for ion implantation, ions serving as P-type impurities are implanted into the epitaxial layer 12 through the thin thermal oxide film 13 by an ion implantation method, and then heat-treated. A p + diffusion layer 15 is formed. This p + diffusion layer 1
The size of 5 is larger than the periphery of the surface of the n + diffusion layer 14 by a predetermined width to reduce the electric field in the periphery of the PN junction, thereby improving the breakdown voltage (breakdown voltage).

【0005】次に、CVD法によりCVD酸化膜16を
堆積し、この後CVD酸化膜16をパターニングしてp
+ 拡散層15のコンタクトホール17を形成する。更に
その後1%Siを含むAl膜等のAl合金膜を堆積し、
このAl合金膜をパターニングして、p+ 拡散層15と
コンタクトする電極18を形成することで、バリキャッ
プが作製される。
Next, a CVD oxide film 16 is deposited by the CVD method, and thereafter, the CVD oxide film 16 is patterned to
+ A contact hole 17 of the diffusion layer 15 is formed. After that, an Al alloy film such as an Al film containing 1% Si is deposited,
By patterning this Al alloy film to form an electrode 18 that contacts the p + diffusion layer 15, a varicap is manufactured.

【0006】バリキャップ1の性能評価量としては、下
記の様な印加電圧変化に対する容量変化の大きさを示す
容量変化指数nと、遮断周波数fc がある。 C∝(V+Vbi-n 、 fc =(2πRS C)-1 ここで、Cは接合容量、Vは印加電圧、Vbiは拡散電
位、RS は接合容量Cに直列に入る直列抵抗である。容
量変化指数nを大きくするために、上述したバリキャッ
プ1の製造方法に示した如く、PN接合部のp+ 拡散層
15に接するn+ 拡散層14をイオン注入と熱拡散によ
り形成して指数関数的な濃度分布を持たせている。上述
のようにして作製されたバリキャップ1の不純物濃度プ
ロファイルは、図4に示すようなものとなり、この不純
物プロファイルを持つバリキャップ1の印加電圧と容量
の関係は図5に示すようなものとなる。一方、遮断周波
数fc を大きくするためには、遮断周波数fc が上述し
た接合容量Cと直列抵抗RS との積に逆比例するので、
直列抵抗RS をほぼ支配しているエピタキシャル層12
の抵抗の低減、即ちエピタキシャル層12の不純物濃度
を大きくし、n+ 拡散層14と低抵抗のN型の半導体基
板11間の距離を小さくすればよい。
[0006] The performance evaluation of varicap 1, and the capacitance variation index n indicating the magnitude of the change in capacitance with respect to the applied voltage changes, such as the following, there is a cut-off frequency f c. Cα (V + V bi) -n , f c = (2πR S C) -1 , where, C is the junction capacitance, V is the applied voltage, V bi is the diffusion potential, R S is the series resistance inserted in series in the junction capacitance C It is. In order to increase the capacitance change index n, as shown in the above-described method for manufacturing the varicap 1, the n + diffusion layer 14 in contact with the p + diffusion layer 15 at the PN junction is formed by ion implantation and thermal diffusion. It has a functional concentration distribution. The impurity concentration profile of the varicap 1 manufactured as described above is as shown in FIG. 4, and the relationship between the applied voltage and the capacitance of the varicap 1 having this impurity profile is as shown in FIG. Become. Meanwhile, in order to increase the cut-off frequency f c, since the cutoff frequency f c is inversely proportional to the product of the junction capacitance C and series resistance R S as described above,
Epitaxial layer 12 which substantially controls series resistance R S
, That is, the impurity concentration of the epitaxial layer 12 is increased, and the distance between the n + diffusion layer 14 and the low-resistance N-type semiconductor substrate 11 is reduced.

【0007】しかしながら、容量変化指数nに寄与して
いるn+ 拡散層14の不純物濃度プロファイルや、遮断
周波数fc に寄与しているエピタキシャル層12の不純
物濃度およびn+ 拡散層14と低抵抗のN型の半導体基
板11間の距離は、バリキャップ1のブレークダウン電
圧Vbに関係する。今、バリキャップ1の仕様としての
バリキャップ1の容量変化範囲を、C1 ≧C≧C2 とす
ると、その時の電圧変化範囲は、V1 ≦V≦V2 とな
り、この電圧変化範囲でバリキャップ1がブレークダウ
ンを起こさないことを十分に保証するためには、例えば
バリキャップ1のブレークダウン電圧Vbとして、Vb
≧1.2V2 とする必要がある。
However, the capacitance changes, the impurity concentration profile of the n + diffusion layer 14 to the index n have contributed, the impurity concentration and the n + diffusion layer 14 of the epitaxial layer 12 contributing to the cutoff frequency f c of the low-resistance The distance between the N-type semiconductor substrates 11 is related to the breakdown voltage Vb of the varicap 1. Now, assuming that the capacitance change range of the varicap 1 as the specification of the varicap 1 is C 1 ≧ C ≧ C 2 , the voltage change range at that time is V 1 ≦ V ≦ V 2 . In order to sufficiently ensure that the cap 1 does not cause breakdown, for example, the breakdown voltage Vb of the varicap 1 is set to Vb
≧ 1.2V 2 .

【0008】上述した如く、バリキャップ1のブレーク
ダウン電圧Vb≧1.2V2 を確保して、印加電圧変化
に対する容量変化が大きく、しかも直列抵抗RS の小さ
い高性能のバリキャップ1を作製するのが難しいという
問題がある。
As described above, the breakdown voltage Vb ≧ 1.2 V 2 of the varicap 1 is ensured, and a high-performance varicap 1 having a large capacitance change with respect to an applied voltage change and a small series resistance R S is manufactured. There is a problem that is difficult.

【0009】[0009]

【発明が解決しようとする課題】本発明は、上述した可
変容量ダイオードの製造方法における問題点を解決する
ことをその目的とする。即ち本発明の課題は、所定のブ
レークダウン電圧を確保し、直列抵抗を低減させた可変
容量ダイオードの製造方法を提供することを目的とす
る。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems in the method of manufacturing a variable capacitance diode. That is, an object of the present invention is to provide a method for manufacturing a variable capacitance diode in which a predetermined breakdown voltage is secured and the series resistance is reduced.

【0010】[0010]

【課題を解決するための手段】本発明の可変容量ダイオ
ードの製造方法は、上述の課題を解決するために提案す
るものであり、高濃度の第1導電型不純物を含む半導体
基板に、所定濃度の第1導電型不純物を含むエピタキシ
ャル層を所定膜厚で形成する工程と、イオン注入法によ
り、第1導電型不純物となるイオンを前記エピタキシャ
ル層に選択的に注入し、第1導電型イオン注入層を形成
する工程と、第2導電型不純物のイオンを前記エピタキ
シャル層に選択的に注入した第2導電型イオン注入層を
形成することで、PN接合を形成する工程と、を有する
ことを特徴とするものである。
SUMMARY OF THE INVENTION A method of manufacturing a variable capacitance diode according to the present invention is proposed to solve the above-mentioned problem. Forming an epitaxial layer containing the first conductivity type impurity with a predetermined thickness, and selectively implanting ions serving as the first conductivity type impurity into the epitaxial layer by ion implantation. Forming a PN junction by forming a second conductivity type ion implantation layer in which ions of a second conductivity type impurity are selectively implanted into the epitaxial layer. It is assumed that.

【0011】本発明によれば、エピタキシャル層が十分
厚いとした時の第1導電型イオン注入層と第2導電型イ
オン注入層とを持って構成されるPN接合の降伏電圧が
所定の降伏電圧となるエピタキシャル層の不純物濃度を
所定濃度とし、この所定濃度のエピタキシャル層で構成
される上述したPN接合に、所定の降伏電圧印加時の空
乏層幅をエピタキシャル層の所定膜厚とすることで、所
定の降伏電圧を確保し、直列抵抗を低減させたバリキャ
ップが得られる。従って、信頼性の高い、高性能なバリ
キャップが作製できる。
According to the present invention, when the epitaxial layer is made sufficiently thick, the breakdown voltage of the PN junction having the first conductivity type ion implantation layer and the second conductivity type ion implantation layer becomes a predetermined breakdown voltage. The impurity concentration of the epitaxial layer becomes a predetermined concentration, the depletion layer width at the time of applying a predetermined breakdown voltage to the above-mentioned PN junction formed of the epitaxial layer of the predetermined concentration, the predetermined thickness of the epitaxial layer, A varicap having a predetermined breakdown voltage and a reduced series resistance can be obtained. Therefore, a highly reliable and high performance varicap can be manufactured.

【0012】[0012]

【実施例】以下、本発明の具体的実施例につき、添付図
面を参照して説明する。なお従来技術の説明で参照した
図3中の構成部分と同様の構成部分には、同一の参照符
号を付すものとする。
Embodiments of the present invention will be described below with reference to the accompanying drawings. The same components as those in FIG. 3 referred to in the description of the prior art are denoted by the same reference numerals.

【0013】本実施例は可変容量ダイドードの製造方法
に本発明を適用した例であり、これを図1および図2を
参照して説明する。まず、図1に示すように、高濃度の
第1導電型不純物を含む半導体基板、例えば不純物濃度
1E19/cm3 のN型不純物がドープされた半導体基
板11表面に、気相エピタキシャル成長法を用いて、所
定濃度の第1導電型不純物を含むエピタキシャル層、例
えば所定濃度として3.5E15/cm3 の不純物濃度
によるN型のエピタキシャル層12を、所定膜厚、例え
ば4μm程度形成する。このエピタキシャル層12形成
の初期段階において、高濃度の不純物がドープされた低
抵抗のN型の半導体基板11から不純物がエピタキシャ
ル層12中に混入するオートドーピング現象が起き、エ
ピタキシャル層12下部にオートドーピング層12aが
形成される。なお、上述したエピタキシャル層12の不
純物の所定濃度および所定膜厚の決め方は、後ほど説明
する。
This embodiment is an example in which the present invention is applied to a method of manufacturing a variable capacitance diode, which will be described with reference to FIGS. First, as shown in FIG. 1, a semiconductor substrate containing a high-concentration impurity of the first conductivity type, for example, a semiconductor substrate 11 doped with an N-type impurity having an impurity concentration of 1E19 / cm 3 is formed by vapor phase epitaxial growth. Then, an epitaxial layer containing a first conductivity type impurity of a predetermined concentration, for example, an N-type epitaxial layer 12 having an impurity concentration of 3.5E15 / cm 3 as a predetermined concentration is formed with a predetermined thickness, for example, about 4 μm. In the initial stage of the formation of the epitaxial layer 12, an auto-doping phenomenon occurs in which impurities are mixed into the epitaxial layer 12 from the low-resistance N-type semiconductor substrate 11 doped with a high-concentration impurity. The layer 12a is formed. How to determine the predetermined concentration and the predetermined thickness of the impurity of the epitaxial layer 12 will be described later.

【0014】次に、エピタキシャル層12表面に薄い熱
酸化膜13を膜厚約40nm程度形成し、この熱酸化膜
13上にフォトレジストを塗布して、バリキャップ1形
成用のパターニングをする。その後、パターニングした
フォトレジストをマスクとして、イオン注入法を用い、
第1導電型不純物となるイオン、例えばN型不純物とな
るリン(P)イオンを、打ち込みエネルギー約500k
eV、ドーズ量約1E13/cm2 で、薄い熱酸化膜1
3を通してエピタキシャル層12表面に打ち込み、その
後熱処理、例えば約1000°C、20min程度の熱
処理を行ってエピタキシャル層12表面部に、所定の不
純物濃度プロファイルを持つn+ 拡散層14を形成す
る。この所定の不純物濃度プロファイルは、あまり大き
な電圧変化を伴わずにバリキャップ1の仕様の容量変化
範囲が得られるようにして決めるものである。
Next, a thin thermal oxide film 13 having a thickness of about 40 nm is formed on the surface of the epitaxial layer 12, a photoresist is applied on the thermal oxide film 13, and patterning for forming the varicap 1 is performed. After that, using the patterned photoresist as a mask, using an ion implantation method,
An ion serving as a first conductivity type impurity, for example, phosphorus (P) ion serving as an N-type impurity is implanted at an energy of about 500 k.
eV, dose of about 1E13 / cm 2 , thin thermal oxide film 1
Then, the n + diffusion layer 14 having a predetermined impurity concentration profile is formed on the surface of the epitaxial layer 12 by performing a heat treatment, for example, about 1000 ° C. for about 20 minutes. The predetermined impurity concentration profile is determined so as to obtain a specified capacitance change range of the varicap 1 without causing a very large voltage change.

【0015】次に、上述したフォトレジストを除去した
後、新たにフォトレジストを塗布し、n+ 拡散層14表
面の周辺部より、所定の幅だけ広い面積の開口が形成さ
れるフォトレジストのパターニングをする。その後、こ
のパターニングしたフォトレジストをマスクとして、第
2導電型不純物をイオン、例えばボロン(B)イオン注
入を、打ち込みエネルギー約15keV、ドーズ量約5
E15/cm2 で、薄い熱酸化膜13を通してエピタキ
シャル層12表面に打ち込み、その後熱処理、例えば約
950°C、20min程度の熱処理を行ってエピタキ
シャル層12表面にp+ 拡散層15を形成する。なお、
このp+ 拡散層15の大きさは、n+ 拡散層14表面の
周辺より所定幅だけ大きな広さとし、PN接合の周辺部
における電界を緩和して、降伏電圧(ブレークダウン電
圧)を向上させる構造となっている。
Next, after removing the above-mentioned photoresist, a new photoresist is applied, and the photoresist is patterned so that an opening having a predetermined width wider than the peripheral portion of the surface of the n + diffusion layer 14 is formed. do. Then, using the patterned photoresist as a mask, ions of the second conductivity type, for example, boron (B) ions are implanted by implanting energy of about 15 keV and dose of about 5
At E15 / cm 2 , the p + diffusion layer 15 is formed on the surface of the epitaxial layer 12 by bombarding the surface of the epitaxial layer 12 through the thin thermal oxide film 13 and then performing heat treatment, for example, about 950 ° C. for about 20 minutes. In addition,
The size of the p + diffusion layer 15 is set to be larger than the periphery of the surface of the n + diffusion layer 14 by a predetermined width, so that the electric field in the periphery of the PN junction is relaxed and the breakdown voltage (breakdown voltage) is improved. It has become.

【0016】次に、CVD酸化膜16を約500nm程
度堆積し、その後CVD酸化膜16をパターニングし
て、バリキャップ1部のp+ 拡散層15上部のCVD酸
化膜16にコンタクトホール17を形成する。更にその
後電極膜、例えば1%Siを含むAl膜等のAl合金膜
を膜厚約1.5μm程度堆積し、このAl合金膜をパタ
ーニングして、p+ 拡散層15とコンタクトする電極1
8を形成する。以上の様にして、p+ 拡散層15、n+
拡散層14、N型のエピタキシャル層12およびN型の
高濃度の半導体基板11により構成されるバリキャップ
1が作製される。
Next, a CVD oxide film 16 is deposited to a thickness of about 500 nm, and thereafter, the CVD oxide film 16 is patterned to form a contact hole 17 in the CVD oxide film 16 above the p + diffusion layer 15 in one portion of the varicap. . Thereafter, an electrode film, for example, an Al alloy film such as an Al film containing 1% Si is deposited to a thickness of about 1.5 μm, and the Al alloy film is patterned to form an electrode 1 which is in contact with the p + diffusion layer 15.
8 is formed. As described above, the p + diffusion layer 15 and the n +
The varicap 1 including the diffusion layer 14, the N-type epitaxial layer 12, and the N-type high-concentration semiconductor substrate 11 is manufactured.

【0017】上述のバリキャップ1の作製におけるエピ
タキシャル層12の不純物の所定濃度および所定膜厚の
決め方は、エピタキシャル層12の厚みを十分厚くした
状態、例えば10μm程度とした状態で、エピタキシャ
ル層12の不純物濃度を変化させたバリキャップ1を形
成し、バリキャップ1の降伏電圧(ブレークダウン電
圧)とエピタキシャル層12の不純物濃度との関係、お
よびバリキャップ1のブレークダウン電圧Vb直前のバ
リキャップ1の接合容量Cと不純物濃度との関係との関
係を前もって求めておく。
The method of determining the predetermined impurity concentration and the predetermined film thickness of the epitaxial layer 12 in the production of the above-described varicap 1 is such that the thickness of the epitaxial layer 12 is made sufficiently thick, for example, about 10 μm. The varicap 1 with the impurity concentration changed is formed, and the relationship between the breakdown voltage (breakdown voltage) of the varicap 1 and the impurity concentration of the epitaxial layer 12 and the varicap 1 immediately before the breakdown voltage Vb of the varicap 1 are formed. The relationship between the junction capacitance C and the relationship between the impurity concentration is determined in advance.

【0018】今、バリキャップ1の仕様としての接合容
量Cの容量変化範囲がC1 ≧C≧C 2 で、C1 /C2
7程度となるためのn+ 拡散層14の所定の不純物濃度
プロファイルを固定し、エピタキシャル層12の厚みを
十分厚くした状態で、上述したバリキャップ1のブレー
クダウン電圧と不純物濃度との関係は、図2(a)に示
すグラフのようになり、またバリキャップ1のブレーク
ダウン電圧Vb直前のバリキャップ1の接合容量Cと不
純物濃度との関係は、図2(b)に示すグラフのように
なる。
Now, the joining volume as the specification of the varicap 1
The capacity change range of the quantity C is C1≧ C ≧ C TwoAnd C1/ CTwo
N to be about 7+Predetermined impurity concentration of diffusion layer 14
Fix the profile and adjust the thickness of the epitaxial layer 12
In a state where the thickness is sufficiently thick,
The relationship between the breakdown voltage and the impurity concentration is shown in FIG.
It looks like a graph, and the break of the varicap 1
The junction capacitance C of the varicap 1 immediately before the down voltage Vb is not
The relationship with the pure substance concentration is as shown in the graph of FIG.
Become.

【0019】次に、接合容量C=C2 のバリキャップ1
の印加電極V=V2 とし、この印加電極V=V2 でバリ
キャップ1がブレークダウンを起こさないことを保証す
るためのバリキャップ1のブレークダウン電圧Vbとし
て、例えばブレークダウン電圧Vb≧1.2V2 とすれ
ば、図2(a)のグラフより、Vb=1.2V2 なるエ
ピタキシャル層12の不純物濃度NがN=NBV、例えば
BV=3.5E15/cm2 として求められる。
Next, a varicap 1 having a junction capacitance C = C 2
Application electrode V = V 2 and then, as the breakdown voltage Vb of the varicap 1 to ensure that in this application electrode V = V 2 varicap 1 does not cause a breakdown, for example the breakdown voltage Vb ≧ 1. Assuming that 2V 2 , the impurity concentration N of the epitaxial layer 12 where Vb = 1.2 V 2 is obtained from the graph of FIG. 2A as N = N BV , for example, N BV = 3.5E15 / cm 2 .

【0020】次に、不純物濃度N=NBVの時のバリキャ
ップ1のブレークダウン電圧Vb直前のバリキャップ1
の接合容量Cが、図2(b)のグラフより、接合容量C
がC=CBVとして求められる。接合容量C=CBVが求め
られると、この時のPN接合のN型不純物領域における
空乏層幅dはd≒Sε/CBVとなる。ここで、SはPN
接合の面積である。エピタキシャル層12の所定膜厚d
0 としては、上述した空乏層幅d≒Sε/CBVと略等し
くする。なお、より正確なエピタキシャル層12の所定
膜厚d0 としては、p+ 拡散層15の層厚d1 およびオ
ートドーピング層12aの層厚d2を考慮して、所定膜
厚d0 ≒Sε/CBV+d1 +d2 とする。なお、所定膜
厚d0 としては、例えばd≒Sε/CBVは約2.7μm
で、d1+d2 は約1μmなので、約3.7μmとな
る。ただ、エピタキシャル層12の不純物濃度や膜厚に
ばらつきがあることを考慮して、バリキャップ1の製造
においては、エピタキシャル層12の所定膜厚d0 とし
て、約4μmとした。
Next, the varicap 1 immediately before the breakdown voltage Vb of the varicap 1 when the impurity concentration N = NBV is used.
From the graph of FIG. 2B, the junction capacitance C
Is obtained as C = C BV . When the junction capacitance C = C BV is obtained, the depletion layer width d in the N-type impurity region of the PN junction at this time is d ≒ Sε / C BV . Where S is PN
The area of the junction. The predetermined thickness d of the epitaxial layer 12
As 0 , the width is substantially equal to the depletion layer width d ≒ Sε / C BV described above. A more as the predetermined thickness d 0 of the exact epitaxial layer 12, in consideration of the thickness d 1, and a thickness d 2 of the auto-doped layer 12a of the p + diffusion layer 15, a predetermined thickness d 0 ≒ Sε / Let C BV + d 1 + d 2 . As the predetermined film thickness d 0 , for example, d ≒ Sε / C BV is about 2.7 μm
Since d 1 + d 2 is about 1 μm, it is about 3.7 μm. However, in consideration of the fact that the impurity concentration and the film thickness of the epitaxial layer 12 vary, in the production of the varicap 1, the predetermined film thickness d 0 of the epitaxial layer 12 was set to about 4 μm.

【0021】上述したエピタキシャル層12の不純物濃
度N=NBVとし、エピタキシャル層12の膜厚d0 ≒S
ε/CBV+d1 +d2 とすれば、所定のブレークダウン
電圧Vbがバリキャップ1に印加された時、図1に示す
ように、PN接合の空乏層は丁度オートドーピング層1
2aに接する状態まで広がるので、空乏層が高濃度のオ
ートドーピング層12aに制限されて広がらなくなるこ
とによるブレークダウン電圧Vbの低下がなく、又電圧
の殆ど印加されない余分なエピタキシャル層12部は殆
どないので、バリキャップ1の電圧変化範囲における空
乏層とオートドーピング層12aまでの距離に関係する
バリキャップ1の直列抵抗Rs を低減することができ
る。従って、上述したバリキャップ1の製造方法におい
ては、上述した不純物の所定濃度NBVと所定膜厚d0
エピタキシャル層12を形成することで、所定のブレー
クダウン電圧Vbを確保して、直列抵抗Rs を低減で
き、高性能のバリキャップ1が作製できる。
The above-mentioned impurity concentration of the epitaxial layer 12 is set to N = N BV and the thickness d 0 ≒ S of the epitaxial layer 12 is set.
Assuming that ε / C BV + d 1 + d 2 , when a predetermined breakdown voltage Vb is applied to the varicap 1, as shown in FIG.
2a, the breakdown voltage Vb does not decrease due to the depletion layer being restricted to the high-concentration auto-doping layer 12a and not expanding, and there is almost no extra epitaxial layer 12 to which almost no voltage is applied. Therefore, the series resistance R s of the varicap 1, which is related to the distance between the depletion layer and the auto-doping layer 12 a in the voltage change range of the varicap 1, can be reduced. Accordingly, in the method for manufacturing a varicap 1 described above, by forming the epitaxial layer 12 having a predetermined concentration N BV and a predetermined thickness d 0 of the impurities discussed above, to ensure a predetermined breakdown voltage Vb, the series resistance R s can be reduced and a high-performance varicap 1 can be manufactured.

【0022】以上、本発明を実施例により説明したが、
本発明はこの実施例に何ら限定されるものではない。例
えば、本発明の実施例では、第1導電型不純物をN型不
純物、第2導電型不純物をP型不純物として説明した
が、第1導電型不純物をP型不純物、第2導電型不純物
をN型不純物としてもよい。また、本発明の実施例で
は、所定のブレークダウン電圧を確保するためのエピタ
キシャル層の所定不純物濃度および所定膜厚を実験によ
り求めるとしたが、降伏臨界電界とn+ 拡散層の所定の
不純物濃度プロファイルを基にして、エピタキシャル層
の不純物濃度を変えた時のブレークダウン電圧およびブ
レークダウン電圧時の空乏層幅をシュミレーションによ
って求め、所定のブレークダウン電圧Vbを確保するエ
ピタキシャル層の最大の不純物濃度として所定濃度を、
またこの所定濃度における所定のブレークダウン電圧印
加時の空乏層と略等しい膜厚として所定膜厚を求めても
よい。その他、本発明の技術的思想の範囲内で、プロセ
ス条件は適宜変更が可能である。
The present invention has been described with reference to the embodiments.
The present invention is not limited to this embodiment. For example, in the embodiment of the present invention, the first conductivity type impurity is described as an N-type impurity, and the second conductivity type impurity is described as a P-type impurity. However, the first conductivity type impurity is a P-type impurity, and the second conductivity type impurity is an N-type impurity. It may be a type impurity. Further, in the embodiment of the present invention, the predetermined impurity concentration and the predetermined film thickness of the epitaxial layer for securing the predetermined breakdown voltage are determined by experiments, but the breakdown critical electric field and the predetermined impurity concentration of the n + diffusion layer are determined. Based on the profile, a breakdown voltage when the impurity concentration of the epitaxial layer is changed and a depletion layer width at the time of the breakdown voltage are obtained by simulation, and the maximum impurity concentration of the epitaxial layer that secures a predetermined breakdown voltage Vb is determined. Predetermined concentration,
Further, the predetermined film thickness may be obtained as a film thickness substantially equal to the depletion layer when a predetermined breakdown voltage is applied at the predetermined concentration. In addition, the process conditions can be appropriately changed within the scope of the technical idea of the present invention.

【0023】[0023]

【発明の効果】以上の説明から明らかなように、本発明
の可変容量ダイオードの製造方法は、上述した所定不純
物濃度と所定膜厚のエピタキシャル層を形成すること
で、所定のブレークダウン電圧Vbを確保して、直列抵
抗Rs を最小とすることができる。従って、信頼性の高
い、高性能なバリキャップが作製できる。
As is apparent from the above description, the method of manufacturing a variable capacitance diode according to the present invention provides a predetermined breakdown voltage Vb by forming an epitaxial layer having a predetermined impurity concentration and a predetermined thickness. This ensures that the series resistance R s is minimized. Therefore, a highly reliable and high performance varicap can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した実施例の工程を説明するため
の、バリキャップの概略断面図である。
FIG. 1 is a schematic cross-sectional view of a varicap for explaining a process of an embodiment to which the present invention is applied.

【図2】本発明を適用した実施例のエピタキシャル層の
不純物の所定濃度および所定膜厚を求めるために形成し
たバリキャップの特性図で、(a)はブレークダウン電
圧と不純物濃度との関係を示す図で、(b)はブレーク
ダウン電圧直前のバリキャップの接合容量と不純物濃度
との関係を示す図である。
FIGS. 2A and 2B are characteristic diagrams of a varicap formed to obtain a predetermined impurity concentration and a predetermined film thickness of an epitaxial layer according to an embodiment of the present invention, and FIG. 2A shows a relationship between a breakdown voltage and an impurity concentration; FIG. 4B is a diagram illustrating a relationship between the junction capacitance of the varicap and the impurity concentration immediately before the breakdown voltage.

【図3】従来のバリキャップの製造方法を説明するため
の、バリキャップの概略断面図である。
FIG. 3 is a schematic cross-sectional view of a varicap for explaining a conventional method of manufacturing a varicap.

【図4】従来のバリキャップの不純物濃度プロファイル
を示す図である。
FIG. 4 is a diagram showing an impurity concentration profile of a conventional varicap.

【図5】従来のバリキャップの印加電圧と接合容量との
関係を示す図である。
FIG. 5 is a diagram showing a relationship between an applied voltage of a conventional varicap and a junction capacitance.

【符号の説明】 1…バリキャップ、11…半導体基板、12…エピタキ
シャル層、12a…オートドーピング層、13…熱酸化
膜、14…n+ 拡散層、15…p+ 拡散層、16…CV
D酸化膜、17…コンタクトホール、18…電極
[Description of Symbols] 1 ... Varicap, 11 ... Semiconductor substrate, 12 ... Epitaxial layer, 12a ... Auto-doping layer, 13 ... Thermal oxide film, 14 ... N + diffusion layer, 15 ... P + diffusion layer, 16 ... CV
D oxide film, 17 contact hole, 18 electrode

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 高濃度の第1導電型不純物を含む半導体
基板に、所定濃度の第1導電型不純物を含むエピタキシ
ャル層を所定膜厚で形成する工程と、 第1導電型不純物となるイオンを前記エピタキシャル層
に選択的に注入し、第1導電型イオン注入層を形成する
工程と、 第2導電型不純物のイオンを前記エピタキシャル層に選
択的に注入した第2導電型イオン注入層を形成すること
で、PN接合を形成する工程と、 を有することを特徴とする可変容量ダイオードの製造方
法。
A step of forming an epitaxial layer containing a predetermined concentration of the first conductivity type impurity on a semiconductor substrate containing a high concentration of the first conductivity type impurity with a predetermined thickness; Forming a first conductivity type ion-implanted layer by selectively implanting ions into the epitaxial layer; and forming a second conductivity-type ion-implanted layer by selectively implanting ions of a second conductivity type into the epitaxial layer. And a step of forming a PN junction.
【請求項2】 前記エピタキシャル層の第1導電型不純
物の前記所定濃度は、前記エピタキシャル層が十分厚い
とした時の、前記PN接合の降伏電圧が所定の降伏電圧
となる不純物濃度に略等しいことを特徴とする、請求項
1に記載の可変容量ダイオードの製造方法。
2. The method according to claim 1, wherein the predetermined concentration of the first conductivity type impurity in the epitaxial layer is substantially equal to an impurity concentration at which a breakdown voltage of the PN junction becomes a predetermined breakdown voltage when the epitaxial layer is sufficiently thick. The method for manufacturing a variable capacitance diode according to claim 1, wherein:
【請求項3】 前記エピタキシャル層の前記所定膜厚
は、前記エピタキシャル層の不純物濃度が前記所定濃度
で、前記エピタキシャル層が十分厚いとした時の、前記
PN接合に所定の降伏電圧印加時における空乏層幅に略
等しい膜厚であることを特徴とする、請求項1に記載の
可変容量ダイオードの製造方法。
3. The depletion when a predetermined breakdown voltage is applied to the PN junction when the impurity concentration of the epitaxial layer is the predetermined concentration and the epitaxial layer is sufficiently thick. 2. The method according to claim 1, wherein the thickness of the variable capacitance diode is substantially equal to the layer width.
JP12693897A 1997-05-16 1997-05-16 Manufacture of variable capacitance diode Pending JPH10321881A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12693897A JPH10321881A (en) 1997-05-16 1997-05-16 Manufacture of variable capacitance diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12693897A JPH10321881A (en) 1997-05-16 1997-05-16 Manufacture of variable capacitance diode

Publications (1)

Publication Number Publication Date
JPH10321881A true JPH10321881A (en) 1998-12-04

Family

ID=14947626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12693897A Pending JPH10321881A (en) 1997-05-16 1997-05-16 Manufacture of variable capacitance diode

Country Status (1)

Country Link
JP (1) JPH10321881A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238974A (en) * 2023-09-21 2023-12-15 扬州国宇电子有限公司 Ultra-mutation varactor in arithmetic multi-ring region and preparation method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238974A (en) * 2023-09-21 2023-12-15 扬州国宇电子有限公司 Ultra-mutation varactor in arithmetic multi-ring region and preparation method thereof
CN117238974B (en) * 2023-09-21 2024-06-07 扬州国宇电子有限公司 Ultra-mutation varactor in arithmetic multi-ring region and preparation method thereof

Similar Documents

Publication Publication Date Title
JP3186691B2 (en) Semiconductor device and method for forming the same
US6475887B1 (en) Method of manufacturing semiconductor device
JPH0878674A (en) Semiconductor device and its manufacture and bipolar transistor
JPH10321881A (en) Manufacture of variable capacitance diode
US5734194A (en) Semiconductor device and method of making
JP3054937B2 (en) Semiconductor device and manufacturing method thereof
JP2001185628A (en) Semiconductor device and method of fabrication
CN111326589A (en) Diode structure and preparation method thereof
KR100305674B1 (en) Variable capacitance diode and method for fabricating the same
JP2001332561A (en) Bipolar transistor and its manufacturing method
JPH06244419A (en) Thin film transistor
JPS632143B2 (en)
JP2635086B2 (en) Method for manufacturing semiconductor device
JPH0770543B2 (en) Transistor manufacturing method
JP2852241B2 (en) Semiconductor device and manufacturing method thereof
JPS60133763A (en) Variable capacitance diode and manufacture thereof
JPH1074961A (en) Variable capacitance diode and its manufacture
CN117317004A (en) Schottky trench MOS device and manufacturing method
KR0154307B1 (en) Method of fabricating semiconductor device
JPS59205762A (en) Manufacture of semiconductor device
KR0163876B1 (en) A semiconductor device and method for fabricating thereof
KR20020056410A (en) Thin Film Transistor and Fabrication Method for the same
JPH05109745A (en) Semiconductor device
JPH05283715A (en) Highly stable zener diode
JPS6047465A (en) Manufacture of semiconductor device