JPH10321791A - Operational amplifier - Google Patents
Operational amplifierInfo
- Publication number
- JPH10321791A JPH10321791A JP9200224A JP20022497A JPH10321791A JP H10321791 A JPH10321791 A JP H10321791A JP 9200224 A JP9200224 A JP 9200224A JP 20022497 A JP20022497 A JP 20022497A JP H10321791 A JPH10321791 A JP H10321791A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- operational amplifier
- peripheral circuit
- thick film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はオペアンプ装置に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier.
【０００２】[0002]
【従来の技術】従来のオペアンプを増幅回路として使用
する場合には、図７に示すように回路基板１上にオペア
ンプチップ２を設置するとともに、そのゲイン抵抗３を
接続し、かつ、ＥＭＩ耐力を持たせるために、コンデン
サ４をも接続していた。2. Description of the Related Art When a conventional operational amplifier is used as an amplifier circuit, an operational amplifier chip 2 is placed on a circuit board 1 as shown in FIG. 7, a gain resistor 3 is connected to the amplifier, and EMI resistance is reduced. In order to have, the capacitor 4 was also connected.
【０００３】図８は、図７のオペアンプ装置の等価回路
である。同図７に示すように上記のような配置である
と、広い実装面積が必要であるとともに、又、コンデン
サ、ゲイン抵抗のように組付け部品点数も多くなる問題
がある。FIG. 8 is an equivalent circuit of the operational amplifier device shown in FIG. As shown in FIG. 7, the above arrangement has a problem that a large mounting area is required and the number of parts to be assembled such as a capacitor and a gain resistor is increased.
【０００４】[0004]
【発明が解決しようとする課題】そこで、従来上記の問
題を解消するために、ゲインが決まっているＡＳＩＣ
（Ａpplication Ｓpecific ＩＣ）化されたオペアンプ
では、薄膜抵抗を内蔵したオペアンプチップのものが使
用されている。In order to solve the above-mentioned problem, an ASIC having a fixed gain has been proposed.
As an operational amplifier (Application Spec IC), an operational amplifier chip having a built-in thin film resistor is used.
【０００５】ところが、上記のようにＡＳＩＣ化された
オペアンプチップでは、抵抗形成プロセスが半導体ＩＣ
（集積回路）製造プロセスと異なっているため、すなわ
ち、薄膜抵抗を形成するためには、薄膜抵抗を形成する
ための工程を追加する必要があり、製造工程が複雑化す
る問題がある。又、ＥＭＩ耐力のためのコンデンサは、
コンデンサ容量を大きくする必要があることから、強誘
電体にて構成するのが好ましい。しかし、従来の半導体
ＩＣ製造プロセスでは強誘電体のコンデンサをオペアン
プチップに組込むには困難である問題がある。[0005] However, in the operational amplifier chip formed as an ASIC as described above, the resistance forming process is performed by a semiconductor IC.
(Integrated Circuit) Since it is different from the manufacturing process, that is, in order to form a thin film resistor, it is necessary to add a step for forming the thin film resistor, and there is a problem that the manufacturing process becomes complicated. The capacitor for EMI resistance is
Since it is necessary to increase the capacitance of the capacitor, it is preferable to use a ferroelectric material. However, there is a problem that it is difficult to incorporate a ferroelectric capacitor into an operational amplifier chip in the conventional semiconductor IC manufacturing process.
【０００６】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、マルチチップ化を図る
ことにより、オペアンプチップの製造工程の簡素化がで
き、コストの低減を図ることができるとともにパッケー
ジの小型化を図ることができるオペアンプ装置を提供す
ることにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a multi-chip, thereby simplifying the manufacturing process of an operational amplifier chip and reducing the cost. It is an object of the present invention to provide an operational amplifier device capable of reducing the size of a package while reducing the cost.
【０００７】[0007]
【課題を解決するための手段】上記問題点を解決するた
め、請求項１に記載の発明は、半導体ＩＣからなるオペ
アンプを含む第１のチップと、前記オペアンプの周辺回
路を構成するコンデンサ、及び抵抗を、薄膜コンデンサ
及び薄膜抵抗、或いは、厚膜コンデンサ、厚膜抵抗にし
てそれぞれ搭載する第２のチップとを互いに隣接して配
置したことを特徴とするオペアンプ装置を要旨とするも
のである。According to a first aspect of the present invention, there is provided a first chip including an operational amplifier comprising a semiconductor IC, a capacitor constituting a peripheral circuit of the operational amplifier, and A gist of the present invention is an operational amplifier device characterized in that a resistor is a thin film capacitor and a thin film resistor, or a thick film capacitor and a second resistor mounted on a thick film resistor are mounted adjacent to each other.
【０００８】請求項２の発明は、請求項１において、前
記第１のチップと、第２のチップとは、平面方向に併設
されたオペアンプ装置を要旨とするものである。請求項
３の発明は、請求項１において、前記第１のチップと、
第２のチップとは、互いに積み重ねて配置されたもので
あるオペアンプ装置を要旨とするものである。 （作用）請求項１に記載の発明によれば、第１のチップ
は、半導体製ＩＣ製造プロセスによって形成したトラン
ジスタ等にて構成すればよいため、コンデンサ、或いは
ゲイン抵抗を作り込む必要がない。又、第２のチップに
設けられる周辺回路は、薄膜形成技術、又は厚膜形成技
術のみで形成でき、バルク（基板）は、コストが安価な
ことから、コストを低減することができる。又、両チッ
プを互いに隣接したため、小型化できる。A second aspect of the present invention is based on the first aspect, wherein the first chip and the second chip are characterized by an operational amplifier device provided in a plane direction. According to a third aspect of the present invention, in the first aspect, the first chip comprises:
The second chip is intended to have an operational amplifier device which is stacked and arranged on each other. (Operation) According to the first aspect of the present invention, since the first chip may be constituted by a transistor or the like formed by a semiconductor IC manufacturing process, it is not necessary to incorporate a capacitor or a gain resistor. Further, the peripheral circuit provided in the second chip can be formed only by the thin film forming technique or the thick film forming technique, and the bulk (substrate) can be reduced in cost because the cost is low. Also, since both chips are adjacent to each other, the size can be reduced.
【０００９】請求項２の発明によれば、第１のチップ
と、第２チップとを平面方向に併設すすることにより、
請求項１の作用が得られる。請求項３の発明によればチ
ップオンチップにすることができ、実装時の平面面積を
大きく取る必要がないことから、パッケージの小型化を
図ることができる。According to the second aspect of the present invention, the first chip and the second chip are provided side by side in the plane direction.
The operation of claim 1 is obtained. According to the third aspect of the present invention, it is possible to provide a chip-on-chip, and it is not necessary to take a large plane area at the time of mounting, so that it is possible to reduce the size of the package.
【００１０】[0010]
（第１の実施形態）以下、本発明を具体化した第１の実
施形態を図１を参照して説明する。(First Embodiment) Hereinafter, a first embodiment of the present invention will be described with reference to FIG.
【００１１】図１に示すように、パッケージのリードフ
レーム１０には、互いに所定距離離間して一対のチップ
装着部１１，１２が同一平面上おいて平面方向に併設し
て形成されている。前記一対のチップ装着部１１，１２
は第１のチップ装着部及び第２のチップ装着部を構成し
ている。同チップ装着部１１，１２には、第１のチップ
としてのＩＣチップ（以下、オペアンプチップという）
１３及び第２のチップとしての周辺回路チップ１４が装
着されている。オペアンプチップ１３は、公知の半導体
ＩＣ製造プロセスによって複数のバイポーラトランジス
タが形成されてオペアンプが構成されており、チップ１
３上に設けられた複数個のパッド１５は、パッケージの
リード（電極取り出し部）１６に対してワイヤ（金属細
線）１７によって電気的に接続されている。As shown in FIG. 1, a pair of chip mounting portions 11 and 12 are formed on a lead frame 10 of a package so as to be spaced apart from each other by a predetermined distance on the same plane and in a plane direction. The pair of chip mounting portions 11 and 12
Constitute a first chip mounting portion and a second chip mounting portion. An IC chip (hereinafter, referred to as an operational amplifier chip) as a first chip is provided in the chip mounting portions 11 and 12.
13 and a peripheral circuit chip 14 as a second chip are mounted. The operational amplifier chip 13 includes a plurality of bipolar transistors formed by a known semiconductor IC manufacturing process to form an operational amplifier.
A plurality of pads 15 provided on 3 are electrically connected to leads (electrode extraction portions) 16 of the package by wires (fine metal wires) 17.
【００１２】周辺回路チップ１４は、薄膜コンデンサ及
び薄膜抵抗がセラミック等のバルク（基板）上に公知の
薄膜形成技術によって形成されたものである。前記薄膜
コンデンサは、このオペアンプ装置にＥＭＩ耐力を持た
せるために強誘電体のもので形成されている。そして、
チップ１４上に設けられた複数個のパッド１８は、パッ
ケージのリード（電極取り出し部）１９に対してワイヤ
（金属細線）２０によって電気的に接続されている。そ
して、両チップは、図示しないエポキシ樹脂等で封止さ
れている。このように電気的に接続された両チップ１
３，１４によって、図８の等価回路で示すオペアンプ装
置が形成されている。The peripheral circuit chip 14 is one in which a thin film capacitor and a thin film resistor are formed on a bulk (substrate) of ceramic or the like by a known thin film forming technique. The thin film capacitor is formed of a ferroelectric material so that the operational amplifier device has EMI resistance. And
A plurality of pads 18 provided on the chip 14 are electrically connected to leads (electrode extraction portions) 19 of the package by wires (thin metal wires) 20. Both chips are sealed with an epoxy resin or the like (not shown). Both chips 1 electrically connected in this manner
An operational amplifier device shown by the equivalent circuit in FIG.
【００１３】さて、上記のように構成されたオペアンプ
装置は以下の効果を奏する。 （１） オペアンプチップ１３は、半導体製ＩＣ製造プ
ロセスによって形成したバイポーラトランジスタ等にて
構成すればよく、コンデンサ、或いはゲイン抵抗は、周
辺回路チップに設けられているため、コンデンサ、抵抗
を作り込む必要がない。このため、オペアンプチップに
コンデンサ、ゲイン抵抗を作り込む場合と異なり、薄膜
抵抗、薄膜コンデンサを形成するための工程が必要でな
く、製造工程を簡単にすることができる。この結果、オ
ペアンプチッ１３の歩留まりが悪くなることはなく、歩
留まりが向上し、製造工程の簡素化とあいまって、オペ
アンプチップ１３の製造コストを低減することができ
る。Now, the operational amplifier device configured as described above has the following effects. (1) The operational amplifier chip 13 may be composed of a bipolar transistor or the like formed by a semiconductor IC manufacturing process. Since the capacitor or the gain resistor is provided in the peripheral circuit chip, it is necessary to make the capacitor and the resistor. There is no. Therefore, unlike the case where a capacitor and a gain resistor are formed in an operational amplifier chip, a process for forming a thin film resistor and a thin film capacitor is not required, and the manufacturing process can be simplified. As a result, the yield of the operational amplifier chip 13 is not deteriorated, the yield is improved, and the manufacturing cost of the operational amplifier chip 13 can be reduced together with the simplification of the manufacturing process.
【００１４】（２） 又、周辺回路チップ１４の薄膜抵
抗、薄膜コンデンサは、薄膜形成技術で形成でき、又、
基板（バルク）は、コストが安価なことから、コストを
低減することができる。(2) The thin film resistors and thin film capacitors of the peripheral circuit chip 14 can be formed by a thin film forming technique.
Since the cost of the substrate (bulk) is low, the cost can be reduced.
【００１５】（第２の実施形態）次にチップオンチップ
タイプのオペアンプ装置に具体化した第２の実施形態を
図２乃至図４を参照して説明する。(Second Embodiment) Next, a second embodiment embodied in a chip-on-chip type operational amplifier device will be described with reference to FIGS.
【００１６】図２は、オペアンプ装置の斜視図、図３
は、オペアンプを裏面から見た斜視図、図４は周辺回路
チップの斜視図である。図２に示すように、第１のチッ
プとしてのオペアンプチップ２３上には第２のチップと
しての周辺回路チップ２４が載置されている。前記オペ
アンプチップ２３は、第１の実施形態と同様に公知の半
導体ＩＣ製造プロセスによって複数のバイポーラトラン
ジスタが形成されてオペアンプが構成されており、チッ
プ２３上に設けられた複数個のパッド２５は、パッケー
ジのリード（電極取り出し部）２６に対してワイヤ（金
属細線）２７によって電気的に接続されている。又、オ
ペアンプチップ２３の上面には、図３に示すようにバン
プ用パッド２８が所定位置に露出配置されている。そし
て、周辺回路チップ２４は、図４に示すようにその下面
に図示しない電極取り出し部が形成され、同電極取り出
し部に施されたバンプ２９を介して、前記オペアンプチ
ップ２３のバンプ用パッド２８に電気的に接続されると
ともに固定されている。FIG. 2 is a perspective view of the operational amplifier device, and FIG.
Is a perspective view of the operational amplifier as viewed from the back, and FIG. 4 is a perspective view of a peripheral circuit chip. As shown in FIG. 2, a peripheral circuit chip 24 as a second chip is mounted on an operational amplifier chip 23 as a first chip. As in the first embodiment, the operational amplifier chip 23 includes a plurality of bipolar transistors formed by a known semiconductor IC manufacturing process to form an operational amplifier. The plurality of pads 25 provided on the chip 23 include: It is electrically connected to a lead (electrode extraction portion) 26 of the package by a wire (a thin metal wire) 27. On the upper surface of the operational amplifier chip 23, bump pads 28 are exposed at predetermined positions as shown in FIG. As shown in FIG. 4, the peripheral circuit chip 24 has an electrode extraction portion (not shown) formed on the lower surface thereof, and is connected to a bump pad 28 of the operational amplifier chip 23 via a bump 29 provided on the electrode extraction portion. It is electrically connected and fixed.
【００１７】前記周辺回路チップ２４は、薄膜コンデン
サ及び薄膜抵抗がセラミック等の基板（バルク）上に公
知の薄膜形成技術によって形成されたものである。前記
薄膜コンデンサは、このオペアンプ装置にＥＭＩ耐力を
持たせるために強誘電体のもので形成されている。そし
て、両チップ２３，２４は、図示しないエポキシ樹脂等
で封止されている。このように電気的に接続された両チ
ップ２３，２４によって、図８の等価回路で示すオペア
ンプ装置が構成されている。In the peripheral circuit chip 24, a thin film capacitor and a thin film resistor are formed on a substrate (bulk) such as a ceramic by a known thin film forming technique. The thin film capacitor is formed of a ferroelectric material so that the operational amplifier device has EMI resistance. The chips 23 and 24 are sealed with an epoxy resin (not shown). The two chips 23 and 24 electrically connected in this manner constitute an operational amplifier device shown by an equivalent circuit in FIG.
【００１８】さて、上記のように構成されたオペアンプ
装置は以下の効果を奏する。 （１） 本実施の形態では、前記第１の実施形態におけ
る（１）、及び（２）の効果に加えて、オペアンプチッ
プ２３上に周辺回路チップ２４を搭載したことにより、
実装時の平面面積を大きく取る必要がないことから、パ
ッケージの小型化を図ることができる。 （第３の実施形態）次に第３の実施形態を図５及び図６
を参照して説明する。本実施形態では、前記第２の実施
形態と同様にチップオンチップタイプのオペアンプ装置
に具体化されている。なお、第１のチップとしてのオペ
アンプチップは第２の実施形態とは、同一構成であるた
め、同一符号を付してその説明を省略する。The operational amplifier configured as described above has the following effects. (1) In the present embodiment, in addition to the effects (1) and (2) of the first embodiment, by mounting the peripheral circuit chip 24 on the operational amplifier chip 23,
Since it is not necessary to take a large plane area at the time of mounting, the size of the package can be reduced. (Third Embodiment) Next, FIG. 5 and FIG.
This will be described with reference to FIG. In the present embodiment, as in the second embodiment, a chip-on-chip type operational amplifier is embodied. Since the operational amplifier chip as the first chip has the same configuration as that of the second embodiment, the same reference numerals are given and the description is omitted.
【００１９】第２のチップとしての周辺回路チップ３０
はアルミナ基板（バルク）３０ａ下面上に、厚膜導体か
らなる電極（パッド、なお、図面には図示しない）、厚
膜膜抵抗としての厚膜抵抗体３３、厚膜コンデンサ３
５、配線パターンである厚膜導体３２，３３が、厚膜技
術によって形成されている。そして、厚膜抵抗体３３、
厚膜コンデンサ３５は、前記電極（図示しない）に対し
て配線パターンである厚膜導体３２，３３を介して接続
され、図８の等価回路にて示す、オペアンプの周辺回路
が構成されている。前記厚膜コンデンサ３５は、このオ
ペアンプ装置にＥＭＩ耐力を持たせるために強誘電体の
もので形成されている。Peripheral circuit chip 30 as a second chip
Are electrodes (pads, not shown in the drawing) made of a thick film conductor, a thick film resistor 33 as a thick film resistor, and a thick film capacitor 3 on the lower surface of an alumina substrate (bulk) 30a.
5. The thick film conductors 32 and 33 which are wiring patterns are formed by the thick film technology. And the thick film resistor 33,
The thick film capacitor 35 is connected to the electrodes (not shown) via thick film conductors 32 and 33 which are wiring patterns, and constitutes an operational amplifier peripheral circuit shown by an equivalent circuit in FIG. The thick film capacitor 35 is formed of a ferroelectric material so that the operational amplifier device has EMI resistance.
【００２０】前記電極上には、図６に示すようにオペア
ンプチップ２３のハンダバンプ３１が形成されている。
そして、周辺回路チップ３０は、前記ハンダバンプ３１
を介して、図３に示す前記オペアンプチップ２３のバン
プ用パッド２８に電気的に接続されるとともに固定され
ている（図５参照）。このように電気的に接続された両
チップ２３，２４によって、図８の等価回路で示すオペ
アンプ装置が構成されている。On the electrodes, solder bumps 31 of the operational amplifier chip 23 are formed as shown in FIG.
The peripheral circuit chip 30 is connected to the solder bump 31.
3 and is electrically connected to and fixed to the bump pads 28 of the operational amplifier chip 23 shown in FIG. 3 (see FIG. 5). The two chips 23 and 24 electrically connected in this manner constitute an operational amplifier device shown by an equivalent circuit in FIG.
【００２１】さて、上記のように構成されたオペアンプ
装置は以下の効果を奏する。 （１） 本実施の形態では、前記第２の実施形態と
（１）と同様の作用効果を奏する。The operational amplifier configured as described above has the following effects. (1) In the present embodiment, the same functions and effects as those of the second embodiment and (1) are obtained.
【００２２】（２） 前記第２の実施形態では、抵抗の
形成は、薄膜技術によって形成しているが、低抵抗と高
抵抗の組合せ、定格電力の高い抵抗を形成する場合には
広い面積（なお、従来例の場合よりも狭い面積にはなっ
ている。）が必要となり、かつシート抵抗の異なるメタ
ル（薄膜抵抗層）を何度か形成する必要がある。(2) In the second embodiment, the resistor is formed by a thin film technique. However, when a resistor having a combination of low resistance and high resistance and a resistor having a high rated power is formed, a large area ( It should be noted that the area is smaller than that of the conventional example.), And it is necessary to form a metal (thin film resistance layer) having a different sheet resistance several times.
【００２３】それに対して、第３の実施形態では、アル
ミナ基板３０ａ上に定格電力の大きな厚膜抵抗体３３を
形成する場合や、低抵抗と高抵抗の組合せの場合、厚膜
抵抗体３３をスクリーン印刷にて塗布する場合のペース
トの膜厚を調整したり、印刷の数を増やしたりする程度
で簡単に対応することができる。On the other hand, in the third embodiment, when the thick film resistor 33 having a large rated power is formed on the alumina substrate 30a, or in the case of a combination of a low resistance and a high resistance, the thick film resistor 33 is used. In the case of application by screen printing, it can be easily coped with by adjusting the film thickness of the paste or increasing the number of printings.
【００２４】（３） 本実施形態では、周辺回路チップ
３０下面、すなわち、オペアンプチップ２３側の面に厚
膜抵抗体３３、厚膜コンデンサ３５を設けた。この結
果、厚膜抵抗体３３、厚膜コンデンサ３５は、両チップ
２３，３０にて、保護され、厚膜抵抗体３３、厚膜コン
デンサ３５の表面の傷付きを防止できる。(3) In the present embodiment, the thick film resistor 33 and the thick film capacitor 35 are provided on the lower surface of the peripheral circuit chip 30, that is, on the surface on the operational amplifier chip 23 side. As a result, the thick film resistor 33 and the thick film capacitor 35 are protected by the two chips 23 and 30, and the surface of the thick film resistor 33 and the thick film capacitor 35 can be prevented from being damaged.
【００２５】なお、本発明の実施の形態は以下のように
変更してもよく、その場合にも同様の作用及び効果が得
られる。 （１） 前記実施形態では、オペアンプをバイポーラト
ランジスタにて構成したが、ＭＯＳトランジスタにて構
成してもよい。 （２） 前記第２の実施形態ではバンプを介して両チッ
プを接続したが、この接続方法に限定されるものではな
く、ビームリード方式等の他の方法にて接続するように
してもよい。 （３） 前記第１の実施形態では、周辺回路チップ１４
上には、薄膜コンデンサ、薄膜抵抗をセラミック等のバ
ルク（基板）上に薄膜形成技術で形成したが、第３の実
施形態の周辺回路チップ３０と同様に、厚膜形成技術
で、厚膜抵抗、厚膜コンデンサにて、オペアンプの周辺
回路を形成し、その周辺回路チップ３０を、オペアンプ
チップ１３に対して平面方向に併設してもよい。 （４） 前記第１及び第２の各実施形態では、薄膜抵
抗、薄膜コンデンサにてオペアンプの周辺回路を構成し
たが、さらに、薄膜コンダクタをも含む周辺回路を構成
してもよい。 （５） 前記第３の実施形態では、厚膜抵抗、厚膜コン
デンサにて、オペアンプの周辺回路を構成したが、厚膜
インダクタをも含む周辺回路を構成してもよい。The embodiment of the present invention may be modified as follows, and the same operation and effect can be obtained in such a case. (1) In the above embodiment, the operational amplifier is configured by a bipolar transistor, but may be configured by a MOS transistor. (2) In the second embodiment, the two chips are connected via bumps. However, the present invention is not limited to this connection method, and the two chips may be connected by another method such as a beam lead method. (3) In the first embodiment, the peripheral circuit chip 14
A thin film capacitor and a thin film resistor are formed on a bulk (substrate) made of ceramic or the like by a thin film forming technique, but like the peripheral circuit chip 30 of the third embodiment, a thick film forming technique is used. Alternatively, a peripheral circuit of the operational amplifier may be formed by a thick film capacitor, and the peripheral circuit chip 30 may be provided alongside the operational amplifier chip 13 in a plane direction. (4) In each of the first and second embodiments, the peripheral circuit of the operational amplifier is constituted by the thin film resistor and the thin film capacitor. However, the peripheral circuit including the thin film conductor may be constituted. (5) In the third embodiment, the peripheral circuit of the operational amplifier is constituted by the thick film resistor and the thick film capacitor. However, the peripheral circuit including the thick film inductor may be constituted.
【００２６】次に、上記実施の形態から把握できる特許
請求の範囲に記載された発明以外の技術的思想をその効
果とともに記載する。 （１） 請求項１において、第１のチップは、リードフ
レームからなる第１のチップ装着部に装着され、第２の
チップは前記リードフレームにおいて第１のチップ装着
部と隣接して配置された第２のチップ装着部に装着され
たものであるオペアンプ装置。この構成により、第１及
び第２のチップは、リードフレームにて平面方向に隣接
して配置できる。 （２） 請求項３において、第１のチップ上には、バン
プ用パッドが形成され、第２のチップは、前記バンプ用
パッドに対向して設けられたバンプを介して電気的に接
続され固定されていることを特徴とするオペアンプ装
置。この構成により、第１及び第２のチップは、積み重
ねられた状態で配置できる。 （３） 請求項３において、第２のチップに厚膜抵抗、
厚膜コンデンサは、第１のチップと対向する面側に設け
られたオペアンプ装置。この構成により、厚膜抵抗、厚
膜コンデンサは、両チップにて保護され、厚膜抵抗、厚
膜コンデンサの表面の傷付きが防止できる。Next, technical ideas other than the inventions described in the claims, which can be understood from the above embodiments, will be described together with their effects. (1) In claim 1, the first chip is mounted on a first chip mounting portion formed of a lead frame, and the second chip is disposed adjacent to the first chip mounting portion on the lead frame. An operational amplifier device mounted on the second chip mounting portion. With this configuration, the first and second chips can be arranged adjacent to each other in the planar direction on the lead frame. (2) In claim 3, a bump pad is formed on the first chip, and the second chip is electrically connected and fixed via a bump provided to face the bump pad. An operational amplifier device characterized by being performed. With this configuration, the first and second chips can be arranged in a stacked state. (3) The method according to claim 3, wherein the second chip has a thick film resistor,
The thick film capacitor is an operational amplifier device provided on a surface side facing the first chip. With this configuration, the thick film resistor and the thick film capacitor are protected by both chips, and the surface of the thick film resistor and the thick film capacitor can be prevented from being damaged.
【００２７】[0027]
【発明の効果】以上詳述したように、請求項１に記載の
発明によれば、第１のチップは、半導体製ＩＣ製造プロ
セスによって形成したトランジスタ等により構成すれば
よいため、第１のチップに対してコンデンサ、或いはゲ
イン抵抗を作り込む必要がない。そのため、第１のチッ
プの製造を簡素化できる。As described in detail above, according to the first aspect of the present invention, the first chip may be constituted by a transistor or the like formed by a semiconductor IC manufacturing process. There is no need to build a capacitor or a gain resistor. Therefore, the manufacture of the first chip can be simplified.
【００２８】又、第２のチップは、バルク（基板）自体
が、コストが安価であるとともに、薄膜形成技術、又は
厚膜形成技術で形成でき、コストが安価なことから、コ
ストを低減することができる。The bulk (substrate) itself of the second chip is inexpensive and can be formed by a thin film forming technique or a thick film forming technique, and the cost is reduced. Can be.
【００２９】請求項２の発明によれば、第１のチップ
と、第２のチップとを平面方向に隣接して併設すること
により、従来よりも狭い面積しか要せず、小型化ができ
る。請求項３の発明によればチップオンチップにするこ
とができ、実装時の平面面積を大きく取る必要がないこ
とから、パッケージの小型化を図ることができる。According to the second aspect of the present invention, by arranging the first chip and the second chip adjacent to each other in the planar direction, a smaller area is required than in the conventional case, and the size can be reduced. According to the third aspect of the present invention, it is possible to provide a chip-on-chip, and it is not necessary to take a large plane area at the time of mounting, so that it is possible to reduce the size of the package.
【図１】 第１の実施形態のオペアンプ装置の斜視
図。FIG. 1 is a perspective view of an operational amplifier device according to a first embodiment.
【図２】 第２の実施形態のオペアンプ装置の斜視
図。FIG. 2 is a perspective view of an operational amplifier device according to a second embodiment.
【図３】 オペアンプチップの斜視図。FIG. 3 is a perspective view of an operational amplifier chip.
【図４】 周辺回路チップの斜視図。FIG. 4 is a perspective view of a peripheral circuit chip.
【図５】 第３の実施形態のオペアンプ装置の斜視
図。FIG. 5 is a perspective view of an operational amplifier device according to a third embodiment.
【図６】 周辺回路チップの斜視図。FIG. 6 is a perspective view of a peripheral circuit chip.
【図７】 従来のオペアンプ装置の斜視図。FIG. 7 is a perspective view of a conventional operational amplifier device.
【図８】 オペアンプ装置の等価回路図。FIG. 8 is an equivalent circuit diagram of the operational amplifier device.
１３，２３…第１のチップとしてのオペアンプチップ、
１４，２４，３０…第２のチップとしての周辺回路チッ
プ。13, 23 ... an operational amplifier chip as a first chip,
14, 24, 30... Peripheral circuit chips as second chips.
Claims (3)
１のチップと、前記オペアンプの周辺回路を構成するコ
ンデンサ、及び抵抗を、薄膜コンデンサ及び薄膜抵抗、
或いは、厚膜コンデンサ、厚膜抵抗にしてそれぞれ搭載
する第２のチップとを互いに隣接して配置したことを特
徴とするオペアンプ装置。1. A first chip including an operational amplifier made of a semiconductor IC, and a capacitor and a resistor constituting a peripheral circuit of the operational amplifier are formed by a thin film capacitor and a thin film resistor.
Alternatively, the operational amplifier device is characterized in that a thick film capacitor and a second chip mounted as a thick film resistor are arranged adjacent to each other.
は、平面方向に併設されたものである請求項１に記載の
オペアンプ装置。2. The operational amplifier device according to claim 1, wherein the first chip and the second chip are provided side by side in a plane direction.
は、互いに積み重ねて配置されたものである請求項１に
記載のオペアンプ装置。3. The operational amplifier device according to claim 1, wherein the first chip and the second chip are stacked on each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9200224A JPH10321791A (en) | 1997-03-17 | 1997-07-25 | Operational amplifier |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-63065 | 1997-03-17 | ||
| JP6306597 | 1997-03-17 | ||
| JP9200224A JPH10321791A (en) | 1997-03-17 | 1997-07-25 | Operational amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10321791A true JPH10321791A (en) | 1998-12-04 |
Family
ID=26404141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9200224A Pending JPH10321791A (en) | 1997-03-17 | 1997-07-25 | Operational amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10321791A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004012485A2 (en) * | 2002-07-31 | 2004-02-05 | Freescale Semiconductor, Inc. | Mounting surfaces for electronic devices |
| JP2005117038A (en) * | 2003-10-03 | 2005-04-28 | Agilent Technol Inc | Integrated circuit and integrated circuit assembly |
| US7012324B2 (en) | 2003-09-12 | 2006-03-14 | Freescale Semiconductor, Inc. | Lead frame with flag support structure |
| JP2016136608A (en) * | 2015-01-16 | 2016-07-28 | 新日本無線株式会社 | Semiconductor device |
| JP2017079254A (en) * | 2015-10-20 | 2017-04-27 | 新日本無線株式会社 | Semiconductor device |
| JP2017195242A (en) * | 2016-04-19 | 2017-10-26 | 新日本無線株式会社 | Semiconductor device |
| JP2019102725A (en) * | 2017-12-06 | 2019-06-24 | 新日本無線株式会社 | Semiconductor device |
| JP2020161705A (en) * | 2019-03-27 | 2020-10-01 | 新日本無線株式会社 | Semiconductor device |
-
1997
- 1997-07-25 JP JP9200224A patent/JPH10321791A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004012485A2 (en) * | 2002-07-31 | 2004-02-05 | Freescale Semiconductor, Inc. | Mounting surfaces for electronic devices |
| WO2004012485A3 (en) * | 2002-07-31 | 2004-04-08 | Motorola Inc | Mounting surfaces for electronic devices |
| US6996897B2 (en) | 2002-07-31 | 2006-02-14 | Freescale Semiconductor, Inc. | Method of making a mount for electronic devices |
| US7012324B2 (en) | 2003-09-12 | 2006-03-14 | Freescale Semiconductor, Inc. | Lead frame with flag support structure |
| JP2005117038A (en) * | 2003-10-03 | 2005-04-28 | Agilent Technol Inc | Integrated circuit and integrated circuit assembly |
| JP2016136608A (en) * | 2015-01-16 | 2016-07-28 | 新日本無線株式会社 | Semiconductor device |
| JP2017079254A (en) * | 2015-10-20 | 2017-04-27 | 新日本無線株式会社 | Semiconductor device |
| JP2017195242A (en) * | 2016-04-19 | 2017-10-26 | 新日本無線株式会社 | Semiconductor device |
| JP2019102725A (en) * | 2017-12-06 | 2019-06-24 | 新日本無線株式会社 | Semiconductor device |
| JP2020161705A (en) * | 2019-03-27 | 2020-10-01 | 新日本無線株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853058B2 (en) | Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member | |
| US6538313B1 (en) | IC package with integral substrate capacitor | |
| US5656856A (en) | Reduced noise semiconductor package stack | |
| US20150043181A1 (en) | Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution | |
| KR20020062820A (en) | Semiconductor device having stacked multi chip module structure | |
| JP2004128219A (en) | Semiconductor device with additional function and its manufacturing method | |
| JPH03169062A (en) | Semiconductor device | |
| JPH064595Y2 (en) | Hybrid IC | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| JPH10321791A (en) | Operational amplifier | |
| JPH07321160A (en) | Semiconductor device | |
| JPH04144269A (en) | Hybrid integrated circuit device | |
| KR100207902B1 (en) | Multi chip package using lead frame | |
| JP4370993B2 (en) | Semiconductor device | |
| JP2500310B2 (en) | Semiconductor device | |
| JP2001094228A (en) | Mounting structure of semiconductor device | |
| JPH08148647A (en) | Semiconductor device | |
| KR20050027384A (en) | Chip size package having rerouting pad and stack thereof | |
| JP2841825B2 (en) | Hybrid integrated circuit | |
| JP2822990B2 (en) | CSP type semiconductor device | |
| JP2587722Y2 (en) | Semiconductor device | |
| JPH04267361A (en) | Leadless chip carrier | |
| JP2880817B2 (en) | Semiconductor integrated circuit device | |
| JPH02210858A (en) | Semiconductor device | |
| JPH11340410A (en) | Mounting structure for integrated circuit |