JPH10320201A - コンピュータシステムおよび情報処理方法ならびに記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 プログラミングゲートアレイのブロックの手
作業の割付をなくす。 【解決手段】 ＰＧＡのブロック配置を示すテーブルを
ＲＡＭ３０上に作成し、ＣＰＵ１０はこのテーブルを参
照して、演算に必要なブロックを確保が可能かを判定す
る。確保できる場合には、ＰＧＡ４０により演算を実行
し、確保できない場合には、ＣＰＵ１０側で演算を行
う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラミングゲ
ートアレイ（ＰＧＡ）を使用して情報処理を行うコンピ
ュータシステムおよび情報処理方法ならびに記録媒体に
関する。

【０００２】

【従来の技術】ＰＧＡはＡＮＤ（アンド），ＯＲ等の論
理演算を行うゲート回路を複数個任意に接続することが
可能な情報処理回路であり、このためプログラマブルゲ
ートアレイとも呼ばれている。ＰＧＡはハードウェアＩ
Ｃデザインのテストとか、少量生産品用のゲートアレイ
の代替え品とかに使用されているが、一部の関数計算を
ＰＧＡに実行させ、他の関数計算をＣＰＵやデジタルプ
ロセッサ（ＤＳＰ）のソフト処理により実行するコンピ
ュータシステムが提案されている。

【０００３】

【発明が解決しようとする課題】従来、この種のコンピ
ュータシステムは、ＰＧＡは、使用可能なゲート数に制
限があるために、予め定めた個数の関数の演算を実行さ
せるようにプログラムすることが通常であり、使用する
関数の計算のために使用するゲートの個数等を予め計数
し，ＰＧＡの使用可能な個数（容量）に合致するように
関数の内容を定めなければならない。また、このような
作業は手作業で行われるため、ＰＧＡを使用するコンピ
ュータシステムでは、実際に稼動するまでの準備に多大
な時間を有するという解決すべき問題があった。

【０００４】そこで、本発明の目的は、上述の点に鑑み
て、事前に手作業によるＰＧＡの容量チェック行う必要
をなくし、情報処理の実行に係る制約を緩和することが
できるコンピュータシステムおよび情報処理方法ならび
に記録媒体を提供することにある。

【０００５】

【課題を解決するための手段】このような目的を解決す
るために請求項１の発明は、プログラミングゲートアレ
イおよび情報処理プロセッサを有し、該情報処理プロセ
ッサの制御により前記プログラミングゲートアレイによ
る第１の演算処理を実行するコンピュータシステムにお
いて、前記情報処理プロセッサの制御により前記プログ
ラミングゲートアレイによる第１の演算処理を実行する
ための第１のプログラムおよび前記第１演算処理と同一
内容の第２の演算処理を前記情報処理プロセッサにより
実行するための第２のプログラムを記憶した記憶手段
と、前記第１の演算処理に要する容量が前記プログラミ
ングゲートアレイに残存するか否かを判定する判定手段
と、前記情報処理プロセッサにより実行すべきプログラ
ムとして肯定判定が得られた場合には前記記憶手段の第
１のプログラムを選択し、否定判定が得られた場合には
前記記憶手段の第２のプログラムを選択するプログラム
選択手段とを具えたことを特徴とする。

【０００６】請求項２の発明は、請求項１に記載のコン
ピュータシステムにおいて、前記プログラミングゲート
アレイに対してガベージコレクションを施す手段をさら
に有し、前記判定手段の判定処理に先立って前記ガベー
ジコレクションを施すことを特徴とする。

【０００７】請求項３の発明は、請求項１に記載のコン
ピュータシステムにおいて、前記プログラミングゲート
アレイに対してガベージコレクションを施す手段をさら
に有し、前記判定手段の判定結果が否定判定となった場
合には、前記ガベージコレクションを施した後、前記判
定手段の判定を行い、その判定結果に応じて、前記第１
プログラムおよび前記第２プログラムのいずれかを選択
することを特徴とする。

【０００８】請求項４の発明は、プログラミングゲート
アレイおよび情報処理プロセッサを有し、該情報処理プ
ロセッサの制御により前記プログラミングゲートアレイ
による演算処理を実行するコンピュータシステムにおい
て、前記情報処理プロセッサはマルチタスク処理を実行
可能であり、複数のタスクに対応させて前記演算処理を
行う前記プログラミングゲートアレイ内のブロックの配
置を予め定めておき、該配置を示すテーブル情報を記憶
した記憶手段と、前記情報処理プロセッサの実行タスク
の切替え毎に前記記憶手段に記憶されたテーブル情報に
基づき、実行タスクに対応して前記ブロックと前記情報
処理プロセッサとの間の前記プログラミングゲートアレ
イの入出力ラインを切替える制御手段とを具えたことを
特徴とする。

【０００９】請求項５の発明は、プログラミングゲート
アレイおよび情報処理プロセッサを有するコンピュータ
システムで、該情報処理プロセッサの制御により前記プ
ログラミングゲートアレイによる第１の演算処理を実行
するための情報処理方法において、前記情報処理プロセ
ッサの制御により前記プログラミングゲートアレイによ
る第１の演算処理を実行するための第１のプログラムお
よび前記演算処理と同一内容の第２の演算処理を前記情
報処理プロセッサにより実行するための第２のプログラ
ムを前記コンピュータシステム内に記憶し、前記第１の
演算処理に要する容量が前記プログラミングゲートアレ
イに残存するか否かを前記情報処理プロセッサにより判
定し、前記情報処理プロセッサにより肯定判定が得られ
た場合には実行すべきプログラムとして前記第１のプロ
グラムを選択し、否定判定が得られた場合には実行すべ
きプログラムとして前記第２のプログラムを選択するこ
とを特徴とする。

【００１０】請求項６の発明は、請求項５に記載の情報
処理方法において、前記プログラミングゲートアレイに
対してガベージコレクションを施した後、前記情報処理
プロセッサによる容量判定を行うことを特徴とする。

【００１１】請求項７の発明は、請求項５に記載の情報
処理方法において、前記情報処理プロセッサの判定結果
が否定判定となった場合には、前記プログラミングゲー
トアレイに対してガベージコレクションを施した後、前
記情報処理プロセッサによる容量判定を行い、その判定
結果に応じて、前記第１プログラムおよび前記第２プロ
グラムのいずれかを選択することを特徴とする。

【００１２】請求項８の発明は、プログラミングゲート
アレイおよび情報処理プロセッサを有するコンピュータ
システムで、該情報処理プロセッサの制御により前記プ
ログラミングゲートアレイによる演算処理を実行するた
めの情報処理方法において、前記情報処理プロセッサは
マルチタスク処理を実行可能であり、複数のタスクに対
応させて前記演算処理を行う前記プログラミングゲート
アレイ内のブロックの配置を予め定めておき、該配置を
示すテーブル情報を前記コンピュータシステム内に記憶
しておき、前記情報処理プロセッサの実行タスクの切替
え毎に前記テーブル情報に基づき、実行タスクに対応し
て前記ブロックと前記情報処理プロセッサとの間の前記
プログラミングゲートアレイの入出力ラインを切替える
ことを特徴とする。

【００１３】請求項９の発明は、記録媒体、プログラミ
ングゲートアレイおよび情報処理プロセッサを有するコ
ンピュータシステムで、前記記録媒体に記録されたプロ
グラムを前記情報処理プロセッサが実行することにより
前記プログラミングゲートアレイの演算処理を制御する
記録媒体において、前記情報処理プロセッサの制御によ
り前記プログラミングゲートアレイによる第１の演算処
理を実行するための第１のプログラムおよび前記第１の
演算処理と同一内容の第２の演算処理を前記情報処理プ
ロセッサにより実行するための第２のプログラムを前記
コンピュータシステム内に記憶しておき、前記プログラ
ムは、前記第１の演算処理に要する容量が前記プログラ
ミングゲートアレイに残存するか否かを前記情報処理プ
ロセッサにより判定する第１の処理手順と、前記情報処
理プロセッサにより肯定判定が得られた場合には実行す
べきプログラムとして前記第１のプログラムを選択し、
否定判定が得られた場合には実行すべきプログラムとし
て前記第２のプログラムを選択する第２の処理手順と具
えたことを特徴とする。

【００１４】請求項１０の発明は、請求項９に記載の記
録媒体において、前記第１の処理手順に先立って、前記
プログラミングゲートアレイに対してガベージコレクシ
ョンを施す処理手順をさらに具えたことを特徴とする。

【００１５】請求項１１の発明は、請求項９に記載の記
録媒体において、前記第１の処理手順の判定結果が否定
判定となった場合には、前記プログラミングゲートアレ
イに対してガベージコレクションを施す第３の処理手順
と、該第３の処理手順の後、前記第１の演算処理に要す
る容量が前記プログラミングゲートアレイに残存するか
否かを前記情報処理プロセッサにより判定する第４の処
理手順と該第４の処理手順の判定結果に応じて、前記第
１プログラムおよび前記第２プログラムのいずれかを選
択する第５の処置手順をさらに具えたことを特徴とす
る。

【００１６】請求項１２の発明は、記録媒体、プログラ
ミングゲートアレイおよび情報処理プロセッサを有する
コンピュータシステムで、前記記録媒体に記録されたプ
ログラムを前記情報処理プロセッサが実行することによ
り前記プログラミングゲートアレイの演算処理を制御す
る記録媒体において、前記情報処理プロセッサはマルチ
タスク処理を実行可能であり、複数のタスクに対応させ
て前記演算処理を行う前記プログラミングゲートアレイ
内のブロックの配置を予め定めておき、前記プログラム
は、該配置を示すテーブル情報を前記コンピュータシス
テム内に記憶しておき、前記情報処理プロセッサの実行
タスクの切替えを検出する処理手順と、該検出に応じて
前記テーブル情報に基づき、実行タスクに対応して前記
ブロックと前記情報処理プロセッサとの間の前記プログ
ラミングゲートアレイの入出力ラインを切替える処理手
順とを具えたことを特徴とする。

【００１７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。

【００１８】（第１実施形態）図１はコンピュータシス
テムの一実施の形態のシステム構成を示す。図１におい
て、ＣＰＵ１０はＲＯＭ２０に格納されたシステムプロ
グラム（オペレーティングシステムとも呼ばれる）に従
って、システム制御を実行するほか、各種の関数計算を
実行するための後述のアプリケーションプログラムを格
納する。

【００１９】なお、システムプログラムの中には四則演
算や論理演算あるいは特定の関数演算を行うための従来
から周知のプログラムが含まれているものとする。本実
施の形態の特徴は、ＰＧＡ４０がある関数を実行するた
めに必要な容量（未使用のゲート数または、ブロック）
を提供できるかをＣＰＵ１０により自動判定し、肯定判
定（容量あり）の場合は、その関数の演算をＰＧＡ４０
に実行させ、否定判定（容量なし）の場合にＣＰＵ１０
側でその関数演算を実行するようにしたことに特徴があ
る。

【００２０】ＲＯＭ２０は、ＣＰＵ１０が実行するシス
テム制御のためのシステムプログラムおよび各種の関数
演算を規定したアプリケーションプログラムを格納す
る。このアプリケーションプログラムの中には、ＰＧＡ
４０をプログラム（関数を実行するブロック配置および
ゲートの接続を決定する）して、ＰＧＡ４０により関数
演算を実行するためのプログラム、同じ関数演算をＣＰ
Ｕ１０により実行するためのプログラム、これらプログ
ラムを選択するためのプログラム（図２、図４）が含ま
れている。上記システムプログラムやアプリケーション
プログラムをハードディスク記憶装置のような大容量記
憶装置に記憶することも可能である。

【００２１】ＲＡＭ３０は、ＣＰＵ１０に対する入出力
情報を一時記憶する。ＰＧＡ４０は従来から既知のもの
を使用でき、ＣＰＵ１０の指示するプログラム（ゲート
構成）で論理演算を行う。ＰＧＡ４０の使用個所のブロ
ックを示すテーブル（ＦＰＧＡ＿Ｍａｌｌｏｃテーブ
ル、図３参照））がＲＡＭ３０内に設けられ、ＣＰＵ１
０は、たとえば、ＦＰＧＡ＿ＭＡＬＬＯＣ関数のような
残量を応答せよの命令を受けると、このテーブルを参照
することによりＰＧＡ４０の残存容量を取得する。な
お、ＰＧＡのプログラミングに応じて上記ＦＰＧＡ＿Ｍ
ａｌｌｏｃテーブルの内容が更新されることは言うまで
もない。

【００２２】以下、本発明に係るＰＧＡ制御について図
２および図３を参照して説明する。なお、図２は、演算
処理をＰＧＡ４０で行うか、ＣＰＵ１０で行うかを決定
するための処理手順を示す。図３はＦＰＧＡ＿Ｍａｌｌ
ｏｃテーブルとＰＧＡ４０内で確保されるブロックとの
対応関係を示す。

【００２３】図２の処理手順に対応するプログラムスク
リプトの一例を以下に示す。

【００２４】 int (search)(); ．．．中略 if (Flag=FPGA MALLOC(2)) (1) { then { setup haradware(flag); (2) search = search hardware; else search = search software; (3) } search(); if (Flag==true then free haradware(Flag) int setup hardware(int flag); { chip upload(flag); chip IO setup(); int *x; int ret val; ret val=no; for (x=FPGA Table; x<FPGA tTable End;x ++){ if (*x==yes) then{ if (x+Lenghof(int)*x length >FPGA Table end) then return; for (y=x;y<x length;y++){ if (*x !=yes) then { x=y; break; } } ret val=x; return } } 関数の演算を実行する際に、ＣＰＵ１０は図２の処理手
順を読み出して実行する。図２において、ＣＰＵ１０は
ＰＧＡ４０の残量の問い合わせを行う。より具体的には
実行コマンドがＦＰＧＡ＿ＭＡＬＬＯＣ関数であること
を識別すると、ＣＰＵ１０はこのコマンドで指示された
ブロック数、上述のスクリプト例では２×２のブロック
がＰＧＡ４０において、確保可能かをＦＰＧＡ＿Ｍａｌ
ｌｏｃテーブルを参照してその可否を決定する（ステッ
プＳ１０→Ｓ２０）。上述のスクリプトではＦａｇがそ
の可否を現し，Ｆｌａｇがｔｒｕｅ（真）の場合に、確
保可能を表す。この一連の処理を定義したプログラム命
令に上記スクリプトの中で符号（１）を付している。

【００２５】図２の判定において要求ブロックが確保可
能な場合には、ＰＧＡ４０による演算（ＰＧＡ４０を使
用するためのプログラムを起動）を指示し（ステップＳ
２０→Ｓ３０）、確保不可の場合には、ＣＰＵ１０によ
るソフトウェア演算（ＣＰＵ１０による演算を規定した
ソフトウェアプログラムの起動）を指示する（ステップ
Ｓ２０→Ｓ４０）。

【００２６】ＰＧＡ４０を使用するためのプログラムを
起動するための、上記スクリプト中のプログラム命令に
符号（２）を付し、ＣＰＵ１０による演算を規定したプ
ログラムの起動を指示するプログラム命令には符号
（３）を付している。

【００２７】上述のＭａｌｌｏｃ関数はさらにブロック
の確保まで行う命令であり、図３に示すようにＰＧＡ４
０内に２×２ブロックが確保され、ＦＰＧＡ＿Ｍａｌｌ
ｏｃテーブルも新規に確保されたブロックが使用中とし
て記載される。

【００２８】ちなみに上述のスクリプトの例では符号
（３）のプログラム命令以降には以下の処理が規定され
ている。すなわち、ハードウェア（ＰＧＡ４０）を使用
する場合には、ハードウェアを開放し、割り当てられた
位置にサーチ用ハードウェアをロードし、チップＩ／Ｏ
をこのハードウェアに接続し、テーブル参照によりＰＧ
Ａ４０の空きエリアを探し、空きブロックの値を返すこ
とが上記スクリプトで定義されている。

【００２９】したがって、ユーザは、予め、ＰＧＡ４０
を使用するソフトウェアプログラムと、同一の演算内容
で、ＣＰＵ１０により実行するプログラムをコンピュー
タシステム内の記録媒体に用意しておき、上述の処理手
順にしたがって、プログラムを選択すればよい。この処
理手順によれば、ユーザがＰＧＡ用のプログラムを複数
用意する場合でも、ユーザは、各プログラムについてブ
ロックがＰＧＡ４０の最大使用可能ブロック数を超えな
いように配慮すればよく、各プログラム毎にブロック数
の割り当てを行う必要がない。

【００３０】（第２実施形態）次にＰＧＡ４０内で複数
の演算を実行させるために有効な第２実施例を説明す
る。システム構成を図１の第１実施形態と同様とするこ
とができる。第２実施形態におけるシステム制御手順を
図４に示す。ＰＧＡ４０内の割り当てられた使用ブロッ
クの配置が図５の（Ａ）で示すような配置となっていた
場合、２×２ブロックをＰＧＡ上でとることはできな
い。そこで、第２実施形態では、ＰＧＡ４０が要求ブロ
ックの確保が可能かの判定で否定判定が得られた場合
（図４のステップＳ１００→Ｓ１１０のＮｏ判定）には
ガベージコレクションを施して（ステップＳ１２０）、
図５の符号（Ｂ）に示すように使用ブロックを詰めて、
空きブロックの空間を大きくする。

【００３１】この後、ＰＧＡ４０が要求ブロックの確保
が可能かの判定を行うと、上述の２×２の要求ブロック
を確保できることになる（ステップＳ１４０→Ｓ１３
０、図５（Ｃ）参照）。ガベージコレクションを施して
も要求ブロックが得られれない場合には、ＣＰＵ１０に
よるソフトウェア実行処理を選択することになる（ステ
ップＳ１４０→Ｓ１５０）。

【００３２】このような処理を行うためのスクリプト例
を以下に示す。

【００３３】 if (Flag=FPGA MALLOC(2) then { …ＰＧＡ処理… } else { FPGA Collect()........ガベージコレクションの指示 if (Flag=FPGA MALLOC(2) then { …ＰＧＡ処理… } else { return(error flag1); } } （第３実施形態）ＣＰＵ１０がマルチタスク処理を実行
する場合のＰＧＡ４０側の関数切り換え処理を次に説明
する。マルチタスク（複数のプログラム等を平行しなが
らＣＰＵに実行させる処理）によりタスクに対応させて
異なる関数を演算実行する場合、図７の符号（Ａ）で示
すようにＰＧＡ４０の１番、３番のラインはタスク１で
使用し、１番、２番のラインをタスク２で使用するよう
なことがある。

【００３４】そこで、ＣＰＵ１０の実行する処理におい
てタスクの切り換えが起きたときにはＰＧＡ４０のブロ
ックに対するＣＰＵ１０との間の入出力ラインの配線を
ＣＰＵ１０の指示で切替える。このためのＣＰＵ１０の
処理手順を図６に示す。なお、タスク番号に対応させて
使用する結線番号を記載した管理テーブル（ＬＩＮＥ＿
Ｍａｌｌｏｃテーブル）がＲＡＭ３０内に予め記憶され
ているものとする。

【００３５】ＣＰＵ１０は既存のＯＳ（オペレーティン
グシステム）によりタスクの切替えを検知すると（ステ
ップＳ２００）、ＲＡＭ３０内のＬＩＮＥ＿Ｍａｌｌｏ
ｃテーブルを参照し、タスク番号に対応する結線番号を
取得して、ＰＧＡ４０の結線を接続し直す（ステップＳ
２１０→Ｓ２２０→Ｓ２３０）。

【００３６】これによりマルチタスクを使用する複雑な
情報処理にも対応して、ＰＧＡ４０を効率的に使用し、
各種の関数処理をＰＧＡ４０側で実行することができ
る。

【００３７】

【発明の効果】以上説明したように、請求項１、５、９
の発明によれば、演算を行う場合にプログラミングゲー
トアレイに残存容量があれば、プログラミングゲートア
レイにより演算が行われ、その演算を高速に行うことが
できる。また、プログラミングゲートアレイに残存容量
がなくても、演算が情報処理プロセッサにより行われる
ので、演算処理支障をきたすことがない。このため、ユ
ーザは、プログラミングゲートアレイのブロックの割り
当てを気にせず、自由な関数を定義できる。

【００３８】請求項２、６、１０の発明によれば、プロ
グラミングゲートアレイの容量の残存判定に先立って、
ガベージコレクションを実行することで、プログラミン
グゲートアレイの使用可能な空き領域を拡大して、空き
領域の使用効率を高めることができる。

【００３９】請求項３、７、１１の発明によれば、残存
容量判定で否定判定が得られたときにガベージコレクシ
ョンを施し、再び残存容量判定を行う。

【００４０】これにより、残存容量がある場合には第１
回目の判定で肯定判定が得られるので、ただちにプログ
ラミングゲートアレイにより演算を開始できるととも
に、第１回目の判定で否定判定が得られた場合にもガベ
ージコレクションを施すことで、空き領域が増え、プロ
グラミングゲートアレイにより演算を実行させるための
ブロックを確保することが可能になう。

【００４１】請求項４、８、１２の発明によれば、情報
処理プロセッサがマルチタスクによりプログラミングゲ
ートアレイを使用することができ、これにより、多種多
彩な情報処理を提供できる。

【図面の簡単な説明】

【図１】本発明実施の形態のシステム構成を示すブロッ
ク図である。

【図２】ＣＰＵ１０の処理手順を示すフローチャートで
ある。

【図３】ＰＧＡのブロック配置を示す説明図である。

【図４】ＣＰＵ１０の処理手順を示すフローチャートで
ある。

【図５】ＰＧＡのブロック配置を示す説明図である。

【図６】ＣＰＵ１０の処理手順を示すフローチャートで
ある。

【図７】ＰＧＡのブロック配置を示す説明図である。

【符号の説明】 １０ ＣＰＵ ２０ ＲＯＭ ３０ ＲＡＭ ４０ プログラミングゲートアレイ（ＰＧＡ）

Claims (12)

【特許請求の範囲】
1. 【請求項１】 プログラミングゲートアレイおよび情報
   処理プロセッサを有し、該情報処理プロセッサの制御に
   より前記プログラミングゲートアレイによる第１の演算
   処理を実行するコンピュータシステムにおいて、 前記情報処理プロセッサの制御により前記プログラミン
   グゲートアレイによる第１の演算処理を実行するための
   第１のプログラムおよび前記第１の演算処理と同一内容
   の第２の演算処理を前記情報処理プロセッサにより実行
   するための第２のプログラムを記憶した記憶手段と、 前記第１の演算処理に要する容量が前記プログラミング
   ゲートアレイに残存するか否かを判定する判定手段と、 前記情報処理プロセッサにより実行すべきプログラムと
   して肯定判定が得られた場合には前記記憶手段の第１の
   プログラムを選択し、否定判定が得られた場合には前記
   記憶手段の第２のプログラムを選択するプログラム選択
   手段とを具えたことを特徴とするコンピュータシステ
   ム。
2. 【請求項２】 請求項１に記載のコンピュータシステム
   において、前記プログラミングゲートアレイに対してガ
   ベージコレクションを施す手段をさらに有し、前記判定
   手段の判定処理に先立って前記ガベージコレクションを
   施すことを特徴とするコンピュータシステム。
3. 【請求項３】 請求項１に記載のコンピュータシステム
   において、前記プログラミングゲートアレイに対してガ
   ベージコレクションを施す手段をさらに有し、前記判定
   手段の判定結果が否定判定となった場合には、前記ガベ
   ージコレクションを施した後、前記判定手段の判定を行
   い、その判定結果に応じて、前記第１プログラムおよび
   前記第２プログラムのいずれかを選択することを特徴と
   するコンピュータシステム。
4. 【請求項４】 プログラミングゲートアレイおよび情報
   処理プロセッサを有し、該情報処理プロセッサの制御に
   より前記プログラミングゲートアレイによる演算処理を
   実行するコンピュータシステムにおいて、 前記情報処理プロセッサはマルチタスク処理を実行可能
   であり、複数のタスクに対応させて前記演算処理を行う
   前記プログラミングゲートアレイ内のブロックの配置を
   予め定めておき、 該配置を示すテーブル情報を記憶した記憶手段と、 前記情報処理プロセッサの実行タスクの切替え毎に前記
   記憶手段に記憶されたテーブル情報に基づき、実行タス
   クに対応して前記ブロックと前記情報処理プロセッサと
   の間の前記プログラミングゲートアレイの入出力ライン
   を切替える制御手段とを具えたことを特徴とするコンピ
   ュータシステム。
5. 【請求項５】 プログラミングゲートアレイおよび情報
   処理プロセッサを有するコンピュータシステムで、該情
   報処理プロセッサの制御により前記プログラミングゲー
   トアレイによる第１の演算処理を実行するための情報処
   理方法において、 前記情報処理プロセッサの制御により前記プログラミン
   グゲートアレイによる第１の演算処理を実行するための
   第１のプログラムおよび前記第１の演算処理と同一内容
   の第２の演算処理を前記情報処理プロセッサにより実行
   するための第２のプログラムを前記コンピュータシステ
   ム内に記憶し、 前記第１の演算処理に要する容量が前記プログラミング
   ゲートアレイに残存するか否かを前記情報処理プロセッ
   サにより判定し、 前記情報処理プロセッサにより肯定判定が得られた場合
   には実行すべきプログラムとして前記第１のプログラム
   を選択し、否定判定が得られた場合には実行すべきプロ
   グラムとして前記第２のプログラムを選択することを特
   徴とする情報処理方法。
6. 【請求項６】 請求項５に記載の情報処理方法におい
   て、前記プログラミングゲートアレイに対してガベージ
   コレクションを施した後、前記情報処理プロセッサによ
   る容量判定を行うことを特徴とする情報処理方法。
7. 【請求項７】 請求項５に記載の情報処理方法におい
   て、前記情報処理プロセッサの判定結果が否定判定とな
   った場合には、前記プログラミングゲートアレイに対し
   てガベージコレクションを施した後、前記情報処理プロ
   セッサによる容量判定を行い、その判定結果に応じて、
   前記第１プログラムおよび前記第２プログラムのいずれ
   かを選択することを特徴とする情報処理方法。
8. 【請求項８】 プログラミングゲートアレイおよび情報
   処理プロセッサを有するコンピュータシステムで、該情
   報処理プロセッサの制御により前記プログラミングゲー
   トアレイによる演算処理を実行するための情報処理方法
   において、 前記情報処理プロセッサはマルチタスク処理を実行可能
   であり、複数のタスクに対応させて前記演算処理を行う
   前記プログラミングゲートアレイ内のブロックの配置を
   予め定めておき、 該配置を示すテーブル情報を前記コンピュータシステム
   内に記憶しておき、 前記情報処理プロセッサの実行タスクの切替え毎に前記
   テーブル情報に基づき、実行タスクに対応して前記ブロ
   ックと前記情報処理プロセッサとの間の前記プログラミ
   ングゲートアレイの入出力ラインを切替えることを特徴
   とする情報処理方法。
9. 【請求項９】 記録媒体、プログラミングゲートアレイ
   および情報処理プロセッサを有するコンピュータシステ
   ムで、前記記録媒体に記録されたプログラムを前記情報
   処理プロセッサが実行することにより前記プログラミン
   グゲートアレイの演算処理を制御する記録媒体におい
   て、前記情報処理プロセッサの制御により前記プログラ
   ミングゲートアレイによる第１の演算処理を実行するた
   めの第１のプログラムおよび前記第１の演算処理と同一
   内容の第２の演算処理を前記情報処理プロセッサにより
   実行するための第２のプログラムを前記コンピュータシ
   ステム内に記憶しておき、前記プログラムは、 前記第１の演算処理に要する容量が前記プログラミング
   ゲートアレイに残存するか否かを前記情報処理プロセッ
   サにより判定する第１の処理手順と、 前記情報処理プロセッサにより肯定判定が得られた場合
   には実行すべきプログラムとして前記第１のプログラム
   を選択し、否定判定が得られた場合には実行すべきプロ
   グラムとして前記第２のプログラムを選択する第２の処
   理手順とを具えたことを特徴とする記録媒体。
10. 【請求項１０】 請求項９に記載の記録媒体において、
    前記第１の処理手順に先立って、前記プログラミングゲ
    ートアレイに対してガベージコレクションを施す処理手
    順をさらに具えたことを特徴とする記録媒体。
11. 【請求項１１】 請求項９に記載の記録媒体において、
    前記第１の処理手順の判定結果が否定判定となった場合
    には、前記プログラミングゲートアレイに対してガベー
    ジコレクションを施す第３の処理手順と、該第３の処理
    手順の後、前記第１の演算処理に要する容量が前記プロ
    グラミングゲートアレイに残存するか否かを前記情報処
    理プロセッサにより判定する第４の処理手順と該第４の
    処理手順の判定結果に応じて、前記第１プログラムおよ
    び前記第２プログラムのいずれかを選択する第５の処置
    手順をさらに具えたことを特徴とする記録媒体。
12. 【請求項１２】 記録媒体、プログラミングゲートアレ
    イおよび情報処理プロセッサを有するコンピュータシス
    テムで、前記記録媒体に記録されたプログラムを前記情
    報処理プロセッサが実行することにより前記プログラミ
    ングゲートアレイの演算処理を制御する記録媒体におい
    て、前記情報処理プロセッサはマルチタスク処理を実行
    可能であり、複数のタスクに対応させて前記演算処理を
    行う前記プログラミングゲートアレイ内のブロックの配
    置を予め定めておき、前記プログラムは、 該配置を示すテーブル情報を前記コンピュータシステム
    内に記憶しておき、 前記情報処理プロセッサの実行タスクの切替えを検出す
    る処理手順と、 該検出に応じて前記テーブル情報に基づき、実行タスク
    に対応して前記ブロックと前記情報処理プロセッサとの
    間の前記プログラミングゲートアレイの入出力ラインを
    切替える処理手順とを具えたことを特徴とする記録媒
    体。