JPH1031557A - タイムアウトカウンタを用いるデータ同期方法および回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来のものでは、全体のセクタにわたる同期
フィールドの存在をサーチしなければならなかったが、
本発明ではこのような無駄なサーチを省き、サーチで生
じる同期フィールドの誤り検出によるデータ誤差の可能
性を減少させる。 【解決手段】 データ同期回路（２８）は、同期タイム
アウトカウンタ信号を与えるように動作し、この同期タ
イムアウトカウンタ信号が予め定められた同期期間の間
に活性化状態となる同期タイムアウトカウンタ信号を与
えるように動作する同期タイムアウトカウンタ（４４）
と、デジタル読出し信号を受けかつ予め定められた同期
期間の間このデジタル読出し信号を既知の基準と比較す
るように動作し、デジタル読出し信号が予め定められた
同期期間の間に既知の基準と等価である場合に活性化状
態の同期検出信号を発生するように動作する比較回路
（４６）とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的に、情報記
憶の分野に関し、より詳細には、タイムアウトカウンタ
を用いるデータ同期方法および回路に関する。

【０００２】

【従来の技術】コンピュータのハードウェアおよびソフ
トウェア技術が発達し続けているため、コンピュータの
ソフトウェアおよびデータを記憶するための大形で高速
の大容量記憶装置の要請が増大し続けている。電子的デ
ータベースおよびマルチメディアのアプリケーションの
ようなコンピュータアプリケーションは大量のディスク
記憶空間を必要とする。充分なメモリとディスク記憶空
間を持っていないということは、コンピュータ産業界で
は自明のことである。

【０００３】依然として増大しつつあるこれらの要請を
満足するために、ハードディスクドライブは発展し、進
歩し続けている。初期のディスクドライブのあるものは
５メガバイトの最大記憶容量で、１４インチのディスク
円盤を使用していたが、今日のハードディスクドライブ
は１ギガバイトを越えるのが普通で、３．５インチのデ
ィスク円盤を用いている。これに対応して、単位面積当
たり記憶されるデータ量すなわち面積密度の進歩は劇的
に加速されている。例えば、１９８０年代には、面積密
度は１年当たり３０パーセント程であったが、１９９０
年代では１年当たりの面積密度は６０パーセント程に増
大した。ハードディスクドライブのメガバイト当たりの
コストはその面積密度に反比例関係になっている。

【０００４】大容量記憶装置の製造者はより一層低いコ
ストでより大きなデータ容量を有する高速ハードディス
クドライブを生産する努力を行っている。高速ハードデ
ィスクドライブはデータを高速の割合で記憶しかつ取り
出すことができるものである。ディスク駆動速度および
容量を増大させる１つの特徴は面積密度を改善あるいは
増大させることである。面積密度はデータを記憶しかつ
取り出す方法を改善することによって増大させることが
できる。

【０００５】一般的に、ハードディスクドライブのよう
な大容量記憶装置は、回転ディスクすなわちディスク円
盤のような磁気媒体、スピンドルモータ、読出し／書込
みヘッド、アクチュエータ、前段増幅器、読出しチャン
ネル、書込みチャンネル、サーボ制御器、およびハード
ディスクドライブの動作を制御しかつハードディスクド
ライブをホストあるいはシステムバスに適切にインター
フェースする制御回路を含んでいる。読出しチャンネ
ル、書込みチャンネル、サーボ制御器およびメモリは、
全て、データチャンネルと呼ばれる１つの集積回路とし
て構成することができる。制御回路は、往々、ハードデ
ィスクドライブの動作時に制御プログラム命令を実行す
るマイクロプロセッサを含んでいる。

【０００６】ハードディスクドライブ（ＨＤＤ）は、デ
ータを記憶しかつ取り出す際に書込みおよび読出し動作
を行う。典型的なＨＤＤはデータをホストインターフェ
ースからその制御回路に転送することによって書込み動
作を行う。次いで、制御回路はそのデータを局部のダイ
ナミックランダムアクセスメモリ（ＤＲＡＭ）に記憶す
る。制御回路プロセッサは、情報が書込みチャンネルを
介してディスク円盤に転送されることができるようにす
る一連の事象を計画決めする。制御回路は読出し／書込
みヘッドを適切なトラックに移動し、そのトラックの適
切なセクタを位置決めする。最後に、ＨＤＤ制御回路は
データをＤＲＡＭから書込みチャンネルを介してディス
ク円盤の位置決めされたセクタに転送する。書込みチャ
ンネルはデータを符号化して、データが後により大きな
信頼性をもって取り出されることができるようにしても
よい。一般的に、セクタは、１セクタ当たり５１２バイ
トのユーザデータといった固定のデータ記憶容量を有し
ている。

【０００７】読出し動作にあっては、読み出されるべき
適切なセクタが位置決めされて、ディスクに前に書き込
まれたデータが読み出される。読出し／書込みヘッドは
ディスク円盤の磁束の変化を感知して、対応するアナロ
グ信号を発生する。読出しチャンネルはアナログ読出し
信号を受け、その信号を条件付け、その信号から「０」
および「１」を検出する。読出しチャンネルは自動利得
制御（ＡＧＣ）技術を用いて信号を適切なレベルまで増
幅することによって信号の条件付けを行う。次いで、読
出しチャンネルは好ましくない高周波ノイズを取り除く
ように信号を濾波し、チャンネルを等化し、信号から
「０」および「１」を検出し、そして２進データを制御
回路のためにフォーマットする。次いで、２進データす
なわちデジタルデータは読出しチャンネルから制御回路
に転送され、制御回路のＤＲＡＭに記憶される。次い
で、プロセッサは、データが転送される準備にあること
をホストに伝える。

【０００８】ディスク円盤が移動している際に、読出し
／書込みヘッドは特定のトラックに整合するか、あるい
はそれに留まらなければならない。これはサーボウエッ
ジと呼ばれるディスクからの情報を読み出すことによっ
て達成される。一般的に、各セクタは１つの対応するサ
ーボウエッジを有している。このサーボウエッジはヘッ
ドの位置を指示する。データチャンネルはこの位置情報
を受けるので、サーボ制御器はヘッドをトラックに適切
に位置決め続けることができる。

【０００９】伝統的なＨＤＤ読出しチャンネルは磁気媒
体に記憶されたアナログ情報からデジタル情報を抽出あ
るいは検出するための、ピーク検出として知られている
技術を用いていた。この技術において、波形がレベル検
出され、この波形レベルがサンプリング窓の間にあるス
レッショルド以上であるならば、データを「１」と看做
す。より最近では、離散時間信号処理（ＤＴＳＰ）を用
いる進歩した技術が面積密度を向上するために読出しチ
ャンネル電子装置に使用されている。これら技術におい
て、データはデータ回復クロックを用いて同期的にサン
プリングされる。その後、サンプルは信号処理理論を用
いて一連の数学的操作を経て処理される。

【００１０】データを同期的にサンプリングする（ＳＳ
Ｄ）チャンネルには幾つかの形式のものがある。部分応
答最大確率（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａ
ｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ、ＰＲＭＬ）、拡張
ＰＲＭＬ（ＥＰＲＭＬ）、拡張・拡張ＰＲＭＬ（ＥＥＰ
ＲＭＬ）、固定遅延ツリーサーチ（Ｆｉｘｅｄ Ｄｅｌ
ａｙ Ｔｒｅｅ Ｓｅａｒｃｈ、ＦＤＴＳ）および決定
フィードバック等化（ＤＦＥ）はＤＴＳＰ技術を用いる
種々の形式のＳＳＤチャンネルの数例である。これらシ
ステムの幾つかで行われる最大確率検出は、１９６７年
にアンドリュー・ビタビ（Ａｎｄｒｅｗ Ｖｉｔｅｒｂ
ｉ）が開発した後に名付けられたビタビアルゴリズムを
実行するビタビデコーダによって通常行われる。

【００１１】ＳＳＤチャンネルすなわち読出しチャンネ
ルは、一般的に、読出し動作を行うため混合モード回路
を必要とする。この回路は、アナログ信号増幅、自動利
得制御（ＡＧＣ）、連続時間濾波、信号サンプリング、
ＤＴＳＰ操作、タイミング回復、信号検出、およびフォ
ーマット化のような機能を行うことができる。全てのＳ
ＳＤチャンネルにおいて、読出し動作の間の主たる目標
は最も高いノイズ環境において最低のビット誤差率でデ
ータを正確に回復することである。読出しチャンネルお
よび書込みチャンネルの両者を含むデータチャンネル回
路は種々の入力および出力（Ｉ／Ｏ）を含む単一の集積
回路パッケージに構成することができる。

【００１２】読出し動作があるＳＳＤチャンネルの読出
しチャンネルにおいてなされかつユーザデータがあるセ
クタから読み出されなければならない時に、読出しチャ
ンネルはセクタからユーザデータを受ける準備のために
初期化されなければならない。読出しチャンネルは、各
セクタに対してユーザデータの前に与えられる初期化情
報を読み出すことによって初期化される。この初期化情
報はヘッダ情報と言及することができる。このヘッダ情
報は読出しチャンネルによって使用される利得およびタ
イミング回復信号を与えてもよい。

【００１３】読出しチャンネルが初期化された後に、呼
出しチャンネルの同期バイトあるいは同期フィールド検
出回路は、セクタデータが後続するということを指示す
る同期フィールドすなわち既知の基準値に対するサーチ
を行う。検出誤差あるいはタイミング誤差のために、実
際の同期フィールドが検出されない場合がある。同期フ
ィールドが検出されないとしたら、同期フィールドのた
めのサーチは、どこにユーザデータが記憶されているか
について全体のセクタにわたって続く。この無益な同期
フィールドサーチは全体の４，０９６ビットにわたって
続き、その結果処理全体を増大させてＨＤＤの性能を減
少させてしまう可能性がある。同期フィールドを検出し
ないことによる他の問題は誤り同期フィールド検出が生
じる可能性のあることである。この結果、データ誤差が
補正され得なくなってしまう可能性がある。しかしなが
ら、誤差補正回路はこれらの誤差を補正しようとして、
全体の処理を増大し、これにより更にＨＤＤの性能を悪
化する恐れがある。従って、同期フィールドに対するサ
ーチを行うために使用されるデータ同期方法および回路
が同期フィールドを検出せずに、全体のセクタにわたっ
て同期フィールドをサーチし続ける時にはＨＤＤ速度お
よび性能は劣化してしまう。

【００１４】

【発明が解決しようとする課題】以上のことから、改良
したデータ同期方法および回路の必要性が生じているこ
とが明らかである。本発明によれば、データを同期する
ための従来開発された方法および回路の欠点および問題
点を実質的に解消および減少する、大容量記憶システム
の読出しチャンネルにおいてデータを同期するためのデ
ータ同期方法および回路が与えられる。本発明は、予め
定めた時間期間にわたって同期フィールドの存在をサー
チし、これにより全体のセクタにわたる同期フィールド
のサーチといった無駄を省き、同期フィールドの誤り検
出によって生じるようなデータ誤差の可能性を減少す
る。

【００１５】

【課題を解決するための手段】本発明によれば、データ
同期回路が設けられる。このデータ同期回路は、同期タ
イムアウトカウンタと比較回路とを含む。同期タイムア
ウトカウンタは予め定められた同期期間の間の活性化状
態において同期タイムアウトカウンタ信号を発生する。
比較回路は、同期タイムアウトカウンタ信号が活性化さ
れている時の予め定められた同期期間の間、デジタル読
出し信号と同期フィールドあるいはバイトのような既知
の基準とを比較する。比較回路は、デジタル読出し信号
が既知の基準と等価である場合に同期検出信号を活性化
する。

【００１６】

【発明の効果】本発明は、大容量記憶システムの読出し
チャンネルにおいて使用されている従来開発されたデー
タ同期方法および回路に対して種々の技術的長所を与え
る。例えば、本発明の１つの技術的長所は、全体のセク
タにわたって同期フィールドすなわち同期信号に対する
無益なサーチを防止する機能を含むことである。サーチ
の結果、予め定められた「窓」すなわち時間期間の後に
同期フィールドの検出に到らなかった時には、サーチは
終了する。これは総処理量を減少することによって全体
のＨＤＤ性能を向上させる。他の技術的長所は、セクタ
全体がサーチされる時に生じるような誤り同期フィール
ド検出を減少することを含んでいる。これは、また、総
処理量を減少させる。他の技術的長所は以下の記載、図
面および請求の範囲を照らせば当業者にとって容易に明
白となる。

【００１７】

【発明の実施の形態】図１はハードディスクドライブ
（ＨＤＤ）の読出しチャンネル１０のブロック図であ
る。読出しチャンネル１０は、読出し動作時に前段増幅
器８およびディスク／ヘッド組立体６から受けたアナロ
グ読出し信号を処理しかつ条件付けるために使用される
種々の回路モジュールを含んでいる。読出しチャンネル
１０の回路モジュールは、可変利得増幅器（ＶＧＡ）１
２、自動利得制御回路（ＡＧＣ）１４、低域フィルタ
（ＬＰＦ）１６、サンプラー１８、有限インパルス応答
フィルタ（ＦＩＲ）２０、誤差回路５０、検出器２４、
データ同期回路２８、逆直列化器２６、および可変周波
数発振器（ＶＦＯ）２２を含んでいる。これら回路モジ
ュールの全ての組合せおよび副組合せは読出しチャンネ
ル処理回路として言及することができる。

【００１８】読出しチャンネル１０のこれら回路モジュ
ールは読出し動作時に使用されて、並列データ伝送路３
２に与えられる対応するデジタルを生じさせるようにＶ
ＧＡ１２で受けたアナログ読出しデータ信号を条件付け
るために種々の機能を行う。次いで、デジタルデータは
ハードディスクドライブの制御回路に、最終的にはホス
トシステムに供給される。この制御回路およびホストシ
ステムは図１には示されていない。データ同期回路２８
は、ユーザデータが読出し動作時に次に与えられるとい
うこと指示する、同期フィールドが検出されると同期検
出路３４を介して同期検出信号１１０を与える。

【００１９】ＶＧＡ１２はアナログ読出し信号をディス
ク／ヘッド組立体６から前段増幅器８を介して受ける。
ＶＧＡ１２はアナログ読出し信号を増幅し、その出力に
増幅されたアナログ信号を与える。ＶＧＡ１２およびＡ
ＧＣ１４は共に働いて、増幅されたアナログ信号を与え
る。ＶＧＡによって与えられる増幅量すなわち利得はＡ
ＧＣ１４によって制御される。ＡＧＣ１４は、ＶＧＡ１
２に与えられる利得信号を決定するために用いられるフ
ィードバック信号すなわち誤差信号を誤差回路５０から
受ける。この利得信号はＶＧＡ１２によって与えられる
適切な利得をアナログ読出し信号に対して設定する。Ｖ
ＧＡ１２は可変利得の差動アナログ増幅器であってもよ
い。

【００２０】ＬＰＦ１６はＶＧＡ１２から増幅されたア
ナログ信号を受け、好ましくない高周波ノイズを除去す
る。ＬＰＦ１６は増幅されたアナログ信号に対して波形
成形と付加的な振幅増強を与え、濾波された出力信号を
発生する。ＬＰＦ１６はデータモードあるいはサーボモ
ードで動作され得るＧｍ／Ｃ成分を用いて設計された連
続時間７次フィルタであってもよい。ＬＰＦ１６のカッ
トオフ周波数および振幅増強量はプログラム可能であ
る。

【００２１】サンプラー１８はＬＰＦ１６からの濾波さ
れた出力信号をサンプリングし、離散値を有する離散ア
ナログ出力信号を発生する。サンプラー１８は濾波され
た出力信号を連続時間から離散時間に変換する。濾波さ
れた出力信号はディスク／ヘッド組立体６に記憶された
種々の磁気転移に対応する時間で同期的にサンプリング
される。これらの磁気転移はディスク／ヘッド組立体６
に記憶されたデータに対応する。サンプラー１８はその
信号をサンプリングし、次のサンプルが生じるまでその
値を保持する。ＶＦＯ２２は、サンプラー１８がいつサ
ンプリングして濾波された出力信号を保持すべきかを指
示するサンプルクロック信号をサンプラー１８に与える
ことによってサンプルがサンプラー１８で生じる時間を
制御する。離散アナログ出力信号の各離散値は、サンプ
ラー１８によって信号がサンプリングされた時間での、
濾波された出力信号の値すなわち振幅に対応する。サン
プラー１８は、正確な時間シーケンス値がＦＩＲ２０に
与えられるようにＦＩＲ２０に対して時間シーケンス多
重化される循環サンプル／ホールド回路のようなサンプ
ル／ホールド回路であってもよい。

【００２２】ＦＩＲ２０はサンプラー１８から離散アナ
ログ出力信号を受け、ある出力信号を発生する。ＦＩＲ
２０は離散アナログ出力信号を等化し、ディスク／ヘッ
ド組立体６での磁気転移に対応する離散レベルを有する
等化された読出し信号３６を発生する。ＦＩＲ２０は複
数のフィルタ係数すなわちタップを受けることによって
信号を等化し、信号を濾波すなわち等化する上でそれら
を使用する。離散アナログ出力信号は検出器２４の目標
の機能に対して等化される。

【００２３】ＦＩＲ２０は複数の乗算器を含んでいる。
各乗算器は複数のフィルタ係数のうちの１つと、サンプ
ラー１８によって与えられる離散アナログ出力信号の連
続離散値とを受ける。次いで、各乗算器の出力はアナロ
グ加算器のような加算器に入力として与えられ、その加
算器はそれら入力を加算し、等化された読出し信号３６
を出力する。離散アナログ出力信号が変化すると、各乗
算器に与えられる離散アナログ出力信号の連続離散値が
次の乗算器にシフトされて、新たな離散値がここで最初
の乗算器に与えられかつ最も古い離散値が最後の乗算器
から出るようにされる。

【００２４】ＦＩＲ２０はプログラム可能なデジタル回
路によって設定される係数を備えた５タップフィルタを
有するアナログ有限応答フィルタであってもよい。ＦＩ
Ｒ２０は５つのデジタル係数すなわちフィルタタップ加
重値を受けることができ、これらはデジタル対アナログ
変換器によりアナログ値に変換される。各係数はその後
個別の乗算器に与えられる。５個全ての乗算器の出力は
アナログ加算器に与えられ、等化された読出し信号３６
が発生される。５つの係数すなわちタップの場合を記載
したが、係数すなわちタップの数および対応する乗算器
の数は変えることができる。

【００２５】検出器２４はＦＩＲ２０から等化された読
出し信号３６を受ける。検出器２４はディスク／ヘッド
組立体６に記憶されているデータに対応するデジタル読
出し信号を発生するように信号の分析を行う。一実施例
において、検出器２４は最大確率検出器すなわちビタビ
アルゴリズムを実行するビタビデコーダであってもよ
い。検出器２４がビタビデコーダとして構成されると想
定すれば、検出器２４はメトリック（ｍｅｔｒｉｃ）と
信号を分析するためのトレリス（ｔｒｅｌｌｉｓ）とを
含んでいる。メトリックはＦＩＲ２０から等化された読
出し信号３６を受け、ディスク上の磁気転移間の距離を
決定するように加算、比較および選択の機能を実行す
る。メトリックの出力はシーケンス復号化のための決定
ツリー（ｄｅｃｉｓｉｏｎ ｔｒｅｅ）として働くトレ
リスに与えられる。トレリスは検出器２４の出力となる
デジタル読出し信号３８を発生する。

【００２６】誤差回路５０はＦＩＲ２０から等化された
読出し信号３６を受けることに基づいて誤差信号を与え
る。この誤差信号はＶＦＯ２２およびＡＧＣ１４に対す
る入力となる。この誤差信号は、等化された読出し信号
３６の離散値が理想目標値からどの位異なっているかを
指示する。誤差回路５０は等化された読出し信号３６の
離散値を種々の理想目標値と比較するために比較器ある
いは等価な回路を含んでいる。

【００２７】ＶＦＯ２２は誤差回路５０からの誤差信号
と基準クロック信号とを受け、サンプラー１８のサンプ
リング時間を制御するクロック信号を発生する。読出し
動作時に、ＶＦＯ２２は誤差信号を受けて、その出力ク
ロック信号の周波数を誤差信号に対応する量だけ調節す
る。ＶＦＯ２２、サンプラー１８、ＦＩＲ２０および誤
差回路５０は、一緒になって、読出しチャンネル１０に
対してサンプリング時間フェーズロックループ（ＰＬ
Ｌ）機能を与える。

【００２８】逆直列化器２６は検出器２４から直列フォ
ーマットのデジタル読出し信号３８を、データ同期回路
２８から同期検出信号１１０を受ける。デジタル読出し
信号３８は、また、データ同期回路２８にも与えられ
る。逆直列化器２６はデジタル読出し信号３８を並列フ
ォーマットにし、同期検出信号１１０が活性化されると
この並列フォーマットの信号を並列データ伝送路３２を
介して外部制御回路に与える。並列フォーマットは８ビ
ットあるいは９ビットフォーマットのような任意の並列
フォーマットであってもよい。

【００２９】図２により詳細に示されているデータ同期
回路２８は逆直列化器２６からデジタル読出し信号３８
を受け、同期検出信号１１０を発生する。同期検出信号
１１０は、同期フィールドがデジタル読出し信号３８に
おいて検出された場合に活性化される。同期検出信号１
１０は逆直列化器２６に与えられ、かつ同期検出路３４
を介して外部制御回路に与えられる。読出し動作時に、
データ同期回路２８はデジタル読出し信号３８内の同期
フィールドの存在をサーチする。この同期フィールド
は、セクタのためのユーザフィールドが次に与えられる
ということを指示する。このサーチは予め定められた時
間期間の間続く。データ同期回路２８はタイマを使用
し、同期フィールドがデジタル読出し信号３８に存在す
るかどうかを決定するために回路を比較する。

【００３０】動作において、読出しチャンネル１０は、
読出しゲート（ＲＤＧＡＴＥ）信号が活性化されている
時に前段増幅器８を介してディスク／ヘッド組立体６か
らアナログ読出し信号を受ける。ＲＤＧＡＴＥ信号の活
性化は読出しチャンネル１０で読出し動作が行われなけ
ればならないことを指示する。読出しチャンネル１０の
利得およびタイミング回復は、ディスク／ヘッド組立体
６のディスクのセクタからユーザデータを受ける準備の
ため最初に初期化されなければならない。ヘッダは利得
およびタイミング回復信号を含んだアナログ読出し信号
によって最初に与えられる。ＶＧＡ１２はアナログ読出
し信号を受けて、利得およびタイミング回復を確立する
ように読出しチャンネル１０全体を通して信号を与え
る。ヘッダが与えられかつ利得およびタイミング回復が
確立された後に、ユーザデータを次に受けることを指示
する同期フィールドがアナログ読出し信号によって与え
られる。データ同期回路２８は予め定められた期間すな
わち時間の「窓」の間同期フィールドの存在をサーチす
る。一旦データ同期回路２８が同期フィールドを検出し
かつ同期フィールドが与えられると、ユーザデータは読
出しチャンネル１０によって処理することができる。読
出し動作は以下により詳細に記載される。

【００３１】ＶＧＡ１２はユーザデータを含むアナログ
読出し信号を受け、このアナログデータ信号に適切な利
得と増強を与え、それは次いでＬＰＦ１６によって濾波
される。ＡＧＣ１４はＶＧＡ１２に利得信号を与えて、
読出しチャンネル１０によって必要な適切な増幅度すな
わち利得を確立させる。ＡＧＣ１４はＶＧＡ１２に与え
られる利得信号を発生するために使用する誤差信号を誤
差回路５０から受ける。ＬＰＦ１６は好ましくない高周
波ノイズを取り除き、増幅されたアナログ信号に対して
付加的な振幅増強を与える。

【００３２】サンプラー１８は、ＶＦＯ２２の制御の下
で、ＬＰＦ１６から濾波された出力信号を受け、信号を
サンプリングする。サンプラー１８は離散値を有する離
散アナログ出力信号を与える。ＦＩＲ２０は離散アナロ
グ出力信号を等化し、離散レベルを有する等化された読
出し信号３６を与える。誤差回路５０は等化された読出
し信号３６を受けて、ＶＦＯ２２に誤差信号を与えるの
でＶＧＯ２２は適切なクロック信号をサンプラー１８に
与えることができるようになる。検出器２４もまたＦＩ
Ｒ２０から等化された読出し信号３６を受け、デジタル
読出し信号３８を与えるようにこの信号の分析を行う。
デジタル読出し信号３８は逆直列化器２６に与えられ、
これはデジタル読出し信号３８を並列フォーマットに
し、データ同期回路２８から同期検出信号１１０を受け
た後に並列データ路３２に信号を与える。

【００３３】図２は読出しチャンネル１０のデータ同期
回路／逆直列化器３０のブロック図である。データ同期
回路／逆直列化器３０は逆直列化器２６およびデータ同
期回路２８を含む。データ同期回路２８はヘッダタイマ
４０、タイムアウトカウンタ４４、比較活性化回路４
２、比較回路４６および同期フィールドレジスタ４８を
含んでいる。データ同期回路／逆直列化器３０はデジタ
ル読出し信号３８と読出し動作を行うべきことを指示す
る読出しゲート信号１０２とを受ける。逆直列化器２６
はデジタル読出し信号３８を受け、この信号をデータ同
期信号２８に与える。データ同期回路２８は、同期フィ
ールドが存在するかどうかを決定するために予め定めら
れた期間すなわち時間の「窓」の間デジタル読出し信号
３８を分析する。

【００３４】ヘッダタイマ４０は読出しゲート信号１０
２を受け、ヘッダタイマ信号１０４を発生する。読出し
ゲート信号が活性化して読出し動作がなされるべきこと
を指示すると、ヘッダタイマ４０は予め定められた時間
期間の間ヘッダタイマ信号１０４を活性化する。ヘッダ
タイマ４０がヘッダタイマ信号１０４を活性化するこの
予め定められた時間期間は、読出し動作の開始時でのヘ
ッダ情報をデジタル読出し情報が与えるような予測時間
に対応する。ヘッダタイマ４０はプログラム可能なタイ
マのような種々のタイマの任意のものであってもよい。

【００３５】タイムアウトカウンタ４４はヘッダタイマ
信号１０４を受け、タイムアウトカウンタ信号１０６を
与える。タイムアウトカウンタ４４はヘッダタイマ信号
の受信に応じて予め定められた時間期間の間タイムアウ
トカウンタ信号１０６を活性化する。タイムアウトカウ
ンタ４４がタイムアウトカウンタ信号１０６を活性化す
る予め定められた時間期間は、デジタル読出し信号３８
が読出し動作時に同期フィールドを供給する予測された
期間すなわち時間の「窓」に対応する。タイムアウトカ
ウンタ４４は種々のプログラム可能なタイマのうちの任
意のものであってもよい。

【００３６】比較活性化回路４２は読出しゲート信号１
０２、タイムアウトカウンタ信号１０６および反転され
たヘッダタイマ信号１０４を受ける。比較活性化回路４
２は、その入力の全てが真である、すなわち活性化され
る時に比較活性化信号を活性化する。比較活性化回路４
２は３入力ＡＮＤゲートのような種々のデジタル論理回
路のうちの任意のものであってもよい。

【００３７】比較回路４５は比較活性化信号を受け、逆
直列化器２６と同期検出伝送路３４を介して外部回路と
に同期検出信号１１０を与える。比較回路４６は、比較
活性化回路４２から与えられる比較活性化信号が活性化
されると、逆直列化器２６から与えられるデジタル読出
し信号３８を同期フィールドレジスタ４８の内容と比較
する。同期フィールドレジスタ４８は同期フィールドあ
るいはバイト値で予めロードされている。同期フィール
ドレジスタ４８はプログラム可能なあるいは固定のメモ
リレジスタのような種々のメモリ記憶レジスタのうちの
任意のものであってもよい。デジタル読出し信号３８と
同期フィールドレジスタ４８の内容との比較が一致する
結果となったら、同期検出信号１１０が活性化され、同
期フィールドが位置決めされたこと、およびデジタル読
出し信号３８がここでユーザデータを与えることが指示
される。比較回路４６は、同期フィールドレジスタ４８
に記憶されている同期フィールド値の個々のビットをデ
ジタル読出し信号３８によって与えられるビットと比較
するために使用される一連のＡＮＤゲートのような種々
の回路のうちの任意のものを含んでもよい。

【００３８】逆直列化器２６はデジタル読出し信号３８
を受け、比較回路４６にデジタル読出し信号を与える。
逆直列化器２６は、また、比較回路４６から同期検出信
号１１０を受ける。逆直列化器２６はデジタル読出し信
号３８を並列フォーマットにし、比較回路４６によって
与えられる同期検出信号１１０によって指示されるよう
な適切な同期状態で、並列データ伝送路３２にデジタル
読出し信号３８を与える。

【００３９】動作にあって、データ同期検出／逆直列化
器３０は、読出し動作を行うべきことを指示する活性化
状態の読出しゲート信号１０２を受ける。データ同期回
路／逆直列化器３０は、また、図１に示されるように検
出器２４からデジタル読出し信号３８を受ける。活性化
状態の読出しゲート信号１０２を受けることに応じて、
ヘッダタイマ４０はある時間期間の間ヘッダタイマ信号
１０４を活性化する。この時間期間の間に、デジタル読
出し信号３８は読出しチャンネル１０を初期化するため
に使用されるセクタヘッダ情報に対応する信号を与え
る。この時間期間を過ぎると、ヘッダタイマ４０は活性
化状態から不活性化状態のヘッダタイマ信号１０４を送
り出す。

【００４０】タイムアウトカウンタ４４はヘッダタイマ
信号１０４を受け、活性化状態から不活性化状態に転移
するヘッダタイマ信号１０４に応じて、ある時間期間す
なわち時間の「窓」の間タイムアウトカウンタ信号１０
６を活性化する。この時間期間の間に、デジタル読出し
信号３８は、読み出されているディスク／ヘッド組立体
６のセクタに対する同期フィールドを与えなければなら
ない。

【００４１】比較活性化回路４２は、読出しゲート信号
１０２が活性化され、ヘッダタイマ信号１０４が活性化
されかつタイムアウトカウンタ信号１０６が活性化され
ると、この時間の窓の間に比較回路４６を活性化する。
比較回路４６は逆直列化器２６からデジタル読出し信号
３８の直列デジタルデータストリームを受け、同期フィ
ールドレジスタ４８に記憶されている値をデジタル読出
し信号３８と比較する。同期フィールドレジスタ４８に
記憶されている値は同期フィールドである。一旦同期フ
ィールドがデジタル読出し信号３８内で見つかると、比
較回路４６は、同期フィールドが位置決めされたことを
指示するように同期検出信号１１０を活性化する。この
段の最初に記載された条件が真である時に同期フィール
ドが位置決めされなければ、同期検出信号１１０は活性
化されない。逆直列化器２６はデジタル読出し信号３８
を並列フォーマットにし、活性化状態の同期検出信号１
１０の受信に応じて同期されるユーザデータを並列デー
タ伝送路３２を介して外部回路に与える。

【００４２】図３はデータ同期回路／逆直列化器３０の
タイミングを示すデータ同期タイミング図１００であ
る。データ同期タイミング図１００は読出しゲート信号
１０２、ヘッダタイミング信号１０４、タイムアウトカ
ウンタ信号１０６、同期サーチ信号１０８および同期検
出信号１１０を含む。

【００４３】読出し動作の間に、読出しゲート信号１０
２は「低」すなわち不活性化状態から「高」すなわち活
性化状態に転移し、読出し動作が行われるべきことが指
示される。ヘッダタイマ信号１０４は低状態から高状態
に転移する読出しゲート信号に応じてある時間期間の間
活性化状態に転移する。ヘッダタイマ信号１０４が活性
化されるこの時間期間はヘッダ情報が読出しチャンネル
１０に供給される時間長に対応する。

【００４４】タイムアウトカウンタ信号１０６は、ヘッ
ダタイマ信号１０４が高状態から低状態に転移するとあ
る時間期間の間活性化状態に転移する。タイムアウトカ
ウンタ信号１０６が活性化されるこの時間期間は、同期
フィールドがデジタル読出し信号３８によって与えなけ
ればならない予測期間すなわち時間窓に対応する。

【００４５】同期サーチ信号１０８は、読出しゲート信
号１０２が活性化され、ヘッダタイマ信号１０４が活性
化されておらず、かつタイマカウンタ信号１０６が活性
化される時に活性化される。この状態の間に、同期フィ
ールドのサーチが行うことができる。同期サーチ信号１
０８は図２に示されたように比較活性化回路４２によっ
て与えることができる。同期フィールドが検出される
と、同期サーチ信号１０８は１０８Ａによって示される
ように高状態から低状態に転移する。得られた時間窓間
で同期フィールドが検出されなければ、同期サーチ信号
１０８は１０８Ｂで示すように高状態から低状態に転移
する。

【００４６】同期検出信号１１０は、同期サーチ信号１
０８が活性化される間に、同期フィールドが検出される
と活性化される。例えば、同期フィールドが位置決めさ
れると、同期検出信号１１０は１１０Ａで表わすように
低状態から高状態に転移する。同期サーチ信号１０８が
活性化されている間に同期フィールドが検出されなけれ
ば、同期検出信号１１０は１１０Ｂで示すように活性化
されずに、すなわち低状態に留まる。

【００４７】従って、本発明に従って、上に述べた長所
を満足する、タイムアウトカウンタを用いたデータ同期
方法および回路が与えられた。例えば、ユーザデータの
全体のセクタにわたる同期フィールドの不要なサーチを
行う必要ない。また、この不要なサーチの間での同期フ
ィールドの誤差検出の可能性は取り除かれる。全体とし
てのＨＤＤ性能は同期フィールドの不要なサーチを無く
したことで改善される。好適実施例を詳細に記載した
が、ここにおいて種々の変化、置換および変更がなされ
得るということを理解すべきである。例えば、アナログ
読出し信号を条件付けかつデジタル読出し信号を与える
ために種々の技術が使用可能である。また、本明細書で
示した直接接続は、本発明で得られる所望の効果をなお
達成する状態で、２つの装置が直接接続されずに、１つ
あるいはそれ以上の中間装置を介して互いに単に接続さ
れるように当業者によって変更され得るであろう。変
化、置換および変更の他の例は当業者によって容易に確
かめることができ、本発明の精神および範囲から外れず
になし得る。本発明は上述した詳細な説明によって特に
図示されかつ記載されたが、当業者にとって、形態的あ
るいは詳細についての種々の他の変化が特許請求の範囲
で定められるような発明の精神および範囲から逸脱する
ことなくなされることが明かとなろう。

【００４８】以上の説明に関して更に以下の項を開示す
る。 （１）データ同期回路において、同期タイムアウトカウ
ンタ信号を与えるように動作でき、この同期タイムアウ
トカウンタ信号が予め定められた同期期間の間に活性化
状態となる同期タイムアウトカウンタ信号を与えるよう
に動作できるようにする同期タイムアウトカウンタと、
デジタル読出し信号を受けかつ上記予め定められた同期
期間の間このデジタル読出し信号を既知の基準と比較す
るように動作でき、上記デジタル読出し信号が上記予め
定められた同期期間の間に上記既知の基準と等価である
と見い出された場合に活性化状態の同期検出信号を発生
するように動作できる比較回路と、を具備したことを特
徴とするデータ同期回路。

【００４９】（２）第１項記載のデータ同期回路におい
て、読出し活性化信号を受けることに応じて予め定めら
れたヘッダ期間の間に活性化状態のヘッダタイマ信号を
発生するように動作できるヘッダタイマ回路を更に具備
しており、上記同期タイムアウトカウンタはこのヘッダ
タイマ信号を受けかつ上記予め定められたヘッダ期間の
終了後に活性化状態の上記同期タイムアウトカウンタ信
号を与えるように動作できるようにしたことを特徴とす
るデータ同期回路。

【００５０】（３）第２項記載のデータ同期回路におい
て、上記比較回路を活性化する比較活性化回路を更に具
備しており、この比較活性化回路は上記ヘッダタイマ信
号、上記同期タイムアウトカウンタ信号および上記読出
し活性化信号を受けるように動作でき、上記比較活性化
回路は上記予め定められた同期期間の間にかつ上記読出
し活性化信号が活性化されている時に、上記予め定めら
れたヘッダ期間の後に上記比較回路を活性化するように
更に動作できるようにしたことを特徴とするデータ同期
回路。 （４）第３項記載のデータ同期回路において、上記比較
活性化回路はＡＮＤゲートであることを特徴とするデー
タ同期回路。 （５）第２項記載のデータ同期回路において、上記予め
定められたヘッダ期間は読出し動作時に上記デジタル読
出し信号からヘッダ情報を受けるために必要な予測時間
に対応することを特徴とするデータ同期回路。 （６）第２項記載のデータ同期回路において、上記予め
定められたヘッダ期間および上記予め定められた同期期
間はプログラム可能であることを特徴とするデータ同期
回路。

【００５１】（７）第１項記載のデータ同期回路におい
て、上記予め定められた同期期間は、同期フィールドが
上記デジタル読出し信号によって上記比較回路に与えら
れなければならない時間期間に対応するようにしたこと
を特徴とするデータ同期回路。 （８）第１項記載のデータ同期回路において、上記同期
タイムアウトカウンタは、上記比較回路が上記予め定め
られた同期期間の間に活性化状態の上記同期検出信号を
与える時に、不活性化状態の上記同期タイムアウトカウ
ンタ信号を与えるようにしたことを特徴とするデータ同
期回路。 （９）第１項記載のデータ同期回路において、上記比較
回路から上記同期検出信号を受けかつ上記デジタル読出
し信号を受けるように動作できる逆直列化器を更に具備
しており、この逆直列化器は上記同期検出信号が活性化
されている時に並列フォーマットの上記デジタル読出し
信号を与えるように動作できるようにしたことを特徴と
するデータ同期回路。

【００５２】（１０）データ同期回路を含んだ読出しチ
ャンネルにおいて、アナログ読出し信号を受けて処理す
るように動作できかつこれに応じてデジタル読出し信号
を発生するように動作できる複数の回路モジュールを有
する読出しチャンネル処理回路と、第１の予め定められ
た期間の間に活性化状態のヘッダタイマ信号を発生しか
つ第２の予め定められた期間の間に活性化状態の同期タ
イムアウトカウンタ信号を発生するように動作でき、上
記予め定められた期間を上記第１の予め定められた期間
の経過後に生じるようにし、上記第２の予め定められた
期間の間に上記デジタル読出し信号を既知の基準と比較
しかつ上記デジタル読出し信号が上記既知の基準と等価
であれば同期検出信号を活性化するように動作できるデ
ータ同期回路と、を具備したことを特徴とする読出しチ
ャンネル。

【００５３】（１１）第１０項記載の読出しチャンネル
において、上記読出しチャンネル処理回路の上記複数の
回路モジュールは、アナログ読出し信号と誤差信号とを
受けかつ上記アナログ読出し信号を増幅しこれに応じ増
幅されたデータ信号を発生するように動作できる自動利
得制御回路と、上記増幅されたデータ信号を上記自動利
得制御回路から受けかつこの増幅されたデータ信号を濾
波および等化して濾波／等化されたデータ信号を与える
ように動作できる濾波回路と、上記濾波／等化されたデ
ータ信号を受けかつ誤差信号を発生してこれを上記自動
利得制御回路に与えるように動作できる誤差回路と、上
記濾波／等化されたデータ信号を受けて復号化しかつこ
れに応じてデジタル読出し信号を上記データ同期回路に
与えるように動作できる検出器と、を具備したことを特
徴とする読出しチャンネル。

【００５４】（１２）第１０項記載の読出しチャンネル
において、上記データ同期回路は、読出し動作が上記読
出しチャンネルで行われるべきことを指示する読出し活
性化信号を受けることに応じて活性状態の上記ヘッダタ
イマ信号を発生するようにしたことを特徴とする読出し
チャンネル。

【００５５】（１３）第１０項記載の読出しチャンネル
において、上記データ同期回路は上記検出信号が上記第
２の予め定められた期間の間に活性化状態である時に不
活性化状態の上記同期タイムアウトカウンタ信号を与え
るようにしたことを特徴とする読出しチャンネル。 （１４）大容量記憶システムの読出しチャンネルでデー
タを同期する方法において、読出し活性化信号を受ける
こと、上記読出し活性化信号を受けることに応じてタイ
マを始動すること、ある時間期間の後に上記タイマを停
止すること、上記タイマを停止することに応じてタイム
アウトカウンタを始動すること、上記タイムアウトカウ
ンタを始動することに応じて同期フィールドのためのサ
ーチを行うこと、のステップを具備したことを特徴とす
る方法。

【００５６】（１５）第１４項記載の方法において、あ
る時間期間の後に上記タイムアウトカウンタを停止する
こと、上記タイムアウトカウンタを停止する上記ステッ
プの後に同期フィールドのためのサーチを停止するこ
と、のステップを更に具備したことを特徴とする方法。 （１６）第１５項記載の方法において、上記タイムアウ
トカウンタを停止する上記ステップはプログラム可能な
上記ステップの後に上記タイムアウトカウンタを停止す
ることを含んだことを特徴とする方法。 （１７）第１４項記載の方法において、同期フィールド
を検出すること、逆直列化器に与えられる同期検出信号
を活性化すること、のステップを更に具備したことを特
徴とする方法。

【００５７】（１８）第１７項記載の方法において、同
期フィールドを検出する上記ステップの後に同期フィー
ルドのための上記サーチを停止するステップを更に具備
したことを特徴とする方法。 （１９）第１４項記載の方法において、タイマを始動す
る上記ステップはヘッダタイマを使用することを含んだ
ことを特徴とする方法。 （２０）第１４項記載の方法において、上記同期フィー
ルドは同期バイトであることを特徴とする方法。

【００５８】（２１）データ同期方法および回路が与え
られる。データ同期回路（２８）は、読出しチャンネル
（１０）において使用するための、ヘッダタイマ（４
０）、タイムアウトカウンタ（４４）、比較回路（４
６）および同期フィールドレジスタ（４８）を含んでい
る。読出しチャンネル（１０）での読出し動作の間に、
データ同期回路（２８）は、ユーザデータが次に与えら
れることを指示する読出し信号の同期フィールドの存在
をサーチする。このサーチは予め定められた時間期間に
わたって行われる。ヘッダタイマ（４０）は第１の予め
定められた時間期間の間ヘッダタイマ信号を活性化す
る。タイムアウトカウンタ（４４）はヘッダタイマ信号
を受け、第１の予め定められた時間期間が経過した後に
第２の予め定められた時間期間の間タイムアウトカウン
タ信号を活性化する。比較回路（４６）は読出し信号を
既知の値、すなわち同期フィールドレジスタ（４８）に
記憶されている同期フィールドと比較する。この比較は
第２の予め定められた時間期間の間で、タイムアウトカ
ウンタ信号が活性化されて読出し信号に同期フィールド
が存在するかが決定される時間で行われる。最後に、比
較回路（４６）は同期フィールドが第２の時間期間の間
で見い出されたかどうかを指示する同期検出信号を与え
る。

【図面の簡単な説明】

【図１】大容量記憶システムの読出しチャンネルを示す
ブロック図である。

【図２】読出しチャンネルのデータ同期回路および逆直
列化器を示すブロック図である。

【図３】データ同期回路および逆直列化器のデータ同期
タイミング図である。

【符号の説明】

２６ 逆直列化器 ２８ データ同期回路 ４０ ヘッダタイマ ４２ ＡＮＤゲート ４４ タイムアウトカウンタ ４６ 比較回路 ４８ 同期フィールドレジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 データ同期回路において、 同期タイムアウトカウンタ信号を与えるように動作し、
   この同期タイムアウトカウンタ信号が予め定められた同
   期期間の間に活性化状態となる同期タイムアウトカウン
   タ信号を与えるように動作する同期タイムアウトカウン
   タと、 デジタル読出し信号を受けかつ上記予め定められた同期
   期間の間このデジタル読出し信号を既知の基準と比較す
   るように動作し、上記デジタル読出し信号が上記予め定
   められた同期期間の間に上記既知の基準と等価である場
   合に活性化状態の同期検出信号を発生するように動作す
   る比較回路と、 を備えたことを特徴とするデータ同期回路。
2. 【請求項２】 大容量記憶システムの読出しチャンネル
   でデータを同期する方法において、 読出し活性化信号を受け、 上記読出し活性化信号の受信に応じてタイマを始動し、 所定時間の間の後に上記タイマを停止し、 上記タイマの停止に応じてタイムアウトカウンタを始動
   し、 上記タイムアウトカウンタの始動に応じて同期フィール
   ドのためのサーチを行う、ことを備えたことを特徴とす
   る方法。