TW392149B - Data synchronization method and circuit using a timeout counter - Google Patents

Description

A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（1 ) 發明技術镅域 本發明大體上有關於資訊儲存之領域，且更特别有關於 使用超時（timeout)計數器之資料同步方法及電路。 發明背景 由於電腦硬體及軟體技術持續進步，所以持續增加需求 更大及更快之大量儲存裝置，以儲存電腦軟體及資科。電 子資料庫及電腦應用例如多媒體應用須要大量磁碟儲存空 間。電腦業界之一通則係並無裝置具有足夠記憶體及磁碟 儲存空間。 .一 爲符合此等不斷增加之需求，硬式磁碟機持續發展及進 步。一些早期磁碟機具有5百萬位元組（megabyte)之最大 儲存容量並使用14吋磁碟盤，而今曰硬式磁碟機普遍超過 10億位元組（gigabyte)且使用3.5吋磁碟盤。相對應地， 單位面積所儲存之資料量，或面積密度，已急速進步。 如’在1980年代，面積密度每年增加大約百分之三十， 在1990年代，每年之面積密度增加已大約爲百分之六十而 硬式磁碟機之每百萬位元組成本係與其面積密度成反比。 大量儲存裝置製造商致力於以更低成本製造具大量。 容量之高速硬式磁碟機。高速硬式磁碟機可快逡儲存並^ 取資料。増加磁碟機速度及容量之一種方法係増加面穑讀 度。可藉由改進儲存及讀取資料之方法而増加面積密度密 概言之，大量儲存裝置，例如硬式磁碟機，含有蠛。 存媒體，例如旋轉磁碟或磁碟盤、軸馬達、讀/寫頭， 動器、前置放大器、讀取通道、寫入通道、伺服控制器驅 (請先閲讀背面之注意事項再填窝本頁} ο 裝'

A L ___句 本，-氏張顧巾關家丨 eNS > 210X297公楚)~~ — ~~~ ___________ 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（2 ) 以及控制電路用以控制硬式磁碟機之操作並用以將硬式磁 碟機適當地連接至主或系統匯流排。讀取通道、寫入通道 、伺服控制器以及記憶體可全部實施於一積體電路，而稱 之爲資料通道。控制電路通常含有微處理器，用以於硬式 磁碟機操作期間執行控制程式或指令。 硬式磁碟機（HDD)於儲存及取出資料時執行寫入及讀取 操作。典型HDD將資料自主介面轉移至其控制電路而實施 寫入操作。然後控制電路將資料存入區域之動態隨機存取 記憶體（DRAM)中。控制f路處理器規劃一連串處理，以使 得資訊可經由寫入通道而轉移至磁碟盤。控制電路移動讀 /寫頭至適當之磁軌並將磁軌之適當磁區定位。最後，HDD 控制電路經由寫入通道將資料自DRAM轉移至磁碟盤之已定 位之磁區。寫入通道可將資料編碼，使得隨後可較可靠地 取出資料。一磁區大體上具有固定之資料儲存容量，例如 每磁區有512位元組之使用者資料。 於讀取操作中，將欲讀取之適當磁區定位，並讀取先前 寫入磁碟之資料。讀/寫頭感測磁碟盤磁通量之變化並產 生對應之類比讀取信號。讀取通道接收類比讀取信號，調 整信號，並檢測信號之"0"與"Γ。讀取通道藉由使用自動 增益控制（AGC)技術將信號放大至適當位準而調整信號。 接著，讀取通道將信號濾波以除去不欲之高頻雜訊，將通 道等化，檢測信號之"0"與"Γ，並形成二進位資料，用於 控制電路。然後，二進位或數位資料自讀取通道轉移至控 制電路且存入控制電路之DRAM中。接著，處理器通知主機 -4 -

本紙張尺度適用中國國家標準（CNS ) A4» ( 2!OX297公釐） ----------批衣------，玎------^線 (請先聞讀背面之注意事項&寫本頁) A7 __ ___B7 ____-- 五、發明説明（3) ，資料移轉已準備就緒。 當磁碟盤在移動中時，讀/寫頭必須對準或停止在特定 磁軌上。此係藉由讀取來自稱爲伺服楔（servo wedge)之 磁碟之資訊而完▲。大體上，各磁，區真有一對應之词服挨 。伺服楔指示讀/寫頭之位置。資料通道接收此位置資訊 ，所以伺服控制器可繼續將讀/寫頭ii當定位在磁軌上。 傳統HDD讀取通道使用習知之峰値檢測技術’以自儲存 在磁性媒體上之類比資訊處擷取或檢測數位資訊。於此技 術中，波形係予以位準择：測，且若波形位準於取樣窗期間 高於臨限，則資料係視爲"Γ。不久前，讀取通道電子技 術正使用利用分立時間信號處理（DTSP)以重建寫入磁碟原 始資料之進步技術以增加面積密度。於此等技術中，係使 用資料恢復時計將資料同步取樣。然後，經由一連串使用 信號處理理論与數學處理將取樣處理。 有數種形式之同步取樣資料（SSD)通道。部分響應、最 大可能性（partial response, maximum likelihood, PRML);延伸PRML (EPRML);增強延伸PRML (EEPRML);固 定延遲樹脂搜尋（fixed delay tree search, FDTS);以 及決策回授等化（decision feedback equalization, DFE) 係數種不同形式之使用DTSP技術之SSD通道實例。於許多 此等系統中實施之最大可能性檢測通常係藉由維持比解碼 器而實施，維持比解碼器實施維持比演算法，此演算法係 依於1967年發展該演算法之Andrew Viterbi而命名。 SSD通道或讀取通道大體上須要混合模式電路以執行讀 -5 - 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 請 先 閱 ft 背 ώ 之 注 意 事 項 ΙΟ 窝 本 頁 裝 訂 經濟部中央標率局員工消費合作社印製 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（4 ) 取操作。此電路可執行之功能例如類比信號放大、自動增 益控制（AGC)、連續時間濾波、信號取樣、DTSP處理、時 序恢復、信號檢測、以及格式化。於所有SSD通道中，在 讀取操作期間之主要目標係於最高雜訊環境中以最低位元 誤差率（BER，bit error rate)精確地取出資料。含有讀 取通道及寫入通道兩者之資料通道電路可於含有各種輸入 與輸出（I/O)接腳之單一積體電路封裝上實施。 當SSD通道之讀取通道中發生讀取操作且欲自磁區讀取 使用者資料時，讀取通道必須被初始化，以準備用於接收 來自磁區之使用者資料。藉由讀取在各磁區之使用者資料 之前提供之初始化資訊，將讀取通道初始化。此初始化資 訊可稱爲標頭（header)資訊。標頭資訊可提供增益及時序 恢復信號，供讀取通道使用。 於讀取通道初始化後，讀取通道之同步位元組或同步攔 位檢測電路尋找指示磁區資料將傳送之同步攔位或已知之 參考値。由於檢測誤差或時序誤差’可能未檢測出實際之 同步攔位。若未檢測出同步攔位，則會在儲存使用者資料 之整個磁區上持續尋找同步攔位。此無益之同步攔位尋找 可能在全部4,096個位元磁區上持續，此由於增加處理程 序而造成HDD性能降低。未檢測出同步攔位所造成之另一 問題係可能發生錯誤之同步攔位檢測。此可能造成無法更 正之資料誤差。然，誤差更正電路可能嘗試更正此等誤差 ，而造成增加處理程序，其進一梦惡化仙^性能。因此， 當用以尋找同步攔位之資料同步方法及電路未檢測出同步

(請先閲讀背面之注意事項^寫本頁) -裝_ 訂 r線- 本纸張尺度適用中國國家標準（CMS ) A4規格（210 X 297公釐） A7 經濟部中央標準局員Η消費合作衽印製 、發明説明（5) f侧區持_同步攔位時，_逢度及性能 發明概要 ==?儲存系統之讀取通道中将資料同步, 八實質上除去並減少從前發展之用於資料同步法及電 路之缺失及間1本發明在預先界定之時間_尋找同步 攔位，此防止在全部_之浪費之同步攔位錢，並減少 由於同步攔位之錯誤檢測所造成資料誤差之可能性。 依據本發明，係提供一種資料同步電路。此資料同步電 路含有同步超時（timeout)計數器及比較電路。同步超時 計數器提供在致能狀態之同步超時計數器信號，甩於預先 界定之同步周期◊在同步超時計數器信號被致能時之預先 界定之同步周期期間，比較電路比較數位讀取信號與已知 例如同步攔位或位元組之參考値。若數位讀取信號等於已 知參考値，則比較電路將同步檢測信號致能。 本發明提供各種技術優點，優於從前發展之用於大量儲 存系統讀取通道中之資料同步方法及電路。例如，本發明 之技術優點含有能力以防止在全部磁區無益地尋找同步攔 位或同步信號。當於預先界定之"窗口 "或時間周期後，未 能尋找檢測出同步攔位時，尋找會結束。此減少處埋程序 ，而增進整體HDD性能。另一技術優點係減少玎能在辱找 整個磁區時會發生之錯誤同步攔位檢測。此亦減少處埋程 請 先 聞 讀 背 之 注 f 事 項/ ί 裝 訂 線 本紙張尺度適用中國國家椟準（CNS ) Α4规格（210 X 297公釐） 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（6 ) 序。熟悉此技術人士自下列圖式，説明以及申請專利範圍 可易於明瞭其他技術優點。 圖式簡述 爲更完整瞭解本發明及其優點，茲參照配合隨附圖式及 詳細説明之下列簡述，其中相同參考號碼表示相同部分， 其中： 圖1係描繪大量儲存系統讀取通道之方塊圖； 圖2係描繪讀取通道之資料同步電路及串列化去除器之 方塊圖；以及 „ 圖3係資料同步電路及串列化去除器之資料同步時序圖 〇 發明詳述 圖1係硬式磁碟機（HDD)讀取通道10之方塊圖。讀取通 道10含有各種電路模組，用以處理並調整於讀取操作期間 自前置放大器8及磁碟/頭組件6所接收之類比讀取之信 號。讀取通道10之電路模組含有可變增益放大器（VGA) 12 、自動增益控制電路（AGC) 14、低通濾波器（LPF) 16、取 樣器18、有限脈衝響應濾波器（FIR) 20、誤差電路50、檢 測器24、資料同步電路28、串列化去除器（deserializer) 26、以及可變頻率振盪器（VFO) 22。所有此等電路模組之 組合或次組合可稱爲讀取通道處理電路。 讀取通道10之此等電路模組係於讀取操作期間使用，以 執行各種功能用以調整於VGA 12處接收之類比讀取之資料 信號，使能於並列資料路徑32處提供對應之數位讀取信號

本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) oi 裝. 訂 經濟部中央標準局員工消費合作社印製 A7 B7___ 五、發明説明（7 ) 。接著，數位資料係供應至硬式磁碟機之控制電路，且最 終至主系統。控制電路及主系統未顯示於圖1中。當在讀 取操作期間檢測出指示接著將提供使用者資料之同步攔位 時，資料同步電路28經同步檢測路徑34提供同步檢測信號 110 VGA 12接收來自磁碟/頭組件6經由前置放大器8之類 比讀取之信號。VGA 12放大類比讀取之信號並於其輸出處 提供放大之類比信號。VGA 12及AGC 14—起工作以提供放 大之類比信號。VGA 12捩供之放大或增益量係由AGC 14控 制。AGC 14接收來自誤差電路50之回授信號或誤差信號， 其用以決定提供至VGA 12之增益信號。增益信號建立適當 之增益其由VGA 12供應至類比讀取之信號◊ VGA 12可爲具 有可變增益之差動類比放大器。 LPF 16接收來自YGA 12之放大之類比信號並除去不欲之 高頻雜訊。LPF 16提供波形整形及额外之振幅放大至放大 之類比信號並提供濾波之輸出信號。LPF 16可爲使用Gm/C 元件設計之連續時間第7階濾波器，其可操作於資料模式 或伺服模式。LPF 16之截止頻率及放大可由程式規劃。 取樣器18將來自LPF 16之濾波之輸出信號取樣，並提供 具有分立値之分立類比輸出信號。取樣器18將濾波之輸出 信號自連續時間轉變爲分立時間。濾波之輸出信號係於與 儲存在磁碟/頭組件6上各種磁轉換對應之時間處予以同 步取樣。此等磁轉換與儲存在磁碟/頭組件6上之資料對 應。取樣器18將信號取樣並保持取樣値直至次一取樣發生 - 9 _

A 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） ----------^-----^--1T-------^線 (請先聞讀背面之注意事項寫本頁) A7 B7 五、發明説明（8 )

請 先 聞 背 面 之 注 意 事 項 iO 爲止。當取樣器18中發生取樣時，VFO 22控制提供取樣時 計（clock)信號至取樣器18，指示何時取樣器18應將據波 之輸出信號取樣並保持。分立類比輸出信號之各分立値對 應於取樣器18將信號取樣^之濾波之輸出信號之値或振幅 。取樣器18可爲取樣及保持電路例如圓形取樣及保持電路 ，其係以時間順序多工方式輸出至FIR 20，俾提供正確之 時間順序値至FIR 20。 FIR 20接收來自取樣器18之分立類比輸出信號，並提供 輸出信號。FIR 20將分矣類比輸出信號等化並提供等化之 讀取信號36其具有與磁碟/頭組件6上之磁轉換對應之分 立値。FIR 20藉由接收多個濾波器係數或分支（tap)並於 濾波或等化信號時使用之而將信號等化。分立類比輸出信 號係等化爲檢測器24之目標功能。 經濟部中央標準局員工消費合作社印製 FIR 20含有多個乘法器。各乘法器接收多個濾波器係數 之一，並接收取樣器18提供之分立類比輸出信號之一連續 分立値。接著，各乘法器之輸出係提供作爲加法器之輸入 ，加法器例如類比加法器，其综合此等輸入並提供等化之 讀取信號36。當分立類比類出信號改變時，提供至各乘法 器之分立類比輸出信號之連績分立値被移位至次一乘法器 ’使得新分立値被提供至第一乘法器，且最舊之分立値自 最末乘法器丟棄。 FIR 20可爲具有5個分支濾波器之類比有限響應濾波器 ’其係數由可程式規劃之數位電路所設定。FIR 20可接收 5個數位係數或遽波器分支加權，其經由數位至類比轉換 10 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經 濟 部 中 央 標 準 員 工 消 費 合 作 杜 印 製 五、發明説明（9 ) 器而轉換成類比値。然後，各係數係供應至個別之乘法器 ◊所有5個乘法器之輸出被提供至類比加法器，以提供等 化之讀取信號36。雖描述5個係數或分支，但可改變係數 或分支數目及相對應之乘法器數目。 檢測器24接收來自FIR 20之等化之讀取信號36。檢測器 24分析信號，以產生與儲存在磁碟/頭組件6上資科相對· 應之數位讀取信號38。於一實施例中，檢測器24可爲最大 可能性檢測器或實施維持比演算法之維持比解碼器。假定 以維持比解碼器實施檢測器24，則檢測器24含有計量器 (metric)及格網器（trel 1 is)，用以分析信號。計量器自 FIR 20接收等化之讀取信號36，並執行加、比較及選擇功 能，以決定磁碟上磁轉換間之距離。計量器之輸出係提供 至格網器其用作爲順序解碼之決策樹。格網器提供數位讀 取信號38其用作爲檢測器24之輸出。 誤差電路50依據自FIR 20接收之等化讀取信號36而提供 誤差信號。誤差信號用作爲VF0 22及AGC 14之輸入。誤差 信號指示等化讀取信號36之分立値與理想目標値之差距。 誤差電路50含有比較器或等效電路，以比較等化讀取信號 36之分立値與各種理想目標値。 VF0 22自誤差電路50接收誤差信號，並接收參考時計信 號，且提供時計信號，以控制取樣器18之取樣時間。於讀 取操作期間，VF0 22接收誤差信號並將其輸出時計信號頻 率調整一與誤差信號對應之量。VF〇 22、取樣器18、FIR 20、以及誤差電路5〇共同提供取樣時間相鎖迴路功能至讀 11 本紙張尺度適用中國國家#?

八請先閲讀背面之注意事項再填窝本頁) οί 裝. 訂 經濟部中央標準局員工消費合作社印製 A7 ^ ---_r __B7___ 五、發明説明（ΐ〇ϊ --- 取通道10。 串列化去除器26接收來自檢測器24之串列格式之數位讀 取信號38，並接收來自資料同步電路28之同步檢測信號 110。數位讀取信號38亦提供至資料同步電路28。串列化 去除器26將數位讀取信號形成爲並列格式，於同步檢測信 號110被致能時，經由並列資料路徑32提供信號至外部控 制電路。並列格式可爲任意並列格式，例如8位元或9位 元格式。 資料同步電路28，於Η 2中更完整描述，接收來自串列 化去除器26之數位讀取信號38,並提供同步檢測信號11() 。若於數位讀取信號38中檢測出同步攔位，則同步檢測信 號110被致能。同步檢測信號110被提供至串列化去除器& ，且經由同步檢測路徑34提供至外部控制電路。於讀取操 作期間’資料同步f路28在數位讀取信號38中尋找同步摘 位◊同步攔位指示磁區之使用者資科接著將提供。尋找持 續預先界定之時間周期。資料同步電路28使用計時器及比 較電路，以決定是否數位讀取信號38中存在同步攔位。 於操作中，當RDGATE信號被致能時，讀取通道1〇自磁碟 /頭組件6經由前置放大器8接收類比讀取信號。rdgate 信號之致能指示讀取通道10中將實施讀取操作。讀取通道 之增益及時序恢復首先必須被初始化，準備用以自磁碟 /頭組件6之磁碟之磁區接收使用者資料。類比讀取信號 首先提供標頭（header)其含有增益及時序恢復信號。VGA 12接收類比讀取信號並提供信號遍及讀取通道忉，以建立

A /%- V7 —_—.. 本紙張尺度適用中國國家標準（€叫八4絲（210><297公餐)~ (請先閲讀背面之注意事項再填寫本頁) 訂 A7 A7

五、發明説明（11) 增益及時序恢復。於提供標頭且建立增益及時序恢復後， 類比讀取is號提供之同步攔位指示接著將接收使用者資料 。資料同步電路28在預先界定之時間周期或"窗口“尋找同 步攔位。一旦資料同步電路28檢測出同步攔位且同步攔位 被提供，則由讀取通道10處理使用者資料。讀取操作係於 下列段落中更詳細描述。 ' VGA 12接收類比讀取信號，含有使用者資料，並提供適 當增益或放大至類比資料信號，接著類比資料信號由lpf 16濾波。AGC 14提供增孳信號至VGA 12,以建立讀取通道 10所須之適當放大或增益。AGC 14接收來自誤差電路5〇之 誤差信號，其係用以產生提供至VGA 12之增益信號。LPF 16除去非所欲之高頻雜訊並提供額外之振幅放大至放大之 類比信號。 取樣器18，在VFQ 22控制下，接收來自LPF 16之遽波之 輸出信號並將信號笨樣。取樣器18提供具有分立値之分立 類比輸出信號。FIR 20將分立類比輸出信號等化並提供具 有分立値之等化之讀取信號36。誤差電路50接收等化讀取 信號36並提供誤差信號至VFO 22,使得VF0 22可提供適當 之時計信號至取樣器18。檢測器24亦接收來自FIR 20之等 化讀取信號36並分析信號，以提供數位讀取信號38。數位 讀取信號38係提供至串列化去除器26其將數位讀取信號38 形成爲並列格式，並於接收來自資料同步電路28之同步檢 測信號110後提供信號至並列資料路徑32。 圖2係讀取通道1〇之資料同步電路/串列化去除器30之 13 - 本紙張尺度適用中國國家標準（CNS ) A4規格（2淑297公釐） Α7 Β7 經濟部中央標隼局員工消費合作社印裝 五、發明説明（l2) 方塊圖。資料同步電路/串列化去除器30含有串列化去除 器26及資料同步電路28。資料同步電路28含有標頭計時器 40、超時計數器44、比較致能電路42、比較電路46、以及 同步攔位暫存器48»資料同步電路/串列化去除器30$收 數位讀取信號38並接收指示讀取操作將實施之讀取閘信號 102。串列化去除器26接收數位讀取信號38並提供信號至 資料同步電路28。資料同步電路28在預定之時間周期或 "窗口 "分析數位讀取信號38,以決定是否存在同步攔位。 標頭計數器40接收讀麥閘信號102並提供標頭計時器信 號104。當讀取閘信號1〇2被致能而指示將發生讀取操作時 ，標頭計時器40將標頭計時器信號104致能一預定之時間 周期•標頭計時器40將標頭計時器信號104致能之預定時間 周期係對應於數位讀取信號38在讀取操作開始時提供標頭 資訊所須之估計時間。標頭計時器4〇可爲各種計時器之任 一種，例如可程式—時器。 超時計數器44接收標頭計時器信號1〇4並提供超時計數 器信號106。超時計數器44回應所接收之標頭計時器信號 104而將超時計數器信號106致能一預定之時間周期。超時 計數器44將超诗計數器信號1〇6致能之預定時間周期係對 應於數位讀取信號38於讀取操作期間將供應同步攔位之估 計之時間周期或"窗口 "。超時計數器44可爲各種可程式計 數器之任一者。 比較致能電路42接收讀取閘信號1〇2、超時計數器信號 106以及反相之標頭计時器信號1 〇4。比較致能電路42當 -14 -

本紙張尺度通用Τ國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注意事項Ϊ寫本頁) -裝- 、π 線 A7 _____— 一 B7 _ 五、發明説明（13) 其所有輸入係眞實（true)或被致能時，將比較致能信號致 能◊比較致能電路42可爲各種數位邏辑電路之任一者，例 如三輸入及（AND)閘。 比較電路46接收比較致能信號並提供同步檢測信號11〇 至串列化去除器26且經由同步檢測路徑而致外部電路。 當自比較致能電路42提供之比較致能信號被致能時，比較 電路46將自串列化去除器26提供之數位讀取信號38與同步 攔位暫存器48之内容相比較。同步攔位暫存器牝已預先載 入同步攔位或位元組値。同步攔位暫存器48可爲各種記憶 儲存暫存器之任一種，例如可程式或固定之記憶暫存器。 若數位讀取信號38與同步攔位暫存器48之内容之比較係相 符者，則同步檢測信號110被致能而指示已找到同步攔位 且數位讀取信號38即將提供使用者資料。比較電路46可含 有各種電路之任一者，例如一連串及閘，用以比較同步攔 位暫存器48中儲存之同步攔位値之個别位元與由數位讀取 信號38提供之諸位元。 串列化去除器26接收數位讀取信號38並提供數位讀取信 號38至比較電路46。串列化去除器26亦接收來自比較電路 牝之同步攔位信號110。串列化去除器沉將數位讀取信號 3 8形成並列格式並以由比較電路4 6提供之同步檢測信號 no所指示之適當同步方式將數位讀取信號38提供至並列 資料路徑32。 於操作中，資料同步電路/串列化去除器3〇接收在致能 狀態中之讀取閘信號102其指示將執行讀取操作。資料同

本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明（Μ) 步電路/串列化去除器30亦自檢測器24接收數位讀取信號 38，如圖1中所示者。標頭計晴器回應所接收之在致能 狀態中之讀取閘信號102而將標頭計時器信號104致能一時 間周期。於此時間周期期間，數位讀取信號38提供與用以 將讀取通道10初始化之磁區標頭資訊相對應之信號。於此 時間周期後，標頭計時器40將標頭計‘器信號104自致能 狀態轉變成除能狀態。 超時計數器44接收標頭計時器信號104,並回應標頭計 時器信號104自致能狀態轉變成除能狀態而將超時計數器 信號致能一時間周期或"窗口 "。於此時間周期期間， 數位請取信號38應提供磁碟/頭組件6正被讀取之磁區之 同步攔位。 於此時間窗口期間，當讀取閘信號102被致能、標頭計 時器信號104被除能、且超時計數器信號106被致能時，比 較致能電路42將比較電路46致能。比較電路46自串列化去 除器26接收數位讀取信號38之串列數位資料流，並將同步 攔位暫存器48中儲存之値與數位讀取信號38比較。儲存在 同步攔位暫存器48中之値係同步攔位。一旦在數位讀取信 號38中發現同步攔位，則比較電路46將同步檢測信號11〇 致能’以指示已找到同步攔位。若當本段第一句所述之條 件成立時’未找到同步攔位，則同步檢測信號110未被致 能。串列化去除器26將數位讀取信號38形成並列格式，並 以回應所接收之在致能狀態中之同步檢測信號11〇之同步 方式經由並列資料路徑32提供使用者資料至外部電路。 -16 - (請先閲讀背面之注意事項再填寫本頁) ο 裝· 訂

本紙仏錢用中國國Μ規格( 210X297公釐） A7 B7 經濟部中央標準局員工消費合作衽印製 五、發明説明（15) 圖3係描繪資料同步電路/串列化去除器30時序之資料 同步時序圖110。資料同步時序圖100含有讀取閘信號102 、標頭計時器信號104、超時計數器信號106、同步尋找信 號108、以及同步檢測信號11〇。 於讀取操作期間，讀取閘信號102自低或非致能狀態轉 變成高或致能狀態，指示將執行讀取“作。回應讀取閘信 號102自低轉變成高狀態，標頭計時器信號104轉變成致能 狀態於一時間周期。標頭計時器信號104被致能之時間周 期係對應於標頭資訊將保應至讀取通道110之時間長度。 當標頭計時器信號104自高狀態轉變成低狀態時，超時 計數器信號106轉變成致能狀態於一時間周期。超時計數 器信號106被致能之時間周期係對應於數位讀取信號38應 提供同步攔位之估計時間周期或窗口。 當讀取閘信號10?被致能、標頭計時器信號104未被致能 、且超時計數器信號106被致能時，同步尋找信號108被致 能。於此狀況期間，會進行尋找同步攔位。同步尋找信號 108可由比較致能電路42提供，如圖2中所示者。若檢出 同步攔位，則同步尋找信號108如108A所描繪者自高狀態 轉變成低狀態。若於可利用之時間窗口期間未檢出同步攔 位，則同步尋找信號108如108B所描繪者自高狀態轉變成 低狀態。 當在同步尋找信號108被致能期間檢出同步攔位時，同 步檢測信號110被致能。例如，當找到同步攔位時，同步 檢測信號110自低狀態轉變成高狀態，如110A所指示者。

(請先閲讀背面之注意事項再填寫本頁) d 裝. 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 --- --- B7_ 五、發明説明（l6) 若於同步尋找信號108被致能期間未檢出同步攔位，則同 步檢測信號110維持未致能或低狀態，如110B所描繪者。 因此，明顯地，依據本發明，已提供一種使用超時計數 器之資料同步方法及電路，其滿足上述之優點。例如，可 除去在整個使用者資料之磁區乏非必要之同步攔位尋找。 此亦防止於此非必要尋找期間檢出錯“同步攔位之可能性 。藉由除去非必要之同步攔位尋找，可增進整體HDD性能 。儘管已詳細描述較佳實施例，但吾人應瞭解，於此可爲 各種改變、替代及變化彳例如，各種電路技術可用以調整 類比讀取信號並用以提供數位讀取信號。又，此處描繪之 直接連接可由熟習此技術人士所改變，而使得兩個裝置僅 經由一中間裝置或多個裝置連接至另一裝置，而未直接連 接，但仍達成本發明所闡明之所欲結果。熟習此技術人士 可易於暸解其他改攣、替代及變化實例，且於不偏離本發 明精神及範園下可爲該等改變、替代及變化實例。雖然上 述詳細説明已特别闡明本發明，但熟習此技術人士會暸解 ，在不偏離由下列申請專利範園所界定之本發明精神及範 園下’可爲各種其他形式及細節上之改變。 (請先閱讀背面之注意事項再填寫本頁) oi 裝_ 訂 經濟部中央檩準局員工消費合作衽印製

本紙張尺度適用中國國家標準（CNS ) A4規格（210'乂297公釐）

Claims (1)

1. 經濟部中央標準局員工消費合作社印製 1. 一種資料同步電路，包含： 同步超時計數器，可操作以提供同步超時計數器信號 ，此同步超時st數器信號可操作以於預定之同步周期期 間提供在致能狀態之同步超時計數器信號；以及 比較電路，可操作以接收數位讀取信號並於預定之同 步周期期間比較數位II取信號與已知參考值 ，此比較電 路可操作以於預定之同步周期_，若發現數位讀取信號 相等於已知參考値，而產生在致能狀態之同步檢測信號 〇 2. 如申請專利範園第1項之資料同步電路，復包含： 標頭計時器電路，可操作以回應所接收之讀取致能信 號而於預定之標頭周期期間產生在致能狀態之標頭計時 器信號，該同步超時計數器可操作以接收標頭計時器信 號並於預定之標頭周期終止後提供在致能狀態之同步超 時計數器信號。 3. 如申請專利範園第2項之資料同步電路，復包含： 比較致能電路，用以將比較電路致能，此比較致能電 路可操作以接收標頭計時器信號、同步超時計數器信號 、及讀取致能信號，此比較致能電路復可操作以於預定 之標頭周期後、在預定之同步周期期間、且當讀取致能 信號被致能時，將比較電路致能。 4. 如申請專利範圍第$項之資料同步電路，其中比較致能 電路係及（AND)閘。 5·如申請專利範圍第2項之資料同步電路，其中預定之標 本紙張尺度適用中國國家樣準（CNS) M規格（2ΐ〇χ297公釐〉 (請先聞讀背面之注意事項^秦寫本頁) -裝. 訂

   A8 B8 C8 D8 ^周期係對應於讀取操作期間接收來自數位讀取信號之 標頭資訊所須之估計時間。 6 請㈣範圏第2项之資料同步電路，其中預定之標 ::期及預定之同步周期係可程式者。 •清專利範圏第i项之資料同步電路，其中預定之同 »期係對應於數位讀取信誠提翻步攔位至比較電 路<時間周期。 8·::請專利範圏第1項之資料同步電路，其中同步超時 L器在預定之同步周軸間當比較電路提供在致能 ;+/同#_信號時，提供在非致能狀態之同步超時 計數器信號。 9.如^專利範項之資料同步電路 ，復包含： 串列化去除葱_ 、、’、命，可操作以接收來自比較電路之同步檢 认二號並接收數:位讀取信號’此串列化去除器可操作以 祕5步檢測k號被致能時，提供並列格式之數位讀取信 唬。 队二種含有資_步電路之讀取通道，包含： 讀取通道處理電路.，具有多個電路模組，此多個電路 、组可操作㈣收並處理類比讀取信號，此多個電路模 組可操作㈣應產生數位讀取信號；以及 、 資料同步電路，可操作以於第一預定周期期間產 致能狀態之標頭計時器信號，並於第二預定周期 生在致能狀態之同步超時計數器信號，此第二 : 在第一預定周期终止後出現，此資料同步電路了操^、 -20 八、 v :'y (請先聞讀背面之注意事項再填寫本頁) -裝- 訂 經濟部中央標準局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS ) A4規格（2!〇Χ297公釐） 39214^ A8 B8 C8 D8 申請專利範圍 於第二預=周軸間比較數位讀取信號與已知參考値， 且若數但讀取錢相等於已知參輕，縣同步檢測信 號致能。 11. 如申請專利範園第10項之讀取通道，其中讀取通道處 理電路之多個電路模組包含： 自動增益控制電路，可操作轉收航讀取信號及誤 差信號，此自動增益控制電路可操作以放大類比讀取信 號而回應產生放大之資料信號； 濾波器電路，可操作以接收來自自動增益控制電路之 放大資料信號，並將放大資料信號濾波及等化，以提供 濾波/等化之資料信號； 誤差電路，可操作以接收濾波/等化之資料信號，並 產生及提供誤差信號至自動增益控制電路；以及 檢測器，可操作以接收並解碼濾波/等化之資料信號 ’且回應提供數位讀取信號至I梦遷塞箸路。 12. 如申請專利範園第1〇項之麥中資料同 (請先聞讀背面之注意事項再<寫本頁) :裝- 訂 經濟部中央標準局員工消費合作社印製 步電路回應所接收之指示讀取通道中取操作之 讀取致能信號而產生在致能令蘼之声㊅計時器信號。 13.、如申請專利範園第10項其中資料同 >_與步檢測:¾爽在致能狀 步電路於第二預定周期期 態時，提供在非致能狀態之同步超時計數器信號。 14. 一種用以於大量儲存系統之讀取通道中將資料同步之 方法，此方法包含下列步驟： 接收讀取致能信號； -21 - 參紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

   ·%/' 392149 g D8 、申請專利範圍 回應所接收之讀取致能信號，將計時器啓動； 於一時間周期後，將計時器停止； 回應計時器之停止，將超時計數器啓動；以及 回應超時計數器之啓動，尋找同步攔位。 15. 如申請專利範園第14項之方法，復包含下列步驟： 於一時間周期後，將超時計數器停止；以及 於超時計數器停止步驟後，停止尋找同步攔位。 16. 如申請專利範園第15項之方法，其中超時計數器停止 步驟含有於一可程式„時間周期後，將超時計數器停止。 17. 如申請專利範園第14項之方法，復包含下列步驟： 檢測同步攔位；以及 將提供至串列化去除器之同步檢測信號致能。 18. 如申請專利範園第17項之方法，復包含於檢測同步攔 位步驟後，停止:尋找同步攔位之步驟。 19. 如申請專利範園第14項之方法，其中啓動計時器步驟 含有使用標頭計時器。 20. 如申請專利範園第14項之方法，其中同步攔位係同步 位元組。 (請先閱讀背面之注意事項—填寫本頁) -裝_ 、5T 經濟部中央標準局員工消費合作社印製

   本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）