JPH10313077A - 半導体装置およびその実装方法 - Google Patents

半導体装置およびその実装方法

Info

Publication number
JPH10313077A
JPH10313077A JP9137813A JP13781397A JPH10313077A JP H10313077 A JPH10313077 A JP H10313077A JP 9137813 A JP9137813 A JP 9137813A JP 13781397 A JP13781397 A JP 13781397A JP H10313077 A JPH10313077 A JP H10313077A
Authority
JP
Japan
Prior art keywords
mounting
semiconductor chip
substrate
semiconductor device
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9137813A
Other languages
English (en)
Other versions
JP3608640B2 (ja
Inventor
Kazuhiko Adachi
一彦 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP13781397A priority Critical patent/JP3608640B2/ja
Priority to US09/074,078 priority patent/US6624454B1/en
Publication of JPH10313077A publication Critical patent/JPH10313077A/ja
Priority to US10/626,170 priority patent/US6884656B2/en
Application granted granted Critical
Publication of JP3608640B2 publication Critical patent/JP3608640B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

(57)【要約】 【課題】 マイクロ波およびミリ波帯の半導体チップを
実装用基板に逆転実装する場合、伝送線路がコプレナ伝
送線路であっても、高精度な位置合わせなどを必要とせ
ずに、半導体チップと実装用基板との接続部における接
続距離を十分短かいものにすることができ、接続部での
寄生インダクタンスを低減可能な半導体装置およびその
実装方法を提供する。 【解決手段】 高周波伝送線路５が配置されている実装
用基板６上に半導体チップ１を逆転実装する場合に、実
装用基板の実装領域の一部に、半導体チップの最上層部
７の高さとボンディングパッドの高さとの差よりも大き
な深さに掘り込まれた掘り込み部１０を形成し、半導体
チップ１の最上部層７が実装用基板の掘り込み部１０に
収まるように、半導体チップ１を実装用基板６に逆転実
装する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、携帯電話あるいは
ＰＨＳなどの情報機器やＧＨｚ帯無線ＬＡＮシステムの
高周波信号処理部などに利用可能な半導体装置およびそ
の実装方法に関する。
【０００２】
【従来の技術】一般に、マイクロ波あるいはミリ波帯の
半導体装置は、ＭＥＳＦＥＴあるいはＨＥＭＴまたはＨ
ＢＴなどの能動デバイスと、ＭＩＭキャパシタ，スパイ
ラルインダクタなどの受動部品と、マイクロストリップ
線路に代表される高周波用伝送線路とにより構成されて
いる。
【０００３】図６には、この種の半導体装置が示されて
いる。図６を参照すると、この半導体装置は、伝送線路
５，誘電体膜３，接地導体２および誘電体基板(シリコ
ン基板あるいはガラス基板)６からなる実装用基板に、
マイクロ波あるいはミリ波帯の半導体チップ１が実装さ
れて、構成されている。ここで、伝送線路５は、誘電体
膜３と接地導体２とで、マイクロストリップ線路(高周
波伝送線路)として構成されている。
【０００４】ところで、図６の半導体装置では、マイク
ロストリップ線路を有する実装用基板に半導体チップ１
を実装する場合、実装用基板と半導体チップ１とはワイ
ヤ４によるボンディングで接続されている。しかしなが
ら、これらをワイヤボンディングで接続する場合、半導
体装置で扱う信号が高周波化するに従い、ワイヤ４の寄
生インダクタンスにより反射や損失が生じ、半導体チッ
プ１の特性が乱されてしまうという問題が生じる。
【０００５】
【発明が解決しようとする課題】このようなワイヤボン
ディングによる寄生インダクタンスの問題を解決するた
め、逆転実装法(フリップチップ実装法)と呼ばれる技術
が提案されている。中でも、マイクロバンプボンディン
グ(以後、ＭＢＢと言う)と呼ばれる技術は、半導体チッ
プの表面を実装用基板側に向けて実装し、マイクロバン
プなる非常に小さなバンプを介して、実装用基板上の線
路と半導体チップ上の線路を接続するもので、ワイヤボ
ンディング実装方式に比べて、実装用基板と半導体チッ
プとの接続部の寄生インダクタンスを大きく低減するこ
とが期待できる。
【０００６】例えば、特開平０８−３１６３６８号に記
載の半導体装置には、図７(ａ),(ｂ)に示すように、伝
送線路(高周波伝送線路)５，誘電体膜３，接地導体２お
よび誘電体基板(シリコン基板あるいはガラス基板)６か
らなる実装用基板とマイクロ波あるいはミリ波帯の半導
体チップ１との接続に、逆転実装法(フリップチップ実
装法)を採用することが提案されている。なお、図７
(ａ)は実装前の断面図であり、図７(ｂ)は実装後の断面
図である。
【０００７】図７(ａ)において、接地導体２は誘電体基
板(シリコン基板あるいはガラス基板)６の一主面上に例
えばＡｌＳｉＣｕなどを１μｍ程度堆積しＧＮＤプレー
ンとして形成されている。また、誘電体膜３は、例えば
ＳｉＯ2を２０μｍ程度堆積して形成されている。ま
た、伝送線路５は、例えばＡｕ等の材料を例えば３〜５
μｍ程度の厚さに形成して構成されている。
【０００８】そして、この例では、実装用基板の伝送線
路５には、ボンディング用のパッド部５１が形成され、
パッド部５１には、ＭＢＢ(マイクロバンプボンディン
グ)実装用のマイクロバンプ５３が形成されている。
【０００９】また、半導体チップ１の表面には、チップ
１上の線路(配線)９と、ボンディング用のパッド部５２
とが設けられている。
【００１０】この半導体チップ１をＭＢＢ実装技術によ
って実装用基板に接続すると、図７(ｂ)に示したように
なる。これにより、半導体チップ１上のパッド５２と実
装用基板のパッド５１とは、接続部８(マイクロバンプ
５３)を介して電気的に接続される。
【００１１】なお、実装前のバンプ５３の直径は通常１
０〜２０μｍ程度、高さは数μｍ程度であるが、実装後
は実装時の加圧で変形して直径が数１０μｍに広がり、
高さは一部配線パッドにめり込む部分を除いて１〜２μ
ｍ程度になる。このように、逆転実装法(フリップチッ
プ実装法)を採用することで(実装用基板と半導体チップ
の両配線面を対向させて接続することで)、実装後の半
導体チップ１と実装用基板との接続部８の距離(接続距
離)を１〜２μｍ程度の短かいものにすることが可能に
なり(従来のワイヤボンディングに比べて、接続部にお
ける接続距離を短かくでき)、寄生インダクタンスの影
響を減らすことが可能となる。
【００１２】しかしながら、図７の半導体装置のように
実装用基板と半導体チップ１とを極めて接近させて接続
した場合、伝送線路５のインピーダンスが変化し、半導
体チップ１の動作に影響が出ることが予想される。特
に、伝送線路５がコプレナ伝送線路(半導体基板表面に
伝送線路およびその両側に接地導体を配置した伝送線
路)である場合には、線路の電界がマイクロストリップ
伝送線路よりもチップ上面に漏れているため、実装用基
板の誘電体膜３の影響が大きいと予想される。
【００１３】また、実装用基板と半導体チップ１とを図
７(ａ),(ｂ)に示すように接続するためには、高精度な
位置合わせ精度が必要とされ、信頼性の良い半導体装置
を得るためには、高価な製造装置が必要になるという問
題もある。
【００１４】また、図７のような半導体装置において、
半導体チップ１の伝送線路および実装用基板の伝送線路
５がコプレナ伝送線路(実装用基板表面，半導体チップ
１表面に線路を配置するとともに、その両側に接地導体
を配置した形式の伝送線路)である場合、コプレナ伝送
線路では、線路の不連続部での不要モードの発生を防ぐ
ために、その不連続部に接地導体間を電気的に接続する
エアーブリッジを形成する必要がある。
【００１５】図８(ａ)，(ｂ)は、それぞれ、半導体チッ
プ１に設けられるエアーブリッジの正面図，側面図であ
る。図８(ａ)，(ｂ)を参照すると、エアーブリッジ７
は、一般に、厚みが２〜４μｍ，幅が２０〜３０μｍ，
長さが５０〜８０μｍの金メッキで形成され、高さ３〜
５μｍの空隙部３０を有している。その結果、半導体チ
ップ１の表面ではボンディングパッドからエアーブリッ
ジ７の最表面までの高さｙは、空隙部３０の高さ３〜５
μｍとエアーブリッジの厚み２〜４μｍとを加えた５〜
９μｍ程度の高さになってしまう。
【００１６】図９には、図７(ａ),(ｂ)に示したような
仕方で、５〜９μｍの高さｙのエアーブリッジ７を有す
る半導体チップ１を実装用基板に逆転実装する場合が示
されている。なお、図９では、エアーブリッジが図８
(ｂ)のような側面図として示されている。この場合、図
９に示すように、半導体チップ１と実装用基板との接続
部８における接続距離ｘを、エアーブリッジ７の高さ
(チップ段差)ｙを考慮して５〜９μｍよりも長いものに
する必要があり、逆転実装の利点を十分発揮させること
が難かしいという問題がある。すなわち、接続部８にお
ける接続距離ｘが大きくなることによって、接続部８で
の寄生インダクタンスが大きくなるという問題が生じて
しまう。
【００１７】本発明は、マイクロ波およびミリ波帯の半
導体チップを実装用基板に逆転実装する場合、伝送線路
がコプレナ伝送線路であっても、高精度な位置合わせな
どを必要とせずに、半導体チップと実装用基板との接続
部における接続距離を十分短かいものにすることがで
き、接続部での寄生インダクタンスを低減することの可
能な半導体装置およびその実装方法を提供することを目
的としている。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、請求項１乃至請求項７記載の発明は、高周波伝送線
路が配置されている実装用基板上に半導体チップを逆転
実装する場合に、前記実装用基板の実装領域の一部に、
半導体チップの最上層部の高さとボンディングパッドの
高さとの差よりも大きな深さに掘り込まれた掘り込み
部、または、貫通部を形成し、前記半導体チップの最上
部層が前記実装用基板の掘り込み部または貫通部に収ま
るように、前記半導体チップを前記実装用基板に逆転実
装することを特徴としている。
【００１９】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は本発明に係る半導体装置の構
成例(第１の実施形態)を示す図(断面図)である。また、
図２は図１の半導体装置の部分詳細図である。図１，図
２を参照すると、この半導体装置は、伝送線路(高周波
伝送線路)５，誘電体膜３，接地導体２および誘電体基
板(シリコン基板あるいはガラス基板)６からなる実装用
基板に、マイクロ波あるいはミリ波帯の半導体チップ１
が、逆転実装法(フリップチップ実装法)により実装され
て構成されている。
【００２０】より詳細に、図２を参照すると、実装用基
板の表面には、さらに、伝送線路５と接してボンディン
グパッド１５が形成され、また、半導体チップ１の表面
には、さらに、半導体チップ１の配線(図示せず)と接し
てボンディングパッド１６が形成されており、実装用基
板のボンディングパッド１５上のバンプ１７(例えばマ
イクロバンプ)によって(すなわち接続部８によって)、
半導体チップ１のボンディングパッド１６が接続され
て、逆転実装されている。すなわち、実装用基板のボン
ディングパッド１５とボンディングパッド１６とが接続
部８(バンプ１７)によって接続されたものとなってい
る。なお、図１では、半導体チップ１側および実装用基
板側のボンディングパッドは簡略化のため省略してい
る。また、図２では、誘電体膜３，接地導体２は簡略化
のため省略している。
【００２１】また、図１，図２の例では、半導体チップ
１の配線がコプレナ伝送線路となっている場合が示され
ており、この場合、半導体チップ１には前述のように５
〜９μｍ程度の高さｙのエアーブリッジ７が形成されて
いる。なお、図１，図２では、エアーブリッジが図８
(ｂ)のような側面図として示されている。
【００２２】半導体チップ１の表面に５〜９μｍ程度の
高さのエアーブリッジ７が設けられているときには、こ
の半導体チップ１を実装用基板に逆転実装する際、半導
体チップ１と実装用基板との接続部８の接続距離ｘを短
かくするのは従来難かしかったが、本発明ではこの問題
を解決するため、第１の実施形態として、図１，図２に
示すように、高周波伝送線路５が配置されている実装用
基板の実装領域の一部をある深さまで掘り込んで、掘り
込み部１０を設けている。
【００２３】この場合、掘り込み部１０の深さｚは、半
導体チップ１のエアーブリッジ７の高さｙとボンディン
グパッド１６の高さｄと接続部８の接続距離ｘとに対し
て、次式の関係を満たす大きさのものにする必要があ
る。
【００２４】
【数１】ｚ≧ｙ−(ｘ＋ｄ)
【００２５】換言すれば、掘り込み部１０の深さｚは、
少なくとも、半導体チップ１の最上層部(この例では、
エアーブリッジ７)の高さｙとボンディングパッドの高
さｄとの差よりも大きな深さのものである必要がある。
【００２６】このように、高周波伝送線路５が配置され
ている実装用基板の実装領域の一部を所定の深さｚまで
掘り込んで、掘り込み部１０を設けていることにより、
半導体チップ１を実装用基板に逆転実装するとき、半導
体チップ１の表面に設けられている最上層部(５〜９μ
ｍ程度の高さｙのエアーブリッジ７)は、図１，図２に
示すように、実装用基板の掘り込み部１０内に収まり、
半導体チップ１のボンディングパッド１６を実装用基板
のボンディングパッド１５にバンプを介して密接させる
ときにも、５〜９μｍ程度の高さｙのエアーブリッジ７
は実装用基板に当たることはなくなるので、半導体チッ
プ１と実装用基板との接続部８における接続距離ｘを十
分に短かいものにすることができ(エアーブリッジ７の
高さｙを考慮せずとも良くなり)、逆転実装法の利点を
維持することができる。すなわち、接続部８の寄生イン
ダクタンスの影響を低減することが可能となり、半導体
装置の高周波化を図ることができる。
【００２７】図１の半導体装置は、例えば、図３(ａ)乃
至(ｄ)に示すような作製プロセスに従って作製できる。
すなわち、まず、例えば、(１００)面誘電体基板(シリ
コン基板)６上に、接地導体２として、例えばアルミニ
ウムを約１μｍ程度の厚さに堆積し、次に、誘電体膜３
として、例えば酸化シリコンＳｉＯ2を約１０μｍ程度
の厚さに堆積する(図３(ａ))。
【００２８】その後、基板表面の逆転実装領域の一部に
掘り込み部を設けるため、この部分以外をホトレジスト
でマスクして、この部分の誘電体膜(ＳｉＯ2)３をふっ
酸で除去する。次いで、レジストを除去し、除去されず
に残されている誘電体膜(ＳｉＯ2)３をマスクにして、
アルカリ系のエッチング液、例えばＫＯＨ溶液によっ
て、誘電体膜(ＳｉＯ2)３が除去されて露出している誘
電体基板(シリコン基板)６の部分をエッチングする。こ
の時、誘電体としてのシリコンは異方性エッチングされ
ることになり、図１，図２のような断面形状を持つ掘り
込み部１０が形成される(図３(ｂ))。
【００２９】次いで、この掘り込み部１０を有する実装
用基板の表面に伝送線路５，パッド１５およびバンプ１
７を形成する(図３(ｃ))。なお、図３(ｃ)では、簡単の
ため、パッド１５は示されていない。しかる後、半導体
チップ１を逆転実装して(図３(ｄ))、図１の半導体装置
を作製することができる。
【００３０】このように、本発明では、実装用基板の実
装領域の一部に、所定の深さの掘り込み部１０を形成す
ることにより、逆転実装を行なう場合にも、半導体チッ
プ１表面の段差(図２の例では、ｙ−(ｘ＋ｄ))の制約を
受けることなく、接続部８の接続距離ｘを十分に短かい
ものにすることができ、接続部８での寄生インダクタン
スを低減することができる。
【００３１】図４は本発明に係る半導体装置の他の構成
例(第２の実施形態)を示す図(断面図)である。図２を参
照すると、この半導体装置は、図１の半導体装置と同様
に、伝送線路(高周波伝送線路)５，誘電体膜３，接地導
体２および誘電体基板(シリコン基板あるいはガラス基
板)６からなる実装用基板とマイクロ波あるいはミリ波
帯の半導体チップ１とが、逆転実装法(フリップチップ
実装法)により接続されて構成されているが、図４の例
では、高周波伝送線路５が配置されている実装用基板の
実装領域の一部に、図１の掘り込み部１０のかわりに、
実装用基板の実装領域の一部を貫通する開口，すなわち
貫通部１１が設けられている。
【００３２】このように、高周波伝送線路５が配置され
ている実装用基板(誘電体基板)の実装領域の一部に貫通
部１１を設ける場合にも、掘り込み部１０を設ける場合
と同様に、半導体チップ１を実装用基板に逆転実装する
とき、半導体チップ１の最上層部(例えば、５〜９μｍ
程度の高さｙのエアーブリッジ７)は、図４に示すよう
に、実装用基板の貫通部１１内に収まり、半導体チップ
１の表面を実装用基板に密接させるときにも、５〜９μ
ｍ程度の高さｙのエアーブリッジ７は実装用基板に当た
ることはなくなるので、半導体チップ１と実装用基板と
の接続部８における接続距離ｘを十分に短かいものにす
ることができ(エアーブリッジ７の高さｙを考慮せずと
も良くなり)、逆転実装法の利点を維持することができ
る。すなわち、接続部の寄生インダクタンスの影響を低
減することが可能となり、半導体装置の高周波化を図る
ことができる。
【００３３】すなわち、実装用基板の逆転実装領域の一
部を貫通させ貫通部１１を形成することによっても、半
導体チップ１表面の段差に制約されずに、半導体チップ
１を実装用基板に実装することが可能となり、寄生イン
ダクタンスの影響を低減することができる。
【００３４】なお、図４の半導体装置は、実装用基板に
誘電体膜３として１００μｍのポリイミドを使用し、逆
転実装する領域の一部を機械的に切り落とし貫通部１１
を形成し、次いで、ポリイミド表面にボンディングパッ
ド１５および伝送線路５を形成し、半導体チップ１を逆
転実装することで、作製できる。
【００３５】以上の説明からわかるように、図１あるい
は図４の半導体装置では、実装用基板の実装領域の一部
に掘り込み部１０あるいは貫通部１１が設けられている
ことにより、接続部８における接続距離ｘを十分短かい
ものにしても、半導体チップ１の最上層部の高さ(エア
ーブリッジ７の高さ(チップ段差)ｙ)に影響されずに、
半導体チップ１を実装用基板に逆転実装することができ
る。
【００３６】なお、上述した第１の実施形態(図１)で
は、シリコンの異方性エッチを利用して、実装用基板に
掘り込み部１０を形成するとしたが、シリコン以外の誘
電体、例えば、アルミナ等を用いて化学的あるいは物理
的に掘り込み部１０を形成することもでき、この場合に
も、シリコンを異方性エッチして掘り込み部を形成する
場合と同様な効果が得られる。
【００３７】また、上述した第２の実施形態(図４)で
は、実装用基板の誘電体膜３にポリイミドを用いるとし
たが、誘電体膜３に他の誘電体材料を用いても同様な効
果を得られることができる。
【００３８】また、掘り込み部１０や貫通部１１が形成
される誘電体基板６には加工性の良好な材料が用いられ
るのが望ましいが、加工性が良好で誘電体としても良好
な(誘電体損が少ない)材料は少ない。例えば、誘電体と
してシリコンを使用する場合でも、不純物が少なく絶縁
性の高いシリコンは高価で、かつ入手することは困難で
ある。そこで、誘電体基板６として、掘り込み部１０や
貫通部１１を形成するための第１の誘電体層と、伝送線
路５を形成するための第２の誘電体層との２つの誘電体
層からなるものを用いることで(２つの層に機能分離す
ることで)、加工性の良い安価な基板とすることができ
る。
【００３９】すなわち、上述の第１，第２の実施形態の
説明では、実装用基板の誘電体基板６として、例えばシ
リコンだけの基板(シリコン基板)を用いたが、図５に示
すように(なお、図５は第１の実施形態に対応したもの
である)、例えば、誘電体のシリコンを第１の誘電体層
２１とし、該第１の誘電体層２１上に、第２の誘電体層
２２としてＳｉＯ2膜を成膜したものを誘電体基板６と
して使用することもできる。このとき、シリコンを第１
の誘電体層２１に使用することで、シリコンの異方性エ
ッチングにより再現性良く、誘電体基板に掘り込み部
(開口)１０や貫通部１１を形成できる。
【００４０】また、誘電体基板６として２層以上の誘電
体層が形成されたものを使用することにより、下地のシ
リコン(図５の例では、第１の誘電体層２１)の掘り込み
を行なうときに、ＳｉＯ2膜(図５の例では第２の誘電体
層２２)を第１の誘電体層２１に対するマスク材として
用いることができる。
【００４１】なお、上記第１の誘電体層２１としてはシ
リコン以外の誘電体材料を用いることもでき、また、上
記第２の誘電体層２２としてＳｉＯ2以外の誘電体材料
を用いることもできるが、第１の誘電体層２１として
は、シリコンが用いられるのが良い。
【００４２】また、上述の各実施形態では、実装用基板
の伝送線路５，半導体チップ１の伝送線路(配線)がコプ
レナ伝送線路であるとしたが、これらの伝送線路がマイ
クロストリップ伝送線路である場合にも、本発明を同様
に適用できる。すなわち、伝送線路がマイクロストリッ
プ伝送線路である場合にも、実装用基板の実装領域の一
部に掘り込み部１０あるいは貫通部１１が形成されてい
ても良い。
【００４３】また、上述の各実施形態では、バンプ１７
を実装用基板側のパッド１５上に形成したが、半導体チ
ップ１側のパッド１６上に設けても良い。
【００４４】
【発明の効果】以上に説明したように、請求項１乃至請
求項７記載の発明によれば、高周波伝送線路が配置され
ている実装用基板上に半導体チップを逆転実装するとき
に、前記実装用基板の実装領域の一部に、半導体チップ
の最上層部の高さとボンディングパッドの高さとの差よ
りも大きな深さに掘り込まれた掘り込み部、または、貫
通部を形成し、前記半導体チップの最上部層が前記実装
用基板の掘り込み部または貫通部に収まるように、前記
半導体チップを前記実装用基板に逆転実装するので、半
導体チップ，実装用基板の伝送線路がコプレナ伝送線路
であっても、高精度な位置合わせなどを必要とせずに、
半導体チップと実装用基板との接続部における接続距離
を十分短かいものにすることができ、従って、接続部で
の寄生インダクタンスを低減することが可能となり、半
導体装置の高周波化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第１の実施形態を示
す断面図である。
【図２】図１の半導体装置の接続部の詳細を示す図であ
る。
【図３】図１の半導体装置の作製工程例を示す図であ
る。
【図４】本発明に係る半導体装置の第２の実施形態を示
す断面図である。
【図５】図１のまたは図４の半導体装置における誘電体
基板の他の構成例を示す図である。
【図６】従来の半導体装置の構成例を示す断面図であ
る。
【図７】従来の半導体装置の他の構成例を示す断面図で
ある。
【図８】エアーブリッジを説明するための図である。
【図９】従来の半導体装置の問題点を説明するための図
である。
【符号の説明】
１ 半導体チップ ２ 接地導体 ３ 誘電体膜 ５ 伝送線路 ６ 誘電体基板 ７ エアーブリッジ ８ 接続部 ９ チップ内配線 １０ 掘り込み部 １１ 貫通部 １５，１６ パッド １７ バンプ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 高周波伝送線路が配置されている実装用
    基板上に半導体チップが逆転実装されて構成される半導
    体装置であって、前記実装用基板の実装領域の一部が掘
    り込まれて掘り込み部が形成されていることを特徴とす
    る半導体装置。
  2. 【請求項２】 高周波伝送線路が配置されている実装用
    基板上に半導体チップが逆転実装されて構成される半導
    体装置において、前記実装用基板の実装領域の一部に貫
    通部が形成されていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置において、前
    記掘り込み部は、半導体チップの最上層部の高さとボン
    ディングパッドの高さとの差よりも大きな深さを有して
    いることを特徴とする半導体装置。
  4. 【請求項４】 請求項１または請求項２記載の半導体装
    置において、前記半導体チップの配線がコプレナ伝送線
    路であることを特徴とする半導体装置。
  5. 【請求項５】 請求項１または請求項２記載の半導体装
    置において、前記実装用基板は、掘り込み部または貫通
    部が形成される誘電体基板を有し、該誘電体基板上に高
    周波伝送線路が配置されていることを特徴とする半導体
    装置。
  6. 【請求項６】 請求項５記載の半導体装置において、前
    記誘電体基板は複数の誘電体層で形成されており、少な
    くとも１層の誘電体層はシリコンで形成されていること
    を特徴とする半導体装置。
  7. 【請求項７】 高周波伝送線路が配置されている実装用
    基板上に半導体チップを逆転実装する半導体装置の実装
    方法であって、前記実装用基板の実装領域の一部に、半
    導体チップの最上層部の高さとボンディングパッドの高
    さとの差よりも大きな深さに掘り込まれた掘り込み部、
    または、貫通部を形成し、前記半導体チップの最上部層
    が前記実装用基板の掘り込み部または貫通部に収まるよ
    うに、前記半導体チップを前記実装用基板に逆転実装す
    ることを特徴とする半導体装置の実装方法。
JP13781397A 1997-05-12 1997-05-12 半導体装置およびその実装方法 Expired - Fee Related JP3608640B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP13781397A JP3608640B2 (ja) 1997-05-12 1997-05-12 半導体装置およびその実装方法
US09/074,078 US6624454B1 (en) 1997-05-12 1998-05-07 Semiconductor device having a flip-chip construction
US10/626,170 US6884656B2 (en) 1997-05-12 2003-07-23 Semiconductor device having a flip-chip construction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13781397A JP3608640B2 (ja) 1997-05-12 1997-05-12 半導体装置およびその実装方法

Publications (2)

Publication Number Publication Date
JPH10313077A true JPH10313077A (ja) 1998-11-24
JP3608640B2 JP3608640B2 (ja) 2005-01-12

Family

ID=15207465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13781397A Expired - Fee Related JP3608640B2 (ja) 1997-05-12 1997-05-12 半導体装置およびその実装方法

Country Status (2)

Country Link
US (2) US6624454B1 (ja)
JP (1) JP3608640B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141215A (ja) * 1997-10-30 2008-06-19 Matsushita Electric Ind Co Ltd 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335965B2 (en) * 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
US7476918B2 (en) * 2004-11-22 2009-01-13 Panasonic Corporation Semiconductor integrated circuit device and vehicle-mounted radar system using the same
US8913391B2 (en) * 2012-01-30 2014-12-16 Alcatel Lucent Board-level heat transfer apparatus for communication platforms
JP5923725B2 (ja) * 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体
JP6089732B2 (ja) * 2013-01-30 2017-03-08 日立金属株式会社 導電性部材の接続構造、導電性部材の接続方法、及び光モジュール
WO2019153121A1 (zh) * 2018-02-06 2019-08-15 深圳市傲科光电子有限公司 混合印刷电路板
US10956828B2 (en) 2019-06-19 2021-03-23 International Business Machines Corporation Transmon qubit flip-chip structures for quantum computing devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031966B2 (ja) * 1990-07-02 2000-04-10 株式会社東芝 集積回路装置
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
JP3141692B2 (ja) * 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器
JP3235403B2 (ja) 1995-05-15 2001-12-04 松下電器産業株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141215A (ja) * 1997-10-30 2008-06-19 Matsushita Electric Ind Co Ltd 半導体装置
JP4646969B2 (ja) * 1997-10-30 2011-03-09 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
US6884656B2 (en) 2005-04-26
US6624454B1 (en) 2003-09-23
JP3608640B2 (ja) 2005-01-12
US20050012123A1 (en) 2005-01-20

Similar Documents

Publication Publication Date Title
KR920003595B1 (ko) 반도체장치 및 그 제조방법
US8283764B2 (en) Microelectronic assembly with an embedded waveguide adapter and method for forming the same
US5177439A (en) Probe card for testing unencapsulated semiconductor devices
US5731222A (en) Externally connected thin electronic circuit having recessed bonding pads
JP2002503033A (ja) 電気的接続要素および電気的接続要素を作る方法
JP3608640B2 (ja) 半導体装置およびその実装方法
KR19990083111A (ko) 반도체 장치 및 그 제조방법
JP4015746B2 (ja) 半導体装置
JP4646969B2 (ja) 半導体装置
JPS61111584A (ja) モノリシツク半導体構造とその製法
JP2002299370A (ja) 高周波半導体装置
JPS6267841A (ja) 低寄生容量超高周波回路
JP3409767B2 (ja) 高周波回路基板
EP0864184B1 (en) Device with circuit element and transmission line
KR20020070739A (ko) 단일 칩 고주파 집적회로 및 그 제조 방법
JPH11195731A (ja) 半導体装置
KR100331226B1 (ko) 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자
JP2000036504A (ja) 半導体デバイス及びその製造方法
JPH10107514A (ja) 高周波回路基板
JP2002217194A (ja) 半導体装置
JP2757665B2 (ja) 半導体装置
JPS6265346A (ja) 半導体装置の製造方法
JP2768873B2 (ja) マイクロ波集積回路及びその製造方法
KR100379900B1 (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법
JP3879475B2 (ja) 配線基板及びそれを用いた半導体装置並びに配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040706

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041006

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071022

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111022

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121022

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees