JPH10308397A - Electrode terminal and manufacture therefor - Google Patents
Electrode terminal and manufacture thereforInfo
- Publication number
- JPH10308397A JPH10308397A JP9114902A JP11490297A JPH10308397A JP H10308397 A JPH10308397 A JP H10308397A JP 9114902 A JP9114902 A JP 9114902A JP 11490297 A JP11490297 A JP 11490297A JP H10308397 A JPH10308397 A JP H10308397A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- alumina
- copper
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000004020 conductor Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 238000000059 patterning Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000001681 protective effect Effects 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 67
- 229910052802 copper Inorganic materials 0.000 claims description 67
- 239000010949 copper Substances 0.000 claims description 67
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 65
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 54
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 49
- 229910052709 silver Inorganic materials 0.000 claims description 49
- 239000004332 silver Substances 0.000 claims description 49
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 15
- 229910052804 chromium Inorganic materials 0.000 claims description 15
- 239000011651 chromium Substances 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 13
- 238000007598 dipping method Methods 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 163
- 238000004544 sputter deposition Methods 0.000 description 20
- 239000011521 glass Substances 0.000 description 14
- 238000000992 sputter etching Methods 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Liquid Crystal (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜で形成された
電極端子と、その製造方法に関するものである。The present invention relates to an electrode terminal formed of a thin film and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来、薄膜で電極端子を形成する場合に
は、シリコンなどの基板に銅などの導電性の金属をめっ
き、スパッタリング等の方法で製膜し、ポジ型フォトレ
ジストを用いてパターンを形成し、ウェットエッチング
或いはイオンミリング等のドライエッチング法により導
電性金属をパターン化する。その後、アルミナ等の保護
膜を設け、ラップして金属端子部を露出させるという方
法が主であった。薄膜パターンが複雑な場合、途中でア
ルミナなどを絶縁層として用いる場合もある。2. Description of the Related Art Conventionally, when an electrode terminal is formed of a thin film, a conductive metal such as copper is formed on a substrate such as silicon by plating, sputtering, or the like, and a pattern is formed using a positive photoresist. Is formed, and the conductive metal is patterned by a dry etching method such as wet etching or ion milling. Thereafter, a method of providing a protective film of alumina or the like and wrapping to expose the metal terminal portion has been mainly used. When the thin film pattern is complicated, alumina or the like may be used as an insulating layer on the way.
【０００３】[0003]
【発明が解決しようとする課題】ところが、ラップによ
り金属端子を露出させるためには、取りしろが必要とな
り、金属端子及び保護膜の厚さをその分厚めに設定しな
くてはならない。膜厚が厚くなると製膜、パターン化に
長時間を有する。特にドライエッチングはフォトレジス
トの耐久時間に限りがあるため、場合によっては工程を
数回に分けなくてはならない等の問題点があった。However, in order for the metal terminal to be exposed by the wrap, a clearance is required, and the thickness of the metal terminal and the protective film must be set accordingly. When the film thickness is large, it takes a long time for film formation and patterning. In particular, dry etching has a problem in that the durability time of the photoresist is limited, and in some cases, the process must be divided into several steps.
【０００４】そのためラップでなく、保護膜をエッチン
グすることにより金属端子を露出させる方法が考えられ
る。その場合、取りしろ分を確保する必要がなくなるた
め、前述した問題は無くなる。Therefore, a method of exposing metal terminals by etching a protective film instead of wrapping is considered. In this case, it is not necessary to secure a margin, and the above-mentioned problem is eliminated.
【０００５】しかし、保護膜をドライエッチングする場
合、アルミナは透明であるため、エッチングの終端の検
出が困難である。[0005] However, when dry etching the protective film, it is difficult to detect the end of the etching because alumina is transparent.
【０００６】ウェットエッチングによる場合は、通常ア
ルミナのエッチング溶液としては燐酸が有効であるが、
燐酸は電極端子である銅もエッチングするため、銅パタ
ーンを保護するためには銅とアルミナのあいだに有効な
ストッパーが必要である。また、アルミナのサイドもエ
ッチングされるため、レジストとの密着強度が要求され
る。In the case of wet etching, phosphoric acid is generally effective as an etching solution for alumina.
Phosphoric acid also etches copper, which is an electrode terminal, and therefore requires an effective stopper between copper and alumina to protect the copper pattern. Further, since the side of alumina is also etched, adhesion strength with the resist is required.
【０００７】そこで、本発明は、上記従来の方法の問題
点を解決し、比較的簡単な方法で良好な電極端子を製造
する方法を提供することを目的とする。Accordingly, an object of the present invention is to solve the above-mentioned problems of the conventional method and to provide a method for manufacturing a good electrode terminal by a relatively simple method.
【０００８】[0008]
【課題を解決するための手段】この目的を達成するた
め、請求項１記載の電極端子製造方法は、基板上に導体
として銅を製膜する工程と、前記銅膜をパターン化する
工程と、前記銅パターン上に銀を製膜する工程と、前記
銀膜をパターン化する工程と、前記銀パターン上にアル
ミナを製膜する工程と、燐酸に浸漬しアルミナ膜をパタ
ーン化する工程とを備えた方法である。In order to achieve this object, a method for manufacturing an electrode terminal according to claim 1 includes a step of forming copper as a conductor on a substrate; a step of patterning the copper film; A step of forming silver on the copper pattern, a step of patterning the silver film, a step of forming alumina on the silver pattern, and a step of immersing in phosphoric acid to pattern the alumina film. It is a method.
【０００９】[0009]
【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１０】本発明の電極端子の製造方法は、基板上に
導体として銅を製膜する工程と、前記銅膜をパターン化
する工程と、前記銅パターン上に銀を製膜する工程と、
前記銀膜をパターン化する工程と、前記銀パターン上に
アルミナを製膜する工程と、燐酸に浸漬しアルミナ膜を
パターン化する工程とからなる。この時、銀膜が燐酸に
よるエッチングのストッパーとして作用し、銅パターン
が保護される。The method of manufacturing an electrode terminal according to the present invention comprises the steps of: forming a copper film as a conductor on a substrate; patterning the copper film; and forming a silver film on the copper pattern.
The method includes a step of patterning the silver film, a step of forming alumina on the silver pattern, and a step of immersing the film in phosphoric acid to pattern the alumina film. At this time, the silver film functions as a stopper for etching with phosphoric acid, and the copper pattern is protected.
【００１１】本発明の電極端子の製造方法は、基板上に
導体として銅を製膜する工程と、前記銅膜をパターン化
する工程と、前記銅パターン上に銀を製膜する工程と、
前記銀膜をパターン化する工程と、前記銀パターン上に
アルミナを製膜する工程と、前記アルミナ膜上に酸化シ
リコンを製膜する工程と、前記酸化シリコン膜をパター
ン化する工程と、燐酸に浸漬しアルミナ膜をパターン化
する工程とからなる。この時、酸化シリコンのパターン
がメタルマスクとして作用し、アルミナのサイドエッチ
ングが抑制される。また、銀膜が燐酸によるエッチング
のストッパーとして作用し、銅パターンが保護される。The method of manufacturing an electrode terminal according to the present invention comprises the steps of: forming a copper film as a conductor on a substrate; patterning the copper film; and forming a silver film on the copper pattern.
Patterning the silver film, forming alumina on the silver pattern, forming silicon oxide on the alumina film, patterning the silicon oxide film, and phosphoric acid. Dipping and patterning the alumina film. At this time, the silicon oxide pattern acts as a metal mask, and the side etching of alumina is suppressed. In addition, the silver film functions as a stopper for etching with phosphoric acid, thereby protecting the copper pattern.
【００１２】本発明の電極端子製造方法は、基板上に導
体として銅を製膜する工程と、前記銅膜上に銀を製膜す
る工程と、前記銅膜と銀膜をパターン化する工程と、前
記銅と前記銀のパターン上にアルミナを製膜する工程
と、燐酸に浸漬しアルミナ膜をパターン化する工程とか
らなる。この時、銀膜が燐酸によるエッチングのストッ
パーとして作用し、銅パターンが保護される。The method for manufacturing an electrode terminal according to the present invention includes the steps of forming copper as a conductor on a substrate, forming silver on the copper film, and patterning the copper film and the silver film. A step of forming an alumina film on the copper and silver patterns; and a step of immersing the film in phosphoric acid to pattern the alumina film. At this time, the silver film functions as a stopper for etching with phosphoric acid, and the copper pattern is protected.
【００１３】本発明の電極端子製造方法は、基板上に導
体として銅を製膜する工程と、前記銅膜上に銀を製膜す
る工程と、前記銅膜と銀膜をパターン化する工程と、前
記銅と前記銀のパターン上にアルミナを製膜する工程
と、前記アルミナ膜上に酸化シリコンを製膜する工程
と、前記酸化シリコン膜をパターン化する工程と、燐酸
に浸漬しアルミナ膜をパターン化する工程とからなる。
この時、酸化シリコンのパターンがメタルマスクとして
作用し、アルミナのサイドエッチングが抑制される。ま
た、銀膜が燐酸によるエッチングのストッパーとして作
用し、銅パターンが保護される。The method for manufacturing an electrode terminal according to the present invention comprises the steps of: forming a copper film as a conductor on a substrate; forming a silver film on the copper film; and patterning the copper film and the silver film. Forming an alumina film on the copper and silver patterns, forming a silicon oxide film on the alumina film, patterning the silicon oxide film, and immersing the alumina film in phosphoric acid to form the alumina film. Patterning.
At this time, the silicon oxide pattern acts as a metal mask, and the side etching of alumina is suppressed. In addition, the silver film functions as a stopper for etching with phosphoric acid, thereby protecting the copper pattern.
【００１４】本発明の電極端子製造方法は、基板上に導
体パターンを形成する工程と、前記導体上に前記導体と
視覚的に色の違う金属パターンを形成する工程と、前記
導体と前記金属膜のパターン上に保護膜として絶縁体を
製膜する工程と、ドライエッチングにより前記保護膜を
パターン化する工程とからなり、前記保護膜のパターン
化工程に於いて前記金属膜がエッチングされ前記導体が
露出した段階でドライエッチングを終了する。前記金属
膜と前記導体は色が異なるため、前記導体の露出は肉眼
或いは顕微鏡により容易に確認できる。According to the method of manufacturing an electrode terminal of the present invention, a step of forming a conductor pattern on a substrate, a step of forming a metal pattern visually different in color from the conductor on the conductor, the step of forming the conductor and the metal film A step of forming an insulator as a protective film on the pattern, and a step of patterning the protective film by dry etching.In the patterning step of the protective film, the metal film is etched to form the conductor. The dry etching is completed at the stage of the exposure. Since the metal film and the conductor have different colors, the exposure of the conductor can be easily confirmed with the naked eye or a microscope.
【００１５】更に前記導体として銅を、前記金属膜とし
てクロムを、前記保護膜としてアルミナを用いる。Further, copper is used as the conductor, chromium is used as the metal film, and alumina is used as the protective film.
【００１６】本発明の電極端子は、上記の電極端子製造
方法により形成される。The electrode terminal of the present invention is formed by the above-described electrode terminal manufacturing method.
【００１７】本発明の電極端子製造方法は、基板上に導
体として銅を製膜する工程と、前記銅膜上にクロムを製
膜する工程と、前記銅膜とクロム膜をパターン化する工
程と、前記導体と前記クロムのパターン上にアルミナを
製膜する工程と、ドライエッチングにより前記アルミナ
膜をパターン化し前記クロム膜がエッチングされ前記導
体が露出した段階でドライエッチングを終了する工程
と、第２の導体として銅を製膜する工程と、前記第２の
導体上に銀を製膜する工程と、前記銅膜と前記銀膜をパ
ターン化する工程と、第２のアルミナ膜を製膜する工程
と、前記第２のアルミナ膜上に酸化シリコンを製膜する
工程と、前記酸化シリコン膜をパターン化する工程と、
燐酸に浸漬しアルミナ膜をパターン化する工程とからな
る。The method for manufacturing an electrode terminal according to the present invention includes the steps of forming copper as a conductor on a substrate, forming chromium on the copper film, and patterning the copper film and the chromium film. Forming a film of alumina on the conductor and the chromium pattern, patterning the alumina film by dry etching, and ending the dry etching when the chromium film is etched and the conductor is exposed; Forming a copper film as a conductor, forming silver on the second conductor, patterning the copper film and the silver film, and forming a second alumina film Forming a silicon oxide film on the second alumina film; patterning the silicon oxide film;
Immersing in phosphoric acid to pattern the alumina film.
【００１８】本発明の電極端子は、上記の電極端子製造
方法により形成される。The electrode terminal of the present invention is formed by the above-described electrode terminal manufacturing method.
【００１９】[0019]
【実施例】本発明の電極端子製造方法に関する第１及び
第２の実施例について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS First and second embodiments relating to the electrode terminal manufacturing method of the present invention will be described.
【００２０】先ず、本発明の電極端子製造方法に関する
第１の実施例について説明する。First, a first embodiment relating to the electrode terminal manufacturing method of the present invention will be described.
【００２１】図１は、第１の実施例を説明するものであ
り、本発明の電極製造方法を示すための、断面概略図で
ある。FIG. 1 is a schematic sectional view for explaining a first embodiment and showing a method for manufacturing an electrode according to the present invention.
【００２２】図１（ａ）に示す基板１１は、ガラス基板
である。図１（ａ）はガラス基板１１上にスパッタリン
グにより形成された厚さ５ミクロンの銅膜１２が、ドラ
イ或いはケミカルエッチングによりパターン化されたも
のである。The substrate 11 shown in FIG. 1A is a glass substrate. FIG. 1A shows a copper film 12 having a thickness of 5 μm formed on a glass substrate 11 by sputtering and patterned by dry or chemical etching.
【００２３】図１（ｂ）は、銅パターン１２上に銀膜１
３がスパッタリングにより１ミクロン形成されたもので
ある。FIG. 1B shows a silver film 1 on a copper pattern 12.
No. 3 is 1 micron formed by sputtering.
【００２４】図１（ｃ）は、銀膜１３がイオンミリング
処理によりパターン化されたものである。FIG. 1C shows that the silver film 13 is patterned by ion milling.
【００２５】図１（ｄ）は、銀膜１３などの上に、アル
ミナ膜１４が１５ミクロン、ＳｉＯ 2膜１５が１ミクロ
ン、スパッタリングにより形成されたものである。FIG. 1D shows that an aluminum film 13 is formed on a silver film 13 or the like.
Mina film 14 is 15 microns, SiO TwoFilm 15 is 1 micron
, Formed by sputtering.
【００２６】図１（ｅ）は、ＳｉＯ2膜１５がイオンミ
リング処理によりパターン化されたものである。FIG. 1E shows that the SiO 2 film 15 is patterned by ion milling.
【００２７】図１（ｆ）は、アルミナ膜１４が燐酸を用
いたウェットエッチングによりパターン化されたもので
ある。１６は露出した銀膜１３を示す。FIG. 1F shows that the alumina film 14 is patterned by wet etching using phosphoric acid. Reference numeral 16 denotes an exposed silver film 13.
【００２８】次に、本発明の電極端子製造方法に関する
第２の実施例について説明する。Next, a second embodiment relating to the electrode terminal manufacturing method of the present invention will be described.
【００２９】図２は、第２の実施例を説明するものであ
り、本発明の電極製造方法を示すための、断面概略図で
ある。FIG. 2 is a schematic cross-sectional view for explaining the second embodiment and showing a method for manufacturing an electrode according to the present invention.
【００３０】図２（ａ）に示す基板１１は、ガラス基板
である。図２（ａ）はガラス基板１１上にスパッタリン
グにより厚さ５ミクロンの銅膜１２、及び厚さ１ミクロ
ンの銀膜１３が形成されたものである。The substrate 11 shown in FIG. 2A is a glass substrate. FIG. 2A shows a copper film 12 having a thickness of 5 μm and a silver film 13 having a thickness of 1 μm formed on a glass substrate 11 by sputtering.
【００３１】図２（ｂ）は、銅膜１２及び銀膜１３がイ
オンミリング処理によりパターン化されたものである。FIG. 2B shows that the copper film 12 and the silver film 13 are patterned by ion milling.
【００３２】図２（ｃ）は、銀膜１２などの上に、アル
ミナ膜１４が１５ミクロン、ＳｉＯ 2膜１５が１ミクロ
ン、スパッタリングにより形成されたものである。FIG. 2 (c) shows that an aluminum layer 12
Mina film 14 is 15 microns, SiO TwoFilm 15 is 1 micron
, Formed by sputtering.
【００３３】図２（ｄ）は、そのＳｉＯ2膜１５がイオ
ンミリング処理によりパターン化されたものである。FIG. 2D shows that the SiO 2 film 15 is patterned by ion milling.
【００３４】図２（ｇ）は、そのアルミナ膜１４を燐酸
を用いたウェットエッチングによりパターン化されたも
のである。ここで１６は露出した銀膜１３である。FIG. 2G shows the alumina film 14 patterned by wet etching using phosphoric acid. Here, reference numeral 16 denotes an exposed silver film 13.
【００３５】実施例１及び実施例２に於いて、燐酸を用
いたアルミナのウェットエッチングは以下の要領で行っ
た。In Examples 1 and 2, wet etching of alumina using phosphoric acid was performed in the following manner.
【００３６】燐酸をガラス容器に入れ、ホットプレート
上で加温する事により液体の温度を７５度Ｃに保ち、液
体温度にむらがないように撹拌する。浸漬した試料の表
面に気泡が付きエッチングを妨害されるのを防ぐため、
試料表面の気泡は定期的に取り除く。The phosphoric acid is placed in a glass container and heated on a hot plate to maintain the temperature of the liquid at 75 ° C. and to stir the liquid so as not to be uneven. In order to prevent bubbles from sticking to the surface of the immersed sample and hinder the etching,
Air bubbles on the sample surface are removed periodically.
【００３７】ここで重要なのは、銀パターン１６の大き
さがアルミナ１４のエッチング部分よりも大きいことで
ある。What is important here is that the size of the silver pattern 16 is larger than the etched portion of the alumina 14.
【００３８】なお、各層の製法や膜厚およびガラス基板
の材質は、ここに記載したものに限られるものではな
い。各層の製膜方法は、蒸着やスパッター、メッキ等様
々な薄膜製法を用いてもよい。The manufacturing method and thickness of each layer and the material of the glass substrate are not limited to those described here. As a method of forming each layer, various thin film forming methods such as vapor deposition, sputtering, and plating may be used.
【００３９】さらに、燐酸によるウェットエッチング処
理法は本実施例に限定されるものではない。Further, the wet etching method using phosphoric acid is not limited to this embodiment.
【００４０】次に本発明の電極端子製造方法に関する第
３及び第４の実施例について説明する。Next, third and fourth embodiments relating to the electrode terminal manufacturing method of the present invention will be described.
【００４１】先ず、本発明の電極端子製造方法に関する
第３の実施例について説明する。First, a third embodiment relating to the electrode terminal manufacturing method of the present invention will be described.
【００４２】図３は、第３の実施例を説明するものであ
り、本発明の電極製造方法を示すための、断面概略図で
ある。FIG. 3 is a schematic cross-sectional view for explaining the third embodiment and showing a method for manufacturing an electrode according to the present invention.
【００４３】図３（ａ）に示す基板２１は、ガラス基板
である。図３（ａ）はガラス基板２１上に、導体膜２２
としてスパッタリングにより形成された厚さ２ミクロン
の銅膜が、ドライ或いはケミカルエッチングによりパタ
ーン化されたのち、金属膜２３として厚さ０．５ミクロ
ンのクロム膜がスパッタリングにより形成され、ドライ
或いはケミカルエッチングによりパターン化されたもの
である。The substrate 21 shown in FIG. 3A is a glass substrate. FIG. 3A shows a conductive film 22 on a glass substrate 21.
After a copper film having a thickness of 2 μm formed by sputtering is patterned by dry or chemical etching, a chromium film having a thickness of 0.5 μm is formed as a metal film 23 by sputtering, and the metal film is formed by dry or chemical etching. It is patterned.
【００４４】図３（ｂ）は、その金属膜２３等の上に、
アルミナ膜２４が４ミクロン厚でスパッタリングにより
形成されたものである。FIG. 3B shows that the metal film 23 and the like
The alumina film 24 has a thickness of 4 microns and is formed by sputtering.
【００４５】図３（ｃ）は、そのアルミナ膜２４がイオ
ンミリング処理によりパターン化されたものである。FIG. 3C shows the alumina film 24 patterned by ion milling.
【００４６】次に、本発明の電極端子製造方法に関する
第４の実施例について説明する。Next, a fourth embodiment relating to the electrode terminal manufacturing method of the present invention will be described.
【００４７】図４は、第４の実施例を説明するものであ
り、本発明の電極製造方法を示すための、断面概略図で
ある。FIG. 4 is a schematic cross-sectional view for explaining the fourth embodiment and showing a method for manufacturing an electrode according to the present invention.
【００４８】図４（ａ）に示す基板２１は、ガラス基板
である。図４（ａ）は、ガラス基板２１上に、導体膜２
２としてスパッタリングにより厚さ２ミクロンの銅膜が
形成された後、金属膜２３として厚さ０．５ミクロンの
クロム膜がスパッタリングにより形成されたものであ
る。The substrate 21 shown in FIG. 4A is a glass substrate. FIG. 4A shows that a conductive film 2 is formed on a glass substrate 21.
In FIG. 2, a copper film having a thickness of 2 μm is formed by sputtering, and then a chromium film having a thickness of 0.5 μm is formed as a metal film 23 by sputtering.
【００４９】図４（ｂ）は、導体膜２２及び金属膜２３
がイオンミリング処理によりパターン化されたものであ
る。ここで２５はパターン化された金属膜である。な
お、第３の実施例とのちがいは、第４の実施例では、先
に導体膜２２と金属膜２３を形成した後、双方の膜２
２、２３をパターン化する点である。FIG. 4 (b) shows the conductor film 22 and the metal film 23.
Are patterned by ion milling. Here, reference numeral 25 denotes a patterned metal film. Note that, unlike the third embodiment, in the fourth embodiment, the conductor film 22 and the metal film 23 are formed first, and then the two films 2 are formed.
2 and 23 are patterned.
【００５０】図４（ｃ）は、アルミナ膜２４が４ミクロ
ン厚でスパッタリングにより形成されたものである。FIG. 4C shows the case where the alumina film 24 has a thickness of 4 μm and is formed by sputtering.
【００５１】図４（ｄ）は、アルミナ膜２４がイオンミ
リング処理によりパターン化されたものである。FIG. 4D shows the alumina film 24 patterned by ion milling.
【００５２】実施例３及び実施例４に於いて、アルミナ
膜２４のパターン化はクロム膜がエッチングされ銅膜が
露出した段階でドライエッチングを終了した。クロム膜
は導体膜２２として形成された銅膜に対し、視覚的に色
が違うため、銅膜の露出は肉眼、或いは顕微鏡により確
認できる。In Examples 3 and 4, the patterning of the alumina film 24 was completed at the stage when the chromium film was etched and the copper film was exposed. Since the chromium film has a visually different color from the copper film formed as the conductor film 22, the exposure of the copper film can be confirmed with the naked eye or with a microscope.
【００５３】この時重要なのは金属膜２３の色が導体膜
２２と異なっていることと、金属膜パターン２５の大き
さがアルミナ２４のエッチング部分よりも大きいことで
ある。It is important at this time that the color of the metal film 23 is different from that of the conductor film 22 and that the size of the metal film pattern 25 is larger than the etched portion of the alumina 24.
【００５４】なお、各層の製法や膜厚およびガラス基板
２１、導体膜２２、金属膜２３の材質は、ここに記載し
たものに限られるものではない。各層の製膜方法は、蒸
着やスパッター、メッキ等様々な薄膜製法を用いてもよ
い。The manufacturing method and thickness of each layer and the materials of the glass substrate 21, the conductor film 22, and the metal film 23 are not limited to those described here. As a method of forming each layer, various thin film forming methods such as vapor deposition, sputtering, and plating may be used.
【００５５】次に、本発明の電極端子製造方法に関する
第５の実施例について説明する。Next, a fifth embodiment relating to the electrode terminal manufacturing method of the present invention will be described.
【００５６】図５は、第５の実施例を説明するものであ
り、本発明の電極製造方法を示すための、断面概略図で
ある。FIG. 5 is a schematic cross-sectional view for explaining the fifth embodiment and showing a method for manufacturing an electrode according to the present invention.
【００５７】基板３１は、ガラス基板である。まずガラ
ス基板３１上に、導体膜３２としてスパッタリングによ
り厚さ１ミクロンの銅膜が形成された後、金属膜３３と
して厚さ０．５ミクロンのクロム膜がスパッタリングに
より形成される。次に導体膜３２及び金属膜３３がイオ
ンミリング処理によりパターン化される。The substrate 31 is a glass substrate. First, a copper film having a thickness of 1 μm is formed as a conductor film 32 on a glass substrate 31 by sputtering, and then a chromium film having a thickness of 0.5 μm is formed as a metal film 33 by sputtering. Next, the conductor film 32 and the metal film 33 are patterned by ion milling.
【００５８】絶縁膜としてアルミナ膜３４が３ミクロン
厚でスパッタリングにより形成される。その後アルミナ
膜３４がイオンミリング処理によりパターン化される。
アルミナ膜３４のパターン化はクロム膜がエッチングさ
れ銅膜が露出した段階でドライエッチングを終了する。
銅膜の露出は肉眼、或いは顕微鏡により確認する。An alumina film 34 having a thickness of 3 μm is formed by sputtering as an insulating film. Thereafter, the alumina film 34 is patterned by ion milling.
The patterning of the alumina film 34 ends the dry etching when the chromium film is etched and the copper film is exposed.
The exposure of the copper film is confirmed with the naked eye or a microscope.
【００５９】スパッタリングにより厚さ５ミクロンの銅
膜３５、及び厚さ１ミクロンの銀膜３６が形成された
後、銅膜３５及び銀膜３６がイオンミリング処理により
パターン化される。After a copper film 35 having a thickness of 5 μm and a silver film 36 having a thickness of 1 μm are formed by sputtering, the copper film 35 and the silver film 36 are patterned by ion milling.
【００６０】保護膜としてアルミナ膜３７が１５ミクロ
ン、ＳｉＯ2膜３８が１ミクロン、スパッタリングによ
り形成される。As a protective film, an alumina film 37 is formed by 15 μm and an SiO 2 film 38 is formed by 1 μm by sputtering.
【００６１】メタルマスク膜としてＳｉＯ2膜３８がイ
オンミリング処理によりパターン化された後、アルミナ
膜３７が燐酸を用いたウェットエッチングによりパター
ン化される。燐酸を用いたアルミナ膜３７のウェットエ
ッチングは実施例１及び実施例２と同様に行った。After the SiO 2 film 38 as a metal mask film is patterned by ion milling, the alumina film 37 is patterned by wet etching using phosphoric acid. The wet etching of the alumina film 37 using phosphoric acid was performed in the same manner as in Example 1 and Example 2.
【００６２】なお、各層の製法や膜厚およびガラス基板
の材質は、ここに記載したものに限られるものではな
い。各層の製膜方法は、蒸着やスパッター、メッキ等様
々な薄膜製法を用いてもよい。The manufacturing method and thickness of each layer and the material of the glass substrate are not limited to those described here. As a method of forming each layer, various thin film forming methods such as vapor deposition, sputtering, and plating may be used.
【００６３】この時重要なのは金属膜３３の色が導体膜
３２と異なっていることと、重要なのは、金属膜パター
ンの大きさが絶縁膜３４のエッチング部分よりも大きい
ことである。At this time, it is important that the color of the metal film 33 is different from that of the conductor film 32 and that it is important that the size of the metal film pattern is larger than the etched portion of the insulating film 34.
【００６４】燐酸を用いたウェットエッチングで重要な
のは、銀パターン３６の大きさがアルミナ膜３７のエッ
チング部分よりも大きいことである。なお、燐酸による
ウェットエッチング処理法は本実施例に限定されるもの
ではない。What is important in wet etching using phosphoric acid is that the size of the silver pattern 36 is larger than the etched portion of the alumina film 37. The wet etching method using phosphoric acid is not limited to this embodiment.
【００６５】また、絶縁膜３４と保護膜３７のあいだに
回路パターン等のパターン３９を形成させても良い。こ
のパターン３９の材料は任意のものでよいが、銅の場合
は、前記した銅膜３５と同時に形成することが望まし
い。A pattern 39 such as a circuit pattern may be formed between the insulating film 34 and the protective film 37. The material of the pattern 39 may be any material. In the case of copper, it is desirable to form the pattern 39 simultaneously with the copper film 35 described above.
【００６６】さらに、電極端子の形状も本実施例に示さ
れた形状に限定されるものではない。Further, the shape of the electrode terminal is not limited to the shape shown in this embodiment.
【００６７】[0067]
【発明の効果】以上説明してきたように、本発明の電極
端子製造方法を用いることで、ラップ工程なしで端子だ
しができるため、取りしろを設ける必要がなく、従来よ
り短時間で、比較的簡単な方法で良好な電極端子を製造
することができる。As described above, by using the electrode terminal manufacturing method of the present invention, terminals can be set out without a wrapping step. Good electrode terminals can be manufactured by a simple method.
【図１】本発明の第１の実施例の製造方法を説明するた
めの断面図である。FIG. 1 is a cross-sectional view for explaining a manufacturing method according to a first embodiment of the present invention.
【図２】本発明の第２の実施例の製造方法を説明するた
めの断面図である。FIG. 2 is a cross-sectional view for explaining a manufacturing method according to a second embodiment of the present invention.
【図３】本発明の第３の実施例の製造方法を説明するた
めの断面図である。FIG. 3 is a cross-sectional view for explaining a manufacturing method according to a third embodiment of the present invention.
【図４】本発明の第４の実施例の製造方法を説明するた
めの断面図である。FIG. 4 is a cross-sectional view for explaining a manufacturing method according to a fourth embodiment of the present invention.
【図５】本発明の第５の実施例の製造方法を説明するた
めの断面図である。FIG. 5 is a cross-sectional view for explaining a manufacturing method according to a fifth embodiment of the present invention.
１１ 基板 １２ 銅膜 １３ 銀膜 １４ アルミナ膜 １５ ＳｉＯ２膜 １６ 銀パターン ２１ 基板 ２２ 導体膜 ２３ 金属膜 ２４ 保護膜 ２５ 金属膜パターン ３１ 基板 ３２ 導体膜 ３３ 金属膜 ３４ 絶縁膜 ３５ 銅膜 ３６ 銀膜 ３７ アルミナ膜 ３８ ＳｉＯ２膜 ３９ パターン DESCRIPTION OF SYMBOLS 11 Substrate 12 Copper film 13 Silver film 14 Alumina film 15 SiO2 film 16 Silver pattern 21 Substrate 22 Conductor film 23 Metal film 24 Protective film 25 Metal film pattern 31 Substrate 32 Conductor film 33 Metal film 34 Insulating film 35 Copper film 36 Silver film 37 Alumina film 38 SiO2 film 39 Pattern
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/92 ６０４Ｒ ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/92 604R
Claims (11)
と、前記銅膜をパターン化する工程と、前記銅パターン
上に銀を製膜する工程と、前記銀膜をパターン化する工
程と、前記銀パターン上にアルミナを製膜する工程と、
燐酸に浸漬し前記アルミナ膜をパターン化する工程とを
備えたことを特徴とする電極端子製造方法。A step of forming copper as a conductor on a substrate; a step of patterning the copper film; a step of forming silver on the copper pattern; and a step of patterning the silver film. Forming a film of alumina on the silver pattern;
Dipping the alumina film in phosphoric acid to pattern the alumina film.
と、前記銅膜をパターン化する工程と、前記銅パターン
上に銀を製膜する工程と、前記銀膜をパターン化する工
程と、前記銀パターン上にアルミナを製膜する工程と、
前記アルミナ膜上に酸化シリコンを製膜する工程と、前
記酸化シリコン膜をパターン化する工程と、燐酸に浸漬
し前記アルミナ膜をパターン化する工程とを備えたこと
を特徴とする電極端子製造方法。2. A step of forming copper as a conductor on a substrate, a step of patterning the copper film, a step of forming silver on the copper pattern, and a step of patterning the silver film. Forming a film of alumina on the silver pattern;
An electrode terminal manufacturing method, comprising: forming a silicon oxide film on the alumina film; patterning the silicon oxide film; and immersing in a phosphoric acid to pattern the alumina film. .
と、前記銅膜上に銀を製膜する工程と、前記銅膜と銀膜
をパターン化する工程と、前記銅と前記銀のパターン上
にアルミナを製膜する工程と、燐酸に浸漬し前記アルミ
ナ膜をパターン化する工程とを備えたことを特徴とする
電極端子製造方法。3. A step of forming copper as a conductor on a substrate, a step of forming silver on the copper film, a step of patterning the copper film and the silver film, A method for producing an electrode terminal, comprising: a step of forming an alumina film on a pattern; and a step of immersing the alumina film in phosphoric acid to pattern the alumina film.
と、前記銅膜上に銀を製膜する工程と、前記銅膜と銀膜
をパターン化する工程と、前記銅と前記銀のパターン上
にアルミナを製膜する工程と、前記アルミナ膜上に酸化
シリコンを製膜する工程と、前記酸化シリコン膜をパタ
ーン化する工程と、燐酸に浸漬し前記アルミナ膜をパタ
ーン化する工程とを備えたことを特徴とする電極端子製
造方法。4. A step of forming copper as a conductor on a substrate; a step of forming silver on the copper film; a step of patterning the copper film and the silver film; A step of forming alumina on the pattern, a step of forming silicon oxide on the alumina film, a step of patterning the silicon oxide film, and a step of immersing in phosphoric acid to pattern the alumina film. A method for manufacturing an electrode terminal, comprising:
子製造方法により製造されたことを特徴とする電極端
子。5. An electrode terminal manufactured by the method for manufacturing an electrode terminal according to claim 1.
と、前記導体上に前記導体と視覚的に色の違う金属パタ
ーンを形成する工程と、前記導体と前記金属膜のパター
ン上に保護膜として絶縁体を製膜する工程と、エッチン
グにより前記保護膜をパターン化する工程とを備え、前
記保護膜のパターン化工程に於いて前記金属膜がエッチ
ングされ前記導体が露出した段階で前記エッチングを終
了することを特徴とする電極端子製造方法。6. A step of forming a conductor pattern on a substrate; a step of forming a metal pattern visually different in color from the conductor on the conductor; and forming a protective film on the pattern of the conductor and the metal film. A step of forming an insulator; and a step of patterning the protective film by etching. The etching is terminated when the metal film is etched and the conductor is exposed in the patterning step of the protective film. A method for manufacturing an electrode terminal.
クロムを、前記保護膜としてアルミナを用いることを特
徴とする請求項６記載の電極端子製造方法。7. The method according to claim 6, wherein copper is used as the conductor, chromium is used as the metal film, and alumina is used as the protective film.
製造されたことを特徴とする電極端子。8. An electrode terminal manufactured by the electrode terminal manufacturing method according to claim 7.
と、前記銅膜上にクロムを製膜する工程と、前記銅膜と
クロム膜をパターン化する工程と、前記導体と前記クロ
ムのパターン上にアルミナを製膜する工程と、ドライエ
ッチングにより前記アルミナ膜をパターン化し前記クロ
ム膜がエッチングされ前記導体が露出した段階でドライ
エッチングを終了する工程と、エッチングされた部分
に、第２の導体として銅を製膜する工程と、前記第２の
導体上に銀を製膜する工程と、前記銅膜と前記銀膜をパ
ターン化する工程と、そのパターン化された膜の上に第
２のアルミナ膜を製膜する工程と、前記第２のアルミナ
膜上に酸化シリコンを製膜する工程と、前記酸化シリコ
ン膜をパターン化する工程と、燐酸に浸漬し前記第２の
アルミナ膜をパターン化する工程とを備えたことを特徴
とする電極端子製造方法。9. A step of forming copper as a conductor on a substrate, a step of forming chromium on the copper film, a step of patterning the copper film and the chromium film, A step of forming alumina on the pattern, a step of patterning the alumina film by dry etching and ending the dry etching at a stage where the chromium film is etched and the conductor is exposed, Forming a copper film as a conductor, forming a silver film on the second conductor, patterning the copper film and the silver film, and forming a second film on the patterned film. Forming an alumina film, forming silicon oxide on the second alumina film, patterning the silicon oxide film, and immersing the silicon oxide film in phosphoric acid to pattern the second alumina film. Conversion And a step of manufacturing the electrode terminal.
り製造されたことを特徴とする電極端子。10. An electrode terminal manufactured by the electrode terminal manufacturing method according to claim 9.
て形成された、前記アルミナのエッチング部分よりも大
きいことを特徴とする請求項１〜４、６、７、９のいず
れかに記載の電極端子製造方法。11. The method according to claim 1, wherein a size of the silver pattern is larger than an etched portion of the alumina formed by immersing the silver pattern in phosphoric acid. Electrode terminal manufacturing method.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9114902A JPH10308397A (en) | 1997-05-02 | 1997-05-02 | Electrode terminal and manufacture therefor |
| DE19819517A DE19819517A1 (en) | 1997-05-02 | 1998-04-30 | Electrode connection production for electronic component |
| KR1019980015839A KR100299875B1 (en) | 1997-05-02 | 1998-05-02 | Electrode Terminal and Manufacturing Method of Electrode Terminal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9114902A JPH10308397A (en) | 1997-05-02 | 1997-05-02 | Electrode terminal and manufacture therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10308397A true JPH10308397A (en) | 1998-11-17 |
Family
ID=14649498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9114902A Pending JPH10308397A (en) | 1997-05-02 | 1997-05-02 | Electrode terminal and manufacture therefor |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH10308397A (en) |
| KR (1) | KR100299875B1 (en) |
| DE (1) | DE19819517A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019179831A (en) * | 2018-03-30 | 2019-10-17 | 新光電気工業株式会社 | Wiring board and method for manufacturing wiring board |
| CN111629532A (en) * | 2020-07-07 | 2020-09-04 | 珠海景旺柔性电路有限公司 | Processing method for improving alignment precision of covering film |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04312924A (en) * | 1990-11-21 | 1992-11-04 | Seiko Instr Inc | Manufacture of semiconductor device |
-
1997
- 1997-05-02 JP JP9114902A patent/JPH10308397A/en active Pending
-
1998
- 1998-04-30 DE DE19819517A patent/DE19819517A1/en not_active Withdrawn
- 1998-05-02 KR KR1019980015839A patent/KR100299875B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019179831A (en) * | 2018-03-30 | 2019-10-17 | 新光電気工業株式会社 | Wiring board and method for manufacturing wiring board |
| CN111629532A (en) * | 2020-07-07 | 2020-09-04 | 珠海景旺柔性电路有限公司 | Processing method for improving alignment precision of covering film |
| CN111629532B (en) * | 2020-07-07 | 2021-09-28 | 珠海景旺柔性电路有限公司 | Processing method for improving alignment precision of covering film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100299875B1 (en) | 2001-11-30 |
| DE19819517A1 (en) | 1998-11-05 |
| KR19980086724A (en) | 1998-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0082515A2 (en) | Method for forming coplanar conductor/insulator films | |
| JPS588579B2 (en) | hand tai souchi no seizou houhou | |
| US5091061A (en) | Silicon substrate having porous oxidized silicon layers and its production method | |
| KR100253394B1 (en) | Method for fabricating gate electrode having gate insulation film | |
| JPH10308397A (en) | Electrode terminal and manufacture therefor | |
| JPH0990415A (en) | Liquid crystal display device and its manufacture | |
| JPH0837233A (en) | Manufacture of semiconductor device | |
| KR970015788A (en) | Metal layer formation method | |
| JP2533088B2 (en) | Method of manufacturing thermal head | |
| JP3378708B2 (en) | Manufacturing method of diffraction grating | |
| KR100206896B1 (en) | Method for forming contact of bypola device | |
| JPH0114701B2 (en) | ||
| JPS5852341B2 (en) | Manufacturing method of semiconductor device | |
| JPS5827664B2 (en) | Method for manufacturing a device with a flat surface | |
| JPS61130061A (en) | Manufacture of thermal head | |
| JPS6030101B2 (en) | Pattern formation method | |
| JPS6226843A (en) | Formation of electrode metal wiring pattern | |
| JPS6261334A (en) | Formation of pattern | |
| JPS60207336A (en) | Exposure for photoetching | |
| JPS5923373A (en) | Manufacture of electrode for electrochromic display | |
| JPH01119019A (en) | Manufacture of semiconductor device | |
| JPH06175340A (en) | Original plate for forming fine pattern | |
| JPH05250634A (en) | Production of thin-film magnetic head | |
| JPS6151968A (en) | Manufacture of semiconductor device | |
| JPS6225425A (en) | Etching method for surface protective film |