JPH10307788A - Bus bridge - Google Patents

Bus bridge

Info

Publication number
JPH10307788A
JPH10307788A JP9116931A JP11693197A JPH10307788A JP H10307788 A JPH10307788 A JP H10307788A JP 9116931 A JP9116931 A JP 9116931A JP 11693197 A JP11693197 A JP 11693197A JP H10307788 A JPH10307788 A JP H10307788A
Authority
JP
Japan
Prior art keywords
bus
master
bridge
slave
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9116931A
Other languages
Japanese (ja)
Inventor
Yasuhide Shibata
泰秀 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9116931A priority Critical patent/JPH10307788A/en
Publication of JPH10307788A publication Critical patent/JPH10307788A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To evade overhead for useless retrial and to prevent the throughput of a bus from being reduced by outputting a retrial response to a current bus master only when a response from a slave is delayed. SOLUTION: The bus bridge 10 is constituted so as to connect a bus A connected to a bus master A11 to a bus B connected to a bus slave B21. The bridge 10 is provided with a response time monitoring means 101 for monitoring the time of a response from the slave B21, and if the means 101 detects the absence of an access completion response from the slave B21 within a fixed time at the time of accessing the slave B21 from the master A11 through the bridge 10, the bridge 10 transmits a retrial signal to the master A11 and opens the bus A. At the time of detecting the access completion response within the fixed time, the bridge 10 allows the master A11 to hold the bus A.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、コンピュータの2
つのバス(Bus)を接続するバスブリッジ(Busb
ridge)に関する。バスマスタがバスブリッジを介
してバススレーブをアクセスする時、一般にバスのプロ
トコルの変換を伴うため、同一バス上のスレーブをアク
セスする時に対してアクセス時間が長くかかる。する
と、あるマスタがバスブリッジを介してバススレーブを
アクセスしている間は、他のバスマスタがバスを使用す
ることができなくなり、バス全体のスループットが低下
してしまう。このスループットの低下を防止する技術が
望まれている。
BACKGROUND OF THE INVENTION 1. Field of the Invention
Bus (Busb) connecting two buses (Bus)
Ridge). When a bus master accesses a bus slave via a bus bridge, it generally involves a change in the protocol of the bus, so that an access time is longer than when a slave on the same bus is accessed. Then, while one master is accessing the bus slave via the bus bridge, the other bus masters cannot use the bus, and the throughput of the entire bus decreases. There is a need for a technique for preventing this decrease in throughput.

【0002】[0002]

【従来の技術】この問題を回避するために従来の技術と
して“ディレイドトランザクション”と呼ばれる手法が
あった。当手法は、バスの持つリトライ機能を利用した
ものである。
2. Description of the Related Art To avoid this problem, there has been a technique called "delayed transaction" as a conventional technique. This method uses the retry function of the bus.

【0003】例をあげて説明すると、図2において、バ
スマスタA11がいまバススレーブB21をアクセスし
ようとするとき、バスブリッジは先ずバスマスタA11
の要求を受けつけ要求された内容(目的のスレーブ名、
アドレス、データの属性など)を内部に保持し、バスマ
スタA11に対してリトライ応答を行う。リトライ応答
を受け取ったバスマスタA11はバスAを一旦開放し、
一定時間まってから同じアクセス(バススレーブB21
のアクセス)を再実行する。
For example, in FIG. 2, when the bus master A11 tries to access the bus slave B21 in FIG.
And the requested contents (target slave name,
Address, data attributes, etc.), and sends a retry response to the bus master A11. The bus master A11 that has received the retry response releases the bus A once,
After a certain time, the same access (bus slave B21)
Access) again.

【0004】この間にバスブリッジはバスマスタA11
が要求したバスBへのアクセスを行い、バススレーブB
21に対してデータの転送、あるいは受信を行う。バス
ブリッジは、バススレーブB21のアクセスが完了する
まではバスマスタA11の再実行要求を受け付けない。
During this time, the bus bridge is connected to the bus master A11.
Performs access to the bus B requested by the
Data transfer or reception is performed with respect to. The bus bridge does not accept the re-execution request of the bus master A11 until the access of the bus slave B21 is completed.

【0005】このように、リトライ応答を受け取ったバ
スマスタは、一旦バスを開放するので他のバスマスタ
(例えば、バスマスタA12,A13)はバスを使用す
ることができ、バスAのスループットを低下させること
はなかった。
As described above, the bus master receiving the retry response once releases the bus, so that other bus masters (for example, the bus masters A12 and A13) can use the bus, and the throughput of the bus A cannot be reduced. Did not.

【0006】[0006]

【発明が解決しようとする課題】前記のような従来の
“ディレイドトランザクション”方式では、バスブリッ
ジは必ず要求してきたバスマスタに対してリトライ応答
を行う。このため、バスマスタがアクセスを再実行する
ときには最初のときと同じバスのプロトコルを行わねば
ならない。このバスのプロトコルは、実装しているバス
によって異なるが、一般的には、バスの使用権(バス
マスタ権)の獲得、アドレスの送信、データの属性
(リード又はライト、データの量等)の送信、データ
の送信(データ送信時)がある。
In the above-mentioned conventional "delayed transaction" system, the bus bridge always sends a retry response to the requesting bus master. Therefore, when the bus master re-executes access, it must perform the same bus protocol as the first time. The protocol of this bus varies depending on the installed bus, but in general, the right to use the bus (bus master right) is acquired, the address is transmitted, and the attribute of data (read or write, amount of data, etc.) is transmitted. And data transmission (at the time of data transmission).

【0007】従って、バスの再実行には前記オーバヘッ
ド(〜)が伴う。今仮にあるマスタがアクセス中に
他のマスタがバスを使用しないとすると、リトライのた
めのオーバヘッドが無駄に追加されてしまうことになっ
ていた。
Therefore, the re-execution of the bus is accompanied by the overhead (オ ー バ). If it is assumed that one master is accessing the bus while another master does not use the bus, the overhead for the retry would be wasted.

【0008】本発明は、このような従来の課題を解決
し、スレーブからの応答が遅いとき、あるいは他のバス
マスタからのバス使用要求があったときのみ、現在のバ
スマスタへリトライ応答を行うことにより、無駄なリト
ライに対するオーバヘッドを回避してバスのスループッ
トの低下を防止することを目的とする。
The present invention solves such a conventional problem, and performs a retry response to the current bus master only when the response from the slave is slow or when there is a bus use request from another bus master. It is another object of the present invention to prevent a decrease in bus throughput by avoiding an overhead for useless retries.

【0009】[0009]

【課題を解決するための手段】図1は本発明の原理説明
図である。図1中、10はバスブリッジ、101は応答
時間監視手段、A、Bはバス、A11、A12はバスマ
スタ、B21はバススレーブである。
FIG. 1 is a diagram illustrating the principle of the present invention. In FIG. 1, 10 is a bus bridge, 101 is a response time monitoring means, A and B are buses, A11 and A12 are bus masters, and B21 is a bus slave.

【0010】本発明は前記従来の課題を解決するため次
のように構成した。 (1):バスマスタA11が接続されたバスAとバスス
レーブB21が接続されたバスBとを接続するバスブリ
ッジ10において、該バスブリッジ10に前記バススレ
ーブB21からの応答の時間監視を行う応答時間監視手
段101を備え、前記バスマスタA11が前記バススレ
ーブB21に前記バスブリッジ10を介してアクセスを
行う時に、前記応答時間監視手段101が、前記バスス
レーブB21から一定時間内にアクセス完了応答がない
ことを検出した場合、前記バスマスタA11に対してリ
トライを送信してバスAを開放させ、前記一定時間内に
アクセス完了応答を検出した場合は前記バスマスタA1
1にバスAを保持させたままとする。
The present invention is configured as follows to solve the above-mentioned conventional problems. (1): In the bus bridge 10 connecting the bus A to which the bus master A11 is connected and the bus B to which the bus slave B21 is connected, a response time for monitoring the bus bridge 10 for a response time from the bus slave B21. When the bus master A11 accesses the bus slave B21 via the bus bridge 10, the response time monitoring means 101 does not receive an access completion response from the bus slave B21 within a predetermined time. Is detected, a retry is transmitted to the bus master A11 to release the bus A. If an access completion response is detected within the predetermined time, the bus master A1 is detected.
1 keeps the bus A held.

【0011】(2):バスマスタA11、A12が接続
されたバスAとバススレーブB21が接続されたバスB
とを接続するバスブリッジ10において、該バスブリッ
ジ10にバスマスタ権要求の監視を行うバスマスタ権要
求監視手段を備え、前記バスマスタA11が前記バスス
レーブB21に前記バスブリッジ10を介してアクセス
を行う時に、前記バスマスタ権要求監視手段が、現在ア
クセス中のバスマスタA11以外のバスマスタA12が
同じバスを使用しようとする要求を検出した場合、前記
現在アクセス中の前記バスマスタA11に対してリトラ
イを送信して前記同じバスAを開放させる。
(2): Bus A to which bus masters A11 and A12 are connected and bus B to which bus slave B21 is connected
A bus master right request monitoring means for monitoring a bus master right request in the bus bridge 10, and when the bus master A11 accesses the bus slave B21 via the bus bridge 10, When the bus master right request monitoring means detects a request to use the same bus by a bus master A12 other than the currently accessed bus master A11, the bus master right request monitoring means transmits a retry to the currently accessed bus master A11 and Release bus A.

【0012】(3):前記(1)又は(2)のバスブリ
ッジにおいて、バスブリッジ10内にバス調停部を備
え、該バス調停部で前記バスA、Bの使用権の調停を行
う。 (作用)前記構成に基づく作用を説明する。
(3) In the bus bridge of (1) or (2), a bus arbitration unit is provided in the bus bridge 10, and the bus arbitration unit arbitrates the right to use the buses A and B. (Operation) The operation based on the above configuration will be described.

【0013】バスマスタA11がバスブリッジ10を介
してバススレーブB21にアクセスを行う時に、前記バ
スブリッジ10内の応答時間監視手段101で、前記バ
ススレーブB21から一定時間内にアクセス完了応答が
ないことを検出した場合、前記バスマスタA11に対し
てリトライを送信してバスAを開放させ、前記一定時間
内にアクセス完了応答を検出した場合は前記バスマスタ
A11にバスAを保持させたままとする。このため、バ
ススレーブからの応答が遅いときのみ現在のバスマスタ
A11へリトライ応答が行われるので、従来のディレイ
ドトランザクション方式に比べむだなリトライに対する
オーバヘッドが回避できバスのスループットの低下を防
止できる。
When the bus master A11 accesses the bus slave B21 via the bus bridge 10, the response time monitoring means 101 in the bus bridge 10 confirms that there is no access completion response from the bus slave B21 within a predetermined time. If detected, a retry is transmitted to the bus master A11 to release the bus A. If an access completion response is detected within the predetermined time, the bus master A11 keeps the bus A held. For this reason, a retry response is made to the current bus master A11 only when the response from the bus slave is slow, so that useless retry overhead can be avoided as compared with the conventional delayed transaction method, and a decrease in bus throughput can be prevented.

【0014】また、バスマスタA11がバスブリッジ1
0を介してバススレーブB21にアクセスを行う時に、
前記バスブリッジ10内のバスマスタ権要求監視手段
で、現在アクセス中のバスマスタA11以外のバスマス
タA12が同じバスを使用しようとする要求を検出した
場合、現在アクセス中の前記バスマスタA11に対して
リトライを送信して同じバスAを開放させる。このた
め、他のバスマスタからのバス使用要求があったときの
み現在のバスマスタA11へリトライ応答が行われるの
で、従来のディレイドトランザクション方式に比べむだ
なリトライに対するオーバヘッドが回避できバスのスル
ープットの低下を防止できる。
The bus master A11 is connected to the bus bridge 1
0 to access the bus slave B21 via
When the bus master right request monitoring means in the bus bridge 10 detects a request to use the same bus other than the currently accessed bus master A11, a retry is transmitted to the currently accessed bus master A11. To release the same bus A. For this reason, a retry response is sent to the current bus master A11 only when there is a bus use request from another bus master, so that unnecessary overhead for retry can be avoided as compared with the conventional delayed transaction method, and a decrease in bus throughput is prevented. it can.

【0015】さらに、前記バスブリッジ10内にバス調
停部を備え、該バス調停部で前記バスA、Bの使用権の
調停を行う。このため、バスブリッジ10内部でバス調
停ができバスマスタA11へのリトライ応答を効率良く
行うことができる。
Further, a bus arbitration unit is provided in the bus bridge 10, and the bus arbitration unit arbitrates the right to use the buses A and B. Therefore, bus arbitration can be performed inside the bus bridge 10, and a retry response to the bus master A11 can be efficiently performed.

【0016】[0016]

【発明の実施の形態】図2〜図7は本発明の実施の形態
を示した図であり、以下、図面に基づいて本発明の実施
の形態を説明する。 (1):2種類のバス接続の説明 図2は2種類のバス接続の説明図である。図2におい
て、バスブリッジ10で、2種類のバスAとバスBを接
続している。バスAには、複数のバスマスタA11、A
12、A13と複数のバススレーブA21、A22が接
続されている。バスBには、複数のバスマスタB11、
B12と複数のバススレーブB21、B22が接続され
ている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 2 to 7 are views showing an embodiment of the present invention. Hereinafter, an embodiment of the present invention will be described with reference to the drawings. (1): Description of two types of bus connections FIG. 2 is an explanatory diagram of two types of bus connections. In FIG. 2, a bus bridge 10 connects two types of buses A and B. A plurality of bus masters A11, A
12 and A13 are connected to a plurality of bus slaves A21 and A22. The bus B includes a plurality of bus masters B11,
B12 and a plurality of bus slaves B21 and B22 are connected.

【0017】バスブリッジ10は、バスAとバスBを接
続しており、このバスブリッジ10を介してバスマスタ
A11、A12、A13はバススレーブB21、B22
を、バスマスタB11、B12はバススレーブA21、
A22をアクセスすることができる。
The bus bridge 10 connects the bus A and the bus B, and the bus masters A11, A12, A13 are connected to the bus slaves B21, B22 via the bus bridge 10.
And bus masters B11 and B12 are bus slaves A21,
A22 can be accessed.

【0018】バスAは、バスマスタA11、A12、A
13がアドレス及び制御信号をこのバス上に出力するこ
とによりバススレーブA21、A22との間でデータの
送受信を行うものである。バスBは、バスマスタB1
1、B12がアドレス及び制御信号をこのバス上に出力
することによりバススレーブB21、B22との間でデ
ータの送受信を行うものである。
The bus A has bus masters A11, A12, A
13 transmits and receives data to and from the bus slaves A21 and A22 by outputting address and control signals on this bus. Bus B is bus master B1
1 and B12 transmit and receive data to and from the bus slaves B21 and B22 by outputting address and control signals on this bus.

【0019】バスマスタA11、A12、A13は、バ
スA上のバスマスタ(例えば、プロセッサ)であり、当
バスに直接接続されたバススレーブに対してアクセスで
きるものである。バススレーブA21、A22は、バス
Aのバススレーブ(例えば、メモリ、I/Oコントロー
ラ)であり、当バス上のバスマスタA11、A12、A
13からの要求に従ってデータの送受信を行うものであ
る。
The bus masters A11, A12, and A13 are bus masters (for example, processors) on the bus A, and can access a bus slave directly connected to the bus. The bus slaves A21 and A22 are bus slaves of the bus A (for example, a memory and an I / O controller), and the bus masters A11, A12, and A on the bus A
13 to transmit and receive data in accordance with a request from the H.13.

【0020】バスマスタB11、B12は、バスB上の
バスマスタであり、当バスに直接接続されたバススレー
ブに対してアクセスできるものである。バススレーブB
21、B22は、バスBのバススレーブであり、当バス
上のバスマスタB11、B12からの要求に従ってデー
タの送受信を行うものである。
The bus masters B11 and B12 are bus masters on the bus B and can access a bus slave directly connected to the bus. Bus slave B
Reference numerals 21 and B22 denote bus slaves of the bus B, which transmit and receive data according to requests from the bus masters B11 and B12 on the bus.

【0021】(2):バスブリッジの説明 図3はバスブリッジの説明図である。図3において、バ
スブリッジ10の上下には、それぞれバスAとバスBが
接続されている。バスブリッジ10には、バス調停回路
11、12、ステートマシン13、14、バスの信号制
御回路15、16、アドレスコマンド、データバッファ
17、18が設けてある。
(2) Description of Bus Bridge FIG. 3 is an explanatory diagram of the bus bridge. In FIG. 3, a bus A and a bus B are connected above and below the bus bridge 10, respectively. The bus bridge 10 includes bus arbitration circuits 11 and 12, state machines 13 and 14, bus signal control circuits 15 and 16, address commands, and data buffers 17 and 18.

【0022】このバスブリッジ10は、代表的なディレ
イドトランザクションを実現するブロック図である。バ
ス調停回路11は、バスAに接続されたバスマスタA1
1、A12、A13からのバス使用要求信号を受け付け
所定の優先順位に従いバスAの使用許可信号を応答する
ものである。バス調停回路12は、バスBに接続された
バスマスタB11、B12からのバス使用要求信号を受
け付け所定の優先順位に従いバスBの使用許可信号を応
答するものである。
This bus bridge 10 is a block diagram for realizing a typical delayed transaction. The bus arbitration circuit 11 includes a bus master A1 connected to the bus A.
1, the bus use request signals from A12 and A13 are received and a bus A use permission signal is responded according to a predetermined priority. The bus arbitration circuit 12 receives a bus use request signal from the bus masters B11 and B12 connected to the bus B, and responds with a bus B use permission signal according to a predetermined priority.

【0023】ステートマシン13は、バスAのステート
マシンであり、バスブリッジ10がバスAのマスタにな
った時に、あるいはスレーブとして他のマスタに選択さ
れた時に、バスAのプロトコルに従ってバスAの操作を
行うための制御を行うものである。ステートマシン14
は、バスBのステートマシンであり、バスブリッジ10
がバスBのマスタになった時に、あるいはスレーブとし
て他のマスタに選択された時に、バスBのプロトコルに
従ってバスBの操作を行うための制御を行うものであ
る。
The state machine 13 is a state machine of the bus A. When the bus bridge 10 becomes a master of the bus A or is selected by another master as a slave, the operation of the bus A is performed according to the protocol of the bus A. The control for performing is performed. State machine 14
Is a state machine of the bus B, and the bus bridge 10
When the device becomes a master of the bus B or is selected as a slave by another master, the control for operating the bus B is performed according to the protocol of the bus B.

【0024】バスの信号制御回路15は、外部のバスA
からの入力信号をステートマシン13に伝達し、またス
テートマシン13の指示に従って外部のバスAに信号を
出力するものである。バスの信号制御回路16は、外部
のバスBからの入力信号をステートマシン14に伝達
し、またステートマシン14の指示に従って外部のバス
Bに信号を出力するものである。
The bus signal control circuit 15 is connected to an external bus A
Is transmitted to the state machine 13 and a signal is output to an external bus A in accordance with an instruction from the state machine 13. The bus signal control circuit 16 transmits an input signal from the external bus B to the state machine 14, and outputs a signal to the external bus B according to an instruction from the state machine 14.

【0025】アドレスコマンド、データバッファ17
は、外部のバスマスタA11、A12、A13の発行し
たバスのトランザクションの情報が格納されるものであ
る。アドレスコマンド、データバッファ18は、外部の
バスマスタB11、B12の発行したバスのトランザク
ションの情報が格納されるものである。
Address command, data buffer 17
Stores information on bus transactions issued by external bus masters A11, A12, and A13. The address command and data buffer 18 stores information on bus transactions issued by the external bus masters B11 and B12.

【0026】なお、前記バス調停回路11、12は、バ
スブリッジ10の内部に設けられているためバスマスタ
へのリトライ応答を効率良く行うことができるが、バス
ブリッジ10の外部に設けることもできる。
Although the bus arbitration circuits 11 and 12 are provided inside the bus bridge 10, the bus arbitration circuits 11 and 12 can efficiently perform a retry response to the bus master. However, they can be provided outside the bus bridge 10.

【0027】(バスブリッジの動作例の説明)バスA上
のバスマスタA11がバスBのバススレーブB21をリ
ードアクセスする場合を例にあげて説明する。
(Explanation of Operation Example of Bus Bridge) A case where the bus master A11 on the bus A makes a read access to the bus slave B21 of the bus B will be described as an example.

【0028】:バス使用権の獲得 先ず、バスA上のバスマスタA11がバストランザクシ
ョンを開始するためにバス使用要求をバス調停回路11
のバス調停部に発行する。バス調停回路11は、現在の
バストランザクションが終了し他に優先順位が高いバス
マスタが要求をあげていないことを確認すると、当該マ
スタA11にバス使用許可を応答する。
First, the bus master A11 on the bus A sends a bus use request to the bus arbitration circuit 11 to start a bus transaction.
Issued to the bus arbitration section of When the bus arbitration circuit 11 confirms that the current bus transaction has been completed and no other bus master having a higher priority has given a request, the bus arbitration circuit 11 responds to the master A 11 with permission to use the bus.

【0029】:バストランザクションの開始 バスマスタA11は、使用権を獲得すると、バスAに対
してアドレス及びリード、サイズなどの情報を含んだ属
性(アトリビュート)情報を出力する。バスブリッジ1
0は、この情報から当バスマスタA11がバスB上のバ
ススレーブB11をリードアクセスしていることを確認
すると、バスマスタA11の識別情報、バスのアドレ
ス、アトリビュート情報をアドレスコマンド、データバ
ッファ17のバッファに格納する。また、バスBをアク
セスするためにバス調停回路12にバス使用要求を発行
する。
When the bus master A11 acquires the right to use, the bus master A11 outputs attribute (attribute) information including information such as an address, a read, and a size to the bus A. Bus bridge 1
0 confirms that the bus master A11 has read access to the bus slave B11 on the bus B from this information, and sends the identification information of the bus master A11, the address of the bus, and the attribute information to the address command and the buffer of the data buffer 17. Store. Further, a bus use request is issued to the bus arbitration circuit 12 to access the bus B.

【0030】:リトライ応答 この時バスAはバスマスタA11が専有しているため、
バスブリッジ10は、バスマスタA11に対してリトラ
イ応答を発行し、バスAを開放させるとともに後で同じ
バストランザクションを発行することを要求する。
At this time, the bus A is occupied by the bus master A11.
The bus bridge 10 issues a retry response to the bus master A11, requesting that the bus A be released and that the same bus transaction be issued later.

【0031】:バスBのアクセス アドレスコマンド、データバッファ17のバッファに格
納された情報を元にバスブリッジ10は、バスBの使用
権を獲得するとバスBのトランザクションを開始する。
バススレーブB11からのリードデータがバスBに出力
されると、アドレスコマンド、データバッファ17のバ
ッファの中の該当する領域にデータを格納する。
Bus Bus Access Based on the address command and the information stored in the buffer of the data buffer 17, the bus bridge 10 starts a bus B transaction upon acquiring the right to use the bus B.
When the read data from the bus slave B11 is output to the bus B, the data is stored in a corresponding area in the buffer of the address command and data buffer 17.

【0032】:バスマスタのリトライ リトライ応答をバスブリッジ10から受け取ったバスマ
スタA11は一旦バスAを開放した後、再び同じバスト
ランザクションを開始する。バスマスタA11は、バス
使用権を獲得した後以前と同じアドレス、アトリビュー
ト情報をバスAに出力する。
The bus master A11 having received the retry response from the bus bridge 10 once releases the bus A, and starts the same bus transaction again. After acquiring the right to use the bus, the bus master A11 outputs the same address and attribute information as before to the bus A.

【0033】:バスブリッジ10は、アドレスコマン
ド、データバッファ17のバッファに格納されているバ
スマスタA11の識別情報およびアドレス、アトリビュ
ート情報と現在のバスAの情報とが一致したことを確認
すると、バスBにアクセスしないでアドレスコマンド、
データバッファ17のバッファに格納されているデータ
をバスAに出力しバスマスタA11に応答する。
When the bus bridge 10 confirms that the address command, the identification information, address, and attribute information of the bus master A 11 stored in the buffer of the data buffer 17 match the current information of the bus A, the bus B Without accessing the address command,
The data stored in the buffer of the data buffer 17 is output to the bus A and responds to the bus master A11.

【0034】この動作において、バスAのバスマスタA
11が一旦バスAを開放している間に別のバスマスタが
バスAを使用することができるのでバスの使用効率が良
くなる。
In this operation, the bus master A of the bus A
While the bus 11 has once released the bus A, another bus master can use the bus A, so that the bus use efficiency is improved.

【0035】(3):時間監視方式の説明 時間監視方式では、バスブリッジ内部に時間監視(タイ
マ監視)手段である時間監視機構を実装し、一定時間を
経過してもバススレーブからの応答が完了しないとき
は、バスマスタに対してリトライ応答をかえしてディレ
イドトランザクションを行う。そして、もしこの一定時
間内にバススレーブからの応答がある場合はバスを保持
したまま転送を行うものである。
(3): Description of the time monitoring method In the time monitoring method, a time monitoring mechanism, which is time monitoring (timer monitoring) means, is mounted inside the bus bridge, and a response from the bus slave is returned even after a certain time has elapsed. If not completed, a delayed transaction is performed by returning a retry response to the bus master. Then, if there is a response from the bus slave within this fixed time, the transfer is performed while holding the bus.

【0036】図4、図5は時間監視方式を説明してお
り、図4は一定時間内にアクセスの完了応答がない場合
の説明図、図5は一定時間内にアクセスの完了応答があ
る場合の説明図である。以下、図4、図5に従って説明
する。
FIGS. 4 and 5 illustrate the time monitoring method. FIG. 4 is an explanatory diagram when there is no response to the completion of access within a certain time, and FIG. 5 is a diagram when there is a response to the completion of access within a certain time. FIG. Hereinafter, description will be given with reference to FIGS.

【0037】:バスマスタから一定時間内にアクセス
の完了応答がない場合の説明 図4により、バスA上のバスマスタA11がバスBのバ
ススレーブB21をアクセスする場合を例にあげて説明
する。
Description of a case where there is no access completion response from the bus master within a predetermined time With reference to FIG. 4, a case where the bus master A11 on the bus A accesses the bus slave B21 of the bus B will be described as an example.

【0038】T1:バス使用権の獲得 先ず、バスA上のバスマスタA11がバストランザクシ
ョンを開始するためにバス使用要求をバスブリッジ10
のバスAのバス調停部に発行する。このバス調停部は、
現在のバストランザクションが終了し他に優先順位が高
いバスマスタが要求をあげていないことを確認すると、
当該マスタA11にバス使用許可を応答する。
T1: Acquisition of right to use the bus First, the bus master A11 on the bus A sends a bus use request to the bus bridge 10 to start a bus transaction.
Issued to the bus arbitration unit of the bus A. This bus arbitration unit
After confirming that the current bus transaction has been completed and that no other bus master with higher priority has issued a request,
A bus use permission is returned to the master A11.

【0039】T2:バストランザクションの開始 バスマスタA11は、使用権を獲得すると、バスAに対
してアドレス及びデータアトリビュート情報を出力し、
バスブリッジ10からの応答を待つ。
T2: Start of Bus Transaction When the bus master A11 obtains the right to use, it outputs address and data attribute information to the bus A,
Wait for a response from the bus bridge 10.

【0040】T3:バスBのバス使用権獲得 バスブリッジ10は、前記情報から当バスマスタA11
がバスB上のバススレーブB11をアクセスしているこ
とを確認すると、バスマスタA11の識別情報、バスの
アドレス、アトリビュート情報をバスブリッジ10のバ
ッファに格納し、バスBをアクセスするためにバスBの
バス調停部にバス使用要求を発行する。
T3: Acquisition of right to use bus of bus B The bus bridge 10 obtains the bus master A11 from the above information.
Confirms that the bus master B11 is accessing the bus slave B11 on the bus B, stores the identification information of the bus master A11, the address of the bus, and the attribute information in the buffer of the bus bridge 10 and accesses the bus B in order to access the bus B. Issues a bus use request to the bus arbitration unit.

【0041】T4:バスBのアクセス バスブリッジ10は、バスBの使用権を獲得するとバス
Bのトランザクションを開始する。一定時間t0を経過
してもバススレーブB11からの完了応答がない。
T4: Access to Bus B When the bus bridge 10 acquires the right to use the bus B, it starts a transaction for the bus B. There is no completion response from the bus slave B11 even after the fixed time t0 has elapsed.

【0042】T5:リトライ応答 この時バスAはバスマスタA11が専有しているため、
バスブリッジ10は、バスマスタA11に対してリトラ
イ応答を発行し、バスAを開放させるとともに後で同じ
バストランザクションを発行することを要求する。
T5: Retry response At this time, the bus A is occupied by the bus master A11.
The bus bridge 10 issues a retry response to the bus master A11, requesting that the bus A be released and that the same bus transaction be issued later.

【0043】:バスマスタから一定時間内にアクセス
の完了応答がある場合の説明 図5により、バスA上のバスマスタA11がバスBのバ
ススレーブB21をアクセスする場合を例にあげて説明
する。
Description of a case where there is an access completion response from the bus master within a predetermined time With reference to FIG. 5, a case where the bus master A11 on the bus A accesses the bus slave B21 of the bus B will be described as an example.

【0044】T1:バス使用権の獲得 先ず、バスA上のバスマスタA11がバストランザクシ
ョンを開始するためにバス使用要求をバスブリッジ10
のバスAのバス調停部に発行する。このバス調停部は、
現在のバストランザクションが終了し他に優先順位が高
いバスマスタが要求をあげていないことを確認すると、
当該マスタA11にバス使用許可を応答する。
T1: Acquisition of the right to use the bus First, the bus master A11 on the bus A sends a bus use request to the bus bridge 10 to start a bus transaction.
Issued to the bus arbitration unit of the bus A. This bus arbitration unit
After confirming that the current bus transaction has been completed and that no other bus master with higher priority has issued a request,
A bus use permission is returned to the master A11.

【0045】T2:バストランザクションの開始 バスマスタA11は、使用権を獲得すると、バスAに対
してアドレス及びデータアトリビュート情報を出力し、
バスブリッジ10からの応答を待つ。
T2: Start of Bus Transaction When the bus master A11 acquires the right to use, it outputs address and data attribute information to the bus A,
Wait for a response from the bus bridge 10.

【0046】T3:バスBのバス使用権獲得 バスブリッジ10は、前記情報から当バスマスタA11
がバスB上のバススレーブB11をアクセスしているこ
とを確認すると、バスマスタA11の識別情報、バスの
アドレス、アトリビュート情報をバスブリッジ10のバ
ッファに格納し、バスBをアクセスするためにバスBの
バス調停部にバス使用要求を発行する。
T3: Acquisition of right to use bus of bus B The bus bridge 10 obtains the bus master A11 from the above information.
Confirms that the bus master B11 is accessing the bus slave B11 on the bus B, stores the identification information of the bus master A11, the address of the bus, and the attribute information in the buffer of the bus bridge 10 and accesses the bus B in order to access the bus B. Issues a bus use request to the bus arbitration unit.

【0047】T4:バスBのアクセス バスブリッジ10は、バスBの使用権を獲得するとバス
Bのトランザクションを開始する。一定時間t0内にバ
ススレーブB11からの応答信号Ackがある。
T4: Access to Bus B When the bus bridge 10 acquires the right to use the bus B, it starts a transaction for the bus B. There is a response signal Ack from the bus slave B11 within the fixed time t0.

【0048】T5:アクセスの完了 バスブリッジ10は、バスマスタA11に対してリトラ
イ応答を発行せず、バスマスタA11がバスAを専有し
たまま転送を行い、アクセスを完了させる。
T5: Completion of Access The bus bridge 10 does not issue a retry response to the bus master A11, performs transfer while the bus master A11 occupies the bus A, and completes the access.

【0049】なお、前記一定時間t0は、システムの調
整により変わるものであるが、例えば、バススレーブの
アイドル時(本来の仕事をしていない時)の応答時間よ
り少し長い時間とすることができる。
The fixed time t0 varies depending on the adjustment of the system. For example, the fixed time t0 can be set to a time slightly longer than the response time of the bus slave when it is idle (when it is not doing its original work). .

【0050】このように、この時間監視方式では、バス
スレーブからの応答が遅いときのみ現在のバスマスタへ
リトライ応答が行われるので、従来のディレイドトラン
ザクション方式に比べむだなリトライに対するオーバヘ
ッドが回避できバスのスループットの低下を防止でき
る。
As described above, in this time monitoring method, a retry response is issued to the current bus master only when the response from the bus slave is slow, so that unnecessary overhead for retry can be avoided as compared with the conventional delayed transaction method. A decrease in throughput can be prevented.

【0051】(4):バスマスタ要求監視方式の説明 バスマスタ要求監視方式では、バスブリッジ内に全バス
マスタからのバスマスタ権要求の監視機構を実装し、あ
るバスマスタがバスブリッジを経由してバススレーブを
アクセスしているときに他のバスマスタからのバスマス
タ要求監視し、要求がなければ継続して(リトライ応答
を行わないで、バスを保持したまま)転送を行う。も
し、他のバスマスタからの要求を検出したときには、現
在のバスマスタにリトライを送信し、一旦バスを開放さ
せる。
(4): Description of the bus master request monitoring method In the bus master request monitoring method, a monitoring mechanism for bus master right requests from all bus masters is mounted in the bus bridge, and a certain bus master accesses a bus slave via the bus bridge. During this time, the bus master request from another bus master is monitored, and if there is no request, the transfer is continuously performed (without performing a retry response and holding the bus). If a request from another bus master is detected, a retry is transmitted to the current bus master to temporarily release the bus.

【0052】図6はバスマスタ要求監視方式の説明図、
図7はバスマスタ要求監視方式のタイムチャートであ
る。以下、図6、図7に従って説明する。 :2種類のバス接続の説明 図6において、バスブリッジ10で、2種類のバスAと
バスBを接続している。バスAには、複数のバスマスタ
A11、A12、A13と複数のバススレーブA21、
A22が接続されている。バスBには、複数のバスマス
タB11、B12と複数のバススレーブB21、B22
が接続されている。
FIG. 6 is an explanatory diagram of a bus master request monitoring system.
FIG. 7 is a time chart of the bus master request monitoring method. Hereinafter, description will be given with reference to FIGS. : Description of Two Types of Bus Connections In FIG. 6, a bus bridge 10 connects two types of buses A and B. The bus A includes a plurality of bus masters A11, A12, A13 and a plurality of bus slaves A21,
A22 is connected. The bus B includes a plurality of bus masters B11 and B12 and a plurality of bus slaves B21 and B22.
Is connected.

【0053】また、バスブリッジ10には、バスマスタ
権要求の監視機構102が実装されており、バスマスタ
A11、A12、A13、B11、B12から、それぞ
れバスA、Bとは別のバスマスタ要求信号の通知手段
(点線で示している)が設けられている。
The bus bridge 10 has a bus master right request monitoring mechanism 102 mounted thereon, and the bus masters A11, A12, A13, B11, and B12 notify bus master request signals different from the buses A and B, respectively. Means (shown in dotted lines) are provided.

【0054】:タイムチャートによる説明 図7により、バスA上のバスマスタA11がバスBのバ
ススレーブB21をアクセスする場合を説明する。
Description of Time Chart A case where the bus master A11 on the bus A accesses the bus slave B21 on the bus B will be described with reference to FIG.

【0055】T1:バス使用権の獲得 先ず、バスA上のバスマスタA11がバストランザクシ
ョンを開始するためにバス使用要求をバスブリッジ10
のバスAのバス調停部に発行する。このバス調停部は、
現在のバストランザクションが終了し他に優先順位が高
いバスマスタが要求をあげていないことを確認すると、
当該マスタA11にバス使用許可を応答する。
T1: Acquisition of right to use the bus First, the bus master A11 on the bus A issues a bus use request to the bus bridge 10 to start a bus transaction.
Issued to the bus arbitration unit of the bus A. This bus arbitration unit
After confirming that the current bus transaction has been completed and that no other bus master with higher priority has issued a request,
A bus use permission is returned to the master A11.

【0056】T2:バストランザクションの開始 バスマスタA11は、使用権を獲得すると、バスAに対
してアドレス及びデータアトリビュート情報を出力し、
バスブリッジ10からの応答を待つ。
T2: Start of Bus Transaction Upon acquiring the right to use, the bus master A11 outputs address and data attribute information to the bus A,
Wait for a response from the bus bridge 10.

【0057】T3:バスBの使用権獲得 バスブリッジ10は、前記情報から当バスマスタA11
がバスB上のバススレーブB11をアクセスしているこ
とを確認すると、バスマスタA11の識別情報、バスの
アドレス、アトリビュート情報をバスブリッジのバッフ
ァに格納し、バスBをアクセスするためにバスBのバス
調停部にバス使用要求を発行する。
T3: Acquisition of right to use bus B The bus bridge 10 obtains the bus master A11 from the above information.
Confirms that the bus master B11 is accessing the bus slave B11 on the bus B, stores the identification information of the bus master A11, the address of the bus, and the attribute information in the buffer of the bus bridge. Issues a bus use request to the arbitration unit.

【0058】T4:バスBのアクセス バスブリッジ10は、バスBの使用権を獲得するとバス
Bのトランザクションを開始する。
T4: Access to Bus B When the bus bridge 10 acquires the right to use the bus B, it starts a bus B transaction.

【0059】T5:他のバスマスタからのバス使用要求 バスマスタ11のアクセスが完了しないうちに、他のバ
スマスタ(例えば、バスマスタA12)からバス使用要
求が発生する。
T5: Bus Use Request from Another Bus Master A bus use request is issued from another bus master (for example, bus master A12) before the access by the bus master 11 is completed.

【0060】T6:バスブリッジのリトライ応答 バスマスタ権要求の監視機構102は、他のバスマスタ
A12からのバス使用要求を検出する。この時バスAは
バスマスタA11が専有しているため、バスブリッジ1
0は、バスマスタA11に対してリトライ応答を発行
し、バスAを開放させるとともに後で同じバストランザ
クションを発行することを要求する。
T6: Bus Bridge Retry Response The bus master right request monitoring mechanism 102 detects a bus use request from another bus master A12. At this time, the bus A is occupied by the bus master A11.
0 issues a retry response to the bus master A11 to request that the bus A be released and that the same bus transaction be issued later.

【0061】このように、このバスマスタ要求監視方式
では、他のバスマスタからのバス使用要求があったとき
のみ現在のバスマスタへリトライ応答が行われるので、
従来のディレイドトランザクション方式に比べむだなリ
トライに対するオーバヘッドが回避できバスのスループ
ットの低下を防止できる。
As described above, in this bus master request monitoring method, a retry response is sent to the current bus master only when there is a bus use request from another bus master.
As compared with the conventional delayed transaction method, unnecessary overhead for retry can be avoided, and a decrease in bus throughput can be prevented.

【0062】[0062]

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1):バスマスタがバスブリッジを介してバススレー
ブにアクセスを行う時に、バスブリッジ内の応答時間監
視手段で、前記バススレーブから一定時間内にアクセス
完了応答がないことを検出した場合、前記バスマスタに
対してリトライを送信してバスを開放させ、前記一定時
間内にアクセス完了応答を検出した場合は前記バスマス
タにバスを保持させたままとするため、バススレーブか
らの応答が遅いときのみ現在のバスマスタへリトライ応
答が行われるので、従来のディレイドトランザクション
方式に比べむだなリトライに対するオーバヘッドが回避
できバスのスループットの低下を防止できる。
As described above, the present invention has the following effects. (1): When the bus master accesses the bus slave via the bus bridge and the response time monitoring means in the bus bridge detects that there is no access completion response from the bus slave within a predetermined time, the bus master A retry is transmitted to release the bus, and if an access completion response is detected within the predetermined time, the bus master keeps holding the bus. Since a retry response is sent to the bus master, unnecessary overhead for retry can be avoided as compared with the conventional delayed transaction method, and a decrease in bus throughput can be prevented.

【0063】(2):バスマスタがバスブリッジを介し
てバススレーブにアクセスを行う時に、バスブリッジ内
のバスマスタ権要求監視手段で、現在アクセス中のバス
マスタ以外のバスマスタが同じバスを使用しようと要求
してきたことを検出した場合、現在アクセス中の前記バ
スマスタに対してリトライを送信してバスを開放させる
ため、他のバスマスタからのバス使用要求があったとき
のみ現在のバスマスタへリトライ応答が行われるので、
従来のディレイドトランザクション方式に比べむだなリ
トライに対するオーバヘッドが回避できバスのスループ
ットの低下を防止できる。
(2): When the bus master accesses the bus slave via the bus bridge, the bus master right request monitoring means in the bus bridge requests that a bus master other than the bus master currently accessing use the same bus. Is detected, a retry is transmitted to the currently accessed bus master to release the bus, so that a retry response is made to the current bus master only when there is a bus use request from another bus master. ,
As compared with the conventional delayed transaction method, unnecessary overhead for retry can be avoided, and a decrease in bus throughput can be prevented.

【0064】(3):バスブリッジ内にバス調停部を備
え、該バス調停部でバスの使用権の調停を行うため、バ
スブリッジ内部でバス調停ができバスマスタへのリトラ
イ応答を効率良く行うことができる。
(3): A bus arbitration unit is provided in the bus bridge, and the bus arbitration unit performs arbitration of the right to use the bus. Therefore, bus arbitration can be performed inside the bus bridge, and a retry response to the bus master can be efficiently performed. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】実施の形態における2種類のバス接続の説明図
である。
FIG. 2 is an explanatory diagram of two types of bus connections in the embodiment.

【図3】実施の形態におけるバスブリッジの説明図であ
る。
FIG. 3 is an explanatory diagram of a bus bridge in the embodiment.

【図4】実施の形態における一定時間内にアクセスの完
了応答がない場合の説明図である。
FIG. 4 is an explanatory diagram in a case where an access completion response is not received within a predetermined time according to the embodiment;

【図5】実施の形態における一定時間内にアクセスの完
了応答がある場合の説明図である。
FIG. 5 is an explanatory diagram in a case where an access completion response is received within a predetermined time according to the embodiment;

【図6】実施の形態におけるバスマスタ要求監視方式の
説明図である。
FIG. 6 is an explanatory diagram of a bus master request monitoring method according to the embodiment.

【図7】実施の形態におけるバスマスタ要求監視方式の
タイムチャートである。
FIG. 7 is a time chart of a bus master request monitoring method according to the embodiment.

【符号の説明】[Explanation of symbols]

10 バスブリッジ 101 応答時間監視手段 A、B バス A11、A12 バスマスタ B21 バススレーブ Reference Signs List 10 bus bridge 101 response time monitoring means A, B bus A11, A12 bus master B21 bus slave

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】バスマスタが接続されたバスとバススレー
ブが接続されたバスとを接続するバスブリッジにおい
て、 該バスブリッジに前記バススレーブからの応答の時間監
視を行う応答時間監視手段を備え、 前記バスマスタが前記バススレーブに前記バスブリッジ
を介してアクセスを行う時に、 前記応答時間監視手段が、前記バススレーブから一定時
間内にアクセス完了応答がないことを検出した場合、前
記バスマスタに対してリトライを送信してバスを開放さ
せ、前記一定時間内にアクセス完了応答を検出した場合
は前記バスマスタにバスを保持させたままとすることを
特徴としたバスブリッジ。
1. A bus bridge for connecting a bus to which a bus master is connected and a bus to which a bus slave is connected, the bus bridge comprising: a response time monitoring means for monitoring a time of a response from the bus slave; When the bus master accesses the bus slave via the bus bridge, when the response time monitoring unit detects that there is no access completion response within a predetermined time from the bus slave, it retrys the bus master. A bus bridge, wherein the bus is transmitted to release the bus, and when an access completion response is detected within the predetermined time, the bus master keeps holding the bus.
【請求項2】バスマスタが接続されたバスとバススレー
ブが接続されたバスとを接続するバスブリッジにおい
て、 該バスブリッジにバスマスタ権要求の監視を行うバスマ
スタ権要求監視手段を備え、 前記バスマスタが前記バススレーブに前記バスブリッジ
を介してアクセスを行う時に、 前記バスマスタ権要求監視手段が、現在アクセス中のバ
スマスタ以外のバスマスタが同じバスを使用しようとす
る要求を検出した場合、前記現在アクセス中の前記バス
マスタに対してリトライを送信して前記同じバスを開放
させることを特徴としたバスブリッジ。
2. A bus bridge for connecting a bus to which a bus master is connected and a bus to which a bus slave is connected, the bus bridge comprising: a bus master right request monitoring means for monitoring a bus master right request; When accessing a bus slave via the bus bridge, when the bus master right request monitoring means detects a request to use the same bus by a bus master other than the bus master currently being accessed, the bus master right request monitoring means A bus bridge, wherein a retry is transmitted to a bus master to release the same bus.
【請求項3】前記バスブリッジ内にバス調停部を備え、 該バス調停部で前記バスの使用権の調停を行うことを特
徴とした請求項1又は2記載のバスブリッジ。
3. The bus bridge according to claim 1, further comprising a bus arbitration unit in the bus bridge, wherein the bus arbitration unit arbitrates the right to use the bus.
JP9116931A 1997-05-07 1997-05-07 Bus bridge Withdrawn JPH10307788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9116931A JPH10307788A (en) 1997-05-07 1997-05-07 Bus bridge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9116931A JPH10307788A (en) 1997-05-07 1997-05-07 Bus bridge

Publications (1)

Publication Number Publication Date
JPH10307788A true JPH10307788A (en) 1998-11-17

Family

ID=14699248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9116931A Withdrawn JPH10307788A (en) 1997-05-07 1997-05-07 Bus bridge

Country Status (1)

Country Link
JP (1) JPH10307788A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6145044A (en) * 1998-03-19 2000-11-07 Mitsubishi Denki Kabushiki Kaisha PCI bus bridge with transaction forwarding controller for avoiding data transfer errors
US6480187B1 (en) 1997-08-07 2002-11-12 Fujitsu Limited Optical scanning-type touch panel
JP2006523347A (en) * 2003-03-07 2006-10-12 フリースケール セミコンダクター インコーポレイテッド Data processing system and method having peripheral device access protection
JP2008021040A (en) * 2006-07-11 2008-01-31 Canon Inc Bus master circuit, bus control method and computer program
US7516262B2 (en) 2001-10-01 2009-04-07 Panasonic Corporation Data transfer apparatus with control of buses to enable reading of predetermined data sizes

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480187B1 (en) 1997-08-07 2002-11-12 Fujitsu Limited Optical scanning-type touch panel
US6145044A (en) * 1998-03-19 2000-11-07 Mitsubishi Denki Kabushiki Kaisha PCI bus bridge with transaction forwarding controller for avoiding data transfer errors
US7516262B2 (en) 2001-10-01 2009-04-07 Panasonic Corporation Data transfer apparatus with control of buses to enable reading of predetermined data sizes
US7685353B2 (en) 2001-10-01 2010-03-23 Panasonic Corporation Data transfer apparatus with control of buses to optimize different size data transfers
JP2006523347A (en) * 2003-03-07 2006-10-12 フリースケール セミコンダクター インコーポレイテッド Data processing system and method having peripheral device access protection
JP2008021040A (en) * 2006-07-11 2008-01-31 Canon Inc Bus master circuit, bus control method and computer program

Similar Documents

Publication Publication Date Title
EP0535696A2 (en) Method and apparatus for avoiding processor dead lock in a multiprocessor system
JPH076124A (en) System and method for transfer of information
US6510484B1 (en) Technique for controlling synchronous devices and asynchronous devices connected to an inter-integrated circuit bus (I2C bus)
JP2001282704A (en) Device, method and system for processing data
JPH10307788A (en) Bus bridge
US7203781B2 (en) Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus
US5708783A (en) Data bus arbiter for pipelined transactions on a split bus
JP2727514B2 (en) Transfer destination ID designating circuit
JPH10283302A (en) Method and system for supplying data to bus connected to plural processors
JP2800764B2 (en) Data transfer control method
US6505276B1 (en) Processing-function-provided packet-type memory system and method for controlling the same
JP2906197B2 (en) Duplex bus device
US5790892A (en) Information handling system for modifying coherency response set to allow intervention of a read command so that the intervention is not allowed by the system memory
JPH0844661A (en) Information processor
JP3244044B2 (en) Bus arbitration method and bus system
KR960012355B1 (en) Controller for supporting cache-to-cache data transfer in multiprocessor system
JP3450214B2 (en) Data processing device and data processing method
JP2860733B2 (en) Bus connection device
JPH0535693A (en) Data transfer device
JP2002269033A (en) Bus system using arbiter having retry control function and system lsi
JP2573790B2 (en) Transfer control device
JP2001306486A (en) Shared memory access system
JPH02211571A (en) Information processor
JPH03137754A (en) Access control system for shared memory
JPH0434187B2 (en)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040803