JPH10307652A - コンピュータシステムおよび表示装置の省電力制御方法 - Google Patents
コンピュータシステムおよび表示装置の省電力制御方法Info
- Publication number
- JPH10307652A JPH10307652A JP9116862A JP11686297A JPH10307652A JP H10307652 A JPH10307652 A JP H10307652A JP 9116862 A JP9116862 A JP 9116862A JP 11686297 A JP11686297 A JP 11686297A JP H10307652 A JPH10307652 A JP H10307652A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- lcd
- display
- crt
- power saving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】ＬＣＤおよびＣＲＴの使用状況に応じて表示デ
バイスに関する適切な省電力制御を実行するコンピュー
タシステムを提供する。 【解決手段】表示コントローラ１４は、ＬＣＤ１４１お
よびＣＲＴ１４２に供給する表示タイミング制御信号を
要求に応じて停止する手段を具備しており、ＢＩＯＳ
は、オペレーティングシステムから表示デバイスによる
消費電力の低減が要求された際、リアルタイムクロック
（ＲＴＣ）２２内に備えられたメモリを参照することに
よってＬＣＤ１４１およびＣＲＴ１４２の使用状況を知
得し、ＬＣＤ１４１のみが使用されているときに、表示
タイミング制御信号の停止（パネルオフ）を表示コント
ローラ１４に要求する。
バイスに関する適切な省電力制御を実行するコンピュー
タシステムを提供する。 【解決手段】表示コントローラ１４は、ＬＣＤ１４１お
よびＣＲＴ１４２に供給する表示タイミング制御信号を
要求に応じて停止する手段を具備しており、ＢＩＯＳ
は、オペレーティングシステムから表示デバイスによる
消費電力の低減が要求された際、リアルタイムクロック
（ＲＴＣ）２２内に備えられたメモリを参照することに
よってＬＣＤ１４１およびＣＲＴ１４２の使用状況を知
得し、ＬＣＤ１４１のみが使用されているときに、表示
タイミング制御信号の停止（パネルオフ）を表示コント
ローラ１４に要求する。
Description
【０００１】
【発明の属する技術分野】この発明は、たとえばノート
ブックタイプのパーソナルコンピュータなどに適用して
好適なコンピュータシステムおよび表示装置の省電力制
御方法に係り、特に表示装置の使用状況に応じて表示装
置に関する適切な省電力制御を実行するコンピュータシ
ステムおよび表示装置の省電力制御方法に関する。
ブックタイプのパーソナルコンピュータなどに適用して
好適なコンピュータシステムおよび表示装置の省電力制
御方法に係り、特に表示装置の使用状況に応じて表示装
置に関する適切な省電力制御を実行するコンピュータシ
ステムおよび表示装置の省電力制御方法に関する。
【０００２】
【従来の技術】近年、携行が容易でバッテリにより動作
可能なノートブックタイプのパーソナルコンピュータが
種々開発されている。この種のパーソナルコンピュータ
では、たとえばバッテリによるシステムの連続稼働時間
を少しでも長くするなどのために、様々な省電力（パワ
ーセーブ）機能が設けられている。そして、その主たる
ものの一つに、ＬＣＤやＣＲＴなどといった表示装置に
関する省電力機能が存在する。
可能なノートブックタイプのパーソナルコンピュータが
種々開発されている。この種のパーソナルコンピュータ
では、たとえばバッテリによるシステムの連続稼働時間
を少しでも長くするなどのために、様々な省電力（パワ
ーセーブ）機能が設けられている。そして、その主たる
ものの一つに、ＬＣＤやＣＲＴなどといった表示装置に
関する省電力機能が存在する。
【０００３】この表示装置に関する省電力機能は、たと
えばユーザの操作が予め定められた期間を越えて途絶え
たときなどに、オペレーティングシステムがＢＩＯＳに
対して表示装置による消費電力の低減を要求することに
よって起動されるものであり、この要求を受け取ったＢ
ＩＯＳは、通常、ＬＣＤに対しては、バックライトとＬ
ＣＤ電源とについて省電力制御を実行し、一方、ＣＲＴ
に対しては、ＤＰＭＳ制御とともにＤＡＣについて省電
力制御を実行する。
えばユーザの操作が予め定められた期間を越えて途絶え
たときなどに、オペレーティングシステムがＢＩＯＳに
対して表示装置による消費電力の低減を要求することに
よって起動されるものであり、この要求を受け取ったＢ
ＩＯＳは、通常、ＬＣＤに対しては、バックライトとＬ
ＣＤ電源とについて省電力制御を実行し、一方、ＣＲＴ
に対しては、ＤＰＭＳ制御とともにＤＡＣについて省電
力制御を実行する。
【０００４】
【発明が解決しようとする課題】このように、従来のコ
ンピュータシステムでは、表示装置に関する省電力機能
として、ＬＣＤに対しては、バックライトとＬＣＤ電源
とについて省電力制御を実行し、一方、ＣＲＴに対して
は、ＤＰＭＳ制御とともにＤＡＣについて省電力制御を
実行していた。
ンピュータシステムでは、表示装置に関する省電力機能
として、ＬＣＤに対しては、バックライトとＬＣＤ電源
とについて省電力制御を実行し、一方、ＣＲＴに対して
は、ＤＰＭＳ制御とともにＤＡＣについて省電力制御を
実行していた。
【０００５】また、最近では、この表示装置に関する省
電力機能をさらに効果的なものとするために、ＬＣＤや
ＣＲＴを表示制御する表示コントローラそのものに対す
る省電力制御が要求されてきている。具体的には、この
表示コントローラがＬＣＤやＣＲＴに供給する表示タイ
ミング制御信号を停止させることにより、消費される電
力をさらに低減しようというものである。
電力機能をさらに効果的なものとするために、ＬＣＤや
ＣＲＴを表示制御する表示コントローラそのものに対す
る省電力制御が要求されてきている。具体的には、この
表示コントローラがＬＣＤやＣＲＴに供給する表示タイ
ミング制御信号を停止させることにより、消費される電
力をさらに低減しようというものである。
【０００６】しかしながら、この表示コントローラから
ＬＣＤやＣＲＴに供給される表示タイミング制御信号を
停止させてしまうと、ＤＰＭＳ対応のＣＲＴは必然的に
オフ状態となってしまい、オン状態に復帰させる際にあ
る程度の時間を要してしまうといった問題があるため
に、この表示タイミング制御信号を停止させることがで
きないといった問題があった。
ＬＣＤやＣＲＴに供給される表示タイミング制御信号を
停止させてしまうと、ＤＰＭＳ対応のＣＲＴは必然的に
オフ状態となってしまい、オン状態に復帰させる際にあ
る程度の時間を要してしまうといった問題があるため
に、この表示タイミング制御信号を停止させることがで
きないといった問題があった。
【０００７】この発明はこのような実情に鑑みてなされ
たものであり、表示装置の使用状況に応じて表示装置に
関する適切な省電力制御を実行するコンピュータシステ
ムおよび表示装置の省電力制御方法を提供することを目
的とする。
たものであり、表示装置の使用状況に応じて表示装置に
関する適切な省電力制御を実行するコンピュータシステ
ムおよび表示装置の省電力制御方法を提供することを目
的とする。
【０００８】
【課題を解決するための手段】この発明は、前述した目
的を達成するために、たとえば要求に応じて表示タイミ
ング制御信号を停止する手段を表示コントローラに設
け、オペレーティングシステムから表示デバイスのパワ
ーセーブが要求されたときに、ＢＩＯＳが表示デバイス
の使用状況を検査し、その検査結果がＬＣＤのみが使用
されているというものであったときに、表示タイミング
制御信号の停止を表示コントローラに要求するようにし
たものである。
的を達成するために、たとえば要求に応じて表示タイミ
ング制御信号を停止する手段を表示コントローラに設
け、オペレーティングシステムから表示デバイスのパワ
ーセーブが要求されたときに、ＢＩＯＳが表示デバイス
の使用状況を検査し、その検査結果がＬＣＤのみが使用
されているというものであったときに、表示タイミング
制御信号の停止を表示コントローラに要求するようにし
たものである。
【０００９】この発明においては、たとえばＬＣＤとＣ
ＲＴとを同時表示させているような場合には、パーワー
セーブが要求されたときであっても、表示タイミング制
御信号が停止するようなことはなく、ＣＲＴは従来どお
りＤＰＭＳ制御が施されるために、前述したようなオン
状態への復帰に大幅な時間を費やしてしまうといった不
都合を発生させることもない。一方、ＬＣＤのみが用い
られている場合には、この表示タイミング制御信号の停
止（パネルオフ）が実施されるため、従来に比べてより
効果的な省電力制御が実行されることになる。すなわ
ち、この発明によれば、表示装置の使用状況に応じて適
切な省電力制御を実行することが可能となる。
ＲＴとを同時表示させているような場合には、パーワー
セーブが要求されたときであっても、表示タイミング制
御信号が停止するようなことはなく、ＣＲＴは従来どお
りＤＰＭＳ制御が施されるために、前述したようなオン
状態への復帰に大幅な時間を費やしてしまうといった不
都合を発生させることもない。一方、ＬＣＤのみが用い
られている場合には、この表示タイミング制御信号の停
止（パネルオフ）が実施されるため、従来に比べてより
効果的な省電力制御が実行されることになる。すなわ
ち、この発明によれば、表示装置の使用状況に応じて適
切な省電力制御を実行することが可能となる。
【００１０】
【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。図１には、同実施形態に係るコン
ピュータシステムの構成が示されている。このコンピュ
ータシステムは、バッテリ駆動可能なノートブックタイ
プまたはラップトップタイプのポータブルコンピュータ
であり、そのシステムボード上には、プロセッサバス
１、内部ＰＣＩバス２、内部ＩＳＡバス３、およびＩ2
Ｃバス４が配設されている。また、このポータブルコン
ピュータ本体に設けられたドッキングコネクタ１０に
は、機能拡張のための拡張ユニットとして、ドッキング
ステーションがユーザによって必要に応じて接続され
る。このドッキングコネクタ１０は、３つのコネクタ要
素１０１，１０２，１０３から構成されている。
実施形態を説明する。図１には、同実施形態に係るコン
ピュータシステムの構成が示されている。このコンピュ
ータシステムは、バッテリ駆動可能なノートブックタイ
プまたはラップトップタイプのポータブルコンピュータ
であり、そのシステムボード上には、プロセッサバス
１、内部ＰＣＩバス２、内部ＩＳＡバス３、およびＩ2
Ｃバス４が配設されている。また、このポータブルコン
ピュータ本体に設けられたドッキングコネクタ１０に
は、機能拡張のための拡張ユニットとして、ドッキング
ステーションがユーザによって必要に応じて接続され
る。このドッキングコネクタ１０は、３つのコネクタ要
素１０１，１０２，１０３から構成されている。
【００１１】コンピュータ本体内には、ＣＰＵ１１、ホ
スト−ＰＣＩブリッジ装置１２、システムメモリ１３、
表示コントローラ１４、ＤＳＰインタフェースゲートア
レイ（ＤＳＰ Ｉ／Ｆ ＧＡ）１５、内部ＰＣＩ−ＩＳ
Ａブリッジ装置１６、カードコントローラ１７、ＰＣＩ
−ＤＳ（ＤＳ：ドッキングステーション）ブリッジ装置
１８、ＢＩＯＳ−ＲＯＭ１９、ＨＤＤ２０、キーボード
コントローラ２１、リアルタイムクロック（ＲＴＣ）２
２、Ｉ／Ｏコントロールゲートアレイ２３、電源コント
ローラ（ＰＳＣ）２４などが設けられている。
スト−ＰＣＩブリッジ装置１２、システムメモリ１３、
表示コントローラ１４、ＤＳＰインタフェースゲートア
レイ（ＤＳＰ Ｉ／Ｆ ＧＡ）１５、内部ＰＣＩ−ＩＳ
Ａブリッジ装置１６、カードコントローラ１７、ＰＣＩ
−ＤＳ（ＤＳ：ドッキングステーション）ブリッジ装置
１８、ＢＩＯＳ−ＲＯＭ１９、ＨＤＤ２０、キーボード
コントローラ２１、リアルタイムクロック（ＲＴＣ）２
２、Ｉ／Ｏコントロールゲートアレイ２３、電源コント
ローラ（ＰＳＣ）２４などが設けられている。
【００１２】次に、図１のコンピュータ本体に設けられ
た各コンポーネントの機能および構成について説明す
る。ＣＰＵ１１は、システムメモリ１３に格納されたオ
ペレーティングシステムやユーティリティを含む各種ア
プリケーションプログラムを実行制御するものであり、
このＣＰＵ１１の入出力ピンに直結されているプロセッ
サバス１は、所定ビット幅のデータバスを有している。
た各コンポーネントの機能および構成について説明す
る。ＣＰＵ１１は、システムメモリ１３に格納されたオ
ペレーティングシステムやユーティリティを含む各種ア
プリケーションプログラムを実行制御するものであり、
このＣＰＵ１１の入出力ピンに直結されているプロセッ
サバス１は、所定ビット幅のデータバスを有している。
【００１３】システムメモリ１３は、オペレーティング
システム、デバイスドライバ、実行対象のアプリケーシ
ョンプログラム、および処理データなどを格納するメモ
リデバイスであり、複数のＤＲＡＭモジュールによって
構成されている。そして、このシステムメモリ１３は、
所定幅のデータバスを有する専用のメモリバスを介して
ホスト−ＰＣＩブリッジ装置１２に接続されている。メ
モリバスのデータバスとしては、プロセッサバス１のデ
ータバスを利用することもできる。この場合、メモリバ
スは、アドレスバスと各種メモリ制御信号線とから構成
される。
システム、デバイスドライバ、実行対象のアプリケーシ
ョンプログラム、および処理データなどを格納するメモ
リデバイスであり、複数のＤＲＡＭモジュールによって
構成されている。そして、このシステムメモリ１３は、
所定幅のデータバスを有する専用のメモリバスを介して
ホスト−ＰＣＩブリッジ装置１２に接続されている。メ
モリバスのデータバスとしては、プロセッサバス１のデ
ータバスを利用することもできる。この場合、メモリバ
スは、アドレスバスと各種メモリ制御信号線とから構成
される。
【００１４】ホスト／ＰＣＩブリッジ装置１２は、プロ
セッサバス１と内部ＰＣＩバス２との間を繋ぐブリッジ
ＬＳＩであり、ＰＣＩバス２のバスマスタの１つとして
機能する。このホスト／ＰＣＩブリッジ装置１２は、プ
ロセッサバス１と内部ＰＣＩバス２との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してメモリ１３をアクセス制
御する機能などを有している。
セッサバス１と内部ＰＣＩバス２との間を繋ぐブリッジ
ＬＳＩであり、ＰＣＩバス２のバスマスタの１つとして
機能する。このホスト／ＰＣＩブリッジ装置１２は、プ
ロセッサバス１と内部ＰＣＩバス２との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してメモリ１３をアクセス制
御する機能などを有している。
【００１５】内部ＰＣＩバス２はクロック同期型の入出
力バスであり、内部ＰＣＩバス２上の全てのサイクルは
ＰＣＩバスクロックに同期して行なわれる。ＰＣＩバス
２は、時分割的に使用されるアドレス／データバスを有
している。
力バスであり、内部ＰＣＩバス２上の全てのサイクルは
ＰＣＩバスクロックに同期して行なわれる。ＰＣＩバス
２は、時分割的に使用されるアドレス／データバスを有
している。
【００１６】ＰＣＩバス２上のデータ転送サイクルは、
アドレスフェーズとそれに後続する１以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
はたとえば８ビット、１６ビット、２４ビットまたは３
２ビットのデータが出力される。
アドレスフェーズとそれに後続する１以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
はたとえば８ビット、１６ビット、２４ビットまたは３
２ビットのデータが出力される。
【００１７】表示コントローラ１４は、ホスト／ＰＣＩ
ブリッジ装置１２と同様にＰＣＩバス２のバスマスタの
１つであり、ビデオメモリ（ＶＲＡＭ）１４３の画像デ
ータをＬＣＤ１４１や外部のＣＲＴディプレイ１４２に
表示する。そして、この実施形態のコンピュータシステ
ムでは、この表示コントローラ１４に、ＬＣＤ１４１や
ＣＲＴディプレイ１４２に供給する表示タイミング制御
信号を要求に応じて停止させる機能を設けている。
ブリッジ装置１２と同様にＰＣＩバス２のバスマスタの
１つであり、ビデオメモリ（ＶＲＡＭ）１４３の画像デ
ータをＬＣＤ１４１や外部のＣＲＴディプレイ１４２に
表示する。そして、この実施形態のコンピュータシステ
ムでは、この表示コントローラ１４に、ＬＣＤ１４１や
ＣＲＴディプレイ１４２に供給する表示タイミング制御
信号を要求に応じて停止させる機能を設けている。
【００１８】ＤＳＰインタフェースゲートアレイ１５
は、ＰＣＩデバイスの１つであり、ＤＳＰ１５１、モデ
ム（ＣＯＤＥＣ）１５２、およびサウンドＣＯＤＥＣ１
５３と共同して各種サウンド処理や電話／データの通信
処理を行うためのＤＳＰシステムを構成する。
は、ＰＣＩデバイスの１つであり、ＤＳＰ１５１、モデ
ム（ＣＯＤＥＣ）１５２、およびサウンドＣＯＤＥＣ１
５３と共同して各種サウンド処理や電話／データの通信
処理を行うためのＤＳＰシステムを構成する。
【００１９】このＤＳＰインタフェースゲートアレイ１
５は、メモリ１３に読み込まれて実行される専用のデバ
イスドライバプログラムの制御の下で、ＤＳＰ１５１、
ＭＯＤＥＭ（ＣＯＤＥＣ）１５２、およびサウンドＣＯ
ＤＥＣ１５３と通信して、ＤＳＰ１５１のデジタル信号
処理機能を利用したサウンド処理や通信処理を制御す
る。
５は、メモリ１３に読み込まれて実行される専用のデバ
イスドライバプログラムの制御の下で、ＤＳＰ１５１、
ＭＯＤＥＭ（ＣＯＤＥＣ）１５２、およびサウンドＣＯ
ＤＥＣ１５３と通信して、ＤＳＰ１５１のデジタル信号
処理機能を利用したサウンド処理や通信処理を制御す
る。
【００２０】内部ＰＣＩ−ＩＳＡブリッジ装置１６は、
内部ＰＣＩバス２と内部ＩＳＡバス３との間を繋ぐブリ
ッジＬＳＩであり、ＰＣＩデバイスの１つとして機能す
る。この内部ＰＣＩ−ＩＳＡブリッジ装置１６には、Ｐ
ＣＩバスアービタ、およびＤＭＡコントローラなどが内
蔵されている。内部ＩＳＡバス３には、ＢＩＯＳ−ＲＯ
Ｍ１９、ＨＤＤ２０、キーボードコントローラ２１、Ｒ
ＴＣ２２、Ｉ／Ｏコントロールゲートアレイ２３が接続
されている。
内部ＰＣＩバス２と内部ＩＳＡバス３との間を繋ぐブリ
ッジＬＳＩであり、ＰＣＩデバイスの１つとして機能す
る。この内部ＰＣＩ−ＩＳＡブリッジ装置１６には、Ｐ
ＣＩバスアービタ、およびＤＭＡコントローラなどが内
蔵されている。内部ＩＳＡバス３には、ＢＩＯＳ−ＲＯ
Ｍ１９、ＨＤＤ２０、キーボードコントローラ２１、Ｒ
ＴＣ２２、Ｉ／Ｏコントロールゲートアレイ２３が接続
されている。
【００２１】カードコントローラ１７は、ＰＣＩデバイ
スの１つであり、ＰＣＭＣＩＡまたはカードバス仕様の
ＰＣカードを制御する。ＰＣＩ−ＤＳブリッジ装置１８
は、ドッキングステーションとの間でバスの接続および
切断を制御する。すなわち、ＰＣＩ−ＤＳブリッジ装置
１８は、内部ＰＣＩバス２とＰＣＩバス相当のドッキン
グバス７とを繋ぐブリッジＬＳＩであり、ＰＣＩデバイ
スの１つとして機能する。このドッキングバス７は、ド
ッキングコネクタ１０のコネクタ要素１０１を介して外
部に導出され、ドッキングステーションに接続される。
スの１つであり、ＰＣＭＣＩＡまたはカードバス仕様の
ＰＣカードを制御する。ＰＣＩ−ＤＳブリッジ装置１８
は、ドッキングステーションとの間でバスの接続および
切断を制御する。すなわち、ＰＣＩ−ＤＳブリッジ装置
１８は、内部ＰＣＩバス２とＰＣＩバス相当のドッキン
グバス７とを繋ぐブリッジＬＳＩであり、ＰＣＩデバイ
スの１つとして機能する。このドッキングバス７は、ド
ッキングコネクタ１０のコネクタ要素１０１を介して外
部に導出され、ドッキングステーションに接続される。
【００２２】ＢＩＯＳ−ＲＯＭ１９は、ＢＩＯＳを記憶
するためのものであり、プログラム書き替えが可能なよ
うにフラッシュメモリによって構成されている。そし
て、この発明では、このＢＩＯＳが、オペレーティング
システムから表示デバイスのパワーセーブを要求された
ときに、後述するリアルタイムクロック（ＲＴＣ）２２
が備えるメモリを参照することによってＬＣＤ１４１お
よびＣＲＴ１４２の使用状況を知得し、ＬＣＤ１４１の
みが使用されている状況であるときに、表示タイミング
制御信号の停止（パネルオフ）を表示コントローラ１４
に要求するように省電力制御を実施する点をその特徴と
している。
するためのものであり、プログラム書き替えが可能なよ
うにフラッシュメモリによって構成されている。そし
て、この発明では、このＢＩＯＳが、オペレーティング
システムから表示デバイスのパワーセーブを要求された
ときに、後述するリアルタイムクロック（ＲＴＣ）２２
が備えるメモリを参照することによってＬＣＤ１４１お
よびＣＲＴ１４２の使用状況を知得し、ＬＣＤ１４１の
みが使用されている状況であるときに、表示タイミング
制御信号の停止（パネルオフ）を表示コントローラ１４
に要求するように省電力制御を実施する点をその特徴と
している。
【００２３】リアルタイムクロック（ＲＴＣ）２２は、
独自の動作用電池を持つ時計モジュールであり、その電
池から常時電源が供給されるメモリを有している。この
メモリは、たとえばシステム動作環境を示す環境設定情
報の保存などに利用されるものであり、この実施形態の
コンピュータシステムでは、このメモリにＬＣＤ１４１
およびＣＲＴ１４２の使用状況を示す情報を格納する。
独自の動作用電池を持つ時計モジュールであり、その電
池から常時電源が供給されるメモリを有している。この
メモリは、たとえばシステム動作環境を示す環境設定情
報の保存などに利用されるものであり、この実施形態の
コンピュータシステムでは、このメモリにＬＣＤ１４１
およびＣＲＴ１４２の使用状況を示す情報を格納する。
【００２４】Ｉ／Ｏコントロールゲートアレイ２３は、
内部ＩＳＡバス３とＩ2Ｃバス４とを繋ぐブリッジＬＳ
Ｉであり、ＣＰＵ１１によってリード／ライト可能な複
数のレジスタ群を内蔵している。これらレジスタ群を使
用することにより、ＣＰＵ１１とＩ2Ｃバス４上の電源
コントローラ２４との通信が可能となる。
内部ＩＳＡバス３とＩ2Ｃバス４とを繋ぐブリッジＬＳ
Ｉであり、ＣＰＵ１１によってリード／ライト可能な複
数のレジスタ群を内蔵している。これらレジスタ群を使
用することにより、ＣＰＵ１１とＩ2Ｃバス４上の電源
コントローラ２４との通信が可能となる。
【００２５】このＩ／Ｏコントロールゲートアレイ２３
からは、ドッキングステーションと接続される制御信号
線がドッキングコネクタ１０のコネクタ要素１０２を介
して複数本外部に導出される。また、Ｉ／Ｏコントロー
ルゲートアレイ２３は、コンピュータ本体とドッキング
ステーション３０とのドッキング／アンドッキングを検
出し、さらにコンピュータ本体が電源オン状態のままで
ドッキングステーションの接続が行なわれたときに、活
線挿抜などによってドッキングステーション内の拡張ユ
ニットの破壊やシステムの誤動作が生じないように制御
する。
からは、ドッキングステーションと接続される制御信号
線がドッキングコネクタ１０のコネクタ要素１０２を介
して複数本外部に導出される。また、Ｉ／Ｏコントロー
ルゲートアレイ２３は、コンピュータ本体とドッキング
ステーション３０とのドッキング／アンドッキングを検
出し、さらにコンピュータ本体が電源オン状態のままで
ドッキングステーションの接続が行なわれたときに、活
線挿抜などによってドッキングステーション内の拡張ユ
ニットの破壊やシステムの誤動作が生じないように制御
する。
【００２６】Ｉ2Ｃバス４は、１本のクロック信号線と
１本のデータ線（ＳＤＡ）から構成される双方向バスで
あり、これはドックキングコネクタ１０のコネクタ要素
１０３を介して外部に導出されている。
１本のデータ線（ＳＤＡ）から構成される双方向バスで
あり、これはドックキングコネクタ１０のコネクタ要素
１０３を介して外部に導出されている。
【００２７】電源コントローラ２４は、電源スイッチの
オン／オフや後述するイジェクトスイッチのオン／オフ
などに応じてコンピュータ本体をパワーオン／パワーオ
フするためのものであり、また、ドッキングステーショ
ンとのドック／アンドックに応じた電源制御を行なうも
のである。
オン／オフや後述するイジェクトスイッチのオン／オフ
などに応じてコンピュータ本体をパワーオン／パワーオ
フするためのものであり、また、ドッキングステーショ
ンとのドック／アンドックに応じた電源制御を行なうも
のである。
【００２８】ここで、このような構成をもつ同実施形態
のコンピュータシステムが表示デバイスに関する省電力
制御を実行する際の動作手順を図２および図３を参照し
て説明する。
のコンピュータシステムが表示デバイスに関する省電力
制御を実行する際の動作手順を図２および図３を参照し
て説明する。
【００２９】図２は、パワーセーブが要求されたときの
動作手順を説明するためのフローチャートである。オペ
レーティングシステムから表示デバイスのパワーセーブ
が要求されると、ＢＩＯＳは、リアルタイムクロック
（ＲＴＣ）２２が備えるメモリを参照することによって
ＬＣＤ１４１およびＣＲＴ１４２の使用状況を知得す
る。そして、ＬＣＤ１４１が使用されているときには
（ステップＡ１のＹ）、バックライトをオフにするとと
もに、ＬＣＤ電源をオフにするように省電力制御する
（ステップＡ２）。
動作手順を説明するためのフローチャートである。オペ
レーティングシステムから表示デバイスのパワーセーブ
が要求されると、ＢＩＯＳは、リアルタイムクロック
（ＲＴＣ）２２が備えるメモリを参照することによって
ＬＣＤ１４１およびＣＲＴ１４２の使用状況を知得す
る。そして、ＬＣＤ１４１が使用されているときには
（ステップＡ１のＹ）、バックライトをオフにするとと
もに、ＬＣＤ電源をオフにするように省電力制御する
（ステップＡ２）。
【００３０】また、ＢＩＯＳは、ＣＲＴ１４２が使用さ
れているときには（ステップＡ３のＹ）、ＣＲＴをサス
ペンド状態とするようにＤＰＭＳ制御するとともに、Ｄ
ＡＣをオフにするように省電力制御する（ステップＡ
４）。
れているときには（ステップＡ３のＹ）、ＣＲＴをサス
ペンド状態とするようにＤＰＭＳ制御するとともに、Ｄ
ＡＣをオフにするように省電力制御する（ステップＡ
４）。
【００３１】そして、ＢＩＯＳは、ＬＣＤ１４１のみが
使用されているときに（ステップＡ５のＹ）、表示コン
トローラ１４に対して表示タイミング制御信号の停止
（パネルオフ機能オン）を要求する（ステップＡ６）。
使用されているときに（ステップＡ５のＹ）、表示コン
トローラ１４に対して表示タイミング制御信号の停止
（パネルオフ機能オン）を要求する（ステップＡ６）。
【００３２】すなわち、この実施形態のコンピュータシ
ステムによれば、従来の省電力制御に加え（図２の
（１），（２））、そのときの表示デバイスの使用状況
に応じて（具体的には、ＬＣＤのみが使用されていると
き）表示タイミング制御信号の停止が実施されるため
（図２の（３））、より効果的な省電力制御が実行され
ることになる。
ステムによれば、従来の省電力制御に加え（図２の
（１），（２））、そのときの表示デバイスの使用状況
に応じて（具体的には、ＬＣＤのみが使用されていると
き）表示タイミング制御信号の停止が実施されるため
（図２の（３））、より効果的な省電力制御が実行され
ることになる。
【００３３】また、図３にはパワーセーブの解除が要求
されたときの動作手順を説明するためのフローチャート
が示されている。オペレーティングシステムから表示デ
バイスのパワーセーブ解除が要求されると、ＢＩＯＳ
は、まず、表示コントローラ１４に対して表示タイミン
グ制御信号停止の解除（パネルオフ機能オフ）を要求す
る（ステップＢ１）。
されたときの動作手順を説明するためのフローチャート
が示されている。オペレーティングシステムから表示デ
バイスのパワーセーブ解除が要求されると、ＢＩＯＳ
は、まず、表示コントローラ１４に対して表示タイミン
グ制御信号停止の解除（パネルオフ機能オフ）を要求す
る（ステップＢ１）。
【００３４】そして、ＢＩＯＳは、リアルタイムクロッ
ク（ＲＴＣ）２２が備えるメモリを参照することによっ
てＬＣＤ１４１およびＣＲＴ１４２の使用状況を知得
し、ＬＣＤ１４１が使用されているときには（ステップ
Ｂ２のＹ）、バックライトをオンにするとともに、ＬＣ
Ｄ電源をオンにするように省電力制御し（ステップＢ
３）、ＣＲＴ１４２が使用されているときには（ステッ
プＢ４のＹ）、ＣＲＴをオン状態とするようにＤＰＭＳ
制御するとともに、ＤＡＣをオンにするように省電力制
御する（ステップＢ５）。
ク（ＲＴＣ）２２が備えるメモリを参照することによっ
てＬＣＤ１４１およびＣＲＴ１４２の使用状況を知得
し、ＬＣＤ１４１が使用されているときには（ステップ
Ｂ２のＹ）、バックライトをオンにするとともに、ＬＣ
Ｄ電源をオンにするように省電力制御し（ステップＢ
３）、ＣＲＴ１４２が使用されているときには（ステッ
プＢ４のＹ）、ＣＲＴをオン状態とするようにＤＰＭＳ
制御するとともに、ＤＡＣをオンにするように省電力制
御する（ステップＢ５）。
【００３５】このように、ＢＩＯＳが、表示デバイスと
して用いられるＬＣＤ１４１およびＣＲＴ１４２の使用
状況に応じた省電力制御を実施することによって、たと
えばＣＲＴの表示処理に悪影響を及ぼすことなく、図４
に示すように、表示タイミング制御信号を停止させると
いった、さらなる省電力制御を実行することが可能とな
る。
して用いられるＬＣＤ１４１およびＣＲＴ１４２の使用
状況に応じた省電力制御を実施することによって、たと
えばＣＲＴの表示処理に悪影響を及ぼすことなく、図４
に示すように、表示タイミング制御信号を停止させると
いった、さらなる省電力制御を実行することが可能とな
る。
【００３６】
【発明の効果】以上詳述したように、この発明によれ
ば、表示装置による消費電力の低減が要求されたとき
に、そのときの表示装置の使用状況を検査し、その検査
結果がＬＣＤのみが使用されているというものであった
ときにのみ、表示タイミング制御信号を停止する（パネ
ルオフ）ように省電力制御を行なうため、ＣＲＴが使用
されているにも関わらず、表示タイミング制御信号が停
止されるといったことがなく、表示装置の使用状況に応
じた適切な省電力制御が実行されることになる。
ば、表示装置による消費電力の低減が要求されたとき
に、そのときの表示装置の使用状況を検査し、その検査
結果がＬＣＤのみが使用されているというものであった
ときにのみ、表示タイミング制御信号を停止する（パネ
ルオフ）ように省電力制御を行なうため、ＣＲＴが使用
されているにも関わらず、表示タイミング制御信号が停
止されるといったことがなく、表示装置の使用状況に応
じた適切な省電力制御が実行されることになる。
【図１】この発明の実施形態に係るコンピュータシステ
ムの機器構成を示す図。
ムの機器構成を示す図。
【図２】同実施形態のコンピュータシステムが表示デバ
イスに関する省電力制御を実行する際の動作手順の動作
原理を説明するためのフローチャート。
イスに関する省電力制御を実行する際の動作手順の動作
原理を説明するためのフローチャート。
【図３】同実施形態のコンピュータシステムがパワーセ
ーブの解除を要求されたときの動作手順を説明するため
のフローチャート。
ーブの解除を要求されたときの動作手順を説明するため
のフローチャート。
【図４】同実施形態のコンピュータシステムの省電力機
能を示す一覧図。
能を示す一覧図。
１…プロセッサバス、２…内部ＰＣＩバス、３…内部Ｉ
ＳＡバス、４…Ｉ2Ｃバス、１１…ＣＰＵ、１２…ホス
ト−ＰＣＩブリッジ、１３…システムメモリ、１４…表
示コントローラ、１４１…ＬＣＤ、１４２…ＣＲＴ、１
４３…ＶＲＡＭ、１５…ＤＳＰインタフェースゲートア
レイ、１６…内部ＰＣＩ−ＩＳＡブリッジ装置、１７…
カードコントローラ、１８…ＰＣＩ−ＤＳブリッジ装
置、１９…ＢＩＯＳ−ＲＯＭ、２０…磁気ディスク装置
（ＨＤＤ）、２１…キーボードコントローラ、２２…リ
アルタイムクロック（ＲＴＣ）、２３…Ｉ／Ｏコントロ
ールゲートアレイ、２４…電源コントローラ（ＰＳ
Ｃ）。
ＳＡバス、４…Ｉ2Ｃバス、１１…ＣＰＵ、１２…ホス
ト−ＰＣＩブリッジ、１３…システムメモリ、１４…表
示コントローラ、１４１…ＬＣＤ、１４２…ＣＲＴ、１
４３…ＶＲＡＭ、１５…ＤＳＰインタフェースゲートア
レイ、１６…内部ＰＣＩ−ＩＳＡブリッジ装置、１７…
カードコントローラ、１８…ＰＣＩ−ＤＳブリッジ装
置、１９…ＢＩＯＳ−ＲＯＭ、２０…磁気ディスク装置
（ＨＤＤ）、２１…キーボードコントローラ、２２…リ
アルタイムクロック（ＲＴＣ）、２３…Ｉ／Ｏコントロ
ールゲートアレイ、２４…電源コントローラ（ＰＳ
Ｃ）。
Claims (7)
- 【請求項１】 ＬＣＤおよびＣＲＴの少なくとも一方を
表示装置として用いるコンピュータシステムであって、
このＬＣＤおよびＣＲＴを表示制御する表示コントロー
ラを備えたコンピュータシステムにおいて、 前記表示コントローラは、 前記ＬＣＤおよびＣＲＴに対して送信する表示タイミン
グ制御信号を要求に応じて停止する制御信号停止手段を
具備し、 前記コンピュータシステムのＢＩＯＳは、 前記表示装置による消費電力の低減が要求された際、前
記ＬＣＤのみが表示装置として用いられているときに、
前記表示タイミング制御信号の停止を前記表示コントロ
ーラに要求する省電力制御手段を具備してなることを特
徴とするコンピュータシステム。 - 【請求項２】 前記省電力制御手段は、前記表示タイミ
ング制御信号の停止により前記ＬＣＤをパネルオフ制御
することを特徴とする請求項１記載のコンピュータシス
テム。 - 【請求項３】 少なくとも一つ以上の表示装置と、この
表示装置を表示制御する表示コントローラを備えたコン
ピュータシステムにおいて、 前記表示コントローラは、 前記表示装置に対して送信する表示タイミング制御信号
を要求に応じて停止する制御信号停止手段を具備し、 前記表示装置による消費電力の低減が要求された際、予
め定められた種類の表示装置のみが用いられているとき
に、前記表示タイミング制御信号の停止を前記表示コン
トローラに要求する省電力制御手段を具備してなること
を特徴とするコンピュータシステム。 - 【請求項４】 ＬＣＤおよびＣＲＴの少なくとも一方を
表示装置として用いるコンピュータシステムにおいて、 前記表示装置による消費電力の低減が要求された際、 前記ＬＣＤが表示装置として用いられているときに、前
記ＬＣＤのバックライトをオフするとともに前記ＬＣＤ
の電源をオフする第１の省電力制御手段と、 前記ＣＲＴが表示装置として用いられているときに、前
記ＣＲＴをサスペンド状態とするようにＤＰＭＳ制御す
るとともにＤＡＣをオフにする第２の省電力制御手段
と、 前記ＬＣＤのみが表示装置として用いられているとき
に、前記ＬＣＤをパネルオフする第３の省電力制御手段
とを具備してなることを特徴とするコンピュータシステ
ム。 - 【請求項５】 ＬＣＤおよびＣＲＴの少なくとも一方を
表示装置として用いるコンピュータシステムにおいて、 前記表示装置による消費電力の低減の解除が要求された
際、 前記ＬＣＤをパネルオンする第１の省電力制御手段と 前記ＬＣＤが表示装置として用いられているときに、前
記ＬＣＤのバックライトをオンするとともに前記ＬＣＤ
の電源をオンする第２の省電力制御手段と、 前記ＣＲＴが表示装置として用いられているときに、前
記ＣＲＴをオン状態とするようにＤＰＭＳ制御するとと
もにＤＡＣをオンにする第３の省電力制御手段とを具備
してなることを特徴とするコンピュータシステム。 - 【請求項６】 ＬＣＤおよびＣＲＴに対して送信する表
示タイミング制御信号を要求に応じて停止する制御信号
停止手段を備えた表示コントローラを有してなるコンピ
ュータシステムに適用される表示装置の省電力制御方法
において、 前記表示装置による消費電力の低減が要求された際、前
記ＬＣＤのみが表示装置として用いられているときに、
前記表示タイミング制御信号の停止を前記表示コントロ
ーラに要求するステップを具備してなることを特徴とす
る表示装置の省電力制御方法。 - 【請求項７】 前記表示タイミング制御信号の停止によ
り前記ＬＣＤをパネルオフ制御することを特徴とする請
求項６記載の表示装置の省電力制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9116862A JPH10307652A (ja) | 1997-05-07 | 1997-05-07 | コンピュータシステムおよび表示装置の省電力制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9116862A JPH10307652A (ja) | 1997-05-07 | 1997-05-07 | コンピュータシステムおよび表示装置の省電力制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10307652A true JPH10307652A (ja) | 1998-11-17 |
Family
ID=14697476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9116862A Pending JPH10307652A (ja) | 1997-05-07 | 1997-05-07 | コンピュータシステムおよび表示装置の省電力制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10307652A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010128068A (ja) * | 2008-11-26 | 2010-06-10 | Lenovo Singapore Pte Ltd | デュアル・ディスプレイ型のコンピュータ |
-
1997
- 1997-05-07 JP JP9116862A patent/JPH10307652A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010128068A (ja) * | 2008-11-26 | 2010-06-10 | Lenovo Singapore Pte Ltd | デュアル・ディスプレイ型のコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001222346A (ja) | コンピュータ、コンピュータシステム、および省電力制御方法 | |
| US5764968A (en) | Clock supply permission/inhibition control system | |
| JP4376897B2 (ja) | プロセッサ電力状態を考慮するメモリコントローラ | |
| KR100229575B1 (ko) | 정보처리시스템의 파워매니지먼트시스템 | |
| TWI407300B (zh) | 電源管理控制器與方法 | |
| TW591374B (en) | Power conservation techniques for a digital computer | |
| US7062666B2 (en) | Signal-initiated method for suspending operation of a pipelined data processor | |
| US5632037A (en) | Microprocessor having power management circuitry with coprocessor support | |
| US20040073818A1 (en) | Computer system performing machine specific tasks before going to a low power state | |
| JP5095682B2 (ja) | 情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラム | |
| US6983384B2 (en) | Graphics controller and power management method for use in the same | |
| US5734914A (en) | Computer system capable of shifting voltage level of data signal between processor and system memory | |
| JP3618878B2 (ja) | コンピュータシステムおよびバス接続方法 | |
| TWI224728B (en) | Method and related apparatus for maintaining stored data of a dynamic random access memory | |
| US6148345A (en) | Power savings for sound system | |
| JP2004355476A (ja) | コンピュータ制御装置、コンピュータ装置、カード媒体制御方法、およびプログラム | |
| JP2002108293A (ja) | 情報処理装置及び該装置における表示装置用電源電圧制御方法 | |
| JP3782226B2 (ja) | コンピュータシステムおよびｕｓｂコントローラ | |
| JPH11194847A (ja) | コンピュータシステムおよび初期化制御装置 | |
| JP4660140B2 (ja) | データ転送制御システム、電子機器及びプログラム | |
| JP2004005747A (ja) | マイクロプロセッサ及びマイクロプロセッサを動作する方法 | |
| JP3930116B2 (ja) | コンピュータシステム | |
| JPH10307652A (ja) | コンピュータシステムおよび表示装置の省電力制御方法 | |
| JP2006338204A (ja) | 情報処理装置、および省電力制御方法 | |
| JP2003223246A (ja) | 電子機器および省電力制御方法 |