JPH10303828A - 光レシーバのフロントエンド回路 - Google Patents
光レシーバのフロントエンド回路Info
- Publication number
- JPH10303828A JPH10303828A JP9142893A JP14289397A JPH10303828A JP H10303828 A JPH10303828 A JP H10303828A JP 9142893 A JP9142893 A JP 9142893A JP 14289397 A JP14289397 A JP 14289397A JP H10303828 A JPH10303828 A JP H10303828A
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- resistor
- circuit
- end circuit
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 光通信の光レシーバのフロントエンド回路の
高感度化と広帯域化をはかる。 【解決手段】 電界効果トランジスタ２のソースを、フ
ロントエンド回路の順方向増幅部の出力部７あるいはそ
の交流出力８に抵抗を介してまたは直接接続し、電界効
果トランジスタ２のドレインにはフィードバック抵抗Ｒ
Ｄ２およびフィードバック抵抗ＲＦとフィードバックイ
ンダクタンスＬＦの直列接続の１端を接続し、該直列接
続の他端は順方向増幅部の入力１２に接続し、ＲＤ２の
他端は交流アース端子１０に接続してアクティブフィー
ドバック回路を構成する。または、電界効果トランジス
タ２をバイポーラトランジスタに置き換えて同様にアク
ティブフィードバック回路を構成する。
高感度化と広帯域化をはかる。 【解決手段】 電界効果トランジスタ２のソースを、フ
ロントエンド回路の順方向増幅部の出力部７あるいはそ
の交流出力８に抵抗を介してまたは直接接続し、電界効
果トランジスタ２のドレインにはフィードバック抵抗Ｒ
Ｄ２およびフィードバック抵抗ＲＦとフィードバックイ
ンダクタンスＬＦの直列接続の１端を接続し、該直列接
続の他端は順方向増幅部の入力１２に接続し、ＲＤ２の
他端は交流アース端子１０に接続してアクティブフィー
ドバック回路を構成する。または、電界効果トランジス
タ２をバイポーラトランジスタに置き換えて同様にアク
ティブフィードバック回路を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信の受信部を
構成する光信号を電気信号に変換し、この電気信号を増
幅して電気信号の出力を得る光レシーバのフロントエン
ド回路におけるネガティブフィードバック回路の構成に
関する。フロントエンド回路は、光レシーバの初段を構
成するから、フロントエンド回路の性能が光レシーバ全
体の性能を決定することとなるので、フロントエンド回
路は、光通信全体の中で重要な位置を占める。したがっ
て、高性能なフロントエンド回路の実現は重要な問題で
ある。
構成する光信号を電気信号に変換し、この電気信号を増
幅して電気信号の出力を得る光レシーバのフロントエン
ド回路におけるネガティブフィードバック回路の構成に
関する。フロントエンド回路は、光レシーバの初段を構
成するから、フロントエンド回路の性能が光レシーバ全
体の性能を決定することとなるので、フロントエンド回
路は、光通信全体の中で重要な位置を占める。したがっ
て、高性能なフロントエンド回路の実現は重要な問題で
ある。
【０００２】
【従来の技術】従来の光レシーバのフロントエンド回路
の帯域幅は、非常に狭い。たとえば、従来のフロントエ
ンドの帯域幅は、３４ＭＨｚであり、これを３個の大変
複雑なトランスバーサル等化器を用いて数Ｇｂ／ｓの伝
送を可能にしている。基幹幹線用では、この方法で高速
ディジタル伝送に対処可能であるが、今後の加入者領域
や、ＣＡＴＶ網あるいは大規模ＬＡＮ等のマルチメディ
ア対応では回路が複雑で、実用性が大変低い。また、従
来はフロントエンドの帯域幅が２０ＭＨｚの場合もあ
り、Ｒ−Ｃ等化器をもちいて、６２２．０８Ｍｂ／ｓの
伝送を可能にしている。このフロントエンド回路も帯域
幅が狭く、画像などの多チャンネル伝送に対応できず、
今後のマルチメディア対応は困難である。このように、
従来のフロントエンドの回路は帯域幅が非常に狭いとい
う問題点があった。その理由は、フィードバック抵抗の
熱雑音を小さくするためには、フィードバック抵抗を大
としなければならず、この大きなフィードバック抵抗値
を用いて帯域幅を大とするためには、フロントエンド回
路の順方向増幅部の電圧利得を非常に大としなければな
らず、これが技術的に困難であったからであった。即
ち、フロントエンド回路の帯域幅が狭いので、高速で動
作する光レシーバを得るためには、複雑な等化器を苦心
して使っているなど、今後の加入者領域などでのマルチ
メディアサービスは困難であるという問題点があった。
の帯域幅は、非常に狭い。たとえば、従来のフロントエ
ンドの帯域幅は、３４ＭＨｚであり、これを３個の大変
複雑なトランスバーサル等化器を用いて数Ｇｂ／ｓの伝
送を可能にしている。基幹幹線用では、この方法で高速
ディジタル伝送に対処可能であるが、今後の加入者領域
や、ＣＡＴＶ網あるいは大規模ＬＡＮ等のマルチメディ
ア対応では回路が複雑で、実用性が大変低い。また、従
来はフロントエンドの帯域幅が２０ＭＨｚの場合もあ
り、Ｒ−Ｃ等化器をもちいて、６２２．０８Ｍｂ／ｓの
伝送を可能にしている。このフロントエンド回路も帯域
幅が狭く、画像などの多チャンネル伝送に対応できず、
今後のマルチメディア対応は困難である。このように、
従来のフロントエンドの回路は帯域幅が非常に狭いとい
う問題点があった。その理由は、フィードバック抵抗の
熱雑音を小さくするためには、フィードバック抵抗を大
としなければならず、この大きなフィードバック抵抗値
を用いて帯域幅を大とするためには、フロントエンド回
路の順方向増幅部の電圧利得を非常に大としなければな
らず、これが技術的に困難であったからであった。即
ち、フロントエンド回路の帯域幅が狭いので、高速で動
作する光レシーバを得るためには、複雑な等化器を苦心
して使っているなど、今後の加入者領域などでのマルチ
メディアサービスは困難であるという問題点があった。
【０００３】この問題点を解決するために新しいフロン
トエンド回路が発明された（出願日、平成９年３月１２
日、
トエンド回路が発明された（出願日、平成９年３月１２
日、
【整理番号】、ＰＨ９−０１、発明の名称、光レシーバ
のフロントエンド回路、受付番号２９７０４９０１４７
０）。このフロントエンド回路は、フィードバック抵抗
値を大とし、熱雑音を小さくしても、フロントエンド回
路の帯域幅を狭くせず、帯域幅を大幅に拡大できるもの
であった。しかしながらこの新しいフロントエンド回路
においても、従来のフロントエンド回路と同様に、伝送
周波数が非常に大きくなると、フロントエンド回路の雑
音が大きくなるという問題点があった。これは伝送用周
波数が高くなると、すなわち伝送す であった。
のフロントエンド回路、受付番号２９７０４９０１４７
０）。このフロントエンド回路は、フィードバック抵抗
値を大とし、熱雑音を小さくしても、フロントエンド回
路の帯域幅を狭くせず、帯域幅を大幅に拡大できるもの
であった。しかしながらこの新しいフロントエンド回路
においても、従来のフロントエンド回路と同様に、伝送
周波数が非常に大きくなると、フロントエンド回路の雑
音が大きくなるという問題点があった。これは伝送用周
波数が高くなると、すなわち伝送す であった。
【数１】 上式でＢはビットレート、ｇｍ１はＦＥＴ１のトランス
コンダクタンス、ＣＴはフロントエンド回路の等価入力
キャパシタンス、ΓはＦＥＴ１のチャンネル雑音ファク
タ、ｋはボルツマンの定数、Ｔは絶対温度、Ｉ３はＰｅ
ｒｓｏｎｉｃｋの第３定積分である。 加するという問題点があった。
コンダクタンス、ＣＴはフロントエンド回路の等価入力
キャパシタンス、ΓはＦＥＴ１のチャンネル雑音ファク
タ、ｋはボルツマンの定数、Ｔは絶対温度、Ｉ３はＰｅ
ｒｓｏｎｉｃｋの第３定積分である。 加するという問題点があった。
【０００４】
【発明が解決しようとする課題】従来の光レシーバのフ
ロントエンド回路は、伝送速度Ｂが大となると、Ｂ３に
比例して雑音が大きくなるという問題点があった。本発
明はこの問題点を解決することを目的としている。
ロントエンド回路は、伝送速度Ｂが大となると、Ｂ３に
比例して雑音が大きくなるという問題点があった。本発
明はこの問題点を解決することを目的としている。
【０００５】
【課題を解決するための手段】本発明のフロントエンド
回路は、フロントエンド回路の等価入力キャパシタンス
ＣＴをゼロとして、Ｂ３に比例して増大する雑音をゼロ
にしようとするものである。本発明は、フロントエンド
回路のアクティブフィードバック回路の１部にインダク
タンスを用いてＣＴをゼロとし、従来の問題点を解決し
たものである。あわせて従来のフロントエンド回路に較
べて格段の広帯域化を実現したものである。
回路は、フロントエンド回路の等価入力キャパシタンス
ＣＴをゼロとして、Ｂ３に比例して増大する雑音をゼロ
にしようとするものである。本発明は、フロントエンド
回路のアクティブフィードバック回路の１部にインダク
タンスを用いてＣＴをゼロとし、従来の問題点を解決し
たものである。あわせて従来のフロントエンド回路に較
べて格段の広帯域化を実現したものである。
【０００６】図１にアクティブフィードバック回路を用
いて構成した本発明のフィードバック回路を示す。ＰＩ
Ｎホトダイオードまたは、ＡＰＤ（アバランシェホトダ
イオード）で、光信号が電流に変換され、この電流はフ
ィードバック抵抗ＲＦを経由して、交流アース（１０）
へと流れる。＋ＶＤ２の定電圧電源の＋端子が交流的に
はコンデンサＣＳでバイパスされてアースとなるから、
交流アース（１０）は、コンデンサＣＳでバイパスされ
て構成される。今、ホトダイオードで検出された電流ｉ
ＰＤで、図１の電界効果トランジスタＦＥＴ１の交流ゲ
ート電圧ｖｇ１が上昇し、そのドレイン電流が増加する
と、抵抗ＲＤ１と抵抗ＲＬ１により、ＦＥＴ３の交流ゲ
ート電圧ｖｇ３が減少する。ＦＥＴ３のゲート電圧が減
少するから、抵抗Ｒ３１、Ｒ３２により、ＦＥＴ４の交
流ゲート電圧ｖｇ４が上昇する。すると、抵抗Ｒ４１，
Ｒ４２により、ＦＥＴ５の交流ゲート電圧ｖｇ５が減少
し、したがってＦＥＴ５を流れるドレイン電流ｉｌが減
少する。この電流ｉｌは、抵抗ＲＬを通じて、負の定電
圧電源−ＶＬへと流れるから、出力電圧ｖｏ（８）が減
少する。出力電圧ｖｏが減少したから、アクティブフィ
ードバックのためのＦＥＴ２のゲートーソース間電圧が
上昇し、ＲＬを流れる電流ｉｄ２が増加する。このｉ
ｄ２は、抵抗ＲＤ２を流れるから、フィードバックイン
ピーダンスＲＦとインダクタンスＬＦが接続されてい
る、ＦＥＴ２のドレイン電圧が降下する。したがって、
ＦＥＴ１の交流ゲート電圧ｖｇ１が下降する。即ち、Ｆ
ＥＴ１のゲート電圧には、ネガティブフィードバックが
かかる。ＦＥＴ２のソース側を抵抗ＲＩを介さず、直接
ＦＥＴ１，ＦＥＴ３，ＦＥＴ４で構成される順方向増幅
部の出力の一部７に接続しても、点７と点８の電圧は同
じ極性で動作するから上記と同様にＦＥＴ１のゲートに
はネガティブフィードバックがかかる。ＶＺ１，
ＶＺ２，ＶＺ３は、レベルシフトのためのツェナーダイ
オードでありＣＳは、交流をバイパスするためのバイパ
スコンデンサである。＋ＶＤ１，＋ＶＤ２，＋ＶＤ３，
＋ＶＤ４は、フロントエンドの正のバイアス定電圧電源
であり、−ＶＬ１，−ＶＬ３，−ＶＬ４，−ＶＬ，−Ｖ
Ｇ２は、負のバイアス定電圧電源である。＋ＶＰＤは、
ホトダイオードの正の定電圧電源である。ＲＤ２は、Ｆ
ＥＴ２のドレインと、＋ＶＤ２端子間に接続されたフィ
ードバック抵抗である。ＲＬは、ＦＥＴ２のソースと、
フロントエンド回路の出力端子間に接続された抵抗であ
る。なお、ＦＥＴ２はドレインーソース間の電圧をその
不飽和領域で動作させる場合、即ちドレインとソース間
を高抵抗で動作させる場合もあるが、これは本発明外で
ある。
いて構成した本発明のフィードバック回路を示す。ＰＩ
Ｎホトダイオードまたは、ＡＰＤ（アバランシェホトダ
イオード）で、光信号が電流に変換され、この電流はフ
ィードバック抵抗ＲＦを経由して、交流アース（１０）
へと流れる。＋ＶＤ２の定電圧電源の＋端子が交流的に
はコンデンサＣＳでバイパスされてアースとなるから、
交流アース（１０）は、コンデンサＣＳでバイパスされ
て構成される。今、ホトダイオードで検出された電流ｉ
ＰＤで、図１の電界効果トランジスタＦＥＴ１の交流ゲ
ート電圧ｖｇ１が上昇し、そのドレイン電流が増加する
と、抵抗ＲＤ１と抵抗ＲＬ１により、ＦＥＴ３の交流ゲ
ート電圧ｖｇ３が減少する。ＦＥＴ３のゲート電圧が減
少するから、抵抗Ｒ３１、Ｒ３２により、ＦＥＴ４の交
流ゲート電圧ｖｇ４が上昇する。すると、抵抗Ｒ４１，
Ｒ４２により、ＦＥＴ５の交流ゲート電圧ｖｇ５が減少
し、したがってＦＥＴ５を流れるドレイン電流ｉｌが減
少する。この電流ｉｌは、抵抗ＲＬを通じて、負の定電
圧電源−ＶＬへと流れるから、出力電圧ｖｏ（８）が減
少する。出力電圧ｖｏが減少したから、アクティブフィ
ードバックのためのＦＥＴ２のゲートーソース間電圧が
上昇し、ＲＬを流れる電流ｉｄ２が増加する。このｉ
ｄ２は、抵抗ＲＤ２を流れるから、フィードバックイン
ピーダンスＲＦとインダクタンスＬＦが接続されてい
る、ＦＥＴ２のドレイン電圧が降下する。したがって、
ＦＥＴ１の交流ゲート電圧ｖｇ１が下降する。即ち、Ｆ
ＥＴ１のゲート電圧には、ネガティブフィードバックが
かかる。ＦＥＴ２のソース側を抵抗ＲＩを介さず、直接
ＦＥＴ１，ＦＥＴ３，ＦＥＴ４で構成される順方向増幅
部の出力の一部７に接続しても、点７と点８の電圧は同
じ極性で動作するから上記と同様にＦＥＴ１のゲートに
はネガティブフィードバックがかかる。ＶＺ１，
ＶＺ２，ＶＺ３は、レベルシフトのためのツェナーダイ
オードでありＣＳは、交流をバイパスするためのバイパ
スコンデンサである。＋ＶＤ１，＋ＶＤ２，＋ＶＤ３，
＋ＶＤ４は、フロントエンドの正のバイアス定電圧電源
であり、−ＶＬ１，−ＶＬ３，−ＶＬ４，−ＶＬ，−Ｖ
Ｇ２は、負のバイアス定電圧電源である。＋ＶＰＤは、
ホトダイオードの正の定電圧電源である。ＲＤ２は、Ｆ
ＥＴ２のドレインと、＋ＶＤ２端子間に接続されたフィ
ードバック抵抗である。ＲＬは、ＦＥＴ２のソースと、
フロントエンド回路の出力端子間に接続された抵抗であ
る。なお、ＦＥＴ２はドレインーソース間の電圧をその
不飽和領域で動作させる場合、即ちドレインとソース間
を高抵抗で動作させる場合もあるが、これは本発明外で
ある。
【０００７】図２は、図１のＦＥＴ１、ＦＥＴ３、ＦＥ
Ｔ４、ＦＥＴ５で構成されるこのフロントエンド回路の
順方向電圧増幅部をまとめて、−Ａｏであらわしたもの
であり、Ａｏは、この順方向電圧増幅部の電圧増幅率、
即ち利得である。なお、図２では図１の端子７と端子８
を一致させた場合を示している。
Ｔ４、ＦＥＴ５で構成されるこのフロントエンド回路の
順方向電圧増幅部をまとめて、−Ａｏであらわしたもの
であり、Ａｏは、この順方向電圧増幅部の電圧増幅率、
即ち利得である。なお、図２では図１の端子７と端子８
を一致させた場合を示している。
【０００８】図３は、ホトダイオードで検出された交流
電流とＦＥＴ１のゲートの交流電圧の関係を求めるため
のアクティブフィードバック部に着目した回路図であ
る。図１、図２の順方向電圧増幅部の出力抵抗を流れる
出力電流ｉｌが減少すれば、ＦＥＴ２のゲートーソース
間電圧が増加するので、ＦＥＴ２のドレインーソース間
を流れるフィードバック電流ｉｄ２が増加する。Ｃ
ｇｄ２は、ＦＥＴ２のゲートーソース間の帰還容量であ
る。ＣＴは、検出電流ｉＰＤからみた、入力キャパシタ
ンスである。フィードバック電流ｉｄ２によって、キャ
パシタンスＣＴとフィードバック抵抗ＲＦに流れる電流
ｉｆを図３に示す。ｉＰＤの分流電流ｉＰＤ１とｉ
ＰＤ２も図３に示す。図３の回路はフィードバック電流
ｉｄ２と検出電流ｉＰＤの２つの電流によって動作する
回路である。以上により、ＦＥＴ１のゲートの交流電圧
ｖｇ１とｉＰＤの関係を求めると、次式が得られる。
電流とＦＥＴ１のゲートの交流電圧の関係を求めるため
のアクティブフィードバック部に着目した回路図であ
る。図１、図２の順方向電圧増幅部の出力抵抗を流れる
出力電流ｉｌが減少すれば、ＦＥＴ２のゲートーソース
間電圧が増加するので、ＦＥＴ２のドレインーソース間
を流れるフィードバック電流ｉｄ２が増加する。Ｃ
ｇｄ２は、ＦＥＴ２のゲートーソース間の帰還容量であ
る。ＣＴは、検出電流ｉＰＤからみた、入力キャパシタ
ンスである。フィードバック電流ｉｄ２によって、キャ
パシタンスＣＴとフィードバック抵抗ＲＦに流れる電流
ｉｆを図３に示す。ｉＰＤの分流電流ｉＰＤ１とｉ
ＰＤ２も図３に示す。図３の回路はフィードバック電流
ｉｄ２と検出電流ｉＰＤの２つの電流によって動作する
回路である。以上により、ＦＥＴ１のゲートの交流電圧
ｖｇ１とｉＰＤの関係を求めると、次式が得られる。
【数２】
【数３】 である。ただし数２は次の条件で成立する。
【数４】 また数２において
【数５】
【数６】 である。数２で、ωは、検出電流ｉＰＤの角周波数であ
る。数５のｇｍ２は、ＦＥＴ２のトランスコンダクタン
スである。数６のＣＰＤはホトダイオードのキャパシタ
ンス、Ｃｇｄ１はＦＥＴ１のゲートードレイン間の帰還
容量、ｇｍ１はＦＥＴ１のトランスコンダクタンス、
（ＲＤ１／／ＲＬ１）はＲＤ１とＲＬ１で構成される並
列抵抗値、Ｃｇｓ１はＦＥＴ１のゲートーソース間のキ
ャパシタンス、Ｃｓ１は、ＦＥＴ１のゲートーソース間
のストレイキャパシタンスである。数２から、ｖｇ１と
ｉＰＤの関係を示す等価回路が得られ、これは図４とな
る。
る。数５のｇｍ２は、ＦＥＴ２のトランスコンダクタン
スである。数６のＣＰＤはホトダイオードのキャパシタ
ンス、Ｃｇｄ１はＦＥＴ１のゲートードレイン間の帰還
容量、ｇｍ１はＦＥＴ１のトランスコンダクタンス、
（ＲＤ１／／ＲＬ１）はＲＤ１とＲＬ１で構成される並
列抵抗値、Ｃｇｓ１はＦＥＴ１のゲートーソース間のキ
ャパシタンス、Ｃｓ１は、ＦＥＴ１のゲートーソース間
のストレイキャパシタンスである。数２から、ｖｇ１と
ｉＰＤの関係を示す等価回路が得られ、これは図４とな
る。
【０００９】数３はアクティブフィードバックの採用と
抵抗ＲＦとインダクタンスＬＦの直列接続よりなるフィ
ードバックインピーダンスの採用により、ＣＴをゼロに
できることを示している。数６より代表的な数値として
ＣＰＤ＝１［ｐＦ］、Ｃｇｄ１＝０．０３［ｐＦ］、ｇ
ｍ１＝４０［ｍＳ］、ＲＤ１＝ＲＬ１＝３００［Ω］、
Ｃｇｓ１＝Ｃｓ１＝０．３［ｐＦ］をとれば、ＣＴ１＝
１．８１［ｐＦ］となる。次に数３よりＬＦ＝１７［ｎ
Ｈ］、ＲＤ２＝５００［Ω］、ＲＬ＝５０［Ω］、Ｒ
ＥＩ＝２５［Ω］、Ａｏ３５．７８、ＲＦ＝１０００
［Ω］ととれば、ＣＴ＝０となる。即ち数１の等価 ける支配的な雑音を消去できるから高速伝送において従
来とは異なる格段な高感度フロントエンドを実現できる
ことを意味している。ただし数３が成立つための条件式
として数４が存在する。まず、数４のωＣｇｄ２ＲＤ２
＝１となる周波数を求める。Ｃｇｄ２＝０．０３［ρ
Ｆ］が代表値であるから、ＲＤ２＝５００［Ω］として
このときの周波数ｆは５３［ＧＨＺ］となる。また、ω
ＬＦ／（ＲＦ＋ＲＤ２）＝１より、ＲＦ＝１０００
［Ω］、ＲＤ２＝５００［Ω］として、このときの周波
数は１４［ＧＨＺ］となる。即ち数４は１４［ＧＨＺ］
以下で成立する。フロントエンドの出力に理想的なロー
パスフィルタを用いる場合はこの２倍のＢ即ち２８［Ｇ
ｂ／ｓ］以下のビットレートで数４が成立することを意
味する。即ちこのビットレート、２８［Ｇｂ／ｓ］以下
で数３のＣＴをゼロとすることができる。また図４よ
り、図４のＣＴはゼロであるから、このフロントエンド
の帯域幅は無限大となる。実際には数３の条件式が成立
する範囲でＣＴはゼロとなるのであるからこのフロント
エンドの帯域幅としては１４［ＧＨＺ］を実現できる。
即ち２８［Ｇｂ／ｓ］の高速パルスを伝送できる。即ち
従来に較べて格段に広帯域化と高感度化を図ったフロン
トエンド回路を実現できる。
抵抗ＲＦとインダクタンスＬＦの直列接続よりなるフィ
ードバックインピーダンスの採用により、ＣＴをゼロに
できることを示している。数６より代表的な数値として
ＣＰＤ＝１［ｐＦ］、Ｃｇｄ１＝０．０３［ｐＦ］、ｇ
ｍ１＝４０［ｍＳ］、ＲＤ１＝ＲＬ１＝３００［Ω］、
Ｃｇｓ１＝Ｃｓ１＝０．３［ｐＦ］をとれば、ＣＴ１＝
１．８１［ｐＦ］となる。次に数３よりＬＦ＝１７［ｎ
Ｈ］、ＲＤ２＝５００［Ω］、ＲＬ＝５０［Ω］、Ｒ
ＥＩ＝２５［Ω］、Ａｏ３５．７８、ＲＦ＝１０００
［Ω］ととれば、ＣＴ＝０となる。即ち数１の等価 ける支配的な雑音を消去できるから高速伝送において従
来とは異なる格段な高感度フロントエンドを実現できる
ことを意味している。ただし数３が成立つための条件式
として数４が存在する。まず、数４のωＣｇｄ２ＲＤ２
＝１となる周波数を求める。Ｃｇｄ２＝０．０３［ρ
Ｆ］が代表値であるから、ＲＤ２＝５００［Ω］として
このときの周波数ｆは５３［ＧＨＺ］となる。また、ω
ＬＦ／（ＲＦ＋ＲＤ２）＝１より、ＲＦ＝１０００
［Ω］、ＲＤ２＝５００［Ω］として、このときの周波
数は１４［ＧＨＺ］となる。即ち数４は１４［ＧＨＺ］
以下で成立する。フロントエンドの出力に理想的なロー
パスフィルタを用いる場合はこの２倍のＢ即ち２８［Ｇ
ｂ／ｓ］以下のビットレートで数４が成立することを意
味する。即ちこのビットレート、２８［Ｇｂ／ｓ］以下
で数３のＣＴをゼロとすることができる。また図４よ
り、図４のＣＴはゼロであるから、このフロントエンド
の帯域幅は無限大となる。実際には数３の条件式が成立
する範囲でＣＴはゼロとなるのであるからこのフロント
エンドの帯域幅としては１４［ＧＨＺ］を実現できる。
即ち２８［Ｇｂ／ｓ］の高速パルスを伝送できる。即ち
従来に較べて格段に広帯域化と高感度化を図ったフロン
トエンド回路を実現できる。
【００１０】なお本発明の図１の１実施例で使用してい
るＦＥＴ２をバイポーラトランジスタで置き換えること
は、容易に可能である。バイポーラトランジスタのベー
スはＦＥＴ２のゲートに、コレクタはドレインに、エミ
ッタはソースにそれぞれ対応させることが出来るからで
ある。また、図２の順方向増幅部−Ａｏをバイポーラト
ランジスタにより従来技術を用いて構成することももち
ろん可能である。また更に、ＲＦによる熱雑音電圧を減
少させるためにキャパシタンスＣＦ（１４）をＲＦと並
列に接続する事も可能である。
るＦＥＴ２をバイポーラトランジスタで置き換えること
は、容易に可能である。バイポーラトランジスタのベー
スはＦＥＴ２のゲートに、コレクタはドレインに、エミ
ッタはソースにそれぞれ対応させることが出来るからで
ある。また、図２の順方向増幅部−Ａｏをバイポーラト
ランジスタにより従来技術を用いて構成することももち
ろん可能である。また更に、ＲＦによる熱雑音電圧を減
少させるためにキャパシタンスＣＦ（１４）をＲＦと並
列に接続する事も可能である。
【００１１】
【発明の効果】本発明は、以上説明したように構成され
ているので、フロントエンド回路の等価入力キャパシタ
ンスＣＴをゼロにでき、即ち高周波数で支配的なフロン
トエンド回路の雑音をゼロにできるから、従来のフロン
トエンド回路に較べて、格段の高感度化を図れる効果が
ある。また等価入力キャパシタンスＣＴをゼロにできる
から、図４で帯域幅を制限する要因は消失し、数４で帯
域幅が制限されることとなり、従来のフロントエンド回
路に較べて１４ＧＨＺという格段の広帯域化を図れる効
果がある。したがって、今後の高速度ディジタルパルス
伝送が要求されるマルチメディアサービスの光通信につ
いて特にその効果が大きい。
ているので、フロントエンド回路の等価入力キャパシタ
ンスＣＴをゼロにでき、即ち高周波数で支配的なフロン
トエンド回路の雑音をゼロにできるから、従来のフロン
トエンド回路に較べて、格段の高感度化を図れる効果が
ある。また等価入力キャパシタンスＣＴをゼロにできる
から、図４で帯域幅を制限する要因は消失し、数４で帯
域幅が制限されることとなり、従来のフロントエンド回
路に較べて１４ＧＨＺという格段の広帯域化を図れる効
果がある。したがって、今後の高速度ディジタルパルス
伝送が要求されるマルチメディアサービスの光通信につ
いて特にその効果が大きい。
【００１２】
【発明実施の形態】図１において電界効果トランジスタ
２のソースをフロントエンド回路の交流出力の一部７あ
るいは交流出力８に抵抗９を介してまたは、直接接続
し、該電界効果トランジスタ２のドレインにはフィード
バック抵抗ＲＤ２およびフィードバック抵抗ＲＦとフィ
ードバックインダクタンスＬＦの直列接続の１端を接続
し、または、このＲＦにはキャパシタンスＣＦを並列に
接続し、ＲＦの他端は順方向増幅部−Ａｏ（図２）の入
力１２に接続し、ＲＤ２の他端は交流アース端子１０に
接続してアクティブフィードバック回路を構成する。ま
たは、該ＦＥＴ２をバイポーラトランジスタに置き換え
て、該バイポーラトランジスタのエミッタをフロントエ
ンド回路の交流出力の一部７にあるいは交流出力８に抵
抗９を介して、または直接接続しバイポーラトランジス
タのコレクタには、フィードバック抵抗ＲＤ２およびフ
ィードバック抵抗ＲＦとフィードバックインダクタンス
ＬＦの直列接続の１端を接続し、ＲＦとＬＦの直列接続
の他端は順方向増幅部の入力１２に接続し、ＲＤ２の他
端は交流アース１０に接続して、アクティブフィードバ
ック回路を構成する。
２のソースをフロントエンド回路の交流出力の一部７あ
るいは交流出力８に抵抗９を介してまたは、直接接続
し、該電界効果トランジスタ２のドレインにはフィード
バック抵抗ＲＤ２およびフィードバック抵抗ＲＦとフィ
ードバックインダクタンスＬＦの直列接続の１端を接続
し、または、このＲＦにはキャパシタンスＣＦを並列に
接続し、ＲＦの他端は順方向増幅部−Ａｏ（図２）の入
力１２に接続し、ＲＤ２の他端は交流アース端子１０に
接続してアクティブフィードバック回路を構成する。ま
たは、該ＦＥＴ２をバイポーラトランジスタに置き換え
て、該バイポーラトランジスタのエミッタをフロントエ
ンド回路の交流出力の一部７にあるいは交流出力８に抵
抗９を介して、または直接接続しバイポーラトランジス
タのコレクタには、フィードバック抵抗ＲＤ２およびフ
ィードバック抵抗ＲＦとフィードバックインダクタンス
ＬＦの直列接続の１端を接続し、ＲＦとＬＦの直列接続
の他端は順方向増幅部の入力１２に接続し、ＲＤ２の他
端は交流アース１０に接続して、アクティブフィードバ
ック回路を構成する。
【図１】本発明のアクティブフィードバックフロントエ
ンドの１実施例である。
ンドの１実施例である。
【図２】図２は、図１の順方向増幅部を−Ａｏで示した
ものであり、Ａｏは順方向増幅部の電圧増幅率である。
図２は、図１の出力の一部７と出力端子８を一致させた
場合である。
ものであり、Ａｏは順方向増幅部の電圧増幅率である。
図２は、図１の出力の一部７と出力端子８を一致させた
場合である。
【図３】図３は、ホトダイオード（６）からの検出電流
ｉＰＤと、図１の電界効果トランジスタの交流ゲート電
圧ｖｇ１の関係を説明するための説明図である。
ｉＰＤと、図１の電界効果トランジスタの交流ゲート電
圧ｖｇ１の関係を説明するための説明図である。
【図４】図４は、ホトダイオードの検出電流ｉＰＤと図
１のＦＥＴ１の交流ゲート電圧ｖｇ１の関係を示す図３
を簡略化した等価回路図である。
１のＦＥＴ１の交流ゲート電圧ｖｇ１の関係を示す図３
を簡略化した等価回路図である。
１，２，３，４，５は、それぞれ電界効果トランジス
タ、ＶＺ１，ＶＺ３，ＶＺ５は、レベルシフトのための
ツェナーダイオード、＋ＶＤ１，＋ＶＤ２，＋ＶＤ３，
＋ＶＤ４，−ＶＬ１，−ＶＬ３，−ＶＬ４，−Ｖ
Ｇ２は、バイアス直流電圧、ＲＤ１，ＲＬ１，Ｒ３１，
Ｒ３２，Ｒ４１，Ｒ４２，ＲＬ，ＲＩ，ＲＤ２，Ｒ
Ｆは、抵抗、ＣＳは、バイパスコンデンサ、ＣＦはＲＦ
の熱雑音を減少させるためのキャパシタンス、ＬＦはイ
ンダクタンス、ＰＩＮは、ＰＩＮホトダイオード、ＡＰ
Ｄはアバランシェホトダイオード。ｖｏは、交流の出力
電圧。ＣＴは、ｉＰＤからみた入力キャパシタンス。ｉ
ｌは、順方向増幅部から抵抗ＲＬに流れ込む電流、ｉ
ｄ２は、ＦＥＴ２のドレインからソースに流れるフィー
ドバック電流、Ｃｇｄ２は、ＦＥＴ２のゲート−ドレイ
ン間の帰還容量、ｉｆは、キャパシタンスＣＴ１とフィ
ードバック抵抗ＲＦとフィードバックインダクタンスＬ
Ｆを流れるフィードバック電流。ｉＰＤ１は、ホトダイ
オード（６）のｉＰＤから、キャパシタンスＣＴ１に流
れる分流電流、ｉＰＤ２はフィードバック抵抗ＲＦとフ
ィードバックインダクタンスＬＦに流れる分流電流。７
は順方向電圧増幅部の出力の一部、８はフロントエンド
回路の出力、９は、ＦＥＴ２のソースに接続した抵抗、
１０は交流アース端子、１１は抵抗ＲＤ２、１２はフロ
ントエンドの入力端子、１３は抵抗ＲＦ、１４はキャパ
シタンスＣＦ。Ａｏは１２から８にいたる順方向増幅部
の利得の大きさ。１５はインダクタンスＬＦ。
タ、ＶＺ１，ＶＺ３，ＶＺ５は、レベルシフトのための
ツェナーダイオード、＋ＶＤ１，＋ＶＤ２，＋ＶＤ３，
＋ＶＤ４，−ＶＬ１，−ＶＬ３，−ＶＬ４，−Ｖ
Ｇ２は、バイアス直流電圧、ＲＤ１，ＲＬ１，Ｒ３１，
Ｒ３２，Ｒ４１，Ｒ４２，ＲＬ，ＲＩ，ＲＤ２，Ｒ
Ｆは、抵抗、ＣＳは、バイパスコンデンサ、ＣＦはＲＦ
の熱雑音を減少させるためのキャパシタンス、ＬＦはイ
ンダクタンス、ＰＩＮは、ＰＩＮホトダイオード、ＡＰ
Ｄはアバランシェホトダイオード。ｖｏは、交流の出力
電圧。ＣＴは、ｉＰＤからみた入力キャパシタンス。ｉ
ｌは、順方向増幅部から抵抗ＲＬに流れ込む電流、ｉ
ｄ２は、ＦＥＴ２のドレインからソースに流れるフィー
ドバック電流、Ｃｇｄ２は、ＦＥＴ２のゲート−ドレイ
ン間の帰還容量、ｉｆは、キャパシタンスＣＴ１とフィ
ードバック抵抗ＲＦとフィードバックインダクタンスＬ
Ｆを流れるフィードバック電流。ｉＰＤ１は、ホトダイ
オード（６）のｉＰＤから、キャパシタンスＣＴ１に流
れる分流電流、ｉＰＤ２はフィードバック抵抗ＲＦとフ
ィードバックインダクタンスＬＦに流れる分流電流。７
は順方向電圧増幅部の出力の一部、８はフロントエンド
回路の出力、９は、ＦＥＴ２のソースに接続した抵抗、
１０は交流アース端子、１１は抵抗ＲＤ２、１２はフロ
ントエンドの入力端子、１３は抵抗ＲＦ、１４はキャパ
シタンスＣＦ。Ａｏは１２から８にいたる順方向増幅部
の利得の大きさ。１５はインダクタンスＬＦ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 31/10 Ｈ０４Ｂ 10/152 10/142 10/02
Claims (2)
- 【請求項１】ホトダイオード（６）を用いて、光信号を
電気信号に変換し、この電気信号を増幅して、電気信号
の出力を得る光レシーバのフロントエンド回路におい
て、この出力端子（８）にあるいはこの出力端子の一部
（７）に抵抗（９）を経由して又は直接電界効果トラン
ジスタ（２）のソースを接続して、そのドレインと交流
アース端子（１０）の間に抵抗（１１）を接続し、また
そのドレインとこのフロントエンドの増幅部の入力端子
（１２）との間に抵抗（１３）とインダクタンスＬ
Ｆ（１５）を接続し、あるいは抵抗（１３）とキャパシ
タンス（１４）の並列構成とインダクタンスＬＦ（１
５）を接続し、この電界効果トランジスタ（２）の飽和
領域を用いて、ネガティブフィードバック回路を構成し
たことを特徴とする光レシーバのフロントエンド回路。 - 【請求項２】請求項１の電界効果トランジスタ（２）
を、電界効果トランジスタ（２）のドレインにはコレク
タを、ゲートにはベースを、ソースにはエミックを対応
させてバイポーラトランジスタに置き換えて、請求項１
と同様にしてネガティブフィードバック回路を構成した
ことを特徴とする光レシーバのフロントエンド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9142893A JPH10303828A (ja) | 1997-04-24 | 1997-04-24 | 光レシーバのフロントエンド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9142893A JPH10303828A (ja) | 1997-04-24 | 1997-04-24 | 光レシーバのフロントエンド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303828A true JPH10303828A (ja) | 1998-11-13 |
Family
ID=15326056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9142893A Pending JPH10303828A (ja) | 1997-04-24 | 1997-04-24 | 光レシーバのフロントエンド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303828A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096067A (ja) * | 2005-09-29 | 2007-04-12 | Sunx Ltd | 光電変換回路 |
-
1997
- 1997-04-24 JP JP9142893A patent/JPH10303828A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096067A (ja) * | 2005-09-29 | 2007-04-12 | Sunx Ltd | 光電変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275114B1 (en) | Impedance matched CMOS transimpedance amplifier for high-speed fiber optic communications | |
| US10139436B2 (en) | Method and system for a wideband CMOS RMS power detection scheme | |
| US5844445A (en) | Feedback type pre-amplifier | |
| JP2002523952A (ja) | 自動利得制御付きトランスインピーダンス増幅器 | |
| JPH05304422A (ja) | 光通信用前置増幅器 | |
| US6359517B1 (en) | Photodiode transimpedance circuit | |
| US6137101A (en) | Light receiving amplifying device | |
| JP3541750B2 (ja) | 光受信前置増幅器 | |
| JPH0728180B2 (ja) | 増幅器 | |
| JPH02291733A (ja) | 広帯域光受信機用フロントエンド | |
| US5327027A (en) | Circuit for multiplying the value of a capacitor | |
| US11411542B2 (en) | Transimpedance amplifier circuit | |
| JP3636569B2 (ja) | 光伝送装置 | |
| US20050052248A1 (en) | Elevated front-end transimpedance amplifier | |
| US20040189387A1 (en) | Frequency characteristics-variable amplifying circuit and semiconductor integrated circuit device | |
| EP0185199B1 (en) | Optical receiver with negative feedback | |
| JPH10303828A (ja) | 光レシーバのフロントエンド回路 | |
| JP3214196B2 (ja) | Ａｖ光空間伝送の受光回路 | |
| US20200382067A1 (en) | Dc coupled amplifier having pre-driver and bias control | |
| JP3599274B2 (ja) | トランスインピーダンスアンプ | |
| US7253689B2 (en) | Low distortion amplifier | |
| JPH10256842A (ja) | 光レシーバのフロントエンド回路 | |
| JP3415986B2 (ja) | 光受信用増幅器 | |
| JPS634961B2 (ja) | ||
| JP2003032050A (ja) | プリアンプ回路 |