JPH10303828A - 光レシーバのフロントエンド回路 - Google Patents
光レシーバのフロントエンド回路Info
- Publication number
- JPH10303828A JPH10303828A JP9142893A JP14289397A JPH10303828A JP H10303828 A JPH10303828 A JP H10303828A JP 9142893 A JP9142893 A JP 9142893A JP 14289397 A JP14289397 A JP 14289397A JP H10303828 A JPH10303828 A JP H10303828A
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- resistor
- circuit
- end circuit
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 光通信の光レシーバのフロントエンド回路の
高感度化と広帯域化をはかる。 【解決手段】 電界効果トランジスタ2のソースを、フ
ロントエンド回路の順方向増幅部の出力部7あるいはそ
の交流出力8に抵抗を介してまたは直接接続し、電界効
果トランジスタ2のドレインにはフィードバック抵抗R
D2およびフィードバック抵抗RFとフィードバックイ
ンダクタンスLFの直列接続の1端を接続し、該直列接
続の他端は順方向増幅部の入力12に接続し、RD2の
他端は交流アース端子10に接続してアクティブフィー
ドバック回路を構成する。または、電界効果トランジス
タ2をバイポーラトランジスタに置き換えて同様にアク
ティブフィードバック回路を構成する。
高感度化と広帯域化をはかる。 【解決手段】 電界効果トランジスタ2のソースを、フ
ロントエンド回路の順方向増幅部の出力部7あるいはそ
の交流出力8に抵抗を介してまたは直接接続し、電界効
果トランジスタ2のドレインにはフィードバック抵抗R
D2およびフィードバック抵抗RFとフィードバックイ
ンダクタンスLFの直列接続の1端を接続し、該直列接
続の他端は順方向増幅部の入力12に接続し、RD2の
他端は交流アース端子10に接続してアクティブフィー
ドバック回路を構成する。または、電界効果トランジス
タ2をバイポーラトランジスタに置き換えて同様にアク
ティブフィードバック回路を構成する。
Description
【0001】
【発明の属する技術分野】本発明は、光通信の受信部を
構成する光信号を電気信号に変換し、この電気信号を増
幅して電気信号の出力を得る光レシーバのフロントエン
ド回路におけるネガティブフィードバック回路の構成に
関する。フロントエンド回路は、光レシーバの初段を構
成するから、フロントエンド回路の性能が光レシーバ全
体の性能を決定することとなるので、フロントエンド回
路は、光通信全体の中で重要な位置を占める。したがっ
て、高性能なフロントエンド回路の実現は重要な問題で
ある。
構成する光信号を電気信号に変換し、この電気信号を増
幅して電気信号の出力を得る光レシーバのフロントエン
ド回路におけるネガティブフィードバック回路の構成に
関する。フロントエンド回路は、光レシーバの初段を構
成するから、フロントエンド回路の性能が光レシーバ全
体の性能を決定することとなるので、フロントエンド回
路は、光通信全体の中で重要な位置を占める。したがっ
て、高性能なフロントエンド回路の実現は重要な問題で
ある。
【0002】
【従来の技術】従来の光レシーバのフロントエンド回路
の帯域幅は、非常に狭い。たとえば、従来のフロントエ
ンドの帯域幅は、34MHzであり、これを3個の大変
複雑なトランスバーサル等化器を用いて数Gb/sの伝
送を可能にしている。基幹幹線用では、この方法で高速
ディジタル伝送に対処可能であるが、今後の加入者領域
や、CATV網あるいは大規模LAN等のマルチメディ
ア対応では回路が複雑で、実用性が大変低い。また、従
来はフロントエンドの帯域幅が20MHzの場合もあ
り、R−C等化器をもちいて、622.08Mb/sの
伝送を可能にしている。このフロントエンド回路も帯域
幅が狭く、画像などの多チャンネル伝送に対応できず、
今後のマルチメディア対応は困難である。このように、
従来のフロントエンドの回路は帯域幅が非常に狭いとい
う問題点があった。その理由は、フィードバック抵抗の
熱雑音を小さくするためには、フィードバック抵抗を大
としなければならず、この大きなフィードバック抵抗値
を用いて帯域幅を大とするためには、フロントエンド回
路の順方向増幅部の電圧利得を非常に大としなければな
らず、これが技術的に困難であったからであった。即
ち、フロントエンド回路の帯域幅が狭いので、高速で動
作する光レシーバを得るためには、複雑な等化器を苦心
して使っているなど、今後の加入者領域などでのマルチ
メディアサービスは困難であるという問題点があった。
の帯域幅は、非常に狭い。たとえば、従来のフロントエ
ンドの帯域幅は、34MHzであり、これを3個の大変
複雑なトランスバーサル等化器を用いて数Gb/sの伝
送を可能にしている。基幹幹線用では、この方法で高速
ディジタル伝送に対処可能であるが、今後の加入者領域
や、CATV網あるいは大規模LAN等のマルチメディ
ア対応では回路が複雑で、実用性が大変低い。また、従
来はフロントエンドの帯域幅が20MHzの場合もあ
り、R−C等化器をもちいて、622.08Mb/sの
伝送を可能にしている。このフロントエンド回路も帯域
幅が狭く、画像などの多チャンネル伝送に対応できず、
今後のマルチメディア対応は困難である。このように、
従来のフロントエンドの回路は帯域幅が非常に狭いとい
う問題点があった。その理由は、フィードバック抵抗の
熱雑音を小さくするためには、フィードバック抵抗を大
としなければならず、この大きなフィードバック抵抗値
を用いて帯域幅を大とするためには、フロントエンド回
路の順方向増幅部の電圧利得を非常に大としなければな
らず、これが技術的に困難であったからであった。即
ち、フロントエンド回路の帯域幅が狭いので、高速で動
作する光レシーバを得るためには、複雑な等化器を苦心
して使っているなど、今後の加入者領域などでのマルチ
メディアサービスは困難であるという問題点があった。
【0003】この問題点を解決するために新しいフロン
トエンド回路が発明された(出願日、平成9年3月12
日、
トエンド回路が発明された(出願日、平成9年3月12
日、
【整理番号】、PH9−01、発明の名称、光レシーバ
のフロントエンド回路、受付番号2970490147
0)。このフロントエンド回路は、フィードバック抵抗
値を大とし、熱雑音を小さくしても、フロントエンド回
路の帯域幅を狭くせず、帯域幅を大幅に拡大できるもの
であった。しかしながらこの新しいフロントエンド回路
においても、従来のフロントエンド回路と同様に、伝送
周波数が非常に大きくなると、フロントエンド回路の雑
音が大きくなるという問題点があった。これは伝送用周
波数が高くなると、すなわち伝送す であった。
のフロントエンド回路、受付番号2970490147
0)。このフロントエンド回路は、フィードバック抵抗
値を大とし、熱雑音を小さくしても、フロントエンド回
路の帯域幅を狭くせず、帯域幅を大幅に拡大できるもの
であった。しかしながらこの新しいフロントエンド回路
においても、従来のフロントエンド回路と同様に、伝送
周波数が非常に大きくなると、フロントエンド回路の雑
音が大きくなるという問題点があった。これは伝送用周
波数が高くなると、すなわち伝送す であった。
【数1】 上式でBはビットレート、gm1はFET1のトランス
コンダクタンス、CTはフロントエンド回路の等価入力
キャパシタンス、ΓはFET1のチャンネル雑音ファク
タ、kはボルツマンの定数、Tは絶対温度、I3はPe
rsonickの第3定積分である。 加するという問題点があった。
コンダクタンス、CTはフロントエンド回路の等価入力
キャパシタンス、ΓはFET1のチャンネル雑音ファク
タ、kはボルツマンの定数、Tは絶対温度、I3はPe
rsonickの第3定積分である。 加するという問題点があった。
【0004】
【発明が解決しようとする課題】従来の光レシーバのフ
ロントエンド回路は、伝送速度Bが大となると、B3に
比例して雑音が大きくなるという問題点があった。本発
明はこの問題点を解決することを目的としている。
ロントエンド回路は、伝送速度Bが大となると、B3に
比例して雑音が大きくなるという問題点があった。本発
明はこの問題点を解決することを目的としている。
【0005】
【課題を解決するための手段】本発明のフロントエンド
回路は、フロントエンド回路の等価入力キャパシタンス
CTをゼロとして、B3に比例して増大する雑音をゼロ
にしようとするものである。本発明は、フロントエンド
回路のアクティブフィードバック回路の1部にインダク
タンスを用いてCTをゼロとし、従来の問題点を解決し
たものである。あわせて従来のフロントエンド回路に較
べて格段の広帯域化を実現したものである。
回路は、フロントエンド回路の等価入力キャパシタンス
CTをゼロとして、B3に比例して増大する雑音をゼロ
にしようとするものである。本発明は、フロントエンド
回路のアクティブフィードバック回路の1部にインダク
タンスを用いてCTをゼロとし、従来の問題点を解決し
たものである。あわせて従来のフロントエンド回路に較
べて格段の広帯域化を実現したものである。
【0006】図1にアクティブフィードバック回路を用
いて構成した本発明のフィードバック回路を示す。PI
Nホトダイオードまたは、APD(アバランシェホトダ
イオード)で、光信号が電流に変換され、この電流はフ
ィードバック抵抗RFを経由して、交流アース(10)
へと流れる。+VD2の定電圧電源の+端子が交流的に
はコンデンサCSでバイパスされてアースとなるから、
交流アース(10)は、コンデンサCSでバイパスされ
て構成される。今、ホトダイオードで検出された電流i
PDで、図1の電界効果トランジスタFET1の交流ゲ
ート電圧vg1が上昇し、そのドレイン電流が増加する
と、抵抗RD1と抵抗RL1により、FET3の交流ゲ
ート電圧vg3が減少する。FET3のゲート電圧が減
少するから、抵抗R31、R32により、FET4の交
流ゲート電圧vg4が上昇する。すると、抵抗R41,
R42により、FET5の交流ゲート電圧vg5が減少
し、したがってFET5を流れるドレイン電流ilが減
少する。この電流ilは、抵抗RLを通じて、負の定電
圧電源−VLへと流れるから、出力電圧vo(8)が減
少する。出力電圧voが減少したから、アクティブフィ
ードバックのためのFET2のゲートーソース間電圧が
上昇し、RLを流れる電流id2が増加する。このi
d2は、抵抗RD2を流れるから、フィードバックイン
ピーダンスRFとインダクタンスLFが接続されてい
る、FET2のドレイン電圧が降下する。したがって、
FET1の交流ゲート電圧vg1が下降する。即ち、F
ET1のゲート電圧には、ネガティブフィードバックが
かかる。FET2のソース側を抵抗RIを介さず、直接
FET1,FET3,FET4で構成される順方向増幅
部の出力の一部7に接続しても、点7と点8の電圧は同
じ極性で動作するから上記と同様にFET1のゲートに
はネガティブフィードバックがかかる。VZ1,
VZ2,VZ3は、レベルシフトのためのツェナーダイ
オードでありCSは、交流をバイパスするためのバイパ
スコンデンサである。+VD1,+VD2,+VD3,
+VD4は、フロントエンドの正のバイアス定電圧電源
であり、−VL1,−VL3,−VL4,−VL,−V
G2は、負のバイアス定電圧電源である。+VPDは、
ホトダイオードの正の定電圧電源である。RD2は、F
ET2のドレインと、+VD2端子間に接続されたフィ
ードバック抵抗である。RLは、FET2のソースと、
フロントエンド回路の出力端子間に接続された抵抗であ
る。なお、FET2はドレインーソース間の電圧をその
不飽和領域で動作させる場合、即ちドレインとソース間
を高抵抗で動作させる場合もあるが、これは本発明外で
ある。
いて構成した本発明のフィードバック回路を示す。PI
Nホトダイオードまたは、APD(アバランシェホトダ
イオード)で、光信号が電流に変換され、この電流はフ
ィードバック抵抗RFを経由して、交流アース(10)
へと流れる。+VD2の定電圧電源の+端子が交流的に
はコンデンサCSでバイパスされてアースとなるから、
交流アース(10)は、コンデンサCSでバイパスされ
て構成される。今、ホトダイオードで検出された電流i
PDで、図1の電界効果トランジスタFET1の交流ゲ
ート電圧vg1が上昇し、そのドレイン電流が増加する
と、抵抗RD1と抵抗RL1により、FET3の交流ゲ
ート電圧vg3が減少する。FET3のゲート電圧が減
少するから、抵抗R31、R32により、FET4の交
流ゲート電圧vg4が上昇する。すると、抵抗R41,
R42により、FET5の交流ゲート電圧vg5が減少
し、したがってFET5を流れるドレイン電流ilが減
少する。この電流ilは、抵抗RLを通じて、負の定電
圧電源−VLへと流れるから、出力電圧vo(8)が減
少する。出力電圧voが減少したから、アクティブフィ
ードバックのためのFET2のゲートーソース間電圧が
上昇し、RLを流れる電流id2が増加する。このi
d2は、抵抗RD2を流れるから、フィードバックイン
ピーダンスRFとインダクタンスLFが接続されてい
る、FET2のドレイン電圧が降下する。したがって、
FET1の交流ゲート電圧vg1が下降する。即ち、F
ET1のゲート電圧には、ネガティブフィードバックが
かかる。FET2のソース側を抵抗RIを介さず、直接
FET1,FET3,FET4で構成される順方向増幅
部の出力の一部7に接続しても、点7と点8の電圧は同
じ極性で動作するから上記と同様にFET1のゲートに
はネガティブフィードバックがかかる。VZ1,
VZ2,VZ3は、レベルシフトのためのツェナーダイ
オードでありCSは、交流をバイパスするためのバイパ
スコンデンサである。+VD1,+VD2,+VD3,
+VD4は、フロントエンドの正のバイアス定電圧電源
であり、−VL1,−VL3,−VL4,−VL,−V
G2は、負のバイアス定電圧電源である。+VPDは、
ホトダイオードの正の定電圧電源である。RD2は、F
ET2のドレインと、+VD2端子間に接続されたフィ
ードバック抵抗である。RLは、FET2のソースと、
フロントエンド回路の出力端子間に接続された抵抗であ
る。なお、FET2はドレインーソース間の電圧をその
不飽和領域で動作させる場合、即ちドレインとソース間
を高抵抗で動作させる場合もあるが、これは本発明外で
ある。
【0007】図2は、図1のFET1、FET3、FE
T4、FET5で構成されるこのフロントエンド回路の
順方向電圧増幅部をまとめて、−Aoであらわしたもの
であり、Aoは、この順方向電圧増幅部の電圧増幅率、
即ち利得である。なお、図2では図1の端子7と端子8
を一致させた場合を示している。
T4、FET5で構成されるこのフロントエンド回路の
順方向電圧増幅部をまとめて、−Aoであらわしたもの
であり、Aoは、この順方向電圧増幅部の電圧増幅率、
即ち利得である。なお、図2では図1の端子7と端子8
を一致させた場合を示している。
【0008】図3は、ホトダイオードで検出された交流
電流とFET1のゲートの交流電圧の関係を求めるため
のアクティブフィードバック部に着目した回路図であ
る。図1、図2の順方向電圧増幅部の出力抵抗を流れる
出力電流ilが減少すれば、FET2のゲートーソース
間電圧が増加するので、FET2のドレインーソース間
を流れるフィードバック電流id2が増加する。C
gd2は、FET2のゲートーソース間の帰還容量であ
る。CTは、検出電流iPDからみた、入力キャパシタ
ンスである。フィードバック電流id2によって、キャ
パシタンスCTとフィードバック抵抗RFに流れる電流
ifを図3に示す。iPDの分流電流iPD1とi
PD2も図3に示す。図3の回路はフィードバック電流
id2と検出電流iPDの2つの電流によって動作する
回路である。以上により、FET1のゲートの交流電圧
vg1とiPDの関係を求めると、次式が得られる。
電流とFET1のゲートの交流電圧の関係を求めるため
のアクティブフィードバック部に着目した回路図であ
る。図1、図2の順方向電圧増幅部の出力抵抗を流れる
出力電流ilが減少すれば、FET2のゲートーソース
間電圧が増加するので、FET2のドレインーソース間
を流れるフィードバック電流id2が増加する。C
gd2は、FET2のゲートーソース間の帰還容量であ
る。CTは、検出電流iPDからみた、入力キャパシタ
ンスである。フィードバック電流id2によって、キャ
パシタンスCTとフィードバック抵抗RFに流れる電流
ifを図3に示す。iPDの分流電流iPD1とi
PD2も図3に示す。図3の回路はフィードバック電流
id2と検出電流iPDの2つの電流によって動作する
回路である。以上により、FET1のゲートの交流電圧
vg1とiPDの関係を求めると、次式が得られる。
【数2】
【数3】 である。ただし数2は次の条件で成立する。
【数4】 また数2において
【数5】
【数6】 である。数2で、ωは、検出電流iPDの角周波数であ
る。数5のgm2は、FET2のトランスコンダクタン
スである。数6のCPDはホトダイオードのキャパシタ
ンス、Cgd1はFET1のゲートードレイン間の帰還
容量、gm1はFET1のトランスコンダクタンス、
(RD1//RL1)はRD1とRL1で構成される並
列抵抗値、Cgs1はFET1のゲートーソース間のキ
ャパシタンス、Cs1は、FET1のゲートーソース間
のストレイキャパシタンスである。数2から、vg1と
iPDの関係を示す等価回路が得られ、これは図4とな
る。
る。数5のgm2は、FET2のトランスコンダクタン
スである。数6のCPDはホトダイオードのキャパシタ
ンス、Cgd1はFET1のゲートードレイン間の帰還
容量、gm1はFET1のトランスコンダクタンス、
(RD1//RL1)はRD1とRL1で構成される並
列抵抗値、Cgs1はFET1のゲートーソース間のキ
ャパシタンス、Cs1は、FET1のゲートーソース間
のストレイキャパシタンスである。数2から、vg1と
iPDの関係を示す等価回路が得られ、これは図4とな
る。
【0009】数3はアクティブフィードバックの採用と
抵抗RFとインダクタンスLFの直列接続よりなるフィ
ードバックインピーダンスの採用により、CTをゼロに
できることを示している。数6より代表的な数値として
CPD=1[pF]、Cgd1=0.03[pF]、g
m1=40[mS]、RD1=RL1=300[Ω]、
Cgs1=Cs1=0.3[pF]をとれば、CT1=
1.81[pF]となる。次に数3よりLF=17[n
H]、RD2=500[Ω]、RL=50[Ω]、R
EI=25[Ω]、Ao35.78、RF=1000
[Ω]ととれば、CT=0となる。即ち数1の等価 ける支配的な雑音を消去できるから高速伝送において従
来とは異なる格段な高感度フロントエンドを実現できる
ことを意味している。ただし数3が成立つための条件式
として数4が存在する。まず、数4のωCgd2RD2
=1となる周波数を求める。Cgd2=0.03[ρ
F]が代表値であるから、RD2=500[Ω]として
このときの周波数fは53[GHZ]となる。また、ω
LF/(RF+RD2)=1より、RF=1000
[Ω]、RD2=500[Ω]として、このときの周波
数は14[GHZ]となる。即ち数4は14[GHZ]
以下で成立する。フロントエンドの出力に理想的なロー
パスフィルタを用いる場合はこの2倍のB即ち28[G
b/s]以下のビットレートで数4が成立することを意
味する。即ちこのビットレート、28[Gb/s]以下
で数3のCTをゼロとすることができる。また図4よ
り、図4のCTはゼロであるから、このフロントエンド
の帯域幅は無限大となる。実際には数3の条件式が成立
する範囲でCTはゼロとなるのであるからこのフロント
エンドの帯域幅としては14[GHZ]を実現できる。
即ち28[Gb/s]の高速パルスを伝送できる。即ち
従来に較べて格段に広帯域化と高感度化を図ったフロン
トエンド回路を実現できる。
抵抗RFとインダクタンスLFの直列接続よりなるフィ
ードバックインピーダンスの採用により、CTをゼロに
できることを示している。数6より代表的な数値として
CPD=1[pF]、Cgd1=0.03[pF]、g
m1=40[mS]、RD1=RL1=300[Ω]、
Cgs1=Cs1=0.3[pF]をとれば、CT1=
1.81[pF]となる。次に数3よりLF=17[n
H]、RD2=500[Ω]、RL=50[Ω]、R
EI=25[Ω]、Ao35.78、RF=1000
[Ω]ととれば、CT=0となる。即ち数1の等価 ける支配的な雑音を消去できるから高速伝送において従
来とは異なる格段な高感度フロントエンドを実現できる
ことを意味している。ただし数3が成立つための条件式
として数4が存在する。まず、数4のωCgd2RD2
=1となる周波数を求める。Cgd2=0.03[ρ
F]が代表値であるから、RD2=500[Ω]として
このときの周波数fは53[GHZ]となる。また、ω
LF/(RF+RD2)=1より、RF=1000
[Ω]、RD2=500[Ω]として、このときの周波
数は14[GHZ]となる。即ち数4は14[GHZ]
以下で成立する。フロントエンドの出力に理想的なロー
パスフィルタを用いる場合はこの2倍のB即ち28[G
b/s]以下のビットレートで数4が成立することを意
味する。即ちこのビットレート、28[Gb/s]以下
で数3のCTをゼロとすることができる。また図4よ
り、図4のCTはゼロであるから、このフロントエンド
の帯域幅は無限大となる。実際には数3の条件式が成立
する範囲でCTはゼロとなるのであるからこのフロント
エンドの帯域幅としては14[GHZ]を実現できる。
即ち28[Gb/s]の高速パルスを伝送できる。即ち
従来に較べて格段に広帯域化と高感度化を図ったフロン
トエンド回路を実現できる。
【0010】なお本発明の図1の1実施例で使用してい
るFET2をバイポーラトランジスタで置き換えること
は、容易に可能である。バイポーラトランジスタのベー
スはFET2のゲートに、コレクタはドレインに、エミ
ッタはソースにそれぞれ対応させることが出来るからで
ある。また、図2の順方向増幅部−Aoをバイポーラト
ランジスタにより従来技術を用いて構成することももち
ろん可能である。また更に、RFによる熱雑音電圧を減
少させるためにキャパシタンスCF(14)をRFと並
列に接続する事も可能である。
るFET2をバイポーラトランジスタで置き換えること
は、容易に可能である。バイポーラトランジスタのベー
スはFET2のゲートに、コレクタはドレインに、エミ
ッタはソースにそれぞれ対応させることが出来るからで
ある。また、図2の順方向増幅部−Aoをバイポーラト
ランジスタにより従来技術を用いて構成することももち
ろん可能である。また更に、RFによる熱雑音電圧を減
少させるためにキャパシタンスCF(14)をRFと並
列に接続する事も可能である。
【0011】
【発明の効果】本発明は、以上説明したように構成され
ているので、フロントエンド回路の等価入力キャパシタ
ンスCTをゼロにでき、即ち高周波数で支配的なフロン
トエンド回路の雑音をゼロにできるから、従来のフロン
トエンド回路に較べて、格段の高感度化を図れる効果が
ある。また等価入力キャパシタンスCTをゼロにできる
から、図4で帯域幅を制限する要因は消失し、数4で帯
域幅が制限されることとなり、従来のフロントエンド回
路に較べて14GHZという格段の広帯域化を図れる効
果がある。したがって、今後の高速度ディジタルパルス
伝送が要求されるマルチメディアサービスの光通信につ
いて特にその効果が大きい。
ているので、フロントエンド回路の等価入力キャパシタ
ンスCTをゼロにでき、即ち高周波数で支配的なフロン
トエンド回路の雑音をゼロにできるから、従来のフロン
トエンド回路に較べて、格段の高感度化を図れる効果が
ある。また等価入力キャパシタンスCTをゼロにできる
から、図4で帯域幅を制限する要因は消失し、数4で帯
域幅が制限されることとなり、従来のフロントエンド回
路に較べて14GHZという格段の広帯域化を図れる効
果がある。したがって、今後の高速度ディジタルパルス
伝送が要求されるマルチメディアサービスの光通信につ
いて特にその効果が大きい。
【0012】
【発明実施の形態】図1において電界効果トランジスタ
2のソースをフロントエンド回路の交流出力の一部7あ
るいは交流出力8に抵抗9を介してまたは、直接接続
し、該電界効果トランジスタ2のドレインにはフィード
バック抵抗RD2およびフィードバック抵抗RFとフィ
ードバックインダクタンスLFの直列接続の1端を接続
し、または、このRFにはキャパシタンスCFを並列に
接続し、RFの他端は順方向増幅部−Ao(図2)の入
力12に接続し、RD2の他端は交流アース端子10に
接続してアクティブフィードバック回路を構成する。ま
たは、該FET2をバイポーラトランジスタに置き換え
て、該バイポーラトランジスタのエミッタをフロントエ
ンド回路の交流出力の一部7にあるいは交流出力8に抵
抗9を介して、または直接接続しバイポーラトランジス
タのコレクタには、フィードバック抵抗RD2およびフ
ィードバック抵抗RFとフィードバックインダクタンス
LFの直列接続の1端を接続し、RFとLFの直列接続
の他端は順方向増幅部の入力12に接続し、RD2の他
端は交流アース10に接続して、アクティブフィードバ
ック回路を構成する。
2のソースをフロントエンド回路の交流出力の一部7あ
るいは交流出力8に抵抗9を介してまたは、直接接続
し、該電界効果トランジスタ2のドレインにはフィード
バック抵抗RD2およびフィードバック抵抗RFとフィ
ードバックインダクタンスLFの直列接続の1端を接続
し、または、このRFにはキャパシタンスCFを並列に
接続し、RFの他端は順方向増幅部−Ao(図2)の入
力12に接続し、RD2の他端は交流アース端子10に
接続してアクティブフィードバック回路を構成する。ま
たは、該FET2をバイポーラトランジスタに置き換え
て、該バイポーラトランジスタのエミッタをフロントエ
ンド回路の交流出力の一部7にあるいは交流出力8に抵
抗9を介して、または直接接続しバイポーラトランジス
タのコレクタには、フィードバック抵抗RD2およびフ
ィードバック抵抗RFとフィードバックインダクタンス
LFの直列接続の1端を接続し、RFとLFの直列接続
の他端は順方向増幅部の入力12に接続し、RD2の他
端は交流アース10に接続して、アクティブフィードバ
ック回路を構成する。
【図1】本発明のアクティブフィードバックフロントエ
ンドの1実施例である。
ンドの1実施例である。
【図2】図2は、図1の順方向増幅部を−Aoで示した
ものであり、Aoは順方向増幅部の電圧増幅率である。
図2は、図1の出力の一部7と出力端子8を一致させた
場合である。
ものであり、Aoは順方向増幅部の電圧増幅率である。
図2は、図1の出力の一部7と出力端子8を一致させた
場合である。
【図3】図3は、ホトダイオード(6)からの検出電流
iPDと、図1の電界効果トランジスタの交流ゲート電
圧vg1の関係を説明するための説明図である。
iPDと、図1の電界効果トランジスタの交流ゲート電
圧vg1の関係を説明するための説明図である。
【図4】図4は、ホトダイオードの検出電流iPDと図
1のFET1の交流ゲート電圧vg1の関係を示す図3
を簡略化した等価回路図である。
1のFET1の交流ゲート電圧vg1の関係を示す図3
を簡略化した等価回路図である。
1,2,3,4,5は、それぞれ電界効果トランジス
タ、VZ1,VZ3,VZ5は、レベルシフトのための
ツェナーダイオード、+VD1,+VD2,+VD3,
+VD4,−VL1,−VL3,−VL4,−V
G2は、バイアス直流電圧、RD1,RL1,R31,
R32,R41,R42,RL,RI,RD2,R
Fは、抵抗、CSは、バイパスコンデンサ、CFはRF
の熱雑音を減少させるためのキャパシタンス、LFはイ
ンダクタンス、PINは、PINホトダイオード、AP
Dはアバランシェホトダイオード。voは、交流の出力
電圧。CTは、iPDからみた入力キャパシタンス。i
lは、順方向増幅部から抵抗RLに流れ込む電流、i
d2は、FET2のドレインからソースに流れるフィー
ドバック電流、Cgd2は、FET2のゲート−ドレイ
ン間の帰還容量、ifは、キャパシタンスCT1とフィ
ードバック抵抗RFとフィードバックインダクタンスL
Fを流れるフィードバック電流。iPD1は、ホトダイ
オード(6)のiPDから、キャパシタンスCT1に流
れる分流電流、iPD2はフィードバック抵抗RFとフ
ィードバックインダクタンスLFに流れる分流電流。7
は順方向電圧増幅部の出力の一部、8はフロントエンド
回路の出力、9は、FET2のソースに接続した抵抗、
10は交流アース端子、11は抵抗RD2、12はフロ
ントエンドの入力端子、13は抵抗RF、14はキャパ
シタンスCF。Aoは12から8にいたる順方向増幅部
の利得の大きさ。15はインダクタンスLF。
タ、VZ1,VZ3,VZ5は、レベルシフトのための
ツェナーダイオード、+VD1,+VD2,+VD3,
+VD4,−VL1,−VL3,−VL4,−V
G2は、バイアス直流電圧、RD1,RL1,R31,
R32,R41,R42,RL,RI,RD2,R
Fは、抵抗、CSは、バイパスコンデンサ、CFはRF
の熱雑音を減少させるためのキャパシタンス、LFはイ
ンダクタンス、PINは、PINホトダイオード、AP
Dはアバランシェホトダイオード。voは、交流の出力
電圧。CTは、iPDからみた入力キャパシタンス。i
lは、順方向増幅部から抵抗RLに流れ込む電流、i
d2は、FET2のドレインからソースに流れるフィー
ドバック電流、Cgd2は、FET2のゲート−ドレイ
ン間の帰還容量、ifは、キャパシタンスCT1とフィ
ードバック抵抗RFとフィードバックインダクタンスL
Fを流れるフィードバック電流。iPD1は、ホトダイ
オード(6)のiPDから、キャパシタンスCT1に流
れる分流電流、iPD2はフィードバック抵抗RFとフ
ィードバックインダクタンスLFに流れる分流電流。7
は順方向電圧増幅部の出力の一部、8はフロントエンド
回路の出力、9は、FET2のソースに接続した抵抗、
10は交流アース端子、11は抵抗RD2、12はフロ
ントエンドの入力端子、13は抵抗RF、14はキャパ
シタンスCF。Aoは12から8にいたる順方向増幅部
の利得の大きさ。15はインダクタンスLF。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 31/10 H04B 10/152 10/142 10/02
Claims (2)
- 【請求項1】ホトダイオード(6)を用いて、光信号を
電気信号に変換し、この電気信号を増幅して、電気信号
の出力を得る光レシーバのフロントエンド回路におい
て、この出力端子(8)にあるいはこの出力端子の一部
(7)に抵抗(9)を経由して又は直接電界効果トラン
ジスタ(2)のソースを接続して、そのドレインと交流
アース端子(10)の間に抵抗(11)を接続し、また
そのドレインとこのフロントエンドの増幅部の入力端子
(12)との間に抵抗(13)とインダクタンスL
F(15)を接続し、あるいは抵抗(13)とキャパシ
タンス(14)の並列構成とインダクタンスLF(1
5)を接続し、この電界効果トランジスタ(2)の飽和
領域を用いて、ネガティブフィードバック回路を構成し
たことを特徴とする光レシーバのフロントエンド回路。 - 【請求項2】請求項1の電界効果トランジスタ(2)
を、電界効果トランジスタ(2)のドレインにはコレク
タを、ゲートにはベースを、ソースにはエミックを対応
させてバイポーラトランジスタに置き換えて、請求項1
と同様にしてネガティブフィードバック回路を構成した
ことを特徴とする光レシーバのフロントエンド回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9142893A JPH10303828A (ja) | 1997-04-24 | 1997-04-24 | 光レシーバのフロントエンド回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9142893A JPH10303828A (ja) | 1997-04-24 | 1997-04-24 | 光レシーバのフロントエンド回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10303828A true JPH10303828A (ja) | 1998-11-13 |
Family
ID=15326056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9142893A Pending JPH10303828A (ja) | 1997-04-24 | 1997-04-24 | 光レシーバのフロントエンド回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10303828A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007096067A (ja) * | 2005-09-29 | 2007-04-12 | Sunx Ltd | 光電変換回路 |
-
1997
- 1997-04-24 JP JP9142893A patent/JPH10303828A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007096067A (ja) * | 2005-09-29 | 2007-04-12 | Sunx Ltd | 光電変換回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6275114B1 (en) | Impedance matched CMOS transimpedance amplifier for high-speed fiber optic communications | |
US10139436B2 (en) | Method and system for a wideband CMOS RMS power detection scheme | |
US5844445A (en) | Feedback type pre-amplifier | |
JP2002523952A (ja) | 自動利得制御付きトランスインピーダンス増幅器 | |
JPH05304422A (ja) | 光通信用前置増幅器 | |
US6359517B1 (en) | Photodiode transimpedance circuit | |
US6137101A (en) | Light receiving amplifying device | |
JP3541750B2 (ja) | 光受信前置増幅器 | |
JPH0728180B2 (ja) | 増幅器 | |
JPH02291733A (ja) | 広帯域光受信機用フロントエンド | |
US5327027A (en) | Circuit for multiplying the value of a capacitor | |
US11411542B2 (en) | Transimpedance amplifier circuit | |
JP3636569B2 (ja) | 光伝送装置 | |
US20050052248A1 (en) | Elevated front-end transimpedance amplifier | |
US20040189387A1 (en) | Frequency characteristics-variable amplifying circuit and semiconductor integrated circuit device | |
EP0185199B1 (en) | Optical receiver with negative feedback | |
JPH10303828A (ja) | 光レシーバのフロントエンド回路 | |
JP3214196B2 (ja) | Av光空間伝送の受光回路 | |
US20200382067A1 (en) | Dc coupled amplifier having pre-driver and bias control | |
JP3599274B2 (ja) | トランスインピーダンスアンプ | |
US7253689B2 (en) | Low distortion amplifier | |
JPH10256842A (ja) | 光レシーバのフロントエンド回路 | |
JP3415986B2 (ja) | 光受信用増幅器 | |
JPS634961B2 (ja) | ||
JP2003032050A (ja) | プリアンプ回路 |