JPH10303436A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH10303436A
JPH10303436A JP10557397A JP10557397A JPH10303436A JP H10303436 A JPH10303436 A JP H10303436A JP 10557397 A JP10557397 A JP 10557397A JP 10557397 A JP10557397 A JP 10557397A JP H10303436 A JPH10303436 A JP H10303436A
Authority
JP
Japan
Prior art keywords
region
concentration
anode
semiconductor
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10557397A
Other languages
Japanese (ja)
Inventor
Takashi Fujii
岳志 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP10557397A priority Critical patent/JPH10303436A/en
Publication of JPH10303436A publication Critical patent/JPH10303436A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the reverse recovery resistance of a planar diode having a high withstand voltage and a large current. SOLUTION: On the surface of an n<-> -type substrate 1, a p<-> -type well region 6 and a p<+> -type region for guard ring forming a voltage-resistant structure 10 are formed as an anode region 11 by performing diffusion called 'drive' after implanting impurity ions and an anode electrode 3 is formed of a metallic film composed of an aluminum film, etc., on the well region 6. On the surface of the substrate 1 on the opposite side of the anode region 11, a cathode region 2 composed of a high-concentration n-type region is formed and a cathode electrode 4 is formed of a metallic film composed of an aluminum film, etc., on the region 2. The impurity concentration in the anode region 11 is reduced by two or more digits as compared with the conventional example.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は電力変換機器に用
いられる電力用ダイオードなどの半導体装置に関する。
The present invention relates to a semiconductor device such as a power diode used for power conversion equipment.

【0002】[0002]

【従来の技術】電力変換機器に用いられ、高速スイッチ
ングが可能で、低飽和電圧が得られるIGBTのような
パワースイッチング素子と組み合わせてフリーホイール
ダイオードやスナバダイオードとして利用される高速ダ
イオードは、低順電圧降下と高速化が要求される。この
高速ダイオードは、パワースイッチング素子の電圧・電
流容量に合わせて、通常、ショットキーダイオードやプ
レーナ型のpnダイオードが用いられる。
2. Description of the Related Art A high-speed diode used as a freewheeling diode or a snubber diode in combination with a power switching element such as an IGBT which can be used for power conversion equipment, can perform high-speed switching, and can obtain a low saturation voltage, has a low order. Voltage drop and high speed are required. As the high-speed diode, a Schottky diode or a planar pn diode is usually used according to the voltage / current capacity of the power switching element.

【0003】図5は従来のプレーナ型pnダイオードの
要部断面構造図である。n- 基板1の一方の主面にp+
ウエル領域5で形成されたアノード領域11と耐圧構造
10であるガードリング21のp+ 領域が、不純物イオ
ン注入と、その後のドライブといわれる拡散により形成
されている。アノード領域11上にアノード電極3がア
ルミニウム膜などの金属膜で形成されている。n- 基板
1のアノード領域11側と反対側の表面にはn形の高濃
度領域であるカソード領域2が形成され、このカソード
領域2上にカソード電極4がアルミニウム膜などの金属
膜で形成されている。
FIG. 5 is a cross-sectional view of a main part of a conventional planar pn diode. p + is applied to one main surface of n substrate 1
The anode region 11 formed by the well region 5 and the p + region of the guard ring 21 as the breakdown voltage structure 10 are formed by impurity ion implantation and subsequent diffusion called drive. On the anode region 11, the anode electrode 3 is formed of a metal film such as an aluminum film. A cathode region 2 which is an n-type high-concentration region is formed on the surface of the n substrate 1 opposite to the anode region 11 side, and a cathode electrode 4 is formed on the cathode region 2 with a metal film such as an aluminum film. ing.

【0004】このダイオードの動作をつぎに説明する。
アノード電極3に負電位、カソード電極4に正電位を印
加した場合は、逆阻止状態となり電流は流れないが、逆
にアノード電極3に正電位、カソード電極4に負電位を
印加するとダイオードは順方向に電圧が印加されて、ア
ノード領域11から正孔がn- 基板1に注入され、カソ
ード領域2から電子がn- 基板1を通りアノード領域1
1に注入される。その結果、n- 基板1が過剰正孔と過
剰電子で充満し、ダイオードに電流が流れる。注入され
た正孔、電子は注入された側では少数キャリアとなる。
The operation of this diode will be described below.
When a negative potential is applied to the anode electrode 3 and a positive potential is applied to the cathode electrode 4, a reverse blocking state occurs and no current flows. However, when a positive potential is applied to the anode electrode 3 and a negative potential is applied to the cathode electrode 4, the diode becomes forward. Direction, a hole is injected from the anode region 11 into the n substrate 1, and electrons from the cathode region 2 pass through the n substrate 1 to the anode region 1.
Injected into 1. As a result, n substrate 1 is filled with excess holes and excess electrons, and a current flows through the diode. The injected holes and electrons become minority carriers on the injected side.

【0005】図6は別の従来のプレーナ型pnダイオー
ドの要部断面構造図である。アノード領域11の中央部
にはp- ウエル領域5とその周囲終端部分30には耐圧
確保のための平面的にリング状のp+ ウエル領域6とが
設けられている。このp+ ウエル領域11を深く拡散す
ることで、アノード領域11の周囲終端部分30での曲
率を大きくして、電界集中を緩和し、耐圧を向上させて
いる。
FIG. 6 is a sectional view showing a main part of another conventional planar pn diode. A p - well region 5 is provided at the center of the anode region 11, and a planar ring-shaped p + well region 6 is provided at a peripheral terminal portion 30 for ensuring a withstand voltage. By deeply diffusing the p + well region 11, the curvature at the peripheral terminal portion 30 of the anode region 11 is increased, the electric field concentration is reduced, and the breakdown voltage is improved.

【0006】このダイオードに順方向の電流を通電して
いる状態から急激に逆方向の電流を流して、ダイオード
を逆回復させると、順方向通電時に注入された少数キャ
リアが掃きだされて減少し、逆電圧により空乏層が拡が
り逆阻止状態となる。この逆回復動作時に流れる逆回復
電流と逆電圧の積で逆回復損失が発生するが、この損失
が過大になるとダイオードは破壊する。この破壊が起こ
らない素子、すなわち逆回復耐量の高い素子が望まれ
る。特に、IGBTなどのスイッチング素子の高速化、
大容量化が進み、併用するダイオードに対しても、高速
スイッチング動作が可能で、大電流でも破壊しない逆回
復特性が求められる。
When a reverse current is suddenly supplied from a state in which a forward current is applied to the diode to reversely recover the diode, minority carriers injected during forward energization are swept out and reduced. In addition, the depletion layer expands due to the reverse voltage and enters a reverse blocking state. A reverse recovery loss occurs due to the product of the reverse recovery current and the reverse voltage flowing during the reverse recovery operation. If the loss is excessive, the diode is destroyed. An element that does not cause this destruction, that is, an element that has a high reverse recovery resistance is desired. In particular, speeding up of switching elements such as IGBTs,
As the capacity increases, a reverse recovery characteristic that can perform a high-speed switching operation and is not destroyed even by a large current is required for a diode used in combination.

【0007】プレーナ型pnダイオードの場合、逆回復
による素子の破壊はアノード領域11の周囲終端部分3
0に多く発生する。これはこの部分が逆電圧を印加した
際に、最も電界強度が高くなる箇所であり、また逆回復
時の逆電流が最も多く集中する箇所である。そのため、
逆回復時におけるストレスは、素子の中央部分より、こ
の周囲終端部分30に印加されることになる。
In the case of a planar pn diode, the destruction of the element due to the reverse recovery is caused by the termination 3 around the anode region 11.
Many occurrences occur at 0. This is where the electric field strength becomes highest when a reverse voltage is applied, and where the reverse current during reverse recovery is concentrated most. for that reason,
The stress at the time of reverse recovery is applied to the peripheral end portion 30 from the central portion of the element.

【0008】[0008]

【発明が解決しようとする課題】プレーナ型pnダイオ
ードの高耐圧化、大電流化に伴い、逆回復時の素子破壊
は素子表面のアノード領域の周囲周端部分に多く発生
し、逆回復耐量を低下させる問題を生じる。この発明の
目的は、前記の課題を解決して、逆回復耐量の強い半導
体装置を提供することである。
As the breakdown voltage and current of the planar type pn diode increase, a large amount of device destruction during reverse recovery occurs at the peripheral edge of the anode region on the surface of the device, and the reverse recovery withstand capability is reduced. This causes a problem of deterioration. An object of the present invention is to solve the above-mentioned problem and to provide a semiconductor device having a strong reverse recovery withstand capability.

【0009】[0009]

【課題を解決するための手段】前記の目的を達成するた
めに、低濃度の第1導電形の第1半導体領域の一方の主
面に第2導電形の第2半導体領域が選択的に形成され、
第1半導体領域の他方の主面に高濃度の第1導電形の第
3半導体領域が形成され、第2半導体領域上および第3
半導体領域上にアノード電極およびカソード電極がそれ
ぞれ形成されてなる半導体装置において、第2半導体領
域の外周部領域が該外周部領域で取り囲まれる内部領域
より不純物濃度を低くする構造とする。
In order to achieve the above object, a second semiconductor region of a second conductivity type is selectively formed on one main surface of a first semiconductor region of a low concentration of a first conductivity type. And
A high-concentration third semiconductor region of the first conductivity type is formed on the other main surface of the first semiconductor region, and is formed on the second semiconductor region and the third semiconductor region.
In a semiconductor device in which an anode electrode and a cathode electrode are formed on a semiconductor region, an outer peripheral region of the second semiconductor region has a lower impurity concentration than an inner region surrounded by the outer peripheral region.

【0010】前記の第2半導体領域の内部領域が低濃度
領域で形成されるとよい。前記の第2半導体領域の内部
領域が低濃度領域と高濃度領域とで形成されるとよい。
前記の第2半導体領域の内部領域の低濃度領域に、複数
個の高濃度領域が形成されるとよい。
It is preferable that the internal region of the second semiconductor region is formed of a low concentration region. The internal region of the second semiconductor region may be formed of a low-concentration region and a high-concentration region.
Preferably, a plurality of high-concentration regions are formed in the low-concentration region inside the second semiconductor region.

【0011】前記の第2半導体領域の低濃度領域の表面
濃度が5×1015cm-3ないし1×1017cm-3である
と効果的である。前記の第2半導体領域の外周部領域の
拡散深さが0.5μmないし2μmであると好ましい。
前記のように、破壊が集中する箇所であるアノード領域
の周囲終端部分の不純物濃度を低くすることで、アノー
ド領域周囲からの順方向通電時の正孔の注入が抑制さ
れ、逆回復時のストレスが集中する耐圧構造部で、その
直下にあるn- 基板への少数キャリアである正孔の注入
が抑制される。また逆回復時に引き抜かれる少数キャリ
ア(正孔)が、最も電界の強くなるアノード領域の周囲
終端部分に集中せずに、アノード領域の濃度の濃い、素
子の中央部分に分散するようになる。その結果、逆回復
時の素子破壊の要因となる逆回復電流の集中による発熱
と、これに伴う素子破壊を防止することができる。
It is effective that the low-concentration region of the second semiconductor region has a surface concentration of 5 × 10 15 cm -3 to 1 × 10 17 cm -3 . It is preferable that the diffusion depth of the outer peripheral region of the second semiconductor region is 0.5 μm to 2 μm.
As described above, by lowering the impurity concentration at the peripheral end portion of the anode region where the breakdown is concentrated, injection of holes from the periphery of the anode region during forward conduction is suppressed, and stress during reverse recovery is reduced. Is concentrated, and the injection of holes, which are minority carriers, into the n substrate immediately below is suppressed. Further, the minority carriers (holes) extracted during the reverse recovery do not concentrate on the peripheral end portion of the anode region where the electric field is strongest, but are dispersed in the central portion of the element where the concentration of the anode region is high. As a result, it is possible to prevent heat generation due to the concentration of the reverse recovery current, which causes the device breakdown at the time of the reverse recovery, and the device breakdown accompanying the heat.

【0012】[0012]

【発明の実施の形態】図1はこの発明の第1実施例の要
部構成図で、同図(a)は平面図、同図(b)は同図
(a)のX−X線で切断した断面図である。図(b)で
は耐圧構造10についての詳細説明は省略されている。
図1において、n- 基板1の表面にアノード領域11と
してp- ウエル領域6と、耐圧構造10を形成する図示
されていないガードリング用p+ 領域とが、不純物イオ
ン注入の後、ドライブとなる拡散をして形成されてい
る。p- ウエル領域6上にアノード電極3がアルミニウ
ム膜などの金属膜で形成されている。n- 基板1のアノ
ード領域11側と反対側の表面には、高濃度のn形領域
であるカソード領域2が形成され、このカソード領域2
上にカソード電極4がアルミニウム膜などの金属膜で形
成されている。構造としては従来技術の項で説明した図
5の構造と同じであるが、アノード領域11が不純物濃
度が二桁以上低いp- ウエル領域6で形成されている点
が異なる。これによってアノード領域11の周囲終端部
分30の不純物濃度を低くする場合と同様の効果、つま
り逆回復耐量の向上を図ることができる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1A and 1B are main part structural diagrams of a first embodiment of the present invention. FIG. 1A is a plan view, and FIG. 1B is a sectional view taken along line XX of FIG. It is sectional drawing which cut | disconnected. In FIG. 2B, a detailed description of the breakdown voltage structure 10 is omitted.
In FIG. 1, a p well region 6 as an anode region 11 on the surface of an n substrate 1 and a guard ring p + region (not shown) forming a breakdown voltage structure 10 serve as a drive after impurity ion implantation. It is formed by diffusion. On p - well region 6, anode electrode 3 is formed of a metal film such as an aluminum film. On the surface of the n substrate 1 on the side opposite to the anode region 11 side, a cathode region 2 that is a high-concentration n-type region is formed.
The cathode electrode 4 is formed thereon with a metal film such as an aluminum film. The structure is the same as the structure of FIG. 5 described in the section of the prior art, except that the anode region 11 is formed by the p - well region 6 whose impurity concentration is lower by two digits or more. Thus, the same effect as when the impurity concentration of the peripheral termination portion 30 of the anode region 11 is lowered, that is, the reverse recovery withstand capability can be improved.

【0013】この構造は素子を製作する工程が単純で、
且つ、容易である点がよい。またイオン注入条件および
その後のドライブである拡散の条件の調整によって、簡
単に高逆回復耐量の素子を得ることができる。しかし、
順方向特性に重要な役割を演じる少数キャリアの注入が
抑えられてしまうために、大電流領域での順電圧降下が
増大する。
In this structure, the process of manufacturing the element is simple,
Moreover, it is good that it is easy. Further, by adjusting the conditions of ion implantation and the conditions of diffusion as a subsequent drive, a device having high reverse recovery withstand capability can be easily obtained. But,
Since the injection of minority carriers that play an important role in the forward characteristics is suppressed, the forward voltage drop in the large current region increases.

【0014】図2はこの発明の第2実施例の要部構成図
で、同図(a)は平面図、同図(b)は同図(a)のX
−X線で切断した断面図である。図(b)では耐圧構造
10についての詳細説明は省略されている。図2におい
て、n- 基板1の表面にアノード領域11としてのp+
ウエル領域5とそれを囲むようにp- ウエル領域6が形
成される。その周囲に耐圧構造10である、図示されて
いないガードリング用p+ 領域が形成される。これらの
領域は、前記のようにイオン注入、拡散を経て形成され
る。n- 基板1のアノード領域11側と反対側の表面に
は、カソード領域2を介してカソード電極4が設けられ
ている。
FIGS. 2A and 2B are diagrams showing the main parts of a second embodiment of the present invention. FIG. 2A is a plan view, and FIG.
It is sectional drawing cut | disconnected by -X-ray. In FIG. 2B, a detailed description of the breakdown voltage structure 10 is omitted. In FIG. 2, p + as an anode region 11 is formed on the surface of an n substrate 1.
Well region 5 and p - well region 6 are formed so as to surround it. A guard ring p + region (not shown), which is a breakdown voltage structure 10, is formed therearound. These regions are formed through ion implantation and diffusion as described above. A cathode electrode 4 is provided on the surface of the n substrate 1 opposite to the anode region 11 via a cathode region 2.

【0015】素子のアノード領域11がp+ ウエル領域
5とp- ウエル領域6で構成されているが、これらの中
間の表面濃度をもつpウエル領域を複数個形成しても勿
論よい。ここでは2種類の場合のみを示す。この実施例
では、素子の中央部分に高濃度領域のp+ ウエル領域5
を配し、これを囲むように低濃度領域のp- ウエル領域
6を配置している。耐圧構造10の箇所の下のn- 基板
1内に注入された少数キャリアは逆回復時にアノード領
域11の周囲終端部分30の接合部に集中することな
く、周辺のp- ウエル領域6と中央のp+ ウエル領域5
に分散して流れ、逆回復耐量の向上に寄与する。
Although the anode region 11 of the element is composed of the p + well region 5 and the p well region 6, it is a matter of course that a plurality of p well regions having an intermediate surface concentration between these regions may be formed. Here, only two types are shown. In this embodiment, a p + well region 5 of a high concentration region is provided at a central portion of the device.
And ap well region 6 of a low concentration region is arranged so as to surround this. Minority carriers injected into the n - substrate 1 under the breakdown voltage structure 10 do not concentrate at the junction of the peripheral termination portion 30 of the anode region 11 at the time of the reverse recovery, and the peripheral p - well region 6 and the central p + well region 5
And contributes to the improvement of reverse recovery withstand.

【0016】この構造においては、逆回復特性が殆どア
ノード領域11の中央部で決り、p + ウエル領域5とp
- ウエル領域6との面積比を調整することにより、スイ
ッチング損失、ソフトリカバリー特性を向上させること
ができる。また、中央部分に高濃度領域のp+ ウエル領
域5を配すことで、少数キャリアの注入を増加させるこ
とができる。それにより大電流領域での順電圧降下の増
大が抑制できて、サージ電流で素子が破壊するのを防止
することができる。
In this structure, the reverse recovery characteristic is almost absent.
Determined at the center of the node area 11, p +Well region 5 and p
-By adjusting the area ratio with the well region 6, the switch
Improve switching loss and soft recovery characteristics
Can be. Also, the p of the high concentration region is+Well territory
By arranging region 5, it is possible to increase the injection of minority carriers.
Can be. This increases the forward voltage drop in the large current region.
Large size can be suppressed, preventing element breakdown due to surge current
can do.

【0017】図3はこの発明の第3実施例の要部構成図
で、同図(a)は平面図、同図(b)は同図(a)のX
−X線で切断した断面図である。同図(b)では耐圧構
造10についての詳細説明は省略されている。図3にお
いて、n- 基板1の表面層にアノード領域11としての
+ ウエル領域5をストライプセル状(長方形セル状)
に配置し、それを囲むようにp- ウエル領域6が形成さ
れる。その周囲に耐圧構造10である、図示されていな
いガードリング用p+ 領域が形成される。これらは、不
純物イオン注入後、拡散を経て形成される。p+ ウエル
領域5、p- ウエル領域6の上にアノード電極3が形成
されている。n- 基板1のアノード領域11側と反対側
の表面にはカソード領域2を介してカソード電極4が設
けられている。
FIGS. 3 (a) and 3 (b) show a main part of a third embodiment of the present invention. FIG. 3 (a) is a plan view and FIG.
It is sectional drawing cut | disconnected by -X-ray. In FIG. 1B, a detailed description of the breakdown voltage structure 10 is omitted. In FIG. 3, a p + well region 5 as an anode region 11 is formed on a surface layer of an n substrate 1 in a stripe cell shape (rectangular cell shape).
And ap - well region 6 is formed so as to surround it. A guard ring p + region (not shown), which is a breakdown voltage structure 10, is formed therearound. These are formed through diffusion after impurity ion implantation. An anode electrode 3 is formed on p + well region 5 and p well region 6. A cathode electrode 4 is provided on a surface of the n substrate 1 opposite to the anode region 11 side with a cathode region 2 interposed therebetween.

【0018】このようにp+ ウエル領域5を複数個設け
て、且つp- ウエル領域6で囲まれるように配置するこ
とで、第2実施例のように、耐圧構造10の箇所の下の
-基板1内に注入された少数キャリアは逆回復時にア
ノード領域11の周囲終端部分30の接合部に集中する
ことなく、周辺のp- ウエル領域6と中央の複数個のp
+ ウエル領域5に分散して流れ、逆回復耐量の向上に寄
与する。また、この構造もp+ ウエル領域5とp- ウエ
ル領域6との面積比を調整することにより逆回復特性と
順方向特性のトレードオフを最適にすることができる。
さらに、耐圧面で、p+ ウエル領域5の先端からのn-
基板1への空乏層の伸びが抑制され、n - 基板1内の空
乏層の広がらない領域が第2実施例より広くなり、p-
ウエル領域6がパンチスルーした場合も含めて、漏れ電
流の増大が抑制できて、第2実施例よりも耐圧特性を向
上させることができる。
Thus, p+Providing a plurality of well regions 5
And p-To be surrounded by the well region 6
As in the second embodiment,
n-The minority carriers injected into the substrate 1
Concentrate on the junction of the peripheral end portion 30 of the node region 11
Without the surrounding p-Well region 6 and a plurality of ps in the center
+The flow is dispersed in the well region 5 and contributes to the improvement of the reverse recovery resistance.
Give. Also, this structure is p+Well region 5 and p-Ue
The reverse recovery characteristic and the
The trade-off of the forward characteristic can be optimized.
Furthermore, in terms of pressure resistance, p+N from the tip of well region 5-
The extension of the depletion layer to the substrate 1 is suppressed, and n -Sky in substrate 1
The region where the poor layer does not spread is wider than in the second embodiment, and p-
Leakage current, including when the well region 6 punches through
The increase in the flow can be suppressed, and the withstand voltage characteristics are more improved than in the second embodiment.
Can be up.

【0019】図4はこの発明の第4実施例の要部構成図
で、同図(a)は平面図、同図(b)は同図(a)のX
−X線で切断した断面図である。図(b)では耐圧構造
10についての詳細説明は省略されている。図4におい
て、図3のストイライプセル状に配置したp+ ウエル領
域5を円形の島状に配置している。また多角形の島状に
配置してもよい。これらの場合も高濃度領域のp+ ウエ
ル領域5は低濃度領域のp- ウエル領域6に囲まれるよ
うに配置される。
FIGS. 4A and 4B are diagrams showing the main parts of a fourth embodiment of the present invention. FIG. 4A is a plan view, and FIG.
It is sectional drawing cut | disconnected by -X-ray. In FIG. 2B, a detailed description of the breakdown voltage structure 10 is omitted. 4, p + well regions 5 arranged in a stoichiometric cell shape in FIG. 3 are arranged in a circular island shape. Also, they may be arranged in a polygonal island shape. Also in these cases, the p + well region 5 in the high concentration region is arranged so as to be surrounded by the p well region 6 in the low concentration region.

【0020】以上の実施例において、逆回復特性を向上
させるには低濃度領域のp- ウエル領域6の表面濃度は
5×1015cm-3以上で1×1017cm-3以下の範囲で
調整することが良好な素子特性を得るのに適している。
5×1015cm-3未満では空乏層の伸びが大きくなり、
漏れ電流が増大する。一方、1×1017cm-3を超える
と低濃度の効果が薄れる。また好ましくは1×1016
-3以上で2×1016cm-3以下の範囲で調整するのが
よい。
In the above embodiment, in order to improve the reverse recovery characteristic, the surface concentration of the p - well region 6 in the low concentration region is set to 5 × 10 15 cm −3 or more and 1 × 10 17 cm −3 or less. Adjustment is suitable for obtaining good device characteristics.
If it is less than 5 × 10 15 cm −3 , the elongation of the depletion layer increases,
Leakage current increases. On the other hand, if it exceeds 1 × 10 17 cm −3 , the effect of the low concentration is diminished. Also preferably 1 × 10 16 c
It is preferable that the adjustment be made in the range of m −3 or more and 2 × 10 16 cm −3 or less.

【0021】またサージ電流特性を考慮すると、高濃度
領域であるp+ ウエル領域5は1×1018cm-3以上に
することが必要となる。p+ ウエル領域5の高濃度化に
よる逆回復特性の悪化は、p+ ウエル領域5の面積比の
調整により防止できる。また、低濃度領域であるp-
エル領域6の拡散深さは、注入を考慮するとできうる限
り浅く作ることが望ましい。しかし、大電流に対する耐
量に対しては、シリコン表面の欠陥の影響や、機械的強
度の点からある程度の拡散深さが必要となる。また、パ
ンチスルーによる漏れ電流の増大の懸念もあるため、p
- ウエル領域6の拡散深さは0.5μm以上で2μm以
下が好ましい。p- ウエル領域6の拡散深さが2μm以
上となるとp- ウエル領域6からn- 基板1への少数キ
ャリアの注入量が増大し、且つ、周囲終端部分30での
電界強度の増大と相まって逆回復耐量が低下する。0.
5μm以下では注入効率が極めて悪くなり、また空乏層
がパンチスルーするために適用できない。また、好まし
くは1μm以上で2μm以下とするとよい。
In consideration of the surge current characteristics, the p + well region 5, which is a high concentration region, needs to be 1 × 10 18 cm −3 or more. deterioration of reverse recovery characteristics due to high concentration of the p + well region 5 can be prevented by adjusting the area ratio of the p + well region 5. In addition, it is desirable that the diffusion depth of the p - well region 6 which is a low concentration region is made as small as possible in consideration of implantation. However, the resistance to a large current requires a certain diffusion depth in view of the influence of defects on the silicon surface and mechanical strength. Also, there is a concern that leakage current may increase due to punch-through.
- diffusion depth of the well region 6 is preferably 2μm or less 0.5μm or more. When the diffusion depth of p - well region 6 is 2 μm or more, the injection amount of minority carriers from p - well region 6 to n substrate 1 increases, and the electric field strength in peripheral termination portion 30 increases, which is opposite to the above. The recovery tolerance decreases. 0.
If the thickness is less than 5 μm, the injection efficiency becomes extremely poor and the depletion layer is not applicable because of punch-through. Further, the thickness is preferably 1 μm or more and 2 μm or less.

【0022】[0022]

【発明の効果】この発明により、アノード領域の周囲終
端部分を低濃度とすることで、逆回復耐量の向上を図る
ことができる。また、アノード領域内をp+ ウエル領域
とp-ウエル領域で構成し、その面積比を調整すること
で、逆回復特性(逆回復電流、ソフトリカバリーなど)
と順方向特性(順電圧降下)のトレードオフを最適化す
ることができる。
According to the present invention, the reverse endurance can be improved by lowering the concentration of the peripheral end of the anode region. The anode region is composed of a p + well region and a p - well region, and by adjusting the area ratio, the reverse recovery characteristics (reverse recovery current, soft recovery, etc.)
And the trade-off between forward characteristics (forward voltage drop) can be optimized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1実施例の要部構成図で、(a)
は平面図、(b)は(a)のX−X線で切断した断面図
FIG. 1 is a configuration diagram of a main part of a first embodiment of the present invention, and FIG.
Is a plan view, and (b) is a cross-sectional view taken along line XX of (a).

【図2】この発明の第2実施例の要部構成図で、(a)
は平面図、(b)は(a)のX−X線で切断した断面図
FIGS. 2A and 2B are main part configuration diagrams of a second embodiment of the present invention, wherein FIG.
Is a plan view, and (b) is a cross-sectional view taken along line XX of (a).

【図3】この発明の第3実施例の要部構成図で、(a)
は平面図、(b)は(a)のX−X線で切断した断面図
FIGS. 3A and 3B are main part configuration diagrams of a third embodiment of the present invention, wherein FIG.
Is a plan view, and (b) is a cross-sectional view taken along line XX of (a).

【図4】この発明の第4実施例の要部構成図で、(a)
は平面図、(b)は(a)のX−X線で切断した断面図
FIGS. 4A and 4B are configuration diagrams of a main part of a fourth embodiment of the present invention, wherein FIG.
Is a plan view, and (b) is a cross-sectional view taken along line XX of (a).

【図5】従来のpnダイオードの要部断面構造図FIG. 5 is a sectional view of a main part of a conventional pn diode.

【図6】別の従来のpnダイオードの要部断面構造図FIG. 6 is a sectional structural view of a main part of another conventional pn diode.

【符号の説明】[Explanation of symbols]

1 n- 基板 2 カソード領域 3 アノード電極 4 カソード電極 5 p+ ウエル領域 6 p- ウエル領域 10 耐圧構造 11 アノード領域 21 ガードリング 30 周囲終端部分Reference Signs List 1 n - substrate 2 cathode region 3 anode electrode 4 cathode electrode 5 p + well region 6 p - well region 10 breakdown voltage structure 11 anode region 21 guard ring 30 peripheral terminal portion

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】低濃度の第1導電形の第1半導体領域の一
方の主面に第2導電形の第2半導体領域が選択的に形成
され、第1半導体領域の他方の主面に高濃度の第1導電
形の第3半導体領域が形成され、第2半導体領域上およ
び第3半導体領域上にアノード電極およびカソード電極
がそれぞれ形成されてなる半導体装置において、第2半
導体領域の外周部領域が該外周部領域で取り囲まれる内
部領域より不純物濃度が低いことを特徴とする半導体装
置。
A second semiconductor region of a second conductivity type is selectively formed on one main surface of the low-concentration first semiconductor region of the first conductivity type, and a second semiconductor region of the second conductivity type is formed on the other main surface of the first semiconductor region; In a semiconductor device in which a third semiconductor region of a first conductivity type having a high concentration is formed, and an anode electrode and a cathode electrode are respectively formed on the second semiconductor region and the third semiconductor region, an outer peripheral region of the second semiconductor region Has a lower impurity concentration than an inner region surrounded by the outer peripheral region.
【請求項2】第2半導体領域の内部領域が低濃度領域で
形成されることを特徴とする請求項1記載の半導体装
置。
2. The semiconductor device according to claim 1, wherein the internal region of the second semiconductor region is formed of a low concentration region.
【請求項3】第2半導体領域の内部領域が低濃度領域と
高濃度領域とで形成されることを特徴とする請求項1記
載の半導体装置。
3. The semiconductor device according to claim 1, wherein the internal region of the second semiconductor region is formed of a low concentration region and a high concentration region.
【請求項4】第2半導体領域の内部領域の低濃度領域
に、複数個の高濃度領域が形成されることを特徴とする
請求項3記載の半導体装置。
4. The semiconductor device according to claim 3, wherein a plurality of high-concentration regions are formed in the low-concentration region inside the second semiconductor region.
【請求項5】第2半導体領域の低濃度領域の表面濃度が
5×1015cm-3ないし1×1017cm-3であることを
特徴とする請求項1ないし4のいずれかに記載の半導体
装置。
5. The method according to claim 1, wherein the surface concentration of the low concentration region of the second semiconductor region is 5 × 10 15 cm −3 to 1 × 10 17 cm −3 . Semiconductor device.
【請求項6】第2半導体領域の外周部領域の拡散深さが
0.5μmないし2μmであることを特徴とする請求項
1記載の半導体装置。
6. The semiconductor device according to claim 1, wherein the diffusion depth of the outer peripheral region of the second semiconductor region is 0.5 μm to 2 μm.
JP10557397A 1997-04-23 1997-04-23 Semiconductor device Pending JPH10303436A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10557397A JPH10303436A (en) 1997-04-23 1997-04-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10557397A JPH10303436A (en) 1997-04-23 1997-04-23 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH10303436A true JPH10303436A (en) 1998-11-13

Family

ID=14411274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10557397A Pending JPH10303436A (en) 1997-04-23 1997-04-23 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH10303436A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489666B1 (en) 2000-02-23 2002-12-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved heat suppression in peripheral regions
JP2008047565A (en) * 2006-08-10 2008-02-28 Denso Corp Diode
JP2013243186A (en) * 2012-05-18 2013-12-05 Origin Electric Co Ltd Semiconductor element
JP2014135476A (en) * 2012-12-12 2014-07-24 Fuji Electric Co Ltd Semiconductor device
JP2018029150A (en) * 2016-08-19 2018-02-22 サンケン電気株式会社 Semiconductor device
CN113380871A (en) * 2020-03-10 2021-09-10 株式会社东芝 Semiconductor device with a plurality of semiconductor chips

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489666B1 (en) 2000-02-23 2002-12-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved heat suppression in peripheral regions
JP2008047565A (en) * 2006-08-10 2008-02-28 Denso Corp Diode
JP2013243186A (en) * 2012-05-18 2013-12-05 Origin Electric Co Ltd Semiconductor element
JP2014135476A (en) * 2012-12-12 2014-07-24 Fuji Electric Co Ltd Semiconductor device
JP2018029150A (en) * 2016-08-19 2018-02-22 サンケン電気株式会社 Semiconductor device
CN113380871A (en) * 2020-03-10 2021-09-10 株式会社东芝 Semiconductor device with a plurality of semiconductor chips
JP2021144981A (en) * 2020-03-10 2021-09-24 株式会社東芝 Semiconductor device
CN113380871B (en) * 2020-03-10 2024-06-11 株式会社东芝 Semiconductor device with a semiconductor device having a plurality of semiconductor chips

Similar Documents

Publication Publication Date Title
JP3287269B2 (en) Diode and manufacturing method thereof
JP3417013B2 (en) Insulated gate bipolar transistor
US7301178B2 (en) Pressed-contact type semiconductor device
JPH1074959A (en) Semiconductor device for electric power
JP2000077682A (en) Schottky diode
JP2000101085A (en) Edge structure with high breakdown strength for semiconductor module
JPH0778978A (en) Vertical mosfet transistor
JP2002289879A (en) Diode
JP2006173297A (en) Igbt
JP2019050406A (en) Semiconductor device
JP2000101101A (en) Sic schottky diode
JP2002261281A (en) Manufacturing method of insulated gate bipolar transistor
JP2008251925A (en) Diode
JPH10303436A (en) Semiconductor device
JP7257912B2 (en) semiconductor equipment
JP2007115920A (en) Power switching device with built-in diode and manufacturing method thereof
JP2003218354A (en) Semiconductor device and its manufacturing method
JP3947921B2 (en) Semiconductor device having Schottky barrier
JP3277125B2 (en) Semiconductor device
JPH11204804A (en) Semiconductor device
JPH0870121A (en) Insulated gate semiconductor device
JPH04314367A (en) Planar diode and its manufacture
JPH08241993A (en) Power switching device
JP3126868B2 (en) Electrostatic induction thyristor
CN114927557A (en) Semiconductor device with controllable emission efficiency and manufacturing method thereof