JP2000077682A - Schottky diode - Google Patents

Schottky diode

Info

Publication number
JP2000077682A
JP2000077682A JP24283198A JP24283198A JP2000077682A JP 2000077682 A JP2000077682 A JP 2000077682A JP 24283198 A JP24283198 A JP 24283198A JP 24283198 A JP24283198 A JP 24283198A JP 2000077682 A JP2000077682 A JP 2000077682A
Authority
JP
Japan
Prior art keywords
schottky
semiconductor
semiconductor substrate
type layer
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24283198A
Other languages
Japanese (ja)
Other versions
JP3616258B2 (en
Inventor
Hidekatsu Onose
Tsutomu Yao
勉 八尾
秀勝 小野瀬
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, 株式会社日立製作所 filed Critical Hitachi Ltd
Priority to JP24283198A priority Critical patent/JP3616258B2/en
Publication of JP2000077682A publication Critical patent/JP2000077682A/en
Application granted granted Critical
Publication of JP3616258B2 publication Critical patent/JP3616258B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To prevent impression of high reverse voltages upon a Schottky diode so as to improve the resistance of the diode to overvoltages by providing a high yield voltage portion in parallel with a Schottky barrier area and scattering low yield voltage portions, and then, controlling yield voltages by utilizing the punch through of p-n junctions.
SOLUTION: The semiconductor substrate 1 of a Schottky diode is composed of a low-resistance n+-type layer 2 containing an impurity at a high concentration and a high-resistance n--type layer 3 containing the impurity at lower concentration and provided with a low-resistance cathode 6 in ohmic contact and a Schottky metal 5 which becomes an anode and forms a Schottky barrier 51. High-concentration p+-type layers 4 are provided at the ends of the Schottky metal 5 in such a way that the layers 4 are brought into ohmic contact with a Schottky electrode at low resistance. In addition, p+-type layers 7 are provided so that p-n junctions 71 may be formed with the n--type layer 3 and the layers 7 may be brought into ohmic contact with the Schottky metal 5 on the main surface of the substrate 1. Therefore, conduction of the Schottky barrier section can be prevented and the resistance of the diode to overvoltages can be improved.
COPYRIGHT: (C)2000,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、ショットキーダイオードの構造に関する。 The present invention relates to relates to the structure of the Schottky diode.

【0002】 [0002]

【従来の技術】インバータ等の電力変換機器の動作周波数の高周波化にともなって半導体スイッチング素子の高速化とともにスイッチング素子に並列接続される環流ダイオードやフリーホイルダイオードの高速化が強く求められている。 Faster BACKGROUND ART wheeling diode and the freewheeling diode connected in parallel with the switching element with high-speed semiconductor switching devices in accordance with the frequency of the operating frequency of the power conversion devices such as inverters have been strongly demanded. これらのダイオードには高電圧で大電流を低損失で整流する機能が要求されるので一般にはpn接合ダイオードが広く適用されている。 Since these diodes function to rectify the high current with low loss at a high voltage is required generally has been applied widely pn junction diode. しかし、pn接合ダイオードは電流通電時に半導体内部に蓄積される少数キャリアによってターンオフ過渡時には大きな逆電流が流れる性質があるため、スイッチング素子のターンオン時に過大な損失を発生させるだけでなく、過大なノイズの発生源となっており変換装置の動作の高周波化を阻害する主要な要因になっている。 However, pn junction diodes since the time of turn-off transients by minority carriers accumulated in the semiconductor inside when current supply the property of a large reverse current flows not only cause excessive losses during turn-on of the switching element, the excessive noise has become a major obstacle to higher frequency of operation of the conversion device has a source. リカバリー特性の改善したpn接合ダイオードが種々開発されいるが、少数キャリアの注入を伴うこの種のダイオードにはリカバリー時の逆電流の低減には本質的な限界がある。 Although improved pn junction diode recovery characteristics are been developed, for this type of diode with a minority carrier injection has inherent limitations in reducing the reverse current at the time of recovery.

【0003】このような要求に応える整流ダイオードとしてショットキーダイオードがある。 [0003] there is a Schottky diode as a rectifying diode to meet such a request. ショットキーダイオードでは半導体内部で電流を運ぶ担体が多数キャリアのみであり、電流通電時においても少数キャリアの注入や蓄積がないので、ターンオフ時の逆電流を極めて小さくすることができる。 Shot key diode is only majority carriers carriers carry current inside the semiconductor, there is no injection and accumulation of minority carriers even when current supply, can be extremely small reverse current at the turn-off.

【0004】しかし、従来のショットキーダイオードを高電圧,大電流の電力変換装置へ適用する場合に幾つかの問題がある。 However, the conventional Schottky diode high voltage, there are several problems when applied to the power conversion device of large current. その一つは、逆電圧を印加した時の漏れ電流が大きいことである。 One is that the leakage current upon application of a reverse voltage is large. とくに高温で耐電圧近くの高い電圧が印加されると漏れ電流が増加するので逆電圧阻止状態での発生損失が増大する。 In particular, when a high voltage of withstand voltage near is applied leakage current losses generated in the reverse voltage blocking condition is increased because the increase in high temperature. これがダイオード素子内の局所的な場所で起こり、部分的な熱暴走によって素子が破壊しやすいという欠点がある。 This occurs at localized places within the diode element, there is a drawback that elements by partial thermal runaway is likely to destroy. 他の重大な問題は、逆方向の過電圧に対する耐性が極めて弱いことである。 Other serious problems, resistance to reverse overvoltage is extremely weak. 素子の耐電圧近くの逆電圧が印加されるとショットキー金属と半導体界面に存在するショットキー障壁を超えて流れる漏れ電流が急増するため局所破壊をおこしやすい。 Prone to local destruction for the reverse voltage breakdown voltage close is applied leakage current flowing beyond the Schottky barrier existing in the Schottky metal and semiconductor interface is rapidly increasing element. ショットキーダイオードの場合、リカバリー時の逆電流は障壁と半導体との間に印加される逆電圧によって半導体内に広がる空乏層の拡張にともなって発生する極めて微小な変位電流が流れるにすぎない。 For the Schottky diode, the reverse current at the time of recovery is only through a very small displacement current generated in association with the expansion of the depletion layer extending in the semiconductor by the reverse voltage applied between the barrier and the semiconductor. しかし、この微小な逆電流の急峻な変化がリカバリー時の大きな電圧変動を誘発し、短時間ではあるがノイズ状の過電圧が素子自身に加わることになり、結果として瞬時に素子破壊を引き起こす。 However, a steep change in the small reverse current induces a large voltage fluctuation during recovery, a short time is now it applied to noise-like overvoltage element itself, the result instantaneously cause element destruction as.

【0005】このようなショットキーダイオードの逆方向の電圧印加時のサージ耐量を改善する従来技術として特開昭59−217354号に示された集積回路のクランプダイオードの例がある。 [0005] There are examples of such Schottky diode reverse clamp diode of the integrated circuit shown in JP 59-217354 as a prior art for improving the surge resistance of the applied voltage of the. 図2はその半導体集積回路装置でのクランプダイオードの概略構成を示す断面図である。 Figure 2 is a sectional view showing a schematic configuration of a clamping diode in the semiconductor integrated circuit device. 図2において、10は入力側のアルミ電極、20はGND側アルミ電極、30は入力クランプダイオードとして用いられるショットキーバリアダイオード、40はn型エピタキシャル層、50はn +型埋込み層、60はアルミ電極10とオーム性接触され、かつこのアルミ電極10とn +型埋込み層50間の抵抗を下げるために設けられるn +型層、70はp型半導体基板、80は素子間分離の酸化膜、90は電極間分離の酸化膜であって、n型エピタキシャル層40内にあって、GND側アルミ電極20 In FIG. 2, the input-side aluminum electrode 10, 20 is GND side aluminum electrode 30 is a Schottky barrier diode used as an input clamp diode, 40 is n-type epitaxial layer, 50 n + -type buried layer 60 is aluminum is the contact electrode 10 and the ohmic and n + -type layer provided in order to lower the resistance between the aluminum electrode 10 and the n + -type buried layer 50, the p-type semiconductor substrate 70, 80 an oxide film of the element isolation, 90 is an oxide film of the inter-electrode separation, in the n-type epitaxial layer 40, GND side aluminum electrode 20
とn +型層60に接するp +型層120を設けると共に、n +型不純物濃度を制御して前記ショットキーダイオード30の降伏電圧より低い降伏電圧のpn接合ダイオード130をこれらのn +型層60とp +型層120 And provided with a p + -type layer 120 in contact with the n + -type layer 60, n + -type impurity concentration is controlled to the Schottky diode 30 These n + -type layer a pn junction diode 130 of the lower breakdown voltage than the breakdown voltage of the 60 and the p + -type layer 120
により形成させ、入力側アルミ電極10とGND側アルミ電極20との間に、ショットキーダイオード30とp Is formed by, between the input-side aluminum electrode 10 and the GND side aluminum electrode 20, the Schottky diode 30 and the p
n接合ダイオード130とを並列接続させたものである。 And n junction diode 130 is obtained by parallel connection.
+型層の不純物濃度の制御によりpn接合ダイオード130の降伏電圧を8〜20V程度に設定することが可能であり、一方、ショットキーダイオードの降伏電圧は25〜30V程度であり、入力側アルミ電極10に正のサージ電圧が印加された場合、サージ電流の殆どはpn by controlling the impurity concentration of the p + -type layer it is possible to set the breakdown voltage of the pn junction diode 130 to approximately 8~20V, whereas the breakdown voltage of the Schottky diode is about 25~30V, input Aluminum If a positive surge voltage is applied to the electrode 10, pn most surge current
接合ダイオード130に流れて、ショットキーダイオード30には流れなくなると説明されている。 Flowing through the junction diode 130, which is described as not flow through the Schottky diode 30. この従来技術によれば、同一能動領域内にクランプダイオードとしてのショットキーダイオードと共に、このショットキーダイオードよりも降伏電圧の低いpn接合ダイオードを並列接続されるように構成したので従来性能をそのまま保持してサージ耐圧を格段に向上させ得るという特徴がある、と述べられている。 According to this prior art, the Schottky diode as a clamping diode in the same active region, it retains the conventional performance since it is configured so as to be connected in parallel a low pn junction diode with breakdown voltage than the Schottky diode stated is characterized, and that it can remarkably improve the surge resistance Te.

【0006】この例はショットキーダイオードより低い降伏電圧のpn接合ダイオードを並列配置することにより逆電圧印加のサージ耐量を向上させる技術内容を教示するものである。 [0006] This example is intended to teach the technical details for improving the surge resistance of the reverse voltage application by parallel arrangement of the pn junction diode of lower breakdown voltage than the Schottky diode. しかし、降伏電圧の低いpn接合ダイオードの形成手段は比較的電圧の低い集積回路の場合にのみに適用できるものであって高耐圧・大電流の素子には適用できない。 However, means for forming the low breakdown voltage pn junction diode can not be relatively in the element of a the present invention can be applied a high breakdown voltage and large current only in the case of low integrated circuits in voltage applied. これを以下に説明する。 This will be described below. 前記した例は集積回路なので構成素子は横型であり、降伏電圧の低いpn接合ダイオード130は比較的高不純物濃度のp + Example of the above components so integrated circuit is lateral, pn junction diodes 130 low breakdown voltage of a relatively high impurity concentration p +
型層120および同じく高不純物濃度のn +型層60をエピタキシャル層40の半導体表面からの不純物拡散により降伏電圧8〜20V程度の低電圧のp ++接合を形成している。 Forming a p + n + junction of the low voltage of about breakdown voltage 8~20V type layer 120 and also a high impurity concentration of n + -type layer 60 by impurity diffusion from the semiconductor surface of the epitaxial layer 40. 一方、耐電圧数100〜数1000V, On the other hand, the withstand voltage number 100 number 1000V,
電流容量数A〜数100Aのパワー素子の場合、電流が半導体基体の上下方向に流れるいわゆる縦型素子となり、かつ、半導体素子の面積も1cm 2程度と大きい。 If the power device current capacity number A~ number 100A, current is a so-called vertical element flowing in the vertical direction of the semiconductor substrate, and the area of the semiconductor element is large and 1 cm 2 approximately. この基本構造の相違によって前記した従来技術をそのまま適用することができない。 It can not be applied to the prior art described above by the difference in the basic structure. すなわち、パワー素子の場合、一般には比較的低不純物濃度で高抵抗の半導体基体の上下面よりp +またはn +型の高濃度層を形成して機能領域を構成する。 That is, when the power device, generally constitute a p + or n + -type functional area to form a high concentration layer than the upper and lower surfaces of the high resistance of the semiconductor substrate with relatively low impurity concentration. したがって、前記したp +およびn Therefore, the above-mentioned p + and n
+高濃度層が直接に接するような低降伏電圧の部分を形成することは殆ど不可能である。 + It is almost impossible to high concentration layer forms a portion of the low breakdown voltage such as direct contact.

【0007】さらに、パワー素子の場合にはショットキー障壁の周辺端部での電界集中による降伏電圧の低下を防止するため周辺部分の降伏電圧を障壁部分より高くする手段を講じなければならない。 Furthermore, in the case of the power device it must take measures to higher than the barrier portion breakdown voltage of the peripheral portion to prevent a decrease in breakdown voltage due to electric field concentration at the peripheral edge portion of the Schottky barrier. また、前記したショットキー障壁部分の高温における漏れ電流の増加を軽減する目的で障壁部分に加わる電界強度を緩和する手段必要である。 Further, it is necessary means to relax the electric field strength applied to the barrier portion in order to reduce the increase in leakage current at high temperature of the above-described Schottky barrier portion. これらの手段の形成と整合のとれた方法でショットキー障壁部分より低い降伏電圧の領域を構成しなければならないが、従来技術ではこれを実現できない。 In balanced method of forming the matching these means must constitute a region of lower breakdown voltage than the Schottky barrier portion, but we can not achieve this in the prior art.

【0008】 [0008]

【発明が解決しようとする課題】以上のように、高耐圧,大電流のパワーショットキーダイオードには、高温,高電圧における漏れ電流の低減というショットキーダイオードの従来からの課題の他に微小のリカバリー電流の急峻な変化にともなって素子自体に発生する過電圧による素子破壊を防止しなければならないという新たな課題を解決する技術手段が必要である。 As described above [0007], high breakdown voltage, the power Schottky diode of a large current, high temperature, in addition to the micro challenges from a conventional Schottky diode of reducing leakage current in high voltage technical means for solving a new problem that it is necessary to prevent the device destruction due to overvoltage generated in the device itself with the sharp change in the recovery current is required. 本発明はこれらの課題を考慮してなされた新規な技術手段を提供するものである。 The present invention provides a novel technical means has been made in consideration of these problems.

【0009】 [0009]

【課題を解決するための手段】上記問題を解決するために、本発明ではショットキー障壁領域に並列にショットキー障壁部分より降伏電圧の高い部分を具備するとともに、降伏電圧の低い部分を分散配置し、かつ、該降伏電圧の低い部分の降伏電圧をpn接合のパンチスルーにより制御するものである。 In order to solve the above problems SUMMARY OF THE INVENTION, together with the present invention comprises a portion with high breakdown voltage than the Schottky barrier portion in parallel to the Schottky barrier region, distributed portions having a low breakdown voltage and, and, the breakdown voltage of the lower portion of the breakdown voltage is to control the punch-through of the pn junction.

【0010】以上の手段により、ショットキー障壁に局所的な高い電界が印加される部分を排除するとともにショットキー障壁より降伏電圧の低い部分に過電圧によるサージ逆電流が流れるようにすることにより、逆漏れ電流が急増するショットキー障壁領域への高い逆電圧の印加を防止することができるので、ショットキーダイオードの過電圧に対する耐性を向上できる。 [0010] By the above means, by the flow surge reverse current caused by overvoltage in the lower portion of the breakdown voltage than the Schottky barrier while eliminating a portion high local electric field in the Schottky barrier is applied, reverse it is possible to prevent the application of high reverse voltage to the Schottky barrier region leakage current increases rapidly, it is possible to improve the resistance to overvoltage Schottky diode.

【0011】さらに、該低い降伏電圧の部分の降伏電圧をpn接合のパンチスルー現象あるいは接合の湾曲によるアバランシ現象により数100V以上の高電圧領域において精度よく制御できる高耐圧のショットキーダイオードが製作できる。 Furthermore, can be fabricated a high withstand voltage of the Schottky diode can be accurately controlled in the high voltage region of several 100V by avalanche phenomenon due to the curvature of the punch-through phenomenon or junction breakdown voltage pn junction a portion of the low have breakdown voltage .

【0012】さらに、該低降伏電圧の部分をショットキー障壁に並列に多数分散配置することにより、サージ過電流による損失吸収領域を比較的面積の大きな半導体内部においてほぼ均一にすることができるので、サージ吸収能力を向上できる。 Furthermore, by multiple distributed in parallel portions of the low breakdown voltage in the Schottky barrier, it can be made substantially uniform in a large semiconductor inside the relatively area loss absorption region due to the surge overcurrent, It can improve the surge absorption capacity.

【0013】以上の手段により製作されたリカバリー時の過電圧に対する耐性の強いショットキーダイオードを変換装置の環流ダイオードやフリーホイルダイオードとして使用すれば、スイッチング時の回路損失を吸収する機能を備えた逆電圧クランプダイオードとしての作用によって、簡単化された回路構成の高周波変換装置が実現できる。 Using [0013] The resistance strong Schottky diode for over-voltage at the time of production has been recovered to the above means as a reflux diode and the freewheeling diode of the converter, a reverse voltage having a function of absorbing circuit switching loss by the action of a clamp diode, a high-frequency converter of a simplified circuit structure can be realized.

【0014】 [0014]

【発明の実施の形態】以下、本発明を具体的な実施例を開示しながら詳細に説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be described in detail with disclose specific embodiments of the present invention.

【0015】図1は本発明の第一の実施例であり、過電圧に対する耐性の改良された高耐圧のショットキーダイオードの断面図である。 [0015] Figure 1 is a first embodiment of the present invention, is a cross-sectional view of the tolerance improved high breakdown voltage of the Schottky diode against overvoltages. 上下に主表面を有する平行平板状の半導体基体1は高不純物濃度で低抵抗のn +型層2 Semiconductor body 1 parallel plate-shaped having upper and lower major surfaces in a high impurity concentration of the low-resistance n + -type layer 2
と、n +型層2よりも不純物濃度が低く高抵抗のn -型層3とからなり、n +型層2が露出する一方の主表面に低抵抗のオーム性接触されたカソード電極6,n -型層3が露出する他方の主表面にはアノード電極となるショットキー金属5がそれぞれ設けられ、n -型層3とショットキー金属5との接する部分にはショットキー障壁5 When, n + -type layer of high resistivity lower impurity concentration than 2 n - -type layer 3 consists, n + -type layer 2 cathode electrode 6 ohmic contact of low resistance on one major surface is exposed, n - is the other main surface of the mold layer 3 is exposed is provided Schottky metal 5 comprising an anode electrode, respectively, n - -type layer 3 and the shot in the contact portion between the Schottky metal 5 key barrier 5
1が形成されている。 1 is formed. ショットキー金属5が終端する部分すなわち半導体基体の端部には他方の主表面からn - N from the Schottky metal 5 is the other main surface to an end portion that is, the semiconductor substrate terminate -
型層3内に比較的高濃度のp +型層4が設けられ、その表面においてショットキー電極5と低抵抗にオーム性接触されている。 Relatively high concentration of the p + -type layer 4 is provided on the mold layer 3 is ohmic contact with a low resistance and the Schottky electrode 5 at its surface. そして、p +型層4が形成されている領域よりも内側の主な機能領域となる部分において、他方の主表面からn -型層3内に比較的高濃度で、かつp + Then, in a portion where the inner major functional area than the p + -type layer 4 is formed, n from the other main surface - at a relatively high concentration type layer 3, and p +
型層4より深いところまで達するp +型層7が複数個設けられており、それぞれn -型層3との間にpn接合7 P + -type layer 7 reaching deeper -type layer 4 are provided with a plurality, each n - pn junction between the mold layer 3 7
1が形成され、他方の主表面においてショットキー金属5と低抵抗にオーム性接触されている。 1 is formed, and is ohmic contact with a low resistance and a Schottky metal 5 at the other main surface.

【0016】この実施例において各部の作用を以下に説明する。 [0016] describing the operations of the sections in this embodiment will be described below. ダイオードとしての電流の整流作用はn -型層3とショットキー金属5の間に形成されたショットキー障壁51の部分で動作する。 Rectification of the current as the diode the n - operate at part of the mold layer 3 and the Schottky Schottky barrier 51 formed between the metal 5. すなわち、ショットキー金属5がカソード電極6に対して正電位となる向きの電圧が印加されたとき、ショットキー障壁51の概ね0.1〜 That is, when the voltage of the orientation Schottky metal 5 has a positive potential with respect to the cathode electrode 6 is applied, generally 0.1 to Schottky barrier 51
0.5V の比較的低い障壁を超えて電子がショットキー金属5からn -型層3へ流れ、さらにカソード電極6に向かって流れて導通する。 Electronic beyond a relatively low barrier 0.5V from the Schottky metal 5 n - flows to the mold layer 3, conductive flows further toward the cathode electrode 6. また、上記と逆向きの電圧が印加されたとき電子の流れはショットキー障壁51で止められ、電流の流れを阻止する。 Further, the above and the flow of electrons when a voltage of opposite direction is applied stopped by a Schottky barrier 51, prevents current flow. このとき、ショットキー障壁51からn -型層3内に拡がる空乏層によって電圧が保持されるので、高耐圧の素子ではn -型層3は比較的高抵抗で厚い半導体層とされる。 In this case, the Schottky barrier 51 n - Since the voltage held by the depletion layer that spreads in the mold layer 3, the element having a high breakdown voltage n - type layer 3 is a relatively high resistance thick semiconductor layer. ショットキー金属5の終端部に設けられたp +型層4は、逆電圧印加状態においてショットキー障壁51にかかる局所集中電界による降伏電圧の低下を防ぐもので、p + n接合の高い逆電圧阻止特性を利用している。 P + -type layer 4 provided on the end portion of the Schottky metal 5 is intended to prevent a decrease in breakdown voltage due to local field concentration according to the Schottky barrier 51 in the reverse voltage application state, p + n high reverse voltages junction We are using the blocking characteristics. この例では、通常よく使われているいわゆるガードリング構造を示したが、他の構造、例えばフィールドリミッティングリング(FL In this example, although the so-called guard ring structure which is used usually well other structures, for example, field limiting rings (FL
R),フィールドプレート(FP)、またはジャンクション・ターミネーション・エクステンション(JTE) R), field plate (FP), or junction termination extension (JTE)
なども適用できる。 Or the like can be applied.

【0017】複数個の深いp +型層7が本実施例の主たる特徴である。 The plurality deep p + -type layer 7 is the primary characteristic of the present embodiment. + n接合71の最も深い位置とn +型層2との長さW D1をガードリングとなるp +型層4とn p + n deepest position and the n + -type layer 2 and the length W D1 becomes guard ring p + -type layer 4 and the n of the junction 71
+型層2との長さW D2およびシヨットキー障壁51とn The length W D2 and Shiyottoki barrier 51 and n and + -type layer 2
+型層2との長さW D3より長くする。 + Longer than the length W D3 of the mold layer 2. つまり、W D1 <W In other words, W D1 <W
D2 <W D3の関係にする。 To the relationship of D2 <W D3. こうすることにより逆電圧印加時においてp +型層7部分の降伏電圧が最も低くなる。 Breakdown voltage of the p + -type layer 7 portion is the lowest at the time reverse voltage is applied by way.
例えば、抵抗率40Ωcmのn -型層3,W D2 =20μ Eg, n resistivity 40Omucm - -type layer 3, W D2 = 20μ
m,W D1 =15μmとすれば、p +型層4部の降伏電圧が約500V、p +型層7部分の降伏電圧が約400V m, if W D1 = 15 [mu] m, p + -type layer 4 parts breakdown voltage of about 500V, the breakdown voltage of the p + -type layer 7 portion of about 400V
となる。 To become. したがって、印加する逆電圧を高くしたときp Thus, p when high reversed voltage applied
+型層7部分で降伏が起こり、さらに高い電圧は素子にはかからない。 + -Type layer 7 part occurs yield, higher voltage is not applied to the element. サージ逆電流が全てこの部分に流れるので逆電流に弱いショットキー障壁部分の通電を未然に阻止できる。 Surge reverse current are all capable of blocking conduction of weak Schottky barrier portion reverse current flows through this portion in advance. この結果、過電圧が印加される時間が短時間であれば熱破壊に至ることがなく、過電圧に対する耐性の強いダイオードとなる。 As a result, without resulting in thermal breakdown if short time overvoltage is applied, the resistance strong diode against overvoltages.

【0018】図3は本発明の第二の実施例であるショットキーダイオードの断面図である。 [0018] FIG. 3 is a sectional view of a Schottky diode is a second embodiment of the present invention. 図中の各部に付した構成部分の符号が図1に示した第一の実施例と同じ部分はその構造、伝導型および作用が等しい部分を指している。 The same parts as the first embodiment in which the code components as those in each section in the figure shown in FIG. 1 points to the structure, conductivity type and effect equal portions. 図3では、主な機能領域となる部分において他方の主表面からn -型層3内に比較的高濃度で、かつp +型層4より深いところまで達するp +型層7が複数個設けられているのは前記の第一の実施例と同じである。 In Figure 3, the major in functional areas become part n of the other major surface - at a relatively high concentration type layer 3, and provided a plurality is p + -type layer 7 reaching deeper than the p + -type layer 4 is it What are the same as in the first embodiment above. 本実施例においては、さらに、n -型層3内に比較的高濃度のp +型層11が複数個設けられている点が新規な点である。 In the present embodiment, further, n - point type layer relatively high concentration in the 3 p + -type layer 11 is provided with a plurality is novel features. +型層11はp +型層4とp +型層7の間及びp +型層7間に設けられる。 p + -type layer 11 is provided between the between the p + -type layer 4 and the p + -type layer 7 and the p + -type layer 7. +型層11の不純物濃度および深さはp +型層4と同じとし、かつ同時に形成することができる。 impurity concentration and depth of the p + -type layer 11 may be formed the same city, and at the same time as the p + -type layer 4. 複数個の深いp +型層7の最も深い位置とn +型層2との長さW D1をガードリングとなるp + P the deepest position and the n + -type layer 2 and the length W D1 of the plurality deep p + -type layer 7 becomes the guard ring +
型層4とn +型層2との長さW D2および新規に設けたp P provided to the length W D2 and novel -type layer 4 and the n + -type layer 2
+型層11とn +型層2との長さW D3より長くする。 + Longer than -type layer 11 and the n + -type layer 2 length with W D3. つまり、W D1 >W D2 ≒W D3の関係にする。 That is, the relation of W D1> W D2 ≒ W D3 .

【0019】この例でもショットキーダイオードの主たる動作および各部の作用は前記と同様である。 The action of the main operation and each part of the Schottky diode in this example is the same as above. カソード電極6がショットキー金属に対して正電位となる向きの逆電圧が印加された場合、空乏層はp +型層4,p +型層7およびp +型層11のそれぞれの接合からn -型層3内に拡がるが、各p +型層相互間の間隔を狭く設定すればそこに拡がる空乏層が互いに連結し、いわゆるピンチオフ状態となる。 If the reverse voltage of the orientation cathode electrode 6 has a positive potential with respect to the Schottky metal is applied, the depletion layer n from the respective junctions of the p + -type layer 4, p + -type layer 7 and the p + -type layer 11 - Although spreads -type layer 3, the depletion layer extending therein if set narrow the interval between the p + -type layer mutually connected to one another, so-called pinch-off state. その結果、ショットキー障壁51にかかる電界が低減されることになり、逆電圧印加時の漏れ電流を著しく低減できる。 As a result, the electric field applied to the Schottky barrier 51 is reduced, it can significantly reduce the leakage current when a reverse voltage is applied. また、逆電圧印加時においてp +型層7部分の降伏電圧が最も低くなり、過電圧に対する耐性が向上することは前記した第一の実施例と同様である。 Further, the breakdown voltage of the p + -type layer 7 portion during reverse voltage becomes lowest, the resistance to overvoltage is improved is the same as the first embodiment described above. したがって、本実施例では逆電圧特性ならびに過電圧耐量を同時に改善したショットキーダイオードとなる。 Thus, the reverse voltage characteristic and Schottky diode having an improved overvoltage capability simultaneously in this embodiment.

【0020】図4は本発明の第三の実施例であるショットキーダイオードの断面図である。 [0020] FIG. 4 is a sectional view of a Schottky diode is a third embodiment of the present invention. 図中の各部に付した構成部分の符号が図1に示した第一の実施例と同じ部分はその構造,伝導型および作用が等しい部分を指している。 The same parts as the first embodiment in which the code components as those in each section in the figure shown in FIG. 1 points to the structure, conductivity type and effect equal portions. 図4では、p +型4よりも内側の主な機能領域となる部分において、他方の主表面からn -型層3内にp + In Figure 4, the portion to be the inner major functional region than the p + -type 4, n from the other main surface - -type layer 3 p +
型層4よりも低濃度のp -型層9が複数個設けられている。 -Type layer 9 is provided with a plurality - low concentration p than -type layer 4. ショットキーダイオードの主たる動作および各部の作用は前記と同様である。 Action of the main operation and each part of the Schottky diode is the same as above. この実施例では比較的低濃度の複数個のp -型層9が新規な点である。 P plurality of relatively low density in this example - -type layer 9 is novel features.

【0021】かかる構造にすれば、カソード電極6がショットキー金属に対して正電位となる向きの逆電圧が印加された場合、空乏層は、ショットキー障壁51の部分ではn -型層3にのみ拡がるが、p -型層9の部分ではn -型層3とともにp -型層9内にも拡がる。 [0021] If the above structure, when a reverse voltage direction which the cathode electrode 6 is positive potential with respect to the Schottky metal is applied, the depletion layer in the portion of the Schottky barrier 51 n - the mold layer 3 Although spreads only, p - the part of the mold layer 9 n - together -type layer 3 p - also extends into the mold layer 9. -型層9の不純物濃度を低く設定すれば、そこに拡がる空乏層の先端がショットキー金属とオーム性接触した他方の主表面に到達するといわゆるパンチスルー現象により電圧降伏が起こる。 p - By setting the impurity concentration of the mold layer 9 low, the voltage breakdown caused by the so-called punch-through phenomenon when the leading edge of the depletion layer reaches the Schottky metal and ohmic contact with the other major surface extending therein. このパンチスルー開始電圧をショットキー障壁51およびガードリングのp +型層4の部分の降伏電圧より低くなるようにp -型層9の不純物量を設定する。 P The punchthrough start voltage to be lower than the breakdown voltage of the portion of the Schottky barrier 51 and the guard ring of the p + -type layer 4 - setting the amount of impurities -type layer 9. 例えば、n -型層3の抵抗率40Ωcm,厚さを2 For example, n - -type layer 3 resistivity 40Omucm, thickness 2
0μmとし、p -型層9の深さを約3μm,平均不純物濃度を3.0×10 15 cm -3とすれば、ショットキー障壁の降伏電圧が約500Vに対してp -型層9でのパンチスルー電圧が約400Vになる。 And 0 .mu.m, p - about 3μm depth -type layer 9, if the average impurity concentration of 3.0 × 10 15 cm -3, p breakdown voltage of the Schottky barrier with respect to approximately 500V - a type layer 9 punch-through voltage is about 400V of. したがって、印加する逆電圧を高くしたときp -型層9部分で降伏が起こり、 Thus, p when high reversed voltage applied - -type layer 9 part occurs yield,
さらに高い電圧は素子にはかからない。 Furthermore, high voltage is not applied to the element. サージ逆電流が全てこの部分に流れるので逆電流に弱いショットキー障壁部分の通電を未然に阻止できる。 Surge reverse current are all capable of blocking conduction of weak Schottky barrier portion reverse current flows through this portion in advance. この結果、過電圧が印加される時間が短時間であれば熱破壊に至ることがなく、過電圧に対する耐性の強いダイオードとなる。 As a result, without resulting in thermal breakdown if short time overvoltage is applied, the resistance strong diode against overvoltages.

【0022】図5は本発明の第四の実施例であるショットキーダイオードの断面図である。 [0022] FIG. 5 is a sectional view of a Schottky diode according to a fourth embodiment of the present invention. 図中の各部に付した構成部分の符号が図4に示した第三の実施例と同じ部分はその構造,伝導型および作用が等しい部分を指している。 The same parts as the third embodiment the sign of the component parts subjected to various parts in the figure shown in FIG. 4 points to its structure, conductivity type and effect equal portions. 図5では、主な機能領域となる部分において他方の主表面からn -型層3内にp +型層4よりも低濃度のp In FIG. 5, the primary n in the functional areas to become part of the other main surface - than the p + -type layer 4 into a mold layer 3 low concentration p
-型層9が複数個設けられているのは前記の第三の実施例と同じであるが、さらに、n -型層3内に比較的高濃度のp +型層11が複数個設けられている点が新規な点である。 - The type layer 9 is provided with a plurality is the same as the third embodiment of the further, n - -type layer relatively high concentration in the 3 p + -type layer 11 is provided with a plurality and that point is the new point. +型層11は、p +型層4とp -型層9の間及びp -型層9間に設けられる。 p + -type layer 11, p + -type layer 4 and p - is provided between the mold layer 9 - between the mold layer 9 and p. +型層11の不純物濃度および深さは前記の図3に示した第二の実施例と同じである。 impurity concentration and depth of the p + -type layer 11 is the same as the second embodiment shown in FIG. 3 of the. これらのp +型層11ならびにp -型層9の作用効果は前記第二ならびに第三の実施例で述べたと同様であり、本実施例でも逆電圧特性ならびに過電圧耐量を同時に改善することができる。 These p + -type layer 11 and p - effects of the type layer 9 is similar to that described in the second and third embodiment, it is possible to improve the reverse voltage characteristics and overvoltage tolerance in this embodiment at the same time .

【0023】図6は本発明の第五の実施例であるショットキーダイオードの断面図である。 [0023] FIG. 6 is a sectional view of a Schottky diode is a fifth embodiment of the present invention. 図中の各部に付した構成部分の符号が図5に示した第四の実施例と同じ部分はその構造,伝導型および作用が等しい部分を指している。 The same parts as a fourth embodiment in which the code components as those in each section in the figure shown in FIG. 5 points to the structure, conductivity type and effect equal portions. 図6では、主な機能領域となる部分において他方の主表面からn -型層3内に比較的高濃度のp +型層11 In FIG. 6, the major n in the functional areas to become part of the other main surface - -type layer 3 a relatively high concentration of the p + -type layer 11
が複数個設けられているのは前記の第四の実施例と同じであるが、さらに、隣り合ったp +型層11間にp +型層11よりも低不純物濃度のp -型層91が複数個設けられていることが新規な点である。 Although but the provided plurality is the same as the fourth embodiment of the further low impurity concentration than the p + -type layer 11 between the p + -type layer 11 adjacent p - type layer 91 There it is novel that are provided with a plurality.

【0024】この場合、p -型層を挟む二つのp +型層11の間隔すなわちp -型層91の幅は前記した第四の実施例より広く設定される。 [0024] In this case, p - spacing or p of the two p + -type layer 11 sandwiching the mold layer - the width of the mold layer 91 is set wider than the fourth embodiment described above. むしろ、第四の実施例におけるp -型層9を挟む隣り合った二つのp +型層11の間隔を狭くして、それそれが介在するp -型層9に接した構造としたものである。 Rather, p of the fourth embodiment - in which was in contact structure type layer 9 - the distance between two adjacent sandwich type layer 9 p + -type layer 11 is narrowed, it it p intervening is there. +型層4,p +型層11およびp -型層91の各部の不純物濃度,深さは前記第四の実施例のそれぞれp +型層4,p +型層11およびp p + -type layer 4, p + -type layer 11 and the p - impurity concentration of each portion of the mold layer 91, the depth each p + -type layer of the fourth embodiment 4, the p + -type layer 11 and the p
-型層9と同じである。 - is the same as the type layer 9. +型層11のピンチオフ作用による漏れ電流の低減効果は前記と同様であり、また、 the effect of reducing the leakage current due to the pinch-off action of the p + -type layer 11 are the same as defined above, also,
-型層91のパンチスルーによる低い降伏電圧の効果は前記した第四の実施例と同様である。 p - Effect of low breakdown voltage due to punch-through type layer 91 are the same as the fourth embodiment described above. 本実施例では、 In this embodiment,
さらに逆電圧の印加時の漏れ電流の低減をいっそう確実にできる。 It can be made more reliably reducing the reverse voltage leakage current upon application of further. 前記の第四の実施例では、p +型層11およびp -型層9に拡がる空乏層が互いに連結し、いわゆるピンチオフ状態となり、ショットキー障壁51にかかる電界が低減されることによって漏れ電流が低減される。 In a fourth embodiment of the, p + -type layer 11 and the p - depletion layer spreads in the mold layer 9 is connected to each other, a so-called pinch-off state, the leakage current by the electric field applied to the Schottky barrier 51 is reduced It is reduced.
しかし、p -型層9内にも空乏層が拡がるので、隣なりのp +型層11との間に拡がる空乏層の幅が少なくなり、期待したピンチオフ作用が損なわれ易い。 However, p - since also spread the depletion layer in the mold layer 9, the width of the depletion layer that spreads between the p + -type layer 11 of Nari next is reduced, liable to impair the pinch-off effect expected. 本実施例ではp +型層11およびp -型層91を互いに接触させ連結しているので、ピンチオフ作用が損なわれない。 In this embodiment the p + -type layer 11 and the p - so linked by contacting the mold layer 91 together, the pinch-off effect is not impaired.

【0025】図7は、本発明を適用したショットキーダイオードを用いて、電動機駆動用インバータを構成した一例を示したものである。 [0025] Figure 7, using a Schottky diode according to the present invention, there is shown an example that constitutes the electric motor driving inverter. 六個のスイッチング素子,S Six of the switching element, S
W11,SW12,SW21,SW22,SW31,SW W11, SW12, SW21, SW22, SW31, SW
32と本発明を適用した六個のダイオードSD11,S 32 and six diodes according to the present invention SD11, S
D12,SD21,SD22,SD31,SD33により、三相誘導電動機を制御する例である。 By D12, SD21, SD22, SD31, SD33, an example of controlling the three-phase induction motor. 適用されるダイオードは整流ダイオードとして作用するとともに、逆方向の過電圧をクランプする作用を有し、回路のLC等による損失を吸収して異常な電圧の発生を防止する作用があるので、これらの機能素子に過電圧抑制の受動回路を併設することなく電磁ノイズの少なく、かつ高速で動作するインバータ装置が簡単な回路構成で実現できる。 With applied diode acts as a rectifier diode, have the effect of clamping the reverse overvoltage, since by absorbing the loss due to LC of the circuit has the effect of preventing the occurrence of abnormal voltage, these functions less electromagnetic noise without features a passive circuit of the overvoltage suppression device, and the inverter device operating at high speed can be realized with a simple circuit configuration.
なお、本実施例では電動機駆動用のインバータ装置への適用例を例示したが、スイッチング素子にダイオードを並列接続して使われる他の変換装置、例えばAC−DC Incidentally, although this embodiment illustrates an application example to an inverter apparatus for electric motor drive, other conversion devices used in parallel connected diode to the switching element, for example, AC-DC
コンバータ,DC−DCコンバータ,チョッパーなどの電力用変換装置などへも適用できるものである。 Converter, DC-DC converter, and can be applied to such power conversion device such as a chopper.

【0026】上記実施例では半導体基体1の伝導型をn [0026] The conductivity type of the semiconductor substrate 1 in the above embodiment n
型の場合を示したが、記述した伝導型を全て反対伝導型にすればp型の場合にも適用される。 Shows the case of a mold, is applied to the case of p-type if all the description the conduction type opposite conductivity type.

【0027】 [0027]

【発明の効果】本発明によれば、逆方向の過電圧に対する耐性の優れた高耐圧,大電流のショットキーダイオードが得られる。 According to the present invention, the reverse direction of the high voltage tolerance was excellent against overvoltages, a large current of the Schottky diode is obtained. 従って、本発明によるショットキーダイオードをインバータ装置などの電力の変換回路に適用すれば、簡単な回路構成で電圧ノイズの発生が抑制された高周波低損失の変換器が実現できる。 Therefore, the Schottky diode according to the present invention when applied to a power conversion circuit such as an inverter device, the transducer of the high frequency low loss generated voltage noise is suppressed by a simple circuit construction can be realized.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明を適用したショットキーダイオードの第一の実施例を示す断面図。 Sectional view showing a first embodiment of the present invention; FIG applied the Schottky diode.

【図2】従来技術を示す断面図。 2 is a cross-sectional view showing a conventional art.

【図3】本発明を適用したショットキーダイオードの第二の実施例を示す断面図。 Cross-sectional view showing a second embodiment of the present invention; FIG applied the Schottky diode.

【図4】本発明を適用したショットキーダイオードの第三の実施例を示す断面図。 Cross-sectional view illustrating a third embodiment of the present invention; FIG applied the Schottky diode.

【図5】本発明を適用したショットキーダイオードの第四の実施例を示す断面図。 5 is a sectional view showing a fourth embodiment of the present invention has been applied Schottky diode.

【図6】本発明を適用したショットキーダイオードの第五の実施例を示す断面図。 Cross-sectional view illustrating a fifth embodiment of the invention; FIG applied the Schottky diode.

【図7】本発明を適用したショットキーダイオードを電動機駆動用インバータに使用した例の回路構成図。 Figure 7 is a circuit diagram of an example of the present invention has been applied Schottky diode used in the motor driving inverter.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…半導体基体、2…n +型層、3…n -型層、4…ガードリングとなるp +型層、5…アノード電極となるショットキー金属、6…カソード電極、7…比較的深い高濃度p +型層、9,91…p -型層、11…p +型層、 1 ... semiconductor substrate, 2 ... n + -type layer, 3 ... n - -type layer, 4 ... p + -type layer serving as a guard ring, the Schottky metal is 5 ... anode electrode, 6 ... cathode electrode, 7 ... relatively deep the high concentration p + -type layer, 9 and 91 ... p - -type layer, 11 ... p + -type layer,
51…ショットキー障壁。 51 ... Schottky barrier.

Claims (10)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】一対の主表面を有する第一導電型の半導体基体と、前記半導体基体の一方の主表面に形成され、前記半導体基体との間にショットキー障壁をなすショットキー金属と、前記ショットキー金属の終端部分において前記ショットキー金属とオーム性接触し、前記半導体基体とpn接合を形成する第二導電型の第一半導体層と、 And 1. A semiconductor substrate of a first conductivity type having a pair of main surfaces, wherein formed on one main surface of the semiconductor substrate, and a Schottky metal that forms a Schottky barrier between the semiconductor substrate, wherein and shot at the end part of the key metal contacts the Schottky metal and ohmic, the semiconductor substrate and the first semiconductor layer of a second conductivity type to form a pn junction,
    前記半導体基体の他方の主表面において、前記半導体基体にオーム性低抵抗接触するカソード電極と、前記半導体基体の前記一方の主表面において前記ショットキー金属と接触し、前記半導体基体との間にpn接合を形成する第二導電型の複数の第二半導体層と、を有し、前記第二半導体層のpn接合の降伏電圧が他の部分より低いことを特徴とするショットキーダイオード。 In the other main surface of said semiconductor body, wherein a cathode electrode of ohmic low resistance contact to the semiconductor body, in contact with said Schottky metal in the one main surface of said semiconductor body, pn between the semiconductor substrate has a second conductivity type plurality of second semiconductor layers that form a junction, a Schottky diode breakdown voltage of the pn junction of the second semiconductor layer is equal to or lower than other portions.
  2. 【請求項2】一対の主表面を有する第一導電型の半導体基体と、前記半導体基体の一方の主表面に形成され、前記半導体基体との間にショットキー障壁をなすショットキー金属と、前記ショットキー金属の終端部分において前記ショットキー金属とオーム性接触し、前記半導体基体とpn接合を形成する第二導電型の第一半導体層と、 2. A semiconductor body of a first conductivity type having a pair of main surfaces, wherein formed on one main surface of the semiconductor substrate, and a Schottky metal that forms a Schottky barrier between the semiconductor substrate, wherein and shot at the end part of the key metal contacts the Schottky metal and ohmic, the semiconductor substrate and the first semiconductor layer of a second conductivity type to form a pn junction,
    前記半導体基体の他方の主表面において、前記半導体基体にオーム性低抵抗接触されるカソード電極と、前記半導体基体の前記一方の主表面において前記ショットキー金属と接触し、前記半導体基体との間に、前記第一半導体層が形成するpn接合よりも深いpn接合を形成する第二導電型の複数の第二半導体層と、を有することを特徴とするショットキーダイオード。 In the other main surface of said semiconductor body, wherein a cathode electrode is ohmic low resistance contact to the semiconductor body, in contact with said Schottky metal in the one main surface of said semiconductor substrate, between said semiconductor substrate the Schottky diode of the second conductivity type plurality of second semiconductor layers that form a deep pn junction than pn junction first semiconductor layer is formed, characterized in that it has a.
  3. 【請求項3】請求項2において、さらに、前記半導体基体の前記一方の主表面において前記ショットキー金属と接触し、前記半導体基体との間にpn接合を形成する第二導電型の複数の第三半導体層を有することを特徴とするショットキーダイオード。 3. The method of claim 2, further wherein contact with said Schottky metal in the one main surface of the semiconductor substrate, a plurality of the second conductivity type to form a pn junction between the semiconductor body first Schottky diodes and having a third semiconductor layer.
  4. 【請求項4】請求項3において、第一,二及び三半導体層相互の間隔が、各半導体層より拡がる空乏層が、逆電圧が印加された時に、互いに繋がるよう設定されたことを特徴とするショットキーダイオード。 4. The method of claim 3, the first interval of the two-and three semiconductor layers each other, the depletion layer that spreads from the semiconductor layers, when a reverse voltage is applied, and characterized in that it is configured to lead each other Schottky diodes.
  5. 【請求項5】一対の主表面を有する第一導電型の半導体基体と、前記半導体基体の一方の主表面に形成され、前記半導体基体との間にショットキー障壁をなすショットキー金属と、前記ショットキー金属の終端部分において前記ショットキー金属とオーム性接触し、前記半導体基体とpn接合を形成する第二導電型の第一半導体層と、 5. A semiconductor substrate of a first conductivity type having a pair of main surfaces, wherein formed on one main surface of the semiconductor substrate, and a Schottky metal that forms a Schottky barrier between the semiconductor substrate, wherein and shot at the end part of the key metal contacts the Schottky metal and ohmic, the semiconductor substrate and the first semiconductor layer of a second conductivity type to form a pn junction,
    前記半導体基体の他方の主表面において、前記半導体基体にオーム性低抵抗接触するカソード電極と、前記半導体基体の前記一方の主表面において前記ショットキー金属とオーム性接触し、前記半導体基体との間にpn接合を形成する、前記第一半導体層よりも低不純物濃度の第二導電型の複数の第二半導体層と、を有することを特徴とするショットキーダイオード。 Wherein the other main surface of the semiconductor substrate, a cathode electrode ohmic low resistance contact to the semiconductor substrate, the Schottky contact metal and ohmic in said one main surface of said semiconductor substrate, between said semiconductor substrate to form the pn junction, the Schottky diode than the first semiconductor layer and having a plurality of second semiconductor layer of the second conductivity type having a low impurity concentration.
  6. 【請求項6】請求項5において、前記第二半導体層の不純物濃度が、素子の逆耐電圧の値が前記第二半導体層内に拡がる空乏層が前記一方の主表面に到達するパンチスルー電圧によって制限されるように設定されたことを特徴とするショットキーダイオード。 6. The method of claim 5, wherein the impurity concentration of the second semiconductor layer, the punch-through voltage depletion value of the reverse breakdown voltage of the device spreads the second semiconductor layer reaches said one main surface Schottky diodes, characterized in that it is set to be limited by the.
  7. 【請求項7】請求項6において、さらに、前記半導体基体の前記一方の主表面において前記ショットキー金属と接触し、前記半導体基体との間にpn接合を形成する前記第二半導体層よりも高不純物濃度の第二導電型の複数の第三半導体層を有することを特徴とするショットキーダイオード。 7. The method of claim 6, further wherein contact with said Schottky metal in the one main surface of the semiconductor substrate, higher than the second semiconductor layer forming a pn junction between the semiconductor substrate Schottky diodes and having a plurality of third semiconductor layer of the second conductivity type impurity concentration.
  8. 【請求項8】請求項7において、第一,二及び三半導体層相互の間隔が、各半導体層より拡がる空乏層が、逆電圧が印加された時に、互いに繋がるよう設定されたことを特徴とするショットキーダイオード。 8. The method of claim 7, first, spacing of the two-and three semiconductor layers each other, the depletion layer that spreads from the semiconductor layers, when a reverse voltage is applied, and characterized in that it is configured to lead each other Schottky diodes.
  9. 【請求項9】請求項7において、前記第二半導体層と前記第三半導体層とが互いに接する部分を有することを特徴とするショットキーダイオード。 9. The claim 7, Schottky diodes and having a portion in which the the second semiconductor layer and the third semiconductor layer is in contact with each other.
  10. 【請求項10】並列接続される半導体スイッチング素子と整流ダイオードを備える電力変換器において、該整流ダイオードが請求項1〜9のいずれか1項に記載のショットキーダイオードであることを特徴とする電力変換器。 10. A power converter comprising a rectifier diode semiconductor switching elements connected in parallel, and wherein the rectifier diode is a Schottky diode according to any one of claims 1-9 power converter.
JP24283198A 1998-08-28 1998-08-28 Schottky diodes and power converter using the same Expired - Fee Related JP3616258B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24283198A JP3616258B2 (en) 1998-08-28 1998-08-28 Schottky diodes and power converter using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24283198A JP3616258B2 (en) 1998-08-28 1998-08-28 Schottky diodes and power converter using the same

Publications (2)

Publication Number Publication Date
JP2000077682A true JP2000077682A (en) 2000-03-14
JP3616258B2 JP3616258B2 (en) 2005-02-02

Family

ID=17094948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24283198A Expired - Fee Related JP3616258B2 (en) 1998-08-28 1998-08-28 Schottky diodes and power converter using the same

Country Status (1)

Country Link
JP (1) JP3616258B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246714A (en) * 2001-02-21 2002-08-30 Kyocera Corp Ceramic circuit board
US7135718B2 (en) 2002-02-20 2006-11-14 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
JP2007220878A (en) * 2006-02-16 2007-08-30 Shindengen Electric Mfg Co Ltd Silicon-carbide semiconductor device
JP2008042198A (en) * 2006-08-01 2008-02-21 Cree Inc Semiconductor device and its manufacturing method
JP2008519448A (en) * 2004-11-08 2008-06-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh Semiconductor device and manufacturing method of semiconductor device
JP2011078187A (en) * 2009-09-30 2011-04-14 Hitachi Ltd Semiconductor device and power converter using thereof
JP2011521471A (en) * 2008-05-21 2011-07-21 クリー インコーポレイテッドCree Inc. Junction-type barrier Schottky diode with current surge capability
JP2012182405A (en) * 2011-03-03 2012-09-20 Toshiba Corp Semiconductor rectifier
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
WO2014085159A1 (en) * 2012-11-27 2014-06-05 Cree, Inc. Schottky diodes and method of manufacturing the same
KR20140099879A (en) * 2011-12-01 2014-08-13 로베르트 보쉬 게엠베하 High-voltage trench junction barrier schottky diode
CN104347685A (en) * 2013-07-31 2015-02-11 株式会社东芝 The semiconductor device
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
CN107946270A (en) * 2011-10-17 2018-04-20 罗姆股份有限公司 Chip diode and bi-directional zener diode chip

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246714A (en) * 2001-02-21 2002-08-30 Kyocera Corp Ceramic circuit board
JP4721533B2 (en) * 2001-02-21 2011-07-13 京セラ株式会社 Ceramic circuit board
US7135718B2 (en) 2002-02-20 2006-11-14 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
JP2008519448A (en) * 2004-11-08 2008-06-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh Semiconductor device and manufacturing method of semiconductor device
US8816467B2 (en) 2004-11-08 2014-08-26 Robert Bosch Gmbh Semiconductor device and method for manufacturing same
JP2007220878A (en) * 2006-02-16 2007-08-30 Shindengen Electric Mfg Co Ltd Silicon-carbide semiconductor device
JP2008042198A (en) * 2006-08-01 2008-02-21 Cree Inc Semiconductor device and its manufacturing method
US8330244B2 (en) 2006-08-01 2012-12-11 Cree, Inc. Semiconductor devices including Schottky diodes having doped regions arranged as islands and methods of fabricating same
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US8653534B2 (en) 2008-05-21 2014-02-18 Cree, Inc. Junction Barrier Schottky diodes with current surge capability
JP2011521471A (en) * 2008-05-21 2011-07-21 クリー インコーポレイテッドCree Inc. Junction-type barrier Schottky diode with current surge capability
JP2011078187A (en) * 2009-09-30 2011-04-14 Hitachi Ltd Semiconductor device and power converter using thereof
US8853736B2 (en) 2009-09-30 2014-10-07 Hitachi, Ltd. Semiconductor device and power converter using it
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US9595618B2 (en) 2010-03-08 2017-03-14 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2012182405A (en) * 2011-03-03 2012-09-20 Toshiba Corp Semiconductor rectifier
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US9865750B2 (en) 2011-09-11 2018-01-09 Cree, Inc. Schottky diode
US9231122B2 (en) 2011-09-11 2016-01-05 Cree, Inc. Schottky diode
CN107946270A (en) * 2011-10-17 2018-04-20 罗姆股份有限公司 Chip diode and bi-directional zener diode chip
JP2015504610A (en) * 2011-12-01 2015-02-12 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh High voltage trench junction Schottky barrier diode
KR20140099879A (en) * 2011-12-01 2014-08-13 로베르트 보쉬 게엠베하 High-voltage trench junction barrier schottky diode
KR101981824B1 (en) 2011-12-01 2019-05-23 로베르트 보쉬 게엠베하 High-voltage trench junction barrier schottky diode
US9318624B2 (en) 2012-11-27 2016-04-19 Cree, Inc. Schottky structure employing central implants between junction barrier elements
US9831355B2 (en) 2012-11-27 2017-11-28 Cree, Inc. Schottky structure employing central implants between junction barrier elements
WO2014085159A1 (en) * 2012-11-27 2014-06-05 Cree, Inc. Schottky diodes and method of manufacturing the same
JP2015032627A (en) * 2013-07-31 2015-02-16 株式会社東芝 Semiconductor device
CN104347685A (en) * 2013-07-31 2015-02-11 株式会社东芝 The semiconductor device

Also Published As

Publication number Publication date
JP3616258B2 (en) 2005-02-02

Similar Documents

Publication Publication Date Title
JP3321185B2 (en) High-voltage semiconductor device
JP3618517B2 (en) Semiconductor device and manufacturing method thereof
KR100723594B1 (en) Reverse conducting semiconductor device and a fabrication method thereof
US6696728B2 (en) Super-junction semiconductor device
CN100565908C (en) Monolithic vertical junction field effect transistor and Schottky barrier diode fabricated from silicon carbide and method for fabricating the same
EP0566179B1 (en) A semiconductor component including protection means
US7154145B2 (en) Insulated gate transistor incorporating diode
JP2997247B2 (en) Trench gate type mosfet having a bidirectional voltage clamping
EP1227522A2 (en) High breakdown voltage semiconductor device
US4134123A (en) High voltage Schottky barrier diode
US6426542B1 (en) Schottky diode with dielectric trench
EP1204145B1 (en) Semiconductor element
US8102025B2 (en) Semiconductor device having IGBT and diode
US7572683B2 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JP4277496B2 (en) Semiconductor device
US6967374B1 (en) Power semiconductor device
JP3751463B2 (en) High voltage semiconductor element
US7498634B2 (en) Semiconductor device having IGBT and diode
DE102007024113B4 (en) An insulated gate semiconductor device and method of making the same
US6252258B1 (en) High power rectifier
DE19811297B4 (en) High breakdown voltage MOS semiconductor device
CN101290927B (en) Circuit arrangement having a free-wheel diode
JP4197400B2 (en) Semiconductor device made of silicon carbide semiconductor
US7671410B2 (en) Design and fabrication of rugged FRED, power MOSFET or IGBT
JP2570022B2 (en) Method for producing a constant voltage diode and the power converter and the voltage regulator diode using the same

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041104

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees