JPH10294299A - 半導体ウェハおよびその製造方法ならびに製造装置 - Google Patents

半導体ウェハおよびその製造方法ならびに製造装置

Info

Publication number
JPH10294299A
JPH10294299A JP2984098A JP2984098A JPH10294299A JP H10294299 A JPH10294299 A JP H10294299A JP 2984098 A JP2984098 A JP 2984098A JP 2984098 A JP2984098 A JP 2984098A JP H10294299 A JPH10294299 A JP H10294299A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
polishing
lapping
load
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2984098A
Other languages
English (en)
Inventor
Naotaka Yamada
田 直 貴 山
Yuichi Nakayoshi
吉 雄 一 中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp, Komatsu Electronic Metals Co Ltd filed Critical Sumco Techxiv Corp
Priority to JP2984098A priority Critical patent/JPH10294299A/ja
Publication of JPH10294299A publication Critical patent/JPH10294299A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

(57)【要約】 【課題】 吸着等の矯正力を取り除いた状態で少なくと
も片面が真に平坦である半導体ウェハおよびその製造方
法ならびにその製造装置を提供する。 【解決手段】 スライスドウェハ1をラッピング装置3
の上下の押圧盤31、32により挟持する。ラッピング
当初は僅かに押圧盤が半導体ウェハに当たる程度の圧力
で開始する。ラッピングが進むに従って徐々にその荷重
を増加させる。凹凸11をわずかずつ除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する分野】本発明は、高平坦度の半導体ウェ
ハおよびその製造方法ならびにその製造装置に関するも
のである。
【0002】
【従来の技術】ここで便宜上、従来の平坦度測定方法に
ついて説明する。従来、半導体ウェハの平坦度の測定に
おいては、光干渉型の測定装置などを使用したP−V値
といったラフネスや、静電容量型の測定装置を使用した
TTVやLTVといった片面毎の厚さムラや凹凸の測定
がなされていた。これらの測定においては、片面全面を
真空式チャック等により吸着して固定する、或いは片面
の一部を吸着して固定し、吸着されている面を仮想平面
として、それぞれの厚さまたは凹凸を測定していた。
【0003】また、従来の半導体ウェハは、その平坦度
を高めるために様々な新しい技術が導入され、例えば半
導体ウェハを上下から挟圧して表裏両面を同時に研磨す
る両面研磨装置があり、これによるとかなり平坦度の高
い半導体ウェハを得ることができる。この両面研磨装置
においては、図7(a)に示すように挟圧される前の半
導体ウェハ10に凹凸11があったとしても、この凹凸
11は図7(b)に示すように挟圧されることによりあ
る程度矯正されて、図7(c)に示すように研磨される
ことにより一見平坦な状態に仕上がる。ところが、研磨
を終了して挟圧が取り除かれると、図7(d)に示すよ
うに半導体ウェハ10の表裏両面に再び凹凸11が現わ
れることになる。すなわち、部分々々の厚さは均一であ
っても、表裏面にはそれぞれ凹凸11があり、この表裏
面の凹凸11が互いに同調した形状となる。
【0004】図6(a)に示すような半導体ウェハ10
のTTVやLTVを測定する際は、図6(b)に示すよ
うに半導体ウェハ10の片面を真空式チャック9により
吸着して静電容量型の測定装置6により測定される。と
ころが、上記したようにこの半導体ウェハ10の厚さは
均一であるため、その測定値は一見図6(c)に示すよ
うな平坦な半導体ウェハ10であるかのように表示され
る。
【0005】
【発明が解決しようとする課題】しかしながら、測定値
としてのTTVやLTVが見かけ上は平坦であっても、
その表裏面には凹凸が存在する。したがって、このよう
な半導体ウェハをデバイス加工すると、この凹凸の影響
が加工後のデバイスに現れかねないという問題がある。
【0006】本発明は、上記問題に鑑みてなされたもの
で、吸着等の矯正力を取り除いた状態で少なくとも片面
が真に平坦である半導体ウェハおよびその製造方法なら
びにその製造装置を提供することを目的とするものであ
る。
【0007】
【課題を解決するための手段】このため本発明では、研
磨されて得られる半導体ウェハにおいて、研磨を終了
し、研磨荷重をかけた状態、または研磨のための保持を
行っている状態と同様の条件下で計測された半導体ウェ
ハの表(おもて)面および/または裏面の平坦度と、研
磨荷重を取り除いた状態、または研磨のための保持を外
した状態で計測された前記半導体ウェハの表(おもて)
面および/または裏面の平坦度とが、略同一であるよう
にしたものである。
【0008】また、保持後の半導体ウェハの表(おも
て)面および/または裏面の凹凸状態を、保持前の半導
体ウェハのそれに一致させた状態で半導体ウェハを保持
し、その状態においてラッピングまたは研磨するように
したものである。
【0009】さらに、半導体ウェハを上下から加圧して
平坦化するラッピング方法において、ラッピング荷重ま
たは摩擦係数を多段階的に増加させながらラッピング
し、各一段階のラッピング時間が少なくとも1分である
ようにしたものである。
【0010】また、半導体ウェハを上下から加圧してそ
の表裏両面を同時に研磨する研磨方法において、研磨荷
重または摩擦係数を多段階的に増加させながら研磨し、
各一段階の研磨時間を少なくとも1分に設定して研磨す
るようにしたものである。
【0011】さらに、半導体ウェハを保持具の載置面に
貼付して研磨する半導体ウェハの研磨方法において、貼
付後の前記半導体ウェハの形状が、貼付する前の半導体
ウェハの形状に一致するように半導体ウェハを貼付して
研磨するようにしたものである。
【0012】また、半導体ウェハの片面を保持して研磨
する研磨装置において、前記半導体ウェハを保持装置に
載置する際に、保持装置の載置面が研磨する前の前記半
導体ウェハの凹凸に倣うように設けられ、研磨する際に
は前記載置面が前記凹凸に倣った状態で前記半導体ウェ
ハを固着するようにしたものである。
【0013】
【発明の実施の形態】従来の製造方法で製造された半導
体ウェハは、その加工において加圧により変形した状態
で加工される可能性があり、また平坦度の測定方法は半
導体ウェハを吸着などにより保持するか、或いは一部を
吸着して保持し、吸着された側の面を仮想平面として測
定するため、測定値で判断すると平坦な半導体ウェハで
あっても、上記したように真に平坦な半導体ウェハとは
言えなかった。
【0014】そこで、本発明においては、吸着などの矯
正力を受けない状態で測定された半導体ウェハであって
も、平坦度の高い値を得ることができる半導体ウェハと
その製造方法ならびにその製造装置に関するものであ
る。すなわち、研磨を終了し、研磨荷重をかけた状態、
または研磨のための保持を行っている状態と同様の条件
下で計測された半導体ウェハの表(おもて)面および/
または裏面の平坦度と、研磨荷重を取り除いた状態、ま
たは研磨のための保持を外した状態で計測された前記半
導体ウェハの表(おもて)面および/または裏面の平坦
度とが、略同一である真に平坦な半導体ウェハを製造す
るためのものである。
【0015】本発明における半導体ウェハの製造方法で
は、従来の加工工程で与えていた挟圧や吸着と言った圧
力による矯正力を与えない状態で加工することにより、
切断されたウェハが固有する形状を圧力変形させずにラ
ッピングまたは研磨による加工をするものである。すな
わち、ラッピングまたは研磨のために半導体ウェハを保
持した際、保持後の半導体ウェハの表(おもて)面また
は裏面の凹凸状態が、保持する前の状態に一致すること
になる。
【0016】この圧力による矯正力を与えない状態で加
工する方法としては、ラッピングまたは両面研磨におけ
る挟圧荷重を当初非常に低い値に設定して加工を開始
し、加工が進むに従って、挟圧荷重を段階的に増加させ
ることにより、その加工取代を徐々に増加させるもので
ある。次段階への荷重増加はそれぞれ20g/cm2 以下と
することが望ましい。これは、20g/cm2 より大きくす
ると、テンプレートまたはキャリア内での半導体ウェハ
の自転速度が遅くなり、その結果平坦度が悪化するため
である。
【0017】また、半導体ウェハを貼付ブロック等に貼
付してその片面を研磨する場合においては、半導体ウェ
ハを貼付ブロック上に載置して貼付する際に、半導体ウ
ェハ固有の凹凸に倣った状態で接着剤が固まるようにし
て研磨するものである。
【0018】さらに、研磨装置として従来は枚葉式の研
磨では半導体ウェハを保持装置の真空チャックなどで吸
着していたのが、これでは吸着側が上記した矯正力を受
けるため、この保持装置の載置面が研磨する前の半導体
ウェハの凹凸に倣うように設けられ、研磨する際には載
置面が半導体ウェハの凹凸に倣った状態で半導体ウェハ
を固着するように設けられた研磨装置によって研磨する
と、その片面が真に平坦な半導体ウェハを得られる。
【0019】このような製造方法により得られた半導体
ウェハは、次に示す方法により測定すれば真に平坦であ
ることがわかる。すなわち、図5(a)に示すように、
半導体ウェハ10aの周縁部に近接した位置にそれぞれ
絶対基準点となるA点およびB点を定め、センサー6
a、6bにより、各センサーから半導体ウェハ10aの
表裏面までの距離を測定する。尚、この半導体ウェハ1
0aは真に平坦ではなく、その表裏面に凹凸を有するも
のである。図5(b)に示すように、測定された距離を
それぞれ解析し、A点およびB点を基準とした半導体ウ
ェハ10aの表裏面の変位量ΔAおよびΔBを示すこと
により、この半導体ウェハ10aの形状が図5(c)に
示すような形状であることを特定できる。
【0020】尚、図5(d)に示すように、半導体ウェ
ハ10aの厚みの各中心位置(C−C線)を図5(b)
に示されたデータから解析し、これにより無負荷、無重
力下でウェハが持っている真の形状を知ることができ
る。
【0021】
【実施例】以下、本発明の各実施例を図面に基づいて説
明する。 実施例1 図1は実施例1の製造方法を示す模式図、図2は実施例
1のラッピングにおける荷重の変化を示すグラフであ
る。
【0022】従来ラッピングにおいては、100g/cm2
程度の荷重を一度にかけてラッピングしていたが、これ
によると切断後の半導体ウェハに矯正力が加わる可能性
があるため、次に示すように多段階に荷重を増加させ
る。
【0023】すなわち、図2に示すように、ラッピング
当初は僅かに押圧盤が半導体ウェハに当たる程度の圧力
で開始し、ラッピングが進むに従って徐々にその荷重を
増加させる。これにより押圧盤の圧力による半導体ウェ
ハの変形を防止できる。
【0024】このラッピング方法を模式図により示すと
次のようになる。図1(a)に示すように、スライスド
ウェハ1には切断工程で作られた固有の凹凸11が表裏
両面にある。これをラッピング装置3の上下の押圧盤3
1、32により挟持するが、この際上記したようにスラ
イスドウェハ1が矯正されて変形しないような加圧がな
されるため、そのままの形状を保った状態でラッピング
が開始される。スライスドウェハ1はこの状態で変形は
しないものの、押圧盤31、32とスライスドウェハ1
の間に砥粒(図示せず)が存在するため、凹凸11がわ
ずかずつ除去される。
【0025】図1(b)に示すように、凹凸11がわず
かに除去された時点で荷重を緩いレートで増加させる。
これによりラッピングの取代が増加し、さらに凹凸11
が除去される。
【0026】図1(c)に示すように、ラッピング荷重
を増加させるに従い、凹凸11はなくなり、図1(d)
に示すような平滑面を有するラップドウェハ2が得られ
る。
【0027】本実施例1のラッピングにおいては、最初
のラッピング荷重を6g/cm2 とし、少なくとも各一段の
ラッピング時間を90秒とし、各段間のラッピング荷重
の増加は20g/cm2 以下とする。また、ラッピング開始
からメイン荷重が負荷される600秒間の平均ラッピン
グ荷重の増加レートは、9.5g/cm2/ 分となり、平均ラッ
ピング荷重の増加レートを10g/cm2/分以下の緩いレー
トとしている。
【0028】また、ラッピング荷重の増加方法はこの段
々式に限らず、連続的な増加でしかもそのレートを10
g/cm2/分以下とした方法でも、同様のラップドウェハが
得られる。
【0029】実施例2 上記実施例1はラッピングに係る実施例であったが、ウ
ェハを上下から挟持して加工する点においては、両面研
磨も同様であるため、この両面研磨においても研磨荷重
を変化させることにより平坦なポリッシュドウェハを得
られる。
【0030】また、両面研磨においては、研磨荷重の変
化に替わり、研磨クロスにかかる摩擦力を指標として研
磨装置を設定する方法がある。すなわち、研磨摩擦があ
る一定値以下になったときに、研磨荷重を増加させ、且
つ研磨荷重を増加させた際の研磨圧がある一定値以上に
ならないようにすることにより平坦なポリッシュドウェ
ハを得ることができる。
【0031】実施例3 図3は実施例3の製造方法を示す模式図である。本実施
例3においては、片面を研磨する研磨方法において真に
平坦な半導体ウェハを製造する方法を示す模式図であ
る。
【0032】図3(a)に示すように、本実施例におい
ては半導体ウェハ1aを接着剤4により貼付ブロック5
に接着して研磨する方法において、半導体ウェハ1aを
貼付ブロック5上に載置する際、異物や気泡が混入しな
いようにすると共に、押圧により矯正されないようにす
る。また、接着剤4としては即乾性のものを使用するこ
とにより、この接着剤4の表面が半導体ウェハ1aの裏
面の形状に倣った状態で固まる。
【0033】また、接着剤4としては粘性の低いものを
使用し、半導体ウェハ1aの載置は従来と同様のスタン
プ(図示せず)により押圧され、接着面から気泡が取り
除かれる。接着剤4の粘性が低いため、半導体ウェハ1
aはもとの形状に戻りやすく、且つ接着剤4は半導体ウ
ェハ1aの形状が戻った後に固まるようにその温度等が
制御されている。
【0034】図3(b)に示すように、この貼付ブロッ
ク5上に貼付された半導体ウェハ1aの表面を研磨する
ことにより、図3(c)に示すような少なくとも片面が
真に平坦なポリッシュドウェハ2aを得られる。
【0035】尚、本実施例の研磨においては、研磨クロ
スを押圧するための荷重を前記実施例1と同様に段階的
または連続的に増加させることにより、研磨される表面
をより平坦に仕上げることができる。
【0036】実施例4 図4は実施例4の製造装置を示す模式図である。上記実
施例3は接着剤の固着により半導体ウェハを保持して、
その片面が真に平坦な半導体ウェハになる研磨方法を示
していたが、本実施例4においては、同様に半導体ウェ
ハの片面を研磨する研磨装置を示すものであり、実施例
3の接着剤の固着に替わり、半導体ウェハを保持装置に
より保持するものである。すなわち、この保持装置は、
研磨する前の凹凸に倣った状態で半導体ウェハを保持す
ることができるように設けたものである。
【0037】図4(a)に示すように、本実施例4にお
いては保持装置7により半導体ウェハ1bを保持して研
磨するものであり、保持装置7は先端に吸着面を有し、
隙間無く立設された複数の保持ピン71と、これらを保
持する保持台72から構成されている。
【0038】図4(b)に示すように、それぞれの保持
ピン71は半導体ウェハ1bを載置した際に、半導体ウ
ェハ1b裏面の形状に沿って昇降するように設けられ、
しかも、この半導体ウェハ1b裏面にそれぞれの保持ピ
ン71の先端が吸着した後にその位置で昇降が停止し、
半導体ウェハ1bはその形状を変形させることなく保持
装置7により保持される。
【0039】図4(c)に示すように、保持装置7によ
り保持された半導体ウェハ1bの表(おもて)面を研磨
クロス73により研磨するが、この際、研磨クロス73
の荷重を前記実施例1と同様に段階的または連続的に増
加させて研磨することにより、図4(d)に示すように
その片面が真に平坦なポリッシュドウェハ2bを得るこ
とができる。
【0040】
【発明の効果】本発明では以上のように構成したので、
片面または両面が真に平坦である半導体ウェハを製造で
き、この真に平坦な半導体ウェハにおいては、研磨を終
了し、研磨荷重をかけた状態、または研磨のための保持
を行っている状態と同様の条件下で計測された半導体ウ
ェハの表(おもて)面および/または裏面の平坦度と、
研磨荷重を取り除いた状態、または研磨のための保持を
外した状態で計測された前記半導体ウェハの表(おも
て)面および/または裏面の平坦度とが、略同一であ
る。したがって、この真に平坦な半導体ウェハを使用す
ることにより、デバイス工程におけるチルト制御の必要
性が極減され、さらに高品質なデバイスを効率よく製造
できるようになるという優れた効果がある。
【図面の簡単な説明】
【図1】実施例1の製造方法を示す模式図である。
【図2】実施例1のラッピングにおける荷重の変化を示
すグラフである。
【図3】実施例3の製造方法を示す模式図である。
【図4】実施例4の製造装置を示す模式図である。
【図5】半導体ウェハの平坦度測定方法を示す模式図で
ある。
【図6】従来の平坦度測定方法を示す模式図である。
【図7】従来の製造方法を示す模式図である。
【符号の説明】
1‥‥‥スライスドウェハ 11‥‥凹凸 1a‥‥半導体ウェハ 1b‥‥半導体ウェハ 10‥‥半導体ウェハ 10a‥半導体ウェハ 11‥‥凹凸 2‥‥‥ラップドウェハ 2a‥‥ポリッシュドウェハ 2b‥‥ポリッシュドウェハ 3‥‥‥ラッピング装置 31‥‥押圧盤 32‥‥押圧盤 4‥‥‥接着剤 5‥‥‥貼付プレート 6‥‥‥測定装置 6a‥‥センサー 6b‥‥センサー 7‥‥‥保持装置 71‥‥保持ピン 72‥‥保持台 73‥‥研磨クロス 9‥‥‥真空式チャック

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 研磨されて得られる半導体ウェハにおい
    て、研磨を終了し、研磨荷重をかけた状態、または研磨
    のための保持を行っている状態と同様の条件下で計測さ
    れた半導体ウェハの表(おもて)面および/または裏面
    の平坦度と、研磨荷重を取り除いた状態、または研磨の
    ための保持を外した状態で計測された前記半導体ウェハ
    の表(おもて)面および/または裏面の平坦度とが、略
    同一であることを特徴とする半導体ウェハ。
  2. 【請求項2】 保持後の半導体ウェハの表(おもて)面
    および/または裏面の凹凸状態を、保持前の半導体ウェ
    ハのそれに一致させた状態で半導体ウェハを保持し、そ
    の保持状態を維持してラッピングまたは研磨することを
    特徴とする半導体ウェハの製造方法。
  3. 【請求項3】 半導体ウェハを上下から加圧して平坦化
    するラッピング方法において、ラッピング荷重または摩
    擦係数を多段階的に増加させながらラッピングし、各一
    段階のラッピング時間が少なくとも1分であることを特
    徴とする半導体ウェハのラッピング方法。
  4. 【請求項4】 次段階へのラッピング荷重の増加が20
    g/cm2 以下であることを特徴とする請求項3記載の半導
    体ウェハのラッピング方法。
  5. 【請求項5】 半導体ウェハを上下から加圧してその表
    裏両面を同時に研磨する研磨方法において、研磨荷重ま
    たは摩擦係数を多段階的に増加させながら研磨し、各一
    段階の研磨時間を少なくとも1分に設定して研磨するこ
    とを特徴とする半導体ウェハの研磨方法。
  6. 【請求項6】 次段階への研磨荷重の増加が20g/cm2
    以下であることを特徴とする請求項5記載の半導体ウェ
    ハの研磨方法。
  7. 【請求項7】 半導体ウェハを保持具の載置面に貼付し
    て研磨する半導体ウェハの研磨方法において、貼付後の
    前記半導体ウェハの形状が、貼付する前の半導体ウェハ
    の形状に一致するように半導体ウェハを貼付して研磨す
    ることを特徴とする半導体ウェハの研磨方法。
  8. 【請求項8】 半導体ウェハの片面を保持して研磨する
    研磨装置において、前記半導体ウェハを保持装置に載置
    する際に、保持装置の載置面が研磨する前の前記半導体
    ウェハの凹凸に倣うように設けられ、研磨する際には前
    記載置面が前記凹凸に倣った状態で前記半導体ウェハを
    固着するように設けた半導体ウェハの研磨装置。
JP2984098A 1997-02-18 1998-02-12 半導体ウェハおよびその製造方法ならびに製造装置 Pending JPH10294299A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2984098A JPH10294299A (ja) 1997-02-18 1998-02-12 半導体ウェハおよびその製造方法ならびに製造装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3368997 1997-02-18
JP9-33689 1997-02-18
JP2984098A JPH10294299A (ja) 1997-02-18 1998-02-12 半導体ウェハおよびその製造方法ならびに製造装置

Publications (1)

Publication Number Publication Date
JPH10294299A true JPH10294299A (ja) 1998-11-04

Family

ID=26368096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2984098A Pending JPH10294299A (ja) 1997-02-18 1998-02-12 半導体ウェハおよびその製造方法ならびに製造装置

Country Status (1)

Country Link
JP (1) JPH10294299A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10159832A1 (de) * 2001-12-06 2003-06-26 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zu deren Herstellung
US6648735B2 (en) 2000-11-15 2003-11-18 Fujikoshi Machinery Corp. Method of abrading both faces of work piece

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6648735B2 (en) 2000-11-15 2003-11-18 Fujikoshi Machinery Corp. Method of abrading both faces of work piece
DE10159832A1 (de) * 2001-12-06 2003-06-26 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zu deren Herstellung

Similar Documents

Publication Publication Date Title
JP2632738B2 (ja) パッキングパッド、および半導体ウェーハの研磨方法
JP2582030B2 (ja) 半導体ウエーハの製造方法
EP0904895A2 (en) Substrate polishing method and apparatus
JP5061694B2 (ja) 研磨パッドの製造方法及び研磨パッド並びにウエーハの研磨方法
KR20030040204A (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
US20020160693A1 (en) Wafer polishing method and wafer polishing device
JP3924641B2 (ja) 半導体ウェーハの製造方法
JP2002542613A (ja) ウエファ研磨パッドを調整する方法
WO2021235067A1 (ja) 基板ウェーハの製造方法、及び基板ウェーハ
US20030034110A1 (en) Method and device for producing an adhesive-bonded connection between a semiconductor wafer and a carrier plate
US6004860A (en) SOI substrate and a method for fabricating the same
JPH10294299A (ja) 半導体ウェハおよびその製造方法ならびに製造装置
JP2010219353A (ja) 半導体用ウエハーの研磨方法
JP4793680B2 (ja) 半導体ウェーハの研磨方法
JPH02208931A (ja) 化合物半導体基板の研磨方法
JPH08274286A (ja) Soi基板の製造方法
JP3985223B2 (ja) Soi基板の研磨方法およびその装置
JP3006249B2 (ja) 半導体ウェーハの研磨装置
JPH10156710A (ja) 薄板の研磨方法および研磨装置
JP6312229B1 (ja) 研磨方法及び研磨装置
JP2004063880A (ja) ウェーハ接着装置およびウェーハ接着方法
JP2001110765A (ja) 高精度ウェーハとその製造方法
JP2003529455A (ja) ウエハ研磨方法
JPH0396216A (ja) 半導体基板の製法
JPS5972139A (ja) 薄板材の加工方法