JPH10293321A - Liquid crystal display and its manufacture - Google Patents

Liquid crystal display and its manufacture

Info

Publication number
JPH10293321A
JPH10293321A JP10015697A JP10015697A JPH10293321A JP H10293321 A JPH10293321 A JP H10293321A JP 10015697 A JP10015697 A JP 10015697A JP 10015697 A JP10015697 A JP 10015697A JP H10293321 A JPH10293321 A JP H10293321A
Authority
JP
Japan
Prior art keywords
electrode
film
insulating film
liquid crystal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10015697A
Other languages
Japanese (ja)
Inventor
Masami Hayashi
正美 林
Takeshi Kubota
健 久保田
Munehito Kumagai
宗人 熊谷
Kazunori Inoue
和式 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10015697A priority Critical patent/JPH10293321A/en
Publication of JPH10293321A publication Critical patent/JPH10293321A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display capable of forming source wiring, a source electrode and a drain electrode by a single patterning process without increasing contact resistance between the drain electrode and a picture element electrode. SOLUTION: Gate wiring, a gate insulation film 4, a semiconductor layer 5 and a contact layer 6 are consecutively formed on a transparent insulation substrate 1. After an oxide film such as an Ir has filmed a conductive metal, the source wiring, the source electrode 8 and the drain electrode 9 are formed by patterning. Simultaneously, an 'n' layer a-Si of the portions not covered with the source electrode 8 and the drain electrode 9 are etched. A inter layer insulation film 10 including a contact hole 11 is then formed on the drain electrode 9. After forming last an ITO(indium.titanium oxide) film, a picture element electrode 12 electrically connected to the drain electrode 9 is formed by patterning through the contact hole 11 formed on the drain electrode 9.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、アクティブマト
リクス型表示装置に係わり、特にスイッチング素子とし
て薄膜トランジスタ(以下、TFTと称する)を搭載し
たアクティブマトリクス型表示装置とその製造方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix display device, and more particularly to an active matrix display device having a thin film transistor (hereinafter, referred to as a TFT) as a switching element and a method of manufacturing the same.

【0002】[0002]

【従来の技術】表示装置は、通常二枚の対向する透明絶
縁性基板の間に液晶等の表示材料が挟持され、この表示
材料に選択的に電圧を印加するよう構成されている。上
記基板の少なくとも一方は、透明導電膜からなる画素電
極、画素電極に所定の電圧を印加するための薄膜トラン
ジスタ等のスイッチング素子、スイッチング素子に信号
を与える信号配線が形成されたアレイ基板である。
2. Description of the Related Art In a display device, a display material such as a liquid crystal is usually sandwiched between two opposing transparent insulating substrates, and a voltage is selectively applied to the display material. At least one of the substrates is an array substrate on which a pixel electrode made of a transparent conductive film, a switching element such as a thin film transistor for applying a predetermined voltage to the pixel electrode, and a signal wiring for giving a signal to the switching element are formed.

【0003】図40および図41は、画素電極が薄膜ト
ランジスタに信号を与えるゲート配線およびソース配線
より液晶側の上層に形成された液晶表示装置のアレイ基
板の製造工程を示す平面図および断面図である。まず、
図40−aおよび図41−aに示すように、透明絶縁性
基板1上にゲート電極3を有するゲート配線2を形成す
る。次に、図40−bおよび図41−bに示すように、
CVD法によりゲート絶縁膜4となるSiN、i層a−
Si、n層a−Siを連続して成膜した後、ドライエッ
チング法を用いてi層a−Siおよびn層a−Siをパ
ターニングし、ゲート電極3の上方の位置に半導体層
(i層a−Si)5およびコンタクト層(n層a−S
i)6を形成する。
FIGS. 40 and 41 are a plan view and a cross-sectional view showing a process of manufacturing an array substrate of a liquid crystal display device in which a pixel electrode is formed above a liquid crystal side of a gate wiring and a source wiring for supplying a signal to a thin film transistor. . First,
As shown in FIGS. 40-a and 41-a, a gate wiring 2 having a gate electrode 3 is formed on a transparent insulating substrate 1. Next, as shown in FIGS. 40-b and 41-b,
SiN, i-layer a- to become gate insulating film 4 by CVD method
After continuously forming Si and an n-layer a-Si, the i-layer a-Si and the n-layer a-Si are patterned by using a dry etching method, and a semiconductor layer (i-layer a-Si) 5 and a contact layer (n-layer a-S)
i) Form 6.

【0004】次に、ソース電極8を有するソース配線7
およびドレイン電極9を形成するために、図40−cお
よび図41−cに示すように、ITO(Indium Tin Oxi
de)を成膜した後、パターニングしてソース配線7の下
層7a、およびコンタクト層6上にソース電極8および
ドレイン電極9の下層8a、9aを形成する。続いて、
図40−dおよび図41−dに示すように、比抵抗が小
さい金属を成膜した後、パターニングしてソース配線
7、ソース電極8およびドレイン電極9の上層7b、8
b、9bを形成する。ここで、ドレイン電極9の上層9
bは、下層9a上の所定の領域にのみ形成され、下層9
aと上層9bのパターン形状は同一ではないため、ソー
ス配線7、ソース電極8およびドレイン電極9の下層7
a、8a、9aと上層7b、8b、9bのパターニング
は、各別に行う必要がある。その後、ソース電極8およ
びドレイン電極9に覆われていない部分のn層a−Si
をエッチングする。
Next, a source wiring 7 having a source electrode 8 is formed.
In order to form the drain electrode 9, as shown in FIGS. 40-c and 41-c, ITO (Indium Tin Oxi
After de) is formed, patterning is performed to form a lower layer 7a of the source wiring 8 and a lower layer 8a, 9a of the source electrode 8 and the drain electrode 9 on the contact layer 6 by patterning. continue,
As shown in FIGS. 40-d and 41-d, a metal having a small specific resistance is formed and then patterned to form upper layers 7b, 8 of the source wiring 7, the source electrode 8, and the drain electrode 9.
b and 9b are formed. Here, the upper layer 9 of the drain electrode 9
b is formed only in a predetermined region on the lower layer 9a.
a and the upper layer 9b are not the same in pattern shape, so that the source wiring 7, the source electrode 8, and the lower electrode 7
The patterning of a, 8a, 9a and the upper layers 7b, 8b, 9b must be performed separately. Then, the portion of the n-layer a-Si not covered with the source electrode 8 and the drain electrode 9 is
Is etched.

【0005】次に、図40−eおよび図41−eに示す
ように、層間絶縁膜を塗布し、写真製版法を用いてドレ
イン電極9のITO膜からなる下層9a上にコンタクト
ホール11を形成後、焼成して層間絶縁層10を形成す
る。最後に、図40−fおよび図41−fに示すよう
に、透明導電膜としてITOをスパッタ法により成膜し
た後、ドライエッチング法を用いてパターニングし、画
素電極12を形成する。このとき、画素電極12は、ド
レイン電極9の下層9a上に形成されたコンタクトホー
ル11を介してドレイン電極9と電気的に接続される。
Next, as shown in FIGS. 40-e and 41-e, an interlayer insulating film is applied, and a contact hole 11 is formed on the lower layer 9a made of an ITO film of the drain electrode 9 by photolithography. Thereafter, firing is performed to form the interlayer insulating layer 10. Finally, as shown in FIGS. 40F and 41F, ITO is formed as a transparent conductive film by a sputtering method, and then patterned by a dry etching method to form a pixel electrode 12. At this time, the pixel electrode 12 is electrically connected to the drain electrode 9 via the contact hole 11 formed on the lower layer 9a of the drain electrode 9.

【0006】[0006]

【発明が解決しようとする課題】画素電極が薄膜トラン
ジスタに信号を与えるゲート配線およびソース配線より
液晶側の上層に形成されるアレイ基板は、以上のような
工程により形成され、ソース配線7、ソース電極8およ
びドレイン電極9の下層7a、8a、9aと上層7b、
8b、9bのパターニングを各別に行うのは、ドレイン
電極9の下層9aと上層9bのパターニングを同時に行
い、画素電極12とのコンタクト部分に、比抵抗が小さ
い金属からなるドレイン電極9の上層9bが形成されて
いる場合、画素電極12を構成する透明導電膜の成膜時
に、上層9bが酸素雰囲気に晒され、その表面に絶縁性
を有する酸化膜が形成されてドレイン電極9と画素電極
12とのコンタクト抵抗が増大するので、画素電極12
とのコンタクト部分となるコンタクトホール11が形成
されるドレイン電極9上の領域には、上層9bを形成せ
ず、酸化膜が導電性を有する金属からなる下層9aのみ
を形成するためである。その結果、ソース配線7、ソー
ス電極8およびドレイン電極9のパターニング工程が二
回必要となり、製造工程が多くなり、生産性を低下させ
るという問題がある。
The array substrate in which the pixel electrode is formed above the liquid crystal side of the gate wiring and the source wiring for supplying a signal to the thin film transistor is formed by the above-described steps, and the source wiring 7 and the source electrode are formed. 8 and a lower layer 7a, 8a, 9a and an upper layer 7b of the drain electrode 9;
The patterning of each of 8b and 9b is performed separately because the lower layer 9a and the upper layer 9b of the drain electrode 9 are simultaneously patterned, and the upper layer 9b of the drain electrode 9 made of a metal having a low specific resistance is formed at the contact portion with the pixel electrode 12. When formed, the upper layer 9b is exposed to an oxygen atmosphere during the formation of the transparent conductive film constituting the pixel electrode 12, and an oxide film having an insulating property is formed on the surface thereof, so that the drain electrode 9 and the pixel electrode 12 are formed. Of the pixel electrode 12
This is because the upper layer 9b is not formed in the region on the drain electrode 9 where the contact hole 11 to be a contact portion with the substrate is formed, and only the lower layer 9a whose oxide film is made of a conductive metal is formed. As a result, the patterning step of the source wiring 7, the source electrode 8, and the drain electrode 9 is required twice, which increases the number of manufacturing steps and lowers productivity.

【0007】この発明は、上記のような問題を解決する
ためになされたもので、ドレイン電極と画素電極とのコ
ンタクト抵抗を増大させずに、ソース配線、ソース電極
およびドレイン電極を一回のパターニング工程で形成で
きる液晶表示装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and a source line, a source electrode and a drain electrode are patterned once without increasing the contact resistance between the drain electrode and the pixel electrode. It is an object to provide a liquid crystal display device that can be formed in a process.

【0008】[0008]

【課題を解決するための手段】この発明に係わる液晶表
示装置は、透明絶縁性基板と、制御電極および制御電極
配線と、半導体層と、制御電極および制御電極配線と半
導体層の間に形成された絶縁膜と、酸化膜が導電性を有
する金属により形成され、半導体層と共に半導体素子を
構成する第一の電極、第一の電極配線および第二の電極
と、第一の電極、第一の電極配線および第二の電極上に
形成された層間絶縁膜と、制御電極、制御電極配線およ
び上記第一の電極、第一の電極配線、第二の電極より上
層に形成され、層間絶縁膜に設けられたコンタクトホー
ルを介して第二の電極と電気的に接続された透明導電膜
よりなる画素電極を有する第一の基板と、第一の基板と
共に液晶材料を挟持する第二の基板を備えたものであ
る。
A liquid crystal display device according to the present invention is formed of a transparent insulating substrate, a control electrode and control electrode wiring, a semiconductor layer, and a control electrode and control electrode wiring and the semiconductor layer. Insulating film, the oxide film is formed of a metal having conductivity, the first electrode constituting the semiconductor element together with the semiconductor layer, the first electrode wiring and the second electrode, the first electrode, the first electrode The electrode wiring and the interlayer insulating film formed on the second electrode, and the control electrode, the control electrode wiring and the first electrode, the first electrode wiring, formed in a layer above the second electrode, the interlayer insulating film A first substrate having a pixel electrode made of a transparent conductive film electrically connected to the second electrode through a provided contact hole; and a second substrate sandwiching a liquid crystal material with the first substrate. It is a thing.

【0009】または、透明絶縁性基板と、制御電極およ
び制御電極配線と、半導体層と、制御電極および制御電
極配線と半導体層の間に形成された絶縁膜と、酸化膜が
導電性を有する金属により表面が形成され、半導体層と
共に半導体素子を構成する第一の電極、第一の電極配線
および第二の電極と、第一の電極、第一の電極配線およ
び第二の電極上に形成された層間絶縁膜と、制御電極、
制御電極配線および第一の電極、第一の電極配線、第二
の電極より上層に形成され、層間絶縁膜に設けられたコ
ンタクトホールを介して第二の電極と電気的に接続され
た透明導電膜よりなる画素電極を有する第一の基板と、
第一の基板と共に液晶材料を挟持する第二の基板を備え
たものである。また、第一の電極、第一の電極配線およ
び第二の電極を構成する酸化膜が導電性を有する金属
は、Ir、Nb、Os、Re、RhおよびRuのいずれ
かである。
Alternatively, a transparent insulating substrate, a control electrode and a control electrode wiring, a semiconductor layer, an insulating film formed between the control electrode and the control electrode wiring and the semiconductor layer, and a metal having an oxide film having conductivity. The surface is formed, the first electrode constituting the semiconductor element together with the semiconductor layer, the first electrode wiring and the second electrode, the first electrode, formed on the first electrode wiring and the second electrode The interlayer insulating film, the control electrode,
A transparent conductive layer formed above the control electrode wiring and the first electrode, the first electrode wiring, and the second electrode, and electrically connected to the second electrode through a contact hole provided in the interlayer insulating film. A first substrate having a pixel electrode made of a film,
It comprises a second substrate that holds a liquid crystal material together with the first substrate. The metal in which the oxide film forming the first electrode, the first electrode wiring, and the second electrode has conductivity is any of Ir, Nb, Os, Re, Rh, and Ru.

【0010】また、透明絶縁性基板と、制御電極および
制御電極配線と、半導体層と、制御電極および制御電極
配線と半導体層の間に形成された絶縁膜と、表面層が導
電性酸化膜である多層構造を有し、半導体層と共に半導
体素子を構成する第一の電極、第一の電極配線および第
二の電極と、上記第一の電極、第一の電極配線および第
二の電極上に形成された層間絶縁膜と、制御電極、制御
電極配線および第一の電極、第一の電極配線、第二の電
極より上層に形成され、層間絶縁膜に設けられたコンタ
クトホールを介して第二の電極と電気的に接続された透
明導電膜よりなる画素電極を有する第一の基板と、第一
の基板と共に液晶材料を挟持する第二の基板を備えたも
のである。また、第一の電極、第一の電極配線および第
二の電極を構成する導電性酸化膜は、IrO2 、Nb
O、OsO2 、ReO2 、ReO3 、RhO2 、RuO
2 、MoO2 、Ti4 7 、VO2 およびCrO2 のい
ずれかによる金属膜である。
Further, the transparent insulating substrate, the control electrode and the control electrode wiring, the semiconductor layer, the insulating film formed between the control electrode and the control electrode wiring and the semiconductor layer, and the surface layer are formed of a conductive oxide film. A first electrode having a multilayer structure, a semiconductor element together with a semiconductor layer, a first electrode wiring and a second electrode, and the first electrode, the first electrode wiring and the second electrode The formed interlayer insulating film, the control electrode, the control electrode wiring and the first electrode, the first electrode wiring, formed in a layer above the second electrode, the second through the contact hole provided in the interlayer insulating film A first substrate having a pixel electrode made of a transparent conductive film electrically connected to the first electrode, and a second substrate sandwiching a liquid crystal material with the first substrate. The conductive oxide film forming the first electrode, the first electrode wiring, and the second electrode is made of IrO 2 , Nb
O, OsO 2 , ReO 2 , ReO 3 , RhO 2 , RuO
2 , a metal film of any of MoO 2 , Ti 4 O 7 , VO 2 and CrO 2 .

【0011】また、透明絶縁性基板と、制御電極および
制御電極配線と、半導体層と、制御電極および制御電極
配線と半導体層の間に形成された絶縁膜と、表面層に透
明導電膜、表面層の下層に透明導電膜の還元金属膜を有
する多層膜構造を有し、半導体層と共に半導体素子を構
成する第一の電極、第一の電極配線および第二の電極
と、上記第一の電極、第一の電極配線および第二の電極
上に形成された層間絶縁膜と、制御電極、制御電極配線
および第一の電極、第一の電極配線、第二の電極より上
層に形成され、層間絶縁膜に設けられたコンタクトホー
ルを介して第二の電極と電気的に接続された透明導電膜
よりなる画素電極を有する第一の基板と、第一の基板と
共に液晶材料を挟持する第二の基板を備えたものであ
る。また、第一の電極、第一の電極配線および第二の電
極を構成する透明導電膜の還元金属膜とは、In、Sn
およびZnのいずれかによる金属膜である。
Also, a transparent insulating substrate, a control electrode and a control electrode wiring, a semiconductor layer, an insulating film formed between the control electrode and the control electrode wiring and the semiconductor layer, a transparent conductive film on a surface layer, A first electrode, a first electrode wiring and a second electrode, which have a multilayer structure having a reduced metal film of a transparent conductive film as a lower layer of the layer and constitute a semiconductor element together with a semiconductor layer, and the first electrode An interlayer insulating film formed on the first electrode wiring and the second electrode, and a control electrode, the control electrode wiring and the first electrode, the first electrode wiring, formed above the second electrode; A first substrate having a pixel electrode made of a transparent conductive film electrically connected to a second electrode through a contact hole provided in the insulating film; and a second substrate sandwiching a liquid crystal material with the first substrate. It has a substrate. Further, the reduced metal film of the transparent conductive film forming the first electrode, the first electrode wiring, and the second electrode is In, Sn
And a metal film made of Zn.

【0012】また、透明絶縁性基板と、制御電極および
制御電極配線と、半導体層と、制御電極および制御電極
配線と半導体層の間に形成された絶縁膜と、半導体層と
共に半導体素子を構成する第一の電極、第一の電極配線
および第二の電極と、第一の電極、第一の電極配線およ
び第二の電極上に形成された層間絶縁膜と、制御電極、
制御電極配線および第一の電極、第一の電極配線、第二
の電極より上層に形成され、かつ層間絶縁膜上に形成さ
れた透明導電膜からなる画素電極と、画素電極形成後に
層間絶縁膜に設けられ、内壁に導電膜が形成もしくは内
部に導電性樹脂が充填されたコンタクトホールを有する
第一の基板と、第一の基板と共に液晶材料を挟持する第
二の基板を備え、コンタクトホール内壁に形成された金
属膜もしくはコンタクトホールに充填された導電性樹脂
を介して第二の電極と画素電極を電気的に接続するもの
である。
Further, a semiconductor element is formed together with the transparent insulating substrate, the control electrode and the control electrode wiring, the semiconductor layer, the insulating film formed between the control electrode and the control electrode wiring and the semiconductor layer, and the semiconductor layer. A first electrode, a first electrode wiring and a second electrode, a first electrode, an interlayer insulating film formed on the first electrode wiring and the second electrode, a control electrode,
A control electrode wiring, a first electrode, a first electrode wiring, a pixel electrode formed of a transparent conductive film formed on a layer above the second electrode and formed on the interlayer insulating film, and an interlayer insulating film formed after the pixel electrode is formed. A first substrate having a contact hole in which a conductive film is formed or filled with a conductive resin on the inner wall, and a second substrate that sandwiches a liquid crystal material together with the first substrate. The second electrode and the pixel electrode are electrically connected via a metal film formed on the substrate or a conductive resin filled in a contact hole.

【0013】また、この発明に係わる液晶表示装置の製
造方法は、透明絶縁性基板上に制御電極および制御電極
配線を形成する工程と、制御電極および制御電極配線上
に絶縁膜を形成する工程と、制御電極上に絶縁膜を介し
て半導体層を形成する工程と、半導体層上に酸化膜が導
電性を有する金属を成膜し、エッチングして第一の電
極、第一の電極配線および第二の電極を形成する工程
と、第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を形成する工程と、第二の電極上の層間絶縁
膜に写真製版法を用いてコンタクトホールを形成する工
程と、層間絶縁膜上に透明導電膜を成膜し、エッチング
して層間絶縁膜に設けられたコンタクトホールを介して
第二の電極と電気的に接続された画素電極を形成する工
程を含むものである。
Further, a method of manufacturing a liquid crystal display device according to the present invention includes a step of forming a control electrode and a control electrode wiring on a transparent insulating substrate; and a step of forming an insulating film on the control electrode and the control electrode wiring. Forming a semiconductor layer on the control electrode via an insulating film, forming a metal having an oxide film on the semiconductor layer having conductivity, etching the first electrode, the first electrode wiring and Forming a second electrode, forming an interlayer insulating film on the first electrode, the first electrode wiring and the second electrode, and using photolithography for the interlayer insulating film on the second electrode. Forming a contact hole, and forming a transparent conductive film on the interlayer insulating film, and etching the pixel electrode to be electrically connected to the second electrode through the contact hole provided in the interlayer insulating film. Is formed.

【0014】または、透明絶縁性基板上に制御電極およ
び制御電極配線を形成する工程と、制御電極および制御
電極配線上に絶縁膜を形成する工程と、制御電極上に絶
縁膜を介して半導体層を形成する工程と、半導体層上に
表面層として酸化膜が導電性を有する金属膜を有する多
層膜を成膜し、多層膜を同時にエッチングして第一の電
極、第一の電極配線および第二の電極を形成する工程
と、第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を形成する工程と、層間絶縁膜に写真製版法
を用いてコンタクトホールを形成する工程と、層間絶縁
膜上に透明導電膜を成膜し、エッチングして層間絶縁膜
に設けられたコンタクトホールを介して第二の電極と電
気的に接続された画素電極を形成する工程を含むもので
ある。
Alternatively, a step of forming a control electrode and a control electrode wiring on a transparent insulating substrate, a step of forming an insulating film on the control electrode and the control electrode wiring, and a step of forming a semiconductor layer on the control electrode via the insulating film Forming a multilayer film having a conductive metal film as an oxide film as a surface layer on the semiconductor layer, simultaneously etching the multilayer film, the first electrode, the first electrode wiring and the Forming a second electrode, forming an interlayer insulating film on the first electrode, the first electrode wiring and the second electrode, and forming a contact hole in the interlayer insulating film using photolithography. Forming a pixel electrode electrically connected to the second electrode through a contact hole provided in the interlayer insulating film by forming a transparent conductive film on the interlayer insulating film and etching the film. It is a thing.

【0015】または、透明絶縁性基板上に制御電極およ
び制御電極配線を形成する工程と、制御電極および制御
電極配線上に絶縁膜を形成する工程と、制御電極上に絶
縁膜を介して半導体層を形成する工程と、半導体層上に
金属膜を成膜し、同時にエッチングして第一の電極、第
一の電極配線および第二の電極を形成する工程と、第一
の電極、第一の電極配線および第二の電極上に層間絶縁
膜を形成する工程と、層間絶縁膜上に透明導電膜を成膜
し、エッチングして画素電極を形成する工程と、第二の
電極上の層間絶縁膜および透明導電膜にコンタクトホー
ルを形成する工程と、コンタクトホール内壁に金属膜を
形成、もしくはコンタクトホール内に導電性樹脂を充填
して、第二の電極と画素電極を電気的に接続する工程を
含むものである。
Alternatively, a step of forming a control electrode and a control electrode wiring on a transparent insulating substrate, a step of forming an insulating film on the control electrode and the control electrode wiring, and a step of forming a semiconductor layer on the control electrode via the insulating film Forming a metal film on the semiconductor layer, and simultaneously etching to form a first electrode, a first electrode wiring and a second electrode, the first electrode, the first electrode A step of forming an interlayer insulating film on the electrode wiring and the second electrode, a step of forming a transparent conductive film on the interlayer insulating film and forming a pixel electrode by etching, and a step of forming an interlayer insulating film on the second electrode Forming a contact hole in the film and the transparent conductive film, and forming a metal film on the inner wall of the contact hole or filling a conductive resin in the contact hole to electrically connect the second electrode and the pixel electrode Is included.

【0016】また、第一の電極は、第一の電極、第一の
電極配線および第二の電極を構成する金属膜により形成
される端子部を有するものである。または、第一の電極
は、画素電極を構成する透明導電膜により形成される端
子部を有し、上記の第二の電極と画素電極との接続方法
と同様の方法により第一の電極配線と透明導電膜を電気
的に接続するものである。
Further, the first electrode has a terminal portion formed by a metal film constituting the first electrode, the first electrode wiring, and the second electrode. Alternatively, the first electrode has a terminal portion formed of a transparent conductive film forming a pixel electrode, and the first electrode wiring is formed by a method similar to the above-described method for connecting the second electrode and the pixel electrode. The transparent conductive film is electrically connected.

【0017】また、制御電極は、上記の第一の電極およ
び第二の電極と同じ構成を有する膜により形成される端
子部を有するものである。または、制御電極は、画素電
極を構成する透明導電膜により形成される端子部を有
し、上記の第二の電極と画素電極との接続方法と同様の
方法により上記の第一の電極および第二の電極と同じ構
成を有する制御電極配線と透明導電膜を電気的に接続す
るものである。または、制御電極は、画素電極を構成す
る透明導電膜により形成される端子部を有し、制御電極
配線上に第一の電極配線を構成する金属膜を形成すると
共に、上記の第二の電極と画素電極との接続方法と同様
の方法により第一の電極配線を構成する金属膜を介して
制御電極配線と透明導電膜を電気的に接続するものであ
る。
The control electrode has a terminal portion formed of a film having the same configuration as the first electrode and the second electrode. Alternatively, the control electrode has a terminal portion formed of a transparent conductive film forming a pixel electrode, and the first electrode and the second electrode are connected in the same manner as the method for connecting the second electrode and the pixel electrode. The control electrode wiring having the same configuration as the two electrodes is electrically connected to the transparent conductive film. Alternatively, the control electrode has a terminal portion formed of a transparent conductive film forming a pixel electrode, forming a metal film forming a first electrode wiring on the control electrode wiring, and forming the second electrode on the control electrode wiring. In this case, the control electrode wiring and the transparent conductive film are electrically connected via the metal film forming the first electrode wiring by the same method as the method for connecting the pixel electrode to the control electrode wiring.

【0018】[0018]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.以下、この発明の一実施の形態である液
晶表示装置を図について説明する。図1および図2は本
発明の実施の形態1によるスイッチング素子として薄膜
トランジスタ(TFT)を搭載した液晶表示装置のアレ
イ基板の製造工程を示す平面図および断面図である。図
において、1は透明絶縁性基板、2は透明絶縁性基板1
上に形成されたゲート電極(制御電極)3を有するゲー
ト配線(制御電極配線)、4はゲート配線2およびゲー
ト電極3上に形成されたゲート絶縁膜、5はゲート絶縁
膜4を介してゲート電極3上に形成されたi層a−Si
からなる半導体層、6は半導体層5上に形成されたn層
a−Siからなるコンタクト層、7はソース配線、8、
9はコンタクト層6上に形成されたソース電極(第一の
電極)およびドレイン電極(第二の電極)、10はソー
ス電極8およびドレイン電極9上に形成された層間絶縁
膜、11はドレイン電極9上の層間絶縁膜に形成された
コンタクトホール、12は画素電極である。
Embodiment 1 FIG. Hereinafter, a liquid crystal display device according to an embodiment of the present invention will be described with reference to the drawings. 1 and 2 are a plan view and a cross-sectional view showing a process for manufacturing an array substrate of a liquid crystal display device equipped with a thin film transistor (TFT) as a switching element according to the first embodiment of the present invention. In the figure, 1 is a transparent insulating substrate, 2 is a transparent insulating substrate 1
A gate wiring (control electrode wiring) having a gate electrode (control electrode) 3 formed thereon is denoted by 4, a gate insulating film formed on the gate wiring 2 and the gate electrode 3, and 5 is a gate via the gate insulating film 4. I-layer a-Si formed on electrode 3
A contact layer 6 made of an n-layer a-Si formed on the semiconductor layer 5; a source line 8;
9 is a source electrode (first electrode) and a drain electrode (second electrode) formed on the contact layer 6, 10 is an interlayer insulating film formed on the source electrode 8 and the drain electrode 9, and 11 is a drain electrode A contact hole formed in the interlayer insulating film on 9 and 12 is a pixel electrode.

【0019】次に、本実施の形態による液晶表示装置の
アレイ基板の製造方法について説明する。まず、図1−
aおよび図2−aに示すように、透明絶縁性基板1上に
スパッタ法によりAl合金を成膜した後、燐酸、硝酸お
よび酢酸系エッチング液を用いてパターニングし、ゲー
ト配線2およびゲート電極3を形成する。次に、図1−
bおよび図2−bに示すように、CVD法によりゲート
絶縁膜4となるSiN、i層a−Si、n層a−Siを
連続して成膜した後、ドライエッチング法を用いてi層
a−Siおよびn層a−Siをパターニングし、ゲート
電極3の上方の位置に半導体層(i層a−Si)5およ
びコンタクト層(n層a−Si)6を形成する。
Next, a method of manufacturing the array substrate of the liquid crystal display according to the present embodiment will be described. First, FIG.
As shown in FIG. 2A and FIG. 2A, an Al alloy is formed on the transparent insulating substrate 1 by a sputtering method, and then patterned using a phosphoric acid, nitric acid, and acetic acid-based etchant to form a gate wiring 2 and a gate electrode 3. To form Next, FIG.
As shown in FIG. 2B and FIG. 2B, after successively forming SiN, i-layer a-Si, and n-layer a-Si to be the gate insulating film 4 by the CVD method, the i-layer is formed by dry etching. The a-Si and the n-layer a-Si are patterned to form a semiconductor layer (i-layer a-Si) 5 and a contact layer (n-layer a-Si) 6 above the gate electrode 3.

【0020】次に、図1−cおよび図2−cに示すよう
に、スパッタ法によりIrを成膜した後、ドライエッチ
ング法を用いてパターニングし、ソース配線7およびコ
ンタクト層6上にソース電極8とドレイン電極9を形成
する。同時に、ソース電極8およびドレイン電極9に覆
われていない部分のn層a−Siをエッチングする。次
に、図1−dおよび図2−dに示すように、感光性を有
する樹脂を塗布し、写真製版法を用いてドレイン電極9
上にコンタクトホール11を形成後、焼成して層間絶縁
膜10を形成する。図7−aに上記工程による層間絶縁
膜10にコンタクトホール11形成のフロー図を示す。
最後に、図1−fおよび図2−fに示すように、透明導
電膜としてITOをスパッタ法により成膜した後、ドラ
イエッチング法を用いてパターニングし、画素電極12
を形成する。このとき、画素電極12は、ドレイン電極
9上に形成されたコンタクトホール11を介して、ドレ
イン電極9と電気的に接続される。以上の工程により、
液晶表示装置のアレイ基板を形成する。
Next, as shown in FIG. 1C and FIG. 2C, after forming an Ir film by a sputtering method, it is patterned by a dry etching method, and a source electrode is formed on the source wiring 7 and the contact layer 6. 8 and a drain electrode 9 are formed. At the same time, the portion of the n-layer a-Si not covered with the source electrode 8 and the drain electrode 9 is etched. Next, as shown in FIGS. 1D and 2D, a photosensitive resin is applied, and the drain electrode 9 is formed using a photoengraving method.
After forming the contact hole 11 thereon, it is baked to form the interlayer insulating film 10. FIG. 7A shows a flow chart of forming the contact hole 11 in the interlayer insulating film 10 by the above-described process.
Finally, as shown in FIGS. 1F and 2F, ITO is formed as a transparent conductive film by a sputtering method, and then patterned by a dry etching method to form a pixel electrode 12.
To form At this time, the pixel electrode 12 is electrically connected to the drain electrode 9 via the contact hole 11 formed on the drain electrode 9. Through the above steps,
An array substrate of a liquid crystal display device is formed.

【0021】なお、ゲート配線2およびゲート電極3を
構成する材料は、Cr、Mo、TaおよびCuのいずれ
かでもよい。また、ソース配線7およびソース電極8、
ドレイン電極9を構成する材料は、Nb、Os、Re、
Re、Rh、およびRuのいずれかでもよい。また、ゲ
ート絶縁膜4を構成する材料は、SiO2 、Al
2 3 、Ta2 5等の酸化膜でもよい。また、コンタ
クトホール11を有する層間絶縁膜10は、感光性を有
しない樹脂を用いて、ドライエッチング法でコンタクト
ホール11を形成してもよい。図7−bに上記工程によ
る層間絶縁膜10にコンタクトホール11形成のフロー
図を示す。
The material constituting the gate wiring 2 and the gate electrode 3 may be any of Cr, Mo, Ta and Cu. Further, the source wiring 7 and the source electrode 8,
The material constituting the drain electrode 9 is Nb, Os, Re,
Any of Re, Rh, and Ru may be used. The material constituting the gate insulating film 4 is SiO 2 , Al
An oxide film such as 2 O 3 or Ta 2 O 5 may be used. Alternatively, the interlayer insulating film 10 having the contact holes 11 may be formed by dry etching using a non-photosensitive resin. FIG. 7B shows a flow chart of forming the contact hole 11 in the interlayer insulating film 10 by the above process.

【0022】また、層間絶縁膜10を構成する感光性を
有する樹脂を塗布する前に、図3−aおよび図4−aに
示すように、CVD法によりSiNを成膜した後、ドラ
イエッチング法を用いてパターニングし、ドレイン電極
9上にコンタクトホール14を有する絶縁膜13を形成
し、次に、図3−bおよび4−bに示すように、感光性
を有する樹脂を塗布し、写真製版法を用いてドレイン電
極9上のコンタクトホール14と同じ位置にコンタクト
ホール11を形成後、焼成して層間絶縁膜10を形成し
てもよい。図8−aに上記工程によるドレイン電極9と
層間絶縁膜10の間に絶縁膜13を形成した場合のコン
タクトホール11および14形成のフロー図を示す。
Before applying the photosensitive resin constituting the interlayer insulating film 10, a SiN film is formed by a CVD method as shown in FIGS. To form an insulating film 13 having a contact hole 14 on the drain electrode 9, and then apply a photosensitive resin as shown in FIGS. The interlayer insulating film 10 may be formed by forming the contact hole 11 at the same position as the contact hole 14 on the drain electrode 9 by using the method, and then firing the contact hole 11. FIG. 8A shows a flow chart of forming the contact holes 11 and 14 when the insulating film 13 is formed between the drain electrode 9 and the interlayer insulating film 10 by the above-described process.

【0023】または、層間絶縁膜11を構成する感光性
を有する樹脂を塗布する前に、図5−aおよび図6−a
に示すように、CVD法によりSiNを成膜して絶縁膜
13を形成し、次に、図5−bおよび6−bに示すよう
に、感光性を有する樹脂を塗布し、写真製版法を用いて
ドレイン電極9の上方にコンタクトホール11を形成
後、焼成して層間絶縁膜10を形成した後、層間絶縁膜
10をマスクとして、ドライエッチング法を用いて絶縁
膜13にコンタクトホール14を形成してもよい。図8
−bに上記工程によるドレイン電極9と層間絶縁膜10
の間に絶縁膜13を形成した場合のコンタクトホール1
1および14形成のフロー図を示す。
Alternatively, before applying the photosensitive resin constituting the interlayer insulating film 11, FIGS.
As shown in FIG. 5, an insulating film 13 is formed by forming a SiN film by the CVD method, and then, as shown in FIGS. After forming a contact hole 11 above the drain electrode 9 by using the method, baking to form an interlayer insulating film 10, and then using the interlayer insulating film 10 as a mask, forming a contact hole 14 in the insulating film 13 by dry etching. May be. FIG.
-B shows the drain electrode 9 and the interlayer insulating film 10 by the above process.
Contact hole 1 when insulating film 13 is formed between
1 shows a flow diagram of the formation of 1 and 14.

【0024】この発明によれば、ドレイン電極9を酸化
膜が導電性を有する金属で形成することにより、画素電
極12を構成する透明導電膜(ITO)の成膜時に、ド
レイン電極9が酸素雰囲気に晒されてその表面に酸化膜
が形成されても、ドレイン電極9と画素電極12とのコ
ンタクト抵抗を増大させないため、ドレイン電極9上に
画素電極12とのコンタクト部分となる異なる層構成を
有する領域を設けなくてもよく、ソース配線7、ソース
電極8およびドレイン電極9を一回のパターニング工程
で形成することができる。さらに、ドレイン電極9上
に、画素電極12とのコンタクト部分となる異なる層構
成を有する領域を確保しなくてもよいため、コンタクト
部分を含むドレイン電極9の面積を縮小できる。また、
ソース電極およびドレイン電極の下層にITO膜を用い
ないため、ITO膜に対するエッチング液によるゲート
配線への悪影響を防止することができる。
According to the present invention, by forming the drain electrode 9 from a metal having an oxide film having conductivity, the drain electrode 9 is formed in an oxygen atmosphere when the transparent conductive film (ITO) forming the pixel electrode 12 is formed. Even if an oxide film is formed on the surface by exposure to water, the contact resistance between the drain electrode 9 and the pixel electrode 12 is not increased. A region may not be provided, and the source wiring 7, the source electrode 8, and the drain electrode 9 can be formed in one patterning step. Further, since it is not necessary to secure a region having a different layer structure as a contact portion with the pixel electrode 12 on the drain electrode 9, the area of the drain electrode 9 including the contact portion can be reduced. Also,
Since an ITO film is not used as a lower layer of the source electrode and the drain electrode, it is possible to prevent an adverse effect on the gate wiring due to an etchant for the ITO film.

【0025】実施の形態2.実施の形態1では、ソース
配線7、ソース電極8およびドレイン電極9を単層膜に
より構成したが、図9および図10に示すように、ソー
ス配線7、ソース電極8およびドレイン電極9を、最下
層膜としてCr、Mo、W等の高融点金属膜、中間層膜
としてAl、TaおよびCuのいずれかによる金属膜、
最上層膜としてIr、Nb、Os、Re、RhおよびR
uのいずれかによる金属膜からなる三層膜構造として
も、実施の形態1と同様の効果が得られる。なお、その
他の構成は実施の形態1と同様であるので説明を省略す
る。
Embodiment 2 In the first embodiment, the source wiring 7, the source electrode 8, and the drain electrode 9 are formed of a single layer film. However, as shown in FIGS. 9 and 10, the source wiring 7, the source electrode 8, and the drain electrode 9 are A high-melting point metal film of Cr, Mo, W or the like as a lower layer film, a metal film of any of Al, Ta and Cu as an intermediate layer film,
Ir, Nb, Os, Re, Rh and R as the uppermost film
The same effect as that of the first embodiment can be obtained even with a three-layer film structure made of a metal film made of any one of u. The other configuration is the same as that of the first embodiment, and the description is omitted.

【0026】図9および図10に、実施の形態2による
液晶表示装置のアレイ基板の製造工程を示す。実施の形
態1と同様の方法により、透明絶縁性基板1上にゲート
電極3を有するゲート配線2、ゲート絶縁膜4、半導体
層5およびコンタクト層6を形成する。次に、図9−a
および図10−aに示すように、最下層膜としてCr、
Mo、W等の高融点金属膜、中間層膜としてAl、Ta
およびCuのいずれかによる金属膜、最上層膜としてI
r、Nb、Os、Re、RhおよびRuのいずれかによ
る金属膜を連続して成膜した後、ドライエッチング法を
用いて三層膜を同時にパターニングし、ソース配線7お
よびコンタクト層6上にソース電極8とドレイン電極9
を形成する。同時に、ソース電極8およびドレイン電極
9に覆われていない部分のn層a−Siをエッチングす
る。次に、図9−bおよび図10−bに示すように、樹
脂を塗布し、写真製版法を用いてドレイン電極9上にコ
ンタクトホール11を形成後、焼成して層間絶縁膜10
を形成する。最後に、図9−cおよび図10−cに示す
ように、透明導電膜としてITOをスパッタ法により成
膜した後、ドライエッチング法を用いてパターニング
し、画素電極12を形成する。このとき、画素電極12
は、ドレイン電極9上に形成されたコンタクトホール1
1を介してドレイン電極9と電気的に接続される。以上
の工程により、液晶表示装置のアレイ基板を形成する。
FIGS. 9 and 10 show a process of manufacturing an array substrate of a liquid crystal display according to the second embodiment. A gate wiring 2 having a gate electrode 3, a gate insulating film 4, a semiconductor layer 5, and a contact layer 6 are formed on a transparent insulating substrate 1 by the same method as in the first embodiment. Next, FIG.
And as shown in FIG. 10-a, Cr as the lowermost film,
High melting point metal film of Mo, W, etc., Al, Ta as intermediate layer film
Metal film made of any one of Cu and Cu, and I
After continuously forming a metal film of any one of r, Nb, Os, Re, Rh and Ru, a three-layer film is simultaneously patterned by using a dry etching method, and a source film is formed on the source wiring 7 and the contact layer 6. Electrode 8 and drain electrode 9
To form At the same time, the portion of the n-layer a-Si not covered with the source electrode 8 and the drain electrode 9 is etched. Next, as shown in FIGS. 9B and 10B, a resin is applied, a contact hole 11 is formed on the drain electrode 9 by using a photoengraving method, and then fired.
To form Finally, as shown in FIGS. 9C and 10C, ITO is formed as a transparent conductive film by a sputtering method, and then patterned by a dry etching method to form a pixel electrode 12. At this time, the pixel electrode 12
Is the contact hole 1 formed on the drain electrode 9
1 and electrically connected to the drain electrode 9. Through the above steps, an array substrate of the liquid crystal display device is formed.

【0027】実施の形態3.実施の形態1では、ソース
配線7、ソース電極8およびドレイン電極9を単層膜に
より構成したが、図11および図12に示すように、ソ
ース配線7、ソース電極8およびドレイン電極9を、最
下層膜としてCr、Mo、W等の高融点金属膜、第一中
間層膜としてAl、TaおよびCuのいずれかによる金
属膜、第二中間層膜としてIr、Nb、Os、Re、R
hおよびRuのいずれかによる金属膜、最上層膜として
IrO2 、NbO、OsO2 、ReO2 、ReO3 、R
hO2、RuO2 、MoO2 、Ti4 7 、VO2 およ
びCrO2 のいずれかによる金属酸化膜からなる四層膜
構造としても、実施の形態1と同様の効果が得られる。
なお、その他の構成は実施の形態1と同様であるので説
明を省略する。
Embodiment 3 In the first embodiment, the source wiring 7, the source electrode 8, and the drain electrode 9 are formed of a single-layer film. However, as shown in FIGS. 11 and 12, the source wiring 7, the source electrode 8, and the drain electrode 9 are A high melting point metal film such as Cr, Mo, W or the like as a lower layer film, a metal film made of any of Al, Ta and Cu as a first intermediate layer film, and Ir, Nb, Os, Re, R as a second intermediate layer film
h or Ru, and a metal film of IrO 2 , NbO, OsO 2 , ReO 2 , ReO 3 , R
The same effect as that of the first embodiment can be obtained even with a four-layer film structure made of a metal oxide film made of any one of hO 2 , RuO 2 , MoO 2 , Ti 4 O 7 , VO 2 and CrO 2 .
The other configuration is the same as that of the first embodiment, and the description is omitted.

【0028】図11および図12に、実施の形態3によ
る液晶表示装置のアレイ基板の製造工程を示す。実施の
形態1と同様の方法により、透明絶縁性基板1上にゲー
ト電極3を有するゲート配線2、ゲート絶縁膜4、半導
体層5およびコンタクト層6を形成する。次に、図11
−aおよび図12−aに示すように、最下層膜としてC
r、Mo、W等の高融点金属膜、第一中間層膜としてA
l、TaおよびCuのいずれかによる金属膜、第二中間
層膜としてIr、Nb、Os、Re、RhおよびRuの
いずれかによる金属膜、最上層膜としてIrO2 、Nb
O、OsO2 、ReO2 、ReO3 、RhO2 、RuO
2 、MoO2 、Ti4 7 、VO2 およびCrO2のい
ずれかによる金属酸化膜を連続して成膜した後、ドライ
エッチング法を用いて四層膜を同時にパターニングし、
ソース配線7およびコンタクト層6上にソース電極8と
ドレイン電極9を形成する。同時に、ソース電極8およ
びドレイン電極9に覆われていない部分のn層a−Si
をエッチングする。次に、図11−bおよび図12−b
に示すように、樹脂を塗布し、写真製版法を用いてドレ
イン電極9上にコンタクトホール11を形成後、焼成し
て層間絶縁膜10を形成する。最後に、図11−cおよ
び図12−cに示すように、透明導電膜としてITOを
スパッタ法により成膜した後、ドライエッチング法を用
いてパターニングし、画素電極12を形成する。このと
き、画素電極12は、ドレイン電極9上に形成されたコ
ンタクトホール11を介してドレイン電極と電気的に接
続される。以上の工程により、液晶表示装置のアレイ基
板を形成する。
FIGS. 11 and 12 show a process of manufacturing an array substrate of a liquid crystal display according to the third embodiment. A gate wiring 2 having a gate electrode 3, a gate insulating film 4, a semiconductor layer 5, and a contact layer 6 are formed on a transparent insulating substrate 1 by the same method as in the first embodiment. Next, FIG.
-A and FIG. 12-a, as the lowermost film, C
r, Mo, W, etc. high melting point metal film, A as first intermediate layer film
1, a metal film of any of Ta and Cu, a metal film of any of Ir, Nb, Os, Re, Rh and Ru as the second intermediate film, and IrO 2 , Nb as the uppermost film
O, OsO 2 , ReO 2 , ReO 3 , RhO 2 , RuO
2 , MoO 2 , Ti 4 O 7 , after continuously forming a metal oxide film of any of VO 2 and CrO 2 , the four-layer film is simultaneously patterned using a dry etching method,
A source electrode 8 and a drain electrode 9 are formed on the source wiring 7 and the contact layer 6. At the same time, the portion of the n-layer a-Si not covered with the source electrode 8 and the drain electrode 9
Is etched. Next, FIG. 11-b and FIG. 12-b
As shown in FIG. 5, a resin is applied, a contact hole 11 is formed on the drain electrode 9 by using a photoengraving method, and then baked to form an interlayer insulating film 10. Finally, as shown in FIGS. 11C and 12C, ITO is formed as a transparent conductive film by a sputtering method, and then patterned by a dry etching method to form a pixel electrode 12. At this time, the pixel electrode 12 is electrically connected to the drain electrode via the contact hole 11 formed on the drain electrode 9. Through the above steps, an array substrate of the liquid crystal display device is formed.

【0029】実施の形態4.実施の形態1では、ソース
配線7、ソース電極8およびドレイン電極9を単層膜に
より構成したが、図13に示すように、ソース配線7、
ソース電極8およびドレイン電極9を、最下層膜として
Cr、Mo、W等の高融点金属膜、中間層膜としてA
l、TaおよびCuのいずれかによる金属膜、最上層膜
としてIr、Nb、Os、Re、RhおよびRuのいず
れかによる金属膜を成膜後、酸化処理を施し、表面層が
最上層膜を構成する金属の酸化膜からなる四層膜構造と
しても、実施の形態1と同様の効果が得られる。なお、
その他の構成は実施の形態1と同様であるので説明を省
略する。
Embodiment 4 In the first embodiment, the source wiring 7, the source electrode 8, and the drain electrode 9 are formed of a single-layer film. However, as shown in FIG.
The source electrode 8 and the drain electrode 9 are made of a refractory metal film of Cr, Mo, W or the like as the lowermost film, and A as the intermediate film.
After forming a metal film of any of l, Ta, and Cu, and a metal film of any of Ir, Nb, Os, Re, Rh, and Ru as the uppermost film, an oxidation process is performed, and the surface layer becomes the uppermost film. The same effect as in the first embodiment can be obtained also in the case of a four-layer film structure made of a constituent metal oxide film. In addition,
The other configuration is the same as that of the first embodiment, and the description is omitted.

【0030】図13に、実施の形態4による液晶表示装
置のアレイ基板の製造工程を示す。実施の形態1と同様
の方法により、透明絶縁性基板1上にゲート電極3を有
するゲート配線2、ゲート絶縁膜4、半導体層5および
コンタクト層6を形成する。次に、図13−aに示すよ
うに、最下層膜としてCr、Mo、W等の高融点金属
膜、中間層膜としてAl、TaおよびCuのいずれかに
よる金属膜、最上層膜としてIr、Nb、Os、Re、
RhおよびRuのいずれかによる金属膜を連続して成膜
し、三層膜15を形成する。次に、図13−bに示すよ
うに、三層膜15を形成した基板を、例えば酸素雰囲気
中で加熱して、最上層膜を構成する金属の表面層に酸化
処理を施す。次に、図13−cに示すように、ドライエ
ッチング法を用いて、三層膜15および酸化処理により
形成された最上層膜を構成する金属の酸化膜を同時にパ
ターニングし、ソース配線7およびコンタクト層6上に
ソース電極8とドレイン電極9を形成する。同時に、ソ
ース電極8およびドレイン電極9に覆われていない部分
のn層a−Siをエッチングする。その後、実施の形態
1と同様の方法により、コンタクトホール11を有する
層間絶縁膜10、および画素電極12を形成し、液晶表
示装置のアレイ基板を形成する。
FIG. 13 shows a process of manufacturing the array substrate of the liquid crystal display according to the fourth embodiment. A gate wiring 2 having a gate electrode 3, a gate insulating film 4, a semiconductor layer 5, and a contact layer 6 are formed on a transparent insulating substrate 1 by the same method as in the first embodiment. Next, as shown in FIG. 13-a, a refractory metal film such as Cr, Mo, W or the like as the lowermost film, a metal film of any of Al, Ta and Cu as the intermediate film, and Ir as the uppermost film. Nb, Os, Re,
A three-layer film 15 is formed by continuously forming a metal film of either Rh or Ru. Next, as shown in FIG. 13B, the substrate on which the three-layer film 15 is formed is heated, for example, in an oxygen atmosphere to oxidize the surface layer of the metal constituting the uppermost film. Next, as shown in FIG. 13C, the three-layer film 15 and the metal oxide film constituting the uppermost film formed by the oxidation treatment are simultaneously patterned by dry etching to form the source wiring 7 and the contact. A source electrode 8 and a drain electrode 9 are formed on the layer 6. At the same time, the portion of the n-layer a-Si not covered with the source electrode 8 and the drain electrode 9 is etched. Thereafter, an interlayer insulating film 10 having a contact hole 11 and a pixel electrode 12 are formed by the same method as in Embodiment 1, and an array substrate of a liquid crystal display device is formed.

【0031】また、図14に、実施の形態4による液晶
表示装置のアレイ基板の他の製造工程を示す。実施の形
態1と同様の方法により、透明絶縁性基板1上にゲート
電極3を有するゲート配線2、ゲート絶縁膜4、半導体
層5およびコンタクト層6を形成する。次に、図14−
aに示すように、最下層膜としてCr、Mo、W等の高
融点金属膜、中間層膜としてAl、TaおよびCuのい
ずれかによる金属膜、最上層膜としてIr、Nb、O
s、Re、RhおよびRuのいずれかによる金属膜を連
続して成膜し、三層膜15を形成する。次に、図14−
bに示すように、ドライエッチング法を用いて三層膜1
5を同時にパターニングし、ソース配線7およびコンタ
クト層6上にソース電極8とドレイン電極9を形成す
る。同時に、ソース電極8およびドレイン電極9に覆わ
れていない部分のn層a−Siをエッチングする。次
に、図14−cに示すように三層膜15を形成した基板
を、例えば酸素雰囲気中で加熱して、最上層膜を構成す
る金属の表面層に酸化処理を施す。その後、実施の形態
1と同様の方法により、コンタクトホール11を有する
層間絶縁膜10、および画素電極12を形成して、液晶
表示装置のアレイ基板を形成してもよい。なお、最上層
膜を構成する金属の酸化処理は、酸素プラズマ雰囲気で
行ってもよい。
FIG. 14 shows another manufacturing process of the array substrate of the liquid crystal display device according to the fourth embodiment. A gate wiring 2 having a gate electrode 3, a gate insulating film 4, a semiconductor layer 5, and a contact layer 6 are formed on a transparent insulating substrate 1 by the same method as in the first embodiment. Next, FIG.
As shown in FIG. 3A, a refractory metal film of Cr, Mo, W or the like as the lowermost film, a metal film of any of Al, Ta and Cu as the intermediate film, and Ir, Nb, O as the uppermost film.
A metal film of any one of s, Re, Rh and Ru is continuously formed to form a three-layer film 15. Next, FIG.
As shown in FIG. 2B, the three-layer film 1
5 are simultaneously patterned to form a source electrode 8 and a drain electrode 9 on the source wiring 7 and the contact layer 6. At the same time, the portion of the n-layer a-Si not covered with the source electrode 8 and the drain electrode 9 is etched. Next, as shown in FIG. 14C, the substrate on which the three-layer film 15 has been formed is heated in, for example, an oxygen atmosphere to oxidize the surface layer of the metal constituting the uppermost film. Thereafter, an interlayer insulating film 10 having a contact hole 11 and a pixel electrode 12 may be formed by the same method as in Embodiment 1 to form an array substrate of a liquid crystal display device. The oxidation of the metal constituting the uppermost film may be performed in an oxygen plasma atmosphere.

【0032】実施の形態5.実施の形態1では、ソース
配線7、ソース電極8およびドレイン電極9を単層膜に
より構成したが、図15および16に示すように、ソー
ス配線7、ソース電極8およびドレイン電極9を、最下
層膜としてCr、Mo、W等の高融点金属膜、第一中間
層膜としてAl、TaおよびCuのいずれかによる金属
膜、第二中間層膜としてIn、SnおよびZnのいずれ
かによる金属膜、最上層膜としてITO、InO、Sn
OおよびZnOのいずれかによる金属酸化膜からなる四
層膜構造としても、実施の形態1と同様の効果が得られ
ると共に、ドレイン電極9の最上層膜として画素電極1
2と同種金属を用いるため、ドレイン電極9と画素電極
12のコンタクト抵抗を一層小さくできる。なお、その
他の構成は実施の形態1と同様であるので説明を省略す
る。
Embodiment 5 In the first embodiment, the source wiring 7, the source electrode 8, and the drain electrode 9 are formed of a single-layer film. However, as shown in FIGS. 15 and 16, the source wiring 7, the source electrode 8, and the drain electrode 9 are A film of a high melting point metal such as Cr, Mo, W or the like as a film, a metal film of any of Al, Ta and Cu as a first intermediate film, and a metal film of any of In, Sn and Zn as a second intermediate film; ITO, InO, Sn as the top layer film
The same effect as in the first embodiment can be obtained with a four-layer film structure made of a metal oxide film of either O or ZnO, and the pixel electrode 1 is formed as the uppermost film of the drain electrode 9.
2, the contact resistance between the drain electrode 9 and the pixel electrode 12 can be further reduced. The other configuration is the same as that of the first embodiment, and the description is omitted.

【0033】図15および図16に、実施の形態5によ
る液晶表示装置のアレイ基板の製造工程を示す。実施の
形態1と同様の方法により、透明絶縁性基板1上にゲー
ト電極3を有するゲート配線2、ゲート絶縁膜4、半導
体層5およびコンタクト層6を形成する。次に、図16
−aに示すように、最下層膜としてCr、Mo、W等の
高融点金属膜、第一中間層膜としてAl、TaおよびC
uのいずれかによる金属膜、第二中間層膜としてIn、
SnおよびZnのいずれかによる金属膜、最上層膜とし
てITO、InO、SnOおよびZnOのいずれかによ
る金属酸化膜を連続して成膜し、四層膜16を形成す
る。次に、図15−bおよび図16−bに示すように、
ドライエッチング法を用いて四層膜16を同時にパター
ニングし、ソース配線7およびコンタクト層6上にソー
ス電極8とドレイン電極9を形成する。同時に、ソース
電極8およびドレイン電極9に覆われていない部分のn
層a−Siをエッチングする。次に、図15−cおよび
図16−cに示すように、樹脂を塗布し、写真製版法を
用いてドレイン電極9上にコンタクトホール11を形成
後、焼成して層間絶縁膜10を形成する。最後に、図1
5−dおよび図16−dに示すように、透明導電膜とし
てITOをスパッタ法により成膜した後、ドライエッチ
ング法を用いてパターニングし、画素電極12を形成す
る。このとき、画素電極12は、ドレイン電極9上に形
成されたコンタクトホール11を介して電気的に接続さ
れる。以上の工程により、液晶表示装置のアレイ基板を
形成する。
FIGS. 15 and 16 show a process of manufacturing an array substrate of a liquid crystal display according to the fifth embodiment. A gate wiring 2 having a gate electrode 3, a gate insulating film 4, a semiconductor layer 5, and a contact layer 6 are formed on a transparent insulating substrate 1 by the same method as in the first embodiment. Next, FIG.
As shown in -a, a refractory metal film of Cr, Mo, W, etc. as the lowermost film, and Al, Ta and C as the first intermediate film.
u as a metal film, In as a second intermediate layer film,
A four-layer film 16 is formed by continuously forming a metal film of any of Sn and Zn and a metal oxide film of any of ITO, InO, SnO and ZnO as an uppermost film. Next, as shown in FIGS. 15B and 16B,
The four-layer film 16 is simultaneously patterned by using the dry etching method, and the source electrode 8 and the drain electrode 9 are formed on the source wiring 7 and the contact layer 6. At the same time, n of the portion not covered by the source electrode 8 and the drain electrode 9
Etch layer a-Si. Next, as shown in FIGS. 15C and 16C, a resin is applied, a contact hole 11 is formed on the drain electrode 9 by using a photoengraving method, and then baked to form an interlayer insulating film 10. . Finally, FIG.
As shown in FIG. 5D and FIG. 16D, ITO is formed as a transparent conductive film by a sputtering method, and then patterned by a dry etching method to form a pixel electrode 12. At this time, the pixel electrode 12 is electrically connected via the contact hole 11 formed on the drain electrode 9. Through the above steps, an array substrate of the liquid crystal display device is formed.

【0034】実施の形態6.図17および図18はこの
発明の実施の形態6による液晶表示装置のアレイ基板の
製造工程を示す平面図および断面図である。図におい
て、17はコンタクトホール11内壁に形成された金属
膜、18はコンタクトホールに充填された導電性樹脂で
ある。なお、図1および図2と同一部分については同符
号を付し説明を省略する。
Embodiment 6 FIG. 17 and 18 are a plan view and a cross-sectional view showing a process of manufacturing an array substrate of a liquid crystal display according to Embodiment 6 of the present invention. In the figure, 17 is a metal film formed on the inner wall of the contact hole 11, and 18 is a conductive resin filled in the contact hole. 1 and 2 are denoted by the same reference numerals and description thereof is omitted.

【0035】次に、本実施の形態による液晶表示装置の
アレイ基板の製造方法について説明する。実施の形態1
と同様に、透明絶縁性基板1上にスパッタ法によりAl
合金を成膜した後、燐酸、硝酸および酢酸系エッチング
液を用いてパターニングし、ゲート配線2およびゲート
電極3を形成する。続いて、CVD法によりゲート絶縁
膜4となるSiN、i層a−Si、n層a−Siを連続
して成膜した後、ドライエッチング法を用いてi層a−
Siおよびn層a−Siをパターニングし、ゲート電極
3の上方の位置に半導体層5およびコンタクト層6を形
成する。続いて、Cr、Alを連続して成膜した後、パ
ターニングしてソース配線7およびコンタクト層6上に
ソース電極8とドレイン電極9を形成する。同時に、ソ
ース電極8およびドレイン電極9に覆われていない部分
のn層a−Siをエッチングする(図17−aおよび図
18−a)。
Next, a method of manufacturing the array substrate of the liquid crystal display according to the present embodiment will be described. Embodiment 1
Similarly, on the transparent insulating substrate 1, Al
After forming the alloy film, patterning is performed using a phosphoric acid, nitric acid and acetic acid-based etchant to form the gate wiring 2 and the gate electrode 3. Subsequently, after successively forming SiN, i-layer a-Si, and n-layer a-Si to be the gate insulating film 4 by the CVD method, the i-layer a-
The Si and the n-layer a-Si are patterned to form a semiconductor layer 5 and a contact layer 6 above the gate electrode 3. Subsequently, after Cr and Al are continuously formed, the source electrode 8 and the drain electrode 9 are formed on the source wiring 7 and the contact layer 6 by patterning. At the same time, the portion of the n-layer a-Si that is not covered with the source electrode 8 and the drain electrode 9 is etched (FIGS. 17A and 18A).

【0036】次に、図17−bおよび図18−bに示す
ように、樹脂を塗布し、焼成して層間絶縁膜10を形成
する。次に、図17−cおよび図18−cに示すよう
に、透明導電膜としてITOをスパッタ法により成膜し
た後、ドライエッチング法を用いてパターニングし、画
素電極12を形成する。次に、図17−dおよび図18
−dに示すように、ドレイン電極9上の画素電極12お
よび層間絶縁膜10をドライエッチング法を用いてエッ
チングし、コンタクトホール11を形成する。次に、図
17−eおよび図18−eに示すように、スパッタ法に
よりCrを成膜した後パターニングし、コンタクトホー
ル11内壁に金属膜17を形成する。もしくは、図19
および図20に示すように、コンタクトホール11内に
導電性樹脂を充填する。このようにして、ドレイン電極
9と画素電極12はコンタクトホール11内壁に形成さ
れた金属膜17、もしくはコンタクトホール11に充填
された導電性樹脂18により電気的に接続される。以上
の工程により、液晶表示装置のアレイ基板を形成する。
Next, as shown in FIGS. 17B and 18B, a resin is applied and baked to form an interlayer insulating film 10. Next, as shown in FIGS. 17C and 18C, ITO is formed as a transparent conductive film by a sputtering method, and then patterned by a dry etching method to form a pixel electrode 12. Next, FIG. 17-d and FIG.
As shown by -d, the pixel electrode 12 and the interlayer insulating film 10 on the drain electrode 9 are etched by using a dry etching method to form a contact hole 11. Next, as shown in FIG. 17-e and FIG. 18-e, a metal film 17 is formed on the inner wall of the contact hole 11 by forming a Cr film by sputtering and then patterning. Or, FIG.
20. As shown in FIG. 20, the contact hole 11 is filled with a conductive resin. Thus, the drain electrode 9 and the pixel electrode 12 are electrically connected by the metal film 17 formed on the inner wall of the contact hole 11 or the conductive resin 18 filling the contact hole 11. Through the above steps, an array substrate of the liquid crystal display device is formed.

【0037】なお、ゲート配線2およびゲート電極3を
構成する材料は、Cr、Mo、TaおよびCuのいずれ
かでもよい。また、ソース配線7およびソース電極8、
ドレイン電極9を構成する材料は、下層膜としてMo、
W等の高融点金属、上層膜としてAlの代わりにTaま
たはCuでもよい。また、ドレイン電極9と画素電極1
2を電気的に接続する金属膜17は、Crの代わりにM
o、WおよびTaのいずれかの金属を用いて形成しても
よい。
The material forming the gate wiring 2 and the gate electrode 3 may be any of Cr, Mo, Ta and Cu. Further, the source wiring 7 and the source electrode 8,
The material forming the drain electrode 9 is Mo as a lower film,
High melting point metal such as W, or Ta or Cu may be used instead of Al as the upper layer film. Also, the drain electrode 9 and the pixel electrode 1
2 is electrically connected to the metal film 17 instead of Cr.
It may be formed using any metal of o, W and Ta.

【0038】本実施の形態によれば、画素電極12を構
成する透明導電膜(ITO)の成膜時には、ドレイン電
極9は露出していないので、画素電極12形成工程にお
いてドレイン電極9の表面には絶縁体となる酸化膜は形
成されず、ドレイン電極9と画素電極12とのコンタク
ト抵抗を増大させないため、実施の形態1と同様の効果
が得られる。さらに、ドレイン電極と画素電極のコンタ
クト部に導電性樹脂18を充填し、平坦化をはかること
により、配向不良を低減することができる。
According to the present embodiment, since the drain electrode 9 is not exposed when the transparent conductive film (ITO) forming the pixel electrode 12 is formed, the surface of the drain electrode 9 is formed in the pixel electrode 12 forming step. Since an oxide film serving as an insulator is not formed and the contact resistance between the drain electrode 9 and the pixel electrode 12 is not increased, the same effect as in the first embodiment can be obtained. Furthermore, by filling the contact portion between the drain electrode and the pixel electrode with the conductive resin 18 and flattening it, alignment defects can be reduced.

【0039】実施の形態7.図21および図22はこの
発明の実施の形態7による液晶表示装置のアレイ基板の
製造工程を示す平面図および断面図である。なお、図中
の符号は図1および図2に示す符号と同一であるので説
明を省略する。
Embodiment 7 21 and 22 are a plan view and a cross-sectional view showing a process of manufacturing an array substrate of a liquid crystal display according to Embodiment 7 of the present invention. The reference numerals in the drawings are the same as those shown in FIGS.

【0040】次に、本実施の形態による液晶表示装置の
アレイ基板の製造方法について説明する。実施の形態1
と同様に、透明絶縁性基板1上にスパッタ法によりAl
合金を成膜した後、燐酸、硝酸および酢酸系エッチング
液を用いてパターニングし、ゲート配線2およびゲート
電極3を形成する。続いて、CVD法によりゲート絶縁
膜4となるSiN、i層a−Si、n層a−Siを連続
して成膜した後、ドライエッチング法を用いてi層a−
Siおよびn層a−Siをパターニングし、ゲート電極
3の上方の位置に半導体層5およびコンタクト層6を形
成する。続いて、Cr、Alを連続して成膜した後、パ
ターニングしてソース配線7およびコンタクト層6上に
ソース電極8とドレイン電極9を形成する。同時に、ソ
ース電極8およびドレイン電極9に覆われていない部分
のn層a−Siをエッチングする。続いて、CVD法に
よりSiNを成膜し、絶縁膜13を形成する。(図21
−aおよび図22−a)。
Next, a method of manufacturing the array substrate of the liquid crystal display according to the present embodiment will be described. Embodiment 1
Similarly, on the transparent insulating substrate 1, Al
After forming the alloy film, patterning is performed using a phosphoric acid, nitric acid and acetic acid-based etchant to form the gate wiring 2 and the gate electrode 3. Subsequently, after successively forming SiN, i-layer a-Si, and n-layer a-Si to be the gate insulating film 4 by the CVD method, the i-layer a-
The Si and the n-layer a-Si are patterned to form a semiconductor layer 5 and a contact layer 6 above the gate electrode 3. Subsequently, after Cr and Al are continuously formed, the source electrode 8 and the drain electrode 9 are formed on the source wiring 7 and the contact layer 6 by patterning. At the same time, the portion of the n-layer a-Si not covered with the source electrode 8 and the drain electrode 9 is etched. Subsequently, an insulating film 13 is formed by forming a SiN film by the CVD method. (FIG. 21
-A and Fig. 22-a).

【0041】次に、図21−bおよび図22−bに示す
ように、樹脂を塗布し、写真製版法を用いてドレイン電
極9上にコンタクトホール11を形成後、焼成して層間
絶縁膜10を形成する。次に、図21−cおよび図22
−cに示すように、透明導電膜としてITOをスパッタ
法により成膜した後、ドライエッチング法を用いてパタ
ーニングし、画素電極12を形成する。次に、図21−
dおよび図22−dに示すように、ドレイン電極9上の
画素電極12を構成するITO膜および絶縁膜13をド
ライエッチング法を用いてエッチングし、絶縁膜13に
コンタクトホール14を形成する。次に、図21−eお
よび図22−eに示すように、スパッタ法によりCrを
成膜した後パターニングし、コンタクトホール11およ
び14の内壁に金属膜17を形成する。このようにし
て、ドレイン電極9と画素電極12はコンタクトホール
11および14の内壁に形成された金属膜17により電
気的に接続される。図25−aに上記工程によるドレイ
ン電極9と画素電極12とのコンタクト部形成のフロー
図を示す。以上の工程により、液晶表示装置のアレイ基
板を形成する。
Next, as shown in FIGS. 21-b and 22-b, a resin is applied, a contact hole 11 is formed on the drain electrode 9 by using a photoengraving method, and then fired to form an interlayer insulating film 10. To form Next, FIG. 21-c and FIG.
As shown in -c, after forming ITO as a transparent conductive film by a sputtering method, patterning is performed by a dry etching method to form a pixel electrode 12. Next, FIG.
As shown in FIG. 22D and FIG. 22D, the ITO film and the insulating film 13 constituting the pixel electrode 12 on the drain electrode 9 are etched using a dry etching method to form a contact hole 14 in the insulating film 13. Next, as shown in FIGS. 21-e and 22-e, a Cr film is formed by a sputtering method and then patterned to form a metal film 17 on the inner walls of the contact holes 11 and 14. Thus, the drain electrode 9 and the pixel electrode 12 are electrically connected by the metal film 17 formed on the inner walls of the contact holes 11 and 14. FIG. 25A shows a flowchart of forming a contact portion between the drain electrode 9 and the pixel electrode 12 by the above-described process. Through the above steps, an array substrate of the liquid crystal display device is formed.

【0042】なお、層間絶縁膜10に対して絶縁膜13
が選択エッチング可能な場合には、画素電極12形成時
に、同時に、ドレイン電極9上の絶縁膜13をエッチン
グしてコンタクトホール14を形成してもよい。図25
−cに上記工程によるドレイン電極9と画素電極12と
のコンタクト部形成のフロー図を示す。また、ゲート配
線2およびゲート電極3を構成する材料は、Cr、M
o、TaおよびCuのいずれかでもよい。また、ソース
配線7およびソース電極8、ドレイン電極9を構成する
材料は、下層膜としてMo、W等の高融点金属、上層膜
としてAlの代わりにTaまたはCuでもよい。また、
ドレイン電極9と画素電極12を電気的に接続する金属
膜17は、Crの代わりにMo、WおよびTaのいずれ
かの金属を用いて形成してもよい。
It should be noted that the insulating film 13 is
In the case where the contact hole 14 can be selectively etched, the insulating film 13 on the drain electrode 9 may be simultaneously etched to form the contact hole 14 when the pixel electrode 12 is formed. FIG.
FIG. 3C shows a flow chart of forming a contact portion between the drain electrode 9 and the pixel electrode 12 by the above process. The material forming the gate wiring 2 and the gate electrode 3 is Cr, M
Any of o, Ta and Cu may be used. Further, the material forming the source wiring 7 and the source electrode 8 and the drain electrode 9 may be a high melting point metal such as Mo or W as a lower layer film and Ta or Cu instead of Al as an upper layer film. Also,
The metal film 17 for electrically connecting the drain electrode 9 and the pixel electrode 12 may be formed using any metal of Mo, W, and Ta instead of Cr.

【0043】また、図23および図24に、実施の形態
7による液晶表示装置のアレイ基板の他の製造工程を示
す。実施の形態1と同様に、透明絶縁性基板1上にスパ
ッタ法によりAl合金を成膜した後、燐酸、硝酸および
酢酸系エッチング液を用いてパターニングし、ゲート配
線2およびゲート電極3を形成する。続いて、CVD法
によりゲート絶縁膜4となるSiN、i層a−Si、n
層a−Siを連続して成膜した後、ドライエッチング法
を用いてi層a−Siおよびn層a−Siをパターニン
グし、ゲート電極3の上方の位置に半導体層5およびコ
ンタクト層6を形成する。続いて、Cr、Alを連続し
て成膜した後、パターニングしてソース配線7およびコ
ンタクト層6上にソース電極8とドレイン電極9を形成
する。同時に、ソース電極8およびドレイン電極9に覆
われていない部分のn層a−Siをエッチングする。続
いて、CVD法によりSiNを成膜し、絶縁膜13を形
成する。続いて、樹脂を塗布し、焼成して層間絶縁膜1
0を形成する。(図23−aおよび図24−a)。
FIGS. 23 and 24 show another process of manufacturing the array substrate of the liquid crystal display device according to the seventh embodiment. As in the first embodiment, after forming an Al alloy film on the transparent insulating substrate 1 by a sputtering method, patterning is performed using a phosphoric acid, nitric acid and acetic acid-based etchant to form a gate wiring 2 and a gate electrode 3. . Then, SiN which becomes the gate insulating film 4 by the CVD method, i-layer a-Si, n
After the layer a-Si is continuously formed, the i-layer a-Si and the n-layer a-Si are patterned using a dry etching method, and the semiconductor layer 5 and the contact layer 6 are formed above the gate electrode 3. Form. Subsequently, after Cr and Al are continuously formed, the source electrode 8 and the drain electrode 9 are formed on the source wiring 7 and the contact layer 6 by patterning. At the same time, the portion of the n-layer a-Si not covered with the source electrode 8 and the drain electrode 9 is etched. Subsequently, an insulating film 13 is formed by forming a SiN film by the CVD method. Subsequently, a resin is applied and fired to form an interlayer insulating film 1.
0 is formed. (FIGS. 23-a and 24-a).

【0044】次に、図23−bおよび図24−bに示す
ように、透明導電膜としてITOをスパッタ法により成
膜した後、ドライエッチング法を用いてパターニング
し、画素電極12を形成する。次に、図23−cおよび
図24−cに示すように、ドレイン電極9上の画素電極
12を構成するITO膜、層間絶縁膜10および絶縁膜
13をドライエッチング法を用いてエッチングし、層間
絶縁膜10および絶縁膜13にコンタクトホール11お
よび14を形成する。次に、図23−dおよび図24−
dに示すように、スパッタ法によりCrを成膜した後パ
ターニングし、コンタクトホール11および14の内壁
に金属膜17を形成する。このようにして、ドレイン電
極9と画素電極12はコンタクトホール11および14
の内壁に形成された金属膜17により電気的に接続され
る。図25−bに上記工程によるドレイン電極9と画素
電極12とのコンタクト部形成のフロー図を示す。以上
の工程により、液晶表示装置のアレイ基板を形成しても
よい。本実施の形態によれば、実施の形態6と同様の効
果が得られる。
Next, as shown in FIG. 23-b and FIG. 24-b, ITO is formed as a transparent conductive film by a sputtering method, and then patterned by a dry etching method to form a pixel electrode 12. Next, as shown in FIGS. 23C and 24C, the ITO film, the interlayer insulating film 10 and the insulating film 13 constituting the pixel electrode 12 on the drain electrode 9 are etched using a dry etching method. Contact holes 11 and 14 are formed in insulating film 10 and insulating film 13. Next, FIG. 23-d and FIG.
As shown by d, a Cr film is formed by a sputtering method and then patterned to form a metal film 17 on the inner walls of the contact holes 11 and 14. Thus, the drain electrode 9 and the pixel electrode 12 are connected to the contact holes 11 and 14.
Are electrically connected to each other by a metal film 17 formed on the inner wall. FIG. 25B shows a flowchart of forming a contact portion between the drain electrode 9 and the pixel electrode 12 by the above-described process. Through the above steps, an array substrate of a liquid crystal display device may be formed. According to the present embodiment, effects similar to those of the sixth embodiment can be obtained.

【0045】実施の形態8.図26および図27はこの
発明の実施の形態8による液晶表示装置のアレイ基板上
のソース配線端子部の製造工程を示す平面図および断面
図である。図において、19はソース配線端子部、20
はソース配線端子部19に形成されたソース配線7材料
によるソース配線端子、21はソース配線端子部19に
設けられた層間絶縁膜10の開口部、22は画素電極を
構成するITO膜である。なお、図1および図2と同一
部分については同符号を付し説明を省略する。
Embodiment 8 FIG. 26 and 27 are a plan view and a cross-sectional view showing a step of manufacturing a source wiring terminal portion on an array substrate of a liquid crystal display device according to Embodiment 8 of the present invention. In the figure, 19 is a source wiring terminal, 20
Is a source wiring terminal formed of the material of the source wiring 7 formed in the source wiring terminal 19, 21 is an opening of the interlayer insulating film 10 provided in the source wiring terminal 19, and 22 is an ITO film forming a pixel electrode. 1 and 2 are denoted by the same reference numerals and description thereof is omitted.

【0046】次に、本実施の形態による液晶表示装置の
アレイ基板上のソース配線端子部の製造方法について説
明する。ソース配線端子部19では、実施の形態1と同
様の方法により、透明絶縁性基板1上にゲート絶縁膜
4、半導体層5およびコンタクト層6が形成される。次
に、図26−aおよび27−aに示すように、最下層膜
としてCr、中間層膜としてAl、最上層膜としてIr
を連続して成膜した後、ドライエッチング法を用いて三
層膜を同時にパターニングし、ソース配線7形成と同時
にソース配線端子20を形成する。次に、図26−bお
よび図27−bに示すように、樹脂を塗布し、写真製版
法を用いてソース配線端子20上に開口部21を形成
後、焼成して層間絶縁膜10を形成する。次に、図26
−cおよび図27−cに示すように、画素電極を構成す
るITO膜22をスパッタ法により形成する。次に、図
26−dおよび図27−dに示すように、レジストを形
成しドライエッチング法を用いてITO膜22をパター
ニングして、ソース配線端子部19のITO膜22を除
去する。以上の工程により、表面層がソース配線7材料
により構成されたソース配線端子部19が形成される。
なお、ソース配線端子部19は、実施の形態1、2、
3、4、および5に示すソース配線7の構成材料を用い
て形成してもよい。
Next, a method of manufacturing the source wiring terminal on the array substrate of the liquid crystal display according to the present embodiment will be described. In the source wiring terminal portion 19, the gate insulating film 4, the semiconductor layer 5, and the contact layer 6 are formed on the transparent insulating substrate 1 by the same method as in the first embodiment. Next, as shown in FIGS. 26-a and 27-a, Cr as the lowermost film, Al as the intermediate film, and Ir as the uppermost film.
Are successively formed, and the three-layer film is simultaneously patterned by using a dry etching method, and the source wiring terminal 20 is formed simultaneously with the formation of the source wiring 7. Next, as shown in FIG. 26-b and FIG. 27-b, a resin is applied, an opening 21 is formed on the source wiring terminal 20 using a photoengraving method, and then baked to form the interlayer insulating film 10. I do. Next, FIG.
As shown in FIG. 27C and FIG. 27C, the ITO film 22 constituting the pixel electrode is formed by the sputtering method. Next, as shown in FIGS. 26D and 27D, a resist is formed, and the ITO film 22 is patterned using a dry etching method to remove the ITO film 22 of the source wiring terminal portion 19. Through the above steps, the source wiring terminal portion 19 whose surface layer is made of the material of the source wiring 7 is formed.
It should be noted that the source wiring terminal portion 19 is provided in the first, second, and third embodiments.
The source wiring 7 shown in 3, 4, and 5 may be formed using the constituent materials.

【0047】また、図28および図29に、実施の形態
8による液晶表示装置のソース配線端子部の他の製造工
程を示す。ソース配線端子部19では、実施の形態1と
同様の方法により、透明絶縁性基板1上にゲート絶縁膜
4、半導体層5およびコンタクト層6が形成される。次
に、図28−aおよび29−aに示すように、Cr、A
lを連続して成膜した後、パターニングしてソース配線
7形成と同時にソース配線端子20を形成する。続い
て、樹脂を塗布し、焼成して層間絶縁膜10を形成す
る。次に、図28−bおよび図29−bに示すように、
画素電極を構成するITO膜22をスパッタ法により形
成する。次に、図28−cおよび図29−cに示すよう
に、レジストを形成しドライエッチング法を用いてIT
O膜22をパターニングして、ソース配線端子部19の
ITO膜22を除去する。次に、図28−dおよび図2
9−dに示すように、層間絶縁膜10をパターニングし
て、ソース配線端子20上に開口部21を形成する。以
上の工程により、表面層がソース配線7材料により構成
されたソース配線端子部19が形成される。なお、ソー
ス配線端子部19は、実施の形態6に示すソース配線7
の構成材料を用いて形成してもよい。
FIGS. 28 and 29 show another manufacturing step of the source wiring terminal portion of the liquid crystal display device according to the eighth embodiment. In the source wiring terminal portion 19, the gate insulating film 4, the semiconductor layer 5, and the contact layer 6 are formed on the transparent insulating substrate 1 by the same method as in the first embodiment. Next, as shown in FIGS. 28-a and 29-a, Cr, A
After l is continuously formed, patterning is performed to form the source wiring terminal 20 simultaneously with the formation of the source wiring 7. Subsequently, a resin is applied and baked to form the interlayer insulating film 10. Next, as shown in FIGS. 28-b and 29-b,
An ITO film 22 forming a pixel electrode is formed by a sputtering method. Next, as shown in FIGS. 28-c and 29-c, a resist is formed and the IT is formed by dry etching.
The O film 22 is patterned to remove the ITO film 22 of the source wiring terminal portion 19. Next, FIG. 28-d and FIG.
9D, the interlayer insulating film 10 is patterned to form an opening 21 on the source wiring terminal 20. Through the above steps, the source wiring terminal portion 19 whose surface layer is made of the material of the source wiring 7 is formed. Note that the source wiring terminal portion 19 is connected to the source wiring 7 shown in the sixth embodiment.
May be formed by using the constituent material described above.

【0048】また、図30に層間絶縁膜の下層にSiN
等からなる絶縁膜が形成されている場合の、表面層がソ
ース配線材料により構成されるソース配線端子部形成の
フロー図を示す。図30−aは、ソース配線およびソー
ス配線端子形成後、絶縁膜を成膜し、パターニングして
ソース配線端子上の絶縁膜に開口部を形成し、次に開口
部を有する層間絶縁膜を形成し、次に画素電極を構成す
るITO膜を成膜後、パターニングしてソース配線端子
部のITO膜を除去して、ソース配線端子部を形成する
場合を示す。図30−bは、ソース配線およびソース配
線端子形成後、絶縁膜を成膜し、パターニングしてソー
ス配線端子上の絶縁膜に開口部を形成し、次に層間絶縁
膜を形成し、次に画素電極を構成するITO膜を成膜
後、パターニングしてソース配線端子部のITO膜を除
去し、次に層間絶縁膜に開口部を形成して、ソース配線
端子部を形成する場合を示す。図30−cは、ソース配
線およびソース配線端子形成後、絶縁膜および層間絶縁
膜を連続して成膜し、次に画素電極を構成するITO膜
を成膜後、パターニングしてソース配線端子部のITO
膜を除去し、次に絶縁膜および層間絶縁膜に同時に開口
部を形成して、ソース配線端子部を形成する場合を示
す。
FIG. 30 shows that an SiN film is formed under the interlayer insulating film.
FIG. 4 is a flowchart of forming a source wiring terminal portion in which a surface layer is formed of a source wiring material when an insulating film made of, for example, is formed. FIG. 30A shows that after forming a source wiring and a source wiring terminal, an insulating film is formed and patterned to form an opening in the insulating film over the source wiring terminal, and then an interlayer insulating film having an opening is formed. Next, a case will be described in which an ITO film forming a pixel electrode is formed and then patterned to remove the ITO film in the source wiring terminal portion to form a source wiring terminal portion. FIG. 30B shows that after forming a source wiring and a source wiring terminal, an insulating film is formed and patterned to form an opening in the insulating film over the source wiring terminal, and then an interlayer insulating film is formed. A case where an ITO film forming a pixel electrode is formed, patterned to remove the ITO film of the source wiring terminal portion, and then an opening is formed in the interlayer insulating film to form a source wiring terminal portion is shown. FIG. 30C shows that after forming a source wiring and a source wiring terminal, an insulating film and an interlayer insulating film are continuously formed, and then an ITO film forming a pixel electrode is formed and then patterned to form a source wiring terminal portion. ITO
A case where a film is removed, an opening is formed in an insulating film and an interlayer insulating film at the same time, and a source wiring terminal portion is formed is shown.

【0049】本実施の形態によれば、ソース配線端子部
19を構成するソース配線端子20を、酸化膜が導電性
を有する金属で形成する、もしくは、画素電極を構成す
る透明導電膜(ITO)の成膜時にソース配線端子が表
面に露出しない製造工程を採用することにより、端子取
り出しにおいて、良好なコンタクトを得ることができる
According to the present embodiment, the source wiring terminal 20 constituting the source wiring terminal portion 19 is formed of a conductive metal oxide film, or a transparent conductive film (ITO) constituting a pixel electrode. By adopting a manufacturing process in which the source wiring terminal is not exposed on the surface when the film is formed, a good contact can be obtained in extracting the terminal.

【0050】実施の形態9.図31および図32はこの
発明の実施の形態9による液晶表示装置のアレイ基板上
のソース配線端子部の製造工程を示す平面図および断面
図である。図において、23はソース配線端子20上の
層間絶縁膜10に設けられたコンタクトホール、24は
ソース配線端子部19の表面層を構成するITO膜によ
る端子である。なお、図26および図27と同一部分に
ついては同符号を付し説明を省略する。
Embodiment 9 FIG. 31 and 32 are a plan view and a cross-sectional view showing a step of manufacturing a source wiring terminal portion on an array substrate of a liquid crystal display device according to Embodiment 9 of the present invention. In the figure, reference numeral 23 denotes a contact hole provided in the interlayer insulating film 10 on the source wiring terminal 20, and reference numeral 24 denotes a terminal made of an ITO film constituting a surface layer of the source wiring terminal portion 19. 26 and 27 are denoted by the same reference numerals, and description thereof is omitted.

【0051】次に、本実施の形態による液晶表示装置の
アレイ基板上のソース配線端子部の製造方法について説
明する。ソース配線端子部19は、実施の形態1と同様
の方法により、透明絶縁性基板1上にゲート絶縁膜4、
半導体層5およびコンタクト層6が形成される。次に、
図31−aおよび32−aに示すように、最下層膜とし
てCr、中間層膜としてAl、最上層膜としてIrを連
続して成膜した後、ドライエッチング法を用いて三層膜
を同時にパターニングし、ソース配線7形成と同時にソ
ース配線端子20を形成する。次に、図31−bおよび
図32−bに示すように、樹脂を塗布し、写真製版法を
用いてソース配線端子20上にコンタクトホール23を
形成後、焼成して層間絶縁膜10を形成する。次に、図
31−cおよび図32−cに示すように、画素電極を構
成するITO膜22をスパッタ法により形成する。次
に、図31−dおよび図32−dに示すように、レジス
トを形成しドライエッチング法を用いてITO膜22を
パターニングし、ソース配線端子部19の表面層として
のITO膜による端子24を形成する。このとき、コン
タクトホール23を介して、ITO膜による端子24と
ソース配線端子20が電気的に接続される。以上の工程
により、表面層が画素電極を構成するITO膜22によ
り構成されたソース配線端子部19が形成される。
Next, a method of manufacturing the source wiring terminal portion on the array substrate of the liquid crystal display according to the present embodiment will be described. The source wiring terminal 19 is formed on the transparent insulating substrate 1 by the same method as in the first embodiment.
A semiconductor layer 5 and a contact layer 6 are formed. next,
As shown in FIGS. 31-a and 32-a, after successively depositing Cr as the lowermost layer film, Al as the intermediate layer film, and Ir as the uppermost layer film, a three-layered film is simultaneously formed using a dry etching method. By patterning, the source wiring terminal 20 is formed simultaneously with the formation of the source wiring 7. Next, as shown in FIG. 31-b and FIG. 32-b, a resin is applied, a contact hole 23 is formed on the source wiring terminal 20 using a photoengraving method, and then baked to form the interlayer insulating film 10. I do. Next, as shown in FIGS. 31C and 32C, an ITO film 22 forming a pixel electrode is formed by a sputtering method. Next, as shown in FIG. 31-d and FIG. 32-d, a resist is formed and the ITO film 22 is patterned using a dry etching method, so that the terminal 24 of the ITO film as a surface layer of the source wiring terminal portion 19 is formed. Form. At this time, the terminal 24 of the ITO film and the source wiring terminal 20 are electrically connected via the contact hole 23. Through the above steps, the source wiring terminal portion 19 whose surface layer is formed by the ITO film 22 forming the pixel electrode is formed.

【0052】また、図33に層間絶縁膜の下層にSiN
等からなる絶縁膜が形成されている場合等の、表面層が
ITO膜により構成されるソース配線端子部形成のフロ
ー図を示す。図33−aは、ソース配線およびソース配
線端子形成後、絶縁膜を成膜し、パターニングしてソー
ス配線端子上に絶縁膜のコンタクトホールを形成し、次
にコンタクトホールを有する層間絶縁膜を形成し、次に
画素電極を構成するITO膜を成膜して、パターニング
することによりソース配線端子部の表面層にITO膜を
形成する場合を示す。図30−bは、ソース配線および
ソース配線端子形成後、層間絶縁膜を形成し、次に画素
電極を構成するITO膜を成膜後、パターニングして絶
縁膜、層間絶縁膜およびITO膜にコンタクトホールを
形成し、次にコンタクトホールに金属層を形成、もしく
はコンタクトホールに導電性樹脂を充填して、ソース配
線端子部を構成するITO膜とソース配線端子を電気的
に接続する場合を示す。
FIG. 33 shows that an SiN film is formed under the interlayer insulating film.
FIG. 4 is a flowchart of forming a source wiring terminal portion in which a surface layer is formed of an ITO film when an insulating film made of, for example, is formed. FIG. 33A shows that after forming a source wiring and a source wiring terminal, an insulating film is formed and patterned to form a contact hole of the insulating film on the source wiring terminal, and then an interlayer insulating film having a contact hole is formed. Next, a case where an ITO film forming a pixel electrode is formed and patterned to form an ITO film on the surface layer of the source wiring terminal portion will be described. FIG. 30B shows that after forming a source wiring and a source wiring terminal, an interlayer insulating film is formed, and then an ITO film forming a pixel electrode is formed and then patterned to contact the insulating film, the interlayer insulating film and the ITO film. A case in which a hole is formed and then a metal layer is formed in the contact hole, or a conductive resin is filled in the contact hole to electrically connect the ITO film forming the source wiring terminal portion and the source wiring terminal is shown.

【0053】図30−cは、ソース配線およびソース配
線端子形成後、絶縁膜を成膜し、パターニングしてソー
ス配線端子上に絶縁膜のコンタクトホールを形成し、次
に層間絶縁膜を成膜し、次に画素電極を構成するITO
膜を成膜後、パターニングして層間絶縁膜およびITO
膜にコンタクトホールを形成し、次にコンタクトホール
に金属層を形成、もしくはコンタクトホールに導電性樹
脂を充填して、ソース配線端子部を構成するITO膜と
ソース配線端子を電気的に接続する場合を示す。図30
−dは、ソース配線およびソース配線端子形成後、絶縁
膜および層間絶縁膜を連続して成膜し、次に画素電極を
構成するITO膜を成膜後、パターニングして絶縁膜、
層間絶縁膜およびITO膜にコンタクトホールを形成
し、次にコンタクトホールに金属層を形成、もしくはコ
ンタクトホールに導電性樹脂を充填して、ソース配線端
子部を構成するITO膜とソース配線端子を電気的に接
続する場合を示す。
FIG. 30C shows that after forming the source wiring and the source wiring terminal, an insulating film is formed and patterned to form a contact hole of the insulating film on the source wiring terminal, and then an interlayer insulating film is formed. And then the ITO constituting the pixel electrode
After forming the film, it is patterned to form an interlayer insulating film and ITO
When a contact hole is formed in the film, and then a metal layer is formed in the contact hole, or the contact hole is filled with a conductive resin to electrically connect the ITO film forming the source wiring terminal portion and the source wiring terminal. Is shown. FIG.
-D, after forming a source wiring and a source wiring terminal, continuously form an insulating film and an interlayer insulating film, then form an ITO film forming a pixel electrode, and then pattern the insulating film;
A contact hole is formed in the interlayer insulating film and the ITO film, and then a metal layer is formed in the contact hole, or the contact hole is filled with a conductive resin, and the ITO film and the source wiring terminal forming the source wiring terminal are electrically connected. The case where the connection is made is shown.

【0054】本実施の形態によれば、ソース配線端子部
19の表面層に画素電極を構成するITO膜を採用する
場合でも、実施の形態8と同様の効果が得られる。
According to the present embodiment, the same effect as that of the eighth embodiment can be obtained even when the ITO film forming the pixel electrode is employed for the surface layer of the source wiring terminal portion 19.

【0055】実施の形態10.図34および図35はこ
の発明の実施の形態10による液晶表示装置のアレイ基
板上のゲート配線端子部の製造工程を示す平面図および
断面図である。図において、25はゲート配線端子部、
26はゲート配線端子部25に形成されたゲート配線2
材料によるゲート配線端子、27はゲート配線端子部2
5に設けられた層間絶縁膜10の開口部である。なお、
図1および図2と同一部分については同符号を付し説明
を省略する。
Embodiment 10 FIG. 34 and 35 are a plan view and a sectional view showing a step of manufacturing a gate wiring terminal portion on an array substrate of a liquid crystal display device according to Embodiment 10 of the present invention. In the figure, 25 is a gate wiring terminal,
Reference numeral 26 denotes a gate wiring 2 formed on the gate wiring terminal 25.
A gate wiring terminal made of a material, 27 is a gate wiring terminal 2
5 is an opening of the interlayer insulating film 10 provided in In addition,
1 and 2 are denoted by the same reference numerals and description thereof is omitted.

【0056】次に、本実施の形態による液晶表示装置の
アレイ基板上のゲート配線端子部の製造方法について説
明する。実施の形態1と同様の方法により、透明絶縁性
基板1上にIrからなるゲート配線2形成と同時にゲー
ト配線端子26を形成する。続いて、ゲート絶縁膜4、
半導体層5およびコンタクト層6を形成後、ドライエッ
チング法によりゲート配線端子部25の半導体層5およ
びコンタクト層6を除去する。続いて、ソース電極およ
びドレイン電極(図示せず)としてIr等を成膜後、エ
ッチング工程においてゲート配線端子部25のIr膜を
除去する。以上の工程により、ゲート配線端子部25で
は、図34−aおよび図35−aに示すように、ゲート
配線端子26上にゲート絶縁膜4のみが形成された状態
となる。次に、図34−bおよび35−bに示すよう
に、樹脂を塗布し、写真製版法を用いてゲート配線端子
26上に開口部27を形成後、焼成して層間絶縁膜10
を形成する。次に、図34−cおよび35−cに示すよ
うに、層間絶縁膜10をマスクとして、ゲート配線端子
26上のゲート絶縁膜4をエッチング除去する。次に、
図34−dおよび35−dに示すように、画素電極を構
成するITO膜22を成膜する。次に、図34−eおよ
び図35−eに示すように、ドライエッチング法を用い
て、ゲート配線端子部25のITO膜22を除去する。
以上の工程により、表面層がゲート配線2材料により構
成されたゲート配線端子部25が形成される。
Next, a method of manufacturing the gate wiring terminal portion on the array substrate of the liquid crystal display device according to the present embodiment will be described. By the same method as in the first embodiment, the gate wiring terminal 26 is formed on the transparent insulating substrate 1 simultaneously with the formation of the gate wiring 2 made of Ir. Subsequently, the gate insulating film 4,
After forming the semiconductor layer 5 and the contact layer 6, the semiconductor layer 5 and the contact layer 6 of the gate wiring terminal portion 25 are removed by a dry etching method. Subsequently, after forming Ir or the like as a source electrode and a drain electrode (not shown), the Ir film of the gate wiring terminal portion 25 is removed in an etching step. Through the above steps, in the gate wiring terminal section 25, only the gate insulating film 4 is formed on the gate wiring terminal 26 as shown in FIGS. 34-a and 35-a. Next, as shown in FIGS. 34-b and 35-b, a resin is applied, an opening 27 is formed on the gate wiring terminal 26 by using a photoengraving method, and then fired to form an interlayer insulating film 10.
To form Next, as shown in FIGS. 34-c and 35-c, the gate insulating film 4 on the gate wiring terminal 26 is removed by etching using the interlayer insulating film 10 as a mask. next,
As shown in FIGS. 34-d and 35-d, an ITO film 22 forming a pixel electrode is formed. Next, as shown in FIGS. 34-e and 35-e, the ITO film 22 of the gate wiring terminal portion 25 is removed by dry etching.
Through the above steps, the gate wiring terminal portion 25 whose surface layer is made of the gate wiring 2 material is formed.

【0057】なお、ゲート絶縁膜4のエッチングは、I
TO膜22のエッチング後に行ってもよい。また、層間
絶縁膜10の下層にSiNからなる絶縁膜を成膜し、層
間絶縁膜のパターニング時もしくはSiN成膜後に、ゲ
ート配線端子26上のSiNを除去する工程を含んでも
よい。
The etching of the gate insulating film 4 is performed by
It may be performed after the etching of the TO film 22. Further, a step of forming an insulating film made of SiN below the interlayer insulating film 10 and removing SiN on the gate wiring terminal 26 at the time of patterning the interlayer insulating film or after forming the SiN may be included.

【0058】本実施の形態によれば、ゲート配線端子部
25を構成するゲート配線端子26を酸化膜が導電性を
有する金属で形成することにより、端子取り出しにおい
て、良好なコンタクトを得ることができる
According to the present embodiment, since the gate wiring terminal 26 constituting the gate wiring terminal portion 25 is formed of a metal having an oxide film having conductivity, a good contact can be obtained in terminal extraction.

【0059】実施の形態11.図36および図37はこ
の発明の実施の形態11による液晶表示装置のアレイ基
板上のゲート配線端子部の製造工程を示す平面図および
断面図である。図において、28はゲート配線端子部2
5に設けられたゲート絶縁膜4の開口部、29はゲート
配線端子部25の表面層を構成するITO膜による端子
である。なお、図34および図35と同一部分について
は同符号を付し説明を省略する。
Embodiment 11 FIG. 36 and 37 are a plan view and a cross-sectional view showing a step of manufacturing a gate wiring terminal portion on an array substrate of a liquid crystal display device according to Embodiment 11 of the present invention. In the figure, 28 is a gate wiring terminal 2
An opening 29 of the gate insulating film 4 provided in 5 is a terminal made of an ITO film constituting a surface layer of the gate wiring terminal 25. 34 and 35 are denoted by the same reference numerals and description thereof is omitted.

【0060】次に、本実施の形態による液晶表示装置の
アレイ基板上のゲート配線端子部の製造方法について説
明する。実施の形態10と同様に、透明絶縁性基板1上
にIrからなるゲート配線2形成と同時にゲート配線端
子26を形成する。続いて、ゲート絶縁膜4、半導体層
5およびコンタクト層6を形成後、ドライエッチング法
によりゲート配線端子部25の半導体層5およびコンタ
クト層6を除去する。続いて、ソース電極およびドレイ
ン電極(図示せず)としてIr等を成膜後、エッチング
工程においてゲート配線端子部25のIr膜を除去す
る。次に、図36−aおよび図37−aに示すように、
ゲート配線端子26上のゲート絶縁膜4をエッチングし
開口部28を形成する。次に、図36−bおよび37−
bに示すように、樹脂を塗布し、写真製版法を用いてゲ
ート配線端子26上に開口部27を形成後、焼成して層
間絶縁膜10を形成する。次に、図36−cおよび37
−cに示すように、画素電極を構成するITO膜を成膜
後、ドライエッチング法を用いて、ゲート配線端子部2
5にITO膜による端子29を形成する。以上の工程に
より、表面層がITO膜により構成されたゲート配線端
子部25が形成される。
Next, a method of manufacturing the gate wiring terminal portion on the array substrate of the liquid crystal display device according to the present embodiment will be described. As in the tenth embodiment, the gate wiring terminal 26 is formed on the transparent insulating substrate 1 simultaneously with the formation of the gate wiring 2 made of Ir. Subsequently, after forming the gate insulating film 4, the semiconductor layer 5, and the contact layer 6, the semiconductor layer 5 and the contact layer 6 of the gate wiring terminal portion 25 are removed by a dry etching method. Subsequently, after forming Ir or the like as a source electrode and a drain electrode (not shown), the Ir film of the gate wiring terminal portion 25 is removed in an etching step. Next, as shown in FIGS. 36-a and 37-a,
The gate insulating film 4 on the gate wiring terminal 26 is etched to form an opening 28. Next, FIGS. 36-b and 37-
As shown in FIG. 2B, a resin is applied, an opening 27 is formed on the gate wiring terminal 26 by using a photoengraving method, and then the interlayer insulating film 10 is formed by firing. Next, FIGS. 36-c and 37
As shown in FIG. 3C, after forming an ITO film forming a pixel electrode, the gate wiring terminal portion 2 was formed by dry etching.
5, a terminal 29 made of an ITO film is formed. Through the above steps, the gate wiring terminal portion 25 whose surface layer is formed of the ITO film is formed.

【0061】なお、ゲート絶縁膜4の開口部28形成
は、層間絶縁膜10形成後に行ってもよい。また、層間
絶縁膜10の下層にSiNからなる絶縁膜を成膜し、層
間絶縁膜のパターニング時もしくはSiN成膜後に開口
部を形成する工程を含んでもよい。また、ゲート配線端
子部25の層間絶縁膜10の開口部27に形成されたI
TO膜をエッチング時に除去し、他の金属もしくは導電
体樹脂によりゲート配線端子26と層間絶縁膜10上に
形成されたITO膜の電気的接続を行ってもよい。
The opening 28 of the gate insulating film 4 may be formed after the formation of the interlayer insulating film 10. Further, a step of forming an insulating film made of SiN below the interlayer insulating film 10 and forming an opening at the time of patterning the interlayer insulating film or after forming the SiN may be included. Further, the I.sub.I formed in the opening 27 of the interlayer insulating film 10 of the gate wiring terminal 25 is formed.
The TO film may be removed at the time of etching, and the electrical connection between the gate wiring terminal 26 and the ITO film formed on the interlayer insulating film 10 may be made with another metal or conductive resin.

【0062】本実施の形態によれば、ゲート配線端子部
25の表面層に画素電極を構成するITO膜を採用する
場合でも、実施の形態10と同様の効果が得られる。
According to the present embodiment, the same effects as those of the tenth embodiment can be obtained even when the ITO film forming the pixel electrode is used for the surface layer of the gate wiring terminal portion 25.

【0063】実施の形態12.図38および図39はこ
の発明の実施の形態12による液晶表示装置のアレイ基
板上のゲート配線端子部の製造工程を示す平面図および
断面図である。図において、30はゲート配線端子部2
5の層間絶縁膜10に設けられたコンタクトホール、3
1はゲート配線端子部25に形成されたソース電極およ
びドレイン電極構成材料による端子である。なお、図3
6および図37と同一部分については同符号を付し説明
を省略する。
Embodiment 12 FIG. 38 and 39 are a plan view and a cross-sectional view showing a step of manufacturing a gate wiring terminal portion on an array substrate of a liquid crystal display according to Embodiment 12 of the present invention. In the figure, reference numeral 30 denotes a gate wiring terminal 2
5 contact holes provided in the interlayer insulating film 10;
Reference numeral 1 denotes a terminal formed of the source electrode and drain electrode constituent materials formed on the gate wiring terminal portion 25. Note that FIG.
6 and FIG. 37 are denoted by the same reference numerals and description thereof is omitted.

【0064】次に、本実施の形態による液晶表示装置の
アレイ基板上のゲート配線端子部の製造方法について説
明する。実施の形態1と同様の方法により、透明絶縁性
基板1上にAlからなるゲート配線2形成と同時にゲー
ト配線端子26を形成する。続いて、ゲート絶縁膜4、
半導体層5およびコンタクト層6を形成後、ドライエッ
チング法によりゲート配線端子部25の半導体層5およ
びコンタクト層6を除去する。続いて、ゲート配線端子
26上のゲート絶縁膜4に開口部28を形成する(図3
8−aおよび図39−a)。次に、図38−bおよび図
39−bに示すように、ソース電極およびドレイン電極
(図示せず)としてIr/Al/Crを成膜後、エッチ
ングにより、ゲート配線端子部25にソース電極および
ドレイン電極構成材料により形成された端子31を形成
する。次に、図38−cおよび38−cに示すように、
樹脂を塗布し、写真製版法を用いてゲート配線端子部2
5にコンタクトホール30を形成後、焼成して層間絶縁
膜10を形成する。次に、図38−dおよび39−dに
示すように、画素電極を構成するITO膜を成膜後、ド
ライエッチング法を用いて、ゲート配線端子部25にI
TO膜による端子29を形成する。以上の工程により、
表面層がITO膜により構成されたゲート配線端子部2
5が形成される。
Next, a method of manufacturing the gate wiring terminal portion on the array substrate of the liquid crystal display device according to the present embodiment will be described. By the same method as in the first embodiment, the gate wiring terminal 26 is formed on the transparent insulating substrate 1 simultaneously with the formation of the gate wiring 2 made of Al. Subsequently, the gate insulating film 4,
After forming the semiconductor layer 5 and the contact layer 6, the semiconductor layer 5 and the contact layer 6 of the gate wiring terminal portion 25 are removed by a dry etching method. Subsequently, an opening 28 is formed in the gate insulating film 4 on the gate wiring terminal 26 (FIG. 3).
8-a and FIG. 39-a). Next, as shown in FIG. 38-b and FIG. 39-b, after a film of Ir / Al / Cr is formed as a source electrode and a drain electrode (not shown), the source electrode and the gate electrode terminal portion 25 are formed by etching. A terminal 31 made of a drain electrode constituent material is formed. Next, as shown in FIGS. 38-c and 38-c,
A resin is applied, and the gate wiring terminal 2 is formed by photolithography.
After forming a contact hole 30 in 5, baking is performed to form an interlayer insulating film 10. Next, as shown in FIGS. 38-d and 39-d, after forming an ITO film forming a pixel electrode, the gate wiring terminal portion 25 is formed on the gate wiring terminal portion 25 by dry etching.
A terminal 29 made of a TO film is formed. Through the above steps,
Gate wiring terminal 2 whose surface layer is formed of an ITO film
5 are formed.

【0065】なお、層間絶縁膜10の下層にSiNから
なる絶縁膜を成膜し、層間絶縁膜のパターニング時もし
くはSiN成膜後にコンタクトホールを形成する工程を
含んでもよい。また、ゲート配線端子部25の層間絶縁
膜10のコンタクトホール30に形成されたITO膜を
エッチング時に除去し、他の金属もしくは導電体樹脂に
よりゲート配線端子26と層間絶縁膜10上に形成され
たITO膜の電気的接続を行ってもよい。
Note that a step of forming an insulating film made of SiN below the interlayer insulating film 10 and forming a contact hole at the time of patterning the interlayer insulating film or after forming the SiN may be included. Further, the ITO film formed in the contact hole 30 of the interlayer insulating film 10 in the gate wiring terminal portion 25 was removed at the time of etching, and was formed on the gate wiring terminal 26 and the interlayer insulating film 10 with another metal or a conductive resin. The electrical connection of the ITO film may be made.

【0066】本実施の形態によれば、ゲート配線端子2
6をAlを用いて形成する場合においても、ゲート配線
端子26上に、ソース電極およびドレイン電極を構成す
る酸化膜が導電性を有する金属を用いて端子を形成し、
次にゲート配線端子部25の表面層として画素電極を構
成するITO膜を採用することにより、端子取り出しに
おいて、良好なコンタクトを得ることができる
According to the present embodiment, the gate wiring terminal 2
In the case where Al is formed using Al, a terminal is formed on the gate wiring terminal 26 using a metal having an oxide film constituting a source electrode and a drain electrode having conductivity,
Next, by using an ITO film constituting a pixel electrode as a surface layer of the gate wiring terminal portion 25, a good contact can be obtained in terminal extraction.

【0067】[0067]

【発明の効果】以上のように、この発明によれば、ドレ
イン電極を酸化膜が導電性を有する金属で形成する、も
しくは、画素電極を構成する透明導電膜(ITO)の成
膜時にドレイン電極が表面に露出しない製造工程を採用
することにより、ドレイン電極と画素電極とのコンタク
ト抵抗を増大させず、コンタクト不良による画素欠陥の
発生を防止することができる。また、ドレイン電極に、
画素電極とのコンタクト部形成のために異なる層構成を
有する領域を設けなくてもよく、ソース電極およびドレ
イン電極を一回のパターニング工程で形成できるため、
生産性が向上すると共に、コンタクト部を含むドレイン
電極の面積を縮小できるため、ドレイン電極を小型化で
き、開口率を向上させることができる。また、ドレイン
電極と画素電極のコンタクト部に導電性樹脂を充填し、
平坦化をはかることにより、配向不良を低減することが
できる。また、ソース電極およびドレイン電極の下層に
ITO膜を用いないため、ITO膜に対するエッチング
液によるゲート配線への悪影響を防止することができ
る。また、ゲート配線が形成されている層から離れた層
でのITO膜のエッチングには、ドライエッチング法の
他にウェットエッチング法を用いることができ、製造工
程の自由度が高くなる。また、ソース配線端子部、およ
びゲート配線端子部においても、上記ドレイン電極と同
じ層構成あるいは同様の製造工程を採用することによ
り、端子取り出しにおいて、良好なコンタクトを得るこ
とができる。
As described above, according to the present invention, the drain electrode is formed of a metal whose oxide film has conductivity, or the drain electrode is formed at the time of forming the transparent conductive film (ITO) constituting the pixel electrode. By adopting a manufacturing process in which is not exposed to the surface, the contact resistance between the drain electrode and the pixel electrode is not increased, and the occurrence of pixel defects due to poor contact can be prevented. Also, for the drain electrode,
It is not necessary to provide a region having a different layer structure for forming a contact portion with the pixel electrode, and the source electrode and the drain electrode can be formed in one patterning step.
Since the productivity is improved and the area of the drain electrode including the contact portion can be reduced, the size of the drain electrode can be reduced, and the aperture ratio can be improved. Also, a conductive resin is filled into a contact portion between the drain electrode and the pixel electrode,
By performing the planarization, poor orientation can be reduced. Further, since an ITO film is not used as a lower layer of the source electrode and the drain electrode, an adverse effect on the gate wiring due to an etchant for the ITO film can be prevented. In addition, in order to etch the ITO film in a layer apart from the layer where the gate wiring is formed, a wet etching method can be used in addition to the dry etching method, so that the degree of freedom of the manufacturing process is increased. Also, in the source wiring terminal portion and the gate wiring terminal portion, by adopting the same layer configuration or the same manufacturing process as that of the drain electrode, a good contact can be obtained in terminal extraction.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
FIG. 1 is a plan view showing a step of manufacturing an array substrate of a liquid crystal display device according to Embodiment 1 of the present invention.

【図2】 この発明の実施の形態1による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
FIG. 2 is a cross-sectional view showing a step of manufacturing an array substrate of the liquid crystal display device according to Embodiment 1 of the present invention.

【図3】 この発明の実施の形態1による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
FIG. 3 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display device according to the first embodiment of the present invention.

【図4】 この発明の実施の形態1による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
FIG. 4 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display device according to the first embodiment of the present invention.

【図5】 この発明の実施の形態1による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
FIG. 5 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the first embodiment of the present invention.

【図6】 この発明の実施の形態1による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
FIG. 6 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display device according to the first embodiment of the present invention.

【図7】 この発明の実施の形態1による液晶表示装置
の製造工程の一部を示すフロー図である。
FIG. 7 is a flowchart showing a part of the manufacturing process of the liquid crystal display device according to the first embodiment of the present invention.

【図8】 この発明の実施の形態1による液晶表示装置
の製造工程の一部を示すフロー図である。
FIG. 8 is a flowchart showing a part of the manufacturing process of the liquid crystal display device according to the first embodiment of the present invention.

【図8】 この発明の実施の形態1による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
FIG. 8 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display device according to the first embodiment of the present invention.

【図9】 この発明の実施の形態2による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
FIG. 9 is a plan view showing a step of manufacturing an array substrate of the liquid crystal display device according to the second embodiment of the present invention.

【図10】 この発明の実施の形態2による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 10 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the second embodiment of the present invention.

【図11】 この発明の実施の形態3による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 11 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display device according to the third embodiment of the present invention.

【図12】 この発明の実施の形態3による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 12 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the third embodiment of the present invention.

【図13】 この発明の実施の形態4による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 13 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the fourth embodiment of the present invention.

【図14】 この発明の実施の形態4による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 14 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the fourth embodiment of the present invention.

【図15】 この発明の実施の形態5による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 15 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the fifth embodiment of the present invention.

【図16】 この発明の実施の形態5による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 16 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the fifth embodiment of the present invention.

【図17】 この発明の実施の形態6による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 17 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the sixth embodiment of the present invention.

【図18】 この発明の実施の形態6による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 18 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the sixth embodiment of the present invention.

【図19】 この発明の実施の形態6による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 19 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the sixth embodiment of the present invention.

【図20】 この発明の実施の形態6による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 20 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the sixth embodiment of the present invention.

【図21】 この発明の実施の形態7による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 21 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display device according to the seventh embodiment of the present invention.

【図22】 この発明の実施の形態7による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 22 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the seventh embodiment of the present invention.

【図23】 この発明の実施の形態7による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 23 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display device according to the seventh embodiment of the present invention.

【図24】 この発明の実施の形態7による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 24 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the seventh embodiment of the present invention.

【図25】 この発明の実施の形態7による液晶表示装
置の製造工程の一部を示すフロー図である。
FIG. 25 is a flowchart showing a part of the manufacturing process of the liquid crystal display device according to the seventh embodiment of the present invention.

【図26】 この発明の実施の形態8による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 26 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the eighth embodiment of the present invention.

【図27】 この発明の実施の形態8による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 27 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the eighth embodiment of the present invention.

【図28】 この発明の実施の形態8による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 28 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the eighth embodiment of the present invention.

【図29】 この発明の実施の形態8による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 29 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the eighth embodiment of the present invention.

【図30】 この発明の実施の形態8による液晶表示装
置の製造工程の一部を示すフロー図である。
FIG. 30 is a flowchart showing a part of the manufacturing process of the liquid crystal display device according to the eighth embodiment of the present invention.

【図31】 この発明の実施の形態9による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 31 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the ninth embodiment of the present invention.

【図32】 この発明の実施の形態9による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 32 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display device according to Embodiment 9 of the present invention.

【図33】 この発明の実施の形態9による液晶表示装
置の製造工程の一部を示すフロー図である。
FIG. 33 is a flowchart showing a part of the manufacturing process of the liquid crystal display device according to Embodiment 9 of the present invention.

【図34】 この発明の実施の形態10による液晶表示
装置のアレイ基板の製造工程を示す平面図である。
FIG. 34 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the tenth embodiment of the present invention.

【図35】 この発明の実施の形態10による液晶表示
装置のアレイ基板の製造工程を示す断面図である。
FIG. 35 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the tenth embodiment of the present invention.

【図36】 この発明の実施の形態11による液晶表示
装置のアレイ基板の製造工程を示す平面図である。
FIG. 36 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display device according to the eleventh embodiment of the present invention.

【図37】 この発明の実施の形態11による液晶表示
装置のアレイ基板の製造工程を示す断面図である。
FIG. 37 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the eleventh embodiment of the present invention.

【図38】 この発明の実施の形態12による液晶表示
装置のアレイ基板の製造工程を示す平面図である。
FIG. 38 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the twelfth embodiment of the present invention.

【図39】 この発明の実施の形態12による液晶表示
装置のアレイ基板の製造工程を示す断面図である。
FIG. 39 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the twelfth embodiment of the present invention.

【図40】 従来のこの種液晶表示装置のアレイ基板の
製造工程を示す平面図である。
FIG. 40 is a plan view showing a manufacturing process of an array substrate of this type of conventional liquid crystal display device.

【図41】 従来の液晶表示装置のアレイ基板の製造工
程を示す断面図である。
FIG. 41 is a cross-sectional view showing a step of manufacturing an array substrate of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 透明絶縁性基板、2 ゲート配線、3 ゲート電
極、4 ゲート絶縁膜、5 半導体層(i層a−S
i)、6 コンタクト層(n層a−Si)、7 ソース
配線、8 ソース電極、9 ドレイン電極、10 層間
絶縁膜、11 コンタクトホール、12 画素電極、1
7 金属膜、18 導電性樹脂、19 ソース配線端子
部、20 ソース配線端子、21 開口部、22 IT
O膜、23 コンタクトホール、24 ITO膜による
端子、25 ゲート配線端子部、26 ゲート配線端
子、27 開口部、28 開口部、29 ITO膜によ
る端子、30 コンタクトホール、31 端子。
DESCRIPTION OF SYMBOLS 1 Transparent insulating substrate, 2 gate wiring, 3 gate electrodes, 4 gate insulating films, 5 semiconductor layers (i-layer a-S
i), 6 contact layers (n-layer a-Si), 7 source wirings, 8 source electrodes, 9 drain electrodes, 10 interlayer insulating films, 11 contact holes, 12 pixel electrodes, 1
7 metal film, 18 conductive resin, 19 source wiring terminal, 20 source wiring terminal, 21 opening, 22 IT
O film, 23 contact holes, 24 ITO film terminals, 25 gate wiring terminal portions, 26 gate wiring terminals, 27 openings, 28 openings, 29 ITO film terminals, 30 contact holes, 31 terminals.

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成9年6月3日[Submission date] June 3, 1997

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Correction target item name] Brief description of drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
FIG. 1 is a plan view showing a step of manufacturing an array substrate of a liquid crystal display device according to Embodiment 1 of the present invention.

【図2】 この発明の実施の形態1による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
FIG. 2 is a cross-sectional view showing a step of manufacturing an array substrate of the liquid crystal display device according to Embodiment 1 of the present invention.

【図3】 この発明の実施の形態1による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
FIG. 3 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display device according to the first embodiment of the present invention.

【図4】 この発明の実施の形態1による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
FIG. 4 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display device according to the first embodiment of the present invention.

【図5】 この発明の実施の形態1による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
FIG. 5 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the first embodiment of the present invention.

【図6】 この発明の実施の形態1による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
FIG. 6 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display device according to the first embodiment of the present invention.

【図7】 この発明の実施の形態1による液晶表示装置
の製造工程の一部を示すフロー図である。
FIG. 7 is a flowchart showing a part of the manufacturing process of the liquid crystal display device according to the first embodiment of the present invention.

【図8】 この発明の実施の形態1による液晶表示装置
の製造工程の一部を示すフロー図である。
FIG. 8 is a flowchart showing a part of the manufacturing process of the liquid crystal display device according to the first embodiment of the present invention.

図9】 この発明の実施の形態2による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
9 is a plan view showing a manufacturing process of the array substrate of a liquid crystal display device according to a second embodiment of the present invention.

【図10】 この発明の実施の形態2による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 10 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the second embodiment of the present invention.

【図11】 この発明の実施の形態3による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 11 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display device according to the third embodiment of the present invention.

【図12】 この発明の実施の形態3による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 12 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the third embodiment of the present invention.

【図13】 この発明の実施の形態4による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 13 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the fourth embodiment of the present invention.

【図14】 この発明の実施の形態4による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 14 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the fourth embodiment of the present invention.

【図15】 この発明の実施の形態5による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 15 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the fifth embodiment of the present invention.

【図16】 この発明の実施の形態5による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 16 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the fifth embodiment of the present invention.

【図17】 この発明の実施の形態6による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 17 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the sixth embodiment of the present invention.

【図18】 この発明の実施の形態6による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 18 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the sixth embodiment of the present invention.

【図19】 この発明の実施の形態6による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 19 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the sixth embodiment of the present invention.

【図20】 この発明の実施の形態6による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 20 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the sixth embodiment of the present invention.

【図21】 この発明の実施の形態7による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 21 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display device according to the seventh embodiment of the present invention.

【図22】 この発明の実施の形態7による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 22 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the seventh embodiment of the present invention.

【図23】 この発明の実施の形態7による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 23 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display device according to the seventh embodiment of the present invention.

【図24】 この発明の実施の形態7による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 24 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the seventh embodiment of the present invention.

【図25】 この発明の実施の形態7による液晶表示装
置の製造工程の一部を示すフロー図である。
FIG. 25 is a flowchart showing a part of the manufacturing process of the liquid crystal display device according to the seventh embodiment of the present invention.

【図26】 この発明の実施の形態8による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 26 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the eighth embodiment of the present invention.

【図27】 この発明の実施の形態8による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 27 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the eighth embodiment of the present invention.

【図28】 この発明の実施の形態8による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 28 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the eighth embodiment of the present invention.

【図29】 この発明の実施の形態8による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 29 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the eighth embodiment of the present invention.

【図30】 この発明の実施の形態8による液晶表示装
置の製造工程の一部を示すフロー図である。
FIG. 30 is a flowchart showing a part of the manufacturing process of the liquid crystal display device according to the eighth embodiment of the present invention.

【図31】 この発明の実施の形態9による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
FIG. 31 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the ninth embodiment of the present invention.

【図32】 この発明の実施の形態9による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
FIG. 32 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display device according to Embodiment 9 of the present invention.

【図33】 この発明の実施の形態9による液晶表示装
置の製造工程の一部を示すフロー図である。
FIG. 33 is a flowchart showing a part of the manufacturing process of the liquid crystal display device according to Embodiment 9 of the present invention.

【図34】 この発明の実施の形態10による液晶表示
装置のアレイ基板の製造工程を示す平面図である。
FIG. 34 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the tenth embodiment of the present invention.

【図35】 この発明の実施の形態10による液晶表示
装置のアレイ基板の製造工程を示す断面図である。
FIG. 35 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the tenth embodiment of the present invention.

【図36】 この発明の実施の形態11による液晶表示
装置のアレイ基板の製造工程を示す平面図である。
FIG. 36 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display device according to the eleventh embodiment of the present invention.

【図37】 この発明の実施の形態11による液晶表示
装置のアレイ基板の製造工程を示す断面図である。
FIG. 37 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the eleventh embodiment of the present invention.

【図38】 この発明の実施の形態12による液晶表示
装置のアレイ基板の製造工程を示す平面図である。
FIG. 38 is a plan view showing a step of manufacturing the array substrate of the liquid crystal display according to the twelfth embodiment of the present invention.

【図39】 この発明の実施の形態12による液晶表示
装置のアレイ基板の製造工程を示す断面図である。
FIG. 39 is a cross-sectional view showing a step of manufacturing the array substrate of the liquid crystal display according to the twelfth embodiment of the present invention.

【図40】 従来のこの種液晶表示装置のアレイ基板の
製造工程を示す平面図である。
FIG. 40 is a plan view showing a manufacturing process of an array substrate of this type of conventional liquid crystal display device.

【図41】 従来の液晶表示装置のアレイ基板の製造工
程を示す断面図である。
FIG. 41 is a cross-sectional view showing a step of manufacturing an array substrate of a conventional liquid crystal display device.

【符号の説明】 1 透明絶縁性基板、2 ゲート配線、3 ゲート電
極、4 ゲート絶縁膜、5 半導体層(i層a−S
i)、6 コンタクト層(n層a−Si)、7 ソース
配線、8 ソース電極、9 ドレイン電極、10 層間
絶縁膜、11 コンタクトホール、12 画素電極、1
7 金属膜、18 導電性樹脂、19 ソース配線端子
部、20 ソース配線端子、21 開口部、22 IT
O膜、23 コンタクトホール、24 ITO膜による
端子、25 ゲート配線端子部、26 ゲート配線端
子、27 開口部、28 開口部、29 ITO膜によ
る端子、30 コンタクトホール、31 端子。
[Description of Symbols] 1 transparent insulating substrate, 2 gate wiring, 3 gate electrode, 4 gate insulating film, 5 semiconductor layer (i-layer a-S)
i), 6 contact layers (n-layer a-Si), 7 source wirings, 8 source electrodes, 9 drain electrodes, 10 interlayer insulating films, 11 contact holes, 12 pixel electrodes, 1
7 metal film, 18 conductive resin, 19 source wiring terminal, 20 source wiring terminal, 21 opening, 22 IT
O film, 23 contact holes, 24 ITO film terminals, 25 gate wiring terminal portions, 26 gate wiring terminals, 27 openings, 28 openings, 29 ITO film terminals, 30 contact holes, 31 terminals.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 和式 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Kazuki Inoue 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 透明絶縁性基板と、制御電極および制御
電極配線と、半導体層と、上記制御電極および制御電極
配線と上記半導体層の間に形成された絶縁膜と、酸化膜
が導電性を有する金属により形成され、上記半導体層と
共に半導体素子を構成する第一の電極、第一の電極配線
および第二の電極と、上記第一の電極、第一の電極配線
および第二の電極上に形成された層間絶縁膜と、上記制
御電極、制御電極配線および上記第一の電極、第一の電
極配線、第二の電極より上層に形成され、上記層間絶縁
膜に設けられたコンタクトホールを介して上記第二の電
極と電気的に接続された透明導電膜よりなる画素電極を
有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。
1. A transparent insulating substrate, a control electrode and a control electrode wiring, a semiconductor layer, an insulating film formed between the control electrode and the control electrode wiring and the semiconductor layer, and an oxide film having conductivity. A first electrode, a first electrode wiring and a second electrode, which are formed of a metal having a semiconductor element together with the semiconductor layer, on the first electrode, the first electrode wiring and the second electrode; The formed interlayer insulating film, the control electrode, the control electrode wiring and the first electrode, the first electrode wiring, formed in a layer above the second electrode, via a contact hole provided in the interlayer insulating film A first substrate having a pixel electrode made of a transparent conductive film electrically connected to the second electrode, and a second substrate sandwiching a liquid crystal material with the first substrate. Liquid crystal display.
【請求項2】 透明絶縁性基板と、制御電極および制御
電極配線と、半導体層と、上記制御電極および制御電極
配線と上記半導体層の間に形成された絶縁膜と、酸化膜
が導電性を有する金属により表面層が形成され、上記半
導体層と共に半導体素子を構成する第一の電極、第一の
電極配線および第二の電極と、上記第一の電極、第一の
電極配線および第二の電極上に形成された層間絶縁膜
と、上記制御電極、制御電極配線および上記第一の電
極、第一の電極配線、第二の電極より上層に形成され、
上記層間絶縁膜に設けられたコンタクトホールを介して
上記第二の電極と電気的に接続された透明導電膜よりな
る画素電極を有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。
2. A transparent insulating substrate, a control electrode and a control electrode wiring, a semiconductor layer, an insulating film formed between the control electrode and the control electrode wiring and the semiconductor layer, and an oxide film having conductivity. A surface layer is formed of a metal having a first electrode, a first electrode wiring and a second electrode that constitute a semiconductor element together with the semiconductor layer, and the first electrode, the first electrode wiring and the second electrode. An interlayer insulating film formed on the electrode, the control electrode, the control electrode wiring and the first electrode, the first electrode wiring, formed above the second electrode,
A first substrate having a pixel electrode made of a transparent conductive film electrically connected to the second electrode via a contact hole provided in the interlayer insulating film; and a liquid crystal material sandwiched between the first substrate and the first substrate. A liquid crystal display device comprising a second substrate.
【請求項3】 第一の電極、第一の電極配線および第二
の電極を構成する酸化膜が導電性を有する金属は、I
r、Nb、Os、Re、RhおよびRuのいずれかであ
ることを特徴とする請求項1または請求項2記載の液晶
表示装置。
3. The metal having a conductive property in an oxide film forming the first electrode, the first electrode wiring, and the second electrode is I
The liquid crystal display device according to claim 1, wherein the liquid crystal display device is any one of r, Nb, Os, Re, Rh, and Ru.
【請求項4】 透明絶縁性基板と、制御電極および制御
電極配線と、半導体層と、上記制御電極および制御電極
配線と上記半導体層の間に形成された絶縁膜と、表面層
が導電性酸化膜である多層構造を有し、上記半導体層と
共に半導体素子を構成する第一の電極、第一の電極配線
および第二の電極と、上記第一の電極、第一の電極配線
および第二の電極上に形成された層間絶縁膜と、上記制
御電極、制御電極配線および上記第一の電極、第一の電
極配線、第二の電極より上層に形成され、上記層間絶縁
膜に設けられたコンタクトホールを介して上記第二の電
極と電気的に接続された透明導電膜よりなる画素電極を
有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。
4. A transparent insulating substrate, a control electrode and a control electrode wiring, a semiconductor layer, an insulating film formed between the control electrode and the control electrode wiring and the semiconductor layer, and a surface layer formed of a conductive oxide. A first electrode, a first electrode wiring and a second electrode which constitute a semiconductor element together with the semiconductor layer, having a multilayer structure which is a film, and the first electrode, the first electrode wiring and the second electrode An interlayer insulating film formed on the electrode, a contact formed on the control electrode, the control electrode wiring and the first electrode, the first electrode wiring, the second electrode, and provided on the interlayer insulating film; A first substrate having a pixel electrode made of a transparent conductive film electrically connected to the second electrode via a hole, comprising a second substrate sandwiching a liquid crystal material together with the first substrate; Characteristic liquid crystal display device.
【請求項5】 第一の電極、第一の電極配線および第二
の電極を構成する導電性酸化膜は、IrO2 、NbO、
OsO2 、ReO2 、ReO3 、RhO2 、RuO2
MoO2 、Ti4 7 、VO2 およびCrO2 のいずれ
かによる金属膜であることを特徴とする請求項4記載の
液晶表示装置。
5. The conductive oxide film forming the first electrode, the first electrode wiring, and the second electrode includes IrO 2 , NbO,
OsO 2 , ReO 2 , ReO 3 , RhO 2 , RuO 2 ,
MoO 2, Ti 4 O 7, a liquid crystal display device according to claim 4, characterized in that the metal film according to any of the VO 2 and CrO 2.
【請求項6】 透明絶縁性基板と、制御電極および制御
電極配線と、半導体層と、上記制御電極および制御電極
配線と上記半導体層の間に形成された絶縁膜と、表面層
に透明導電膜、上記表面層の下層に透明導電膜の還元金
属膜を有する多層膜構造を有し、上記半導体層と共に半
導体素子を構成する第一の電極、第一の電極配線および
第二の電極と、上記第一の電極、第一の電極配線および
第二の電極上に形成された層間絶縁膜と、上記制御電
極、制御電極配線および上記第一の電極、第一の電極配
線、第二の電極より上層に形成され、上記層間絶縁膜に
設けられたコンタクトホールを介して上記第二の電極と
電気的に接続された透明導電膜よりなる画素電極を有す
る第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。
6. A transparent insulating substrate, a control electrode and a control electrode wiring, a semiconductor layer, an insulating film formed between the control electrode and the control electrode wiring and the semiconductor layer, and a transparent conductive film on a surface layer A first electrode, a first electrode wiring and a second electrode, having a multilayer structure having a reduced metal film of a transparent conductive film below the surface layer, and forming a semiconductor element together with the semiconductor layer; The first electrode, the interlayer insulating film formed on the first electrode wiring and the second electrode, and the control electrode, the control electrode wiring and the first electrode, the first electrode wiring, the second electrode A first substrate having a pixel electrode made of a transparent conductive film formed in an upper layer and electrically connected to the second electrode via a contact hole provided in the interlayer insulating film, together with the first substrate A second substrate for holding the liquid crystal material The liquid crystal display device, characterized in that.
【請求項7】 第一の電極、第一の電極配線および第二
の電極を構成する透明導電膜の還元金属膜は、In、S
nおよびZnのいずれかによる金属膜であることを特徴
とする請求項6記載の液晶表示装置。
7. The reduced metal film of the transparent conductive film constituting the first electrode, the first electrode wiring, and the second electrode is formed of In, S
7. The liquid crystal display device according to claim 6, wherein the liquid crystal display device is a metal film made of one of n and Zn.
【請求項8】 透明絶縁性基板と、制御電極および制御
電極配線と、半導体層と、上記制御電極および制御電極
配線と上記半導体層の間に形成された絶縁膜と、上記半
導体層と共に半導体素子を構成する第一の電極、第一の
電極配線および第二の電極と、上記第一の電極、第一の
電極配線および第二の電極上に形成された層間絶縁膜
と、上記制御電極、制御電極配線および上記第一の電
極、第一の電極配線、第二の電極より上層に形成され、
かつ上記層間絶縁膜上に形成された透明導電膜からなる
画素電極と、上記画素電極形成後に上記層間絶縁膜に設
けられ、内壁に導電膜が形成もしくは内部に導電性樹脂
が充填されたコンタクトホールを有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備え、 上記コンタクトホール内壁に形成された金属膜もしくは
上記コンタクトホールに充填された導電性樹脂を介して
上記第二の電極と画素電極を電気的に接続することを特
徴とする液晶表示装置。
8. A transparent insulating substrate, a control electrode and control electrode wiring, a semiconductor layer, an insulating film formed between the control electrode and control electrode wiring and the semiconductor layer, and a semiconductor element together with the semiconductor layer. A first electrode, a first electrode wiring and a second electrode, and the first electrode, an interlayer insulating film formed on the first electrode wiring and the second electrode, the control electrode, The control electrode wiring and the first electrode, the first electrode wiring, formed in a layer above the second electrode,
A pixel electrode made of a transparent conductive film formed on the interlayer insulating film; and a contact hole provided in the interlayer insulating film after the formation of the pixel electrode, wherein a conductive film is formed on the inner wall or a conductive resin is filled therein. A first substrate having a second substrate sandwiching a liquid crystal material together with the first substrate, and a metal film formed on an inner wall of the contact hole or a conductive resin filled in the contact hole. A liquid crystal display device, wherein a second electrode and a pixel electrode are electrically connected.
【請求項9】 透明絶縁性基板上に制御電極および制御
電極配線を形成する工程と、 上記制御電極および制御電極配線上に絶縁膜を形成する
工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層上に酸化膜が導電性を有する金属を成膜
し、エッチングして第一の電極、第一の電極配線および
第二の電極を形成する工程と、 上記第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を形成する工程と、 上記第二の電極上の上記層間絶縁膜に写真製版法を用い
てコンタクトホールを形成する工程と、 上記層間絶縁膜上に透明導電膜を成膜し、エッチングし
て上記層間絶縁膜に設けられた上記コンタクトホールを
介して上記第二の電極と電気的に接続された画素電極を
形成する工程を含むことを特徴とする液晶表示装置の製
造方法。
9. A step of forming a control electrode and a control electrode wiring on a transparent insulating substrate, a step of forming an insulating film on the control electrode and the control electrode wiring, and a step of interposing the insulating film on the control electrode. Forming a semiconductor layer, and forming a first electrode, a first electrode wiring and a second electrode by forming an oxide film on the semiconductor layer to form a metal having conductivity, and etching the semiconductor layer. Forming an interlayer insulating film on the first electrode, the first electrode wiring, and the second electrode; and forming a contact hole in the interlayer insulating film on the second electrode by photolithography. Forming a transparent conductive film on the interlayer insulating film, etching and forming a pixel electrode electrically connected to the second electrode through the contact hole provided in the interlayer insulating film. Characterized by including the step of forming Of manufacturing a liquid crystal display device.
【請求項10】 透明絶縁性基板上に制御電極および制
御電極配線を形成する工程と、 上記制御電極および制御電極配線上に絶縁膜を形成する
工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層上に表面層として酸化膜が導電性を有する
金属膜を有する多層膜を成膜し、多層膜を同時にエッチ
ングして第一の電極、第一の電極配線および第二の電極
を形成する工程と、 上記第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を形成する工程と、 上記層間絶縁膜に写真製版法を用いてコンタクトホール
を形成する工程と、 上記層間絶縁膜上に透明導電膜を成膜し、エッチングし
て上記層間絶縁膜に設けられた上記コンタクトホールを
介して上記第二の電極と電気的に接続された画素電極を
形成する工程を含むことを特徴とする液晶表示装置の製
造方法。
10. A step of forming a control electrode and a control electrode wiring on a transparent insulating substrate; a step of forming an insulating film on the control electrode and the control electrode wiring; and a step of interposing the insulating film on the control electrode. Forming a semiconductor layer by forming a multilayer film having a metal film having an oxide film as a surface layer on the semiconductor layer, and simultaneously etching the multilayer film to form a first electrode and a first electrode. A step of forming an electrode wiring and a second electrode; a step of forming an interlayer insulating film on the first electrode, the first electrode wiring and the second electrode; and using a photoengraving method for the interlayer insulating film. Forming a transparent conductive film on the interlayer insulating film, etching and electrically connecting to the second electrode through the contact hole provided in the interlayer insulating film. Formed pixel electrode A method for manufacturing a liquid crystal display device, comprising the steps of:
【請求項11】 透明絶縁性基板上に制御電極および制
御電極配線を形成する工程と、 上記制御電極および制御電極配線上に絶縁膜を形成する
工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層上に金属膜を成膜し、同時にエッチングし
て第一の電極、第一の電極配線および第二の電極を形成
する工程と、 上記第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を形成する工程と、 上記層間絶縁膜上に透明導電膜を成膜し、エッチングし
て画素電極を形成する工程と、 上記第二の電極上の上記層間絶縁膜および上記透明導電
膜にコンタクトホールを形成する工程と、 上記コンタクトホール内壁に金属膜を形成、もしくは上
記コンタクトホール内に導電性樹脂を充填して、上記第
二の電極と上記画素電極を電気的に接続する工程を含む
ことを特徴とする液晶表示装置の製造方法。
11. A step of forming a control electrode and a control electrode wiring on a transparent insulating substrate, a step of forming an insulating film on the control electrode and the control electrode wiring, and a step of interposing the insulating film on the control electrode. Forming a metal layer on the semiconductor layer, and simultaneously etching to form a first electrode, a first electrode wiring, and a second electrode; A step of forming an interlayer insulating film on the electrode, the first electrode wiring, and the second electrode; a step of forming a transparent conductive film on the interlayer insulating film and etching to form a pixel electrode; Forming a contact hole in the interlayer insulating film and the transparent conductive film on the second electrode, forming a metal film on the inner wall of the contact hole, or filling the contact hole with a conductive resin, Electrodes and Method of manufacturing a liquid crystal display device which comprises a step of electrically connecting the serial pixel electrode.
【請求項12】 第一の電極は、第一の電極、第一の電
極配線および第二の電極を構成する金属膜により形成さ
れる端子部を有することを特徴とする請求項1〜8のい
ずれか一項記載の液晶表示装置。
12. The method according to claim 1, wherein the first electrode has a terminal portion formed by a metal film constituting the first electrode, the first electrode wiring, and the second electrode. The liquid crystal display device according to claim 1.
【請求項13】 第一の電極は、画素電極を構成する透
明導電膜により形成される端子部を有し、請求項9〜請
求項11のいずれか一項記載の第二の電極と画素電極と
の接続方法と同様の方法により第一の電極配線と上記透
明導電膜を電気的に接続することを特徴とする請求項1
〜8のいずれか一項記載の液晶表示装置。
13. The second electrode and the pixel electrode according to claim 9, wherein the first electrode has a terminal portion formed of a transparent conductive film forming a pixel electrode. 2. The method according to claim 1, wherein the first electrode wiring and the transparent conductive film are electrically connected by the same method as the method for connecting the first electrode wiring and the transparent conductive film.
The liquid crystal display device according to any one of claims 1 to 8.
【請求項14】 制御電極は、請求項1〜請求項7のい
ずれか一項記載の第一の電極および第二の電極と同じ構
成を有する膜により形成される端子部を有することを特
徴とする請求項1〜8のいずれか一項または請求項12
または請求項13記載の液晶表示装置。
14. The control electrode has a terminal portion formed by a film having the same configuration as the first electrode and the second electrode according to any one of claims 1 to 7. Any one of claims 1 to 8 or claim 12
14. A liquid crystal display device according to claim 13.
【請求項15】 制御電極は、画素電極を構成する透明
導電膜により形成される端子部を有し、請求項9〜請求
項11のいずれか一項記載の第二の電極と画素電極との
接続方法と同様の方法により請求項1〜請求項7のいず
れか一項記載の第一の電極および第二の電極と同じ構成
を有する制御電極配線と上記透明導電膜を電気的に接続
することを特徴とする請求項1〜8のいずれか一項また
は請求項12または請求項13記載の液晶表示装置。
15. The control electrode has a terminal portion formed of a transparent conductive film constituting a pixel electrode, and the control electrode is connected to the second electrode and the pixel electrode according to any one of claims 9 to 11. The control electrode wiring having the same configuration as the first electrode and the second electrode according to any one of claims 1 to 7 and the transparent conductive film are electrically connected by the same method as the connection method. The liquid crystal display device according to any one of claims 1 to 8, wherein the liquid crystal display device is a liquid crystal display device.
【請求項16】 制御電極は、画素電極を構成する透明
導電膜により形成される端子部を有し、上記制御電極配
線上に第一の電極配線を構成する金属膜を形成すると共
に、請求項9〜請求項11のいずれか一項記載の第二の
電極と画素電極との接続方法と同様の方法により上記第
一の電極配線を構成する金属膜を介して上記制御電極配
線と上記透明導電膜を電気的に接続することを特徴とす
る請求項1〜8のいずれか一項または請求項12または
請求項13記載の液晶表示装置。
16. The control electrode has a terminal portion formed by a transparent conductive film forming a pixel electrode, and a metal film forming a first electrode wiring is formed on the control electrode wiring. The control electrode wiring and the transparent conductive layer via a metal film constituting the first electrode wiring by a method similar to the method for connecting a second electrode and a pixel electrode according to any one of claims 9 to 11. 14. The liquid crystal display device according to claim 1, wherein the films are electrically connected.
JP10015697A 1997-04-17 1997-04-17 Liquid crystal display and its manufacture Pending JPH10293321A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10015697A JPH10293321A (en) 1997-04-17 1997-04-17 Liquid crystal display and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10015697A JPH10293321A (en) 1997-04-17 1997-04-17 Liquid crystal display and its manufacture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006321768A Division JP4606403B2 (en) 2006-11-29 2006-11-29 Manufacturing method of liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH10293321A true JPH10293321A (en) 1998-11-04

Family

ID=14266465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10015697A Pending JPH10293321A (en) 1997-04-17 1997-04-17 Liquid crystal display and its manufacture

Country Status (1)

Country Link
JP (1) JPH10293321A (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057260A (en) * 2003-07-22 2005-03-03 Nec Lcd Technologies Ltd Thin-film transistor circuit device, method for manufacturing the same, and liquid crystal display device using the same
KR100480333B1 (en) * 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 Array substrate for a liquid crystal display device and Method for fabricating of the same
KR100685418B1 (en) 2004-11-17 2007-02-22 삼성에스디아이 주식회사 Organic electro luminescence and method for fabricating of the same
KR100783702B1 (en) * 2001-04-16 2007-12-07 삼성전자주식회사 Thin film transistor array panel and method manufacturing the same
US7522243B2 (en) 2002-03-01 2009-04-21 Sharp Kabushiki Kaisha Display device and method for fabricating the display device
JP2009124152A (en) * 2007-11-14 2009-06-04 Samsung Electronics Co Ltd Array substrate and method of manufacturing the same
JP2010039097A (en) * 2008-08-04 2010-02-18 Konica Minolta Holdings Inc Method for manufacturing tft array substrate
JP2010113360A (en) * 2009-11-27 2010-05-20 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device, and semiconductor device
JP2010272663A (en) * 2009-05-21 2010-12-02 Sony Corp Thin film transistor, display device, and electronic apparatus
JP2011035388A (en) * 2009-07-10 2011-02-17 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2012134519A (en) * 2012-02-13 2012-07-12 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2014212337A (en) * 2014-06-30 2014-11-13 株式会社半導体エネルギー研究所 Semiconductor device
JP2014232824A (en) * 2013-05-30 2014-12-11 三菱電機株式会社 Thin-film transistor, substrate for display panel, display panel, display device, and method for manufacturing thin-film transistor
US9041875B2 (en) 1999-08-12 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP2021005733A (en) * 2008-11-21 2021-01-14 株式会社半導体エネルギー研究所 Semiconductor device
JP2022121445A (en) * 2008-10-24 2022-08-19 株式会社半導体エネルギー研究所 Semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282954A (en) * 1992-03-31 1993-10-29 Furukawa Electric Co Ltd:The Contact material
JPH07120789A (en) * 1993-10-28 1995-05-12 Hitachi Ltd Liquid crystal display device and its production
JPH07146491A (en) * 1993-11-24 1995-06-06 Sony Corp Semiconductor device for display element substrate
JPH0850304A (en) * 1994-08-05 1996-02-20 Toshiba Corp Liquid crystal display device
JPH0888330A (en) * 1994-09-16 1996-04-02 Toshiba Corp Semiconductor device and manufacture thereof
JPH0895085A (en) * 1994-09-29 1996-04-12 Sanyo Electric Co Ltd Semiconductor device, manufacture thereof, and display device
JPH095782A (en) * 1995-06-14 1997-01-10 Hitachi Ltd Tft panel for high-integration scale and large-area lcd display and its production as well as liquid crystal display device
JPH0990424A (en) * 1995-09-19 1997-04-04 Sony Corp Thin-film semiconductor device
JPH0990406A (en) * 1995-09-27 1997-04-04 Toshiba Corp Liquid crystal display device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282954A (en) * 1992-03-31 1993-10-29 Furukawa Electric Co Ltd:The Contact material
JPH07120789A (en) * 1993-10-28 1995-05-12 Hitachi Ltd Liquid crystal display device and its production
JPH07146491A (en) * 1993-11-24 1995-06-06 Sony Corp Semiconductor device for display element substrate
JPH0850304A (en) * 1994-08-05 1996-02-20 Toshiba Corp Liquid crystal display device
JPH0888330A (en) * 1994-09-16 1996-04-02 Toshiba Corp Semiconductor device and manufacture thereof
JPH0895085A (en) * 1994-09-29 1996-04-12 Sanyo Electric Co Ltd Semiconductor device, manufacture thereof, and display device
JPH095782A (en) * 1995-06-14 1997-01-10 Hitachi Ltd Tft panel for high-integration scale and large-area lcd display and its production as well as liquid crystal display device
JPH0990424A (en) * 1995-09-19 1997-04-04 Sony Corp Thin-film semiconductor device
JPH0990406A (en) * 1995-09-27 1997-04-04 Toshiba Corp Liquid crystal display device

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041875B2 (en) 1999-08-12 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US9640630B2 (en) 1999-08-12 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
KR100783702B1 (en) * 2001-04-16 2007-12-07 삼성전자주식회사 Thin film transistor array panel and method manufacturing the same
US7522243B2 (en) 2002-03-01 2009-04-21 Sharp Kabushiki Kaisha Display device and method for fabricating the display device
KR100480333B1 (en) * 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 Array substrate for a liquid crystal display device and Method for fabricating of the same
US6894760B2 (en) 2002-04-08 2005-05-17 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and manufacturing method thereof
JP2005057260A (en) * 2003-07-22 2005-03-03 Nec Lcd Technologies Ltd Thin-film transistor circuit device, method for manufacturing the same, and liquid crystal display device using the same
KR100685418B1 (en) 2004-11-17 2007-02-22 삼성에스디아이 주식회사 Organic electro luminescence and method for fabricating of the same
JP2009124152A (en) * 2007-11-14 2009-06-04 Samsung Electronics Co Ltd Array substrate and method of manufacturing the same
JP2010039097A (en) * 2008-08-04 2010-02-18 Konica Minolta Holdings Inc Method for manufacturing tft array substrate
JP2022121445A (en) * 2008-10-24 2022-08-19 株式会社半導体エネルギー研究所 Semiconductor device
US11374028B2 (en) 2008-11-21 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2021005733A (en) * 2008-11-21 2021-01-14 株式会社半導体エネルギー研究所 Semiconductor device
US11776967B2 (en) 2008-11-21 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010272663A (en) * 2009-05-21 2010-12-02 Sony Corp Thin film transistor, display device, and electronic apparatus
US10157936B2 (en) 2009-07-10 2018-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11374029B2 (en) 2009-07-10 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9490277B2 (en) 2009-07-10 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016192573A (en) * 2009-07-10 2016-11-10 株式会社半導体エネルギー研究所 Semiconductor device
US9754974B2 (en) 2009-07-10 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011035388A (en) * 2009-07-10 2011-02-17 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US10522568B2 (en) 2009-07-10 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8835920B2 (en) 2009-07-10 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10916566B2 (en) 2009-07-10 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9054138B2 (en) 2009-07-10 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010113360A (en) * 2009-11-27 2010-05-20 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device, and semiconductor device
JP2012134519A (en) * 2012-02-13 2012-07-12 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2014232824A (en) * 2013-05-30 2014-12-11 三菱電機株式会社 Thin-film transistor, substrate for display panel, display panel, display device, and method for manufacturing thin-film transistor
JP2014212337A (en) * 2014-06-30 2014-11-13 株式会社半導体エネルギー研究所 Semiconductor device

Similar Documents

Publication Publication Date Title
JPH10293321A (en) Liquid crystal display and its manufacture
US6771346B2 (en) Liquid crystal display and manufacturing method thereof
US6297519B1 (en) TFT substrate with low contact resistance and damage resistant terminals
US7190000B2 (en) Thin film transistor array panel and manufacturing method thereof
TWI495008B (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
JP2000199917A (en) Production of liquid crystal display device and the liquid crystal display device
KR100264112B1 (en) Active matrix panel and manufacturing method of the same
JPH11354812A (en) Thin-film transistor and manufacture thereof
JP4211855B2 (en) Liquid crystal display device and manufacturing method thereof
WO2003036728A1 (en) Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
WO1996014599A1 (en) Liquid crystal display
JP2008170664A (en) Liquid crystal display device and method for manufacturing the same
US7619695B2 (en) Liquid crystal display and manufacturing method therefor
JP2000221542A (en) Thin-film transistor substrate
US11302895B2 (en) Display substrate having separation pillar in the peripheral area, display apparatus, and method of fabricating display substrate having the same
JP4606403B2 (en) Manufacturing method of liquid crystal display device
JP2002229065A (en) Liquid crystal display and method of manufacturing the same
JP2937126B2 (en) Thin film transistor array substrate and method of manufacturing the same
CN111584523B (en) Array substrate, display panel and manufacturing method of array substrate
CN111584520B (en) Array substrate, display panel and manufacturing method of array substrate
JP4940926B2 (en) Liquid crystal display device and manufacturing method thereof
JPH08236777A (en) Semiconductor device
US20060033101A1 (en) Pixel structure and fabricating method thereof
JPH04253031A (en) Manufacture of liquid crystal display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090901