JP4606403B2 - Manufacturing method of liquid crystal display device - Google Patents
Manufacturing method of liquid crystal display device Download PDFInfo
- Publication number
- JP4606403B2 JP4606403B2 JP2006321768A JP2006321768A JP4606403B2 JP 4606403 B2 JP4606403 B2 JP 4606403B2 JP 2006321768 A JP2006321768 A JP 2006321768A JP 2006321768 A JP2006321768 A JP 2006321768A JP 4606403 B2 JP4606403 B2 JP 4606403B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- insulating film
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
この発明は、アクティブマトリクス型の液晶表示装置の製造方法に係わり、特にスイッチング素子として薄膜トランジスタ(以下、TFTと称する)を搭載したアクティブマトリクス型の液晶表示装置の製造方法に関するものである。 This invention relates to a method for manufacturing an active matrix liquid crystal display device, particularly a thin film transistor as a switching element (TFT) relates an active matrix method of manufacturing a liquid crystal display equipment of mounting the.
表示装置は、通常二枚の対向する透明絶縁性基板の間に液晶等の表示材料が挟持され、この表示材料に選択的に電圧を印加するよう構成されている。上記基板の少なくとも一方は、透明導電膜からなる画素電極、画素電極に所定の電圧を印加するための薄膜トランジスタ等のスイッチング素子、スイッチング素子に信号を与える信号配線が形成されたアレイ基板である。 The display device is usually configured such that a display material such as liquid crystal is sandwiched between two opposing transparent insulating substrates, and a voltage is selectively applied to the display material. At least one of the substrates is an array substrate on which a pixel electrode made of a transparent conductive film, a switching element such as a thin film transistor for applying a predetermined voltage to the pixel electrode, and a signal wiring for giving a signal to the switching element are formed.
図40および図41は、画素電極が薄膜トランジスタに信号を与えるゲート配線およびソース配線より液晶側の上層に形成された液晶表示装置のアレイ基板の製造工程を示す平面図および断面図である。
まず、図40−aおよび図41−aに示すように、透明絶縁性基板1上にゲート電極3を有するゲート配線2を形成する。次に、図40−bおよび図41−bに示すように、CVD法によりゲート絶縁膜4となるSiN、i層a−Si、n層a−Siを連続して成膜した後、ドライエッチング法を用いてi層a−Siおよびn層a−Siをパターニングし、ゲート電極3の上方の位置に半導体層(i層a−Si)5およびコンタクト層(n層a−Si)6を形成する。
40 and 41 are a plan view and a cross-sectional view showing the manufacturing process of the array substrate of the liquid crystal display device in which the pixel electrode is formed in the upper layer on the liquid crystal side than the gate wiring and the source wiring for giving a signal to the thin film transistor.
First, as shown in FIGS. 40A and 41A, the
次に、ソース電極8を有するソース配線7およびドレイン電極9を形成するために、図40−cおよび図41−cに示すように、ITO(Indium Tin Oxide)を成膜した後、パターニングしてソース配線7の下層7a、およびコンタクト層6上にソース電極8およびドレイン電極9の下層8a、9aを形成する。続いて、図40−dおよび図41−dに示すように、比抵抗が小さい金属を成膜した後、パターニングしてソース配線7、ソース電極8およびドレイン電極9の上層7b、8b、9bを形成する。ここで、ドレイン電極9の上層9bは、下層9a上の所定の領域にのみ形成され、下層9aと上層9bのパターン形状は同一ではないため、ソース配線7、ソース電極8およびドレイン電極9の下層7a、8a、9aと上層7b、8b、9bのパターニングは、各別に行う必要がある。その後、ソース電極8およびドレイン電極9に覆われていない部分のn層a−Siをエッチングする。
Next, in order to form the
次に、図40−eおよび図41−eに示すように、層間絶縁膜を塗布し、写真製版法を用いてドレイン電極9のITO膜からなる下層9a上にコンタクトホール11を形成後、焼成して層間絶縁層10を形成する。最後に、図40−fおよび図41−fに示すように、透明導電膜としてITOをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極12を形成する。このとき、画素電極12は、ドレイン電極9の下層9a上に形成されたコンタクトホール11を介してドレイン電極9と電気的に接続される。
Next, as shown in FIGS. 40-e and 41-e, an interlayer insulating film is applied, and contact holes 11 are formed on the lower layer 9a made of the ITO film of the
画素電極が薄膜トランジスタに信号を与えるゲート配線およびソース配線より液晶側の上層に形成されるアレイ基板は、以上のような工程により形成され、ソース配線7、ソース電極8およびドレイン電極9の下層7a、8a、9aと上層7b、8b、9bのパターニングを各別に行うのは、ドレイン電極9の下層9aと上層9bのパターニングを同時に行い、画素電極12とのコンタクト部分に、比抵抗が小さい金属からなるドレイン電極9の上層9bが形成されている場合、画素電極12を構成する透明導電膜の成膜時に、上層9bが酸素雰囲気に晒され、その表面に絶縁性を有する酸化膜が形成されてドレイン電極9と画素電極12とのコンタクト抵抗が増大するので、画素電極12とのコンタクト部分となるコンタクトホール11が形成されるドレイン電極9上の領域には、上層9bを形成せず、酸化膜が導電性を有する金属からなる下層9aのみを形成するためである。その結果、ソース配線7、ソース電極8およびドレイン電極9のパターニング工程が二回必要となり、製造工程が多くなり、生産性を低下させるという問題がある。
The array substrate in which the pixel electrode is formed in the upper layer on the liquid crystal side than the gate wiring and the source wiring for supplying a signal to the thin film transistor is formed by the above process, and the lower layer 7a of the
この発明は、上記のような問題を解決するためになされたもので、第二電極と画素電極とのコンタクト抵抗を増大させずに、第一配線、第一電極および第二電極を一回のパター人グ工程で形成することのできる液晶表示装置の製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and without increasing the contact resistance between the second electrode and the pixel electrode, the first wiring, the first electrode, and the second electrode can be connected once. It is an object of the present invention to provide a method for manufacturing a liquid crystal display device that can be formed by a putter process.
この発明の第1の観点による液晶表示装置の製造方法は、透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、制御電極および制御電極配線上に絶縁膜を形成する工程と、制御電極上に絶縁膜を介して半導体層を形成する工程と、半導体層上に金属膜を成膜し、同時にエッチングして第一の電極、第一の電極配線および第二の電極を形成する工程と、第一の電極、第一の電極配線および第二の電極上に層間絶縁膜を形成する工程と、層間絶縁膜により第一の電極、第一の電極配線および第二の電極を覆った状態で層間絶縁膜上に透明導電膜を成膜し、エッチングして画素電極を形成する工程と、画素電極を形成した後、第二の電極上の層間絶縁膜および透明導電膜にコンタクトホールを形成し、このコンタクトホールを通じて第二の電極を露出させる工程と、コンタクトホールを形成した後、コンタクトホール内壁に金属膜を形成、もしくはコンタクトホール内に導電性樹脂を充填して、第二の電極と画素電極を電気的に接続する工程を含むものである。 A method of manufacturing a liquid crystal display device according to a first aspect of the present invention includes a step of forming a control electrode and a control electrode wiring on a transparent insulating substrate, a step of forming an insulating film on the control electrode and the control electrode wiring, Forming a semiconductor layer on the control electrode via an insulating film; forming a metal film on the semiconductor layer; and simultaneously etching to form a first electrode, a first electrode wiring, and a second electrode A step of forming an interlayer insulating film on the first electrode, the first electrode wiring, and the second electrode; and covering the first electrode, the first electrode wiring, and the second electrode with the interlayer insulating film. Forming a transparent conductive film on the interlayer insulating film and etching to form a pixel electrode; and after forming the pixel electrode , contact holes are formed in the interlayer insulating film and the transparent conductive film on the second electrode. to form, through the contact hole A step of Ru to expose the second electrode, after forming the contact hole, forming a metal film in the contact hole's inner wall, or by filling a conductive resin into the contact hole, the second electrode and the pixel electrode electrically It includes a connecting step.
この発明の第2の観点による液晶表示装置の製造方法は、透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、制御電極および制御電極配線上に第一絶縁膜を形成する工程と、制御電極上に第一絶縁膜を介して半導体層を形成する工程と、半導体層上に金属膜を成膜し、同時にエッチングして第一の電極、第一の電極配線および第二の電極を形成する工程と、第一の電極、第一の電極配線および第二の電極上にそれらを覆う第二絶縁膜を形成した後、この第二絶縁膜上に層間絶縁膜を形成する工程と、第二の電極上の上記層間絶縁膜にコンタクトホールを形成する工程と、コンタクトホールを形成した後、第二絶縁膜により上記第一の電極、第一の電極配線および第二の電極を覆った状態で層間絶縁膜上に透明導電膜を成膜し、エッチングして画素電極を形成する工程と、画素電極を形成した後、上記コンタクトホールを通じて第二絶縁膜をエッチングし、第二の電極を露出させる工程と、コンタクトホール内壁に金属膜を形成して、第二の電極と画素電極を電気的に接続する工程を含むものである。
また、この発明の第3の観点による液晶表示装置の製造方法は、透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、制御電極および制御電極配線上に第一絶縁膜を形成する工程と、制御電極上に上記第一絶縁膜を介して半導体層を形成する工程と、半導体層上に金属膜を成膜し、同時にエッチングして第一の電極、第一の電極配線および第二の電極を形成する工程と、第一の電極、第一の電極配線および第二の電極上にそれらを覆う第二絶縁膜を形成した後、この第二絶縁膜上に層間絶縁膜を形成する工程と、第二絶縁膜および層間絶縁膜により上記第一の電極、第一の電極配線および第二の電極を覆った状態で層間絶縁膜上に透明導電膜を成膜し、エッチングして画素電極を形成する工程と、画素電極を形成した後、第二の電極上の第二絶縁膜、層間絶縁膜および透明導電膜をエッチングして、コンタクトホールを形成し、このコンタクトホールを通じて第二の電極を露出させる工程と、コンタクトホールを形成した後、コンタクトホール内壁に金属膜を形成して、第二の電極と画素電極を電気的に接続する工程を含むものである。
A method for manufacturing a liquid crystal display device according to a second aspect of the present invention includes a step of forming a control electrode and a control electrode wiring on a transparent insulating substrate, and a step of forming a first insulating film on the control electrode and the control electrode wiring. And forming a semiconductor layer on the control electrode via the first insulating film, forming a metal film on the semiconductor layer, and simultaneously etching to form the first electrode, the first electrode wiring, and the second electrode A step of forming an electrode, and a step of forming an interlayer insulating film on the second insulating film after forming a second insulating film covering them on the first electrode, the first electrode wiring, and the second electrode And forming a contact hole in the interlayer insulating film on the second electrode; and after forming the contact hole, the first electrode, the first electrode wiring, and the second electrode are formed by the second insulating film. A transparent conductive film is formed on the interlayer insulating film in the covered state. Etching to form a pixel electrode; after forming the pixel electrode; etching the second insulating film through the contact hole to expose the second electrode; and forming a metal film on the inner wall of the contact hole And a step of electrically connecting the second electrode and the pixel electrode.
According to a third aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device comprising: forming a control electrode and a control electrode wiring on a transparent insulating substrate; and forming a first insulating film on the control electrode and the control electrode wiring. A step of forming a semiconductor layer on the control electrode through the first insulating film, and forming a metal film on the semiconductor layer and simultaneously etching the first electrode, the first electrode wiring, and After forming the second electrode, and forming a second insulating film covering the first electrode, the first electrode wiring, and the second electrode, an interlayer insulating film is formed on the second insulating film. Forming a transparent conductive film on the interlayer insulating film in a state where the first electrode, the first electrode wiring, and the second electrode are covered with the second insulating film and the interlayer insulating film, and etching. Forming the pixel electrode, and after forming the pixel electrode, the second The second insulating film on the electrode, an interlayer insulating film and the transparent conductive film is etched to form a contact hole, thereby exposing the second electrode through the contact hole, after forming the contact holes, a contact hole inner wall Forming a metal film and electrically connecting the second electrode and the pixel electrode.
この発明によれば、画素電極を構成する透明導電膜(ITO)の成膜時にドレイン電極が表面に露出しない製造工程を採用することにより、ドレイン電極と画素電極とのコンタクト抵抗を増大させず、コンタクト不良による画素欠陥の発生を防止することができる。また、ドレイン電極に、画素電極とのコンタクト部形成のために異なる層構成を有する領域を設けなくてもよく、ソース電極およびドレイン電極を一回のパターニング工程で形成できるため、生産性が向上すると共に、コンタクト部を含むドレイン電極の面積を縮小できるため、ドレイン電極を小型化でき、開口率を向上させることができる。
また、ドレイン電極と画素電極のコンタクト部に導電性樹脂を充填し、平坦化をはかることにより、配向不良を低減することができる。
また、ソース電極およびドレイン電極の下層にITO膜を用いないため、ITO膜に対するエッチング液によるゲート配線への悪影響を防止することができる。また、ゲート配線が形成されている層から離れた層でのITO膜のエッチングには、ドライエッチング法の他にウェットエッチング法を用いることができ、製造工程の自由度が高くなる。
According to the present invention, by adopting a manufacturing process in which the drain electrode is not exposed on the surface when forming the transparent conductive film (ITO) constituting the pixel electrode, the contact resistance between the drain electrode and the pixel electrode is not increased, Occurrence of pixel defects due to contact failure can be prevented. In addition, it is not necessary to provide the drain electrode with a region having a different layer structure for forming a contact portion with the pixel electrode, and the source electrode and the drain electrode can be formed in one patterning process, so that productivity is improved. In addition, since the area of the drain electrode including the contact portion can be reduced, the drain electrode can be reduced in size and the aperture ratio can be improved.
In addition, by filling the contact portion between the drain electrode and the pixel electrode with a conductive resin to achieve planarization, alignment defects can be reduced.
In addition, since no ITO film is used under the source electrode and the drain electrode, it is possible to prevent an adverse effect on the gate wiring due to the etching solution on the ITO film. In addition, a wet etching method can be used in addition to the dry etching method for etching the ITO film in a layer away from the layer where the gate wiring is formed, which increases the degree of freedom in the manufacturing process.
参考例1.
以下、この発明の参考例1である液晶表示装置を図について説明する。図1および図2は本発明の参考例1によるスイッチング素子として薄膜トランジスタ(TFT)を搭載した液晶表示装置のアレイ基板の製造工程を示す平面図および断面図である。
図において、1は透明絶縁性基板、2は透明絶縁性基板1上に形成されたゲート電極(制御電極)3を有するゲート配線(制御電極配線)、4はゲート配線2およびゲート電極3上に形成されたゲート絶縁膜、5はゲート絶縁膜4を介してゲート電極3上に形成されたi層a−Siからなる半導体層、6は半導体層5上に形成されたn層a−Siからなるコンタクト層、7はソース配線、8、9はコンタクト層6上に形成されたソース電極(第一の電極)およびドレイン電極(第二の電極)、10はソース電極8およびドレイン電極9上に形成された層間絶縁膜、11はドレイン電極9上の層間絶縁膜に形成されたコンタクトホール、12は画素電極である。
Reference Example 1
Hereinafter, a liquid crystal display device according to a first embodiment of the present invention will be described with reference to the drawings. 1 and 2 are a plan view and a cross-sectional view showing a manufacturing process of an array substrate of a liquid crystal display device in which a thin film transistor (TFT) is mounted as a switching element according to Reference Example 1 of the present invention.
In the figure, 1 is a transparent insulating substrate, 2 is a gate wiring (control electrode wiring) having a gate electrode (control electrode) 3 formed on the transparent
次に、本参考例1による液晶表示装置のアレイ基板の製造方法について説明する。
まず、図1−aおよび図2−aに示すように、透明絶縁性基板1上にスパッタ法によりAl合金を成膜した後、燐酸、硝酸および酢酸系エッチング液を用いてパターニングし、ゲート配線2およびゲート電極3を形成する。次に、図1−bおよび図2−bに示すように、CVD法によりゲート絶縁膜4となるSiN、i層a−Si、n層a−Siを連続して成膜した後、ドライエッチング法を用いてi層a−Siおよびn層a−Siをパターニングし、ゲート電極3の上方の位置に半導体層(i層a−Si)5およびコンタクト層(n層a−Si)6を形成する。
Next, a method for manufacturing the array substrate of the liquid crystal display device according to the first reference example will be described.
First, as shown in FIGS. 1A and 2A, an Al alloy film is formed on the transparent
次に、図1−cおよび図2−cに示すように、スパッタ法によりIrを成膜した後、ドライエッチング法を用いてパターニングし、ソース配線7およびコンタクト層6上にソース電極8とドレイン電極9を形成する。同時に、ソース電極8およびドレイン電極9に覆われていない部分のn層a−Siをエッチングする。次に、図1−dおよび図2−dに示すように、感光性を有する樹脂を塗布し、写真製版法を用いてドレイン電極9上にコンタクトホール11を形成後、焼成して層間絶縁膜10を形成する。図7−aに上記工程による層間絶縁膜10にコンタクトホール11形成のフロー図を示す。最後に、図1−fおよび図2−fに示すように、透明導電膜としてITOをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極12を形成する。このとき、画素電極12は、ドレイン電極9上に形成されたコンタクトホール11を介して、ドレイン電極9と電気的に接続される。以上の工程により、液晶表示装置のアレイ基板を形成する。
Next, as shown in FIGS. 1C and 2C, Ir is deposited by sputtering and then patterned by dry etching, and the
なお、ゲート配線2およびゲート電極3を構成する材料は、Cr、Mo、TaおよびCuのいずれかでもよい。
また、ソース配線7およびソース電極8、ドレイン電極9を構成する材料は、Nb、Os、Re、Re、Rh、およびRuのいずれかでもよい。
また、ゲート絶縁膜4を構成する材料は、SiO2、Al2O3、Ta2O5等の酸化膜でもよい。
また、コンタクトホール11を有する層間絶縁膜10は、感光性を有しない樹脂を用いて、ドライエッチング法でコンタクトホール11を形成してもよい。図7−bに上記工程による層間絶縁膜10にコンタクトホール11形成のフロー図を示す。
The material constituting the
Further, the material constituting the
The material constituting the
The
また、層間絶縁膜10を構成する感光性を有する樹脂を塗布する前に、図3−aおよび図4−aに示すように、CVD法によりSiNを成膜した後、ドライエッチング法を用いてパターニングし、ドレイン電極9上にコンタクトホール14を有する絶縁膜13を形成し、次に、図3−bおよび4−bに示すように、感光性を有する樹脂を塗布し、写真製版法を用いてドレイン電極9上のコンタクトホール14と同じ位置にコンタクトホール11を形成後、焼成して層間絶縁膜10を形成してもよい。図8−aに上記工程によるドレイン電極9と層間絶縁膜10の間に絶縁膜13を形成した場合のコンタクトホール11および14形成のフロー図を示す。
Further, before applying the photosensitive resin constituting the
または、層間絶縁膜11を構成する感光性を有する樹脂を塗布する前に、図5−aおよび図6−aに示すように、CVD法によりSiNを成膜して絶縁膜13を形成し、次に、図5−bおよび6−bに示すように、感光性を有する樹脂を塗布し、写真製版法を用いてドレイン電極9の上方にコンタクトホール11を形成後、焼成して層間絶縁膜10を形成した後、層間絶縁膜10をマスクとして、ドライエッチング法を用いて絶縁膜13にコンタクトホール14を形成してもよい。図8−bに上記工程によるドレイン電極9と層間絶縁膜10の間に絶縁膜13を形成した場合のコンタクトホール11および14形成のフロー図を示す。
Alternatively, before applying the photosensitive resin constituting the interlayer insulating film 11, as shown in FIGS. 5-a and 6-a, SiN is formed by CVD to form the insulating
この発明の参考例1によれば、ドレイン電極9を酸化膜が導電性を有する金属で形成することにより、画素電極12を構成する透明導電膜(ITO)の成膜時に、ドレイン電極9が酸素雰囲気に晒されてその表面に酸化膜が形成されても、ドレイン電極9と画素電極12とのコンタクト抵抗を増大させないため、ドレイン電極9上に画素電極12とのコンタクト部分となる異なる層構成を有する領域を設けなくてもよく、ソース配線7、ソース電極8およびドレイン電極9を一回のパターニング工程で形成することができる。
さらに、ドレイン電極9上に、画素電極12とのコンタクト部分となる異なる層構成を有する領域を確保しなくてもよいため、コンタクト部分を含むドレイン電極9の面積を縮小できる。
また、ソース電極およびドレイン電極の下層にITO膜を用いないため、ITO膜に対するエッチング液によるゲート配線への悪影響を防止することができる。
According to Reference Example 1 of the present invention, the
Furthermore, since it is not necessary to secure a region having a different layer structure as a contact portion with the
In addition, since no ITO film is used under the source electrode and the drain electrode, it is possible to prevent an adverse effect on the gate wiring due to the etching solution on the ITO film.
参考例2.
参考例1では、ソース配線7、ソース電極8およびドレイン電極9を単層膜により構成したが、図9および図10に示すように、ソース配線7、ソース電極8およびドレイン電極9を、最下層膜としてCr、Mo、W等の高融点金属膜、中間層膜としてAl、TaおよびCuのいずれかによる金属膜、最上層膜としてIr、Nb、Os、Re、RhおよびRuのいずれかによる金属膜からなる三層膜構造としても、参考例1と同様の効果が得られる。なお、その他の構成は参考例1と同様であるので説明を省略する。
Reference Example 2
In Reference Example 1, the
図9および図10に、参考例2による液晶表示装置のアレイ基板の製造工程を示す。参考例1と同様の方法により、透明絶縁性基板1上にゲート電極3を有するゲート配線2、ゲート絶縁膜4、半導体層5およびコンタクト層6を形成する。
次に、図9−aおよび図10−aに示すように、最下層膜としてCr、Mo、W等の高融点金属膜、中間層膜としてAl、TaおよびCuのいずれかによる金属膜、最上層膜としてIr、Nb、Os、Re、RhおよびRuのいずれかによる金属膜を連続して成膜した後、ドライエッチング法を用いて三層膜を同時にパターニングし、ソース配線7およびコンタクト層6上にソース電極8とドレイン電極9を形成する。同時に、ソース電極8およびドレイン電極9に覆われていない部分のn層a−Siをエッチングする。次に、図9−bおよび図10−bに示すように、樹脂を塗布し、写真製版法を用いてドレイン電極9上にコンタクトホール11を形成後、焼成して層間絶縁膜10を形成する。最後に、図9−cおよび図10−cに示すように、透明導電膜としてITOをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極12を形成する。このとき、画素電極12は、ドレイン電極9上に形成されたコンタクトホール11を介してドレイン電極9と電気的に接続される。以上の工程により、液晶表示装置のアレイ基板を形成する。
9 and 10 show a manufacturing process of the array substrate of the liquid crystal display device according to Reference Example 2. FIG. By the same method as in Reference Example 1, a
Next, as shown in FIGS. 9-a and 10-a, the lowermost layer film is a refractory metal film such as Cr, Mo, W, etc., and the intermediate layer film is a metal film made of any of Al, Ta, and Cu, After continuously forming a metal film of any one of Ir, Nb, Os, Re, Rh, and Ru as an upper layer film, the three-layer film is simultaneously patterned using a dry etching method, and the
参考例3.
参考例1では、ソース配線7、ソース電極8およびドレイン電極9を単層膜により構成したが、図11および図12に示すように、ソース配線7、ソース電極8およびドレイン電極9を、最下層膜としてCr、Mo、W等の高融点金属膜、第一中間層膜としてAl、TaおよびCuのいずれかによる金属膜、第二中間層膜としてIr、Nb、Os、Re、RhおよびRuのいずれかによる金属膜、最上層膜としてIrO2、NbO、OsO2、ReO2、ReO3、RhO2、RuO2、MoO2、Ti4O7、VO2およびCrO2のいずれかによる金属酸化膜からなる四層膜構造としても、参考例1と同様の効果が得られる。なお、その他の構成は参考例1と同様であるので説明を省略する。
Reference Example 3.
In Reference Example 1, the
図11および図12に、参考例3による液晶表示装置のアレイ基板の製造工程を示す。参考例1と同様の方法により、透明絶縁性基板1上にゲート電極3を有するゲート配線2、ゲート絶縁膜4、半導体層5およびコンタクト層6を形成する。
次に、図11−aおよび図12−aに示すように、最下層膜としてCr、Mo、W等の高融点金属膜、第一中間層膜としてAl、TaおよびCuのいずれかによる金属膜、第二中間層膜としてIr、Nb、Os、Re、RhおよびRuのいずれかによる金属膜、最上層膜としてIrO2、NbO、OsO2、ReO2、ReO3、RhO2、RuO2、MoO2、Ti4O7、VO2およびCrO2のいずれかによる金属酸化膜を連続して成膜した後、ドライエッチング法を用いて四層膜を同時にパターニングし、ソース配線7およびコンタクト層6上にソース電極8とドレイン電極9を形成する。同時に、ソース電極8およびドレイン電極9に覆われていない部分のn層a−Siをエッチングする。次に、図11−bおよび図12−bに示すように、樹脂を塗布し、写真製版法を用いてドレイン電極9上にコンタクトホール11を形成後、焼成して層間絶縁膜10を形成する。最後に、図11−cおよび図12−cに示すように、透明導電膜としてITOをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極12を形成する。このとき、画素電極12は、ドレイン電極9上に形成されたコンタクトホール11を介してドレイン電極と電気的に接続される。以上の工程により、液晶表示装置のアレイ基板を形成する。
11 and 12 show a manufacturing process of the array substrate of the liquid crystal display device according to Reference Example 3. FIG. By the same method as in Reference Example 1, a
Next, as shown in FIGS. 11-a and 12-a, the lowermost layer film is a refractory metal film such as Cr, Mo, or W, and the first intermediate layer film is a metal film made of any of Al, Ta, and Cu. , A metal film made of any of Ir, Nb, Os, Re, Rh and Ru as the second intermediate layer film, and IrO 2 , NbO, OsO 2 , ReO 2 , ReO 3 , RhO 2 , RuO 2 , MoO as the top layer film 2 , a metal oxide film made of any one of Ti 4 O 7 , VO 2 and CrO 2 is continuously formed, and then a four-layer film is simultaneously patterned by using a dry etching method, on the
参考例4.
参考例1では、ソース配線7、ソース電極8およびドレイン電極9を単層膜により構成したが、図13に示すように、ソース配線7、ソース電極8およびドレイン電極9を、最下層膜としてCr、Mo、W等の高融点金属膜、中間層膜としてAl、TaおよびCuのいずれかによる金属膜、最上層膜としてIr、Nb、Os、Re、RhおよびRuのいずれかによる金属膜を成膜後、酸化処理を施し、表面層が最上層膜を構成する金属の酸化膜からなる四層膜構造としても、参考例1と同様の効果が得られる。なお、その他の構成は参考例1と同様であるので説明を省略する。
Reference Example 4
In Reference Example 1, the
図13に、参考例4による液晶表示装置のアレイ基板の製造工程を示す。参考例1と同様の方法により、透明絶縁性基板1上にゲート電極3を有するゲート配線2、ゲート絶縁膜4、半導体層5およびコンタクト層6を形成する。
次に、図13−aに示すように、最下層膜としてCr、Mo、W等の高融点金属膜、中間層膜としてAl、TaおよびCuのいずれかによる金属膜、最上層膜としてIr、Nb、Os、Re、RhおよびRuのいずれかによる金属膜を連続して成膜し、三層膜15を形成する。次に、図13−bに示すように、三層膜15を形成した基板を、例えば酸素雰囲気中で加熱して、最上層膜を構成する金属の表面層に酸化処理を施す。次に、図13−cに示すように、ドライエッチング法を用いて、三層膜15および酸化処理により形成された最上層膜を構成する金属の酸化膜を同時にパターニングし、ソース配線7およびコンタクト層6上にソース電極8とドレイン電極9を形成する。同時に、ソース電極8およびドレイン電極9に覆われていない部分のn層a−Siをエッチングする。その後、参考例1と同様の方法により、コンタクトホール11を有する層間絶縁膜10、および画素電極12を形成し、液晶表示装置のアレイ基板を形成する。
FIG. 13 shows a manufacturing process of the array substrate of the liquid crystal display device according to Reference Example 4. By the same method as in Reference Example 1, a
Next, as shown in FIG. 13-a, the lowermost layer film is a refractory metal film such as Cr, Mo, W or the like, the intermediate layer film is a metal film of any of Al, Ta and Cu, the uppermost layer film is Ir, A metal film made of any of Nb, Os, Re, Rh, and Ru is continuously formed to form the three-
また、図14に、参考例4による液晶表示装置のアレイ基板の他の製造工程を示す。参考例1と同様の方法により、透明絶縁性基板1上にゲート電極3を有するゲート配線2、ゲート絶縁膜4、半導体層5およびコンタクト層6を形成する。
次に、図14−aに示すように、最下層膜としてCr、Mo、W等の高融点金属膜、中間層膜としてAl、TaおよびCuのいずれかによる金属膜、最上層膜としてIr、Nb、Os、Re、RhおよびRuのいずれかによる金属膜を連続して成膜し、三層膜15を形成する。次に、図14−bに示すように、ドライエッチング法を用いて三層膜15を同時にパターニングし、ソース配線7およびコンタクト層6上にソース電極8とドレイン電極9を形成する。同時に、ソース電極8およびドレイン電極9に覆われていない部分のn層a−Siをエッチングする。次に、図14−cに示すように三層膜15を形成した基板を、例えば酸素雰囲気中で加熱して、最上層膜を構成する金属の表面層に酸化処理を施す。その後、参考例1と同様の方法により、コンタクトホール11を有する層間絶縁膜10、および画素電極12を形成して、液晶表示装置のアレイ基板を形成してもよい。なお、最上層膜を構成する金属の酸化処理は、酸素プラズマ雰囲気で行ってもよい。
FIG. 14 shows another manufacturing process of the array substrate of the liquid crystal display device according to Reference Example 4. By the same method as in Reference Example 1, a
Next, as shown in FIG. 14A, the lowermost layer film is a refractory metal film such as Cr, Mo, W or the like, the intermediate layer film is a metal film of any of Al, Ta and Cu, the uppermost layer film is Ir, A metal film made of any of Nb, Os, Re, Rh, and Ru is continuously formed to form the three-
参考例5.
参考例1では、ソース配線7、ソース電極8およびドレイン電極9を単層膜により構成したが、図15および16に示すように、ソース配線7、ソース電極8およびドレイン電極9を、最下層膜としてCr、Mo、W等の高融点金属膜、第一中間層膜としてAl、TaおよびCuのいずれかによる金属膜、第二中間層膜としてIn、SnおよびZnのいずれかによる金属膜、最上層膜としてITO、InO、SnOおよびZnOのいずれかによる金属酸化膜からなる四層膜構造としても、実施の形態1と同様の効果が得られると共に、ドレイン電極9の最上層膜として画素電極12と同種金属を用いるため、ドレイン電極9と画素電極12のコンタクト抵抗を一層小さくできる。なお、その他の構成は参考例1と同様であるので説明を省略する。
Reference Example 5
In Reference Example 1, the
図15および図16に、参考例5による液晶表示装置のアレイ基板の製造工程を示す。参考例1と同様の方法により、透明絶縁性基板1上にゲート電極3を有するゲート配線2、ゲート絶縁膜4、半導体層5およびコンタクト層6を形成する。
次に、図16−aに示すように、最下層膜としてCr、Mo、W等の高融点金属膜、第一中間層膜としてAl、TaおよびCuのいずれかによる金属膜、第二中間層膜としてIn、SnおよびZnのいずれかによる金属膜、最上層膜としてITO、InO、SnOおよびZnOのいずれかによる金属酸化膜を連続して成膜し、四層膜16を形成する。次に、図15−bおよび図16−bに示すように、ドライエッチング法を用いて四層膜16を同時にパターニングし、ソース配線7およびコンタクト層6上にソース電極8とドレイン電極9を形成する。同時に、ソース電極8およびドレイン電極9に覆われていない部分のn層a−Siをエッチングする。次に、図15−cおよび図16−cに示すように、樹脂を塗布し、写真製版法を用いてドレイン電極9上にコンタクトホール11を形成後、焼成して層間絶縁膜10を形成する。最後に、図15−dおよび図16−dに示すように、透明導電膜としてITOをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極12を形成する。このとき、画素電極12は、ドレイン電極9上に形成されたコンタクトホール11を介して電気的に接続される。以上の工程により、液晶表示装置のアレイ基板を形成する。
15 and 16 show a manufacturing process of the array substrate of the liquid crystal display device according to Reference Example 5. FIG. By the same method as in Reference Example 1, a
Next, as shown in FIG. 16-a, the lowermost layer film is a refractory metal film such as Cr, Mo, W or the like, the first intermediate layer film is a metal film made of any of Al, Ta, and Cu, and the second intermediate layer A metal film made of any one of In, Sn, and Zn is formed as a film, and a metal oxide film made of any one of ITO, InO, SnO, and ZnO is successively formed as a top layer film, thereby forming a four-
実施の形態1.
図17および図18はこの発明の実施の形態1による液晶表示装置のアレイ基板の製造工程を示す平面図および断面図である。図19および図20は実施の形態1による液晶表示装置のアレイ基板の他の製造工程を示す平面図および断面図である。図18において、17はコンタクトホール11内壁に形成された金属膜であり、図20において、18はコンタクトホール11に充填された導電性樹脂である。なお、図1および図2と同一部分については同符号を付し説明を省略する。
17 and 18 are a plan view and a sectional view showing the manufacturing process of the array substrate of the liquid crystal display device according to the first embodiment of the present invention. 19 and 20 are a plan view and a sectional view showing another manufacturing process of the array substrate of the liquid crystal display device according to the first embodiment. 18, 17 is a metal film formed in the contact hole 11 inner wall, 20, 18 is a conductive resin filled in the contact hole 11. 1 and 2 are denoted by the same reference numerals and description thereof is omitted.
次に、本実施の形態による液晶表示装置のアレイ基板の製造方法について説明する。
参考例1と同様に、透明絶縁性基板1上にスパッタ法によりAl合金を成膜した後、燐酸、硝酸および酢酸系エッチング液を用いてパターニングし、ゲート配線2およびゲート電極3を形成する。続いて、CVD法によりゲート絶縁膜4となるSiN、i層a−Si、n層a−Siを連続して成膜した後、ドライエッチング法を用いてi層a−Siおよびn層a−Siをパターニングし、ゲート電極3の上方の位置に半導体層5およびコンタクト層6を形成する。続いて、Cr、Alを連続して成膜した後、パターニングしてソース配線7およびコンタクト層6上にソース電極8とドレイン電極9を形成する。同時に、ソース電極8およびドレイン電極9に覆われていない部分のn層a−Siをエッチングする(図17−aおよび図18−a)。
Next, a method for manufacturing the array substrate of the liquid crystal display device according to the present embodiment will be described.
As in Reference Example 1, after an Al alloy film is formed on the transparent insulating
次に、図17−bおよび図18−bに示すように、樹脂を塗布し、焼成して層間絶縁膜10を形成する。次に、図17−cおよび図18−cに示すように、透明導電膜としてITOをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極12を形成する。次に、図17−dおよび図18−dに示すように、ドレイン電極9上の画素電極12および層間絶縁膜10をドライエッチング法を用いてエッチングし、コンタクトホール11を形成し、このコンタクトホール11を通じてドレイン電極9を露出させる。次に、図17−eおよび図18−eに示すように、スパッタ法によりCrを成膜した後パターニングし、コンタクトホール11内壁に金属膜17を形成する。もしくは、図19および図20に示すように、コンタクトホール11内に導電性樹脂を充填する。このようにして、ドレイン電極9と画素電極12はコンタクトホール11内壁に形成された金属膜17、もしくはコンタクトホール11に充填された導電性樹脂18により電気的に接続される。以上の工程により、液晶表示装置のアレイ基板を形成する。
Next, as shown in FIGS. 17B and 18B, a resin is applied and baked to form the
なお、ゲート配線2およびゲート電極3を構成する材料は、Cr、Mo、TaおよびCuのいずれかでもよい。
また、ソース配線7およびソース電極8、ドレイン電極9を構成する材料は、下層膜としてMo、W等の高融点金属、上層膜としてAlの代わりにTaまたはCuでもよい。
また、ドレイン電極9と画素電極12を電気的に接続する金属膜17は、Crの代わりにMo、WおよびTaのいずれかの金属を用いて形成してもよい。
The material constituting the
The material constituting the
The
本実施の形態によれば、画素電極12を構成する透明導電膜(ITO)の成膜時には、図17−cおよび図18−cに示す工程では、層間絶縁膜10によりソース電極8、ソース配線7およびドレイン電極9を覆った状態で、透明導電膜ITOが成膜され、パターニングされて画素電極12が形成され、ドレイン電極9は露出していないので、画素電極12形成工程においてドレイン電極9の表面には絶縁体となる酸化膜は形成されず、ドレイン電極9と画素電極12とのコンタクト抵抗を増大させないため、参考例1と同様の効果が得られる。
さらに、ドレイン電極と画素電極のコンタクト部に導電性樹脂18を充填し、平坦化をはかることにより、配向不良を低減することができる。
According to the present embodiment, when the transparent conductive film (ITO) constituting the
Further, by filling the contact portion between the drain electrode and the pixel electrode with the conductive resin 18 and flattening it, alignment defects can be reduced.
実施の形態2.
図21および図22はこの発明の実施の形態2による液晶表示装置のアレイ基板の製造工程を示す平面図および断面図である。なお、図中の符号は図1および図2に示す符号と同一であるので説明を省略する。
21 and 22 are a plan view and a cross-sectional view showing the manufacturing process of the array substrate of the liquid crystal display device according to the second embodiment of the present invention. In addition, since the code | symbol in a figure is the same as the code | symbol shown in FIG. 1 and FIG. 2, description is abbreviate | omitted.
次に、本実施の形態による液晶表示装置のアレイ基板の製造方法について説明する。
参考例1と同様に、透明絶縁性基板1上にスパッタ法によりAl合金を成膜した後、燐酸、硝酸および酢酸系エッチング液を用いてパターニングし、ゲート配線2およびゲート電極3を形成する。続いて、CVD法によりゲート絶縁膜4となるSiN、i層a−Si、n層a−Siを連続して成膜した後、ドライエッチング法を用いてi層a−Siおよびn層a−Siをパターニングし、ゲート電極3の上方の位置に半導体層5およびコンタクト層6を形成する。続いて、Cr、Alを連続して成膜した後、パターニングしてソース配線7およびコンタクト層6上にソース電極8とドレイン電極9を形成する。同時に、ソース電極8およびドレイン電極9に覆われていない部分のn層a−Siをエッチングする。続いて、CVD法によりSiNを成膜し、ソース電極8、ソース配線7およびドレイン電極9を覆う絶縁膜13を形成する。(図21−aおよび図22−a)。
Next, a method for manufacturing the array substrate of the liquid crystal display device according to the present embodiment will be described.
As in Reference Example 1, after an Al alloy film is formed on the transparent insulating
次に、図21−bおよび図22−bに示すように、樹脂を塗布し、写真製版法を用いてドレイン電極9上にコンタクトホール11を形成後、焼成して層間絶縁膜10を形成する。次に、図21−cおよび図22−cに示すように、層間絶縁膜10上に透明導電膜としてITOをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極12を形成する。次に、図21−dおよび図22−dに示すように、ドレイン電極9上の画素電極12を構成するITO膜および絶縁膜13をドライエッチング法を用いてエッチングし、コンタクトホール11を通じて絶縁膜13をエッチングして絶縁膜13にコンタクトホール14を形成し、コンタクトホール11、14を通じてドレイン電極9を露出させる。次に、図21−eおよび図22−eに示すように、スパッタ法によりCrを成膜した後パターニングし、コンタクトホール11および14の内壁に金属膜17を形成する。このようにして、ドレイン電極9と画素電極12はコンタクトホール11および14の内壁に形成された金属膜17により電気的に接続される。図25−aに上記工程によるドレイン電極9と画素電極12とのコンタクト部形成のフロー図を示す。以上の工程により、液晶表示装置のアレイ基板を形成する。
Next, as shown in FIGS. 21-b and 22-b, a resin is applied, a contact hole 11 is formed on the
なお、層間絶縁膜10に対して絶縁膜13が選択エッチング可能な場合には、画素電極12形成時に、同時に、ドレイン電極9上の絶縁膜13をエッチングしてコンタクトホール14を形成してもよい。図25−cに上記工程によるドレイン電極9と画素電極12とのコンタクト部形成のフロー図を示す。
また、ゲート配線2およびゲート電極3を構成する材料は、Cr、Mo、TaおよびCuのいずれかでもよい。
また、ソース配線7およびソース電極8、ドレイン電極9を構成する材料は、下層膜としてMo、W等の高融点金属、上層膜としてAlの代わりにTaまたはCuでもよい。
また、ドレイン電極9と画素電極12を電気的に接続する金属膜17は、Crの代わりにMo、WおよびTaのいずれかの金属を用いて形成してもよい。
When the insulating
The material constituting the
The material constituting the
The
また、図23および図24に、実施の形態2による液晶表示装置のアレイ基板の他の製造工程を示す。参考例1と同様に、透明絶縁性基板1上にスパッタ法によりAl合金を成膜した後、燐酸、硝酸および酢酸系エッチング液を用いてパターニングし、ゲート配線2およびゲート電極3を形成する。続いて、CVD法によりゲート絶縁膜4となるSiN、i層a−Si、n層a−Siを連続して成膜した後、ドライエッチング法を用いてi層a−Siおよびn層a−Siをパターニングし、ゲート電極3の上方の位置に半導体層5およびコンタクト層6を形成する。続いて、Cr、Alを連続して成膜した後、パターニングしてソース配線7およびコンタクト層6上にソース電極8とドレイン電極9を形成する。同時に、ソース電極8およびドレイン電極9に覆われていない部分のn層a−Siをエッチングする。続いて、CVD法によりSiNを成膜し、ソース電極8、ソース配線7およびドレイン電極9を覆う絶縁膜13を形成する。続いて、樹脂を塗布し、焼成して層間絶縁膜10を形成する。(図23−aおよび図24−a)。
23 and 24 show another manufacturing process of the array substrate of the liquid crystal display device according to the second embodiment. As in Reference Example 1, after an Al alloy film is formed on the transparent insulating
次に、図23−bおよび図24−bに示すように、層間絶縁膜10上に透明導電膜としてITOをスパッタ法により成膜した後、ドライエッチング法を用いてパターニングし、画素電極12を形成する。次に、図23−cおよび図24−cに示すように、ドレイン電極9上の画素電極12を構成するITO膜、層間絶縁膜10および絶縁膜13をドライエッチング法を用いてエッチングし、層間絶縁膜10および絶縁膜13にコンタクトホール11および14を形成し、このコンタクトホール11、14を通じてドレイン電極9を露出させる。次に、図23−dおよび図24−dに示すように、スパッタ法によりCrを成膜した後パターニングし、コンタクトホール11および14の内壁に金属膜17を形成する。このようにして、ドレイン電極9と画素電極12はコンタクトホール11および14の内壁に形成された金属膜17により電気的に接続される。図25−bに上記工程によるドレイン電極9と画素電極12とのコンタクト部形成のフロー図を示す。以上の工程により、液晶表示装置のアレイ基板を形成してもよい。
本実施の形態の図21−cおよび図22−cに示す工程では、絶縁膜13によりソース電極8、ソース配線7およびドレイン電極9を覆った状態で透明導電膜ITOが成膜され、パターニングされて画素電極12が形成され、また、図23-bおよび図24−bに示す工程では、絶縁膜13および層間絶縁膜10によりソース電極8、ソース配線7およびドレイン電極9を覆った状態で透明導電膜ITOが成膜され、パターニングされて画素電極12が形成されるので、実施の形態1と同様の効果が得られる。
Next, as shown in FIG. 23B and FIG. 24B, after forming ITO as a transparent conductive film on the
In the steps shown in FIGS. 21-c and 22-c of the present embodiment, a transparent conductive film ITO is formed and patterned with the insulating
実施の形態3.
図26および図27はこの発明の実施の形態3による液晶表示装置のアレイ基板上のソース配線端子部の製造工程を示す平面図および断面図である。図において、19はソース配線端子部、20はソース配線端子部19に形成されたソース配線7材料によるソース配線端子、21はソース配線端子部19に設けられた層間絶縁膜10の開口部、22は画素電極を構成するITO膜である。なお、図1および図2と同一部分については同符号を付し説明を省略する。
26 and 27 are a plan view and a sectional view showing a manufacturing process of the source wiring terminal portion on the array substrate of the liquid crystal display device according to the third embodiment of the present invention. In the figure, 19 is a source wiring terminal portion, 20 is a source wiring terminal made of
次に、本実施の形態による液晶表示装置のアレイ基板上のソース配線端子部の製造方法について説明する。
ソース配線端子部19では、参考例1と同様の方法により、透明絶縁性基板1上にゲート絶縁膜4、半導体層5およびコンタクト層6が形成される。次に、図26−aおよび27−aに示すように、最下層膜としてCr、中間層膜としてAl、最上層膜としてIrを連続して成膜した後、ドライエッチング法を用いて三層膜を同時にパターニングし、ソース配線7形成と同時にソース配線端子20を形成する。次に、図26−bおよび図27−bに示すように、樹脂を塗布し、写真製版法を用いてソース配線端子20上に開口部21を形成後、焼成して層間絶縁膜10を形成する。次に、図26−cおよび図27−cに示すように、画素電極を構成するITO膜22をスパッタ法により形成する。次に、図26−dおよび図27−dに示すように、レジストを形成しドライエッチング法を用いてITO膜22をパターニングして、ソース配線端子部19のITO膜22を除去する。以上の工程により、表面層がソース配線7材料により構成されたソース配線端子部19が形成される。
なお、ソース配線端子部19は、参考例1、2、3、4、および5に示すソース配線7の構成材料を用いて形成してもよい。
Next, a method for manufacturing the source wiring terminal portion on the array substrate of the liquid crystal display device according to the present embodiment will be described.
In the source wiring
Note that the source wiring
また、図28および図29に、実施の形態3による液晶表示装置のソース配線端子部の他の製造工程を示す。
ソース配線端子部19では、参考例1と同様の方法により、透明絶縁性基板1上にゲート絶縁膜4、半導体層5およびコンタクト層6が形成される。次に、図28−aおよび29−aに示すように、Cr、Alを連続して成膜した後、パターニングしてソース配線7形成と同時にソース配線端子20を形成する。続いて、樹脂を塗布し、焼成して層間絶縁膜10を形成する。次に、図28−bおよび図29−bに示すように、画素電極を構成するITO膜22をスパッタ法により形成する。次に、図28−cおよび図29−cに示すように、レジストを形成しドライエッチング法を用いてITO膜22をパターニングして、ソース配線端子部19のITO膜22を除去する。次に、図28−dおよび図29−dに示すように、層間絶縁膜10をパターニングして、ソース配線端子20上に開口部21を形成する。以上の工程により、表面層がソース配線7材料により構成されたソース配線端子部19が形成される。
なお、ソース配線端子部19は、実施の形態1に示すソース配線7の構成材料を用いて形成してもよい。
28 and 29 show another manufacturing process of the source wiring terminal portion of the liquid crystal display device according to the third embodiment.
In the source wiring
Note that the source wiring
また、図30に層間絶縁膜の下層にSiN等からなる絶縁膜が形成されている場合の、表面層がソース配線材料により構成されるソース配線端子部形成のフロー図を示す。
図30−aは、ソース配線およびソース配線端子形成後、絶縁膜を成膜し、パターニングしてソース配線端子上の絶縁膜に開口部を形成し、次に開口部を有する層間絶縁膜を形成し、次に画素電極を構成するITO膜を成膜後、パターニングしてソース配線端子部のITO膜を除去して、ソース配線端子部を形成する場合を示す。
図30−bは、ソース配線およびソース配線端子形成後、絶縁膜を成膜し、パターニングしてソース配線端子上の絶縁膜に開口部を形成し、次に層間絶縁膜を形成し、次に画素電極を構成するITO膜を成膜後、パターニングしてソース配線端子部のITO膜を除去し、次に層間絶縁膜に開口部を形成して、ソース配線端子部を形成する場合を示す。
図30−cは、ソース配線およびソース配線端子形成後、絶縁膜および層間絶縁膜を連続して成膜し、次に画素電極を構成するITO膜を成膜後、パターニングしてソース配線端子部のITO膜を除去し、次に絶縁膜および層間絶縁膜に同時に開口部を形成して、ソース配線端子部を形成する場合を示す。
FIG. 30 shows a flow chart of forming a source wiring terminal portion whose surface layer is made of a source wiring material when an insulating film made of SiN or the like is formed below the interlayer insulating film.
30A shows that after forming the source wiring and the source wiring terminal, an insulating film is formed and patterned to form an opening in the insulating film on the source wiring terminal, and then an interlayer insulating film having the opening is formed. Next, the case where the ITO film constituting the pixel electrode is formed and then patterned to remove the ITO film in the source wiring terminal portion to form the source wiring terminal portion is shown.
In FIG. 30-b, after forming the source wiring and the source wiring terminal, an insulating film is formed and patterned to form an opening in the insulating film on the source wiring terminal, and then an interlayer insulating film is formed. A case where an ITO film forming the pixel electrode is formed and then patterned to remove the ITO film in the source wiring terminal portion, and then an opening is formed in the interlayer insulating film to form the source wiring terminal portion is shown.
In FIG. 30C, after forming the source wiring and the source wiring terminal, an insulating film and an interlayer insulating film are continuously formed, and then an ITO film constituting the pixel electrode is formed and then patterned to form a source wiring terminal portion. In this case, the ITO film is removed, and then an opening is simultaneously formed in the insulating film and the interlayer insulating film to form a source wiring terminal portion.
本実施の形態によれば、ソース配線端子部19を構成するソース配線端子20を、酸化膜が導電性を有する金属で形成する、もしくは、画素電極を構成する透明導電膜(ITO)の成膜時にソース配線端子が表面に露出しない製造工程を採用することにより、端子取り出しにおいて、良好なコンタクトを得ることができる
According to the present embodiment, the
実施の形態4.
図31および図32はこの発明の実施の形態4による液晶表示装置のアレイ基板上のソース配線端子部の製造工程を示す平面図および断面図である。図において、23はソース配線端子20上の層間絶縁膜10に設けられたコンタクトホール、24はソース配線端子部19の表面層を構成するITO膜による端子である。なお、図26および図27と同一部分については同符号を付し説明を省略する。
31 and 32 are a plan view and a cross-sectional view showing a manufacturing process of the source wiring terminal portion on the array substrate of the liquid crystal display device according to the fourth embodiment of the present invention. In the figure, 23 is a contact hole provided in the
次に、本実施の形態による液晶表示装置のアレイ基板上のソース配線端子部の製造方法について説明する。
ソース配線端子部19は、参考例1と同様の方法により、透明絶縁性基板1上にゲート絶縁膜4、半導体層5およびコンタクト層6が形成される。次に、図31−aおよび32−aに示すように、最下層膜としてCr、中間層膜としてAl、最上層膜としてIrを連続して成膜した後、ドライエッチング法を用いて三層膜を同時にパターニングし、ソース配線7形成と同時にソース配線端子20を形成する。次に、図31−bおよび図32−bに示すように、樹脂を塗布し、写真製版法を用いてソース配線端子20上にコンタクトホール23を形成後、焼成して層間絶縁膜10を形成する。次に、図31−cおよび図32−cに示すように、画素電極を構成するITO膜22をスパッタ法により形成する。次に、図31−dおよび図32−dに示すように、レジストを形成しドライエッチング法を用いてITO膜22をパターニングし、ソース配線端子部19の表面層としてのITO膜による端子24を形成する。このとき、コンタクトホール23を介して、ITO膜による端子24とソース配線端子20が電気的に接続される。以上の工程により、表面層が画素電極を構成するITO膜22により構成されたソース配線端子部19が形成される。
Next, a method for manufacturing the source wiring terminal portion on the array substrate of the liquid crystal display device according to the present embodiment will be described.
In the source wiring
また、図33に層間絶縁膜の下層にSiN等からなる絶縁膜が形成されている場合等の、表面層がITO膜により構成されるソース配線端子部形成のフロー図を示す。
図33−aは、ソース配線およびソース配線端子形成後、絶縁膜を成膜し、パターニングしてソース配線端子上に絶縁膜のコンタクトホールを形成し、次にコンタクトホールを有する層間絶縁膜を形成し、次に画素電極を構成するITO膜を成膜して、パターニングすることによりソース配線端子部の表面層にITO膜を形成する場合を示す。
図30−bは、ソース配線およびソース配線端子形成後、層間絶縁膜を形成し、次に画素電極を構成するITO膜を成膜後、パターニングして絶縁膜、層間絶縁膜およびITO膜にコンタクトホールを形成し、次にコンタクトホールに金属層を形成、もしくはコンタクトホールに導電性樹脂を充填して、ソース配線端子部を構成するITO膜とソース配線端子を電気的に接続する場合を示す。
FIG. 33 shows a flow chart of forming a source wiring terminal portion in which the surface layer is made of an ITO film when an insulating film made of SiN or the like is formed below the interlayer insulating film.
In FIG. 33A, after forming the source wiring and the source wiring terminal, an insulating film is formed and patterned to form an insulating film contact hole on the source wiring terminal, and then an interlayer insulating film having a contact hole is formed. Next, a case where an ITO film constituting the pixel electrode is formed and patterned to form an ITO film on the surface layer of the source wiring terminal portion is shown.
FIG. 30-b shows that after forming the source wiring and the source wiring terminal, an interlayer insulating film is formed, and then an ITO film constituting the pixel electrode is formed and then patterned to contact the insulating film, the interlayer insulating film, and the ITO film. A case is shown in which a hole is formed and then a metal layer is formed in the contact hole or a conductive resin is filled in the contact hole to electrically connect the ITO film constituting the source wiring terminal portion and the source wiring terminal.
図30−cは、ソース配線およびソース配線端子形成後、絶縁膜を成膜し、パターニングしてソース配線端子上に絶縁膜のコンタクトホールを形成し、次に層間絶縁膜を成膜し、次に画素電極を構成するITO膜を成膜後、パターニングして層間絶縁膜およびITO膜にコンタクトホールを形成し、次にコンタクトホールに金属層を形成、もしくはコンタクトホールに導電性樹脂を充填して、ソース配線端子部を構成するITO膜とソース配線端子を電気的に接続する場合を示す。
図30−dは、ソース配線およびソース配線端子形成後、絶縁膜および層間絶縁膜を連続して成膜し、次に画素電極を構成するITO膜を成膜後、パターニングして絶縁膜、層間絶縁膜およびITO膜にコンタクトホールを形成し、次にコンタクトホールに金属層を形成、もしくはコンタクトホールに導電性樹脂を充填して、ソース配線端子部を構成するITO膜とソース配線端子を電気的に接続する場合を示す。
In FIG. 30-c, after forming the source wiring and the source wiring terminal, an insulating film is formed and patterned to form an insulating film contact hole on the source wiring terminal, and then an interlayer insulating film is formed. After forming the ITO film constituting the pixel electrode, patterning is performed to form a contact hole in the interlayer insulating film and the ITO film, and then a metal layer is formed in the contact hole, or a conductive resin is filled in the contact hole. The case where the ITO film constituting the source wiring terminal portion and the source wiring terminal are electrically connected is shown.
In FIG. 30-d, after forming the source wiring and the source wiring terminal, an insulating film and an interlayer insulating film are continuously formed, and then an ITO film constituting the pixel electrode is formed and then patterned to form an insulating film and an interlayer film. A contact hole is formed in the insulating film and the ITO film, and then a metal layer is formed in the contact hole, or a conductive resin is filled in the contact hole to electrically connect the ITO film and the source wiring terminal constituting the source wiring terminal portion. When connected to.
本実施の形態によれば、ソース配線端子部19の表面層に画素電極を構成するITO膜を採用する場合でも、実施の形態3と同様の効果が得られる。
According to the present embodiment, even when the ITO film constituting the pixel electrode is employed for the surface layer of the source wiring
実施の形態5.
図34および図35はこの発明の実施の形態5による液晶表示装置のアレイ基板上のゲート配線端子部の製造工程を示す平面図および断面図である。図において、25はゲート配線端子部、26はゲート配線端子部25に形成されたゲート配線2材料によるゲート配線端子、27はゲート配線端子部25に設けられた層間絶縁膜10の開口部である。なお、図1および図2と同一部分については同符号を付し説明を省略する。
34 and 35 are a plan view and a cross-sectional view showing the manufacturing process of the gate wiring terminal portion on the array substrate of the liquid crystal display device according to the fifth embodiment of the present invention. In the figure, 25 is a gate wiring terminal portion, 26 is a gate wiring terminal made of the
次に、本実施の形態による液晶表示装置のアレイ基板上のゲート配線端子部の製造方法について説明する。
参考例1と同様の方法により、透明絶縁性基板1上にIrからなるゲート配線2形成と同時にゲート配線端子26を形成する。続いて、ゲート絶縁膜4、半導体層5およびコンタクト層6を形成後、ドライエッチング法によりゲート配線端子部25の半導体層5およびコンタクト層6を除去する。続いて、ソース電極およびドレイン電極(図示せず)としてIr等を成膜後、エッチング工程においてゲート配線端子部25のIr膜を除去する。以上の工程により、ゲート配線端子部25では、図34−aおよび図35−aに示すように、ゲート配線端子26上にゲート絶縁膜4のみが形成された状態となる。次に、図34−bおよび35−bに示すように、樹脂を塗布し、写真製版法を用いてゲート配線端子26上に開口部27を形成後、焼成して層間絶縁膜10を形成する。次に、図34−cおよび35−cに示すように、層間絶縁膜10をマスクとして、ゲート配線端子26上のゲート絶縁膜4をエッチング除去する。次に、図34−dおよび35−dに示すように、画素電極を構成するITO膜22を成膜する。次に、図34−eおよび図35−eに示すように、ドライエッチング法を用いて、ゲート配線端子部25のITO膜22を除去する。以上の工程により、表面層がゲート配線2材料により構成されたゲート配線端子部25が形成される。
Next, a method for manufacturing the gate wiring terminal portion on the array substrate of the liquid crystal display device according to the present embodiment will be described.
By the same method as in Reference Example 1, a
なお、ゲート絶縁膜4のエッチングは、ITO膜22のエッチング後に行ってもよい。
また、層間絶縁膜10の下層にSiNからなる絶縁膜を成膜し、層間絶縁膜のパターニング時もしくはSiN成膜後に、ゲート配線端子26上のSiNを除去する工程を含んでもよい。
Note that the
Further, an insulating film made of SiN may be formed under the
本実施の形態によれば、ゲート配線端子部25を構成するゲート配線端子26を酸化膜が導電性を有する金属で形成することにより、端子取り出しにおいて、良好なコンタクトを得ることができる。
According to the present embodiment, by forming the
実施の形態6.
図36および図37はこの発明の実施の形態6による液晶表示装置のアレイ基板上のゲート配線端子部の製造工程を示す平面図および断面図である。図において、28はゲート配線端子部25に設けられたゲート絶縁膜4の開口部、29はゲート配線端子部25の表面層を構成するITO膜による端子である。なお、図34および図35と同一部分については同符号を付し説明を省略する。
36 and 37 are a plan view and a cross-sectional view showing the manufacturing process of the gate wiring terminal portion on the array substrate of the liquid crystal display device according to the sixth embodiment of the present invention. In the figure, 28 is an opening of the
次に、本実施の形態による液晶表示装置のアレイ基板上のゲート配線端子部の製造方法について説明する。
実施の形態5と同様に、透明絶縁性基板1上にIrからなるゲート配線2形成と同時にゲート配線端子26を形成する。続いて、ゲート絶縁膜4、半導体層5およびコンタクト層6を形成後、ドライエッチング法によりゲート配線端子部25の半導体層5およびコンタクト層6を除去する。続いて、ソース電極およびドレイン電極(図示せず)としてIr等を成膜後、エッチング工程においてゲート配線端子部25のIr膜を除去する。
次に、図36−aおよび図37−aに示すように、ゲート配線端子26上のゲート絶縁膜4をエッチングし開口部28を形成する。次に、図36−bおよび37−bに示すように、樹脂を塗布し、写真製版法を用いてゲート配線端子26上に開口部27を形成後、焼成して層間絶縁膜10を形成する。次に、図36−cおよび37−cに示すように、画素電極を構成するITO膜を成膜後、ドライエッチング法を用いて、ゲート配線端子部25にITO膜による端子29を形成する。以上の工程により、表面層がITO膜により構成されたゲート配線端子部25が形成される。
Next, a method for manufacturing the gate wiring terminal portion on the array substrate of the liquid crystal display device according to the present embodiment will be described.
As in the fifth embodiment, the
Next, as shown in FIGS. 36A and 37A, the
なお、ゲート絶縁膜4の開口部28形成は、層間絶縁膜10形成後に行ってもよい。
また、層間絶縁膜10の下層にSiNからなる絶縁膜を成膜し、層間絶縁膜のパターニング時もしくはSiN成膜後に開口部を形成する工程を含んでもよい。
また、ゲート配線端子部25の層間絶縁膜10の開口部27に形成されたITO膜をエッチング時に除去し、他の金属もしくは導電体樹脂によりゲート配線端子26と層間絶縁膜10上に形成されたITO膜の電気的接続を行ってもよい。
The formation of the
In addition, an insulating film made of SiN may be formed under the
Further, the ITO film formed in the
本実施の形態によれば、ゲート配線端子部25の表面層に画素電極を構成するITO膜を採用する場合でも、実施の形態5と同様の効果が得られる。
According to the present embodiment, even when the ITO film constituting the pixel electrode is employed for the surface layer of the gate
実施の形態7.
図38および図39はこの発明の実施の形態7による液晶表示装置のアレイ基板上のゲート配線端子部の製造工程を示す平面図および断面図である。図において、30はゲート配線端子部25の層間絶縁膜10に設けられたコンタクトホール、31はゲート配線端子部25に形成されたソース電極およびドレイン電極構成材料による端子である。なお、図36および図37と同一部分については同符号を付し説明を省略する。
38 and 39 are a plan view and a cross-sectional view showing the manufacturing process of the gate wiring terminal portion on the array substrate of the liquid crystal display device according to the seventh embodiment of the present invention. In the figure, 30 is a contact hole provided in the
次に、本実施の形態による液晶表示装置のアレイ基板上のゲート配線端子部の製造方法について説明する。
参考例1と同様の方法により、透明絶縁性基板1上にAlからなるゲート配線2形成と同時にゲート配線端子26を形成する。続いて、ゲート絶縁膜4、半導体層5およびコンタクト層6を形成後、ドライエッチング法によりゲート配線端子部25の半導体層5およびコンタクト層6を除去する。続いて、ゲート配線端子26上のゲート絶縁膜4に開口部28を形成する(図38−aおよび図39−a)。次に、図38−bおよび図39−bに示すように、ソース電極およびドレイン電極(図示せず)としてIr/Al/Crを成膜後、エッチングにより、ゲート配線端子部25にソース電極およびドレイン電極構成材料により形成された端子31を形成する。次に、図38−cおよび38−cに示すように、樹脂を塗布し、写真製版法を用いてゲート配線端子部25にコンタクトホール30を形成後、焼成して層間絶縁膜10を形成する。次に、図38−dおよび39−dに示すように、画素電極を構成するITO膜を成膜後、ドライエッチング法を用いて、ゲート配線端子部25にITO膜による端子29を形成する。以上の工程により、表面層がITO膜により構成されたゲート配線端子部25が形成される。
Next, a method for manufacturing the gate wiring terminal portion on the array substrate of the liquid crystal display device according to the present embodiment will be described.
By the same method as in Reference Example 1, a
なお、層間絶縁膜10の下層にSiNからなる絶縁膜を成膜し、層間絶縁膜のパターニング時もしくはSiN成膜後にコンタクトホールを形成する工程を含んでもよい。
また、ゲート配線端子部25の層間絶縁膜10のコンタクトホール30に形成されたITO膜をエッチング時に除去し、他の金属もしくは導電体樹脂によりゲート配線端子26と層間絶縁膜10上に形成されたITO膜の電気的接続を行ってもよい。
In addition, an insulating film made of SiN may be formed under the
Further, the ITO film formed in the
本実施の形態によれば、ゲート配線端子26をAlを用いて形成する場合においても、ゲート配線端子26上に、ソース電極およびドレイン電極を構成する酸化膜が導電性を有する金属を用いて端子を形成し、次にゲート配線端子部25の表面層として画素電極を構成するITO膜を採用することにより、端子取り出しにおいて、良好なコンタクトを得ることができる。
According to the present embodiment, even when the
1 透明絶縁性基板、2 ゲート配線、3 ゲート電極、4 ゲート絶縁膜、
5 半導体層(i層a−Si)、6 コンタクト層(n層a−Si)、
7 ソース配線、8 ソース電極、9 ドレイン電極、10 層間絶縁膜、
11 コンタクトホール、12 画素電極、17 金属膜、
18 導電性樹脂、19 ソース配線端子部、20 ソース配線端子、
21 開口部、22 ITO膜、23 コンタクトホール、
24 ITO膜による端子、25 ゲート配線端子部、
26 ゲート配線端子、27 開口部、28 開口部、
29 ITO膜による端子、30 コンタクトホール、31 端子。
1 transparent insulating substrate, 2 gate wiring, 3 gate electrode, 4 gate insulating film,
5 semiconductor layer (i layer a-Si), 6 contact layer (n layer a-Si),
7 source wiring, 8 source electrode, 9 drain electrode, 10 interlayer insulation film,
11 contact hole, 12 pixel electrode, 17 metal film,
18 conductive resin, 19 source wiring terminal, 20 source wiring terminal,
21 opening, 22 ITO film, 23 contact hole,
24 terminal by ITO film, 25 gate wiring terminal part,
26 gate wiring terminals, 27 openings, 28 openings,
29 Terminal by ITO film, 30 contact hole, 31 terminal.
Claims (3)
上記制御電極および制御電極配線上に絶縁膜を形成する工程と、
上記制御電極上に上記絶縁膜を介して半導体層を形成する工程と、
上記半導体層上に金属膜を成膜し、同時にエッチングして第一の電極、第一の電極配線および第二の電極を形成する工程と、
上記第一の電極、第一の電極配線および第二の電極上に層間絶縁膜を形成する工程と、
上記層間絶縁膜により上記第一の電極、第一の電極配線および第二の電極を覆った状態で上記層間絶縁膜上に透明導電膜を成膜し、エッチングして画素電極を形成する工程と、
上記画素電極を形成した後、上記第二の電極上の上記層間絶縁膜および上記透明導電膜にコンタクトホールを形成し、このコンタクトホールを通じて上記第二の電極を露出させる工程と、
上記コンタクトホールを形成した後、上記コンタクトホール内壁に金属膜を形成、もしくは上記コンタクトホール内に導電性樹脂を充填して、上記第二の電極と上記画素電極を電気的に接続する工程を含むことを特徴とする液晶表示装置の製造方法。 Forming a control electrode and a control electrode wiring on a transparent insulating substrate;
Forming an insulating film on the control electrode and the control electrode wiring;
Forming a semiconductor layer on the control electrode via the insulating film;
Forming a metal film on the semiconductor layer and simultaneously etching to form a first electrode, a first electrode wiring, and a second electrode;
Forming an interlayer insulating film on the first electrode, the first electrode wiring, and the second electrode;
Forming a transparent conductive film on the interlayer insulating film in a state where the first electrode, the first electrode wiring and the second electrode are covered with the interlayer insulating film, and etching to form a pixel electrode; ,
After forming the pixel electrode, the contact holes are formed in the second of the interlayer insulating film and the transparent conductive film on the electrode, a step of Ru exposing the second electrode through the contact hole,
Forming a metal film on the inner wall of the contact hole after the contact hole is formed, or filling the contact hole with a conductive resin to electrically connect the second electrode and the pixel electrode; A method for manufacturing a liquid crystal display device.
上記制御電極および制御電極配線上に第一絶縁膜を形成する工程と、
上記制御電極上に上記第一絶縁膜を介して半導体層を形成する工程と、
上記半導体層上に金属膜を成膜し、同時にエッチングして第一の電極、第一の電極配線および第二の電極を形成する工程と、
上記第一の電極、第一の電極配線および第二の電極上にそれらを覆う第二絶縁膜を形成した後、この第二絶縁膜上に層間絶縁膜を形成する工程と、
上記第二の電極上の上記層間絶縁膜にコンタクトホールを形成する工程と、
上記コンタクトホールを形成した後、上記第二絶縁膜により上記第一の電極、第一の電極配線および第二の電極を覆った状態で上記層間絶縁膜上に透明導電膜を成膜し、エッチングして画素電極を形成する工程と、
上記画素電極を形成した後、上記コンタクトホールを通じて上記第二絶縁膜をエッチングし、上記第二の電極を露出させる工程と、
上記コンタクトホール内壁に金属膜を形成して、上記第二の電極と上記画素電極を電気的に接続する工程を含むことを特徴とする液晶表示装置の製造方法。 Forming a control electrode and a control electrode wiring on a transparent insulating substrate;
Forming a first insulating film on the control electrode and the control electrode wiring;
Forming a semiconductor layer on the control electrode via the first insulating film;
Forming a metal film on the semiconductor layer and simultaneously etching to form a first electrode, a first electrode wiring, and a second electrode;
Forming a second insulating film covering the first electrode, the first electrode wiring and the second electrode, and then forming an interlayer insulating film on the second insulating film;
Forming a contact hole in the interlayer insulating film on the second electrode;
After forming the contact hole, a transparent conductive film is formed on the interlayer insulating film with the second insulating film covering the first electrode, the first electrode wiring, and the second electrode, and etching is performed. Forming a pixel electrode; and
Forming the pixel electrode, etching the second insulating film through the contact hole, and exposing the second electrode;
A method of manufacturing a liquid crystal display device, comprising: forming a metal film on an inner wall of the contact hole, and electrically connecting the second electrode and the pixel electrode.
上記制御電極および制御電極配線上に第一絶縁膜を形成する工程と、
上記制御電極上に上記第一絶縁膜を介して半導体層を形成する工程と、
上記半導体層上に金属膜を成膜し、同時にエッチングして第一の電極、第一の電極配線および第二の電極を形成する工程と、
上記第一の電極、第一の電極配線および第二の電極上にそれらを覆う第二絶縁膜を形成した後、この第二絶縁膜上に層間絶縁膜を形成する工程と、
上記第二絶縁膜および層間絶縁膜により上記第一の電極、第一の電極配線および第二の電極を覆った状態で上記層間絶縁膜上に透明導電膜を成膜し、エッチングして画素電極を形成する工程と、
上記画素電極を形成した後、上記第二の電極上の上記第二絶縁膜、層間絶縁膜および透明導電膜をエッチングして、コンタクトホールを形成し、このコンタクトホールを通じて上記第二の電極を露出させる工程と、
上記コンタクトホールを形成した後、上記コンタクトホール内壁に金属膜を形成して、上記第二の電極と上記画素電極を電気的に接続する工程を含むことを特徴とする液晶表示装置の製造方法。 Forming a control electrode and a control electrode wiring on a transparent insulating substrate;
Forming a first insulating film on the control electrode and the control electrode wiring;
Forming a semiconductor layer on the control electrode via the first insulating film;
Forming a metal film on the semiconductor layer and simultaneously etching to form a first electrode, a first electrode wiring, and a second electrode;
Forming a second insulating film covering the first electrode, the first electrode wiring and the second electrode, and then forming an interlayer insulating film on the second insulating film;
A transparent conductive film is formed on the interlayer insulating film in a state where the first electrode, the first electrode wiring, and the second electrode are covered with the second insulating film and the interlayer insulating film, and the pixel electrode is etched. Forming a step;
After forming the pixel electrode, the second insulating film, the interlayer insulating film, and the transparent conductive film on the second electrode are etched to form a contact hole, and the second electrode is exposed through the contact hole. A process of
A method of manufacturing a liquid crystal display device, comprising: forming a metal film on an inner wall of the contact hole after electrically forming the contact hole, and electrically connecting the second electrode and the pixel electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006321768A JP4606403B2 (en) | 2006-11-29 | 2006-11-29 | Manufacturing method of liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006321768A JP4606403B2 (en) | 2006-11-29 | 2006-11-29 | Manufacturing method of liquid crystal display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10015697A Division JPH10293321A (en) | 1997-04-17 | 1997-04-17 | Liquid crystal display and its manufacture |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007086803A JP2007086803A (en) | 2007-04-05 |
JP4606403B2 true JP4606403B2 (en) | 2011-01-05 |
Family
ID=37973766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006321768A Expired - Lifetime JP4606403B2 (en) | 2006-11-29 | 2006-11-29 | Manufacturing method of liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4606403B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140094188A (en) | 2013-01-21 | 2014-07-30 | 삼성디스플레이 주식회사 | Liquid crystal display device and method for manufacturing the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0973103A (en) * | 1995-06-30 | 1997-03-18 | Canon Inc | Display device and its production |
JPH0980416A (en) * | 1995-09-13 | 1997-03-28 | Sharp Corp | Liquid crystal display device |
JPH0990425A (en) * | 1995-09-19 | 1997-04-04 | Sony Corp | Display device |
-
2006
- 2006-11-29 JP JP2006321768A patent/JP4606403B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0973103A (en) * | 1995-06-30 | 1997-03-18 | Canon Inc | Display device and its production |
JPH0980416A (en) * | 1995-09-13 | 1997-03-28 | Sharp Corp | Liquid crystal display device |
JPH0990425A (en) * | 1995-09-19 | 1997-04-04 | Sony Corp | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP2007086803A (en) | 2007-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100501981C (en) | Method for fabricating thin film transistor substrate | |
JP4390438B2 (en) | Contact portion of semiconductor element, manufacturing method thereof, and thin film transistor array substrate for display device including the same | |
JP3281167B2 (en) | Method for manufacturing thin film transistor | |
JP5232937B2 (en) | Active matrix substrate, manufacturing method thereof, and liquid crystal display panel | |
KR101162837B1 (en) | Method for forming multilayer structure and method for manufacturing display panel | |
US7842954B2 (en) | Active matrix array structure | |
JP2000241832A (en) | Liquid crystal display device and its production | |
US5978058A (en) | Thin film transistor liquid crystal display with a silicide layer formed inside a contact hole and fabricating process therefor | |
KR100913819B1 (en) | Thin film transistor array substrate and fabricating method thereof | |
JP5505757B2 (en) | Method for manufacturing liquid crystal display device and liquid crystal display device | |
JP2000199917A (en) | Production of liquid crystal display device and the liquid crystal display device | |
JPH10293321A (en) | Liquid crystal display and its manufacture | |
CN109003944B (en) | Manufacturing method of substrate, substrate and display device | |
US7256076B2 (en) | Manufacturing method of liquid crystal display device | |
CN111682057B (en) | Display panel and preparation method thereof | |
JP4606403B2 (en) | Manufacturing method of liquid crystal display device | |
CN112002636A (en) | Array substrate, preparation method thereof and display panel | |
JP5194526B2 (en) | Thin film transistor manufacturing method, pixel array manufacturing method | |
US8592262B2 (en) | Residue isolation process in TFT LCD fabrication | |
JP4329847B2 (en) | Electro-optical device and method of manufacturing electro-optical device | |
JP3436487B2 (en) | Active matrix substrate manufacturing method | |
WO2011162242A1 (en) | Semiconductor device and process for production thereof | |
JP5900823B2 (en) | Liquid crystal display | |
KR100848506B1 (en) | Manufacturing method of pixel stucture | |
JP2010212308A (en) | Wiring structure, liquid crystal display having the same, and wiring manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |