JP2002229065A - Liquid crystal display and method of manufacturing the same - Google Patents

Liquid crystal display and method of manufacturing the same

Info

Publication number
JP2002229065A
JP2002229065A JP2001031261A JP2001031261A JP2002229065A JP 2002229065 A JP2002229065 A JP 2002229065A JP 2001031261 A JP2001031261 A JP 2001031261A JP 2001031261 A JP2001031261 A JP 2001031261A JP 2002229065 A JP2002229065 A JP 2002229065A
Authority
JP
Japan
Prior art keywords
liquid crystal
conductive film
film
signal line
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001031261A
Other languages
Japanese (ja)
Inventor
Takuya Takahashi
卓也 高橋
Katsu Tamura
克 田村
Tomoya Kato
智也 加藤
Kenichi Kizawa
賢一 鬼沢
Toshiteru Kaneko
寿輝 金子
Hideaki Yamamoto
英明 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001031261A priority Critical patent/JP2002229065A/en
Publication of JP2002229065A publication Critical patent/JP2002229065A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display, having signals lines which satisfy all of the four characteristics imposed on the signal lines of the liquid crystal display device. SOLUTION: This liquid crystal display device has a first substrate 1 and a second substrate 2 and a liquid crystal layer 3, pinched between the first and second substrates 1 and 2 and has plural scanning signal lines 4 and plural video signal lines 8 intersected and arranged in a matrix form in a state of being insulated from each other on the first substrate 1, and thin-film transistors 17 and pixel electrodes 11 disposed respectively at the intersected point segments of the scanning signal lines 4 and the video signal lines 8 and protective insulating films 10 for insulating conductive parts from each other. The respective video signal lines 8 are laminated films, consisting of first conductive films 41 and second conductive films 42. The material, forming the first conductive films 41, is an alloy essentially consisting of molybdenum(Mo) and containing at least one metal from among zirconium(Zr), hafnium(Hf), chromium(Cr) and titanium(Ti), and the material forming the second conductive films 42 is pure molybdenum(Mo).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置及び
液晶表示装置の製造方法に係り、特に、信号線の形成材
料を選択することにより種々の好適な特性を持たせた信
号線を得ることができる薄膜トランジスタ駆動のアクテ
ィブマトリクス型液晶表示装置及びこのような構成を備
えたアクティブマトリクス型液晶表示装置の製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method of manufacturing the liquid crystal display device, and more particularly to obtaining a signal line having various suitable characteristics by selecting a material for forming the signal line. The present invention relates to a thin film transistor driven active matrix type liquid crystal display device and a method of manufacturing an active matrix type liquid crystal display device having such a configuration.

【0002】[0002]

【従来の技術】近年、所定の画像を表示する画像表示装
置には、表示画面の大型化及び表示画像の高精細化が要
望されており、それに加えて、画像表示装置の薄型化及
び軽量化が要望されている。そして、このような要望を
満たす画像表示装置としては、ブラウン管を用いた従来
の画像表示装置に代わり、薄膜トランジスタ駆動の液晶
表示装置(TFT―LCD)が多く出回るようになって
きた。
2. Description of the Related Art In recent years, an image display device for displaying a predetermined image has been required to have a large display screen and a high definition of the display image. In addition, the image display device has been reduced in thickness and weight. Is required. As an image display device that satisfies such demands, a liquid crystal display device (TFT-LCD) driven by a thin film transistor has come into wide use instead of a conventional image display device using a cathode ray tube.

【0003】かかる薄膜トランジスタ駆動の液晶表示装
置は、主に、ガラス製の第1基板及び第2基板と、第1
基板と第2基板との間に狭持された液晶層とからなり、
第1基板上には、それぞれ複数本の走査信号線及び映像
信号線がゲート絶縁膜を介して互いに交差するように形
成配置され、各走査信号線と各映像信号線の各交点部分
に、対応する走査信号線及び映像信号線に接続された薄
膜トランジスタと、この薄膜トランジスタに接続された
画素電極とがそれぞれ形成配置され、薄膜トランジスタ
上及び画素電極上等に保護絶縁膜が形成されているもの
で、液晶層を各画素毎に液晶駆動回路によって適宜駆動
することにより、第2基板を通して表示画像が現出され
るものである。
Such a thin film transistor driven liquid crystal display device mainly comprises a first substrate and a second substrate made of glass and a first substrate.
A liquid crystal layer sandwiched between the substrate and the second substrate,
On the first substrate, a plurality of scanning signal lines and video signal lines are formed and arranged so as to intersect with each other via a gate insulating film, and correspond to each intersection of each scanning signal line and each video signal line. A thin film transistor connected to a scanning signal line and a video signal line, and a pixel electrode connected to the thin film transistor are formed and arranged, and a protective insulating film is formed on the thin film transistor, the pixel electrode, and the like. By appropriately driving the layer by a liquid crystal drive circuit for each pixel, a display image appears through the second substrate.

【0004】このような構成の薄膜トランジスタ駆動の
液晶表示装置においては、前述のような各種の要望に対
応するために、各走査信号線や各映像信号線を低抵抗化
したり、製造歩留りを高めたりする他に、製造工程を簡
略化することで、製造コストを低減するようにしてい
る。
In a liquid crystal display device driven by a thin film transistor having such a configuration, in order to meet the various demands described above, the resistance of each scanning signal line and each video signal line is reduced, and the production yield is increased. Besides, the manufacturing process is simplified to reduce the manufacturing cost.

【0005】ところで、既知の薄膜トランジスタ駆動の
液晶表示装置においては、ボトムゲート型非晶質シリコ
ン(Si)の薄膜トランジスタに接続される映像信号線
として、単層金属からなる映像信号線と積層金属からな
る映像信号線とが用いられていた。この場合、単層金属
からなる映像信号線は、その形成材料として、アルミニ
ウム(Al)を除いたチタン(Ti)、タンタル(T
a)、クロム(Cr)、モリブデン(Mo)、クロム・
モリブデン(CrMo)等の金属が選択され、また、積
層金属からなる映像信号線は、それらの形成材料とし
て、Mo−Cr、Al−Cr、Al−Ti、CrMo−
Cr、Mo−Al−Mo、Ti−Al−Ti、Cr−A
l−Cr、MoCr−Al−MoCr等の金属が選択さ
れていた。ここで、二層の積層金属は、左の金属が上層
側に、右の金属が下層側に配置され、三層の積層金属
は、左の金属が上層側に、中間の金属が中間に、右の金
属が下層側に配置されている。そして、映像信号線にど
のような形成材料が用いられるかは、液晶駆動に必要な
配線抵抗の仕様やスパッタ工程の生産能力や製造時のエ
ッチング装置の能力等に応じて適宜選択されていた。
In a known liquid crystal display device driven by a thin film transistor, a video signal line connected to a bottom gate type amorphous silicon (Si) thin film transistor includes a video signal line made of a single-layer metal and a laminated metal. Video signal lines were used. In this case, the video signal line made of a single-layer metal is made of titanium (Ti) excluding aluminum (Al), tantalum (T
a), chrome (Cr), molybdenum (Mo), chrome
A metal such as molybdenum (CrMo) is selected, and a video signal line made of a laminated metal is made of Mo-Cr, Al-Cr, Al-Ti, CrMo-
Cr, Mo-Al-Mo, Ti-Al-Ti, Cr-A
Metals such as 1-Cr and MoCr-Al-MoCr have been selected. Here, in the two-layer laminated metal, the left metal is disposed on the upper layer side, the right metal is disposed on the lower layer side, and in the three-layer laminated metal, the left metal is disposed on the upper layer side, the intermediate metal is disposed in the middle, The right metal is located on the lower side. What kind of forming material is used for the video signal line is appropriately selected according to the specification of the wiring resistance required for driving the liquid crystal, the production capacity of the sputtering process, the capacity of the etching apparatus at the time of manufacturing, and the like.

【0006】これらの映像信号線の形成材料の中で、良
好な低抵抗特性が得られるものは、Alを用いているも
ので、Al−Cr、Al−Ti、Mo−Al−Mo、T
i−Al−Ti、Cr−Al−Cr、MoCr−Al−
MoCr等がそれに該当し、前記低抵抗特性に準じた比
較的良好な低抵抗特性が得られるものは、Moを用いて
いるもので、Mo、Mo−Cr等がそれに該当する。
Among these video signal line forming materials, those which can obtain good low resistance characteristics are those using Al, such as Al-Cr, Al-Ti, Mo-Al-Mo, T
i-Al-Ti, Cr-Al-Cr, MoCr-Al-
MoCr and the like, and those which can obtain relatively good low-resistance characteristics according to the low-resistance characteristics, use Mo, and Mo, Mo-Cr, and the like correspond thereto.

【0007】また、スパッタリング工程時に軽負荷特性
が得られるものは、単層金属を用いているもので、T
i、Ta、Cr、Mo、CrMo等がそれに該当し、前
記軽負荷特性に準じた軽負荷特性が得られるものは、二
層の積層金属を用いているもので、Mo−Cr、Al−
Cr、Al−Ti等がそれに該当する。
[0007] Further, those which can obtain a light load characteristic during the sputtering process are those using a single-layer metal.
i, Ta, Cr, Mo, CrMo, etc. correspond thereto, and those which can obtain light load characteristics according to the above light load characteristics are those using a two-layer laminated metal, such as Mo-Cr, Al-
Cr, Al-Ti, etc. correspond to it.

【0008】さらに、ゲート絶縁膜との選択ウェットエ
ッチング加工が可能なものは、Cr、Mo、CrMo、
Al−Cr、Mo−Al−Mo、Cr−Al−Cr、M
oCr−Al−MoCr等がそれに該当する。
Further, those which can be selectively wet-etched with the gate insulating film are Cr, Mo, CrMo,
Al-Cr, Mo-Al-Mo, Cr-Al-Cr, M
oCr-Al-MoCr and the like correspond thereto.

【0009】この他に、映像信号線や映像信号線と同層
に形成されるドレイン電極、ソース電極を覆う保護絶縁
膜等へのスルーホール形成時のドライエッチング耐性を
有するものは、Ti、Cr、CrMo、Mo−Cr、T
i−Al−Ti、Cr−Al−Cr、MoCr−Al−
MoCr等がそれに該当する。
In addition, those having dry etching resistance at the time of forming a through hole in a video signal line or a protective insulating film covering a drain electrode and a source electrode formed in the same layer as the video signal line include Ti and Cr. , CrMo, Mo-Cr, T
i-Al-Ti, Cr-Al-Cr, MoCr-Al-
MoCr and the like correspond to this.

【0010】[0010]

【発明が解決しようとする課題】既知の薄膜トランジス
タ駆動の液晶表示装置において、映像信号線は、その形
成材料により前記4つの特性のいずれか1つまたは2つ
を満たすものであるが、前記4つの特性の全てを満たす
形成材料は未だに見い出されていない。
In a known liquid crystal display device driven by a thin film transistor, a video signal line satisfies one or two of the above four characteristics depending on a material for forming the video signal line. A forming material that satisfies all of the properties has not yet been found.

【0011】例えば、形成材料にTiを用いた場合は、
比較的高抵抗特性を有するだけでなく、ウェットエッチ
ング時に用いられる緩衝弗化水素酸によって腐食される
ため、ゲート絶縁膜との選択ウェットエッチング加工を
行うことが難しいものである。また、形成材料にTaを
用いた場合は、Tiを用いた場合と同様に、比較的高い
抵抗特性を有し、ウェットエッチング時に用いられる緩
衝弗化水素酸によって腐食されるため、ゲート絶縁膜と
の選択ウェットエッチング加工を行うことが難しいだけ
でなく、ドライエッチング時に用いられるSF6 ガスに
よって腐食されるため、ドライエッチングによって映像
信号線上の保護絶縁膜にスルーホールを形成することが
難しいものである。さらに、形成材料にCr、CrM
o、CrMo−Crを用いた場合も、比較的高い抵抗特
性を有しており、形成材料にMoを用いた場合は、ドラ
イエッチング時に用いられるSF6 ガスによって腐食さ
れるため、ドライエッチングによって映像信号線上の保
護絶縁膜にスルーホールを形成することが難しいもので
ある。
For example, when Ti is used as a forming material,
In addition to having relatively high resistance characteristics, it is difficult to perform selective wet etching with a gate insulating film because it is corroded by buffered hydrofluoric acid used during wet etching. Further, when Ta is used as the forming material, similarly to the case where Ti is used, it has relatively high resistance characteristics and is corroded by buffered hydrofluoric acid used at the time of wet etching. Not only is it difficult to perform selective wet etching, but also because it is corroded by SF 6 gas used during dry etching, it is difficult to form through holes in the protective insulating film on video signal lines by dry etching. . In addition, Cr, CrM
o, the case of using a CrMo-Cr, has a relatively high resistance characteristics, in the case of using Mo in the formation material, since the corroded by SF 6 gas used during dry etching, a video by dry etching It is difficult to form a through hole in a protective insulating film on a signal line.

【0012】この他に、形成材料にMo−Crを用いた
場合は、ウェットエッチング時に用いられるCrエッチ
ング液である硝酸第2セリウムアンモニウム溶液によっ
てMo層が急激に溶解するため、パターニングを行うこ
とが難しいものであり、形成材料にAl−Cr、Al−
Tiを用いた場合は、ドライエッチングによって映像信
号線上の保護絶縁膜にスルーホールを形成することに加
えスルーホール底部のAlをエッチング除去する必要が
あるため、製造工程が煩雑なものになる。また、形成材
料にMo−Al−Moを用いた場合は、上側のMo層が
ドライエッチング時に用いられるSF6 ガスによって腐
食されるため、ドライエッチングによって映像信号線上
の保護絶縁膜にスルーホールを形成することが難しいだ
けでなく、三層膜にする必要があるため、スパッタリン
グ工程時の負荷が大きくなるものであり、形成材料にT
i−Al−Ti、Cr−Al−Cr、MoCr−Al−
MoCrを用いた場合も、三層膜にする必要があるた
め、スパッタリング工程時の負荷が大きくなるものであ
る。
In addition, when Mo—Cr is used as a forming material, the Mo layer is rapidly dissolved by a ceric ammonium nitrate solution that is a Cr etching solution used at the time of wet etching. It is difficult to use Al-Cr, Al-
In the case of using Ti, it is necessary to form a through hole in the protective insulating film on the video signal line by dry etching and to remove Al at the bottom of the through hole by etching, which complicates the manufacturing process. Further, when Mo-Al-Mo is used as a forming material, since the upper Mo layer is corroded by SF 6 gas used at the time of dry etching, a through hole is formed in the protective insulating film on the video signal line by dry etching. In addition to the difficulty in performing the sputtering, it is necessary to form a three-layer film, which increases the load in the sputtering process.
i-Al-Ti, Cr-Al-Cr, MoCr-Al-
Even when MoCr is used, it is necessary to form a three-layer film, so that the load at the time of the sputtering process increases.

【0013】なお、映像信号線の形成材料に伴って生じ
る特性上の長所及び短所は、これらの形成材料を用いて
走査信号線を形成した場合においても、同様に特性上の
長所及び短所となる。
[0013] The advantages and disadvantages of the characteristics that accompany the material for forming the video signal lines are also the advantages and disadvantages of the characteristics when the scanning signal lines are formed using these materials. .

【0014】この他にも、既知の薄膜トランジスタ駆動
の液晶表示装置は、多結晶相のインジウム錫酸化物を形
成材料とする画素電極を備え、画素電極が映像信号線に
接続されている。この画素電極は、通常、臭化水素酸を
用いたウェットエッチング加工によって形成されるもの
で、映像信号線の形成材料がAl−Cr、Al−Ti、
Ti−Al−Ti、Cr−Al−Cr、MoCr−Al
−MoCrのいずれかである場合は、臭化水素酸を用い
たウェットエッチング加工によって画素電極を形成する
際に、臭化水素酸によって映像信号線中のAl成分が溶
解し、映像信号線が断線不良を起こすことが多々あり、
その結果、液晶表示装置の生産歩留りが著しく低下する
ようになる。
In addition, a known thin film transistor driven liquid crystal display device includes a pixel electrode made of polycrystalline indium tin oxide, and the pixel electrode is connected to a video signal line. This pixel electrode is usually formed by wet etching using hydrobromic acid, and the material for forming the video signal line is Al-Cr, Al-Ti,
Ti-Al-Ti, Cr-Al-Cr, MoCr-Al
In the case of any of -MoCr, when the pixel electrode is formed by wet etching using hydrobromic acid, the Al component in the video signal line is dissolved by the hydrobromic acid, and the video signal line is disconnected. It often causes defects,
As a result, the production yield of the liquid crystal display device is significantly reduced.

【0015】また、既知の薄膜トランジスタ駆動の液晶
表示装置は、多結晶相のインジウム錫酸化物を形成材料
とする画素電極を備え、走査信号線の形成材料がAl−
Cr、Al−Ti、Ti−Al−Ti、Cr−Al−C
r、MoCr−Al−MoCrのいずれかである場合に
おいても、臭化水素酸を用いたウェットエッチング加工
によって画素電極を形成する際に、臭化水素酸によって
走査信号線中のAl成分が溶解し、僅かではあるが同様
の断線不良を起こすことがあり、同様に液晶表示装置の
生産歩留りが若干低下するようになる。
Further, a known liquid crystal display device driven by a thin film transistor is provided with a pixel electrode made of polycrystalline indium tin oxide, and a scan signal line is made of Al—
Cr, Al-Ti, Ti-Al-Ti, Cr-Al-C
r, MoCr-Al-MoCr, when the pixel electrode is formed by wet etching using hydrobromic acid, the hydrobromic acid dissolves the Al component in the scanning signal line. However, the same kind of disconnection failure may occur, albeit slightly, and similarly, the production yield of the liquid crystal display device slightly decreases.

【0016】かかる映像信号線や走査信号線の断線不良
の発生に対して、画素電極の形成材料を、非晶質相のイ
ンジウム錫酸化物、インジウム亜鉛酸化物、インジウム
ゲルマニウム酸化物のいずれかを用いれば、断線不良の
発生を防ぐことができる。これは、画素電極を形成する
際に、臭化水素酸を用いたウェットエッチング加工が行
われず、しかも、エッチング液として臭化水素酸のよう
にAl成分を著しく侵す薬液を使用していないためであ
る。
In order to prevent such a disconnection failure of the video signal line and the scanning signal line, the material for forming the pixel electrode may be any of amorphous phase indium tin oxide, indium zinc oxide and indium germanium oxide. If used, the occurrence of disconnection failure can be prevented. This is because when forming the pixel electrode, wet etching using hydrobromic acid is not performed, and a chemical solution that significantly attacks the Al component such as hydrobromic acid is not used as an etchant. is there.

【0017】このように、既知の薄膜トランジスタ駆動
の液晶表示装置は、映像信号線の形成材料により、前記
4つの特性のいずれか1つまたは2つを満たすだけであ
るので、映像信号線の形成材料を選択する際は、最も必
要な特性に基づいてその形成材料を選択し、他の特性に
ついては不満足な状態で使用しているものであった。
As described above, the known thin film transistor driven liquid crystal display device only satisfies one or two of the above-mentioned four characteristics with the material for forming the video signal line. Was selected based on the most necessary properties, and the other properties were used in an unsatisfactory state.

【0018】本発明は、このような技術的背景に鑑みて
なされたもので、その第1の目的は、液晶表示装置の信
号線に課されている種々の特性の全てを満たすような信
号線を備えた液晶表示装置を提供することにある。
The present invention has been made in view of such technical background, and a first object of the present invention is to provide a signal line which satisfies all of the various characteristics imposed on the signal line of the liquid crystal display device. An object of the present invention is to provide a liquid crystal display device provided with:

【0019】また、本発明の第2の目的は、前記第1の
目的を満たす信号線(その構成は後述される)のウエッ
トエッチング加工を良好にする信号線の構成を備えた液
晶表示装置、及びそれを少ないプロセスで、かつ、簡単
な製造プロセスを用いて製造できる液晶表示装置の製造
方法を提供することにある。
Further, a second object of the present invention is to provide a liquid crystal display device having a signal line structure for improving wet etching of a signal line satisfying the first object (the structure will be described later). Another object of the present invention is to provide a method of manufacturing a liquid crystal display device which can be manufactured using a small number of processes and a simple manufacturing process.

【0020】[0020]

【課題を解決するための手段】前記第1の目的を達成す
るために、本発明による液晶表示装置は、第1基板及び
第2基板と、第1及び第2基板に挟持された液晶層とを
備え、第1基板上に、互いに絶縁状態でマトリクス状に
交差配置された複数の走査信号線及び複数の映像信号線
と、各走査信号線と各映像信号線の各交点部分にそれぞ
れ設けられた薄膜トランジスタと、前記薄膜トランジス
タに接続された画素電極と、導電部間を絶縁する保護絶
縁膜とを有するものであって、各映像信号線は、第1導
電膜と第2導電膜とからなる積層膜で、第1導電膜の形
成材料はモリブデン(Mo)を主成分とし、ジルコニウ
ム(Zr)、ハフニウム(Hf)、クロム(Cr)、チ
タン(Ti)の中の少なくとも一種の金属を含有する合
金であり、第2導電膜の形成材料は純モリブデン(M
o)である第1の手段を備える。
In order to achieve the first object, a liquid crystal display device according to the present invention comprises a first substrate and a second substrate, and a liquid crystal layer sandwiched between the first and second substrates. A plurality of scanning signal lines and a plurality of video signal lines, which are arranged in an insulated state and intersect in a matrix on the first substrate, and provided at each intersection of each scanning signal line and each video signal line. A thin film transistor, a pixel electrode connected to the thin film transistor, and a protective insulating film that insulates between conductive portions, wherein each video signal line is a stack of a first conductive film and a second conductive film. An alloy containing molybdenum (Mo) as a main component and at least one metal selected from zirconium (Zr), hafnium (Hf), chromium (Cr), and titanium (Ti). And the second Formation of membrane material pure molybdenum (M
and o) the first means.

【0021】前記第1の手段によれば、各映像信号線が
第1導電膜と第2導電膜とからなる二層の積層膜であっ
て、第1導電膜の形成材料を、モリブデン(Mo)を主
成分とし、ジルコニウム(Zr)、ハフニウム(H
f)、クロム(Cr)、チタン(Ti)の中の少なくと
も一種の金属を含有する合金にし、第2導電膜の形成材
料を、純モリブデン(Mo)にしているので、液晶表示
装置の信号線に課されている種々の特性の全てを満たす
ものとなり、同時に、映像信号線と薄膜トランジスタを
構成する非晶質シリコン層とのコンタクト状態も良好な
ものになる。
According to the first means, each video signal line is a two-layer laminated film composed of the first conductive film and the second conductive film, and the material for forming the first conductive film is molybdenum (Mo). ) As main components, zirconium (Zr), hafnium (H
f), an alloy containing at least one metal among chromium (Cr) and titanium (Ti), and the material for forming the second conductive film is pure molybdenum (Mo). Satisfies all of the various characteristics imposed on the thin film transistor, and at the same time, the contact state between the video signal line and the amorphous silicon layer forming the thin film transistor is improved.

【0022】また、前記第1の手段によれば、映像信号
線の断面形状が基板側に向かって幅広になるような順テ
ーパ形状にすることができる。保護絶縁膜のカバレッジ
を良好にでき、前記第2の目的にも寄与できる。
Further, according to the first means, the video signal line can be formed in a forward tapered shape such that the cross-sectional shape becomes wider toward the substrate side. The coverage of the protective insulating film can be improved, which can also contribute to the second object.

【0023】また、前記第2の目的を達成するために、
本発明による液晶表示装置の製造方法は、第1基板上に
エッチングによって走査信号線及びゲート電極パタンを
形成する工程、薄膜トランジスタ能動部パタンを形成す
る工程、モリブデン(Mo)を主成分とし、ジルコニウ
ム(Zr)、ハフニウム(Hf)、クロム(Cr)、チ
タン(Ti)の内の少なくとも一つを含有する合金を材
料とした第1導電膜を形成し、その上に純モリブデン
(Mo)を材料とした第2導電膜を堆積して積層膜を形
成する工程、積層膜のウェットエッチングにより映像信
号線、ドレイン電極及びソース電極パタンを形成する工
程、ドライエッチングによりゲート絶縁膜及び保護絶縁
膜を形成する工程、エッチングにより透明画素電極パタ
ンを形成する工程、第1基板と第2基板を間隙を有する
状態で貼り合わせ、その間隙に液晶を封止する工程、走
査信号線及び映像信号線の各端子に液晶駆動回路を接続
する工程をそれぞれ経て液晶表示装置が製造されるもの
であって、ウェットエッチング用のエッチング液を、燐
酸(H3 PO4 )と硝酸(HNO3 )と水(H2 O)と
を含み、硝酸の重量%濃度の0.72倍と燐酸の重量%
濃度との和が68乃至75の範囲内であり、かつ、硝酸
の重量%濃度が0.3乃至3の範囲内である第2の手段
を具備する。
In order to achieve the second object,
The method of manufacturing a liquid crystal display device according to the present invention includes a step of forming a scanning signal line and a gate electrode pattern on a first substrate by etching, a step of forming a thin-film transistor active portion pattern, a method of mainly containing molybdenum (Mo), and a method of forming zirconium ( Zr), hafnium (Hf), chromium (Cr), and a first conductive film made of an alloy containing at least one of titanium (Ti), and pure molybdenum (Mo) formed thereon. Forming a laminated film by depositing the formed second conductive film, forming a video signal line, a drain electrode and a source electrode pattern by wet etching of the laminated film, and forming a gate insulating film and a protective insulating film by dry etching. Forming a transparent pixel electrode pattern by etching, bonding the first substrate and the second substrate with a gap therebetween, A liquid crystal display device is manufactured through a step of sealing a liquid crystal in a gap of a liquid crystal display device and a step of connecting a liquid crystal driving circuit to each terminal of a scanning signal line and a video signal line. Containing phosphoric acid (H 3 PO 4 ), nitric acid (HNO 3 ) and water (H 2 O), 0.72 times the concentration by weight of nitric acid and the weight% of phosphoric acid
A second means having a sum with the concentration in the range of 68 to 75, and a weight% concentration of the nitric acid in the range of 0.3 to 3;

【0024】前記第2の手段によれば、映像信号線を形
成する二層の積層膜をウェットエッチングするときのエ
ッチング液として、燐酸(H3 PO4 )と硝酸(HNO
3 )と水(H2 O)とを含み、硝酸の重量%濃度の0.
72倍と燐酸の重量%濃度との和が68乃至75の範囲
内であり、かつ、硝酸の重量%濃度が0.3乃至3の範
囲内のものを用いるようにしたので、少ないサイドエッ
チングで、かつ、断線を生じることなしに、液晶表示装
置の信号線に課されている種々の特性の全てを満たす映
像信号線を形成することができ、簡単な製造プロセスに
よって液晶表示装置を製造することができる。
According to the second means, a laminated film of two layers forming the video signal lines as an etching solution at the time of wet etching with nitric acid (HNO phosphoric acid (H 3 PO 4)
3 ) and water (H 2 O) at a concentration of 0.1% by weight of nitric acid.
The sum of the 72 times and the phosphoric acid weight% concentration is in the range of 68 to 75 and the nitric acid weight% concentration is in the range of 0.3 to 3, so that a small side etching can be performed. It is possible to form a video signal line that satisfies all of the various characteristics imposed on the signal line of the liquid crystal display device without causing disconnection, and to manufacture the liquid crystal display device by a simple manufacturing process. Can be.

【0025】さらに、前記第2の目的を達成するため
に、本発明による液晶表示装置の製造方法は、第1基板
上にエッチングによって走査信号線及びゲート電極パタ
ンを形成する工程、薄膜トランジスタ能動部パタンを形
成する工程、モリブデン(Mo)を主成分とし、ジルコ
ニウム(Zr)、ハフニウム(Hf)、クロム(C
r)、チタン(Ti)の内の少なくとも一つを含有する
合金を材料とする第1導電膜を形成し、その上に純モリ
ブデン(Mo)を材料とする第2導電膜を堆積して積層
膜を形成する工程、ウェットエッチング装置を用いて積
層膜をウェットエッチングして映像信号線、ドレイン電
極及びソース電極パタンを形成する工程、ドライエッチ
ングによりゲート絶縁膜及び保護絶縁膜を形成する工
程、エッチングにより透明画素電極パタンを形成する工
程、第1基板と第2基板を間隙を有する状態で貼り合わ
せ、その間隙に液晶を封止する工程、走査信号線及び映
像信号線の各端子に液晶駆動回路を接続する工程をそれ
ぞれ経て液晶表示装置が製造されるものであって、ウェ
ットエッチング装置に、第1基板を水平に搬送しなが
ら、均等配置された複数のノズルから第1基板上へエッ
チング液をシャワー状に供給し、かつ、複数のノズルが
第1基板の搬送方向に対して垂直方向に揺動するものを
用いている第3の手段を具備する。
Further, in order to achieve the second object, a method of manufacturing a liquid crystal display device according to the present invention comprises a step of forming a scanning signal line and a gate electrode pattern on a first substrate by etching, In which molybdenum (Mo) is the main component, zirconium (Zr), hafnium (Hf), chromium (C
r), forming a first conductive film made of an alloy containing at least one of titanium (Ti), and depositing and stacking a second conductive film made of pure molybdenum (Mo) thereon A step of forming a film, a step of forming a video signal line, a drain electrode and a source electrode pattern by wet etching a laminated film using a wet etching apparatus, a step of forming a gate insulating film and a protective insulating film by dry etching, and etching. Forming a transparent pixel electrode pattern, bonding the first substrate and the second substrate in a state having a gap, sealing the liquid crystal in the gap, and connecting a liquid crystal driving circuit to each terminal of the scanning signal line and the video signal line. And a liquid crystal display device is manufactured through the steps of connecting the first substrate to the wet etching device while horizontally transporting the first substrate. A third means for supplying an etchant from the nozzles onto the first substrate in a shower shape, and using a plurality of nozzles swinging in a direction perpendicular to the transport direction of the first substrate. .

【0026】前記第3の手段によれば、ウェットエッチ
ング装置として、第1基板を水平に搬送しながら、均等
配置された複数のノズルから第1基板上へエッチング液
をシャワー状に供給し、かつ、複数のノズルが第1基板
の搬送方向に対して垂直方向に揺動するものにしたの
で、エッチングむらを生じることなしに、均一なエッチ
ング加工を行うことができるもので、それにより液晶表
示装置の信号線に課されている種々の特性の全てを満た
す映像信号線を形成することができ、簡単な製造プロセ
スによって液晶表示装置を製造することができる。
According to the third means, as a wet etching apparatus, the etching liquid is supplied from a plurality of nozzles arranged evenly to the first substrate in a shower shape while horizontally transporting the first substrate, and Since the plurality of nozzles oscillate in the direction perpendicular to the transport direction of the first substrate, uniform etching can be performed without causing uneven etching. A video signal line satisfying all of the various characteristics imposed on the signal line can be formed, and the liquid crystal display device can be manufactured by a simple manufacturing process.

【0027】[0027]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0028】図1は、本発明による液晶表示装置の第1
の実施の形態を示すもので、1個の薄膜トランジスタを
含んだ要部構成を示す断面図である。
FIG. 1 shows a first embodiment of a liquid crystal display device according to the present invention.
FIG. 3 is a cross-sectional view showing a main part configuration including one thin film transistor according to the embodiment.

【0029】図1において、1はガラス製の下側基板
(第1基板)、2は同じくガラス製の上側基板(第2基
板)、3は液晶層、4は走査(ゲート)信号線及びゲー
ト電極、41 は第1導電膜、42 は第2導電膜、5はゲ
ート絶縁膜、6は真性非晶質シリコン(a−Si)層、
7はコンタクト層、8は映像信号線及びドレイン電極、
1 は第1導電膜、82 は第2導電膜、9はソース電
極、91 は第1導電膜、9 2 は第2導電膜、10は保護
絶縁膜、101 はスルーホール、11は透明画素電極、
111 は画素電極接続部、12はカラーフィルタ、13
はブラックマトリクス、14は平坦化層、15は共通電
極、16は保護膜、17は薄膜トランジスタ(TFT)
である。
In FIG. 1, reference numeral 1 denotes a lower substrate made of glass.
(First substrate), 2 is an upper substrate also made of glass (second substrate)
Board, 3 is a liquid crystal layer, 4 is a scanning (gate) signal line and a gate.
Electrode 41Are the first conductive film, 4TwoIs the second conductive film, and 5 is
A gate insulating film, 6 is an intrinsic amorphous silicon (a-Si) layer,
7 is a contact layer, 8 is a video signal line and a drain electrode,
81Is the first conductive film, 8TwoIs the second conductive film, and 9 is the source conductive film.
Pole, 91Is the first conductive film, 9 TwoIs the second conductive film and 10 is protected
Insulating film, 101Is a through hole, 11 is a transparent pixel electrode,
111Is a pixel electrode connection portion, 12 is a color filter, 13
Is a black matrix, 14 is a planarization layer, and 15 is a common electrode.
Pole, 16 is a protective film, 17 is a thin film transistor (TFT)
It is.

【0030】この場合、走査(ゲート)信号線及びゲー
ト電極4は陽極酸化処理を施したアルミニウム(Al)
を主成分とし、9.8重量%のネオジム(Nd)を含有
したアルミニウム合金であり、41 はアルミニウム合
金、42 は陽極酸化膜である。映像信号線及びドレイン
電極8は第1導電膜81 と第2導電膜82 の二層の積層
膜、ソース電極9は第1導電膜91 と第2導電膜92
二層の積層膜で、第1導電膜81 、91 は、いずれも形
成材料が、モリブデン(Mo)を主成分とし、8重量%
のジルコニウム(Zr)を含有したモリブデン合金であ
り、第2導電膜8 2 、92 は、いずれも形成材料が、純
度99.9重量%の純モリブデン(Mo)である。ゲー
ト絶縁膜5及び保護絶縁膜10は、いずれも形成材料が
窒化シリコン(SiN)であり、透明画素電極11及び
画素電極接続部111 は、いずれも形成材料が多結晶相
のインジウム錫酸化物(ITO)である。
In this case, the scanning (gate) signal line and the gate
The electrode 4 is made of anodized aluminum (Al)
Containing 9.8% by weight of neodymium (Nd)
Aluminum alloy1Is aluminum alloy
Gold, 4TwoIs an anodized film. Video signal line and drain
The electrode 8 is a first conductive film 81And the second conductive film 8TwoOf two layers
The film and the source electrode 9 are the first conductive film 91And the second conductive film 9Twoof
The first conductive film 8 is a two-layer laminated film.1, 91Are all shaped
The material is molybdenum (Mo) as the main component, 8% by weight
Molybdenum alloy containing zirconium (Zr)
And the second conductive film 8 Two, 9TwoMeans that the forming material is pure
Pure molybdenum (Mo) with a degree of 99.9% by weight. Game
The insulating material 5 and the protective insulating film 10 are both formed of a material.
A transparent pixel electrode 11 made of silicon nitride (SiN);
Pixel electrode connection part 111Is a polycrystalline phase
Indium tin oxide (ITO).

【0031】そして、下側基板1は、一面側の所要個所
に、第1導電膜41 及び第2導電膜42 の二層の積層膜
からなる走査信号線及びゲート電極4が設けられ、走査
信号線及びゲート電極4の形成部分を含んだ下側基板1
上にゲート絶縁膜5が被覆される。ゲート電極4に対向
したゲート絶縁膜5上に真性非晶質シリコン層6が設け
られ、真性非晶質シリコン層6上の所要個所にコンタク
ト層7が設けられる。コンタクト層7上を含んだゲート
絶縁膜5上の所要個所に、第1導電膜81 及び第2導電
膜82 の二層の積層膜からなる映像信号線及びドレイン
電極8と、第1導電膜91 及び第2導電膜92 の二層の
積層膜からなるソース電極9がそれぞれ設けられる。真
性非晶質シリコン層6の露出部上、映像信号線及びドレ
イン電極8上、ソース電極9上を含んだゲート絶縁膜上
に保護絶縁膜10が被覆される。保護絶縁膜10には、
ソース電極9上の所要個所に、保護絶縁膜10と第2導
電膜92 とを通して第1導電膜91 にまで達するスルー
ホール101 が設けられ、スルーホール101 の内部を
含むその近辺領域に画素電極接続部111 が設けられ、
画素電極接続部111 に接続されるように透明画素電極
11が設けられる。また、薄膜トランジスタ17は、ゲ
ート電極4、真性非晶質シリコン層6、ドレイン電極
8、ソース電極9等を含んだ領域である。
[0031] Then, the lower substrate 1, a predetermined position of one surface, the first conductive film 4 1 and the second conductive film 4 composed of two two-layer laminated film of the scanning signal line and the gate electrode 4 is provided, Lower substrate 1 including portions where scanning signal lines and gate electrodes 4 are formed
A gate insulating film 5 is coated thereon. An intrinsic amorphous silicon layer 6 is provided on the gate insulating film 5 facing the gate electrode 4, and a contact layer 7 is provided at a required position on the intrinsic amorphous silicon layer 6. The predetermined position on the gate insulating film 5 including the upper contact layer 7, the video signal line and the drain electrode 8 made of laminated film of the first conductive film 8 1 and the second conductive film 82 of the two layers, the first conductive the source electrode 9 composed of a laminated film of film 9 1 and the second conductive film 9 2 bilayer are respectively provided. The protection insulating film 10 is coated on the gate insulating film including the exposed portion of the intrinsic amorphous silicon layer 6, the video signal line and the drain electrode 8, and the source electrode 9. In the protective insulating film 10,
The predetermined position on the source electrode 9, through holes 10 1 reaching the first conductive film 9 1 is provided through the protective insulating film 10 and the second conductive film 9 2, the near region including the inside of the through hole 10 1 pixel electrode connection portion 111 is provided,
Transparent pixel electrodes 11 are provided so as to be connected to the pixel electrode connection portion 11 1. The thin film transistor 17 is a region including the gate electrode 4, the intrinsic amorphous silicon layer 6, the drain electrode 8, the source electrode 9, and the like.

【0032】一方、上側基板2は、一面側に、カラーフ
ィルタ12とブラックマトリクス13が交互に設けら
れ、カラーフィルタ12とブラックマトリクス13上に
平坦化層14が設けられる。平坦化層14上の所要個所
には共通電極15が設けられ、共通電極15上を含んだ
平坦化層14上には保護膜16が被覆される。
On the other hand, the color filter 12 and the black matrix 13 are provided alternately on one surface of the upper substrate 2, and the flattening layer 14 is provided on the color filter 12 and the black matrix 13. A common electrode 15 is provided at a required position on the flattening layer 14, and a protective film 16 is coated on the flattening layer 14 including the common electrode 15.

【0033】さらに、下側基板1と上側基板2との間に
空隙が形成され、その空隙内に液晶材料が封入されて液
晶層3が形成される。
Further, a space is formed between the lower substrate 1 and the upper substrate 2, and a liquid crystal material is sealed in the space to form a liquid crystal layer 3.

【0034】この場合、薄膜トランジスタ17は、真性
非晶質シリコン層6がドレイン電極8及びソース電極9
の形成領域の下層側に積層配置された構成になってお
り、このような構成は、ドレイン電極8及びソース電極
9の段切れを防げるとともに、ドレイン電極8及びソー
ス電極9とそれに交差するゲート電極4との間の容量を
低減できる。同様に、ドレイン電極8及びソース電極9
と接触する真性非晶質シリコン層6の表面にコンタクト
層が設けられている。ソース電極9は、画素電極接続部
111 の形成領域の下部まで延在し、この延在部分が保
護絶縁膜10に設けられたスルーホール101 を通し
て、その第1導電膜91 が画素電極接続部111 に導電
接続される。
In this case, the thin film transistor 17 comprises an intrinsic amorphous silicon layer 6 having a drain electrode 8 and a source electrode 9.
Is formed on the lower layer side of the formation region, so that the drain electrode 8 and the source electrode 9 can be prevented from being disconnected, and the drain electrode 8 and the source electrode 9 and the gate electrode intersecting therewith can be prevented. 4 can be reduced. Similarly, the drain electrode 8 and the source electrode 9
A contact layer is provided on the surface of the intrinsic amorphous silicon layer 6 which contacts the substrate. The source electrode 9 extends to a lower portion of the formation region of the pixel electrode connection portion 11 1 , and the first conductive film 9 1 extends through the through-hole 10 1 provided in the protective insulating film 10. It is conductively connected to the connecting portion 11 1.

【0035】さらに、図1には図示されていないが、保
護絶縁膜10と液晶層3との界面領域、及び、保護膜1
6と液晶層3との界面領域には、それぞれ液晶層3を構
成する液晶組成物の配向方向を規制する配向膜が設けら
れている。
Further, although not shown in FIG. 1, the interface region between the protective insulating film 10 and the liquid crystal layer 3 and the protective film 1
An alignment film that regulates the alignment direction of the liquid crystal composition forming the liquid crystal layer 3 is provided in the interface region between the liquid crystal layer 3 and the liquid crystal layer 3.

【0036】前記構成による液晶表示装置は、次のよう
にして各部が形成される。
Each part of the liquid crystal display device having the above configuration is formed as follows.

【0037】走査信号線及びゲート電極4については、
下側基板1の一面に、スパッタリング法を用い、成膜温
度120℃で、アルミニウム(Al)を主成分とし、
9.8重量%のネオジム(Nd)を含有したアルミニウ
ム合金層と、モリブデン(Mo)を主成分とし、8重量
%のジルコニウム(Zr)を含有したモリブデン合金層
とを連続的に成膜する。次に、走査信号線及びゲート電
極4を得るためにレジストパターンをホトリソグラフィ
法で形成し、燐酸や硝酸、望ましくは酢酸や弗化アンモ
ニウムを添加した水溶水からなるエッチング液を用いた
シャワーエッチング法により、前記二層の成膜を一括ウ
エットエッチングした。次いで、レジストを剥離し、走
査信号線4の端子部分をカバーした後、得られた走査信
号線及びゲート電極4を化成溶液に浸した。このとき、
化成溶液によりモリブデン合金層が溶解し、その後でア
ルミニウム合金層の表面を均一に陽極化成して、陽極酸
化膜42 に覆われたアルミニウム合金層41 とからなる
走査信号線及びゲート電極4を形成した。
With respect to the scanning signal line and the gate electrode 4,
On one surface of the lower substrate 1, aluminum (Al) is used as a main component at a deposition temperature of 120 ° C. by using a sputtering method,
An aluminum alloy layer containing 9.8% by weight of neodymium (Nd) and a molybdenum alloy layer containing molybdenum (Mo) as a main component and containing 8% by weight of zirconium (Zr) are continuously formed. Next, a resist pattern is formed by photolithography in order to obtain a scanning signal line and a gate electrode 4, and a shower etching method using an etching solution containing an aqueous solution to which phosphoric acid or nitric acid, preferably acetic acid or ammonium fluoride is added. , The two-layer film formation was collectively wet-etched. Next, the resist was peeled off, and after covering the terminal portion of the scanning signal line 4, the obtained scanning signal line and gate electrode 4 were immersed in a chemical solution. At this time,
Molybdenum alloy layer is dissolved by the chemical conversion solution, after which the surface of the aluminum alloy layer was uniformly anodized, the scanning signal line and the gate electrode 4 composed of an anode oxide film 4 2-covered aluminum alloy layer 4 1 Tokyo Formed.

【0038】薄膜トランジスタ17については、形成し
た走査信号線及びゲート電極4上に、プラズマ化学気相
蒸着法(PVCD)により窒化シリコン(SiN)から
なるゲート絶縁膜、真性非晶質シリコン層、コンタクト
層を連続的に成膜する。次に、真性非晶質シリコン層及
びコンタクト層を得るためにレジストパターンをホトリ
ソグラフィ法で形成し、ドライエッチング法により真性
非晶質シリコン層及びコンタクト層を島状にエッチング
して、真性非晶質シリコン層6及びコンタクト層7を形
成した。
For the thin film transistor 17, a gate insulating film made of silicon nitride (SiN), an intrinsic amorphous silicon layer, and a contact layer are formed on the formed scanning signal line and the gate electrode 4 by plasma enhanced chemical vapor deposition (PVCD). Is continuously formed. Next, in order to obtain an intrinsic amorphous silicon layer and a contact layer, a resist pattern is formed by photolithography, and the intrinsic amorphous silicon layer and the contact layer are etched into an island shape by a dry etching method. The quality silicon layer 6 and the contact layer 7 were formed.

【0039】映像信号線及びドレイン電極8、ソース電
極9については、形成してあるレジストを剥離した後、
形成したコンタクト層7上に、スパッタリング法を用
い、成膜温度120℃で、モリブデン(Mo)を主成分
とし、8重量%のジルコニウム(Zr)を含有したモリ
ブデン合金層と、純モリブデン(Mo)層とを連続的に
成膜する。次に、映像信号線及びドレイン電極8、ソー
ス電極9を得るためにレジストパターンをホトリソグラ
フィ法で形成し、燐酸や硝酸、望ましくは酢酸や弗化ア
ンモニウムを添加した水溶水からなるエッチング液を用
いたシャワーエッチング法により、前記二層の成膜を一
括ウエットエッチングした。次いで、形成してあるレジ
ストを剥離し、映像信号線及びドレイン電極8、ソース
電極9を形成した。
With respect to the video signal line, the drain electrode 8 and the source electrode 9, after the formed resist is removed,
A molybdenum alloy layer containing molybdenum (Mo) as a main component and containing 8% by weight of zirconium (Zr) and a pure molybdenum (Mo) are formed on the formed contact layer 7 by a sputtering method at a film forming temperature of 120 ° C. The layers are continuously formed. Next, a resist pattern is formed by photolithography in order to obtain a video signal line, a drain electrode 8 and a source electrode 9, and an etching solution comprising an aqueous solution containing phosphoric acid or nitric acid, preferably acetic acid or ammonium fluoride is used. The two-layer film formation was collectively wet-etched by the shower etching method. Next, the formed resist was peeled off, and a video signal line, a drain electrode 8 and a source electrode 9 were formed.

【0040】透明画素電極11については、スパッタリ
ング法により多結晶の透明導電膜を成膜する。次に、透
明画素電極11を得るためにレジストパターンを形成
し、透明画素電極形成部分のエッチングを行った。次い
で、形成してあるレジストを剥離し、透明画素電極11
を形成した。
For the transparent pixel electrode 11, a polycrystalline transparent conductive film is formed by a sputtering method. Next, a resist pattern was formed in order to obtain the transparent pixel electrode 11, and the portion where the transparent pixel electrode was formed was etched. Next, the formed resist is removed, and the transparent pixel electrode 11 is removed.
Was formed.

【0041】また、走査信号線及びゲート電極4、薄膜
トランジスタ17、映像信号線及びドレイン電極8、ソ
ース電極9以外の構成部分については、殆ど既知の液晶
表示装置で実行される製造プロセスとほぼ同じ製造プロ
セスによって製造されるものであるので、これらの構成
部分の製造プロセスについてはその説明を省略する。
The components other than the scanning signal line and the gate electrode 4, the thin film transistor 17, the video signal line and the drain electrode 8, and the source electrode 9 are substantially the same as those in the manufacturing process performed by a known liquid crystal display device. Since it is manufactured by a process, the description of the manufacturing process of these components will be omitted.

【0042】第1の実施の形態によれば、映像信号線及
びドレイン電極8、ソース電極9をそれぞれ第1導電膜
1 、91 と第2導電膜82 、92 とからなる二層の積
層膜とし、第1導電膜81 、91 の形成材料に、モリブ
デン(Mo)を主成分とし、8重量%のジルコニウム
(Zr)を含有したモリブデン合金を用い、第2導電膜
2 、92 の形成材料に、純モリブデン(Mo)を用い
ることにより、前記4つの特性、すなわち、良好な低抵
抗特性、選択ウェットエッチング加工可能性能、スパッ
タリング工程時の良好な軽負荷特性、保護絶縁膜のドラ
イエッチングでスルーホールの形成可能性能の全てを満
たすことが可能になり、しかも、薄膜トランジスタ17
の真性非晶質シリコン層6との良好なコンタクトを達成
できる。
According to the first embodiment, the video signal line, the drain electrode 8 and the source electrode 9 are each formed of a two-layer structure composed of the first conductive films 8 1 and 9 1 and the second conductive films 8 2 and 9 2. and the laminated film, the first conductive film 8 1, 9 1 of forming material, a main component of molybdenum (Mo), using a molybdenum alloy containing 8% by weight of zirconium (Zr), the second conductive film 8 2 , 9 2 forming material, by using a pure molybdenum (Mo), the four properties, i.e., good low-resistance characteristics, selective wet etching can performance, good light load characteristics during the sputtering process, a protective insulating The dry etching of the film makes it possible to satisfy all of the performances that can form a through-hole.
Good contact with the intrinsic amorphous silicon layer 6 can be achieved.

【0043】次に、図2は、図1に図示の液晶表示装置
における一画素部分の要部構成を示す平面図である。
Next, FIG. 2 is a plan view showing a main configuration of one pixel portion in the liquid crystal display device shown in FIG.

【0044】図2において、18は対向電圧供給線、1
9は付加容量であり、その他、図1に示された構成要素
と同じ構成要素については同じ符号をつけている。
In FIG. 2, reference numeral 18 denotes a counter voltage supply line,
Reference numeral 9 denotes an additional capacitor, and the same components as those shown in FIG. 1 are denoted by the same reference numerals.

【0045】そして、対向電圧供給線18は、隣接する
走査信号線4間に、走査信号線4に平行に配置され、付
加容量19は、透明画素電極11と対向電圧供給線18
間に接続される。なお、付加容量19は、薄膜トランジ
スタ17がオフになったときに、透明画素電極11部分
に蓄積された映像信号成分を長く保持させるためのもの
である。各透明画素電極11は、それぞれ対応する走査
信号線4、対向電圧供給線18、映像信号線8によって
囲まれた部分に設けられ、薄膜トランジスタ17は、透
明画素電極11の形成部分の一角に設けられる。
The opposing voltage supply line 18 is disposed between the adjacent scanning signal lines 4 in parallel with the scanning signal line 4, and the additional capacitance 19 is provided between the transparent pixel electrode 11 and the opposing voltage supply line 18.
Connected between them. The additional capacitance 19 is for keeping the video signal component accumulated in the transparent pixel electrode 11 for a long time when the thin film transistor 17 is turned off. Each transparent pixel electrode 11 is provided at a portion surrounded by the corresponding scanning signal line 4, counter voltage supply line 18, and video signal line 8, and the thin film transistor 17 is provided at one corner of a portion where the transparent pixel electrode 11 is formed. .

【0046】走査信号線(及びゲート電極)4は、図1
に示された第1導電膜41 と第2導電膜42 との二層の
積層膜からなり、映像信号線8及びドレイン電極8は、
図1に示された第1導電膜81 と第2導電膜82 との二
層の積層膜からなり、同じく、ソース電極9は、図1に
示された第1導電膜91 と第2導電膜92 との二層の積
層膜からなっている。また、対向電圧供給線18は、走
査信号線(及びゲート電極)4と同様の構成の二層の積
層膜からなっている。
The scanning signal line (and gate electrode) 4 is
The first conductive film 4 1 and a laminated film of the second conductive film 4 2 and the two layers, the video signal line 8 and the drain electrode 8 shown in the
A first conductive film 8 1 shown in Fig. 1 consists of two layers laminated film of the second conductive film 82, similarly, the source electrode 9, the first conductive film 9 1 and shown in Figure 1 the It has a laminated film of two layers of a second conductive film 9 2. Further, the counter voltage supply line 18 is formed of a two-layer laminated film having the same configuration as the scanning signal line (and the gate electrode) 4.

【0047】この場合、半導体層6は、一部がドレイン
電極8とソース電極9の形成領域の下層に入り込むよう
に形成され、前述のように、ドレイン電極8及びソース
電極9の段切れを防ぎ、ドレイン電極8及びソース電極
9とそれに交差するゲート電極4との間の容量を低減す
るようにしている。
In this case, the semiconductor layer 6 is formed so that a part thereof enters the lower layer of the region where the drain electrode 8 and the source electrode 9 are formed, and prevents the drain electrode 8 and the source electrode 9 from being disconnected as described above. , The capacitance between the drain electrode 8 and the source electrode 9 and the gate electrode 4 intersecting therewith is reduced.

【0048】前記構成において、所定のタイミング時
に、走査信号線4に走査信号、映像信号線8に映像信
号、対向電圧供給線18に対向電圧をそれぞれ供給して
薄膜トランジスタ17を時分割的に駆動し、薄膜トラン
ジスタ17の駆動により対応する透明画素電極11に所
定の印加電圧を供給し、透明画素電極11に対応する液
晶層3を駆動して画像表示を行う手段は、既知のこの種
の液晶表示装置の画像表示手段と同じであるので、この
点の説明を省略する。
In the above configuration, at a predetermined timing, a scanning signal is supplied to the scanning signal line 4, a video signal is supplied to the video signal line 8, and a counter voltage is supplied to the counter voltage supply line 18 to drive the thin film transistor 17 in a time-division manner. The means for supplying a predetermined applied voltage to the corresponding transparent pixel electrode 11 by driving the thin film transistor 17 and driving the liquid crystal layer 3 corresponding to the transparent pixel electrode 11 to display an image is a known liquid crystal display device of this type. Since this is the same as the image display means, the description of this point is omitted.

【0049】次いで、図3(a)、(b)は、図1に図
示の液晶表示装置における走査信号線端子及び映像信号
線端子の各構成例を示す断面図であり、(a)は走査信
号線端子例を示すものであり、(b)は映像信号線端子
例を示すものである。
Next, FIGS. 3A and 3B are cross-sectional views showing respective configuration examples of the scanning signal line terminal and the video signal line terminal in the liquid crystal display device shown in FIG. 1, and FIG. FIG. 3B shows an example of a signal line terminal, and FIG.

【0050】図3において、102 、103 はスルーホ
ール、20は透明端子膜であり、その他に、図1に示さ
れた構成要素と同じ構成要素については同じ符号をつけ
ている。
In FIG. 3, reference numerals 10 2 and 10 3 denote through holes, reference numeral 20 denotes a transparent terminal film, and other components that are the same as those shown in FIG.

【0051】図3(a)に示されるように、走査信号線
端子は、端子形成部に保護絶縁膜10及びゲート絶縁膜
5の各層を貫通して第2導電膜42 に達する穴の表面及
びその周囲に透明端子膜21が形成されたスルーホール
102 を有する。
[0051] As shown in FIG. 3 (a), the scanning signal line terminal, the second conductive film 4 hole surface of 2 to reach through the layers of the protective insulating film 10 and the gate insulating film 5 in the terminal forming portion and a through hole 10 2 transparent terminal film 21 around is formed thereof.

【0052】また、図3(b)に示されるように、映像
信号線端子は、端子形成部に保護絶縁膜10及び第2導
電膜82 の各層を貫通して第1導電膜81 に達する穴の
表面及びその周囲に透明端子膜21が形成されたスルー
ホール102 を有する。
[0052] Further, as illustrated in FIG. 3 (b), the video signal line terminal, the first conductive film 8 1 through the protective insulating film 10 and the second conductive film 8 and second layers to the terminal forming portion having through holes 10 2 to the surface and the transparent terminal film 21 around the hole is formed reached.

【0053】この場合、走査信号線端子及び映像信号線
端子は、端子を形成する走査信号線4及び映像信号線8
上に、スルーホールレジストパターンを一枚のホトマス
クによって形成し、ドライエッチング法によって保護絶
縁膜10及びゲート絶縁膜5の各層及び保護絶縁膜10
及び第2導電膜82 の各層を同時にエッチング加工す
る。走査信号線端子は、保護絶縁膜10がゲート絶縁膜
5に比べてエッチングレートが速いため、保護絶縁膜1
0が優先的にサイドエッチングされ、保護絶縁膜10と
ゲート絶縁膜5の端面形状が順テーパ状の穴になるよう
にドライエッチングされる。映像信号線端子は、このド
ライエッチングの際に、映像信号線8の第2導電膜82
である純モリブデン(Mo)はドライエッチング耐性を
持っていないため、保護絶縁膜10のドライエッチング
時に第2導電膜82 も同時にエッチングされ、保護絶縁
膜10と第2導電膜82 の端面形状が順テーパ状の穴に
なるようにドライエッチングされる。なお、映像信号線
8の第1導電膜81 であるモリブデン(Mo)を主成分
とし、8重量%のジルコニウム(Zr)を含有したモリ
ブデン合金はドライエッチング耐性を持っているため、
第1導電膜81 が同時にエッチングされることはない。
In this case, the scanning signal line terminal and the video signal line terminal are connected to the scanning signal line 4 and the video signal line 8, respectively.
A through-hole resist pattern is formed thereon using a single photomask, and each layer of the protective insulating film 10 and the gate insulating film 5 and the protective insulating film 10 are formed by dry etching.
And the second conductive film 82 of each layer are simultaneously etched using. In the scanning signal line terminal, since the protective insulating film 10 has a higher etching rate than the gate insulating film 5, the protective insulating film 1
0 is preferentially side-etched, and dry-etched so that the end surfaces of the protective insulating film 10 and the gate insulating film 5 become forward tapered holes. Video signal line terminal, when the dry etching, the second conductive film 8 of the video signal lines 8 2
Since it pure molybdenum (Mo) has no resistance to dry etching with, is the second conductive film 82 is also etched simultaneously during dry etching of the protective insulating film 10, the protective insulating film 10 and the end surface of the second conductive film 8 2 shape Is dry-etched so as to form a forward tapered hole. Since molybdenum alloy molybdenum (Mo) is a first conductive film 8 1 of the video signal line 8 as a main component, and contained 8 wt% of zirconium (Zr) is to have a dry etching resistance,
Never first conductive film 8 1 are simultaneously etched.

【0054】穴が形成された後でレジストを剥離し、走
査信号線端子部、映像信号線端子部となる透明導電膜2
0を多結晶のインジウム錫酸化物をスパッタリング法に
よって成膜し、走査信号線端子及び映像信号線端子が形
成される。なお、このときのインジウム錫酸化物の成膜
によって、透明画素電極11及びその接続部111 から
なる部分も同時に成膜する。
After the holes are formed, the resist is peeled off, and the transparent conductive film 2 serving as a scanning signal line terminal portion and a video signal line terminal portion is removed.
A film of No. 0 is formed by sputtering polycrystalline indium tin oxide to form a scanning signal line terminal and a video signal line terminal. Depending deposition of indium tin oxide in this case, also simultaneously formed part made of a transparent pixel electrode 11 and its connection part 11 1.

【0055】前記構成において、走査信号線及びゲート
電極4を第1導電膜41 と第2導電膜42 とからなる二
層の積層膜とし、第1導電膜41 の形成材料に、アルミ
ニウム(Al)を主成分とし、9.8重量%のネオジム
(Nd)を含有したアルミニウム合金を用い、第2導電
膜42 の形成材料に、モリブデン(Mo)を主成分と
し、8重量%のジルコニウム(Zr)を含有したモリブ
デン合金を用いているので、約400Ωμm2 程度の良
好な低抵抗特性を持つ。また、端子部以外の画素領域に
おいては走査信号線が陽極酸化処理されているので、陽
極酸化膜が臭化水素酸を阻止し、それ以下の層が臭化水
素酸に侵されないので、多結晶のインジウム錫酸化物か
らなる透明画素電極11や透明導電膜20の形成時に、
走査信号線及びゲート電極4に断線が生じることはな
い。
[0055] In the arrangement, the scanning signal line and the gate electrode 4 and the first conductive film 4 1 a two-layer laminated film consisting of a second conductive film 4 2 Metropolitan, the first conductive film 4 1 forming material, aluminum (Al) as a main component, an aluminum alloy containing 9.8 wt% of neodymium (Nd), the second conductive film 4 2 forming material, a main component of molybdenum (Mo), 8 wt% Since a molybdenum alloy containing zirconium (Zr) is used, it has good low resistance characteristics of about 400 Ωμm 2 . In the pixel area other than the terminal area, since the scanning signal lines are anodized, the anodized film blocks hydrobromic acid, and the lower layers are not attacked by hydrobromic acid. When forming the transparent pixel electrode 11 and the transparent conductive film 20 made of indium tin oxide,
There is no disconnection between the scanning signal line and the gate electrode 4.

【0056】続く、図4は、本発明による液晶表示装置
の第2の実施の形態を示すもので、1個の薄膜トランジ
スタを含んだ要部構成を示す断面図である。
FIG. 4 shows a second embodiment of the liquid crystal display device according to the present invention, and is a cross-sectional view showing the configuration of a main part including one thin film transistor.

【0057】図4において、4’は走査信号線及びゲー
ト電極、41 ’は第1導電膜、42’は第2導電膜、1
1’は透明画素電極、111 ’は接続部であり、その他
に、図1に示された構成要素と同じ構成要素については
同じ符号をつけている。
In FIG. 4, 4 'is a scanning signal line and a gate electrode, 4 1 ' is a first conductive film, 4 2 'is a second conductive film, 1'
1 ′ is a transparent pixel electrode, 11 1 ′ is a connection part, and other components that are the same as those shown in FIG. 1 are given the same reference numerals.

【0058】そして、第1の実施の形態(以下、実施形
態1という)と第2の実施の形態(以下、実施形態2と
いう)との構成の違いは、走査信号線及びゲート電極
4、4’における第2導電膜42 、42 ’の形成材料
に、実施形態1が陽極酸化処理したアルミニウム合金を
用いているのに対し、実施形態2が第1導電膜41 と第
2導電膜42 の二層の積層膜で、第1導電膜41 はアル
ミニウム(Al)を主成分とし、9.8重量%のネオジ
ム(Nd)を含有したアルミニウム合金であり、第2導
電膜42 はモリブデン(Mo)を主成分とし、8重量%
のジルコニウム(Zr)を含有したモリブデン合金を用
いている点、及び、透明画素電極11、11’及び接続
部111 、111 ’の形成材料に、実施形態1が多結晶
のインジウム錫酸化物(ITO)を用いているのに対
し、実施形態2がインジウム亜鉛酸化物(IZO)を用
いている点だけであって、その他に、実施形態1と実施
形態2との間に構成の違いはない。このため、第2の実
施の形態の構成についてはこれ以上の説明を行わない。
The difference between the configuration of the first embodiment (hereinafter, referred to as Embodiment 1) and the configuration of the second embodiment (hereinafter, referred to as Embodiment 2) is that the scanning signal lines and the gate electrodes 4, 4 'the second conductive film 4 2 in, 4 2' in the formation material, while aluminum is used alloy embodiment 1 is anodized, the second embodiment is the first conductive film 4 1 and the second conductive film in the laminated film of 4 2 bilayer, the first conductive film 4 1 is mainly composed of aluminum (Al), an aluminum alloy containing 9.8 wt% of neodymium (Nd), the second conductive film 4 2 Is molybdenum (Mo) as the main component, 8% by weight
Embodiment 1 is based on the point that a molybdenum alloy containing zirconium (Zr) is used and the material for forming the transparent pixel electrodes 11 and 11 ′ and the connecting portions 11 1 and 11 1 ′ is polycrystalline indium tin oxide. Embodiment 2 uses only indium zinc oxide (IZO), whereas (ITO) is used. In addition, the difference between Embodiment 1 and Embodiment 2 is that Absent. Therefore, the configuration of the second embodiment will not be described further.

【0059】また、第1の実施の形態(実施形態1)と
第2の実施の形態(実施形態2)との製造プロセスの違
いは、第2導電膜42 、42 ’の製造プロセスにおい
て、実施形態1がアルミニウム合金とモリブデン合金か
らなる二層の積層膜を化成溶液に浸し、陽極酸化処理し
たアルミニウム合金を得ているのに対し、実施形態2が
アルミニウム合金からなる第1導電膜41 ’とモリブデ
ン合金からなる第2導電膜42 ’の二層の積層膜を得て
いるだけである点、及び、透明画素電極11、11’及
び接続部111 、111 ’の製造プロセスにおいて、ス
パッタリング法により透明導電膜を成膜した後で、透明
画素電極11を得るためにレジストパターンを形成し、
エッチング液により透明画素電極形成部分のエッチング
を行っているとき、実施形態1がエッチング液として臭
化水素酸を用いているのに対し、実施形態2がエッチン
グ液として蓚酸溶液を用いている点だけであって、その
他に、実施形態1と実施形態2との間に製造プロセスの
違いがない。このため、第2の実施の形態の製造プロセ
スについてはこれ以上の説明を行わない。
The difference between the manufacturing process of the first embodiment (Embodiment 1) and the manufacturing process of the second embodiment (Embodiment 2) is that the manufacturing process of the second conductive films 4 2 and 4 2 ′ is different. In the first embodiment, a two-layer laminated film made of an aluminum alloy and a molybdenum alloy is immersed in a chemical conversion solution to obtain an anodized aluminum alloy, whereas in the second embodiment, a first conductive film 4 made of an aluminum alloy is obtained. 1 ′ and a second conductive film 4 2 ′ made of a molybdenum alloy, and a manufacturing process of the transparent pixel electrodes 11, 11 ′ and the connecting portions 11 1 , 11 1 ′. In, after forming a transparent conductive film by a sputtering method, a resist pattern is formed to obtain a transparent pixel electrode 11,
When etching the transparent pixel electrode forming portion with an etchant, Embodiment 1 uses hydrobromic acid as an etchant, whereas Embodiment 2 uses an oxalic acid solution as an etchant. In addition, there is no difference in the manufacturing process between the first embodiment and the second embodiment. Therefore, the manufacturing process according to the second embodiment will not be described further.

【0060】第2の実施の形態によれば、第1の実施の
形態と同様に、映像信号線及びドレイン電極8、ソース
電極9をそれぞれ第1導電膜81 、91 と第2導電膜8
2 、92 とからなる二層の積層膜とし、第1導電膜
1 、91 の形成材料に、モリブデン(Mo)を主成分
とし、8重量%のジルコニウム(Zr)を含有したモリ
ブデン合金を用い、第2導電膜82 、92 の形成材料
に、純モリブデン(Mo)を用いることにより、前記4
つの特性、すなわち、良好な低抵抗特性、選択ウェット
エッチング加工可能性能、スパッタリング工程時の良好
な軽負荷特性、保護絶縁膜のドライエッチングでスルー
ホールの形成可能性能の全てを満たすことが可能にな
り、しかも、薄膜トランジスタ17の真性非晶質シリコ
ン層6との良好なコンタクトを達成できる。
[0060] According to the second embodiment, like the first embodiment, the video signal lines and the drain electrode 8, the first conductive film 8, respectively source electrodes 9 1, 9 1 and the second conductive film 8
2, 9 2 and a two-layer laminated film consisting of a Metropolitan, the first conductive film 8 1, 9 1 of forming material, a main component of molybdenum (Mo), a molybdenum alloy containing 8% by weight of zirconium (Zr) used, the second conductive film 8 2, 9 2 forming material, by using a pure molybdenum (Mo), the 4
It is possible to satisfy all of the three characteristics, namely, good low resistance characteristics, selectable wet etching processing performance, good light load characteristics during the sputtering process, and through hole formation performance by dry etching of the protective insulating film. Moreover, good contact with the intrinsic amorphous silicon layer 6 of the thin film transistor 17 can be achieved.

【0061】また、第2の実施の形態によれば、走査信
号線及びゲート電極4’を第1導電膜41 ’と第2導電
膜42 ’とからなる二層の積層膜とし、第1導電膜
1 ’の形成材料に、アルミニウム(Al)を主成分と
し、9.8重量%のネオジム(Nd)を含有したアルミ
ニウム合金を用い、第2導電膜42 ’の形成材料に、モ
リブデン(Mo)を主成分とし、8重量%のジルコニウ
ム(Zr)を含有したモリブデン合金を用い、しかも、
透明画素電極11’の形成材料に、インジウム亜鉛酸化
物を用いているので、走査信号線及びゲート電極4’が
良好な低抵抗特性を持つとともに、透明画素電極11’
をエッチングにより形成する際に、エッチング液として
臭化水素酸に代えて蓚酸溶液を用いることができるの
で、透明画素電極11’の形成時に、走査信号線及びゲ
ート電極4’がエッチング液に侵されることがなく、走
査信号線及びゲート電極4’に断線が生じることはな
い。
Further, according to the second embodiment, the scanning signal line and the gate electrode 4 ′ are formed as a two-layer laminated film composed of the first conductive film 4 1 ′ and the second conductive film 4 2 ′. 'the formation material, aluminum (Al) as a main component, an aluminum alloy containing 9.8 wt% of neodymium (Nd), the second conductive film 4 2' 1 conductive film 4 1 to forming material, A molybdenum alloy containing molybdenum (Mo) as a main component and containing 8% by weight of zirconium (Zr) is used.
Since indium zinc oxide is used as a material for forming the transparent pixel electrode 11 ′, the scanning signal line and the gate electrode 4 ′ have good low-resistance characteristics and the transparent pixel electrode 11 ′.
Can be used instead of hydrobromic acid as an etchant when etching is performed, so that the scan signal line and the gate electrode 4 ′ are affected by the etchant when the transparent pixel electrode 11 ′ is formed. There is no disconnection between the scanning signal line and the gate electrode 4 '.

【0062】なお、第2の実施の形態においては、透明
画素電極11’の形成材料に、エッチング液として蓚酸
溶液を使用可能な形成材料としてインジウム亜鉛酸化物
の例を挙げて説明したが、エッチング液として蓚酸溶液
を使用可能な透明画素電極11’の形成材料はインジウ
ム亜鉛酸化物の例に限られるものでなく、非晶質相のイ
ンジウム錫酸化物(ITO)やインジウムゲルマニウム
酸化物(IGO)を用いても、インジウム亜鉛酸化物を
用いたときと同じ機能を果たすことができる。
In the second embodiment, the transparent pixel electrode 11 'is formed using indium zinc oxide as an example of an oxalic acid solution as an etchant. The material for forming the transparent pixel electrode 11 ′ in which an oxalic acid solution can be used as a liquid is not limited to the example of indium zinc oxide, but amorphous phase indium tin oxide (ITO) or indium germanium oxide (IGO) Can also achieve the same function as when indium zinc oxide is used.

【0063】続いて、図5は、本発明による液晶表示装
置の第3の実施の形態を示すもので、図1と同様に、1
個の薄膜トランジスタを含む要部の構成を示す断面図で
ある。
Next, FIG. 5 shows a third embodiment of the liquid crystal display device according to the present invention.
FIG. 3 is a cross-sectional view illustrating a configuration of a main part including a plurality of thin film transistors.

【0064】図5において、4”は走査信号線及びゲー
ト電極、41 ”は第1導電膜、42”は第2導電膜であ
り、その他に、図1に示された構成要素と同じ構成要素
については同じ符号をつけている。
In FIG. 5, 4 ″ is a scanning signal line and a gate electrode, 4 1 ″ is a first conductive film, 4 2 ″ is a second conductive film, and other components are the same as those shown in FIG. Components are given the same reference numerals.

【0065】そして、第1の実施の形態(実施形態1)
と第3の実施の形態(以下、実施形態3という)との構
成の違いは、走査信号線及びゲート電極4、4”の形成
材料として、実施形態1が陽極酸化処理されたアルミニ
ウム合金であるのに対し、実施形態3が第1導電膜
1 ”と第2導電膜42 ”とからなる二層の積層膜と
し、第1導電膜41 ”の形成材料に、モリブデン(M
o)を主成分とし、8重量%のジルコニウム(Zr)を
含有したモリブデン合金を用い、第2導電膜42 ”の形
成材料に、純度99.9重量%の純モリブデン(Mo)
を用いている点だけであって、その他に、実施形態1と
実施形態3との間に構成の違いはない。このため、第2
の実施の形態の構成についてはこれ以上の説明を行わな
い。
Then, the first embodiment (Embodiment 1)
The difference between the first embodiment and the third embodiment (hereinafter, referred to as a third embodiment) is that the first embodiment is an anodized aluminum alloy as a material for forming the scanning signal lines and the gate electrodes 4 and 4 ″. On the other hand, the third embodiment is a two-layer laminated film composed of the first conductive film 4 1 ″ and the second conductive film 4 2 ″, and the material for forming the first conductive film 4 1 ″ is molybdenum (M
o) is used as a main component, and a molybdenum alloy containing 8% by weight of zirconium (Zr) is used. The material for forming the second conductive film 4 2 ″ is pure molybdenum (Mo) having a purity of 99.9% by weight.
There is no difference in the configuration between the first embodiment and the third embodiment except for the use of. Therefore, the second
The configuration of this embodiment will not be described further.

【0066】また、第1の実施の形態(実施形態1)と
第3の実施の形態(実施形態3)との製造プロセスの違
いは、走査信号線及びゲート電極4、4”の製造プロセ
スにおいて、スパッタリング法により成膜温度120℃
で成膜するときその形成材料として、実施形態1がアル
ミニウム合金とモリブデン合金からなる二層の導電膜を
用いているのに対し、実施形態3が8重量%のジルコニ
ウム(Zr)を含有したモリブデン合金と純モリブデン
(Mo)からなる二層の導電膜を用いている点、及び、
得られた二層の積層膜に対して、実施形態1が二層の積
層膜を化成溶液に浸し、第2導電膜42 を陽極酸化処理
したアルミニウム合金にしているのに対し、実施形態3
がこのような処理を行っていない点だけであって、その
他に、実施形態1と実施形態3との間に製造プロセスの
違いがない。このため、第3の実施の形態の製造プロセ
スについてはこれ以上の説明を行わない。
The difference between the manufacturing processes of the first embodiment (Embodiment 1) and the third embodiment (Embodiment 3) is that the manufacturing process of the scanning signal lines and the gate electrodes 4 and 4 ″ is different. , Sputtering temperature of 120 ° C by sputtering method
Embodiment 1 uses a two-layered conductive film made of an aluminum alloy and a molybdenum alloy as a material for forming the film, while Embodiment 3 uses molybdenum containing 8% by weight of zirconium (Zr). Using a two-layer conductive film made of an alloy and pure molybdenum (Mo); and
The laminated film of the resulting two-layer, whereas Embodiment 1 is immersed in a laminated film of two layers conversion solution, and the second conductive film 4 2 to anodized aluminum alloy, the embodiment 3
However, there is no difference in the manufacturing process between the first embodiment and the third embodiment only in that such processing is not performed. Therefore, the manufacturing process of the third embodiment will not be described further.

【0067】第3の実施の形態によれば、走査信号線
4”、映像信号線及びドレイン電極8、ソース電極9を
それぞれ第1導電膜41 ”、81 、91 と第2導電膜4
2 ”、82 、92 とからなる二層の積層膜とし、第1導
電膜41 ”、81 、91 の形成材料に、モリブデン(M
o)を主成分とし、8重量%のジルコニウム(Zr)を
含有したモリブデン合金を用い、第2導電膜42 ”、8
2 、92 の形成材料に、純モリブデン(Mo)を用いる
ことにより、前記4つの特性、すなわち、良好な低抵抗
特性、選択ウェットエッチング加工可能性能、スパッタ
リング工程時の良好な軽負荷特性、保護絶縁膜のドライ
エッチングでスルーホールの形成可能性能の全てを満た
すことが可能になり、しかも、薄膜トランジスタ17の
真性非晶質シリコン層6との良好なコンタクトを達成で
きる。
According to the third embodiment, the scanning signal line 4 ″, the video signal line and the drain electrode 8, the source electrode 9 are respectively connected to the first conductive films 4 1 ″, 8 1 , 9 1 and the second conductive film. 4
2 ″, 8 2 , 9 2, and the first conductive film 4 1 ″, 8 1 , 9 1 was formed of molybdenum (M
o) as a main component, using a molybdenum alloy containing 8% by weight of zirconium (Zr), the second conductive film 4 2 ", 8
By using pure molybdenum (Mo) as the material for forming 2 , 9 2 , the above four properties, namely, good low resistance property, selective wet etching workability, good light load property at the time of sputtering process, and protection. Dry etching of the insulating film satisfies all of the performances in which a through hole can be formed, and also achieves good contact with the intrinsic amorphous silicon layer 6 of the thin film transistor 17.

【0068】次に、図6は、図5に図示の液晶表示装置
における走査信号線端子の構成例を示す断面図である。
Next, FIG. 6 is a cross-sectional view showing a configuration example of a scanning signal line terminal in the liquid crystal display device shown in FIG.

【0069】図6において、104 はスルーホールであ
り、その他、図3及び図5に示された構成要素と同じ構
成要素については同じ符号をつけている。
In FIG. 6, reference numeral 10 4 denotes a through-hole, and the same components as those shown in FIGS. 3 and 5 are denoted by the same reference numerals.

【0070】図6に示されるように、走査信号線端子
は、端子形成部に保護絶縁膜10及びゲート絶縁膜5の
各層を貫通し、さらに第2導電膜42 ”を通して第1導
電膜4 1 ”まで達する穴の表面及びその周囲に透明端子
膜20が形成されたスルーホール104 を有する。
As shown in FIG. 6, a scanning signal line terminal
Indicates that the protective insulating film 10 and the gate insulating film 5
Penetrate each layer, and further form a second conductive film 4TwoThrough the first
Electromembrane 4 1Transparent terminal on the surface of the hole reaching to "and around it
Through hole 10 with film 20 formedFourHaving.

【0071】この場合、走査信号線端子は、端子を形成
する走査信号線4”にスルーホールレジストパターンを
一枚のホトマスクによって形成し、ドライエッチング法
によって保護絶縁膜10及びゲート絶縁膜5の各層及び
第2導電膜42 ”の各層を同時にエッチング加工する。
走査信号線端子は、保護絶縁膜10がゲート絶縁膜5に
比べてエッチングレートが速く、しかも、第2導電膜4
2 ”である純モリブデン(Mo)はドライエチング耐性
を持っていないため、保護絶縁膜10、ゲート絶縁膜
5、第2導電膜42 ”の優先順にサイドエッチングさ
れ、保護絶縁膜10とゲート絶縁膜5及び第2導電膜4
2 ”の端面形状が順テーパ状の穴になるようにドライエ
ッチングされる。なお、走査信号線4”の第1導電膜4
1 ”であるモリブデン(Mo)を主成分とし、8重量%
のジルコニウム(Zr)を含有したモリブデン合金はド
ライエッチング耐性を持っているため、第1導電膜
1 ”が同時にエッチングされることはない。
In this case, the scanning signal line terminal is formed by forming a through-hole resist pattern on the scanning signal line 4 ″ forming the terminal by using a single photomask, and forming each layer of the protective insulating film 10 and the gate insulating film 5 by dry etching. And the respective layers of the second conductive film 4 2 ″ are simultaneously etched.
In the scanning signal line terminal, the protective insulating film 10 has a higher etching rate than the gate insulating film 5 and the second conductive film 4
Since pure molybdenum (Mo), which is 2 ″, does not have dry etching resistance, the protective insulating film 10, the gate insulating film 5, and the second conductive film 4 2 ″ are side-etched in order of priority to form the protective insulating film 10 and the gate insulating film. 5 and second conductive film 4
Dry etching is performed so that the end face shape of 2 ″ becomes a forward tapered hole. The first conductive film 4 of the scanning signal line 4 ″ is formed.
1 "molybdenum (Mo) as a main component, 8% by weight
Since the molybdenum alloy containing zirconium (Zr) has dry etching resistance, the first conductive film 4 1 ″ is not etched at the same time.

【0072】穴が形成された後でレジストを剥離し、走
査信号線端子部となる透明導電膜20を多結晶のインジ
ウム錫酸化物(ITO)をスパッタリング法によって成
膜し、走査信号線端子が形成される。なお、このときの
インジウム錫酸化物の成膜によって、透明画素電極11
及びその接続部111 からなる部分も同時に成膜する。
After the holes are formed, the resist is peeled off, and a transparent conductive film 20 serving as a scanning signal line terminal portion is formed of polycrystalline indium tin oxide (ITO) by a sputtering method. It is formed. At this time, the transparent pixel electrode 11 is formed by forming the indium tin oxide.
And parts made from the connection portion 11 1 is also deposited simultaneously.

【0073】前記構成において、走査信号線及びゲート
電極4”を第1導電膜41 ”と第2導電膜42 ”とから
なる二層の積層膜とし、第1導電膜41 ”の形成材料
に、モリブデン(Mo)を主成分とし、8重量%のジル
コニウム(Zr)を含有したモリブデン合金を用い、第
2導電膜42 ”の形成材料に、純モリブデン(Mo)を
用いているので、約400Ωμm2 程度の良好な低抵抗
特性を持つだけでなく、多結晶のインジウム錫酸化物を
臭化水素酸を用いたエッチングにより透明画素電極11
や透明導電膜20を形成する際においても、モリブデン
合金である第1導電膜42 ”が臭化水素酸に対する耐エ
ッチング特性を有しているので、透明画素電極11や透
明導電膜20の形成時に、走査信号線及びゲート電極
4”に断線が生じることはない。
In the above structure, the scanning signal line and the gate electrode 4 ″ are formed as a two-layer laminated film composed of the first conductive film 4 1 ″ and the second conductive film 4 2 ″, and the first conductive film 4 1 ″ is formed. Since a molybdenum alloy containing molybdenum (Mo) as a main component and 8% by weight of zirconium (Zr) is used as a material, and pure molybdenum (Mo) is used as a material for forming the second conductive film 4 2 ″. , About 400 Ωμm 2, and a transparent pixel electrode 11 formed by etching polycrystalline indium tin oxide using hydrobromic acid.
When the transparent conductive film 20 and the transparent conductive film 20 are formed, the first conductive film 4 2 ″, which is a molybdenum alloy, has an etching resistance to hydrobromic acid. In some cases, there is no disconnection between the scanning signal line and the gate electrode 4 ″.

【0074】なお、第1乃至第3の各実施の形態におい
ては、第1導電膜41 、41 ’、4 1 ”、81 、91
構成するモリブデン合金に含有されるジルコニウム(Z
r)が8重量%である例を挙げて説明したが、本発明に
よるジルコニウム(Zr)の含有量は8重量%である場
合に限られるものでなく、その含有量が4重量%乃至1
4重量%の範囲内であれば、含有量が8重量%である場
合とほぼ同様の機能を達成することが可能である。ま
た、第1導電膜81 、91 は10nm以上の膜厚があ
り、第2導電膜82 、92 は90nm以上の膜厚がであ
れば、前記4つの特性を良好な状態で満たすことが可能
である。
In each of the first to third embodiments,
The first conductive film 41, 41’, 4 1", 81, 91To
Zirconium contained in the molybdenum alloy (Z
r) is 8% by weight.
Zirconium (Zr) content is 8 wt%
The content is not limited to 4% by weight to 1% by weight.
If the content is within the range of 4% by weight, the content is 8% by weight.
It is possible to achieve almost the same function as in the case. Ma
The first conductive film 81, 91Has a film thickness of 10 nm or more.
And the second conductive film 8Two, 9TwoHas a film thickness of 90 nm or more.
It is possible to satisfy the above four characteristics in good condition
It is.

【0075】次いで、図7は、本発明による液晶表示装
置のアクティブマトリクス基板の一画素近傍の配線構造
を示す平面図であって、図2に図示された構成に対応す
るものである。
FIG. 7 is a plan view showing a wiring structure near one pixel of the active matrix substrate of the liquid crystal display device according to the present invention, and corresponds to the configuration shown in FIG.

【0076】図7において、21は表示領域であり、そ
の他、図2に示された構成要素と同じ構成要素について
は同じ符号をつけている。
In FIG. 7, reference numeral 21 denotes a display area, and the same components as those shown in FIG. 2 are denoted by the same reference numerals.

【0077】図7に示されるように、下側基板1は周辺
を除いた中央部が表示領域21を構成しており、液晶層
3によって画像表示が行われる。表示領域21は、横
(X)方向に平行して延在する走査信号線4及び対向電
圧供給線18と、縦(Y)方向に平行して延在する映像
信号線8が設けられている。走査信号線4、対向電圧供
給線18は、映像信号線及びドレイン電極8、ソース電
極9に対してそれぞれ絶縁配置されている。
As shown in FIG. 7, the central portion of the lower substrate 1 excluding the periphery constitutes a display area 21, and an image is displayed by the liquid crystal layer 3. The display area 21 is provided with the scanning signal lines 4 and the counter voltage supply lines 18 extending in the horizontal (X) direction and the video signal lines 8 extending in the vertical (Y) direction. . The scanning signal line 4 and the counter voltage supply line 18 are respectively insulated from the video signal line, the drain electrode 8 and the source electrode 9.

【0078】各走査信号線4と各映像信号線8とによっ
て囲まれた領域は、それぞれ1画素領域を構成してお
り、マトリクス状に配置された多数の1画素領域の集合
体により表示領域21が形成される。各1画素領域は、
走査信号線4からの走査信号の供給によりオンする薄膜
トランジスタ17と、オンした薄膜トランジスタ17を
介して映像信号線8からの映像信号が供給される画素電
極11とを有している。また、付加容量19は、対向電
圧供給線18と画素電極11間に接続配置され、薄膜ト
ランジスタ17のターンオフ時に画素電極11に蓄積さ
れた映像信号を保持している。
The area surrounded by each scanning signal line 4 and each video signal line 8 constitutes one pixel area, and the display area 21 is formed by an aggregate of a large number of one pixel areas arranged in a matrix. Is formed. Each one pixel area is
The thin film transistor 17 includes a thin film transistor 17 that is turned on by the supply of a scanning signal from the scanning signal line 4 and a pixel electrode 11 to which a video signal from the video signal line 8 is supplied via the turned on thin film transistor 17. The additional capacitance 19 is connected between the counter voltage supply line 18 and the pixel electrode 11 and holds the video signal accumulated in the pixel electrode 11 when the thin film transistor 17 is turned off.

【0079】続く、図8(a)、(b)は、本発明によ
る液晶表示装置にドライバICを実装したときのその一
部の構成を示す断面図であり、(a)はゲートドライバ
IC30の実装部、(b)はドレインドライバIC31
の実装部であって、下側基板上に異方性導電フィルム
(ACF)24を介してチップオングラス(COG)方
式で実装した例を示すものである。なお、この実装例
は、図1に図示された構成に対応するものである。
FIGS. 8A and 8B are cross-sectional views showing a partial configuration of a liquid crystal display device according to the present invention when a driver IC is mounted, and FIG. (B) Drain driver IC 31
And shows an example of mounting on a lower substrate by a chip-on-glass (COG) method via an anisotropic conductive film (ACF) 24. Note that this implementation example corresponds to the configuration shown in FIG.

【0080】図8(a)、(b)において、22は走査
信号線端子、32はゲート側バスライン、23は映像信
号線端子、33はドレイン側バスライン、221 、32
1 、231 、331 は第1導電膜、222 、322 、2
2 、332 は第2導電膜、24は異方性導電フィルム
(ACF)、25は透明導電膜、26は導電粒子、34
はバンプ、30はゲートドライバIC、31はドレイン
ドライバICであり、その他、図1に示された構成要素
と同じ構成要素については同じ符号をつけている。
8A and 8B, reference numeral 22 denotes a scanning signal line terminal, 32 denotes a gate side bus line, 23 denotes a video signal line terminal, 33 denotes a drain side bus line, 22 1 and 32.
1 , 23 1 and 33 1 are first conductive films, 22 2 , 32 2 and 2
3 2, 33 2 and the second conductive film, 24 is an anisotropic conductive film (ACF), 25 is transparent conductive film, the conductive particles 26, 34
Denotes a bump, 30 denotes a gate driver IC, 31 denotes a drain driver IC, and other components that are the same as those shown in FIG.

【0081】図8(a)に示されるように、ゲートドラ
イバIC30の実装部は、下側基板1上に形成された第
1導電膜221 と第2導電膜222 の二層の積層膜から
なる走査信号線端子22と第1導電膜321 と第2導電
膜322 の二層の積層膜からなるゲート側バスライン3
2と、走査信号線端子22及びゲート側バスライン32
上に順次被覆されたゲート絶縁膜5及び保護絶縁膜10
と、ゲート絶縁膜5と保護絶縁膜10に設けた穴を通し
て第2導電膜222 、322 に達するように被覆された
透明導電膜25と、透明導電膜25に接触するように前
記穴内に配置された導電粒子26と、導電粒子26の配
置個所を除いた表面領域に形成された異方性導電フィル
ム24と、導電粒子26に接触するように配置されたバ
ンプ34とからなっている。
[0081] As shown in FIG. 8 (a), the mounting portion of the gate driver IC30 is stacked film of the first conductive film 22 1 and the second conductive film 22 2 of the two layers formed on the lower substrate 1 a scanning signal line terminal 22 consisting of the first conductive film 32 1 and the gate-side bus line 3 composed of a stacked film of the second conductive film 32 2 of the two layers
2, the scanning signal line terminal 22 and the gate side bus line 32
A gate insulating film 5 and a protective insulating film 10 sequentially coated thereon
And a transparent conductive film 25 coated so as to reach the second conductive films 22 2 and 32 2 through holes provided in the gate insulating film 5 and the protective insulating film 10, and into the holes so as to contact the transparent conductive film 25. The conductive particles 26 are arranged, the anisotropic conductive film 24 is formed on the surface area excluding the place where the conductive particles 26 are arranged, and the bumps 34 are arranged so as to be in contact with the conductive particles 26.

【0082】また、図8(b)に示されるように、ドレ
インドライバIC31の実装部は、ゲート絶縁膜5と、
ゲート絶縁膜5上に形成された第1導電膜231 と第2
導電膜232 の二層の積層膜からなる映像信号線端子2
3と、下側基板に形成された第1導電膜331 と第2導
電膜332 の二層の積層膜からなるドレイン側バスライ
ン33と、保護絶縁膜10と、保護絶縁膜10に設けた
穴を通して第2導電膜232 に達するように、または保
護絶縁膜10とゲート絶縁膜5に設けた穴を通して第2
導電膜332 に達する被覆された透明導電膜25と、透
明導電膜25に接触するように前記穴内に配置された導
電粒子26と、導電粒子26の配置個所を除いた表面領
域に形成された異方性導電フィルム24と、導電粒子2
6に接触するように配置されたバンプ34とからなって
いる。
Further, as shown in FIG. 8B, the mounting portion of the drain driver IC 31 includes the gate insulating film 5,
The first conductive film 23 is formed on the gate insulating film 5 1 and the second
The video signal line terminal 2 made of laminated films of the conductive film 23 2 of the two layers
3, the first conductive film 33 1 and the drain-side bus line 33 made of a laminate film of the second conductive film 33 2 of the two layers formed on the lower substrate, and the protective insulating film 10, provided in the protective insulating film 10 It was to reach the 2 second conductive film 23 through a hole or a protective insulating film 10 and the second through hole formed in the gate insulating film 5,
And the coated transparent conductive film 25 reaches the conductive film 33 2, the conductive particles 26 that is disposed on the hole so as to be in contact with the transparent conductive film 25, formed on the surface region excluding the placement point of the conductive particles 26 Anisotropic conductive film 24 and conductive particles 2
6 and the bumps 34 arranged so as to come into contact therewith.

【0083】そして、走査信号線端子32、ゲート側バ
スライン22、及びドレイン側バスライン33は、図1
に図示された走査信号線4と同じ構成のもので、第1導
電膜321 、221 、331 の形成材料が、アルミニウ
ム(Al)を主成分とし、9.8重量%のネオジム(N
d)を含有したアルミニウム合金であり、第2導電膜3
2 、222 、332 の形成材料が、モリブデン(M
o)を主成分とし、8重量%のジルコニウム(Zr)を
含有したモリブデン合金である。映像信号線端子23
は、図1に図示された映像信号線及びドレイン電極8と
同じ構成のもので、第1導電膜231 の形成材料が、モ
リブデン(Mo)を主成分とし、8重量%のジルコニウ
ム(Zr)を含有したモリブデン合金であり、第2導電
膜232 の形成材料が、純モリブデン(Mo)である。
また、透明導電膜25は、図1に図示された透明画素電
極11と同じ構成の多結晶のインジウム錫酸化物(IT
O)である。
The scanning signal line terminal 32, gate side bus line 22, and drain side bus line 33 are
Of the same configuration as the scanning signal line 4 illustrated in the first conductive film 32 1, 22 1, 33 1 of the forming material, a main component of aluminum (Al), 9.8 wt% of neodymium (N
d) is an aluminum alloy containing the second conductive film 3
The material forming 22 2 , 22 2 and 33 2 is molybdenum (M
This is a molybdenum alloy containing o) as a main component and containing 8% by weight of zirconium (Zr). Video signal line terminal 23
Is of the same configuration as the video signal lines and the drain electrode 8 of FIG. 1, the first forming material first conductive film 23, a main component of molybdenum (Mo), 8 wt% of zirconium (Zr) a molybdenum alloy containing, 2 forming material second conductive film 23, a pure molybdenum (Mo).
The transparent conductive film 25 is made of polycrystalline indium tin oxide (IT) having the same configuration as the transparent pixel electrode 11 shown in FIG.
O).

【0084】この場合、走査信号線端子32、ゲート側
バスライン22、及びドレイン側バスライン33は、走
査信号線及びゲート電極4を形成する際に、同じ工程に
よって形成することができ、映像信号線端子23は、映
像信号線及びドレイン電極8、ソース電極9を形成する
際に、同じ工程によって形成することができる。さら
に、透明導電膜25は、透明画素電極11や透明導電膜
20を形成する際に、同じ工程によって形成することが
できる。
In this case, the scanning signal line terminal 32, the gate-side bus line 22, and the drain-side bus line 33 can be formed by the same process when forming the scanning signal line and the gate electrode 4. The line terminal 23 can be formed by the same process when forming the video signal line, the drain electrode 8 and the source electrode 9. Further, the transparent conductive film 25 can be formed by the same process when forming the transparent pixel electrode 11 and the transparent conductive film 20.

【0085】このような構成にすれば、ゲート側バスラ
イン32とドレイン側バスライン33のシート抵抗値を
0.3Ω/□に、ゲート側バスライン32と透明導電膜
25との接触抵抗値、及び、ドレイン側バスライン33
と透明導電膜25との接触抵抗値をそれぞれ400Ωμ
2 程度にすることができ、透明導電膜25と異方性導
電フィルム24とのコンタクト抵抗値を低減することが
できる。このように低いバスライン抵抗とコンタクト部
を実現することにより、ゲートドライバIC30間及び
ドレインドライバIC31間を結んだバスラインによっ
てデータや電圧等を転送することも可能になり、フレキ
シブルプリント基板(FPC)の接続手段が簡略化され
るとともに、接続信頼性が向上する。
With this configuration, the sheet resistance of the gate-side bus line 32 and the drain-side bus line 33 is set to 0.3Ω / □, the contact resistance between the gate-side bus line 32 and the transparent conductive film 25 is reduced, And the drain side bus line 33
And the transparent conductive film 25 have a contact resistance of 400Ωμ, respectively.
m 2, and the contact resistance between the transparent conductive film 25 and the anisotropic conductive film 24 can be reduced. By realizing such a low bus line resistance and a contact portion, it becomes possible to transfer data, voltage, and the like by a bus line connecting between the gate driver ICs 30 and between the drain driver ICs 31, and a flexible printed circuit (FPC) And the connection reliability is improved.

【0086】続いて、図9(a)、(b)は、本発明に
よる液晶表示装置にドライバICを実装したときのその
一部の構成を示す断面図であり、(a)はゲートドライ
バIC30の実装部、(b)はドレインドライバIC3
1の実装部であって、下側基板上に異方性導電フィルム
(ACF)24を介してチップオングラス(COG)方
式で実装した例を示すものである。なお、この実装例
は、図4に図示された構成に対応するものである。
FIGS. 9A and 9B are cross-sectional views showing a part of a liquid crystal display device according to the present invention when a driver IC is mounted on the liquid crystal display device. FIG. (B) is a drain driver IC3
1 shows an example in which the mounting portion 1 is mounted on a lower substrate by a chip-on-glass (COG) method via an anisotropic conductive film (ACF) 24. Note that this implementation example corresponds to the configuration shown in FIG.

【0087】図9(a)、(b)において、25’は透
明導電膜であり、その他、図8(a)、(b)に示され
た構成要素と同じ構成要素については同じ符号をつけて
いる。
In FIGS. 9A and 9B, reference numeral 25 'denotes a transparent conductive film, and the same components as those shown in FIGS. 8A and 8B are denoted by the same reference numerals. ing.

【0088】図9(a)、(b)に図示の実装例(以
下、これを図9実装例という)と、図8(a)、(b)
に図示の実装例(以下、これを図8実装例という)との
構成の違いは、透明導電膜25、25’の形成材料とし
て、図8実装例が多結晶のインジウム錫酸化物(IT
O)であるのに対し、図9実装例がインジウム亜鉛酸化
物(IZO)である点、及び、透明接続膜25、25’
の構成として、図8実装例が底面部を有しているのに対
し、図9実装例が底面開口を有している点である。図9
実装例が底面開口を有している理由は、IZOとACF
との接触抵抗が高いことによる。すなわち、第2導電膜
222 、322 、232 、332 とACFとを直接コン
タクトさせることにより、接触抵抗を低下させている。
その他に、図8実装例と図9実装例との間に構成上の違
いはない。このため、図9実装例の構成についてはこれ
以上の説明を省略する。
The mounting examples shown in FIGS. 9A and 9B (hereinafter referred to as the mounting examples in FIG. 9) and FIGS. 8A and 8B
8 is different from the mounting example shown in FIG. 8 (hereinafter, referred to as the mounting example in FIG. 8) in that the mounting example in FIG. 8 uses polycrystalline indium tin oxide (IT) as a material for forming the transparent conductive films 25 and 25 ′.
O), the mounting example in FIG. 9 is indium zinc oxide (IZO), and the transparent connection films 25 and 25 ′.
8 is that the mounting example of FIG. 8 has a bottom surface portion, while the mounting example of FIG. 9 has a bottom surface opening. FIG.
The reason why the mounting example has a bottom opening is that IZO and ACF
Due to high contact resistance with That is, the contact resistance is reduced by directly contacting the second conductive films 22 2 , 32 2 , 23 2 , and 33 2 with the ACF.
In addition, there is no difference in configuration between the example of FIG. 8 and the example of FIG. Therefore, further description of the configuration of the mounting example in FIG. 9 is omitted.

【0089】図9実装例は、図8実装例と同様にゲート
側バスライン32、及びドレイン側バスライン33がア
ルミニウム合金を含む構成になっているので、それらの
シート抵抗値を0.3Ω/□にすることができる。ま
た、ゲート側バスライン32、及びドレイン側バスライ
ン33とACFとの接続部においては、透明導電膜2
5’に底面開口を設け、第2導電膜322 、332 と導
電粒子26とを直接接続するようにしたので、導電粒子
26を介して第2導電膜322 、332 と透明導電膜2
5’との接触抵抗値を800Ωμm2 程度にすることが
でき、透明導電膜25’と異方性導電フィルム24との
コンタクト抵抗値も低減することができる。
In the mounting example of FIG. 9, since the gate side bus line 32 and the drain side bus line 33 are made of an aluminum alloy similarly to the mounting example of FIG. 8, their sheet resistance is set to 0.3Ω /. Can be □. Further, at the connection portions between the gate-side bus line 32 and the drain-side bus line 33 and the ACF, the transparent conductive film 2
Since a bottom opening is provided in 5 ′ and the second conductive films 32 2 and 33 2 are directly connected to the conductive particles 26, the second conductive films 32 2 and 33 2 and the transparent conductive film are interposed through the conductive particles 26. 2
The contact resistance value with 5 ′ can be made about 800Ωμm 2, and the contact resistance value between transparent conductive film 25 ′ and anisotropic conductive film 24 can also be reduced.

【0090】次に、図10は、本発明の液晶表示装置の
第4の実施の形態を示すもので、図4に示された第2の
実施の形態をイン・プレイン・スイッチング型(IP
S、横電界型)に適用したものであり、1個の薄膜トラ
ンジスタを含んだ要部構成を示す断面図である。
Next, FIG. 10 shows a fourth embodiment of the liquid crystal display device of the present invention. The second embodiment shown in FIG. 4 is different from the in-plane switching type (IP).
S, a lateral electric field type, and is a cross-sectional view showing a configuration of a main part including one thin film transistor.

【0091】また、図11は、本発明の液晶表示装置の
第4の実施の形態における一画素部分の要部構成を示す
平面図である。
FIG. 11 is a plan view showing a configuration of a main part of one pixel portion in a liquid crystal display device according to a fourth embodiment of the present invention.

【0092】図10、図11において、9’は画素電
極、29は対向電極であり、その他、図2及び図4に示
された構成要素と同じ構成要素については同じ符号をつ
けている。
In FIGS. 10 and 11, 9 'is a pixel electrode, 29 is a counter electrode, and the same components as those shown in FIGS. 2 and 4 are denoted by the same reference numerals.

【0093】図10の断面図に示した第4の実施の形態
(以下、実施形態4という)と図1の断面図で示した第
1の実施の形態(実施形態1)との構成の違いは、ソー
ス電極9上に形成されたスルーホール101 について、
実施形態1が、このスルーホール101 を有するのに対
し、実施形態4が、このスルーホール101 を欠いてい
る点だけであって、その他に、実施形態4と実施形態1
との間に構成上の相違はない。このため、図10に図示
された実施形態4の構成については、これ以上の説明を
省略する。
The difference between the configuration of the fourth embodiment shown in the sectional view of FIG. 10 (hereinafter referred to as the fourth embodiment) and the configuration of the first embodiment (the first embodiment) shown in the sectional view of FIG. Is for the through hole 10 1 formed on the source electrode 9.
Embodiment 1, while having the through holes 10 1, embodiment 4, an only point that lack this through hole 10 1, the other, the embodiment 4 and embodiment 1
There is no structural difference between and. Therefore, a further description of the configuration of the fourth embodiment illustrated in FIG. 10 will be omitted.

【0094】また、図11に示されるように、実施形態
4は、対向電圧供給線18が隣接する走査信号線4間に
走査信号線4に平行に配置され、対向電圧供給線18か
ら複数本の対向電極29がくし歯状に導出されている。
画素電極9’は、全体がコ字状をなし、突出部が対向電
極29に平行に配置されている。
As shown in FIG. 11, in the fourth embodiment, the opposing voltage supply lines 18 are arranged between the adjacent scanning signal lines 4 in parallel with the scanning signal lines 4, and a plurality of opposing voltage supply lines 18 Are drawn out in a comb-like shape.
The pixel electrode 9 ′ has a U-shape as a whole, and a protruding portion is arranged in parallel with the counter electrode 29.

【0095】図10に示されるように、走査信号線(及
びゲート電極)4は、陽極酸化されたアルミニウム合金
からなり、対向電圧供給線18は、走査信号線(及びゲ
ート電極)4と同様の構成である。映像信号線及びドレ
イン電極8は、第1導電膜8 1 と第2導電膜82 との二
層の積層膜からなる。
As shown in FIG. 10, the scanning signal lines (and
And gate electrode) 4 is an anodized aluminum alloy
The counter voltage supply line 18 is connected to a scanning signal line (and
The configuration is the same as that of the gate electrode 4. Video signal line and drain
The in-electrode 8 is a first conductive film 8 1And the second conductive film 8TwoAnd two
It consists of a laminated film of layers.

【0096】この場合、第1導電膜81 は、形成材料
が、モリブデン(Mo)を主成分とし、8重量%のジル
コニウム(Zr)を含有したモリブデン合金であり、第
2導電膜82 は、形成材料が純モリブデン(Mo)であ
る。
[0096] In this case, the first conductive film 8 1 forming material, a main component of molybdenum (Mo), a molybdenum alloy containing 8% by weight of zirconium (Zr), the second conductive film 8 2 And the forming material is pure molybdenum (Mo).

【0097】前記構成において、所定のタイミング時
に、走査信号線4に走査信号、映像信号線8に映像信
号、対向電圧供給線18に対向電圧をそれぞれ供給して
薄膜トランジスタ17を時分割的に駆動し、薄膜トラン
ジスタ17の駆動により対応する画素電極9と対向電極
との間に横電界を供給し、液晶層3を駆動して画像表示
を行う手段は、既知の横電界型の液晶表示装置の画像表
示手段と同じであるので、この点の説明を省略する。
In the above configuration, at a predetermined timing, a scanning signal is supplied to the scanning signal line 4, a video signal is supplied to the video signal line 8, and a counter voltage is supplied to the counter voltage supply line 18 to drive the thin film transistor 17 in a time division manner. The means for supplying an in-plane electric field between the corresponding pixel electrode 9 and the counter electrode by driving the thin film transistor 17 and driving the liquid crystal layer 3 to display an image is a means for displaying an image in a known in-plane liquid crystal display device. Since this is the same as the means, description of this point is omitted.

【0098】前記構成による液晶表示装置は、次のよう
にして各部が形成される。
In the liquid crystal display device having the above structure, each part is formed as follows.

【0099】走査信号線及びゲート電極4、対向電圧供
給線18及び対向電極29は、下側基板1の一面に、ス
パッタリング法を用い、成膜温度120℃で、アルミニ
ウム(Al)を主成分とし、9.8重量%のネオジム
(Nd)を含有したアルミニウム合金層と、モリブデン
(Mo)を主成分とし、8重量%のジルコニウム(Z
r)を含有したモリブデン合金層とを連続的に成膜す
る。次に、走査信号線及びゲート電極4、対向電圧供給
線18及び対向電極29を得るためにレジストパターン
をホトリソグラフィ法で形成し、燐酸や硝酸、望ましく
は酢酸や弗化アンモニウムを添加した水溶水からなるエ
ッチング液を用いたシャワーエッチング法により、これ
らの成膜を一括ウエットエッチングした。次いで、レジ
ストを剥離し、走査信号線4及び対向電圧供給線18の
端子部分をカバーして、得られた走査信号線及びゲート
電極4、対向電圧供給線18及び対向電極29を化成溶
液に浸して陽極酸化した。このとき、モリブデン合金層
が溶解し、その後でアルミニウム合金層41 の表面に均
一に陽極酸化膜42 を形成し、走査信号線及びゲート電
極4、それに同様の構成の対向電圧供給線18及び対向
電極29を形成した。
The scanning signal line and the gate electrode 4, the counter voltage supply line 18 and the counter electrode 29 are formed on one surface of the lower substrate 1 by sputtering at a film forming temperature of 120 ° C. and mainly containing aluminum (Al). , An aluminum alloy layer containing 9.8% by weight of neodymium (Nd), and 8% by weight of zirconium (Z) containing molybdenum (Mo) as a main component.
A molybdenum alloy layer containing r) is continuously formed. Next, a resist pattern is formed by photolithography to obtain the scanning signal line and the gate electrode 4, the counter voltage supply line 18 and the counter electrode 29, and an aqueous solution of phosphoric acid or nitric acid, preferably acetic acid or ammonium fluoride is added. These films were collectively wet-etched by a shower etching method using an etching solution consisting of Next, the resist is peeled off, the scanning signal line 4 and the terminal portion of the counter voltage supply line 18 are covered, and the obtained scan signal line and gate electrode 4, the counter voltage supply line 18 and the counter electrode 29 are immersed in a chemical solution. And anodized. At this time, the molybdenum alloy layer is dissolved and then uniformly form an anode oxide film 4 2 in the aluminum alloy layer 4 first surface, the scanning signal line and the gate electrode 4 similar configuration counter voltage supply line 18 and it, A counter electrode 29 was formed.

【0100】薄膜トランジスタ17は、形成した走査信
号線及びゲート電極4、対向電圧供給線18及び対向電
極29上に、プラズマ化学気相蒸着法(PVCD)によ
り窒化シリコン(SiN)からなるゲート絶縁膜、真性
非晶質シリコン膜、コンタクト膜を連続的に成膜する。
次に、真性非晶質シリコン層及びコンタクト層7を得る
ためにレジストパターンをホトリソグラフィ法で形成
し、ドライエッチング法により真性非晶質シリコン膜及
びコンタクト膜を島状にエッチングして、真性非晶質シ
リコン層6及びコンタクト層7を形成し、その後でレジ
ストを剥離した。
The thin film transistor 17 has a gate insulating film made of silicon nitride (SiN) formed on the formed scanning signal line and gate electrode 4, the counter voltage supply line 18 and the counter electrode 29 by plasma enhanced chemical vapor deposition (PVCD). An intrinsic amorphous silicon film and a contact film are continuously formed.
Next, in order to obtain an intrinsic amorphous silicon layer and a contact layer 7, a resist pattern is formed by a photolithography method, and the intrinsic amorphous silicon film and the contact film are etched into an island shape by a dry etching method. The crystalline silicon layer 6 and the contact layer 7 were formed, and then the resist was stripped.

【0101】映像信号線及びドレイン電極8、ソース電
極9、及び画素電極9’は、スパッタリング法を用い、
成膜温度120℃で、モリブデン(Mo)を主成分と
し、8重量%のジルコニウム(Zr)を含有したモリブ
デン合金層と、純モリブデン(Mo)層とを連続的に成
膜する。次に、映像信号線及びドレイン電極8、ソース
電極9、及び画素電極9’を得るためにレジストパター
ンをホトリソグラフィ法で形成し、燐酸や硝酸、望まし
くは酢酸や弗化アンモニウムを添加した溶液、この例の
場合には、70重量%の燐酸、2重量%の硝酸、4重量
%の酢酸からなるエッチング液を用いたシャワーエッチ
ング法により、これらの成膜を一括ウエットエッチング
した。
The video signal line and the drain electrode 8, the source electrode 9, and the pixel electrode 9 'are formed by sputtering.
At a film forming temperature of 120 ° C., a molybdenum (Mo) alloy layer containing molybdenum (Mo) as a main component and containing 8% by weight of zirconium (Zr) and a pure molybdenum (Mo) layer are continuously formed. Next, in order to obtain a video signal line and a drain electrode 8, a source electrode 9, and a pixel electrode 9 ', a resist pattern is formed by photolithography, and a solution containing phosphoric acid or nitric acid, preferably acetic acid or ammonium fluoride, In the case of this example, these films were collectively wet-etched by a shower etching method using an etching solution containing 70% by weight of phosphoric acid, 2% by weight of nitric acid, and 4% by weight of acetic acid.

【0102】ここで、図12(a)は、このウエットエ
ッチングを行う際に用いられるウエットエッチング装置
の概要構成を示す側面図であり、図12(b)はこのウ
エットエッチング装置を用いたときのエッチング特性を
示す特性図である。
Here, FIG. 12A is a side view showing a schematic structure of a wet etching apparatus used for performing the wet etching, and FIG. 12B is a side view showing a case where the wet etching apparatus is used. FIG. 3 is a characteristic diagram showing etching characteristics.

【0103】図12(a)において、35はシャワーノ
ズル、36はエッチング液、37は被処理基板である。
また、図12(b)において、下段は、シャワーノズル
を揺動させたときのシャワー流量分布とサイドエッチン
グ量との関係を示すものであり、上段は、シャワーノズ
ルを揺動させないときのシャワー流量分布とサイドエッ
チング量との関係を示すものである。
In FIG. 12A, 35 is a shower nozzle, 36 is an etching solution, and 37 is a substrate to be processed.
In FIG. 12B, the lower part shows the relationship between the shower flow rate distribution when the shower nozzle is swung and the side etching amount, and the upper part shows the shower flow rate when the shower nozzle is not swung. It shows the relationship between the distribution and the amount of side etching.

【0104】そして、図12(a)に図示されたシャワ
ーノズル35は、被処理基板37の搬送方向に沿って複
数個が配置され、エッチング液36の噴出時に被処理基
板37の搬送方向に垂直方向に揺動するものである。
A plurality of shower nozzles 35 shown in FIG. 12A are arranged along the transport direction of the substrate 37, and are perpendicular to the transport direction of the substrate 37 when the etching liquid 36 is jetted. It swings in the direction.

【0105】このウエットエッチング装置においては、
モリブデン(Mo)を主成分とし、8重量%のジルコニ
ウム(Zr)を含有したモリブデン合金層と、純モリブ
デン(Mo)層とを成膜した被処理基板37を搬送方向
に搬送させる際に、シャワーノズル35を揺動させた状
態で、エッチング液36を被処理基板37上にシャワー
状に吹き付け、前記成膜を一括ウエットエッチングを行
っている。
In this wet etching apparatus,
When the processing substrate 37 on which a molybdenum alloy layer containing molybdenum (Mo) as a main component and containing 8% by weight of zirconium (Zr) and a pure molybdenum (Mo) layer are transported in the transport direction, a shower is performed. With the nozzle 35 oscillating, an etching solution 36 is sprayed onto the substrate 37 to be processed in the form of a shower, and the film formation is collectively wet-etched.

【0106】ところで、横電界型の液晶表示装置は、走
査信号線4と対向電圧供給線18と対向電極29がそれ
ぞれ同層位置に設けられるため、映像信号線8と、走査
信号線4及び対向電圧供給線18と交差領域が縦電界型
の液晶表示装置に比べて倍になり、これらの交差領域で
映像信号線8が断線状態になる確率が増大する。これに
対し、図12(a)に図示のウエットエッチング装置を
用いて映像信号線8を形成すれば、図12(b)の下段
に示されるように、シャワー流量分布及びサイドエッチ
ング量がそれぞれ変動せずに一定値になるので、全体的
にサイドエッチングが少なく、加工むらを生じない均一
のエッチング加工を行うことができ、映像信号線8が断
線状態になる確率を極めて少なくすることができる。
In the horizontal electric field type liquid crystal display device, since the scanning signal line 4, the counter voltage supply line 18 and the counter electrode 29 are provided at the same layer position, the video signal line 8, the scanning signal line 4 and the The area where the voltage supply line 18 intersects with the liquid crystal display device of the vertical electric field type is twice as large as that of the vertical electric field type liquid crystal display device. On the other hand, if the video signal line 8 is formed by using the wet etching apparatus shown in FIG. 12A, the shower flow distribution and the side etching amount change as shown in the lower part of FIG. Since a constant value is obtained without performing the etching, the side etching is reduced as a whole, and uniform etching processing without processing unevenness can be performed, and the probability that the video signal line 8 is disconnected can be extremely reduced.

【0107】この後、形成してあるレジストを剥離し、
映像信号線及びドレイン電極8、ソース電極9、及び画
素電極9’を形成した。
After that, the formed resist is peeled off,
A video signal line, a drain electrode 8, a source electrode 9, and a pixel electrode 9 'were formed.

【0108】続いて、プラズマ化学気相蒸着法(PVC
D)により窒化シリコン(SiN)からなる絶縁膜を成
膜する。この後、ドライエッチングによって、走査信号
線4の端子領域上及び映像信号線8の端子領域上にそれ
ぞれスルーホール103 を形成した。このドライエッチ
ング加工の際に、映像信号線及びドレイン電極8の上層
の第2導電膜82 を構成する純モリブデン(Mo)はド
ライエチング耐性を持たないために、スルーホール10
3 の底部の第2導電膜82 はエッチングされるが、下層
の第1導電膜82 を構成するモリブデン(Mo)を主成
分とし、8重量%のジルコニウム(Zr)を含有したモ
リブデン合金はドライエッチング耐性を有するためにエ
ッチングが第2導電膜82 で阻止される。かかるドライ
エッチングを行った後、レジストを剥離し、スルーホー
ル103 を形成する。
Subsequently, plasma enhanced chemical vapor deposition (PVC)
By D), an insulating film made of silicon nitride (SiN) is formed. Thereafter, by dry etching to form through holes 10 3, respectively on the terminal area of the scanning signal lines 4 and the terminal area of the video signal line 8. During the dry etching, pure molybdenum constituting the second conductive film 82 of the upper layer of the video signal lines and the drain electrode 8 (Mo) is to no Doraiechingu resistance, through-holes 10
The second conductive film 82 at the bottom of the 3 but is etched, a main component of molybdenum (Mo) constituting the first conductive film 82 of the lower layer, a molybdenum alloy containing 8% by weight of zirconium (Zr) is etching is prevented by the second conductive film 8 2 in order to have a dry etching resistance. After such a dry etching, the resist is removed to form a through-hole 10 3.

【0109】走査信号線端子部、及び映像信号線端子部
の透明電極膜(図示なし)は、スパッタリング法により
多結晶のインジウム錫酸化物(ITO)を成膜する。透
明画素電極11”を得るためにレジストパターンをホト
リソグラフィ法で形成し、臭化水素酸溶液を用いてこの
成膜をエッチングする。形成してあるレジストを剥離
し、透明画素電極11”を形成した。なお、透明導電膜
の形成材料として、多結晶のインジウム錫酸化物の代わ
りにインジウム亜鉛酸化物(IZO)を用いてもよく、
このときのエッチングには蓚酸溶液が用いられる。
For the transparent electrode films (not shown) of the scanning signal line terminal portion and the video signal line terminal portion, polycrystalline indium tin oxide (ITO) is formed by a sputtering method. In order to obtain a transparent pixel electrode 11 ″, a resist pattern is formed by photolithography, and this film is etched using a hydrobromic acid solution. The formed resist is peeled off to form a transparent pixel electrode 11 ″. did. Note that as a material for forming the transparent conductive film, indium zinc oxide (IZO) may be used instead of polycrystalline indium tin oxide,
An oxalic acid solution is used for the etching at this time.

【0110】これ以外の構成部分については、殆ど既知
のこの種の液晶表示装置で実行される製造プロセスとほ
ぼ同じ製造プロセスによって製造されるものであるの
で、これらの構成部分の製造プロセスについてはその説
明を省略する。
The other components are manufactured by almost the same manufacturing process as that of a known liquid crystal display device of this type. Description is omitted.

【0111】前記第1乃至第4の実施の形態において
は、映像信号線8の第1導電膜81 の形成材料として、
モリブデン(Mo)を主成分とし、8重量%のジルコニ
ウム(Zr)を含有したモリブデン合金を用いた例につ
いて説明しているが、本発明において、モリブデン合金
を形成するためにモリブデンに含有される金属として
は、ジルコニウム(Zr)に限られるものではなく、他
の金属、例えば、ハフニウム(Hf)、クロム(C
r)、チタン(Ti)の中のいずれか1種の金属であっ
てもよく、これらの金属にジルコニウム(Zr)を含め
たものの中のいずれか2種以上であってもよい。
[0111] In an embodiment of the first to fourth, as the first conductive film 8 1 of the material for forming the video signal lines 8,
Although an example using a molybdenum alloy containing molybdenum (Mo) as a main component and containing 8% by weight of zirconium (Zr) is described, in the present invention, a metal contained in molybdenum to form a molybdenum alloy is used. Is not limited to zirconium (Zr), but other metals such as hafnium (Hf) and chromium (C
r) or any one of titanium (Ti), or two or more of these metals including zirconium (Zr).

【0112】以下、本発明の液晶表示装置の映像信号線
及びドレイン電極8、ソース電極9の各第1導電膜
1 、91 に、これらの金属の中のいずれか1種または
いずれか2種以上を含有したモリブデン合金が好適であ
る理由を述べる。
Hereinafter, the video signal line and the first conductive films 8 1 and 9 1 of the drain electrode 8 and the source electrode 9 of the liquid crystal display device according to the present invention are provided with any one of these metals or any two of them. The reason why a molybdenum alloy containing at least one species is suitable will be described.

【0113】本発明の目的として挙げている、映像信号
線及びドレイン電極8、ソース電極9を形成する二層の
積層膜は、低抵抗特性、ドライエッチング耐性、保護絶
縁膜との選択ウェットエッチング可特性、スパッタリン
グ時の軽負荷特性を満たすものでなければならない。そ
のため、低抵抗特性については、第2導電膜82 、9 2
に純モリブデン(Mo)を用いて約10μΩcmを実現
しており、ドライエッチング耐性については、第1導電
膜81 、91 にモリブデン(Mo)合金を用いて実現し
ている。また、ゲート絶縁膜との選択ウェットエッチン
グ可特性は、エッチング液に、燐酸、硝酸、水との混合
液、望ましくはそれに酢酸を加えた混酸液を用いること
によって実現しており、スパッタリング時の軽負荷特性
については、二層の積層膜を用いることにより実現して
いる。なお、ウェットエッチングを実行するときの製造
工程においては、生産歩留りを向上させるため、二層の
積層膜の断面加工形状をテーパ状に形成することが好ま
しい。
[0113] The video signal described as an object of the present invention.
Line and the drain electrode 8 and the source electrode 9
The laminated film has low resistance characteristics, dry etching resistance,
Selectable wet etching property with edge film, sputter
It must satisfy the light load characteristics at the time of switching. So
Therefore, regarding the low resistance characteristics, the second conductive film 8Two, 9 Two
About 10μΩcm using pure molybdenum (Mo)
For dry etching resistance, the first conductive
Membrane 81, 91Using a molybdenum (Mo) alloy
ing. Also, select wet etchant with gate insulating film
The characteristic that can be mixed is that the etching solution is mixed with phosphoric acid, nitric acid, and water.
Liquid, preferably a mixed acid solution with acetic acid
Light load characteristics during sputtering
Is realized by using a two-layer laminated film
I have. In addition, manufacturing when performing wet etching
In the process, to improve the production yield, two layers
It is preferable that the sectional processing shape of the laminated film is formed in a tapered shape.
New

【0114】本発明者等は、このようの種々の特性の実
現のために、モリブデン(Mo)に、タンタル(T
a)、クロム(Cr)、チタン(Ti)、ジルコニウム
(Zr)、ハフニウム(Hf)、タングステン(W)、
ニオブ(Nb)等の金属を添加した場合に、その添加量
に応じてドライエッチング耐性と、断面加工形状におけ
るテーパ形状が得らるれるものと考え、添加金属とその
添加量を種々調整した二層の積層膜を形成して見た。
The present inventors have proposed that molybdenum (Mo) be replaced with tantalum (T) in order to realize such various characteristics.
a), chromium (Cr), titanium (Ti), zirconium (Zr), hafnium (Hf), tungsten (W),
It is considered that when a metal such as niobium (Nb) is added, dry etching resistance and a tapered shape in a cross-section processing shape can be obtained in accordance with the amount of addition. A laminated film of layers was formed and viewed.

【0115】図13は、モリブデン(Mo)に、タンタ
ル(Ta)、クロム(Cr)、チタン(Ti)、ジルコ
ニウム(Zr)、ハフニウム(Hf)を添加したときの
エッチングレートを示す特性図である。
FIG. 13 is a characteristic diagram showing an etching rate when tantalum (Ta), chromium (Cr), titanium (Ti), zirconium (Zr), and hafnium (Hf) are added to molybdenum (Mo). .

【0116】図13において、横軸は前記混酸液に対す
るnm/sで表したウェットエッチングレートであり、
縦軸はSF6 ガスに対するnm/sで表したドライエッ
チングレートである。なお、ドライエッチングレートの
検出下限値は0.02nm/sであった。
In FIG. 13, the horizontal axis represents the wet etching rate in nm / s for the mixed acid solution.
The vertical axis indicates the dry etching rate in nm / s for SF 6 gas. The lower detection limit of the dry etching rate was 0.02 nm / s.

【0117】映像信号線及びドレイン電極8、ソース電
極9の第1導電層81 、91 に用いられるモリブデン合
金は、ドライエッチング耐性として、ゲート絶縁膜5や
保護絶縁膜10を構成する窒化シリコン(SiN)との
エッチング選択比14以上が求められる。この場合、窒
化シリコン(SiN)のSF6 ガスによるドライエッチ
ングレートは19nm/sであるため、第1導電層
1 、91 のドライエッチングレートは1.4nm/s
以下であれば、必要なドライエッチング耐性を満たすこ
とになる。そこで、図13に図示の特性図から、モリブ
デン合金への他金属の必要な添加量を見ると、ジルコニ
ウム(Zr)は4.0重量%以上、ハフニウム(Hf)
は7.3重量%以上、チタン(Ti)は2.5重量%以
上、クロム(Cr)は1.3重量%以上になる。なお、
タンタル(Ta)を添加したモリブデン合金は、タンタ
ル添加量の如何に係わらずドライエッチングレートが高
いため、第1導電層81 、91 に用いることはできな
い。また、図13に図示していないが、タングステン
(W)を添加したモリブデン合金、ニオブ(Nb)もを
添加したモリブデン合金も同じようにドライエッチング
レートが高いため、第1導電層81 、91 に用いること
はできない。
The molybdenum alloy used for the video signal lines and the first conductive layers 8 1 , 9 1 of the drain electrode 8 and the source electrode 9 has a dry etching resistance of silicon nitride forming the gate insulating film 5 and the protective insulating film 10. An etching selectivity to (SiN) of 14 or more is required. In this case, since the dry etching rate by SF 6 gas of a silicon nitride (SiN) is 19 nm / s, the first conductive layer 8 1, 9 1 of dry etching rate 1.4 nm / s
If it is below, the required dry etching resistance is satisfied. Therefore, looking at the required addition amount of other metals to the molybdenum alloy from the characteristic diagram shown in FIG. 13, zirconium (Zr) is at least 4.0% by weight and hafnium (Hf)
Is 7.3% by weight or more, titanium (Ti) is 2.5% by weight or more, and chromium (Cr) is 1.3% by weight or more. In addition,
The molybdenum alloy to which tantalum (Ta) is added cannot be used for the first conductive layers 8 1 and 9 1 because the dry etching rate is high regardless of the amount of tantalum added. Although not shown in FIG. 13, tungsten (W), molybdenum alloy obtained by adding, niobium (Nb) for even higher molybdenum alloy dry etching rate in the same way with the addition of the first conductive layer 8 1, 9 Cannot be used for 1 .

【0118】また、図13に図示されるように、モリブ
デン(Mo)にタンタル(Ta)、クロム(Cr)、チ
タン(Ti)、ジルコニウム(Zr)、ハフニウム(H
f)を添加したとき、前記混酸液に対するウェットエッ
チングレートが低下する。このため、二層の積層膜であ
っても、上層膜をモリブデン合金にし、下層膜を純モリ
ブデンにした場合は、ウェットエッチング時に二層の積
層膜の断面加工形状が逆テーパ形状になり望ましくな
い。従って、下層膜をモリブデン合金にし、上層膜を純
モリブデンにした場合は、断面加工形状がテーパ形状に
なって望ましい。また、下層膜のウェットエッチングレ
ートが上層膜と比較して極めて遅い場合には、下層膜の
側面が帽子の鍔のように拡がった形状に加工されるの
で、望ましくない。
As shown in FIG. 13, molybdenum (Mo) is replaced by tantalum (Ta), chromium (Cr), titanium (Ti), zirconium (Zr), and hafnium (H).
When f) is added, the wet etching rate for the mixed acid solution decreases. Therefore, even in the case of a two-layer laminated film, when the upper layer film is made of a molybdenum alloy and the lower layer film is made of pure molybdenum, the cross-sectional processed shape of the two-layer laminated film becomes an inversely tapered shape during wet etching, which is not desirable. . Therefore, when the lower layer film is made of a molybdenum alloy and the upper layer film is made of pure molybdenum, the cross-sectional processed shape is desirably tapered. Further, when the wet etching rate of the lower layer film is extremely slow as compared with the upper layer film, the side surface of the lower layer film is processed into a shape spread like a flange of a hat, which is not desirable.

【0119】そこで、ドライエッチング耐性を満たした
クロム(Cr)を含有したモリブデン合金、クロム(C
r)を含有したモリブデン合金、チタン(Ti)を含有
したモリブデン合金、ジルコニウム(Zr)を含有した
モリブデン合金、ハフニウム(Hf)を含有したモリブ
デン合金の中から、ウェットエッチングレートが純モリ
ブデンのウェットエッチングレートに最も近いモリブデ
ン合金を選ぶことが望ましい。この場合、同一のドライ
エッチング耐性で比較したときに、純モリブデンのウェ
ットエッチングレートに近いウェットエッチングレート
が得られるものはジルコニウム(Zr)を含有したモリ
ブデン合金である。また、ハフニウム(Hf)を含有し
たモリブデン合金も概ね同等のウェットエッチングレー
トが得られるが、ハフニウム(Hf)は高価であるの
で、コスト面で不利になる。
Therefore, a molybdenum alloy containing chromium (Cr) satisfying dry etching resistance, chromium (C
r), a molybdenum alloy containing titanium (Ti), a molybdenum alloy containing zirconium (Zr), and a molybdenum alloy containing hafnium (Hf), a wet etching rate of pure molybdenum. It is desirable to choose the molybdenum alloy closest to the rate. In this case, a molybdenum alloy containing zirconium (Zr) provides a wet etching rate close to that of pure molybdenum when compared at the same dry etching resistance. Also, a molybdenum alloy containing hafnium (Hf) can provide a substantially equivalent wet etching rate, but hafnium (Hf) is expensive and disadvantageous in terms of cost.

【0120】従って、第1導電層81 、91 の形成材料
としては、クロム(Cr)を含有したモリブデン合金、
クロム(Cr)を含有したモリブデン合金、チタン(T
i)を含有したモリブデン合金、ジルコニウム(Zr)
を含有したモリブデン合金、ハフニウム(Hf)を含有
したモリブデン合金を選択することができ、その中で
も、ジルコニウム(Zr)を含有したモリブデン合金が
最も望ましい。なお、ジルコニウム(Zr)を含有した
モリブデン合金であっても、ジルコニウム(Zr)の添
加量が23重量%以上のものは、前記混酸液を用いたウ
ェットエッチングの後に残さが生じる場合があるため、
ジルコニウム(Zr)の添加量の上限は23重量%であ
る。
[0120] Therefore, the first conductive layer 8 1, 9 1 of forming material, molybdenum alloy containing chromium (Cr),
Molybdenum alloy containing chromium (Cr), titanium (T
Molybdenum alloy containing zirconium (Zr)
And a molybdenum alloy containing hafnium (Hf). Among them, a molybdenum alloy containing zirconium (Zr) is most preferable. In addition, even if it is a molybdenum alloy containing zirconium (Zr), if the amount of zirconium (Zr) added is 23% by weight or more, residue may occur after wet etching using the mixed acid solution,
The upper limit of the amount of zirconium (Zr) is 23% by weight.

【0121】また、二層の積層膜の走査信号線及びゲー
ト電極4を構成する場合に、上層の第2導電膜42 を、
モリブデン(Mo)を主成分とし、ジルコニウム(Z
r)を含有したモリブデン合金を用い、下層の第1導電
膜41 を、アルミニウム(Al)を主成分とし、9.8
重量%のネオジム(Nd)を含有したアルミニウム合金
を用いた場合に、この二層の積層膜を前記混酸液を用い
た一括ウェットエッチングによってテーパ形状に加工す
る場合は、モリブデン合金におけるジルコニウム(Z
r)の添加量は8重量%が最も望ましい。このように、
モリブデン(Mo)を主成分とし、8重量%のジルコニ
ウム(Zr)を含有したモリブデン合金は、前述のよう
に第1導電膜81 、91 として好適な組成範囲にあり、
しかも、スパッタリングターゲットの共有化の観点から
最も望ましい組成のものである。
[0121] When configuring the scanning signal line and the gate electrode 4 of the laminated film of two layers, the second conductive film 4 2 of the upper layer,
Molybdenum (Mo) as the main component, zirconium (Z
using a molybdenum alloy containing r), the first conductive film 4 1 of the lower layer, the main component of aluminum (Al), 9.8
In the case where an aluminum alloy containing neodymium (Nd) by weight is used and the two-layer laminated film is processed into a tapered shape by batch wet etching using the mixed acid solution, zirconium (Z) in the molybdenum alloy is used.
The addition amount of r) is most preferably 8% by weight. in this way,
A main component and molybdenum (Mo), a molybdenum alloy containing 8% by weight of zirconium (Zr) is in a first conductive film 8 1, 9 suitable composition range as 1 as described above,
In addition, the composition is most desirable from the viewpoint of sharing a sputtering target.

【0122】次いで、ドライエッチング耐性と第1導電
膜81 、91 及び第2導電膜82 、92 の膜厚との関係
を見た場合、モリブデン(Mo)を主成分とし、8重量
%のジルコニウム(Zr)を含有したモリブデン合金か
らなる第1導電層81 、91の膜厚を10nm以下とし
た場合、スルーホールの形成時に、第1導電層81 、9
1 がドライエッチングにより消失することがあった。こ
のため、第1導電層8 1 、91 の膜厚の下限値は10n
mにする。
Next, the dry etching resistance and the first conductivity
Membrane 81, 91And the second conductive film 8Two, 9TwoRelationship with film thickness
, When molybdenum (Mo) is the main component, 8 weight
% Molybdenum alloy containing zirconium (Zr)
First conductive layer 8 made of1, 91Film thickness of 10 nm or less
When forming the through hole, the first conductive layer 81, 9
1Was sometimes lost by dry etching. This
The first conductive layer 8 1, 91The lower limit of the film thickness is 10n
m.

【0123】いま、第1導電層81 、91 の膜厚を、マ
ージンを考慮して40nmとし、純モリブデン(Mo)
からなる第2導電膜82 、92 の膜厚を変えて、二層の
積層膜のシート抵抗を測定した。なお、シート抵抗の目
標値は、0.9Ω/□に設定している。このときのシー
ト抵抗値は、発明の目的である低抵抗特性、ドライエッ
チング耐性、保護絶縁膜との選択ウェットエッチング可
特性、スパッタリング時の軽負荷特性の中で、低抵抗特
性(抵抗率約18μΩcm)以外の各特性を満たしてい
るクロム(Cr)を歩留り良く形成できる200nmの
膜厚で用いたときのシート抵抗値である。
[0123] Now, a first conductive layer 8 1, 9 1 of the film thickness, and 40nm in view of the margin, pure molybdenum (Mo)
The sheet resistance of the two-layer laminated film was measured while changing the thickness of the second conductive films 8 2 and 9 2 composed of. The target value of the sheet resistance is set to 0.9Ω / □. At this time, the sheet resistance value is one of the low resistance characteristics (the resistivity of about 18 μΩcm) among the low resistance characteristics, dry etching resistance, selective wet etching characteristics with the protective insulating film, and the light load characteristics at the time of sputtering, which are the objects of the invention. This is a sheet resistance value when chromium (Cr) satisfying each characteristic other than the above) is used with a film thickness of 200 nm which can be formed with a high yield.

【0124】シート抵抗値は、第2導電膜82 、92
膜厚が厚くなるに従って小さくなり、その膜厚が100
nm以上になると、シート抵抗値が0.9Ω/□以下に
なる。このため、二層の積層膜の低抵抗特性は、第2導
電膜82 、92 の膜厚が100nm以上のとき達成され
る。
[0124] The sheet resistance value decreases as the film thickness of the second conductive film 8 2, 9 2 becomes thicker, its thickness is 100
If it is not less than nm, the sheet resistance value will be 0.9 Ω / □ or less. Therefore, the low-resistance characteristics of the multilayer films of two layers, the thickness of the second conductive film 8 2, 9 2 is achieved when more than 100 nm.

【0125】ここで、本発明による液晶表示装置を3つ
の成膜室を備えた1台のスパッタリング装置を用いて製
造する例について説明する。この場合、走査信号線及び
ゲート電極4は、第1導電膜41 の形成材料が、アルミ
ニウム(Al)を主成分とし、9.8重量%のネオジム
(Nd)を含有したアルミニウム合金であり、第2導電
膜42 の形成材料が、モリブデン(Mo)を主成分と
し、8重量%のジルコニウム(Zr)を含有したモリブ
デン合金であり、また、映像信号線及びドレイン電極
8、ソース電極9は、第1導電膜81 、91 の形成材料
が、モリブデン(Mo)を主成分とし、8重量%のジル
コニウム(Zr)を含有したモリブデン合金であり、第
2導電膜82 、92 の形成材料が、純モリブデン(M
o)である。
Here, an example in which the liquid crystal display device according to the present invention is manufactured using a single sputtering apparatus having three film forming chambers will be described. In this case, the scanning signal line and the gate electrode 4, the first conductive film 4 1 forming material, aluminum (Al) as a main component, an aluminum alloy containing 9.8 wt% of neodymium (Nd), the second conductive film 4 2 forming material, a main component of molybdenum (Mo), a molybdenum alloy containing 8% by weight of zirconium (Zr), also, the video signal lines and the drain electrode 8, the source electrode 9 , the first conductive film 8 1, 9 1 of forming material, a main component of molybdenum (Mo), a molybdenum alloy containing 8% by weight of zirconium (Zr), the second conductive film 8 2, 9 2 The forming material is pure molybdenum (M
o).

【0126】始めに、スパッタリング装置の第一成膜室
を用い、下側基板1の表面にアルミニウム(Al)を主
成分とし、9.8重量%のネオジム(Nd)を含有した
アルミニウム合金を成膜し、続いて同スパッタリング装
置の第二成膜室を用い、モリブデン(Mo)を主成分と
し、8重量%のジルコニウム(Zr)を含有したモリブ
デン合金を成膜した。これらの積層膜上にレジストパタ
ンを形成し、エッチングすることにより走査信号線及び
ゲート電極4を形成した。
First, an aluminum alloy containing aluminum (Al) as a main component and 9.8% by weight of neodymium (Nd) was formed on the surface of the lower substrate 1 using the first film forming chamber of the sputtering apparatus. Then, a molybdenum alloy containing molybdenum (Mo) as a main component and containing 8% by weight of zirconium (Zr) was formed into a film using the second film forming chamber of the sputtering apparatus. A scanning pattern and a gate electrode 4 were formed by forming and etching a resist pattern on these laminated films.

【0127】次に、プラズマ化学気相蒸着法(PCV
D)により窒化シリコン(SiN)からなるゲート絶縁
膜、真性非晶質シリコン膜とドープされた非晶質シリコ
ン膜を連続的に成膜し、真性非晶質シリコン層とドープ
された非晶質シリコン層を島状に加工した。
Next, the plasma enhanced chemical vapor deposition (PCV)
D), a gate insulating film made of silicon nitride (SiN), an intrinsic amorphous silicon film and a doped amorphous silicon film are successively formed, and the intrinsic amorphous silicon layer and the doped amorphous silicon film are formed. The silicon layer was processed into an island shape.

【0128】次いで、走査信号線及びゲート電極4とな
る二層の積層膜を成膜したスパッタリング装置の第二成
膜室を用い、モリブデン(Mo)を主成分とし、8重量
%のジルコニウム(Zr)を含有したモリブデン合金を
成膜し、続いて同スパッタリング装置の第三成膜室を用
い、純モリブデン(Mo)を成膜した。この二層の積層
膜上にレジストパタンを形成し、二層の積層膜をエッチ
ングすることにより映像信号線及びドレイン電極8、ソ
ース電極9を形成した。
Next, using a second film forming chamber of a sputtering apparatus in which a two-layer laminated film serving as the scanning signal line and the gate electrode 4 was formed, 8 wt% of zirconium (Zr ), And then pure molybdenum (Mo) was formed using the third film forming chamber of the sputtering apparatus. A resist pattern was formed on the two-layered film, and the two-layered film was etched to form a video signal line, a drain electrode 8 and a source electrode 9.

【0129】次に、薄膜トランジスタ17のチャネル部
を形成した後、プラズマ化学気相蒸着法(PCVD)を
用いて保護絶縁膜10となるの窒化シリコン(SiN)
膜を成膜した。そして、ソース電極9上、走査信号線4
の端子領域上及び映像信号線の端子領域上に、スルーホ
ールをドライエッチングにより形成した。
Next, after the channel portion of the thin film transistor 17 is formed, silicon nitride (SiN) serving as the protective insulating film 10 is formed by plasma enhanced chemical vapor deposition (PCVD).
A film was formed. Then, on the source electrode 9, the scanning signal line 4
A through hole was formed by dry etching on the terminal region of No. 1 and on the terminal region of the video signal line.

【0130】次いで、前記スパッタリング装置と異なる
スパッタリング装置を用い、インジウム錫酸化物(IT
O)膜を成膜し、その上にレジストパタンを形成し、そ
の成膜をエッチングして透明画素電極11を形成した。
Next, using a sputtering apparatus different from the above-mentioned sputtering apparatus, indium tin oxide (IT
O) A film was formed, a resist pattern was formed thereon, and the film was etched to form a transparent pixel electrode 11.

【0131】以上の製造方法によって製造した下側基板
1と既知の製造方法によって製造した上側基板2とを間
隙を開けて貼り合わせ、その間隙内に液晶を封止して液
晶層3を形成し、走査信号線4と映像信号線8の端子領
域に液晶駆動回路を接続して液晶表示装置が製造され
る。
The lower substrate 1 manufactured by the above manufacturing method and the upper substrate 2 manufactured by the known manufacturing method are bonded together with a gap therebetween, and the liquid crystal is sealed in the gap to form the liquid crystal layer 3. A liquid crystal display device is manufactured by connecting a liquid crystal driving circuit to the terminal regions of the scanning signal lines 4 and the video signal lines 8.

【0132】以上の製造方法によれば、二層の積層膜か
らなる走査信号線及びゲート電極4と、二層の積層膜か
らなる映像信号線及びドレイン電極8、ソース電極9と
を、三室の成膜室を有する1台のスパッタリング装置で
形成することができ、スパッタリング装置の稼動効率が
高い状態で液晶表示装置を製造することができる。
According to the above-described manufacturing method, the scanning signal line and the gate electrode 4 composed of a two-layer laminated film and the video signal line and the drain electrode 8 and the source electrode 9 composed of a two-layer laminated film are formed into three chambers. The liquid crystal display device can be formed with a single sputtering apparatus having a film formation chamber, and a liquid crystal display device can be manufactured with a high operating efficiency of the sputtering apparatus.

【0133】また、スパッタリング装置の第一成膜室、
第二成膜室、第三成膜室をこの順に配置することによ
り、走査信号線及びゲート電極4の成膜工程と、映像信
号線及びドレイン電極8、ソース電極9の成膜工程との
間で、スパッタリング装置内を下側基板1が逆走するこ
とがないので、さらに生産効率を高めることができる。
Further, the first film forming chamber of the sputtering apparatus,
By arranging the second film-forming chamber and the third film-forming chamber in this order, between the film-forming step of the scanning signal line and the gate electrode 4 and the film-forming step of the video signal line and the drain electrode 8 and the source electrode 9. Since the lower substrate 1 does not run backward in the sputtering apparatus, the production efficiency can be further improved.

【0134】次に、本発明による液晶表示装置を1つの
成膜室を備え、3種のターゲットを有する1台のスパッ
タリング装置を用いて製造する例について説明する。こ
の場合においても、走査信号線及びゲート電極4は、第
1導電膜41 の形成材料が、アルミニウム(Al)を主
成分とし、9.8重量%のネオジム(Nd)を含有した
アルミニウム合金であり、第2導電膜42 の形成材料
が、モリブデン(Mo)を主成分とし、8重量%のジル
コニウム(Zr)を含有したモリブデン合金であり、ま
た、映像信号線及びドレイン電極8、ソース電極9は、
第1導電膜81 、91 の形成材料が、モリブデン(M
o)を主成分とし、8重量%のジルコニウム(Zr)を
含有したモリブデン合金であり、第2導電膜82 、92
の形成材料が、純モリブデン(Mo)である。
Next, an example of manufacturing a liquid crystal display device according to the present invention using one sputtering apparatus having one film forming chamber and three types of targets will be described. In this case, the scanning signal line and the gate electrode 4, the first conductive film 4 1 forming material, aluminum (Al) as a main component, an aluminum alloy containing 9.8 wt% of neodymium (Nd) There, the second conductive film 4 2 forming material, a main component of molybdenum (Mo), a molybdenum alloy containing 8% by weight of zirconium (Zr), also, the video signal lines and the drain electrode 8, the source electrode 9 is
The first conductive film 8 1, 9 1 of forming material, molybdenum (M
o) as a main component, a molybdenum alloy containing 8% by weight of zirconium (Zr), the second conductive film 8 2, 9 2
Is pure molybdenum (Mo).

【0135】始めに、スパッタリング装置の成膜室内の
第1ターゲット、すなわちアルミニウム(Al)を主成
分とし、9.8重量%のネオジム(Nd)を含有したア
ルミニウム合金用ターゲットを用い、下側基板1の表面
に当該モリブデン合金を成膜した。次に、同成膜室内の
第2ターゲット、すなわちモリブデン(Mo)を主成分
とし、8重量%のジルコニウム(Zr)を含有したモリ
ブデン合金用ターゲットを用い、アルミニウム合金の成
膜上に当該モリブデン合金を成膜した。これらの積層膜
上にレジストパタンを形成し、エッチングすることによ
り走査信号線及びゲート電極4を形成した。
First, a first target in the film forming chamber of the sputtering apparatus, that is, an aluminum alloy target containing aluminum (Al) as a main component and 9.8% by weight of neodymium (Nd) was used, and the lower substrate was used. On the surface of No. 1, the molybdenum alloy was formed into a film. Next, using a second target in the film formation chamber, that is, a target for molybdenum alloy containing molybdenum (Mo) as a main component and containing 8% by weight of zirconium (Zr), the molybdenum alloy was formed on the aluminum alloy film. Was formed. A scanning pattern and a gate electrode 4 were formed by forming and etching a resist pattern on these laminated films.

【0136】次に、プラズマ化学気相蒸着法(PCV
D)により窒化シリコン(SiN)からなるゲート絶縁
膜、真性非晶質シリコン膜とドープされた非晶質シリコ
ン膜を連続的に成膜し、真性非晶質シリコン層とドープ
された非晶質シリコン層を島状に加工した。
Next, plasma chemical vapor deposition (PCV)
D), a gate insulating film made of silicon nitride (SiN), an intrinsic amorphous silicon film and a doped amorphous silicon film are successively formed, and the intrinsic amorphous silicon layer and the doped amorphous silicon film are formed. The silicon layer was processed into an island shape.

【0137】次いで、走査信号線及びゲート電極4とな
る二層の積層膜を成膜したスパッタリング装置の成膜室
を用い、第2ターゲット、すなわちモリブデン(Mo)
を主成分とし、8重量%のジルコニウム(Zr)を含有
したモリブデン合金用ターゲットを用いて当該モリブデ
ン合金を成膜した。続いて同成膜室内の第3ターゲッ
ト、すなわち純モリブデン(Mo)用ターゲットを用
い、モリブデン合金の成膜上に当該純モリブデン(M
o)を成膜した。この二層の積層膜上にレジストパタン
を形成し、二層の積層膜をエッチングすることにより映
像信号線及びドレイン電極8、ソース電極9を形成し
た。
Next, a second target, that is, molybdenum (Mo) was used by using a film forming chamber of a sputtering apparatus in which a two-layer laminated film serving as a scanning signal line and a gate electrode 4 was formed.
Was formed using a molybdenum alloy target containing 8% by weight of zirconium (Zr) as a main component. Subsequently, using a third target in the film formation chamber, that is, a target for pure molybdenum (Mo), the pure molybdenum (M
o) was deposited. A resist pattern was formed on the two-layered film, and the two-layered film was etched to form a video signal line, a drain electrode 8 and a source electrode 9.

【0138】次に、薄膜トランジスタ17のチャネル部
を形成した後、プラズマ化学気相蒸着法(PCVD)を
用いて保護絶縁膜10となるの窒化シリコン(SiN)
膜を成膜した。そして、ソース電極9上、走査信号線4
の端子領域上及び映像信号線の端子領域上に、スルーホ
ールをドライエッチングにより形成した。
Next, after the channel portion of the thin film transistor 17 is formed, silicon nitride (SiN) serving as the protective insulating film 10 is formed by plasma enhanced chemical vapor deposition (PCVD).
A film was formed. Then, on the source electrode 9, the scanning signal line 4
A through hole was formed by dry etching on the terminal region of No. 1 and on the terminal region of the video signal line.

【0139】続いて、前記スパッタリング装置と異なる
スパッタリング装置を用い、インジウム錫酸化物(IT
O)膜を成膜し、その上にレジストパタンを形成し、そ
の成膜をエッチングして透明画素電極11を形成した。
Subsequently, using a sputtering apparatus different from the above-mentioned sputtering apparatus, indium tin oxide (IT
O) A film was formed, a resist pattern was formed thereon, and the film was etched to form a transparent pixel electrode 11.

【0140】以上の製造方法によって製造した下側基板
1と既知の製造方法によって製造した上側基板2とを間
隙を開けて貼り合わせ、その間隙内に液晶を封止して液
晶層3を形成し、走査信号線4と映像信号線8の端子領
域に液晶駆動回路を接続して液晶表示装置が製造され
る。
The lower substrate 1 manufactured by the above manufacturing method and the upper substrate 2 manufactured by the known manufacturing method are bonded together with a gap therebetween, and the liquid crystal is sealed in the gap to form the liquid crystal layer 3. A liquid crystal display device is manufactured by connecting a liquid crystal driving circuit to the terminal regions of the scanning signal lines 4 and the video signal lines 8.

【0141】以上の製造方法によれば、二層の積層膜か
らなる走査信号線及びゲート電極4と、二層の積層膜か
らなる映像信号線及びドレイン電極8、ソース電極9と
を、一つの成膜室を備え、その中に3つのターゲット有
する1台のスパッタリング装置で形成することができ、
スパッタリング装置の稼動効率が高い状態で液晶表示装
置を製造することができる。
According to the above-described manufacturing method, the scanning signal line and the gate electrode 4 composed of a two-layer laminated film and the video signal line and the drain electrode 8 and the source electrode 9 composed of a two-layer laminated film are combined into one. It can be formed by a single sputtering apparatus having a film formation chamber and three targets therein.
A liquid crystal display device can be manufactured with a high operating efficiency of the sputtering device.

【0142】また、スパッタリング装置の成膜室内に、
第1ターゲット、第2ターゲット、第3ターゲットをこ
の順に配置することにより、走査信号線及びゲート電極
4の成膜工程と、映像信号線及びドレイン電極8、ソー
ス電極9の成膜工程との間で成膜室内を下側基板1が逆
走することがないので、さらに生産効率を高めることが
できる。
In the film forming chamber of the sputtering apparatus,
By arranging the first target, the second target, and the third target in this order, between the process of forming the scanning signal line and the gate electrode 4 and the process of forming the video signal line and the drain electrode 8 and the source electrode 9. As the lower substrate 1 does not run backward in the film forming chamber, the production efficiency can be further improved.

【0143】[0143]

【発明の効果】以上のように、本発明による液晶表示装
置によれば、各映像信号線が第1導電膜と第2導電膜と
からなる二層の積層膜であって、第1導電膜の形成材料
を、モリブデン(Mo)を主成分とし、ジルコニウム
(Zr)、ハフニウム(Hf)、クロム(Cr)、チタ
ン(Ti)の中の少なくとも一種の金属を含有する合金
にし、第2導電膜の形成材料を、純モリブデン(Mo)
にしているので、液晶表示装置の信号線に課されている
種々の特性の全てを満たすものであり、同時に、映像信
号線と薄膜トランジスタを構成する非晶質シリコン層と
のコンタクト状態も良好なものになるという効果があ
る。
As described above, according to the liquid crystal display device of the present invention, each video signal line is a two-layer laminated film composed of the first conductive film and the second conductive film. Is an alloy containing molybdenum (Mo) as a main component and containing at least one metal selected from zirconium (Zr), hafnium (Hf), chromium (Cr), and titanium (Ti). Of pure molybdenum (Mo)
Therefore, it satisfies all of the various characteristics imposed on the signal line of the liquid crystal display device, and at the same time, has a good contact state between the video signal line and the amorphous silicon layer forming the thin film transistor. Has the effect of becoming

【0144】また、本発明による液晶表示装置の製造方
法によれば、映像信号線を形成する二層の積層膜をウェ
ットエッチングするときのエッチング液として、燐酸
(H3PO4 )と硝酸(HNO3 )と水(H2 O)とを
含み、硝酸の重量%濃度の0.72倍と燐酸の重量%濃
度との和が68乃至75の範囲内であり、かつ、硝酸の
重量%濃度が0.3乃至3の範囲内のものを用いるよう
にしたので、少ないサイドエッチングで、かつ、断線を
生じることなしに、液晶表示装置の信号線に課されてい
る種々の特性の全てを満たす映像信号線を形成すること
ができ、簡単な製造プロセスによって液晶表示装置を製
造することができるという効果がある。
Further, according to the method of manufacturing a liquid crystal display device according to the present invention, phosphoric acid (H 3 PO 4 ) and nitric acid (HNO 3 ) are used as an etchant for wet-etching a two-layer laminated film forming an image signal line. 3 ) and water (H 2 O), the sum of 0.72 times the concentration by weight of nitric acid and the concentration by weight of phosphoric acid is in the range of 68 to 75, and the concentration by weight of nitric acid is Since the one in the range of 0.3 to 3 is used, an image which satisfies all of the various characteristics imposed on the signal line of the liquid crystal display device with little side etching and without disconnection. There is an effect that a signal line can be formed and a liquid crystal display device can be manufactured by a simple manufacturing process.

【0145】さらに、本発明による液晶表示装置の製造
方法によれば、ウェットエッチング装置として、第1基
板を水平に搬送しながら、均等配置された複数のノズル
から第1基板上へエッチング液をシャワー状に供給し、
かつ、複数のノズルが第1基板の搬送方向に対して垂直
方向に揺動するものにしたので、エッチングむらを生じ
ることなしに、均一なエッチング加工を行うことができ
るもので、それにより液晶表示装置の信号線に課されて
いる種々の特性の全てを満たす映像信号線を形成するこ
とができ、簡単な製造プロセスによって液晶表示装置を
製造することができるという効果がある。
Further, according to the method of manufacturing a liquid crystal display device according to the present invention, as a wet etching device, the etching liquid is showered onto the first substrate from a plurality of nozzles evenly arranged while horizontally transporting the first substrate. Supply
In addition, since the plurality of nozzles oscillate in a direction perpendicular to the transport direction of the first substrate, uniform etching can be performed without causing uneven etching. Video signal lines satisfying all of the various characteristics imposed on the signal lines of the device can be formed, and the liquid crystal display device can be manufactured by a simple manufacturing process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による液晶表示装置の第1の実施の形態
を示すもので、1個の薄膜トランジスタを含んだ要部構
成を示す断面図である。
FIG. 1 shows a first embodiment of a liquid crystal display device according to the present invention, and is a cross-sectional view showing a configuration of a main part including one thin film transistor.

【図2】図1に図示された液晶表示装置における一画素
部分の要部構成を示す平面図である。
FIG. 2 is a plan view showing a main configuration of one pixel portion in the liquid crystal display device shown in FIG.

【図3】図1に図示の液晶表示装置における走査信号線
端子及び映像信号線端子の各構成例を示す断面図であり
3 is a cross-sectional view showing each configuration example of a scanning signal line terminal and a video signal line terminal in the liquid crystal display device shown in FIG.

【図4】本発明による液晶表示装置の第2の実施の形態
を示すもので、1個の薄膜トランジスタを含んだ要部構
成を示す断面図である。
FIG. 4 is a cross-sectional view showing a second embodiment of the liquid crystal display device according to the present invention and showing a main part configuration including one thin film transistor.

【図5】本発明による液晶表示装置の第3の実施の形態
を示すもので、図1と同様に、1個の薄膜トランジスタ
を含む要部の構成を示す断面図である。
FIG. 5 is a cross-sectional view showing a third embodiment of the liquid crystal display device according to the present invention and showing a configuration of a main part including one thin film transistor as in FIG.

【図6】図5に図示された液晶表示装置における走査信
号線端子の構成例を示す断面図である。
6 is a cross-sectional view illustrating a configuration example of a scanning signal line terminal in the liquid crystal display device illustrated in FIG.

【図7】本発明による液晶表示装置のアクティブマトリ
クス基板の一画素近傍の配線構造を示す平面図であっ
て、図2に図示された構成に対応するものである。
FIG. 7 is a plan view showing a wiring structure near one pixel of an active matrix substrate of the liquid crystal display device according to the present invention, corresponding to the configuration shown in FIG.

【図8】本発明による液晶表示装置にドライバICを実
装したときのその一部の構成を示す断面図である。
FIG. 8 is a sectional view showing a partial configuration of a liquid crystal display device according to the present invention when a driver IC is mounted.

【図9】本発明による液晶表示装置にドライバICを実
装したときのその一部の構成を示す断面図である。
FIG. 9 is a sectional view showing a partial configuration of a liquid crystal display device according to the present invention when a driver IC is mounted.

【図10】本発明の液晶表示装置の第4の実施の形態を
示すもので、図4に示された第2の実施の形態を横電界
型に適用したもので、1個の薄膜トランジスタを含んだ
要部構成を示す断面図である。
FIG. 10 shows a fourth embodiment of the liquid crystal display device of the present invention, in which the second embodiment shown in FIG. 4 is applied to a horizontal electric field type and includes one thin film transistor. It is sectional drawing which shows a main part structure.

【図11】本発明の液晶表示装置の第4の実施の形態に
おける一画素部分の要部構成を示す平面図である。
FIG. 11 is a plan view showing a main configuration of one pixel portion in a liquid crystal display device according to a fourth embodiment of the present invention.

【図12】ウエットエッチングを行う際に用いられるウ
エットエッチング装置の概要構成を示す側面図、及びウ
エットエッチング装置を用いたときのエッチング特性を
示す特性図である。
FIG. 12 is a side view showing a schematic configuration of a wet etching apparatus used when performing wet etching, and a characteristic diagram showing etching characteristics when the wet etching apparatus is used.

【図13】モリブデン(Mo)に、タンタル(Ta)、
クロム(Cr)、チタン(Ti)、ジルコニウム(Z
r)、ハフニウム(Hf)を添加したときのエッチング
レートを示す特性図である。
FIG. 13: Molybdenum (Mo), tantalum (Ta),
Chromium (Cr), titanium (Ti), zirconium (Z
r) is a characteristic diagram showing an etching rate when hafnium (Hf) is added.

【符号の説明】[Explanation of symbols]

1 下側基板(第1基板) 2 上側基板(第2基板) 3 液晶層 4、4’、4” 走査(ゲート)信号線及びゲート電極 41 、41 ’、41 ” 第1導電膜 42 、42 ’、42 ” 第2導電膜 5 ゲート絶縁膜 6 真性非晶質シリコン(a−Si)層 7 コンタクト層 8 映像信号線及びドレイン電極 81 第1導電膜 82 第2導電膜 9 ソース電極 91 第1導電膜 92 第2導電膜 10 保護絶縁膜 101 、102 、103 スルーホール 9’、11、11’ 画素電極 111 画素電極接続部 12 カラーフィルタ 13 ブラックマトリクス 14 平坦化層 15 共通電極 16 保護絶縁膜 17 薄膜トランジスタ(TFT) 18 対向電圧供給線 19 付加容量 20 透明端子膜 21 表示領域 22 走査信号線端子 221 第1導電膜 222 第2導電膜 23 映像信号線端子 231 第1導電膜 232 第2導電膜 24 異方性導電フィルム(ACF) 25、25’ 透明導電膜 26 導電粒子 29 対向電極 30 ゲートドライバIC 31 ドレインドライバIC 32 ゲート側バスライン 321 第1導電膜 322 第2導電膜 33 ドレイン側バスライン 331 第1導電膜 332 第2導電膜 34 バンプ 35 シャワーノズル 36 エッチング液 37 被処理基板1 the lower substrate (first substrate) 2 upper substrate (second substrate) 3 liquid crystal layer 4, 4 ', 4 "scanning (gate) signal line and the gate electrode 4 1, 4 1', 4 1" first conductive film 4 2 , 4 2 ′, 4 2 ″ Second conductive film 5 Gate insulating film 6 Intrinsic amorphous silicon (a-Si) layer 7 Contact layer 8 Video signal line and drain electrode 8 1 First conductive film 8 2 Second Conductive film 9 Source electrode 9 1 First conductive film 9 2 Second conductive film 10 Protective insulating film 10 1 , 10 2 , 10 3 Through holes 9 ′, 11, 11 ′ Pixel electrode 11 1 Pixel electrode connection part 12 Color filter 13 Black matrix 14 Flattening layer 15 Common electrode 16 Protective insulating film 17 Thin film transistor (TFT) 18 Counter voltage supply line 19 Additional capacitance 20 Transparent terminal film 21 Display area 22 Scan signal line terminal 22 1 First conductive film 22 2 Second conductive film 23 Video signal line Child 23 1 first conductive film 23 2 second conductive film 24 anisotropic conductive film (ACF) 25, 25 'the transparent conductive film 26 conductive particles 29 counter electrode 30 the gate driver IC 31 drain driver IC 32 gate side bus line 32 1 First conductive film 32 2 Second conductive film 33 Drain-side bus line 33 1 First conductive film 33 2 Second conductive film 34 Bump 35 Shower nozzle 36 Etching solution 37 Substrate to be processed

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/28 301 H01L 21/28 301L 301R 21/3205 21/88 M 29/786 29/78 617L 21/336 617M 627C (72)発明者 加藤 智也 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 鬼沢 賢一 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 金子 寿輝 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 山本 英明 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 Fターム(参考) 2H092 GA14 GA29 GA48 GA49 GA60 JA24 JA41 JA46 KB04 MA05 MA07 MA17 MA18 MA19 NA27 PA08 PA09 4M104 AA09 BB36 CC05 DD12 DD37 DD64 DD65 DD67 EE03 EE17 FF13 GG09 HH16 5C094 AA43 AA45 BA03 BA43 CA19 DA13 DA15 EA04 EA07 FB03 FB12 FB15 FB20 JA01 5F033 HH07 HH08 HH10 HH20 JJ01 KK07 KK10 MM05 PP15 QQ11 QQ19 QQ35 QQ37 RR06 SS15 VV04 VV06 VV07 VV10 VV15 XX33 5F110 AA03 AA30 BB01 CC07 DD02 EE04 EE06 EE14 EE23 EE44 FF03 FF09 FF24 FF30 GG02 GG15 GG35 HK04 HK06 HK21 HK33 HL07 HL23 HM03 NN72 QQ04 QQ05 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/28 301 H01L 21/28 301L 301R 21/3205 21/88 M 29/786 29/78 617L 21 / 336 617M 627C (72) Inventor Tomoya Kato 7-1-1, Omikacho, Hitachi City, Ibaraki Prefecture Inside the Hitachi Research Laboratory, Hitachi, Ltd. (72) Kenichi Onizawa 7-1-1, Omikamachi, Hitachi City, Ibaraki Prefecture Hitachi, Ltd., Hitachi Laboratory (72) Inventor, Toshiki Kaneko 3300, Hayano, Mobara, Chiba Prefecture, Japan Hitachi Display Co., Ltd. (72) Inventor Hideaki Yamamoto 3300, Hayano, Mobara, Chiba Prefecture, Hitachi, Ltd. F term (reference) 2H092 GA14 GA29 GA48 GA49 GA60 JA24 JA41 JA46 KB04 MA05 MA07 MA17 MA18 MA19 NA27 PA08 PA09 4M104 AA09 BB36 CC05 DD12 DD37 DD64 DD65 DD67 EE03 EE17 FF13 GG09 HH16 5C094 AA43 AA45 BA03 BA43 CA19 DA13 DA15 EA04 EA07 FB03 FB12 FB15 FB20 JA01 5F033 HH07 HH08 HH10 HH20 JJ01 KK07 KK10 MM05 PP15 QQ11 QQ19 QQ35 QQ37 RR06 SS15 VV04 VV06 VV07 VV10 VV15 XX33 5F110 AA03 AA30 BB01 CC07 DD02 EE04 EE06 EE14 EE23 EE44 FF03 FF09 FF24 FF30 GG02 GG15 GG35 HK04 HK06 HK21 HK33 HL07 HL23 HM03 Q05 NN72 Q04

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 第1基板及び第2基板と、前記第1及び
第2基板に挟持された液晶層とを備え、前記第1基板上
に、互いに絶縁状態でマトリクス状に交差配置された複
数の走査信号線及び複数の映像信号線と、前記各走査信
号線と前記各映像信号線の各交点部分にそれぞれ設けら
れた薄膜トランジスタと、前記薄膜トランジスタに接続
された画素電極と、導電部間を絶縁する保護絶縁膜とを
有する液晶表示装置において、前記各映像信号線は、第
1導電膜と第2導電膜とからなる積層膜で、前記第1導
電膜の形成材料はモリブデン(Mo)を主成分とし、ジ
ルコニウム(Zr)、ハフニウム(Hf)、クロム(C
r)、チタン(Ti)の中の少なくとも一種の金属を含
有する合金であり、前記第2導電膜の形成材料は純モリ
ブデン(Mo)であることを特徴とする液晶表示装置。
A first substrate and a second substrate; and a plurality of liquid crystal layers sandwiched between the first and second substrates. A plurality of scanning signal lines and a plurality of video signal lines, a thin film transistor provided at each intersection of each of the scanning signal lines and each of the video signal lines, a pixel electrode connected to the thin film transistor, and insulation between conductive portions. In a liquid crystal display device having a protective insulating film, each of the video signal lines is a laminated film including a first conductive film and a second conductive film, and a material for forming the first conductive film is mainly molybdenum (Mo). As components, zirconium (Zr), hafnium (Hf), chromium (C
r), an alloy containing at least one metal of titanium (Ti), and a material for forming the second conductive film is pure molybdenum (Mo).
【請求項2】 前記各走査信号線の形成材料は、陽極酸
化処理を施したアルミニウム(Al)またはアルミニウ
ム合金であり、前記各画素電極の形成材料は、多結晶相
のインジウム錫酸化物であることを特徴とする請求項1
に記載の液晶表示装置。
2. A material for forming each of the scanning signal lines is aluminum (Al) or an aluminum alloy that has been subjected to anodization, and a material for forming each of the pixel electrodes is indium tin oxide in a polycrystalline phase. 2. The method according to claim 1, wherein
3. The liquid crystal display device according to 1.
【請求項3】 前記各走査信号線の形成材料は、アルミ
ニウム(Al)またはアルミニウム合金を含み、前記各
画素電極の形成材料は、非晶質相のインジウム錫酸化
物、インジウム亜鉛酸化物、インジウムゲルマニウム酸
化物の中のいずれかであることを特徴とする請求項1に
記載の液晶表示装置。
3. The forming material of each of the scanning signal lines includes aluminum (Al) or an aluminum alloy, and the forming material of each of the pixel electrodes is indium tin oxide, indium zinc oxide, indium in an amorphous phase. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is one of germanium oxides.
【請求項4】 前記各画素電極の形成材料は、インジウ
ム亜鉛酸化物であり、前記各走査信号線及び前記各映像
信号線の配線端子部は、前記各走査信号線及び前記各映
像信号線の構成金属がチップオングラス方式によって前
記第1基板上に実装された異方性導電フィルムに直接接
続されていることを特徴とする請求項3に記載の液晶表
示装置。
4. A material for forming each of the pixel electrodes is indium zinc oxide, and a wiring terminal portion of each of the scanning signal lines and each of the video signal lines is connected to a corresponding one of the scanning signal lines and each of the video signal lines. The liquid crystal display device according to claim 3, wherein the constituent metal is directly connected to the anisotropic conductive film mounted on the first substrate by a chip-on-glass method.
【請求項5】 前記各映像信号線は、前記第1導電膜が
下層膜であり、前記第2導電膜が上層膜であることを特
徴とする請求項1乃至4のいずれかに記載の液晶表示装
置。
5. The liquid crystal according to claim 1, wherein in each of the video signal lines, the first conductive film is a lower film, and the second conductive film is an upper film. Display device.
【請求項6】 前記各画素電極は、前記保護絶縁膜に設
けたスルーホールを通して対応する前記映像信号線の第
1導電膜に導電接続されていることを特徴とする請求項
5に記載の液晶表示装置。
6. The liquid crystal according to claim 5, wherein each of the pixel electrodes is conductively connected to a corresponding first conductive film of the video signal line through a through hole provided in the protective insulating film. Display device.
【請求項7】 前記第1基板は、前記各画素電極との対
向部分に共通電極が配置され、前記共通電極に基準電圧
が供給されて横電界型の液晶駆動が行われることを特徴
とする請求項1に記載の液晶表示装置。
7. The liquid crystal display according to claim 1, wherein a common electrode is disposed on the first substrate in a portion facing each of the pixel electrodes, and a reference voltage is supplied to the common electrode to perform a lateral electric field type liquid crystal driving. The liquid crystal display device according to claim 1.
【請求項8】 前記第1導電膜の形成材料は、モリブデ
ン(Mo)とを主成分とし、4乃至14重量%の範囲内
のジルコニウム(Zr)を含有するものであることを特
徴とする請求項1乃至7のいずれかに記載の液晶表示装
置。
8. A material for forming the first conductive film, the material mainly comprising molybdenum (Mo) and containing zirconium (Zr) in a range of 4 to 14% by weight. Item 8. A liquid crystal display device according to any one of Items 1 to 7.
【請求項9】 前記第1導電膜は、10nm以上の膜厚
を有し、前記第2導電膜は、100nm以上の膜厚を有
していることを特徴とする請求項1乃至8のいずれかに
記載の液晶表示装置。
9. The semiconductor device according to claim 1, wherein the first conductive film has a thickness of 10 nm or more, and the second conductive film has a thickness of 100 nm or more. A liquid crystal display device according to any one of the above.
【請求項10】 第1基板上にエッチングによって走査
信号線及びゲート電極パタンを形成する工程、薄膜トラ
ンジスタ能動部パタンを形成する工程、モリブデン(M
o)を主成分とし、ジルコニウム(Zr)、ハフニウム
(Hf)、クロム(Cr)、チタン(Ti)の内の少な
くとも一つを含有する合金を材料とした第1導電膜を形
成し、その上に純モリブデン(Mo)を材料とした第2
導電膜を堆積して積層膜を形成する工程、前記積層膜の
ウェットエッチングにより映像信号線、ドレイン電極及
びソース電極パタンを形成する工程、ドライエッチング
によりゲート絶縁膜及び保護絶縁膜を形成する工程、エ
ッチングにより透明画素電極パタンを形成する工程、第
1基板と第2基板を間隙を有する状態で貼り合わせ、そ
の間隙に液晶を封止する工程、前記走査信号線及び前記
映像信号線の各端子に液晶駆動回路を接続する工程をそ
れぞれ経て液晶表示装置が製造される液晶表示装置の製
造方法であって、前記ウェットエッチング用のエッチン
グ液は、燐酸(H3 PO4 )と硝酸(HNO3 )と水
(H2 O)とを含み、硝酸の重量%濃度の0.72倍と
燐酸の重量%濃度との和が68乃至75の範囲内であ
り、かつ、硝酸の重量%濃度が0.3乃至3の範囲内で
あることを特徴とする液晶表示装置の製造方法。
10. A step of forming a scanning signal line and a gate electrode pattern on a first substrate by etching, a step of forming a thin film transistor active portion pattern, and a step of forming molybdenum (M).
o) as a main component and a first conductive film made of an alloy containing at least one of zirconium (Zr), hafnium (Hf), chromium (Cr), and titanium (Ti). The second made of pure molybdenum (Mo)
Forming a laminated film by depositing a conductive film, forming a video signal line, a drain electrode and a source electrode pattern by wet etching of the laminated film, forming a gate insulating film and a protective insulating film by dry etching, A step of forming a transparent pixel electrode pattern by etching, a step of bonding the first substrate and the second substrate in a state having a gap, and a step of sealing liquid crystal in the gap; and a step of attaching each terminal of the scanning signal line and the video signal line. A method for manufacturing a liquid crystal display device in which a liquid crystal display device is manufactured through a step of connecting a liquid crystal driving circuit, wherein the etching solution for the wet etching includes phosphoric acid (H 3 PO 4 ) and nitric acid (HNO 3 ). and a water (H 2 O), in the range sum of 68 to 75 with 0.72 wt.% concentration of phosphoric acid in the weight% concentration of nitric acid, and the weight of nitric acid Method of manufacturing a liquid crystal display device, wherein the concentration is in the range of 0.3 to 3.
【請求項11】 前記ウェットエッチング用のエッチン
グ液は、さらに酢酸(CH3 COOH)と弗化アンモニ
ウム(NH4 F)とを含んでいることを特徴とする請求
項15に記載の液晶表示装置の製造方法。
11. The liquid crystal display device according to claim 15, wherein the etching solution for wet etching further contains acetic acid (CH 3 COOH) and ammonium fluoride (NH 4 F). Production method.
【請求項12】 第1基板上にエッチングによって走査
信号線及びゲート電極パタンを形成する工程、薄膜トラ
ンジスタ能動部パタンを形成する工程、モリブデン(M
o)を主成分とし、ジルコニウム(Zr)、ハフニウム
(Hf)、クロム(Cr)、チタン(Ti)の内の少な
くとも一つを含有する合金を材料とする第1導電膜を形
成し、その上に純モリブデン(Mo)を材料とする第2
導電膜を堆積して積層膜を形成する工程、ウェットエッ
チング装置を用いて前記積層膜をウェットエッチングし
て映像信号線、ドレイン電極及びソース電極パタンを形
成する工程、ドライエッチングによりゲート絶縁膜及び
保護絶縁膜を形成する工程、エッチングにより透明画素
電極パタンを形成する工程、第1基板と第2基板を間隙
を有する状態で貼り合わせ、その間隙に液晶を封止する
工程、前記走査信号線及び前記映像信号線の各端子に液
晶駆動回路を接続する工程をそれぞれ経て液晶表示装置
が製造される液晶表示装置の製造方法であって、前記ウ
ェットエッチング装置は、第1基板を水平に搬送しなが
ら、ほぼ均等配置された複数のノズルから第1基板上へ
エッチング液をシャワー状に供給し、かつ、前記複数の
ノズルは第1基板の搬送方向に対して垂直方向に揺動す
るものであることを特徴とする液晶表示装置の製造方
法。
12. A step of forming a scanning signal line and a gate electrode pattern on a first substrate by etching, a step of forming a thin film transistor active portion pattern, and a step of forming molybdenum (M).
o) as a main component, and a first conductive film made of an alloy containing at least one of zirconium (Zr), hafnium (Hf), chromium (Cr), and titanium (Ti) is formed. Second using pure molybdenum (Mo) as material
Depositing a conductive film to form a laminated film, wet-etching the laminated film using a wet etching apparatus to form a video signal line, a drain electrode and a source electrode pattern, and dry-etching to form a gate insulating film and protection. A step of forming an insulating film, a step of forming a transparent pixel electrode pattern by etching, a step of bonding the first substrate and the second substrate with a gap therebetween, and a step of sealing liquid crystal in the gap; A method of manufacturing a liquid crystal display device, in which a liquid crystal display device is manufactured through a step of connecting a liquid crystal drive circuit to each terminal of a video signal line, wherein the wet etching device horizontally transports the first substrate, An etching liquid is supplied in a shower shape from a plurality of nozzles arranged substantially evenly onto the first substrate, and the plurality of nozzles are provided on the first substrate. Method of manufacturing a liquid crystal display device, characterized in that is to swing in the direction perpendicular to the conveying direction.
JP2001031261A 2001-02-07 2001-02-07 Liquid crystal display and method of manufacturing the same Pending JP2002229065A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001031261A JP2002229065A (en) 2001-02-07 2001-02-07 Liquid crystal display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001031261A JP2002229065A (en) 2001-02-07 2001-02-07 Liquid crystal display and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002229065A true JP2002229065A (en) 2002-08-14

Family

ID=18895374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001031261A Pending JP2002229065A (en) 2001-02-07 2001-02-07 Liquid crystal display and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2002229065A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009217286A (en) * 2002-12-25 2009-09-24 Semiconductor Energy Lab Co Ltd Semiconductor device, display and electronic device
JP2010281995A (en) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp Electronic device and method for manufacturing the same, and electronic apparatus
US8203683B2 (en) 2007-03-27 2012-06-19 Sony Corporation Electro-optic device having terminal section and pixel section with particular multilayer structures
JP2012195283A (en) * 2011-03-14 2012-10-11 Samsung Mobile Display Co Ltd Organic light-emitting display device and method of manufacturing the same
WO2012153364A1 (en) * 2011-05-10 2012-11-15 パナソニック株式会社 Thin film semiconductor device for displays, and method for producing thin film semiconductor device for displays
JP2012242496A (en) * 2011-05-17 2012-12-10 Japan Display East Co Ltd Liquid crystal display device
JP2020004976A (en) * 2012-02-09 2020-01-09 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009217286A (en) * 2002-12-25 2009-09-24 Semiconductor Energy Lab Co Ltd Semiconductor device, display and electronic device
US8203683B2 (en) 2007-03-27 2012-06-19 Sony Corporation Electro-optic device having terminal section and pixel section with particular multilayer structures
JP2010281995A (en) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp Electronic device and method for manufacturing the same, and electronic apparatus
JP2012195283A (en) * 2011-03-14 2012-10-11 Samsung Mobile Display Co Ltd Organic light-emitting display device and method of manufacturing the same
WO2012153364A1 (en) * 2011-05-10 2012-11-15 パナソニック株式会社 Thin film semiconductor device for displays, and method for producing thin film semiconductor device for displays
US8835235B2 (en) 2011-05-10 2014-09-16 Panasonic Corporation Thin-film semiconductor device and method for fabricating thin-film semiconductor device
JP2012242496A (en) * 2011-05-17 2012-12-10 Japan Display East Co Ltd Liquid crystal display device
JP2020004976A (en) * 2012-02-09 2020-01-09 株式会社半導体エネルギー研究所 Semiconductor device

Similar Documents

Publication Publication Date Title
JP3281167B2 (en) Method for manufacturing thin film transistor
JP4920140B2 (en) Liquid crystal display device and manufacturing method thereof
US20070013077A1 (en) Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate
JP2010147494A (en) Thin-film transistor and method for manufacturing the same
JP2003107523A (en) Liquid crystal display device
JP2000241832A (en) Liquid crystal display device and its production
JPH10254383A (en) Semiconductor device and organic el display device
JPH1174537A (en) Thin-film transistor and its production
JP2001125134A (en) Active matrix substrate and method of producing the same
JP2002076366A (en) Thin film transistor, method of manufacturing the same multilayer film structure, method of manufacturing the same
JP2000347221A (en) Method of forming polycrystal silicon tft using copper wiring for pixel array in liquid crystal display
US6448578B1 (en) Thin-film transistor and liquid crystal display device
JP2000307118A (en) Thin-film transistor and manufacture thereof
JPH04280231A (en) Thin film transistor array substrate and manufacture thereof
JP2002229065A (en) Liquid crystal display and method of manufacturing the same
JPH08248442A (en) Liquid crystal display device
JP2002111004A (en) Method for manufacturing array substrate
JPH06160902A (en) Liquid crystal display device
JP2005227538A (en) Array substrate corresponding to display of larger screen and higher fineness and method for manufacturing the same
JP2000305104A (en) Liquid crystal display device and manufacture thereof
JP2809153B2 (en) Liquid crystal display device and method of manufacturing the same
JPH08179362A (en) Thin-film transistor array substrate
JPH06230421A (en) Production of thin-film transistor matrix
JP3107055B2 (en) Active matrix substrate
JPH09153618A (en) Manufacture of liquid crystal display