JPH10285938A - 圧電トランスを含む電源装置 - Google Patents
圧電トランスを含む電源装置Info
- Publication number
- JPH10285938A JPH10285938A JP9090968A JP9096897A JPH10285938A JP H10285938 A JPH10285938 A JP H10285938A JP 9090968 A JP9090968 A JP 9090968A JP 9096897 A JP9096897 A JP 9096897A JP H10285938 A JPH10285938 A JP H10285938A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- piezoelectric transformer
- power supply
- terminal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Generation Of Surge Voltage And Current (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成で、圧電トランスとスイッチング
素子の損失を大幅に削減できる圧電トランスを含む電源
装置を提供する。 【解決手段】 直流電源１０とコイル１２とスイッチン
グ素子１５と圧電トランス１６と前記スイッチング素子
１５の制御回路１９とを備え、制御回路１９はスイッチ
ング素子１５をオン、オフ制御するためのパルスをスイ
ッチング素子制御端子に供給するためのもので、スイッ
チング素子１５と圧電トランス１６の近傍に温度検出素
子１３を設け、その温度検出素子１３が制御回路１９の
パルス幅制御用端子１４に接続されている。
素子の損失を大幅に削減できる圧電トランスを含む電源
装置を提供する。 【解決手段】 直流電源１０とコイル１２とスイッチン
グ素子１５と圧電トランス１６と前記スイッチング素子
１５の制御回路１９とを備え、制御回路１９はスイッチ
ング素子１５をオン、オフ制御するためのパルスをスイ
ッチング素子制御端子に供給するためのもので、スイッ
チング素子１５と圧電トランス１６の近傍に温度検出素
子１３を設け、その温度検出素子１３が制御回路１９の
パルス幅制御用端子１４に接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば冷陰極蛍光
管（以下、ＣＣＦＬと略記する）などを点灯させるに好
適な圧電トランスを含む電源装置に係り、特に温度変化
時にスイッチング素子を駆動するパルス幅を連続的に変
化させる手段を備えた電源装置に関するものである。
管（以下、ＣＣＦＬと略記する）などを点灯させるに好
適な圧電トランスを含む電源装置に係り、特に温度変化
時にスイッチング素子を駆動するパルス幅を連続的に変
化させる手段を備えた電源装置に関するものである。
【０００２】
【従来の技術】図４は、従来の圧電トランスを含む電源
装置のブロツク図である。同図において符号１は圧電ト
ランス、２はＣＣＦＬ、３はＣＣＦＬ２の電流検出回
路、４は圧電トランス駆動部、５は発振回路部、６は制
御回路部、７は圧電トランス１の入力電極、８は圧電ト
ランス１の共通電極、９は圧電トランス１の出力電極で
あり、図に示すような接続関係になっている。
装置のブロツク図である。同図において符号１は圧電ト
ランス、２はＣＣＦＬ、３はＣＣＦＬ２の電流検出回
路、４は圧電トランス駆動部、５は発振回路部、６は制
御回路部、７は圧電トランス１の入力電極、８は圧電ト
ランス１の共通電極、９は圧電トランス１の出力電極で
あり、図に示すような接続関係になっている。
【０００３】この圧電トランス１を電力変換素子として
利用するうえで、圧電トランス１の温度特性上周囲の温
度と圧電トランス自身の温度変化に対し、圧電トランス
１の入力インピーダンスと昇圧特性が変化する。そのた
め、駆動部４において圧電トランス１に印加する駆動パ
ルスのパルス幅を狭くして固定し、周波数制御を行なっ
ていた。
利用するうえで、圧電トランス１の温度特性上周囲の温
度と圧電トランス自身の温度変化に対し、圧電トランス
１の入力インピーダンスと昇圧特性が変化する。そのた
め、駆動部４において圧電トランス１に印加する駆動パ
ルスのパルス幅を狭くして固定し、周波数制御を行なっ
ていた。
【０００４】
【発明が解決しようとする課題】この従来の圧電トラン
スを含む電源装置はパルス幅が固定されているため、広
範囲な入力電圧の変化に対応できない。またパルス幅を
広くした場合は、入力電圧が高くなった際、共振パルス
が収束しないうちにスイッチング素子がオンしてしま
い、そのため、圧電トランスとスイッチング素子の損失
が増加するという欠点を有している。
スを含む電源装置はパルス幅が固定されているため、広
範囲な入力電圧の変化に対応できない。またパルス幅を
広くした場合は、入力電圧が高くなった際、共振パルス
が収束しないうちにスイッチング素子がオンしてしま
い、そのため、圧電トランスとスイッチング素子の損失
が増加するという欠点を有している。
【０００５】本発明の目的は、このような従来技術の欠
点を解消し、簡単な構成で、圧電トランスとスイッチン
グ素子の損失を大幅に削減できる圧電トランスを含む電
源装置を提供することにある。
点を解消し、簡単な構成で、圧電トランスとスイッチン
グ素子の損失を大幅に削減できる圧電トランスを含む電
源装置を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、第１の本発明は、直流電源と、コイルと、例えばＭ
ＯＳ ＦＥＴなどのスイッチング素子と、圧電トランス
と、例えば周波数変調・パルス幅制御回路などの前記ス
イッチング素子の制御回路とを備えている。
め、第１の本発明は、直流電源と、コイルと、例えばＭ
ＯＳ ＦＥＴなどのスイッチング素子と、圧電トランス
と、例えば周波数変調・パルス幅制御回路などの前記ス
イッチング素子の制御回路とを備えている。
【０００７】そして前記コイルの入力端は前記直流電源
の一端に接続され、前記スイッチング素子は第１および
第２の主端子と制御端子を有し、前記スイッチング素子
の第１の主端子は前記コイルの出力端と圧電トランスの
入力端に接続され、前記スイッチング素子の第２の主端
子は前記直流電源の他端に接続され、前記圧電トランス
は入力電極と出力電極と共通電極を有し、前記圧電トラ
ンスの入力電極は前記コイルの出力端に接続され、前記
圧電トランスの出力電極と共通電極との間に、例えばＣ
ＣＦＬなどの負荷が接続され、前記制御回路は前記スイ
ッチング素子をオン、オフ制御するためのパルスを前記
スイッチング素子の制御端子に供給するためのもので、
前記スイッチング素子と前記圧電トランスの近傍に、例
えばサーミスタなどの温度検出素子を設け、その温度検
出素子が制御回路のパルス幅制御用端子に接続されてい
ることを特徴とするものである。
の一端に接続され、前記スイッチング素子は第１および
第２の主端子と制御端子を有し、前記スイッチング素子
の第１の主端子は前記コイルの出力端と圧電トランスの
入力端に接続され、前記スイッチング素子の第２の主端
子は前記直流電源の他端に接続され、前記圧電トランス
は入力電極と出力電極と共通電極を有し、前記圧電トラ
ンスの入力電極は前記コイルの出力端に接続され、前記
圧電トランスの出力電極と共通電極との間に、例えばＣ
ＣＦＬなどの負荷が接続され、前記制御回路は前記スイ
ッチング素子をオン、オフ制御するためのパルスを前記
スイッチング素子の制御端子に供給するためのもので、
前記スイッチング素子と前記圧電トランスの近傍に、例
えばサーミスタなどの温度検出素子を設け、その温度検
出素子が制御回路のパルス幅制御用端子に接続されてい
ることを特徴とするものである。
【０００８】前記目的を達成するため、第２の本発明
は、直流電源と、補助トランスと、例えばＭＯＳ ＦＥ
Ｔなどのスイッチング素子と、圧電トランスと、例えば
周波数変調・パルス幅制御回路などの前記スイッチング
素子の制御回路とを備えている。
は、直流電源と、補助トランスと、例えばＭＯＳ ＦＥ
Ｔなどのスイッチング素子と、圧電トランスと、例えば
周波数変調・パルス幅制御回路などの前記スイッチング
素子の制御回路とを備えている。
【０００９】そして前記補助トランスは単巻トランスで
あって、入力端子と共通端子と出力端子とを有する巻線
を有し、その巻線の入力端子は前記直流電源の一端に接
続され、前記スイッチング素子は第１および第２の主端
子と制御端子を有し、前記スイッチング素子の第１の主
端子は前記巻線の共通端子に接続され、前記スイッチン
グ素子の第２の主端子は前記直流電源の他端に接続さ
れ、前記圧電トランスは入力電極と出力電極と共通電極
を有し、前記圧電トランスの入力電極は前記巻線の出力
端子に接続され、前記圧電トランスの共通電極は前記ス
イッチング素子の第２の主端子に接続され、前記圧電ト
ランスの出力電極と共通電極との間に、例えばＣＣＦＬ
などの負荷が接続され、前記制御回路は前記スイッチン
グ素子をオン、オフ制御するためのパルスを前記スイッ
チング素子の制御端子に供給するためのもので、前記ス
イッチング素子と前記圧電トランスの近傍に、例えばサ
ーミスタなどの温度検出素子を設け、その温度検出素子
が制御回路のパルス幅制御用端子に接続されていること
を特徴とするものである。
あって、入力端子と共通端子と出力端子とを有する巻線
を有し、その巻線の入力端子は前記直流電源の一端に接
続され、前記スイッチング素子は第１および第２の主端
子と制御端子を有し、前記スイッチング素子の第１の主
端子は前記巻線の共通端子に接続され、前記スイッチン
グ素子の第２の主端子は前記直流電源の他端に接続さ
れ、前記圧電トランスは入力電極と出力電極と共通電極
を有し、前記圧電トランスの入力電極は前記巻線の出力
端子に接続され、前記圧電トランスの共通電極は前記ス
イッチング素子の第２の主端子に接続され、前記圧電ト
ランスの出力電極と共通電極との間に、例えばＣＣＦＬ
などの負荷が接続され、前記制御回路は前記スイッチン
グ素子をオン、オフ制御するためのパルスを前記スイッ
チング素子の制御端子に供給するためのもので、前記ス
イッチング素子と前記圧電トランスの近傍に、例えばサ
ーミスタなどの温度検出素子を設け、その温度検出素子
が制御回路のパルス幅制御用端子に接続されていること
を特徴とするものである。
【００１０】前記目的を達成するため、第３の本発明
は、直流電源と、補助トランスと、例えばＭＯＳ ＦＥ
Ｔなどのスイッチング素子と、圧電トランスと、例えば
周波数変調・パルス幅制御回路などの前記スイッチング
素子の制御回路とを備えている。
は、直流電源と、補助トランスと、例えばＭＯＳ ＦＥ
Ｔなどのスイッチング素子と、圧電トランスと、例えば
周波数変調・パルス幅制御回路などの前記スイッチング
素子の制御回路とを備えている。
【００１１】そして前記補助トランスは１次巻線と２次
巻線を有し、その１次巻線は前記直流電源の一端に接続
され、前記スイッチング素子は第１および第２の主端子
と制御端子を有し、前記スイッチング素子の第１の主端
子は前記１次巻線の他端に接続され、前記スイッチング
素子の第２の主端子は前記直流電源の他端に接続され、
前記圧電トランスは入力電極と出力電極と共通電極を有
し、前記圧電トランスの入力電極は前記２次巻線の一端
に接続され、前記圧電トランスの共通電極は前記２次巻
線の他端に接続され、前記圧電トランスの出力電極と共
通電極との間に、例えばＣＣＦＬなどの負荷が接続さ
れ、前記制御回路は前記スイッチング素子をオン、オフ
制御するためのパルスを前記スイッチング素子の制御端
子に供給するためのもので、前記スイッチング素子と前
記圧電トランスの近傍に、例えばサーミスタなどの温度
検出素子を設け、その温度検出素子が制御回路のパルス
幅制御用端子に接続されていることを特徴とするもので
ある。
巻線を有し、その１次巻線は前記直流電源の一端に接続
され、前記スイッチング素子は第１および第２の主端子
と制御端子を有し、前記スイッチング素子の第１の主端
子は前記１次巻線の他端に接続され、前記スイッチング
素子の第２の主端子は前記直流電源の他端に接続され、
前記圧電トランスは入力電極と出力電極と共通電極を有
し、前記圧電トランスの入力電極は前記２次巻線の一端
に接続され、前記圧電トランスの共通電極は前記２次巻
線の他端に接続され、前記圧電トランスの出力電極と共
通電極との間に、例えばＣＣＦＬなどの負荷が接続さ
れ、前記制御回路は前記スイッチング素子をオン、オフ
制御するためのパルスを前記スイッチング素子の制御端
子に供給するためのもので、前記スイッチング素子と前
記圧電トランスの近傍に、例えばサーミスタなどの温度
検出素子を設け、その温度検出素子が制御回路のパルス
幅制御用端子に接続されていることを特徴とするもので
ある。
【００１２】
【発明の実施の形態】第１〜３の本発明は前述のよう
に、スイッチング素子と圧電トランスの近傍に温度検出
素子を配置し、その温度検出素子からの検出信号に基づ
いてスイッチング素子を駆動するパルス幅を連続的に変
化させる制御回路を備えている。そのため圧電トランス
の素子温度特性に依存することなく、共振波形が収束し
た時点で駆動パルス発生用のスイッチング素子がオンで
きるため、簡単な構成で、効率の高い電源装置を提供す
ることができる。
に、スイッチング素子と圧電トランスの近傍に温度検出
素子を配置し、その温度検出素子からの検出信号に基づ
いてスイッチング素子を駆動するパルス幅を連続的に変
化させる制御回路を備えている。そのため圧電トランス
の素子温度特性に依存することなく、共振波形が収束し
た時点で駆動パルス発生用のスイッチング素子がオンで
きるため、簡単な構成で、効率の高い電源装置を提供す
ることができる。
【００１３】図１は、本発明の第１の実施の形態に係る
電源装置のブロック図である。同図において符号１０は
直流電源、１１は平滑コンデンサ、１２はコイル、１３
はサーミスタなどの温度検出素子、１４は制御回路デッ
トタイムコントロール端子、１５はＭＯＳ ＦＥＴ、１
６は圧電トランス、１７はＣＣＦＬ、１８はＣＣＦＬ１
７の電流検出回路、１９は周波数変調・パルス幅制御回
路部、２０は圧電トランス１６の入力電極、２１は圧電
トランス１６の共通電極、２２は圧電トランス１６の出
力電極である。
電源装置のブロック図である。同図において符号１０は
直流電源、１１は平滑コンデンサ、１２はコイル、１３
はサーミスタなどの温度検出素子、１４は制御回路デッ
トタイムコントロール端子、１５はＭＯＳ ＦＥＴ、１
６は圧電トランス、１７はＣＣＦＬ、１８はＣＣＦＬ１
７の電流検出回路、１９は周波数変調・パルス幅制御回
路部、２０は圧電トランス１６の入力電極、２１は圧電
トランス１６の共通電極、２２は圧電トランス１６の出
力電極である。
【００１４】同図に示すようにこの電源装置は、直流電
源１０と、コイル１２と、スイッチング素子としてのＭ
ＯＳ ＦＥＴ１５と、圧電トランス１６と、周波数変調
・パルス幅制御回路部１９とを備えている。
源１０と、コイル１２と、スイッチング素子としてのＭ
ＯＳ ＦＥＴ１５と、圧電トランス１６と、周波数変調
・パルス幅制御回路部１９とを備えている。
【００１５】そしてコイル１２の入力端は直流電源１０
の一端に接続され、ＭＯＳ ＦＥＴ１５は第１および第
２の主端子と制御端子を有し、第１の主端子はコイル１
２の出力端と圧電トランス１６の入力端に接続され、第
２の主端子は直流電源１０の他端に接続されている。
の一端に接続され、ＭＯＳ ＦＥＴ１５は第１および第
２の主端子と制御端子を有し、第１の主端子はコイル１
２の出力端と圧電トランス１６の入力端に接続され、第
２の主端子は直流電源１０の他端に接続されている。
【００１６】圧電トランス１６は入力電極２０と出力電
極２２と共通電極２１を有し、入力電極２０はコイル１
２の出力端に接続され、出力電極２２と共通電極２１と
の間に負荷であるＣＣＦＬ１７が接続されている。
極２２と共通電極２１を有し、入力電極２０はコイル１
２の出力端に接続され、出力電極２２と共通電極２１と
の間に負荷であるＣＣＦＬ１７が接続されている。
【００１７】周波数変調・パルス幅制御回路部１９はＭ
ＯＳ ＦＥＴ１５をオン、オフ制御するためのパルス信
号をＭＯＳ ＦＥＴ１５の制御端子に供給するためのも
のである。ＭＯＳ ＦＥＴ１５と圧電トランス１６の近
傍に温度検出素子１３を設け、周波数変調・パルス幅制
御回路部１９のコントロール端子１４に接続されてい
る。そしてＭＯＳ ＦＥＴ１５と圧電トランス１６の近
傍の温度変化が温度検出素子１３により検出され、その
温度変化による抵抗値変化を利用して周波数変調・パル
ス幅制御回路部１９のコントロール端子１４の電圧を変
化させることにより、ＭＯＳ ＦＥＴ１５のパルス幅を
自動的に調整して、共振電圧波形を最適状態に保つこと
ができる。
ＯＳ ＦＥＴ１５をオン、オフ制御するためのパルス信
号をＭＯＳ ＦＥＴ１５の制御端子に供給するためのも
のである。ＭＯＳ ＦＥＴ１５と圧電トランス１６の近
傍に温度検出素子１３を設け、周波数変調・パルス幅制
御回路部１９のコントロール端子１４に接続されてい
る。そしてＭＯＳ ＦＥＴ１５と圧電トランス１６の近
傍の温度変化が温度検出素子１３により検出され、その
温度変化による抵抗値変化を利用して周波数変調・パル
ス幅制御回路部１９のコントロール端子１４の電圧を変
化させることにより、ＭＯＳ ＦＥＴ１５のパルス幅を
自動的に調整して、共振電圧波形を最適状態に保つこと
ができる。
【００１８】図２は、本発明の第２の実施の形態に係る
電源装置のブロック図である。同図において符号２３は
単巻トランスからなる補助トランスであり、入力端子と
共通端子と出力端子とを備えた巻線を有している。同図
に示すようにその巻線の入力端子は直流電源１０の一端
に接続され、ＭＯＳ ＦＥＴ１５の第１の主端子は前記
巻線の共通端子に接続され、圧電トランス１６の入力電
極は前記巻線の出力端子に接続されている。他の構成
は、前記第１の実施の形態に係る電源装置と同様であ
る。
電源装置のブロック図である。同図において符号２３は
単巻トランスからなる補助トランスであり、入力端子と
共通端子と出力端子とを備えた巻線を有している。同図
に示すようにその巻線の入力端子は直流電源１０の一端
に接続され、ＭＯＳ ＦＥＴ１５の第１の主端子は前記
巻線の共通端子に接続され、圧電トランス１６の入力電
極は前記巻線の出力端子に接続されている。他の構成
は、前記第１の実施の形態に係る電源装置と同様であ
る。
【００１９】図３は、本発明の第３の実施の形態に係る
電源装置のブロック図である。同図において符号２４は
補助トランスであり、１次巻線と２次巻線を有してい
る。同図に示すようにその補助トランス２４の１次巻線
は直流電源１０の一端に接続され、ＭＯＳ ＦＥＴ１５
の第１の主端子は前記１次巻線の他端に接続されて、圧
電トランス１６の入力電極は前記２次巻線の一端に接続
され、圧電トランス１６の共通電極は前記２次巻線の他
端に接続されている。他の構成は、前記第１の実施の形
態に係る電源装置と同様である。
電源装置のブロック図である。同図において符号２４は
補助トランスであり、１次巻線と２次巻線を有してい
る。同図に示すようにその補助トランス２４の１次巻線
は直流電源１０の一端に接続され、ＭＯＳ ＦＥＴ１５
の第１の主端子は前記１次巻線の他端に接続されて、圧
電トランス１６の入力電極は前記２次巻線の一端に接続
され、圧電トランス１６の共通電極は前記２次巻線の他
端に接続されている。他の構成は、前記第１の実施の形
態に係る電源装置と同様である。
【００２０】前記実施の形態では負荷としてＣＣＦＬを
用いたが、本発明はこれに限定されるものではなく、他
の負荷を接続する用途にも適用可能である。
用いたが、本発明はこれに限定されるものではなく、他
の負荷を接続する用途にも適用可能である。
【００２１】
【発明の効果】以上説明したように第１〜３の本発明
は、スイッチング素子と圧電トランスの近傍に温度検出
素子を配置し、その温度検出素子からの検出信号に基づ
いてスイッチング素子を駆動するパルス幅を連続的に変
化させる制御回路を備えている。そのため圧電トランス
の素子温度特性に依存することなく、共振波形が収束し
た時点で駆動パルス発生用のスイッチング素子がオンで
きるため、簡単な構成で、効率の高い電源装置を提供す
ることができる。
は、スイッチング素子と圧電トランスの近傍に温度検出
素子を配置し、その温度検出素子からの検出信号に基づ
いてスイッチング素子を駆動するパルス幅を連続的に変
化させる制御回路を備えている。そのため圧電トランス
の素子温度特性に依存することなく、共振波形が収束し
た時点で駆動パルス発生用のスイッチング素子がオンで
きるため、簡単な構成で、効率の高い電源装置を提供す
ることができる。
【図１】本発明の第１の実施の形態に係る圧電トランス
を含む電源装置のブロック図である。
を含む電源装置のブロック図である。
【図２】本発明の第２の実施の形態に係る圧電トランス
を含む電源装置のブロック図である。
を含む電源装置のブロック図である。
【図３】本発明の第３の実施の形態に係る圧電トランス
を含む電源装置のブロック図である。
を含む電源装置のブロック図である。
【図４】従来の圧電トランスを含む電源装置のブロック
図である。
図である。
１０ 直流電源 １１ 平滑コンデンサ １２ コイル １３ 温度検出素子 １４ 制御回路デットタイムコントロール端子 １５ ＭＯＳ ＦＥＴ １６ 圧電トランス １７ ＣＣＦＥ １８ ＣＣＦＥの電流検出回路 １９ 周波数変調・パルス幅制御回路 ２０ 入力電極 ２１ 共通電極 ２２ 出力電極 ２３、２４ 補助トランス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浅田 隆昭 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (3)
- 【請求項１】 直流電源とコイルとスイッチング素子と
圧電トランスと前記スイッチング素子の制御回路とを備
え、 前記コイルの入力端は前記直流電源の一端に接続され、 前記スイッチング素子は第１および第２の主端子と制御
端子を有し、 前記スイッチング素子の第１の主端子は前記コイルの出
力端と圧電トランスの入力端に接続され、前記スイッチ
ング素子の第２の主端子は前記直流電源の他端に接続さ
れ、 前記圧電トランスは入力電極と出力電極と共通電極を有
し、 前記圧電トランスの入力電極は前記コイルの出力端に接
続され、 前記圧電トランスの出力電極と共通電極との間に負荷が
接続され、 前記制御回路は前記スイッチング素子をオン、オフ制御
するためのパルスを前記スイッチング素子の制御端子に
供給するためのもので、前記スイッチング素子と前記圧
電トランスの近傍に温度検出素子を設け、その温度検出
素子が制御回路のパルス幅制御用端子に接続されている
ことを特徴とする圧電トランスを含む電源装置。 - 【請求項２】 直流電源と補助トランスとスイッチング
素子と圧電トランスと前記スイッチング素子の制御回路
とを備え、 前記補助トランスは単巻トランスであって、入力端子と
共通端子と出力端子とを有する巻線を有し、その巻線の
入力端子は前記直流電源の一端に接続され、 前記スイッチング素子は第１および第２の主端子と制御
端子を有し、 前記スイッチング素子の第１の主端子は前記巻線の共通
端子に接続され、 前記スイッチング素子の第２の主端子は前記直流電源の
他端に接続され、 前記圧電トランスは入力電極と出力電極と共通電極を有
し、 前記圧電トランスの入力電極は前記巻線の出力端子に接
続され、 前記圧電トランスの共通電極は前記スイッチング素子の
第２の主端子に接続され、 前記圧電トランスの出力電極と共通電極との間に負荷が
接続され、 前記制御回路は前記スイッチング素子をオン、オフ制御
するためのパルスを前記スイッチング素子の制御端子に
供給するためのもので、前記スイッチング素子と前記圧
電トランスの近傍に温度検出素子を設け、その温度検出
素子が制御回路のパルス幅制御用端子に接続されている
ことを特徴とする圧電トランスを含む電源装置。 - 【請求項３】 直流電源と補助トランスとスイッチング
素子と圧電トランスと前記スイッチング素子の制御回路
とを備え、 前記補助トランスは１次巻線と２次巻線を有し、その１
次巻線は前記直流電源の一端に接続され、 前記スイッチング素子は第１および第２の主端子と制御
端子を有し、 前記スイッチング素子の第１の主端子は前記１次巻線の
他端に接続され、 前記スイッチング素子の第２の主端子は前記直流電源の
他端に接続され、 前記圧電トランスは入力電極と出力電極と共通電極を有
し、 前記圧電トランスの入力電極は前記２次巻線の一端に接
続され、 前記圧電トランスの共通電極は前記２次巻線の他端に接
続され、 前記圧電トランスの出力電極と共通電極との間に負荷が
接続され、 前記制御回路は前記スイッチング素子をオン、オフ制御
するためのパルスを前記スイッチング素子の制御端子に
供給するためのもので、前記スイッチング素子と前記圧
電トランスの近傍に温度検出素子を設け、その温度検出
素子が制御回路のパルス幅制御用端子に接続されている
ことを特徴とする圧電トランスを含む電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9090968A JPH10285938A (ja) | 1997-04-09 | 1997-04-09 | 圧電トランスを含む電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9090968A JPH10285938A (ja) | 1997-04-09 | 1997-04-09 | 圧電トランスを含む電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10285938A true JPH10285938A (ja) | 1998-10-23 |
Family
ID=14013309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9090968A Pending JPH10285938A (ja) | 1997-04-09 | 1997-04-09 | 圧電トランスを含む電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10285938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111049410A (zh) * | 2019-12-31 | 2020-04-21 | 华为数字技术（苏州）有限公司 | 电能装换装置的控制方法和电能转换系统 |
-
1997
- 1997-04-09 JP JP9090968A patent/JPH10285938A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111049410A (zh) * | 2019-12-31 | 2020-04-21 | 华为数字技术（苏州）有限公司 | 电能装换装置的控制方法和电能转换系统 |
| CN111049410B (zh) * | 2019-12-31 | 2022-09-02 | 华为数字技术（苏州）有限公司 | 电能装换装置的控制方法和电能转换系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705879A (en) | Discharge tube driving device and piezoelectric transformer therefor | |
| JPH1050489A (ja) | より高い周波数の冷陰極蛍光灯電源 | |
| JP4125120B2 (ja) | Ｌｃｄ装置及びｌｃｄバックライト用インバータ回路 | |
| JP2001006891A (ja) | 放電灯点灯回路 | |
| US6788005B2 (en) | Inverter and lamp ignition system using the same | |
| JPH10285938A (ja) | 圧電トランスを含む電源装置 | |
| US5109328A (en) | Push-pull inverter employing current feedback | |
| JP3272218B2 (ja) | 照明装置 | |
| JP2000243586A (ja) | 冷陰極管点灯用インバータ | |
| JP2893466B2 (ja) | プッシュプルインバータ | |
| US4928037A (en) | Protected discharge lamp lighting system | |
| JP2000133484A (ja) | 放電管駆動回路 | |
| JPH0833353A (ja) | プッシュプルインバ−タ | |
| JPH11356054A (ja) | 圧電トランスの駆動装置 | |
| US6703797B2 (en) | Method for activating illuminator and illumination device | |
| KR900001690B1 (ko) | 형광등용 전자식냉방전 안정기 | |
| EP0497848A1 (en) | HEATING AND STARTING FOR A FLUORESCENT LAMP. | |
| KR100401291B1 (ko) | 이중 전압 입력 전압제어 발진기를 이용한 압전 변압기의공진 구동 시스템 및 방법 | |
| JPH10172782A (ja) | 冷陰極管点灯装置 | |
| JP3336338B2 (ja) | 放電灯点灯装置 | |
| JP2893463B2 (ja) | プッシュプルインバータ | |
| JP2000058278A (ja) | バックライト装置 | |
| JPS60125174A (ja) | 電源回路 | |
| JPH1074592A (ja) | トランス及びインバータ電源装置 | |
| KR20040058627A (ko) | Ｌｃｄ 백라이트 인버터 구동 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |