JPH10276229A - 非同期転送制御方式 - Google Patents

非同期転送制御方式

Info

Publication number
JPH10276229A
JPH10276229A JP9077713A JP7771397A JPH10276229A JP H10276229 A JPH10276229 A JP H10276229A JP 9077713 A JP9077713 A JP 9077713A JP 7771397 A JP7771397 A JP 7771397A JP H10276229 A JPH10276229 A JP H10276229A
Authority
JP
Japan
Prior art keywords
data
buffer
clock cycle
level
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9077713A
Other languages
English (en)
Other versions
JP3256464B2 (ja
Inventor
Takayuki Ito
隆行 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP07771397A priority Critical patent/JP3256464B2/ja
Publication of JPH10276229A publication Critical patent/JPH10276229A/ja
Application granted granted Critical
Publication of JP3256464B2 publication Critical patent/JP3256464B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 非同期転送制御回路において、データ転送の
高速化を目的とする。 【解決手段】 クロック周期の大きい装置から連続する
クロック周期にわたってバッファ１に書かれたデータＷ
・ＤＡＴＡ(０：３２)１８が、全てクロック周期の小さ
い装置からＲ・ＤＡＴＡ(０：３２)２６として読み出さ
れるまでクロック周期の小さい装置に、バッファ１から
のデータ読み出しを要求する信号；ＤＲＱ２４を出し続
けることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、非同期転送制御方
式に関し、特に複数のクロック周波数(各クロック間は
非同期)により動作し、バッファを用いて、クロック周
期の大きいブロックからクロック周期の小さいブロック
へデータを転送する回路におけるデータ転送制御方式に
関する。
【０００２】
【従来の技術】従来、この種の非同期転送制御回路は、
例えば公開特許公報；昭６３−２８７１３６（データ伝
送システム）に示されるように、コンピュータ装置にお
いて、非同期に動作する装置間でのデータ転送の制御に
用いられる。
【０００３】図３は、従来の非同期転送制御回路の一例
を示すブロック図でる。８Ｗｏｒｄ＊３２ｂｉｔの容量
を持つバッファ３１は、クロック周期の大きいブロック
からのライトデータを示す３２ｂｉｔ幅の信号(以下Ｗ
・ＤＡＴＡ(０：３２)と記す)４４、およびクロック周
期の小さいブロックへのリードデータを示す３２ｂｉｔ
幅の信号(以下Ｒ・ＤＡＴＡ(０：３２)と記す)４９に接
続されている。バッファ３１へのデータのライトを制御
するバッファライト制御部５０は、データのライト時バ
ッファ３１のどのＷｏｒｄにライトすべきかを示すカウ
ンタ(以下ＷＡＳ(０：３)と記す)３６、バッファ３１に
データをライトしたことをバッファリード制御部５１に
通知する信号(以下ＷＳＴＲと記す)３７を有する。バッ
ファ３１に格納されたデータのリードを制御するバッフ
ァリード制御部５１は、クロックの乗り移りによる信号
の不安定状態が伝搬するのを回避するためバッファライ
ト制御部５０からのＷＳＴＲ３７を２段のＦ／Ｆで受け
た後その立ち上がり微分をとった信号(以下ＷＳＴＤと
記す)４６、バッファに何ワードライトされたかを示す
カウンタ(以下ＷＡＦ(０：３)と記す)４１、バッファ３
１の何Ｗｏｒｄ目のデータを前記Ｒ・ＤＡＴＡ(０：３
２)４９に出力するかを示すカウンタ(以下ＲＡ(０：３)
と記す)４２、ＷＡＦ(０：３)４１とＲＡ(０：３)４２
の値を比較する比較器３２、リード元へバッファ３１か
らのデータのリードを要求する信号(以下ＤＲＱと記す)
４７を有する。
【０００４】バッファライト制御部５０には、ライト元
からのバッファ３１へのデータライト要求信号(以下Ｄ
ＷＱと記す)４３が入力されており、バッファリード制
御部５１には、リード元からのデータをリードしたこと
を示す信号(以下ＤＲＤと記す)４８が入力されている。
【０００５】図４は連続しないデータ転送の場合の一動
作を示すタイムチャート、図５は２クロック連続してデ
ータを転送する場合の一動作を示すタイムチャートであ
る。
【０００６】まず、連続しないデータ転送の場合の動作
について図３、図４を用いて説明する。
【０００７】クロック周期の大きいブロックがクロック
周期の小さいブロックにデータを転送する場合、ライト
元はＤＷＱ４３を１クロックの間”Ｈ”レベルにし、Ｗ
・ＤＡＴＡ(０：３２)４４にライトするデータの値を出
力する。
【０００８】ＤＷＱ４３が”Ｈ”レベルの時、バッファ
ライト制御部５０は、ＷＡＳ(０：３)３６の値が”０”
なのでバッファ３１の０Ｗｏｒｄ目にＷ・ＤＡＴＡ
(０：３２)４４の値(本例ではα)をライトし、ＷＳＴＲ
３７を１クロックの間”Ｈ”レベルにする。ＷＳＴＲ３
７はバッファリード制御部５１に送られる。その後、Ｗ
ＡＳ(０：３)３６を＋１カウントアップし値を”１”に
する。
【０００９】バッファリード制御部５１では、ＷＳＴＲ
３７が”Ｈ”レベルになったことがＷＳＴＤ４６が”
Ｈ”レベルになることにより通知される。これによりバ
ッファリード制御部５１では、ＷＡＦ(０：３)４１を＋
１カウントアップし値を”１”にする。ＲＡ(０：３)４
２の値は”０”なので、比較器３２によりＷＡＦ(０：
３)４１とＲＡ(０：３)４２の値が等しくないことを検
出し、ＤＲＱ４７を”Ｈ”レベルにする。Ｒ・ＤＡＴＡ
(０：３２)４９には、ＲＡ(０：３)４２の値”０”が示
す、バッファ３１の０Ｗｏｒｄ目の値を出力する。
【００１０】ＤＲＱ４７が”Ｈ”レベルの時、リード元
はＲ・ＤＡＴＡ(０：３２)４９のデータ(α)をリード
し、同時にデータをリードしたことを示すＤＲＤ４８を
１クロックの間”Ｈ”レベルにする。
【００１１】ＤＲＤ４８が”Ｈ”レベルの時、バッファ
リード制御部５１は、ＲＡ(０：３)４２を＋１カウント
アップし値を”１”にする。比較器３２によりＷＡＦ
(０：３)４１とＲＡ（０：３）４２の値が等しいことが
検出され、バッファリード制御部５１はＤＲＱ４７を”
Ｌ”レベルにする。
【００１２】次に、２クロック連続してデータを転送す
る場合の動作について図３、図５を用いて説明する。
【００１３】連続してデータを転送する場合、ライト元
はＤＷＱ４３を２クロック間連続して”Ｈ”レベルに
し、Ｗ・ＤＡＴＡ(０：３２)４４に転送するデータ(本
例ではβ、γ)を出力する。
【００１４】ＤＷＱ４３が連続して”Ｈ”レベルとなっ
た最初のクロックでは、バッファライト制御部５０は、
ＷＡＳ(０：３)３６の値が”１”なのでバッファ３１の
１Ｗｏｒｄ目にＷ・ＤＡＴＡ(０：３２)４４の値(β)を
ライトし、ＷＳＴＲ３７を１クロック間”Ｈ”レベルに
する。そして、ＷＡＳ(０：３)３６を＋１カウントアッ
プし値を”２”にする。 連続する次のクロックでは、
バッファライト制御部５０は、ＷＡＳ(０：３)３６の値
が”２”なのでバッファ３１の２Ｗｏｒｄ目にＷ・ＤＡ
ＴＡ(０：３２)４４の値(γ)をライトし、ＷＳＴＲ３７
を１クロック間”Ｈ”レベルにする。そして、ＷＡＳ
(０：３)３６を＋１カウントアップし値を”３”にす
る。
【００１５】したがって、ＷＳＴＲ３７は２クロック間
連続して”Ｈ”レベルになることになる。
【００１６】バッファリード制御部５１では、ＷＳＴＲ
３７が”Ｈ”レベルになったことがＷＳＴＤ４６が”
Ｈ”レベルになることにより通知される。このとき、Ｗ
ＳＴＤ４６はＷＳＴＲ３７を２段のＦ／Ｆ(ＷＳＴＲ
(０)３８、ＷＳＴＲ(１)３９)で受けた後その立ち上が
り微分をとった信号なので、ＷＳＴＲ３７が２クロック
間連続して”Ｈ”レベルになっていても、ＷＳＴＤ４６
は１クロック間しか”Ｈ”レベルにならない。したがっ
て、バッファリード制御部５１では、バッファ３１にデ
ータが１つライトされたように見え、連続してライトさ
れたとは分からない。
【００１７】ＷＳＴＤ４６が”Ｈ”レベルになったこと
により、バッファリード制御部５１は、ＷＡＦ(０：３)
４１を＋１カウントアップし値を”２”にする。ＲＡ
(０：３)４２の値は”１”なので、比較器３２によりＷ
ＡＦ(０：３)４１とＲＡ(０：３)４２の値が等しくない
ことを検出し、ＤＲＱ４７を”Ｈ”レベルにする。Ｒ・
ＤＡＴＡ(０：３２)４９には、ＲＡ(０：３)４２の値”
１”が示す、バッファ３１の１Ｗｏｒｄ目の値を出力す
る。
【００１８】ＤＲＱ４７が”Ｈ”レベルの時、リード元
はＲ・ＤＡＴＡ(０：３２)４９のデータ(β)をリード
し、同時にデータをリードしたことを示すＤＲＤ４８を
１クロックの間”Ｈ”レベルにする。
【００１９】ＤＲＤ４８が”Ｈ”レベルの時、バッファ
リード制御部５１は、ＲＡ(０：３)４２を＋１カウント
アップし値を”２”にする。比較器３２によりＷＡＦ
(０：３)４１とＲＡ（０：３）４２の値が等しいことが
検出され、バッファリード制御部５１はＤＲＱ４７を”
Ｌ”レベルにする。
【００２０】このように、２クロック連続してデータを
バッファ３１にライトした場合、リード元では１つしか
ライトされていないように見え、２つめのデータ(本例
ではγ)がリードされない。
【００２１】
【発明が解決しようとする課題】上述した従来の非同期
転送制御方式は、連続するクロックサイクル毎にデータ
をバッファにライトすると、リードできないデータが生
じるため、連続してバッファにライトすることは不可能
になり、データ転送速度が遅くなってしまうという欠点
があった。
【００２２】本発明の目的は、高速なデータ転送を可能
とする非同期転送制御回路を提供することにある。
【００２３】
【課題を解決するための手段】第１の発明は、クロック
周期の大きい装置からクロック周期の小さい装置へデー
タを転送する回路における非同期転送制御方式におい
て、前記クロック周期の大きい装置から連続する該クロ
ック周期にわたって入力されたデータを前記クロック周
期の小さい装置へ転送することを特徴とする。
【００２４】また、第２の発明は、クロック周期の大き
い装置からクロック周期の小さい装置へデータを転送す
る回路における非同期転送制御方式において、前記クロ
ック周期の大きい装置から連続する該クロック周期にわ
たってバッファに書かれたデータが全て前記クロック周
期の小さい装置から読み出されるまで前記クロック周期
の小さい装置に前記バッファからの前記データの読み出
しを要求する信号を出し続けることを特徴とする。
【００２５】さらに、第３の発明は、第２の発明におけ
る前記バッファからの前記データの読み出しを要求する
信号は、前記クロック周期の小さい装置が前記バッファ
から前記データを読み出したことを示す信号を受信する
度にカウントアップされる前記バッファの読み出しアド
レスと、前記クロック周期の大きい装置から前記バッフ
ァにデータが書かれた最後のアドレスの次のアドレスと
等しくなった場合にリセットすることことを特徴とす
る。
【００２６】［作用］連続するクロック毎にデータをバ
ッファにライトした場合でも、バッファにデータをライ
トしたことを示す信号の立ち上がり微分をとった信号
が、ライトした回数だけ”Ｈ”レベルとなる。このため
連続してデータをバッファにライトすることが可能とな
り、結果としてデータ転送速度が向上する。
【００２７】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して詳細に説明する。
【００２８】図１は、本発明の一実施例を示すブロック
図である。８Ｗｏｒｄ＊３２ｂｉｔの容量を持つバッフ
ァ１は、クロック周期の大きいブロックからのライトデ
ータを示す３２ｂｉｔ幅の信号(以下Ｗ・ＤＡＴＡ(０：
３２)と記す)１８、およびクロック周期の小さいブロッ
クへのリードデータを示す３２ｂｉｔ幅の信号(以下Ｒ
・ＤＡＴＡ(０：３２)と記す)２６に接続されている。
バッファ１へのデータのライトを制御するバッファライ
ト制御部２７は、データのライト時バッファ１のどのＷ
ｏｒｄにライトすべきかを示すカウンタ(以下ＷＡＳ
(０：３)と記す)６、バッファ１にデータをライトした
ことをバッファリード制御部２８に通知する２つの信号
(以下ＷＳＴＡ，ＷＳＴＢと記す)１９，２０、ＷＳＴＡ
１９，ＷＳＴＢ２０を１度Ｆ／Ｆで受けた信号(以下Ｗ
ＳＴＲＡ，ＷＳＴＲＢと記す)７，８を有する。ＷＳＴ
Ａ１９およびＷＳＴＢ２０は、ＷＡＳ(０：３)６の最下
位ｂｉｔの値によりどちらか一方を選択して使用され、
ＷＡＳ(０：３)６の最下位ｂｉｔの値が”Ｌ”レベルな
らＷＳＴＡ１９が、”Ｈ”レベルならＷＳＴＢ２０が選
択される。
【００２９】バッファ１に格納されたデータのリードを
制御するバッファリード制御部２８は、クロックの乗り
移りによる信号の不安定状態が伝搬するのを回避するた
めバッファライト制御部２７からのＷＳＴＲＡ７，ＷＳ
ＴＲＢ８を各々２段のＦ／Ｆで受けた後その立ち上がり
微分をとった信号(以下ＷＳＴＤＡ，ＷＳＴＤＢと記す)
２１，２２、ＷＳＴＤＡ２１とＷＳＴＤＢ２２のＯＲを
とった信号(以下ＷＳＴＤと記す)２３、バッファ１に何
Ｗｏｒｄライトされたかを示すカウンタ(以下ＷＡＦ
(０：３)と記す)１５、バッファ１の何Ｗｏｒｄ目のデ
ータを前記Ｒ・ＤＡＴＡ(０：３２)２６に出力するかを
示すカウンタ(以下ＲＡ(０：３)と記す)１６、ＷＡＦ
(０：３)１５とＲＡ(０：３)１６の値を比較する比較器
２、リード元へバッファ１からのデータのリードを要求
する信号(以下ＤＲＱと記す)２４を有する。バッファラ
イト制御部２７には、ライト元からのバッファ１へのデ
ータライト要求信号(以下ＤＷＱと記す)１７が入力され
ており、バッファリード制御部２８には、リード元から
のデータをリードしたことを示す信号(以下ＤＲＤと記
す)２５が入力されている。
【００３０】図２は、本発明における一動作を示すタイ
ミングチャートである。
【００３１】まず、連続しないデータ転送の場合の動作
について説明する。
【００３２】クロック周期の大きいブロックからクロッ
ク周期の小さいブロックにデータを転送する場合、ライ
ト元はＤＷＱ１７を”Ｈ”レベルにし、同時にＷ・ＤＡ
ＴＡ(０：３２)１８にライトするデータの値を出力す
る。
【００３３】ＤＷＱ１７が”Ｈ”レベルの時、バッファ
ライト制御部２７は、ＷＡＳ(０：３)６の値が”０”な
のでバッファ１の０Ｗｏｒｄ目にＷ・ＤＡＴＡ(０：３
２)１８の値(本例ではα)をライトし、ＷＡＳ(０：３)
６の最下位ｂｉｔが”Ｌ”レベルなのでＷＳＴＡ１９を
選択し、１クロック間”Ｈ”レベルにする。ＷＳＴＡ１
９の値は一度Ｆ／Ｆで受けられた後、ＷＳＴＲＡ７とし
てバッファリード制御部２８に送られる。その後、ＷＡ
Ｓ(０：３)６を＋１カウントアップし値を”１”にす
る。
【００３４】バッファリード制御部２８では、ＷＳＴＲ
Ａ７が”Ｈ”レベルになったことがＷＳＴＤＡ２１が”
Ｈ”レベルになることにより通知される。これによりＷ
ＳＴＤ２３が”Ｈ”レベルになり、その後ＷＡＦ(０：
３)１５も＋１カウントアップし値を”１”にする。Ｒ
Ａ(０：３)１６の値は”０”なので、比較器２によりＷ
ＡＦ(０：３)１５とＲＡ(０：３)１６の値が等しく無い
ことを検出し、ＤＲＱ２４を”Ｈ”レベルにする。Ｒ・
ＤＡＴＡ(０：３２)２６には、ＲＡ(０：３)１６の値”
０”が示す、バッファ１の０Ｗｏｒｄ目の値を出力す
る。
【００３５】ＤＲＱ２４が”Ｈ”レベルの時、リード元
はＲ・ＤＡＴＡ(０：３２)２６の値をリードし、同時に
データをリードしたことを示すＤＲＤ２５を１クロック
間”Ｈ”レベルにする。
【００３６】ＤＲＤ２５が”Ｈ”レベルのとき、バッフ
ァリード制御部２８は、ＲＡ(０：３)１６を＋１カウン
トアップし値を”１”にする。比較器２によりＷＡＦ
(０：３)１５とＲＡ(０：３)１６の値が等しいことが検
出され、バッファリード制御部２８はＤＲＤ２４を”
Ｌ”レベルにする。
【００３７】次に、２クロック連続してデータを転送す
る場合の動作について説明する。
【００３８】連続してデータを転送する場合、ライト元
はＤＷＱ１７を２クロック間連続して”Ｈ”レベルに
し、Ｗ・ＤＡＴＡ(０：３２)１８に転送するデータ(本
例ではβ、γ)を出力する。
【００３９】ＤＷＱ１７が連続して”Ｈ”レベルとなっ
た最初のクロックでは、バッファライト制御部２７は、
ＷＡＳ(０：３)６の値が”１”なのでバッファ１の１Ｗ
ｏｒｄ目にＷ・ＤＡＴＡ(０：３２)１８の値(β)をライ
トし、ＷＡＳ(０：３)６の最下位ｂｉｔが”Ｈ”レベル
なのでＷＳＴＢ２０を選択し、１クロック間”Ｈ”レベ
ルにする。そして、ＷＡＳ(０：３)６を＋１カウントア
ップし値を”２”にする。
【００４０】連続する次のクロックでは、バッファライ
ト制御部２７は、ＷＡＳ(０：３)６の値が”２”なので
バッファ１の２Ｗｏｒｄ目にＷ・ＤＡＴＡ(０：３２)１
８の値(γ)をライトし、ＷＡＳ(０：３)６の最下位ｂｉ
ｔが”Ｌ”レベルなのでＷＳＴＡ１９を選択し、１クロ
ック間”Ｈ”レベルにする。そして、ＷＡＳ(０：３)６
を＋１カウントアップし値を”３”にする。
【００４１】バッファリード制御部２８では、最初ＷＳ
ＴＢ２０が”Ｈ”レベルになったことがＷＳＴＤＢ２２
が”Ｈ”レベルになることにより通知され、その後にＷ
ＳＴＡ１９が”Ｈ”レベルになったことがＷＳＴＤＡ２
１が”Ｈ”レベルになることにより通知される。これに
よりＷＳＴＤＡ２１とＷＳＴＤＢ２２のＯＲ信号である
ＷＳＴＤ２３は、２クロック間”Ｈ”レベルになり、バ
ッファリード制御部２８は、ＷＡＦ(０：３)１５を＋１
ずつカウントアップし値を”３”にする。
【００４２】その後の動作は、前記連続しないデータ転
送の場合の動作と同様である。
【００４３】
【発明の効果】上述したように、本発明により、連続す
るクロックサイクル毎にデータをバッファにライトする
ことが可能となり、従来より高速なデータ転送が可能と
なる効果がある。
【図面の簡単な説明】
【図１】本発明の非同期転送制御回路の一構成を示すブ
ロック図である。
【図２】本発明の動作を示すタイムチャートである。
【図３】従来の非同期転送制御回路の一構成を示すブロ
ック図である。
【図４】従来の連続しないデータ転送時の動作を示すタ
イムチャートである。
【図５】従来の連続するデータ転送時の動作を示すタイ
ムチャートである。
【符号の説明】
１ バッファ ２ 比較器 ６ ＷＡＳ(０：３) ７ ＷＳＴＲＡ ８ ＷＳＴＲＢ ９，１１，１３ ＷＳＴＲＡ(０，１，２) １０，１２，１４ ＷＳＴＲＢ(０，１，２) １５ ＷＡＦ(０：３) １６ ＲＡ(０：３) １７ ＤＷＱ １８ Ｗ・ＤＡＴＡ(０：３２) １９ ＷＳＴＡ ２０ ＷＳＴＢ ２１ ＷＳＴＤＡ ２２ ＷＳＴＤＢ ２３ ＷＳＴＤ ２４ ＤＲＱ ２５ ＤＲＤ ２６ Ｒ・ＤＡＴＡ(０：３２) ２７ バッファライト制御部 ２８ バッファリード制御部 ３１ バッファ ３２ 比較器 ３６ ＷＡＳ(０：３) ３７ ＷＳＴＲ ３８，３９，４０ ＷＳＴＲ(０，１，２) ４１ ＷＡＦ(０：３) ４２ ＲＡ(０：３) ４３ ＤＷＱ ４４ Ｗ・ＤＡＴＡ(０：３２) ４６ ＷＳＴＤ ４７ ＤＲＱ ４８ ＤＲＤ ４９ Ｒ・ＤＡＴＡ(０：３２) ５０ バッファライト制御部 ５１ バッファリード制御部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 クロック周期の大きい装置からクロック
    周期の小さい装置へデータを転送する回路における非同
    期転送制御方式において、前記クロック周期の大きい装
    置から連続する該クロック周期にわたって入力されたデ
    ータを前記クロック周期の小さい装置へ転送することを
    特徴とし、従来より高速なデータ転送を可能とする非同
    期転送制御方式。
  2. 【請求項２】 クロック周期の大きい装置からクロック
    周期の小さい装置へデータを転送する回路における非同
    期転送制御方式において、前記クロック周期の大きい装
    置から連続する該クロック周期にわたってバッファに書
    かれたデータが全て前記クロック周期の小さい装置から
    読み出されるまで前記クロック周期の小さい装置に前記
    バッファからの前記データの読み出しを要求する信号を
    出し続けることを特徴とする非同期転送制御方式。
  3. 【請求項３】 前記バッファからの前記データの読み出
    しを要求する信号は、前記クロック周期の小さい装置が
    前記バッファから前記データを読み出したことを示す信
    号を受信する度にカウントアップされる前記バッファの
    読み出しアドレスと、前記クロック周期の大きい装置か
    ら前記バッファにデータが書かれた最後のアドレスの次
    のアドレスと等しくなった場合にリセットすることを特
    徴とする請求項２記載の非同期転送制御方式。
JP07771397A 1997-03-28 1997-03-28 非同期転送制御方式 Expired - Fee Related JP3256464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07771397A JP3256464B2 (ja) 1997-03-28 1997-03-28 非同期転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07771397A JP3256464B2 (ja) 1997-03-28 1997-03-28 非同期転送制御方式

Publications (2)

Publication Number Publication Date
JPH10276229A true JPH10276229A (ja) 1998-10-13
JP3256464B2 JP3256464B2 (ja) 2002-02-12

Family

ID=13641541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07771397A Expired - Fee Related JP3256464B2 (ja) 1997-03-28 1997-03-28 非同期転送制御方式

Country Status (1)

Country Link
JP (1) JP3256464B2 (ja)

Also Published As

Publication number Publication date
JP3256464B2 (ja) 2002-02-12

Similar Documents

Publication Publication Date Title
US4873703A (en) Synchronizing system
EP1137996B1 (en) Method and apparatus for high speed data capture using bit-to-bit timing correction, and memory device using same
US7328399B2 (en) Synchronous serial data communication bus
US4692859A (en) Multiple byte serial data transfer protocol
EP0051332A1 (en) Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
US5455913A (en) System and method for transferring data between independent busses
JP3645584B2 (ja) データ転送同期装置
EP0484652B1 (en) First-in-first-out buffer
CN115221082B (zh) 一种数据缓存方法、装置及存储介质
KR100288177B1 (ko) 메모리 액세스 제어 회로
JP2004062630A (ja) Ｆｉｆｏメモリ及び半導体装置
US5594743A (en) Fifo buffer system having an error detection and correction device
US5488712A (en) Memory circuit with pipeline processing
JP3256464B2 (ja) 非同期転送制御方式
JPH0326583B2 (ja)
JP3592169B2 (ja) 非同期データ転送制御装置および非同期データ転送制御方法
US20020004881A1 (en) Data transfer apparatus and data transfer method
JP2973941B2 (ja) 非同期ｆｉｆｏバッファ装置
JP2000276435A (ja) データ転送装置及びデータ転送方法
JP3412927B2 (ja) フレーム同期回路
JPH10340596A (ja) データ記憶装置および半導体記憶装置
JP2000003332A (ja) 双方向バスサイズ変換回路
JP2005174090A (ja) データ転送回路
JP3001574B1 (ja) 先入れ先出しメモリ装置
JP3088144B2 (ja) Ｆｉｆｏリセット回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011106

LAPS Cancellation because of no payment of annual fees