JPH10275755A - Apparatus and method for coating and developing resist - Google Patents

Apparatus and method for coating and developing resist

Info

Publication number
JPH10275755A
JPH10275755A JP1929798A JP1929798A JPH10275755A JP H10275755 A JPH10275755 A JP H10275755A JP 1929798 A JP1929798 A JP 1929798A JP 1929798 A JP1929798 A JP 1929798A JP H10275755 A JPH10275755 A JP H10275755A
Authority
JP
Japan
Prior art keywords
line width
substrate
developing
processed
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1929798A
Other languages
Japanese (ja)
Other versions
JP3342828B2 (en
Inventor
Kazutoshi Yoshioka
和敏 吉岡
Kunie Ogata
久仁恵 緒方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP01929798A priority Critical patent/JP3342828B2/en
Publication of JPH10275755A publication Critical patent/JPH10275755A/en
Application granted granted Critical
Publication of JP3342828B2 publication Critical patent/JP3342828B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To accurately control a line width of a resist pattern by incorporating a line width measuring means for measuring the width of the pattern developed by a developing means, and a control means for correcting temperature of developing liquid supplied to a substrate to be treated based on the line width measured result of the measuring means. SOLUTION: After a latent image pattern is optically recognized by a latent image line width measuring apparatus, the width of the pattern is measured, and a line width measured result of the pattern is sent to a central processing unit 45. When the unit 45 inputs the measured value of the pattern sent from the apparatus 25, it compares the measured value with a preset line width proper value, and judges whether the measured value falls within a range of the proper value or not. If it does not fall within the range of the proper value, corrected values of optimum postbaking temperature and developing liquid temperature in response to a difference between the measured value and the proper value are obtained to optimize the width of the pattern after developing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば半導体ウエ
ハやLCD基板等の被処理基板の表面に所望のレジスト
パターンを形成するレジスト塗布現像装置とレジスト塗
布現像方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resist coating and developing apparatus and a resist coating and developing method for forming a desired resist pattern on a surface of a substrate to be processed such as a semiconductor wafer or an LCD substrate.

【0002】[0002]

【従来の技術】例えば半導体デバイスの製造プロセスに
おけるフォトリソグラフィー工程においては、半導体ウ
エハ(以下、「ウエハ」という)の表面にレジスト膜を
形成するレジスト塗布処理と、レジスト塗布後のウエハ
に対して露光処理を行った後に当該ウエハに対して現像
処理を行う現像処理とが行われる。
2. Description of the Related Art For example, in a photolithography process in a semiconductor device manufacturing process, a resist coating process for forming a resist film on the surface of a semiconductor wafer (hereinafter, referred to as a "wafer") and an exposure of the wafer after the resist coating are performed. After the processing, a development processing of performing a development processing on the wafer is performed.

【0003】従来からこれらレジスト塗布処理と現像処
理は、例えば特公平2−30194号公報によっても公
知なように、対応する各種処理ユニットが1つのシステ
ム内に装備された複合処理システム内で、露光プロセス
を挟んで所定のシーケンスに従って行われている。
Conventionally, the resist coating process and the developing process are performed in a complex processing system in which various corresponding processing units are provided in a single system, as is well known, for example, from Japanese Patent Publication No. 2-30194. It is performed according to a predetermined sequence with the process interposed.

【0004】ところで、近年、ウエハ表面に形成される
レジストパターンの微細化の要求が年々高まり、露光量
や現像時間等のレジストパターンの線幅に影響を与える
各種パラメータの厳しい管理が必須となってきている。
このような線幅制御のためのパラメータ管理は、多くの
場合、作業員がレジスト塗布現像システムから搬出され
たウエハ表面のレジストパターンの線幅を実測し、その
線幅が規格値の範囲を満足しない場合は、当該処理シス
テム全体を制御しているホストコンピュータに対してレ
ジストパターンの線幅に影響を与える所定のパラメータ
の値の変更を要求する操作を行っている。
In recent years, the demand for miniaturization of a resist pattern formed on a wafer surface has been increasing year by year, and strict control of various parameters such as an exposure amount and a development time which affect the line width of the resist pattern has become essential. ing.
In many cases, such parameter control for line width control involves measuring the line width of a resist pattern on the surface of a wafer carried out of a resist coating and developing system by an operator, and the line width satisfies a specified value range. If not, an operation is performed to request the host computer controlling the entire processing system to change the value of a predetermined parameter that affects the line width of the resist pattern.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、ウエハ
の表面に形成されるレジストパターンの微細化に伴い、
上記したような線幅制御のための人為的なパラメータ管
理では恒常的な線幅精度の向上は期待できないという問
題がある。また、多くの場合、露光装置の露光量を補正
して線幅制御を行う方式がとられているが、このように
露光量を管理するだけでは、レジストパターンの微細化
傾向に対してやはり高精度な線幅制御を実現できない場
合が生じつつある。さらに、従来のレジストパターンの
線幅制御はフィードバック方式で行われるため、フィー
ドバック制御が反映されるサイクル以前のウエハは線幅
条件を満足しないものとして損失分となる。このような
ウエハの損失は、ウエハの大径化が進むにつれコスト的
な損害の増大化を招き、今後ますます深刻な問題となっ
てくる。
However, with the miniaturization of the resist pattern formed on the surface of the wafer,
There is a problem in that constant improvement in line width accuracy cannot be expected in artificial parameter management for line width control as described above. In many cases, the line width is controlled by correcting the exposure amount of the exposure apparatus. However, simply controlling the exposure amount in this manner still has a high tolerance to the tendency of the resist pattern to become finer. In some cases, accurate line width control cannot be realized. Further, since the conventional line width control of the resist pattern is performed by a feedback method, the wafer before the cycle in which the feedback control is reflected does not satisfy the line width condition, resulting in a loss. Such a loss of the wafer causes an increase in cost-related damage as the diameter of the wafer increases, and becomes a serious problem in the future.

【0006】本発明はこのような課題を解決すべくなさ
れたもので、レジストパターンの高精度な線幅制御が可
能なレジスト塗布現像装置とレジスト塗布現像方法の提
供を目的としている。
An object of the present invention is to provide a resist coating / developing apparatus and a resist coating / developing method capable of controlling a line width of a resist pattern with high accuracy.

【0007】また、本発明の目的は、レジストパターン
の線幅制御において被処理基板の損失分が発生すること
のないレジスト塗布現像装置とレジスト塗布現像方法を
提供することにある。
Another object of the present invention is to provide a resist coating / developing apparatus and a resist coating / developing method which do not cause loss of a substrate to be processed in controlling the line width of a resist pattern.

【0008】さらに、本発明の目的は、インラインによ
るレジストパターンの線幅制御を実現して生産性の向上
を図ることのできるレジスト塗布現像装置とレジスト塗
布現像方法を提供することにある。
A further object of the present invention is to provide a resist coating and developing apparatus and a resist coating and developing method capable of realizing line width control of a resist pattern in-line to improve productivity.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明のレジスト塗布現像装置は、請求項1に記載
されるように、選択的に露光されたレジスト膜が表面に
形成された被処理基板の表面に現像液を供給して現像を
行う現像手段と、前記現像手段により現像されたレジス
トパターンの線幅を測定する線幅測定手段と、前記線幅
測定手段の線幅測定結果に基づいて、前記被処理基板に
供給する現像液の温度を補正する制御手段とを具備する
ことを特徴とするものである。
In order to achieve the above object, a resist coating and developing apparatus according to the present invention has a selectively exposed resist film formed on a surface thereof. Developing means for supplying a developing solution to the surface of the substrate to be developed to perform development; line width measuring means for measuring the line width of the resist pattern developed by the developing means; and line width measurement results of the line width measuring means And control means for correcting the temperature of the developing solution supplied to the substrate to be processed based on the above.

【0010】また、本発明のレジスト塗布現像装置は、
請求項2に記載されるように、選択的に露光されたレジ
スト膜が表面に形成された被処理基板の表面に現像液を
供給して現像を行う現像手段と、前記現像手段により現
像されたレジストパターンの線幅を測定する線幅測定手
段と、前記線幅測定手段の線幅測定結果に基づいて、前
記現像手段の現像時間を補正する制御手段とを具備する
ことを特徴とするものである。
Further, the resist coating and developing apparatus of the present invention comprises:
As described in claim 2, a developing means for supplying a developing solution to the surface of the substrate on which the selectively exposed resist film is formed on the surface to perform development, and developed by the developing means. A line width measuring unit that measures a line width of the resist pattern; and a control unit that corrects a developing time of the developing unit based on a line width measurement result of the line width measuring unit. is there.

【0011】さらに、本発明のレジスト塗布現像装置
は、請求項3に記載されるように、選択的に露光された
レジスト膜が表面に形成された被処理基板を加熱する加
熱手段と、前記加熱手段により加熱された被処理基板を
冷却する冷却手段と、前記冷却手段により冷却された被
処理基板の表面に現像液を供給して現像を行う現像手段
と、前記現像手段により現像されたレジストパターンの
線幅を測定する線幅測定手段と、前記線幅測定手段の線
幅測定結果に基づいて、前記加熱手段の加熱温度を補正
する制御手段とを具備することを特徴とするものであ
る。
Further, the resist coating and developing apparatus according to the present invention comprises a heating means for heating a substrate on which a selectively exposed resist film is formed on the surface, and a heating means for heating the substrate. Cooling means for cooling the substrate heated by the means, developing means for supplying a developing solution to the surface of the substrate cooled by the cooling means for development, and a resist pattern developed by the developing means And a control unit for correcting the heating temperature of the heating unit based on the line width measurement result of the line width measurement unit.

【0012】さらに、本発明のレジスト塗布現像装置
は、請求項4に記載されるように、選択的に露光された
レジスト膜が表面に形成された被処理基板を加熱する加
熱手段と、前記加熱手段により加熱された被処理基板を
冷却する冷却手段と、前記冷却手段により冷却された被
処理基板の表面に現像液を供給して現像を行う現像手段
と、前記現像手段により現像されたレジストパターンの
線幅を測定する線幅測定手段と、前記線幅測定手段の線
幅測定結果に基づいて、前記加熱手段の加熱時間を補正
する制御手段とを具備することを特徴とするものであ
る。
Further, according to a fourth aspect of the present invention, there is provided a resist coating and developing apparatus comprising: a heating means for heating a substrate having a selectively exposed resist film formed on a surface thereof; Cooling means for cooling the substrate heated by the means, developing means for supplying a developing solution to the surface of the substrate cooled by the cooling means for development, and a resist pattern developed by the developing means And a control means for correcting the heating time of the heating means based on the line width measurement result of the line width measurement means.

【0013】さらに、本発明のレジスト塗布現像装置
は、請求項5に記載されるように、選択的に露光された
レジスト膜が表面に形成された被処理基板の表面に現像
液を供給して現像を行う現像手段と、前記現像手段によ
り現像されたレジストパターンの線幅を測定する線幅測
定手段と、前記線幅測定手段の線幅測定結果に基づいて
露光装置を制御する制御手段とを具備することを特徴と
する。
Further, in the resist coating and developing apparatus according to the present invention, the developing solution is supplied to the surface of the substrate to be processed having the selectively exposed resist film formed on the surface. Developing means for performing development, line width measuring means for measuring the line width of the resist pattern developed by the developing means, and control means for controlling an exposure apparatus based on a line width measurement result of the line width measuring means. It is characterized by having.

【0014】以上の請求項1乃至5記載の発明によれ
ば、現像されたレジストパターンの線幅を測定し、この
線幅測定結果に基づいて、現像後のレジストパターンの
線幅に影響を与える、現像液温度、現像時間、現像前の
被処理基板の加熱温度、現像前の被処理基板の加熱時
間、露光装置の露光時間、露光焦点を補正することによ
って、以降の現像サイクルにおいて被処理基板の表面に
形成されるレジストパターンの線幅を適正化することが
でき、装置内でのインラインによるレジストパターンの
高精度な線幅制御が可能となり、生産性の向上を図るこ
とができる。
According to the present invention, the line width of the developed resist pattern is measured, and the line width of the developed resist pattern is affected based on the line width measurement result. By correcting the temperature of the developing solution, the developing time, the heating temperature of the substrate before development, the heating time of the substrate before development, the exposure time of the exposure device, and the exposure focus, the substrate to be processed in the subsequent development cycle is corrected. The line width of the resist pattern formed on the surface of the resist pattern can be optimized, the line width of the resist pattern can be controlled with high precision in-line in the apparatus, and the productivity can be improved.

【0015】また、本発明のレジスト塗布現像装置は、
請求項6に記載されるように、選択的に露光されたレジ
スト膜が表面に形成された被処理基板の前記レジスト膜
の露光部及び/又は非露光部の線幅を測定する線幅測定
手段と、前記被処理基板の表面に現像液を供給して現像
を行う現像手段と、前記線幅測定手段の線幅測定結果に
基づいて、前記被処理基板に供給する現像液の温度を制
御する制御手段とを具備することを特徴とするものであ
る。
Further, the resist coating and developing apparatus of the present invention comprises:
7. A line width measuring means for measuring a line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate on which a selectively exposed resist film is formed on the surface. A developing unit that supplies a developing solution to the surface of the substrate to perform development, and controls a temperature of the developing solution to be supplied to the substrate based on a line width measurement result of the line width measuring unit. And control means.

【0016】さらに、本発明のレジスト塗布現像装置
は、請求項7に記載されるように、選択的に露光された
レジスト膜が表面に形成された被処理基板の前記レジス
ト膜の露光部及び/又は非露光部の線幅を測定する線幅
測定手段と、前記被処理基板の表面に現像液を供給して
現像を行う現像手段と、前記線幅測定手段の線幅測定結
果に基づいて、前記現像手段の現像時間を補正する制御
手段とを具備することを特徴とするものである。
Furthermore, in the resist coating and developing apparatus according to the present invention, an exposed portion of the resist film on a substrate to be processed having a selectively exposed resist film formed on a surface thereof, and / or Or a line width measuring means for measuring the line width of the non-exposed portion, and a developing means for developing by supplying a developer to the surface of the substrate to be processed, based on a line width measurement result of the line width measuring means, Control means for correcting the developing time of the developing means.

【0017】さらに、本発明のレジスト塗布現像装置
は、請求項8に記載されるように、選択的に露光された
レジスト膜が表面に形成された被処理基板の前記レジス
ト膜の露光部及び/又は非露光部の線幅を測定する線幅
測定手段と、前記被処理基板を加熱する加熱手段と、前
記加熱手段により加熱された被処理基板を冷却する冷却
手段と、前記冷却手段により冷却された被処理基板の表
面に現像液を供給して現像を行う現像手段と、前記線幅
測定手段の線幅測定結果に基づいて、前記加熱手段の加
熱温度を補正する制御手段とを具備することを特徴とす
るものである。
Further, in the resist coating and developing apparatus according to the present invention, an exposed portion of the resist film on a substrate to be processed having a selectively exposed resist film formed on a surface thereof, and / or Or a line width measuring unit for measuring a line width of a non-exposed portion, a heating unit for heating the substrate to be processed, a cooling unit for cooling the substrate to be heated by the heating unit, and a cooling unit for cooling by the cooling unit. Developing means for supplying a developing solution to the surface of the substrate to be processed to perform development, and control means for correcting a heating temperature of the heating means based on a line width measurement result of the line width measuring means. It is characterized by the following.

【0018】さらに、本発明のレジスト塗布現像装置
は、請求項9に記載されるように、選択的に露光された
レジスト膜が表面に形成された被処理基板の前記レジス
ト膜の露光部及び/又は非露光部の線幅を測定する線幅
測定手段と、前記被処理基板を加熱する加熱手段と、前
記加熱手段により加熱された被処理基板を冷却する冷却
手段と、前記冷却手段により冷却された被処理基板の表
面に現像液を供給して現像を行う現像手段と、前記線幅
測定手段の線幅測定結果に基づいて、前記加熱手段の加
熱時間を補正する制御手段とを具備することを特徴とす
るものである。
Furthermore, in the resist coating and developing apparatus according to the present invention, an exposed portion of the resist film on a substrate to be processed having a selectively exposed resist film formed on a surface thereof, and / or Or a line width measuring unit for measuring a line width of a non-exposed portion, a heating unit for heating the substrate to be processed, a cooling unit for cooling the substrate to be heated by the heating unit, and a cooling unit for cooling by the cooling unit. Developing means for supplying a developing solution to the surface of the substrate to be processed and performing development, and control means for correcting a heating time of the heating means based on a line width measurement result of the line width measuring means. It is characterized by the following.

【0019】また、本発明のレジスト塗布現像装置は、
請求項10に記載されるように、選択的に露光されたレ
ジスト膜が表面に形成された被処理基板の前記レジスト
膜の露光部及び/又は非露光部の線幅を測定する線幅測
定手段と、前記線幅測定手段の線幅測定結果に基づいて
露光装置を制御する制御手段とを具備することを特徴と
する。
Further, the resist coating and developing apparatus of the present invention comprises:
11. A line width measuring means for measuring a line width of an exposed part and / or a non-exposed part of the resist film of the substrate to be processed having a selectively exposed resist film formed on the surface thereof. And control means for controlling the exposure apparatus based on the line width measurement result of the line width measurement means.

【0020】以上の請求項6乃至10記載の発明によれ
ば、被処理基板のレジスト膜における露光部及び/又は
非露光部の線幅つまり潜像パターンの線幅を測定し、こ
の線幅測定結果に基づいて、現像後のレジストパターン
の線幅に影響を与える現像液温度、現像時間、現像前の
被処理基板の加熱温度、現像前の被処理基板の加熱時
間、露光装置の露光時間、露光焦点を補正することによ
って、線幅測定を行った被処理基板自体の表面に形成さ
れるレジストパターンの線幅を適正化することができ、
線幅制御のためのパラメータ補正に伴う被処理基板の損
失分が生じなくなると共に、装置内でのインラインによ
るレジストパターンの高精度な線幅制御が可能となり、
生産性の向上を図ることができる。
According to the present invention, the line width of the exposed portion and / or the non-exposed portion of the resist film on the substrate to be processed, that is, the line width of the latent image pattern is measured. Based on the results, the developer temperature that affects the line width of the resist pattern after development, the development time, the heating temperature of the target substrate before development, the heating time of the target substrate before development, the exposure time of the exposure device, By correcting the exposure focus, it is possible to optimize the line width of the resist pattern formed on the surface of the processing target substrate itself that has been subjected to the line width measurement,
Loss of the substrate to be processed due to parameter correction for line width control is not generated, and highly accurate line width control of the resist pattern by in-line in the apparatus becomes possible.
Productivity can be improved.

【0021】以上の請求項6乃至10記載の発明におい
て、線幅測定手段は、請求項11に記載されるように、
外部の露光装置から本装置への被処理基板の搬送ライン
上に配置されており、少なくとも被処理基板の加熱前或
いは現像前に被処理基板のレジスト膜の露光部及び/又
は非露光部の線幅を測定するものとなっている。
In the above-described inventions, the line width measuring means may include:
It is arranged on the transfer line of the substrate to be processed from an external exposure apparatus to the present apparatus, and at least before the heating or development of the substrate to be processed, the line of the exposed part and / or the non-exposed part of the resist film of the substrate to be processed It measures width.

【0022】また、本発明のレジスト塗布現像装置は、
請求項12に記載されるように、選択的に露光されたレ
ジスト膜が表面に形成された被処理基板の前記レジスト
膜の露光部及び/又は非露光部の線幅の測定結果を入力
する入力手段と、被処理基板の表面に現像液を供給して
現像を行う現像手段と、前記入力手段より入力された線
幅測定結果に基づいて、前記被処理基板に供給する現像
液の温度を補正する制御手段とを具備することを特徴と
するものである。
Further, the resist coating and developing apparatus of the present invention
13. An input for inputting a measurement result of a line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate to be processed on which a selectively exposed resist film is formed on the surface. Means, a developing means for supplying a developing solution to the surface of the substrate to be developed, and developing, and correcting a temperature of the developing solution to be supplied to the substrate based on a line width measurement result inputted from the input means. And control means for performing the control.

【0023】さらに、本発明のレジスト塗布現像装置
は、請求項13に記載されるように、選択的に露光され
たレジスト膜が表面に形成された被処理基板の前記レジ
スト膜の露光部及び/又は非露光部の線幅の測定結果を
入力する入力手段と、被処理基板の表面に現像液を供給
して現像を行う現像手段と、前記入力手段より入力され
た線幅測定結果に基づいて、前記現像手段の現像時間を
補正する制御手段とを具備することを特徴とするもので
ある。
Further, the resist coating and developing apparatus according to the present invention, as described in claim 13, is configured such that an exposed portion of the resist film on a substrate to be processed having a selectively exposed resist film formed on the surface thereof and / or Or input means for inputting the measurement result of the line width of the non-exposed portion, developing means for supplying a developing solution to the surface of the substrate to be processed, and developing, based on the line width measurement result input from the input means And control means for correcting the developing time of the developing means.

【0024】また、本発明のレジスト塗布現像装置は、
請求項14に記載されるように、選択的に露光されたレ
ジスト膜が表面に形成された被処理基板の前記レジスト
膜の露光部及び/又は非露光部の線幅の測定結果を入力
する入力手段と、前記被処理基板を加熱する加熱手段
と、前記加熱手段により加熱された被処理基板を冷却す
る冷却手段と、前記冷却手段により冷却された被処理基
板の表面に現像液を供給して現像を行う現像手段と、前
記入力手段より入力された線幅測定結果に基づいて、前
記加熱手段の加熱温度を補正する制御手段とを具備する
ことを特徴とするものである。
Further, the resist coating and developing apparatus of the present invention
15. An input for inputting a measurement result of a line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate on which the selectively exposed resist film is formed on the surface. Means, a heating means for heating the substrate, a cooling means for cooling the substrate heated by the heating means, and a developing solution supplied to the surface of the substrate cooled by the cooling means. The image forming apparatus further includes a developing unit for performing development, and a control unit that corrects a heating temperature of the heating unit based on a line width measurement result input from the input unit.

【0025】さらに、本発明のレジスト塗布現像装置
は、請求項15に記載されるように、選択的に露光され
たレジスト膜が表面に形成された被処理基板の前記レジ
スト膜の露光部及び/又は非露光部の線幅の測定結果を
入力する入力手段と、前記被処理基板を加熱する加熱手
段と、前記加熱手段により加熱された被処理基板を冷却
する冷却手段と、前記冷却手段により冷却された被処理
基板の表面に現像液を供給して現像を行う現像手段と、
前記入力手段より入力された線幅測定結果に基づいて、
前記加熱手段の加熱時間を補正する制御手段とを具備す
ることを特徴とするものである。
Further, in the resist coating and developing apparatus according to the present invention, an exposed portion of the resist film on a substrate to be processed having a selectively exposed resist film formed on the surface thereof, and / or Or input means for inputting the measurement result of the line width of the non-exposed part, heating means for heating the substrate to be processed, cooling means for cooling the substrate heated by the heating means, and cooling by the cooling means Developing means for developing by supplying a developing solution to the surface of the processed substrate,
Based on the line width measurement result input from the input means,
Control means for correcting the heating time of the heating means.

【0026】以上の請求項12乃至15記載の発明で
は、被処理基板のレジスト膜における露光部及び/又は
非露光部の線幅つまり潜像パターンの線幅の測定結果を
外部例えば露光装置より入力し、この入力した線幅測定
結果に基づいて、現像後のレジストパターンの線幅に影
響を与える、現像液温度、現像時間、現像前の被処理基
板の加熱温度、或いは現像前の被処理基板の加熱時間を
補正することによって、線幅測定を行った被処理基板自
体の表面に形成されるレジストパターンの線幅を適正化
することができ、線幅制御のためのパラメータ補正に伴
う被処理基板の損失分が生じなくなると共に、装置内で
のインラインによるレジストパターンの高精度な線幅制
御が可能となり、生産性の向上を図ることができる。
According to the above-mentioned invention, the measurement result of the line width of the exposed portion and / or the non-exposed portion of the resist film of the substrate to be processed, that is, the line width of the latent image pattern is inputted from an external device such as an exposure device. Based on the input line width measurement result, the developer temperature, the development time, the heating temperature of the substrate to be processed before development, or the substrate to be processed before development, which affect the line width of the resist pattern after development. By correcting the heating time, it is possible to optimize the line width of the resist pattern formed on the surface of the substrate to be processed for which the line width has been measured, and to perform processing according to the parameter correction for line width control. The loss of the substrate does not occur, and the line width of the resist pattern can be controlled with high accuracy by in-line in the apparatus, so that the productivity can be improved.

【0027】また、本発明のレジスト塗布現像装置は、
請求項16に記載されるように、被処理基板を回転しつ
つこの被処理基板の表面にレジスト液を塗布するレジス
ト塗布手段と、選択的に露光されたレジスト膜が表面に
形成された被処理基板の前記レジスト膜の露光部及び/
又は非露光部の線幅を測定する線幅測定手段と、前記被
処理基板の表面に現像液を供給して現像を行う現像手段
と、前記線幅測定手段の線幅測定結果に基づいて、前記
被処理基板に供給する現像液の温度を補正すると共に前
記レジスト塗布手段のレジスト塗布厚を補正する制御手
段とを具備することを特徴とするものである。
Further, the resist coating and developing apparatus of the present invention
17. A resist coating means for applying a resist solution to the surface of a substrate to be processed while rotating the substrate to be processed, and a substrate to be processed having a selectively exposed resist film formed on the surface thereof. An exposed portion of the resist film on the substrate and / or
Or a line width measuring means for measuring the line width of the non-exposed portion, and a developing means for developing by supplying a developer to the surface of the substrate to be processed, based on a line width measurement result of the line width measuring means, And a control means for correcting the temperature of the developing solution supplied to the substrate to be processed and correcting the resist coating thickness of the resist coating means.

【0028】さらに、本発明のレジスト塗布現像装置
は、請求項17に記載されるように、被処理基板を回転
しつつこの被処理基板の表面にレジスト液を塗布するレ
ジスト塗布手段と、選択的に露光されたレジスト膜が表
面に形成された被処理基板の前記レジスト膜の露光部及
び/又は非露光部の線幅を測定する線幅測定手段と、前
記被処理基板の表面に現像液を供給して現像を行う現像
手段と、前記線幅測定手段の線幅測定結果に基づいて、
前記現像手段の現像時間を補正すると共に前記レジスト
塗布手段のレジスト塗布厚を補正する制御手段とを具備
することを特徴とするものである。
Further, the resist coating and developing apparatus according to the present invention is characterized in that a resist coating means for coating a surface of the substrate to be processed with a resist liquid while rotating the substrate to be processed is selectively provided. Line width measuring means for measuring a line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate on which the resist film exposed to the surface is formed, and applying a developing solution to the surface of the substrate to be processed. Developing means for supplying and developing, based on a line width measurement result of the line width measuring means,
Control means for correcting the developing time of the developing means and correcting the resist coating thickness of the resist coating means.

【0029】以上、請求項16及び17記載の発明で
は、被処理基板のレジスト膜における潜像パターンの線
幅を測定し、この線幅測定結果に基づいて、現像後のレ
ジストパターンの線幅に影響を与える現像液温度或いは
現像時間を補正することによって、線幅測定を行った被
処理基板自体の表面に形成されるレジストパターンの線
幅を適正化することができ、被処理基板の損失分が生じ
なくなると共に、レジスト塗布厚を同時に補正すること
によって、上記現像条件の補正に伴う現像後のレジスト
膜の膜厚への影響を解消することができる。
According to the present invention, the line width of the latent image pattern in the resist film on the substrate to be processed is measured, and the line width of the developed resist pattern is determined based on the line width measurement result. By correcting the developing solution temperature or the developing time which affects the processing, the line width of the resist pattern formed on the surface of the substrate to be subjected to the line width measurement can be optimized, and the loss of the substrate to be processed can be reduced. And the correction of the resist coating thickness at the same time eliminates the influence of the correction of the developing conditions on the thickness of the resist film after development.

【0030】また、本発明のレジスト塗布現像装置は、
請求項18に記載されるように、被処理基板を回転しつ
つこの被処理基板の表面にレジスト液を塗布するレジス
ト塗布手段と、選択的に露光されたレジスト膜が表面に
形成された被処理基板の前記レジスト膜の露光部及び/
又は非露光部の線幅の測定結果を入力する入力手段と、
前記被処理基板の表面に現像液を供給して現像を行う現
像手段と、前記入力手段より入力された線幅測定結果に
基づいて、前記被処理基板に供給する現像液の温度を補
正すると共に前記レジスト塗布手段のレジスト塗布厚を
補正する制御手段とを具備することを特徴とするもので
ある。
Also, the resist coating and developing apparatus of the present invention
19. A resist coating means for applying a resist solution to the surface of a substrate to be processed while rotating the substrate to be processed, and a substrate to be processed having a selectively exposed resist film formed on the surface thereof. An exposed portion of the resist film on the substrate and / or
Or input means for inputting the measurement result of the line width of the non-exposed portion,
A developing unit that supplies a developing solution to the surface of the substrate to perform development, and corrects a temperature of the developing solution supplied to the substrate based on a line width measurement result input from the input unit. Control means for correcting the resist coating thickness of the resist coating means.

【0031】さらに、本発明のレジスト塗布現像装置
は、請求項19に記載されるように、被処理基板を回転
しつつこの被処理基板の表面にレジスト液を塗布するレ
ジスト塗布手段と、選択的に露光されたレジスト膜が表
面に形成された被処理基板の前記レジスト膜の露光部及
び/又は非露光部の線幅の測定結果を入力する入力手段
と、前記被処理基板の表面に現像液を供給して現像を行
う現像手段と、前記入力手段より入力された線幅測定結
果に基づいて、前記現像手段の現像時間を補正すると共
に前記レジスト塗布手段のレジスト塗布厚を補正する制
御手段とを具備することを特徴とするものである。
Further, the resist coating and developing apparatus according to the present invention is characterized in that a resist coating means for coating a resist liquid on the surface of the substrate to be processed while rotating the substrate is selectively provided. Input means for inputting a measurement result of a line width of an exposed portion and / or a non-exposed portion of the resist film on the substrate on which the resist film exposed to light is formed on the surface, and a developing solution on the surface of the substrate to be processed. Developing means for supplying and developing, based on a line width measurement result input from the input means, a control means for correcting the development time of the developing means and correcting the resist coating thickness of the resist coating means. It is characterized by having.

【0032】以上の請求項18及び19記載の発明によ
れば、被処理基板のレジスト膜における露光部及び/又
は非露光部の線幅測定結果を外部例えば露光装置より入
力し、この入力した線幅測定結果に基づいて、現像後の
レジストパターンの線幅に影響を与える現像液温度或い
は現像時間を補正することによって、線幅測定を行った
被処理基板自体の表面に形成されるレジストパターンの
線幅を適正化することができ、線幅制御のためのパラメ
ータ補正に伴う被処理基板の損失分が生じなくなると共
に、レジスト塗布厚を同時に補正することによって、上
記現像条件の補正に伴う現像後のレジスト膜の膜厚への
影響を解消することができる。
According to the inventions described in claims 18 and 19, the line width measurement result of the exposed portion and / or the non-exposed portion of the resist film on the substrate to be processed is input from an external device, for example, an exposure device, and the input line is input. Based on the width measurement result, the developer temperature or the development time that affects the line width of the developed resist pattern is corrected, whereby the line width of the resist pattern formed on the surface of the processing target substrate itself is measured. The line width can be optimized, the loss of the substrate to be processed due to the parameter correction for line width control does not occur, and the resist coating thickness is simultaneously corrected, so that the post-development due to the correction of the above development conditions The effect on the thickness of the resist film can be eliminated.

【0033】また、上記目的を達成するために、本発明
のレジスト塗布現像方法は、請求項22に記載されるよ
うに、選択的に露光されたレジスト膜が表面に形成され
た被処理基板の表面に現像液を供給して現像を行った
後、現像されたレジストパターンの線幅を測定し、この
線幅測定結果に基づいて前記被処理基板に供給する現像
液の温度を補正することを特徴とするものである。
In order to achieve the above object, a resist coating and developing method according to the present invention provides a method for forming a resist film on a substrate having a selectively exposed resist film formed on a surface thereof. After developing by supplying a developing solution to the surface, the line width of the developed resist pattern is measured, and the temperature of the developing solution supplied to the substrate to be processed is corrected based on the line width measurement result. It is a feature.

【0034】また、本発明のレジスト塗布現像方法は、
請求項23に記載されるように、選択的に露光されたレ
ジスト膜が表面に形成された被処理基板の表面に現像液
を供給して現像を行った後、現像されたレジストパター
ンの線幅を測定し、この線幅測定結果に基づいて現像時
間を補正することを特徴とする。
Further, the resist coating and developing method of the present invention comprises:
24. The line width of the developed resist pattern after the developing is performed by supplying a developing solution to the surface of the substrate on which the selectively exposed resist film is formed, as described in claim 23. Is measured, and the development time is corrected based on the line width measurement result.

【0035】さらに、本発明のレジスト塗布現像方法
は、請求項24に記載されるように、選択的に露光され
たレジスト膜が表面に形成された被処理基板を加熱した
後、冷却し、冷却後の被処理基板の表面に現像液を供給
して現像を行った後、現像されたレジストパターンの線
幅を測定し、この線幅測定結果に基づいて前記被処理基
板の加熱温度を補正することを特徴とする。
Further, according to the resist coating and developing method of the present invention, as described in claim 24, after the substrate to be processed having the selectively exposed resist film formed on the surface is heated, the substrate is cooled and cooled. After developing by supplying a developing solution to the surface of the substrate to be processed later, the line width of the developed resist pattern is measured, and the heating temperature of the substrate to be processed is corrected based on the line width measurement result. It is characterized by the following.

【0036】さらに、本発明のレジスト塗布現像方法
は、請求項25に記載されるように、選択的に露光され
たレジスト膜が表面に形成された被処理基板を加熱した
後、冷却し、冷却後の被処理基板の表面に現像液を供給
して現像を行った後、現像されたレジストパターンの線
幅を測定し、この線幅測定結果に基づいて前記被処理基
板の加熱時間を補正することを特徴とするものである。
Further, according to the resist coating and developing method of the present invention, as described in claim 25, after the substrate to be processed having the selectively exposed resist film formed on the surface is heated, the substrate is cooled and cooled. After developing by supplying a developing solution to the surface of the substrate to be processed later, the line width of the developed resist pattern is measured, and the heating time of the substrate to be processed is corrected based on the line width measurement result. It is characterized by the following.

【0037】さらに、本発明のレジスト塗布現像方法
は、請求項26に記載されるように、選択的に露光され
たレジスト膜が表面に形成された被処理基板を加熱した
後、冷却し、冷却後の被処理基板の表面に現像液を供給
して現像を行った後、現像されたレジストパターンの線
幅を測定し、この線幅測定結果に基づいて露光装置の露
光時間を制御することを特徴とするものである。
Further, in the resist coating and developing method according to the present invention, the substrate to be processed having the selectively exposed resist film formed on the surface is heated, cooled, and cooled. After developing by supplying a developing solution to the surface of the substrate to be processed later, the line width of the developed resist pattern is measured, and the exposure time of the exposure apparatus is controlled based on the line width measurement result. It is a feature.

【0038】さらに、本発明のレジスト塗布現像方法
は、請求項27に記載されるように、選択的に露光され
たレジスト膜が表面に形成された被処理基板を加熱した
後、冷却し、冷却後の被処理基板の表面に現像液を供給
して現像を行った後、現像されたレジストパターンの線
幅を測定し、この線幅測定結果に基づいて露光装置の露
光焦点を制御することを特徴とするものである。
Further, according to the resist coating and developing method of the present invention, the substrate to be processed on which the selectively exposed resist film is formed is heated, cooled, and cooled. After the developer is supplied to the surface of the substrate to be processed and development is performed, the line width of the developed resist pattern is measured, and the exposure focus of the exposure apparatus is controlled based on the line width measurement result. It is a feature.

【0039】以上の請求項22乃至27記載の発明によ
れば、現像されたレジストパターンの線幅を測定し、こ
の線幅測定結果に基づいて、現像後のレジストパターン
の線幅に影響を与える、現像液温度、現像時間、現像前
の被処理基板の加熱温度、現像前の被処理基板の加熱時
間、或いは露光装置の露光時間、露光焦点を補正するこ
とによって、以降の現像サイクルにおいて被処理基板の
表面に形成されるレジストパターンの線幅を適正化する
ことができ、装置内でのインラインによるレジストパタ
ーンの高精度な線幅制御が可能となり、生産性の向上を
図ることができる。
According to the present invention, the line width of the developed resist pattern is measured, and the line width of the developed resist pattern is influenced based on the line width measurement result. By correcting the temperature of the developing solution, the developing time, the heating temperature of the substrate to be processed before the development, the heating time of the substrate to be developed before the development, or the exposure time of the exposure apparatus, and the exposure focus, the processing to be performed in the subsequent development cycle can be performed. The line width of the resist pattern formed on the surface of the substrate can be optimized, and highly accurate line width control of the resist pattern can be performed in-line in the apparatus, thereby improving productivity.

【0040】また、本発明のレジスト塗布現像方法は、
請求項28に記載されるように、選択的に露光されたレ
ジスト膜が表面に形成された被処理基板の前記レジスト
膜の露光部及び/又は非露光部の線幅を測定し、この線
幅測定結果に基づいて、現像時に前記被処理基板に供給
する現像液の温度を補正することを特徴とする。
The resist coating and developing method of the present invention comprises:
29. A line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate on which the selectively exposed resist film is formed on a surface of the substrate to be processed, wherein the line width is measured. The temperature of the developing solution supplied to the substrate to be processed during the development is corrected based on the measurement result.

【0041】さらに、本発明のレジスト塗布現像方法
は、請求項29に記載されるように、選択的に露光され
たレジスト膜が表面に形成された被処理基板の前記レジ
スト膜の露光部及び/又は非露光部の線幅を測定し、こ
の線幅測定結果に基づいて、前記被処理基板の現像時間
を補正することを特徴とする。
Further, according to the resist coating and developing method of the present invention, as described in claim 29, an exposed portion of the resist film of a substrate to be processed having a selectively exposed resist film formed on the surface thereof and / or Alternatively, the line width of the non-exposed portion is measured, and the developing time of the substrate to be processed is corrected based on the line width measurement result.

【0042】さらに、本発明のレジスト塗布現像方法
は、請求項30に記載されるように、選択的に露光され
たレジスト膜が表面に形成された被処理基板の前記レジ
スト膜の露光部及び/又は非露光部の線幅を測定し、こ
の線幅測定結果に基づいて、現像前の前記被処理基板の
加熱温度を補正することを特徴とする。
Further, according to the resist coating and developing method of the present invention, an exposed portion of the resist film on a substrate to be processed having a selectively exposed resist film formed on a surface thereof, and / or Alternatively, the line width of the non-exposed portion is measured, and the heating temperature of the substrate before development is corrected based on the line width measurement result.

【0043】また、本発明のレジスト塗布現像方法は、
請求項31に記載されるように、選択的に露光されたレ
ジスト膜が表面に形成された被処理基板の前記レジスト
膜の露光部及び/又は非露光部の線幅を測定し、この線
幅測定結果に基づいて、現像前の前記被処理基板の加熱
時間を補正することを特徴とするものである。
Further, the resist coating and developing method of the present invention comprises:
32. A line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate to be processed on which a selectively exposed resist film is formed, the line width being measured. The method is characterized in that the heating time of the substrate before development is corrected based on the measurement result.

【0044】また、本発明のレジスト塗布現像方法は、
請求項32に記載されるように、選択的に露光されたレ
ジスト膜が表面に形成された被処理基板の前記レジスト
膜の露光部及び/又は非露光部の線幅を測定し、この線
幅測定結果に基づいて露光装置の露光時間を制御するこ
とを特徴とする。
The resist coating and developing method of the present invention comprises:
33. A line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate to be processed on which a selectively exposed resist film is formed, the line width being measured. The exposure time of the exposure apparatus is controlled based on the measurement result.

【0045】さらに、本発明のレジスト塗布現像方法
は、請求項33に記載されるように、選択的に露光され
たレジスト膜が表面に形成された被処理基板の前記レジ
スト膜の露光部及び/又は非露光部の線幅を測定し、こ
の線幅測定結果に基づいて露光装置の露光焦点を制御す
ることを特徴とする。
Furthermore, the resist coating and developing method according to the present invention, as described in claim 33, is characterized in that a selectively exposed resist film is formed on the surface of the substrate to be processed and the exposed portion of the resist film and / or Alternatively, the line width of the non-exposed portion is measured, and the exposure focus of the exposure apparatus is controlled based on the line width measurement result.

【0046】以上の請求項28乃至33記載の発明によ
れば、被処理基板のレジスト膜における露光部及び/又
は非露光部の線幅つまり潜像パターンの線幅を測定し、
この線幅測定結果に基づいて、現像後のレジストパター
ンの線幅に影響を与える現像液温度、現像時間、現像前
の被処理基板の加熱温度、現像前の被処理基板の加熱時
間、露光装置の露光時間、露光焦点を補正することによ
って、線幅測定を行った被処理基板自体の表面に形成さ
れるレジストパターンの線幅を適正化することができ、
線幅制御のためのパラメータ補正に伴う被処理基板の損
失分が生じなくなると共に、装置内でのインラインによ
るレジストパターンの高精度な線幅制御が可能となり、
生産性の向上を図ることができる。
According to the present invention, the line width of the exposed portion and / or the non-exposed portion of the resist film on the substrate to be processed, that is, the line width of the latent image pattern is measured.
Based on the line width measurement result, the developer temperature, the development time, the heating temperature of the substrate to be processed before development, the heating time of the substrate to be processed before development, and the exposure device Exposure time, by correcting the exposure focus, it is possible to optimize the line width of the resist pattern formed on the surface of the substrate itself subjected to the line width measurement,
Loss of the substrate to be processed due to parameter correction for line width control is not generated, and highly accurate line width control of the resist pattern by in-line in the apparatus becomes possible.
Productivity can be improved.

【0047】また、請求項30及び31記載のレジスト
塗布現像方法において、線幅の測定は被処理基板の加熱
前に行うものとする。これにより、現像前の被処理基板
の加熱時間或いは加熱温度を補正してレジストパターン
の線幅を制御する場合に、線幅測定を行った被処理基板
自体の表面に形成されるレジストパターンの線幅を確実
に適正化できる。
In the resist coating and developing method according to the present invention, the line width is measured before the substrate to be processed is heated. Accordingly, when the heating time or heating temperature of the substrate before development is corrected to control the line width of the resist pattern, the line of the resist pattern formed on the surface of the substrate itself to be subjected to the line width measurement is controlled. The width can be properly adjusted.

【0048】さらに、本発明のレジスト塗布現像方法
は、請求項35に記載されるように、選択的に露光され
たレジスト膜が表面に形成された被処理基板の前記レジ
スト膜の露光部及び/又は非露光部の線幅を測定し、こ
の線幅測定結果に基づいて、現像時に前記被処理基板に
供給する現像液の温度を補正すると共にレジスト塗布厚
を補正することを特徴とする。
Further, in the resist coating and developing method according to the present invention, as described in claim 35, an exposed portion of the resist film on a substrate to be processed having a selectively exposed resist film formed on the surface thereof, and / or Alternatively, the line width of the non-exposed portion is measured, and based on the line width measurement result, the temperature of a developing solution supplied to the substrate to be processed at the time of development and the resist coating thickness are corrected.

【0049】また、本発明のレジスト塗布現像方法は、
請求項36に記載されるように、選択的に露光されたレ
ジスト膜が表面に形成された被処理基板の前記レジスト
膜の露光部及び/又は非露光部の線幅を測定し、この線
幅測定結果に基づいて、現像時間を補正すると共にレジ
スト塗布厚を補正することを特徴とするものである。以
上、請求項35及び36記載の発明では、被処理基板の
レジスト膜における潜像パターンの線幅を測定し、この
線幅測定結果に基づいて、現像後のレジストパターンの
線幅に影響を与える現像液温度或いは現像時間を補正す
ることによって、線幅測定を行った被処理基板自体の表
面に形成されるレジストパターンの線幅を適正化するこ
とができ、被処理基板の損失分が生じなくなると共に、
レジスト塗布厚を同時に補正することによって、上記現
像条件の補正に伴う現像後のレジスト膜の膜厚への影響
を解消することができる。
Further, the resist coating and developing method of the present invention
37. A line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate to be processed having the selectively exposed resist film formed on the surface thereof is measured, and the line width is measured. The method is characterized in that the developing time is corrected and the resist coating thickness is corrected based on the measurement result. As described above, in the inventions according to claims 35 and 36, the line width of the latent image pattern in the resist film on the substrate to be processed is measured, and the line width of the developed resist pattern is influenced based on the line width measurement result. By correcting the temperature of the developing solution or the developing time, the line width of the resist pattern formed on the surface of the substrate subjected to the line width measurement can be optimized, and the loss of the substrate to be processed does not occur. Along with
By simultaneously correcting the resist coating thickness, it is possible to eliminate the influence of the correction of the developing conditions on the thickness of the resist film after development.

【0050】[0050]

【発明の実施の形態】以下、本発明の実施形態を図に基
づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0051】図1乃至図3は、各々本発明の実施形態が
採用された半導体ウエハ(以下、「ウエハ」という)の
塗布現像処理システム1の全体構成を示しており、図1
は平面、図2は正面、図3は背面を各々示している。
FIGS. 1 to 3 show the overall configuration of a semiconductor wafer (hereinafter, referred to as “wafer”) coating and developing system 1 to which the embodiment of the present invention is applied.
2 shows a plane, FIG. 2 shows a front, and FIG. 3 shows a back.

【0052】これらの図に示すように、本実施形態の塗
布現像処理システム1は、ウエハWを複数収容したウエ
ハカセットCRを外部との間で搬入・搬出したり、ウエ
ハカセットCRに対してウエハWの出し入れを行うため
のカセットステーション10と、ウエハWに対して1枚
ずつ所定の処理を施す枚葉式の各種処理ユニットを縦横
多段に重ねて配置して構成される処理ステーション11
と、図示しない外部の露光装置との間でウエハWの受け
渡しを行うインターフェース部12とを一体に組み合わ
せて構成される。
As shown in these figures, the coating and developing processing system 1 of this embodiment carries a wafer cassette CR accommodating a plurality of wafers W into and out of the wafer cassette CR, and transfers wafers to and from the wafer cassette CR. A cassette station 10 for loading and unloading W, and a processing station 11 configured by arranging a plurality of single-wafer-type processing units for performing predetermined processing on wafers W one by one in a vertically and horizontally multistage manner.
And an interface unit 12 for transferring a wafer W to and from an external exposure apparatus (not shown).

【0053】カセットステーション10内には、図1に
示すように、カセット載置台20上の各カセット位置決
め部20aに、複数例えば4個までのウエハカセットC
Rが各々のウエハ出入口を処理ステーション11側に向
けてX方向(図1中の上下方向)一列に載置され、これ
らウエハカセットCRに対して、X方向及びZ方向(ウ
エハカセッ卜CR内のウエハ配列方向;垂直方向)に移
動自在に設けられたウエハ搬送体21がウエハWの出し
入れ操作を行うようになっている。さらにこのウエハ搬
送体21は、θ方向に回転自在に構成され、処理ステー
ション11側のウエハ搬送体22に対してウエハWの受
け渡しを行うことも可能である。
In the cassette station 10, as shown in FIG. 1, a plurality of wafer cassettes C, for example, up to four wafer cassettes C are provided at each cassette positioning portion 20a on the cassette mounting table 20.
R are placed in a line in the X direction (vertical direction in FIG. 1) with their respective wafer entrances facing the processing station 11, and the wafer cassettes CR are moved in the X direction and the Z direction (the wafers in the wafer cassette CR). The wafer carrier 21 movably provided in the arrangement direction (vertical direction) performs the operation of taking in and out the wafer W. Further, the wafer carrier 21 is configured to be rotatable in the θ direction, and can transfer the wafer W to the wafer carrier 22 on the processing station 11 side.

【0054】処理ステーション11内のウエハ搬送体2
2は、カセットステーション10とインターフェース部
12との間をY方向に移動自在に構成され、またZ方向
(垂直方向)に上下動できると共に、θ方向に回転し得
るように構成されている。
The wafer carrier 2 in the processing station 11
Numeral 2 is configured to be movable in the Y direction between the cassette station 10 and the interface unit 12, and to be able to move up and down in the Z direction (vertical direction) and to be rotatable in the θ direction.

【0055】そして処理ステーション11内の各処理ユ
ニットは、ウエハ搬送体22の搬送路を挟んで二分して
配置されている。ここで上下1列分の処理ユニットの集
合を一つの処理ユニット群と呼ぶと、処理ステーション
11内の各処理ユニットは例えば8つの処理ユニット群
1 、G2 、G3 、G4 、G5 、G6 、G7 、G8 に分
けられ、そのうち第2、第4、第6及び第8の処理ユニ
ット群G2 、G4 、G6 、G8 は、図2に示したように
例えばシステム正面側に配置され、第1、第3、第5及
び第7の処理ユニット群G1 、G3 、G5 、G7 は、図
3に示したように例えばシステム背面側に配置されてい
る。
Each of the processing units in the processing station 11 is divided into two parts with the transfer path of the wafer transfer body 22 interposed therebetween. Here, when a set of processing units for one row in the upper and lower rows is referred to as one processing unit group, each processing unit in the processing station 11 includes, for example, eight processing unit groups G 1 , G 2 , G 3 , G 4 , G 5. , G 6 , G 7 , G 8 , of which the second, fourth, sixth, and eighth processing unit groups G 2 , G 4 , G 6 , G 8 are, for example, as shown in FIG. The first, third, fifth, and seventh processing unit groups G 1 , G 3 , G 5 , and G 7 are arranged on the front side of the system, and are arranged, for example, on the back side of the system as shown in FIG. I have.

【0056】図2に示すように、第2、第4、第6及び
第8の処理ユニット群G2 、G4 、G6 、G8 は各々、
上下2段に重ねられたレジスト塗布ユニット(COT)
及び現像ユニット(DEV)を含んでいる。
As shown in FIG. 2, the second, fourth, sixth and eighth processing unit groups G 2 , G 4 , G 6 and G 8 are respectively
A resist coating unit (COT) stacked in two stages
And a developing unit (DEV).

【0057】また、図3に示すように、第1の処理ユニ
ット群G1 は、ウエハWの冷却処理を行うクーリングユ
ニット(COL)、ウエハWの位置合わせを行うアライ
メントユニット(ALIM)、露光処理前のウエハWに
対して加熱処理を行うプリベーキングユニット(PRE
BAKE)及び露光処理後のウエハWに対して加熱処理
を行うポストベーキングユニット(POBAKE)が、
下から順に重ねて配置されている。
As shown in FIG. 3, the first processing unit group G 1 includes a cooling unit (COL) for cooling the wafer W, an alignment unit (ALIM) for aligning the wafer W, and an exposure process. A pre-baking unit (PRE) for performing a heating process on the previous wafer W
BAKE) and a post-baking unit (POBAKE) for performing a heating process on the wafer W after the exposure process.
They are arranged in order from the bottom.

【0058】さらに、第3の処理ユニットG3 は、ウエ
ハWの冷却処理を行うクーリングユニット(COL)、
ウエハW表面に塗布されたレジスト液の定着性を高める
ための疏水化処理を行うアドヒージョンユニット(A
D)、露光処理前のウエハWに対して加熱処理を行うプ
リベーキングユニット(PREBAKE)及び露光処理
後のウエハWに対して加熱処理を行うポストベーキング
ユニット(POBAKE)が、下から順に重ねて設けら
れている。
Further, the third processing unit G 3 includes a cooling unit (COL) for performing a cooling process on the wafer W,
An adhesion unit (A) for performing a hydrophobic treatment for improving the fixability of the resist solution applied to the surface of the wafer W
D), a pre-baking unit (PREBAKE) for performing a heating process on the wafer W before the exposure process and a post-baking unit (POBAKE) for performing a heating process on the wafer W after the exposure process are provided in order from the bottom. Have been.

【0059】第5及び第7の処理ユニットG5 、G
7 は、ウエハWの冷却処理を行うクーリングユニット
(COL)、イクステンション・クーリングユニット
(EXTCOL)、露光処理前のウエハWに対して加熱
処理を行うプリベーキングユニット(PREBAKE)
及び露光処理後のウエハWに対して加熱処理を行うポス
トベーキングユニット(POBAKE)が、下から順に
重ねて配置されている。
Fifth and seventh processing units G 5 , G
Reference numeral 7 denotes a cooling unit (COL) for performing a cooling process on the wafer W, an extension cooling unit (EXTCOL), and a prebaking unit (PREBAKE) for performing a heating process on the wafer W before the exposure process.
Further, post-baking units (POBAKE) for performing a heating process on the wafer W after the exposure process are arranged in order from the bottom.

【0060】このように処理温度の低いクーリングユニ
ット(COL)、イクステンション・クーリングユニッ
ト(EXTCOL)を下段に配置し、処理温度の高いプ
リベーキングユニット(PREBAKE)、ポストベー
キングユニット(POBAKE)及びアドヒージョンユ
ニット(AD)を上段に配置することで、ユニット間の
熱的な相互干渉を少なくすることができる。
As described above, the cooling unit (COL) and the extension cooling unit (EXTCOL) each having a low processing temperature are arranged in the lower stage, and the prebaking unit (PREBAKE), the postbaking unit (POBAKE) and the adhesive unit each having a high processing temperature. By arranging the John units (AD) in the upper stage, thermal mutual interference between the units can be reduced.

【0061】インターフェース部12には、可搬性のピ
ックアップカセットCR、定置型のバッファカセットB
R、周辺露光装置23、ウエハ搬送体24、そして露光
後のウエハW表面の露光部と非露光部とにより形成され
た潜像パターンを認識し、その潜像パターンの線幅(露
光部の線幅及び/又は非露光部の線幅)を測定するため
の潜像線幅測定装置25が設けられている。ウエハ搬送
体24は、X方向及びZ方向に移動して上記両カセット
CR、BR及び周辺露光装置23に対するウエハWの受
け渡し動作を行う。また、ウエハ搬送体24はθ方向に
も回転自在とされ、処理ステーション11側のウエハ搬
送体22及び外部の露光装置側のウエハ受渡し台(図示
せず)との間でのウエハWの受け渡しを行うように構成
されている。
The interface section 12 includes a portable pickup cassette CR, a stationary buffer cassette B
R, the peripheral exposure device 23, the wafer carrier 24, and the latent image pattern formed by the exposed portion and the non-exposed portion on the surface of the exposed wafer W, and the line width of the latent image pattern (line of the exposed portion) A latent image line width measuring device 25 for measuring the width and / or the line width of the non-exposed portion) is provided. The wafer carrier 24 moves in the X direction and the Z direction to perform an operation of transferring the wafer W to the cassettes CR and BR and the peripheral exposure device 23. The wafer transfer body 24 is also rotatable in the θ direction, and transfers the wafer W between the wafer transfer body 22 on the processing station 11 side and a wafer transfer table (not shown) on the external exposure apparatus side. Is configured to do so.

【0062】現像ユニット(DEV)は、図4に示すよ
うに、ウエハWの搬送部26の雰囲気と区画される処理
容器27内に、ウエハWを真空吸着により水平に保持し
ながら回転するように構成されたスピンチャック28
と、このスピンチャック28の外側及び下部側を包囲す
ると共に底部に排液口28aと排気口28bを設けたカ
ップ29と、図示しない現像液タンクに接続された現像
液供給装置31より供給された現像液をスピンチャック
28上に保持されるウエハWの表面へ吐出する現像液供
給ノズル30とを具備して構成される。
As shown in FIG. 4, the developing unit (DEV) rotates while holding the wafer W horizontally by vacuum suction in a processing container 27 defined by the atmosphere of the transfer section 26 for the wafer W. The configured spin chuck 28
And a cup 29 surrounding the outer and lower sides of the spin chuck 28 and having a drain port 28a and an exhaust port 28b at the bottom, and a developer supply device 31 connected to a developer tank (not shown). A developing solution supply nozzle 30 for discharging the developing solution onto the surface of the wafer W held on the spin chuck 28;

【0063】上記処理容器27の一側面にはウエハWの
搬入・搬出用の開口27aが設けられており、この開口
27aは図示しないシリンダ等の駆動手段によって駆動
するシャッタ27bによって開閉されるように構成され
ている。また、処理容器27の下部側には、スピンチャ
ック28を回転駆動するモータ33が配設されると共
に、スピンチャック28を昇降する昇降手段(図示せ
ず)が配設されている。
An opening 27a for loading / unloading the wafer W is provided on one side surface of the processing container 27. The opening 27a is opened and closed by a shutter 27b driven by driving means such as a cylinder (not shown). It is configured. A motor 33 for rotating and driving the spin chuck 28 is provided below the processing container 27, and an elevating means (not shown) for raising and lowering the spin chuck 28 is provided.

【0064】一方、処理容器27の天井部には空気導入
口27cが設けられ、この空気導入口27c内にフィル
タ32が配置されており、このフィルタ32によって清
浄化された空気が供給されるように構成されている。
On the other hand, an air inlet 27c is provided in the ceiling of the processing container 27, and a filter 32 is disposed in the air inlet 27c so that air purified by the filter 32 is supplied. Is configured.

【0065】また、現像液供給装置31は、現像液供給
ノズル30に供給する現像液の温度を中央処理演算装置
(CPU)45から与えられる制御指令に応じて調整
(補正)する図示しない現像液温度調整器を備えてい
る。
The developing solution supply device 31 adjusts (corrects) the temperature of the developing solution supplied to the developing solution supply nozzle 30 in accordance with a control command given from a central processing unit (CPU) 45 (not shown). It has a temperature controller.

【0066】また、ポストベーキングユニット(POB
AKE)は、図4に示すように、ウエハWの搬入・搬出
口51a及びこの搬入・搬出口51aを開閉するシャッ
タ51bを有する容器51内に、ウエハWを載置してベ
ークする円板状の熱板52を具備してなる。熱板52内
には発熱抵抗体53が内蔵されており、この発熱抵抗体
53への供給電流は中央処理演算装置(CPU)45の
制御の下、図示しないベーキング温度調整器によって調
整されるようになっている。
Further, a post baking unit (POB)
AKE) is, as shown in FIG. 4, a disk-shaped wafer B placed and baked in a container 51 having a wafer W loading / unloading port 51a and a shutter 51b for opening and closing the loading / unloading port 51a. Is provided. A heating resistor 53 is built in the heating plate 52, and the current supplied to the heating resistor 53 is adjusted by a baking temperature controller (not shown) under the control of a central processing unit (CPU) 45. It has become.

【0067】また、インターフェース部12内の潜像線
幅測定装置25は中央処理演算装置(CPU)45と電
気的に接続され、中央処理演算装置(CPU)45は、
内蔵された制御プログラムに従って、潜像線幅測定装置
25から入力される潜像パターンの線幅測定値と予め設
定された線幅適正値とを比較演算し、線幅測定値が適性
値の範囲から外れていることを検出すると、現像後のレ
ジストパターンの線幅を適正化させるように、露光以後
のプロセスにおいてレジストパターンの線幅に影響を与
えるパラメータの値を補正するように制御を行う。
The latent image line width measuring device 25 in the interface section 12 is electrically connected to a central processing unit (CPU) 45. The central processing unit (CPU) 45
In accordance with a built-in control program, the line width measurement value of the latent image pattern input from the latent image line width measurement device 25 is compared with a preset line width appropriate value, and the line width measurement value falls within the appropriate value range. When the deviation is detected, control is performed to correct the value of a parameter that affects the line width of the resist pattern in a process after exposure so as to optimize the line width of the resist pattern after development.

【0068】本実施形態では、現像後のレジストパター
ンの線幅に影響を与えるパラメータとして、特にポスト
ベーキング温度及び/又は現像液温度に着目し、潜像パ
ターンの線幅測定値と適正値との差に応じた最適なポス
トベーキング温度及び/又は現像液温度の補正値を求め
て、ベーキング温度調整器及び/又は現像液温度調整器
にパラメータ補正用の制御指令を与える。
In the present embodiment, focusing on the post-baking temperature and / or the developing solution temperature as parameters affecting the line width of the developed resist pattern, the difference between the measured line width of the latent image pattern and the appropriate value is considered. An optimum post-baking temperature and / or developer temperature correction value according to the difference is obtained, and a control command for parameter correction is given to the baking temperature controller and / or the developer temperature controller.

【0069】次に、この塗布現像処理システムによる処
理の流れを図5を参照しつつ説明する。
Next, the flow of processing by the coating and developing system will be described with reference to FIG.

【0070】まずカセットステーション10において、
ウエハ搬送体21がカセット載置台20上の処理前のウ
エハWを収容しているカセットCRにアクセスして、そ
のカセットCRから1枚のウエハWを取り出す(ステッ
プ51)。その後、ウエハ搬送体21は、処理ステーン
ション11側のウエハ搬送体22にウエハWを受け渡
す。ウエハ搬送体22は、第1の処理ユニット群G1
アライメントユニット(ALIM)まで移動し、このア
ライメントユニット(ALIM)内にウエハWを移載す
る。
First, in the cassette station 10,
The wafer carrier 21 accesses the cassette CR containing the unprocessed wafers W on the cassette mounting table 20, and takes out one wafer W from the cassette CR (step 51). Thereafter, the wafer carrier 21 transfers the wafer W to the wafer carrier 22 on the processing station 11 side. Wafer transfer member 22 is moved to the first processing unit group G 1 of the alignment unit (ALIM), to transfer the wafer W into the alignment unit (ALIM).

【0071】アライメントユニット(ALIM)にてウ
エハWのオリフラ合わせ及びセンタリングが終了する
と、ウエハ搬送体22は、アライメントが完了したウエ
ハWを受け取り、第3の処理ユニット群G3 のアドヒー
ジョンユニット(AD)にウエハWを搬入して疎水化処
理を行う(ステップ52)。
When the orientation alignment and centering of the wafer W are completed in the alignment unit (ALIM), the wafer carrier 22 receives the aligned wafer W, and the adhesion unit (3) of the third processing unit group G 3 is received. AD), the wafer W is carried in, and a hydrophobic treatment is performed (step 52).

【0072】疎水化処理を終えたウエハWは、その後ウ
エハ搬送体22によって所定のプリベーキングユニット
(PREBAKE)に搬入されてベーキングされた後
(ステップ53)、所定のクーリングユニット(CO
L)に搬入される。このクーリングユニット(COL)
内でウエハWはレジスト塗布処理前の設定温度例えば2
3℃まで冷却される(ステップ54)。
The wafer W that has been subjected to the hydrophobizing process is then carried into a predetermined pre-baking unit (PREBAKE) by the wafer carrier 22 and baked (step 53), and then is cooled to a predetermined cooling unit (CO).
L). This cooling unit (COL)
The wafer W is set at a set temperature before the resist coating process, for example, 2
Cool to 3 ° C. (step 54).

【0073】冷却処理が終了すると、ウエハWはウエハ
搬送体22によって所定のレジスト塗布ユニット(CO
T)へ搬入され、このレジスト塗布ユニット(COT)
内でウエハW表面へのレジスト塗布が行われる(ステッ
プ55)。
When the cooling process is completed, the wafer W is transferred by the wafer transfer body 22 to a predetermined resist coating unit (CO).
T) and the resist coating unit (COT)
Then, a resist is applied to the surface of the wafer W (step 55).

【0074】レジスト塗布処理が終了すると、ウエハ搬
送体22はウエハWをレジス卜塗布ユニット(COT)
から取り出し、再び所定のプリベークユニット(PRE
BAKE)内へ搬入する。ウエハWはここで所定温度例
えば100℃で所定時間加熱され(ステップ56)、こ
れによりウエハW上の塗布膜から残存溶剤が蒸発除去さ
れる。
When the resist coating process is completed, the wafer carrier 22 transfers the wafer W to a resist coating unit (COT).
From the pre-baking unit (PRE)
BAKE). Here, the wafer W is heated at a predetermined temperature, for example, 100 ° C. for a predetermined time (step 56), whereby the residual solvent is evaporated and removed from the coating film on the wafer W.

【0075】この後、ウエハWはウエハ搬送体22によ
ってイクステンション・クーリングユニット(ΕΧTC
OL)へ搬入される。ここで、ウエハWは、次工程つま
り周辺露光装置23による周辺露光処理に適した温度例
えば24℃まで冷却される(ステップ57)。
Thereafter, the wafer W is transferred to the extension / cooling unit (@TC
OL). Here, the wafer W is cooled to a temperature suitable for the next step, ie, the peripheral exposure processing by the peripheral exposure device 23, for example, 24 ° C. (Step 57).

【0076】この後、ウエハ搬送体22はウエハWをイ
ンターフェース部12のウエハ搬送体24に受け渡す。
ウエハ搬送体24は当該ウエハWをインターフェース部
12内の周辺露光装置23へ搬入する。ここで、ウエハ
Wはその周縁部に露光処理を受ける(図示省略)。
After that, the wafer carrier 22 transfers the wafer W to the wafer carrier 24 of the interface unit 12.
The wafer carrier 24 carries the wafer W into the peripheral exposure device 23 in the interface unit 12. Here, the wafer W undergoes an exposure process on its peripheral portion (not shown).

【0077】周辺露光処理が終了すると、ウエハ搬送体
24は、ウエハWを周辺露光装置23から搬出し、隣接
する露光装置側のウエハ受取り台(図示せず)へ移送す
る(ステップ58)。この場合、ウエハWは、露光装置
へ渡される前に、必要に応じてバッファカセットBRに
一時的に格納されることもある。
When the peripheral exposure processing is completed, the wafer carrier 24 unloads the wafer W from the peripheral exposure device 23 and transfers it to a wafer receiving table (not shown) on the adjacent exposure device side (step 58). In this case, the wafer W may be temporarily stored in the buffer cassette BR as needed before being transferred to the exposure apparatus.

【0078】露光装置での全面パターン露光処理が完了
して、ウエハWが露光装置側のウエハ受取り台に戻され
ると、インターフェース部12のウエハ搬送体24はそ
のウエハ受取り台へアクセスして露光処理後のウエハW
を受け取り(ステップ59)、ウエハWをインターフェ
ース部12内に設けられた潜像線幅測定装置25に搬入
する。
When the entire surface pattern exposure processing in the exposure apparatus is completed and the wafer W is returned to the wafer receiving table on the exposure apparatus side, the wafer carrier 24 of the interface section 12 accesses the wafer receiving table to perform the exposure processing. Later wafer W
Is received (step 59), and the wafer W is loaded into the latent image line width measuring device 25 provided in the interface section 12.

【0079】この潜像線幅測定装置25にて、ウエハW
表面の露光部と非露光部よりなる潜像パターンが光学的
に認識された後、その潜像パターンの線幅(露光部の線
幅及び/又は非露光部の線幅)の測定が行われ(ステッ
プ60)、その潜像パターンの線幅測定結果は中央処理
演算装置(CPU)45に送られる。
In the latent image line width measuring device 25, the wafer W
After the latent image pattern composed of the exposed portion and the non-exposed portion on the surface is optically recognized, the line width of the latent image pattern (the line width of the exposed portion and / or the line width of the non-exposed portion) is measured. (Step 60) The line width measurement result of the latent image pattern is sent to the central processing unit (CPU) 45.

【0080】中央処理演算装置(CPU)45は、図6
に示すように、潜像線幅測定装置25から送られてきた
潜像パターンの線幅測定値を入力すると(ステップ60
1)、その線幅測定値と予め設定された線幅適正値とを
比較して線幅測定値が適正値の範囲内であるか否かを判
断し(ステップ602)、適正値の範囲内でなければ、
現像後のレジストパターンの線幅を適正化させるべく線
幅測定値と適正値との差に応じた最適なポストベーキン
グ温度と現像液温度の各補正値を求める(ステップ60
3)。
The central processing unit (CPU) 45 shown in FIG.
As shown in (5), when the line width measurement value of the latent image pattern sent from the latent image line width measuring device 25 is input (step 60).
1) The line width measurement value is compared with a preset line width appropriate value to determine whether or not the line width measurement value is within the range of the appropriate value (step 602). If not,
In order to optimize the line width of the resist pattern after development, optimum correction values for the post-baking temperature and the developer temperature according to the difference between the measured line width and the appropriate value are obtained (step 60).
3).

【0081】すなわち、CPU45は、各パラメータ補
正値に対する指令をベーキング温度調整器および現像液
温度調整器に対してそれぞれ与え、PEB処理工程(ス
テップ604)および現像処理工程(ステップ605)
をそれぞれフィードファード制御する。また、CPU4
5は、各パラメータ補正値に対応する指令をレジスト塗
布ユニット(COT)のスピンチャック61およびレジ
スト液温度調整装置63と露光装置のシャッタ駆動部及
び焦点駆動部に対してそれぞれ与え、レジスト塗布工程
(ステップ606)及び露光処理工程(ステップ60
7)をそれぞれフィードバック制御する。
That is, the CPU 45 gives a command for each parameter correction value to the baking temperature controller and the developing solution temperature controller, respectively, and the PEB processing step (step 604) and the developing processing step (step 605).
Are respectively feed-fed controlled. CPU4
5 gives a command corresponding to each parameter correction value to the spin chuck 61 and the resist solution temperature adjusting device 63 of the resist coating unit (COT) and the shutter drive unit and the focus drive unit of the exposure device, respectively. Step 606) and the exposure processing step (Step 60)
7) is feedback-controlled.

【0082】一方、ステップ602の判定において線幅
測定値が適正値の範囲内ならば、CPU45からは何も
指令を出さず、各処理条件を変更することなくそのまま
続行する。
On the other hand, if it is determined in step 602 that the measured line width is within the appropriate range, no command is issued from the CPU 45 and the processing is continued without changing each processing condition.

【0083】この後、ウエハ搬送体24によってウエハ
Wは潜像線幅測定装置25から搬出されて処理ステーシ
ョン11側のウエハ搬送体22に受け渡される。なおこ
の場合、ウエハWを、処理ステーション11側へ渡され
る前に、必要に応じてインターフェース部12内のバッ
ファカセットBRに一時的に格納するようにしてもよ
い。
Thereafter, the wafer W is carried out of the latent image line width measuring device 25 by the wafer carrier 24 and transferred to the wafer carrier 22 on the processing station 11 side. In this case, the wafer W may be temporarily stored in the buffer cassette BR in the interface unit 12 as necessary before being transferred to the processing station 11 side.

【0084】ウエハ搬送体22は、受け取ったウエハW
を所定のポストベーキングユニット(POBAKE)に
搬入する。このポストベーキングユニット(POBAK
E)において、ウエハWは熱板52上に載置されて所定
時間ベーク処理される(ステップ61)。ここで、ポス
トベーキング温度は、中央演算処理装置(CPU)45
の制御の下、図示しないベーキング温度調整器によって
潜像パターンの線幅測定値と適正値との差に応じた最適
な温度に調整されている。
The wafer carrier 22 receives the received wafer W
Into a predetermined post-baking unit (POBAKE). This post baking unit (POBAK
In E), the wafer W is placed on the hot plate 52 and baked for a predetermined time (step 61). Here, the post-baking temperature is determined by a central processing unit (CPU) 45.
Is controlled by a baking temperature controller (not shown) to an optimum temperature corresponding to the difference between the measured value of the line width of the latent image pattern and the appropriate value.

【0085】この後、ベーキングされたウエハWはウエ
ハ搬送体22によっていずれかのクーリングユニット
(COL)に搬入され、このクーリングユニット(CO
L)内でウエハWは常温に戻される(ステップ62)。
続いて、ウエハWはウエハ搬送体22によって所定の現
像ユニット(DEV)に搬入される。
Thereafter, the baked wafer W is carried into one of the cooling units (COL) by the wafer carrier 22, and the cooling unit (CO)
Within L), the wafer W is returned to normal temperature (step 62).
Subsequently, the wafer W is carried into a predetermined developing unit (DEV) by the wafer carrier 22.

【0086】この現像ユニット(DEV)内では、ウエ
ハWはスピンチャック28の上に載せられ、例えばスプ
レー方式により、ウエハW表面のレジストに現像液(T
MAH溶液)が均一にかけられて現像が行われる(ステ
ップ63)。この現像プロセスにおいて、現像液の温度
は、中央処理演算装置(CPU)45の制御の下、図示
しない現像液温度調整器によって、潜像パターンの線幅
測定値と適正値との差に応じた最適な温度に調整されて
いる。
In the developing unit (DEV), the wafer W is placed on the spin chuck 28, and the developing solution (T) is applied to the resist on the surface of the wafer W by, for example, a spray method.
(MAH solution) is uniformly applied to perform development (step 63). In this development process, the temperature of the developer was controlled by a central temperature processor (CPU) 45 according to the difference between the line width measurement value of the latent image pattern and the appropriate value by a developer temperature controller (not shown). Adjusted to the optimal temperature.

【0087】そして現像後、ウエハ表面にリンス液がか
けられ、現像液の洗い落しが行われる。この後、ウエハ
搬送体22は、ウエハWを現像ユニット(DEV)から
搬出して、次に所定のポストベーキングユニット(PO
BAKΕ)へウエハWを再び搬入する。このポストベー
キングユニット(POBAKE)において、ウエハW例
えば100℃で所定時間だけ加熱され(ステップ6
4)、これによって、現像で膨潤したレジストが硬化
し、耐薬品性が向上する。
After the development, a rinsing liquid is applied to the wafer surface, and the developing liquid is washed off. Thereafter, the wafer carrier 22 unloads the wafer W from the developing unit (DEV), and then moves the wafer W to a predetermined post-baking unit (PO).
BAK #), the wafer W is loaded again. In this post-baking unit (POBAKE), the wafer W is heated at, for example, 100 ° C. for a predetermined time (step 6).
4) Thereby, the resist swollen by the development is hardened, and the chemical resistance is improved.

【0088】ポストベーキングが終了すると、ウエハ搬
送体22はウエハWをポストベーキングユニット(PO
BAKE)から搬出し、次に所定のクーリングユニット
(COL)へウエハWを搬入して冷却処理が行われる
(ステップ65)。ここでウエハWが常温に戻った後、
ウエハ搬送体22は、ウエハWをカセットステーション
10側のウエハ搬送体21に受け渡す。そしてウエハ搬
送体21は、受け取ったウエハWをカセット載置台20
上の処理済みウエハ収容用のカセットCRの所定のウエ
ハ収容溝に入れる(ステップ66)。
When the post-baking is completed, the wafer carrier 22 transfers the wafer W to the post-baking unit (PO).
BAKE), and then the wafer W is loaded into a predetermined cooling unit (COL) to perform a cooling process (step 65). Here, after the wafer W returns to normal temperature,
The wafer carrier 22 transfers the wafer W to the wafer carrier 21 on the cassette station 10 side. Then, the wafer carrier 21 transfers the received wafer W to the cassette mounting table 20.
The wafer is inserted into a predetermined wafer accommodating groove of the cassette CR for accommodating the processed wafer (step 66).

【0089】このように本実施形態では、露光後、ウエ
ハW表面に形成された潜像パターンの線幅を潜像線幅測
定装置25にて測定し、その線幅測定値が予め設定され
た適正値の範囲から外れている場合は、現像後のレジス
トパターンの線幅を適正化させるべく、露光以後のプロ
セスにおいて現像後のレジストパターンの線幅に影響を
与えるパラメータ例えばポストベーキンク温度や現像液
温度を補正することによって、インラインによるレジス
トパターンの線幅制御が可能となって生産性の向上を図
ることができると共に、潜像パターンの線幅を測定した
ウエハWそのものに対してフィードフォワード方式でレ
ジストパターンの線幅制御を行うことができ、レジスト
パターンの線幅制御の実行に伴うウエハWの損失分が発
生することがなくなる。
As described above, in the present embodiment, after exposure, the line width of the latent image pattern formed on the surface of the wafer W is measured by the latent image line width measuring device 25, and the measured line width is set in advance. If the value is out of the appropriate range, parameters that affect the line width of the developed resist pattern in the post-exposure process to optimize the line width of the developed resist pattern, for example, the post-baking temperature and the development. By correcting the liquid temperature, it is possible to control the line width of the resist pattern in-line, thereby improving the productivity. In addition, a feed-forward method can be applied to the wafer W itself in which the line width of the latent image pattern is measured. And the line width of the resist pattern can be controlled, and the loss of the wafer W due to the execution of the line width control of the resist pattern does not occur. That.

【0090】なお、本発明は上述した実施形態に限定さ
れず、その技術思想の範囲内で様々な変形が可能であ
る。
The present invention is not limited to the embodiment described above, and various modifications can be made within the scope of the technical concept.

【0091】例えば、前記実施形態においては、現像前
のポストベーキンク温度と現像液温度の各パラメータの
値を同時に補正するように構成したが、ポストベーキン
ク温度と現像液温度のいずれか一方のパラメータの値を
補正するようにしてもよい。さらに、露光後のプロセス
において、現像後に得られるレジストパターンの線幅に
影響を与えるパラメータとしては、上記した現像前のポ
ストベーキンク温度と現像液温度の他に、現像前にウエ
ハWを加熱する際の加熱時間であるポストベーキング時
間、現像時間、現像液の濃度、さらにはポストベーキン
グユニット(POBAKE)内にウエハWを搬入してか
らベーキング温度を所定の温度にまで高める(例えば1
00℃の予熱温度から150℃まで高める)ようにした
場合の加熱速度を挙げることができる。
For example, in the above embodiment, the values of the parameters of the post-baking temperature and the developer temperature before the development are corrected at the same time. However, any one of the post-baking temperature and the developer temperature is corrected. The value of the parameter may be corrected. Further, in the post-exposure process, the parameters affecting the line width of the resist pattern obtained after the development include, in addition to the post-baking temperature and the developer temperature before the development, the wafer W is heated before the development. The post-baking time, which is the heating time, the developing time, the concentration of the developing solution, and further, the baking temperature is raised to a predetermined temperature after loading the wafer W into the post-baking unit (POBAKE) (for example, 1
(A preheating temperature of 00 ° C. to 150 ° C.).

【0092】図7は、横軸にPEB温度(℃)をとり、
縦軸にパターンの平均線幅(μm)をとって、両者の相
関について調べた結果を示す特性線図である。塗布レジ
ストはTDUR−P007に溶剤として適量のPGME
Aを添加したものである。ここで「TDUR−P00
7」とはアセタール保護基樹脂からなる東京応化工業株
式会社の製品レジストをいう。「PGMEA」とはプロ
ピレングリコールモノメチールエーテルアセテートのこ
とをいう。なお、各PEB温度での処理時間はそれぞれ
90秒間とした。また、線幅の目標値は0.25μmと
した。
FIG. 7 shows the PEB temperature (° C.) on the horizontal axis.
FIG. 7 is a characteristic diagram showing the result of examining the correlation between the two, with the average line width (μm) of the pattern taken on the vertical axis. The applied resist is TDUR-P007 with a suitable amount of PGME as a solvent.
A was added. Here, "TDUR-P00
"7" refers to a product resist of Tokyo Ohka Kogyo Co., Ltd. made of acetal protecting group resin. "PGMEA" refers to propylene glycol monomethyl ether acetate. The processing time at each PEB temperature was 90 seconds. The target value of the line width was 0.25 μm.

【0093】図7から明らかなように、PEB温度が上
昇するに従いパターンの線幅は減少する傾向を示し、P
EB温度が95〜115℃の範囲ではパターンの線幅が
目標値に接近して安定した。
As is apparent from FIG. 7, the line width of the pattern tends to decrease as the PEB temperature increases.
When the EB temperature was in the range of 95 to 115 ° C., the line width of the pattern was close to the target value and stabilized.

【0094】図8は、横軸にPEB時間(秒)をとり、
縦軸にパターンの平均線幅(μm)をとって、両者の相
関について調べた結果を示す特性線図である。塗布レジ
ストは上記と同じ組成である。各PEB時間での処理温
度はそれぞれ110℃とした。また、線幅の目標値は
0.25μmとした。
FIG. 8 shows the PEB time (sec) on the horizontal axis.
FIG. 7 is a characteristic diagram showing the result of examining the correlation between the two, with the average line width (μm) of the pattern taken on the vertical axis. The coating resist has the same composition as described above. The processing temperature at each PEB time was 110 ° C. The target value of the line width was 0.25 μm.

【0095】図8から明らかなように、PEB時間が長
くなるに従いパターン線幅は減少する傾向を示し、PE
B時間が70秒,90秒,110秒,130秒,150
秒のときにパターン線幅は0.255μm,0.250
μm(目標値),0.245μm,0.240μm,
0.235μmがそれぞれ得られた。
As is apparent from FIG. 8, the pattern line width tends to decrease as the PEB time becomes longer.
B time 70 seconds, 90 seconds, 110 seconds, 130 seconds, 150
In seconds, the pattern line width is 0.255 μm, 0.250
μm (target value), 0.245 μm, 0.240 μm,
0.235 μm was obtained in each case.

【0096】図9は、横軸にPEB処理雰囲気の相対湿
度(%)をとり、縦軸にパターンの平均線幅(μm)を
とって、両者の相関について調べた結果を示す特性線図
である。塗布レジストは上記と同じ組成である。各PE
B処理は温度110℃で90秒間それぞれ行なった。ま
た、線幅の目標値は0.25μmとした。
FIG. 9 is a characteristic diagram showing the result of examining the correlation between the relative humidity (%) of the PEB treatment atmosphere on the horizontal axis and the average line width (μm) of the pattern on the vertical axis. is there. The coating resist has the same composition as described above. Each PE
The B treatment was performed at a temperature of 110 ° C. for 90 seconds. The target value of the line width was 0.25 μm.

【0097】図9から明らかなように、PEB処理雰囲
気の相対湿度が高くなるに従いパターン線幅は漸次減少
する傾向を示し、相対湿度が36.6%,40%,45
%,50%のときにパターン線幅は0.255μm,
0.2525μm,0.250μm(目標値),0.2
425μmがそれぞれ得られた。
As is clear from FIG. 9, the pattern line width tends to gradually decrease as the relative humidity of the PEB processing atmosphere increases, and the relative humidity is 36.6%, 40%, and 45%.
% And 50%, the pattern line width is 0.255 μm,
0.2525 μm, 0.250 μm (target value), 0.2
425 μm were each obtained.

【0098】図10は、横軸に現像時間(秒)をとり、
縦軸にパターンの平均線幅(μm)をとって、両者の相
関について調べた結果を示す特性線図である。各PEB
処理は温度110℃で90秒間それぞれ行なった。ま
た、線幅の目標値は0.25μmとした。なお、現像処
理は室温下でテトラメチルアンモニウムヒドロキシド
(TMAH)溶液を用いて行った。
FIG. 10 shows the development time (second) on the horizontal axis.
FIG. 7 is a characteristic diagram showing the result of examining the correlation between the two, with the average line width (μm) of the pattern taken on the vertical axis. Each PEB
The treatment was performed at 110 ° C. for 90 seconds. The target value of the line width was 0.25 μm. The development was performed at room temperature using a tetramethylammonium hydroxide (TMAH) solution.

【0099】図10から明らかなように、現像時間が長
くなるに従いパターン線幅は漸次減少する傾向を示し、
現像時間が40秒,50秒,60秒,70秒のときにパ
ターン線幅は0.264μm,0.259μm,0.2
50pm(目標値),0.244μmがそれぞれ得られ
た。
As is apparent from FIG. 10, the pattern line width tends to gradually decrease as the developing time becomes longer.
When the development time is 40 seconds, 50 seconds, 60 seconds, and 70 seconds, the pattern line width is 0.264 μm, 0.259 μm, 0.2
50 pm (target value) and 0.244 μm were obtained.

【0100】パターン又はパターン潜像の線幅を測定す
る時期には様々なタイミングを選ぶことができる。その
ため、潜像線幅測定装置25は塗布現像処理システム1
内のいろんなところに設けることができる。例えば図1
1に示すように、潜像線幅測定装置を備えた(LILW
M)ユニット25aをプロセス部11の処理ユニッ群の
なかに設けるようにしてもよい。図5に示すように、こ
の(LILWM)ユニット25a内にウェハWを搬入し
て、PEB工程よりも前にパターン潜像の線幅を測定す
ることができる。なお、このような(LILWM)ユニ
ット25aは、プリベーキング(PREBAKE)ユニ
ット及びポスとベーキング(POBAKE)ユニットか
ら熱的影響を最も受けにくい位置に設けることが好まし
い。例えばクーリング(COL)ユニットの隣に(LI
LWM)ユニット25aを設けるのが最適である。
Various timings can be selected when measuring the line width of the pattern or the pattern latent image. Therefore, the latent image line width measuring device 25 is provided in the coating and developing processing system 1.
It can be provided at various places inside. For example, FIG.
As shown in FIG. 1, a latent image line width measuring device was provided (LILW
M) The unit 25a may be provided in the processing unit group of the process unit 11. As shown in FIG. 5, the wafer W can be carried into the (LILWM) unit 25a, and the line width of the pattern latent image can be measured before the PEB process. Note that such a (LILWM) unit 25a is preferably provided at a position that is least likely to be thermally affected by the prebaking (PREBAKE) unit and the POS and baking (POBAKE) unit. For example, (LI) next to the cooling (COL) unit
It is optimal to provide an LWM) unit 25a.

【0101】また、ポストベーキング(POBAKE)
ユニット内に潜像線幅測定装置25を内蔵させるように
してもよい。このようなポストペーキング(POBAK
E)ユニット内では、図12に示すように、レジストを
PEB処理するとともにパターン潜像の線幅を同時に測
定することができ、スループットの向上を図ることがで
きる。
Also, post baking (POBAKE)
The latent image line width measuring device 25 may be built in the unit. Such post-paking (POBAK)
In the unit E), as shown in FIG. 12, the resist can be subjected to the PEB process and the line width of the pattern latent image can be simultaneously measured, so that the throughput can be improved.

【0102】また、ポストベーキング後のウエハWが搬
入される所定のクーリングユニット(COL)内に潜像
線幅測定装置25を設け、例えばウエハWの冷却処理と
同時に或いは冷却の直前・直後に線幅測定を行うように
構成してもよい。この場合、図13に示すように、潜像
パターンの線幅測定結果に基づくフィードフォワード方
式の線幅制御を実現するために、現像工程におけるパラ
メータ(現像液温度、現像時間、現像液濃度)の値のみ
を補正の対象とすることが、ウエハWの損失分が発生し
ないという点で望ましい。また、場合によっては、ポス
トベーキング工程のパラメータも同時に補正するような
構成をとっても構わない。
Also, a latent image line width measuring device 25 is provided in a predetermined cooling unit (COL) into which the post-baked wafer W is carried in, for example, at the same time as the cooling process of the wafer W or immediately before and after the cooling. You may comprise so that width measurement may be performed. In this case, as shown in FIG. 13, in order to realize the line width control of the feedforward method based on the line width measurement result of the latent image pattern, the parameters (developer temperature, development time, developer concentration) in the development process are adjusted. It is desirable that only the value is to be corrected in that no loss of the wafer W occurs. In some cases, a configuration may be adopted in which parameters of the post-baking step are also corrected at the same time.

【0103】また、前記の実施形態はフィードフォワー
ド方式の線幅制御を実現したものであるが、図14に示
すように、現像後のレジストパターンの線幅を線幅測定
装置(LWM)25b(図11参照)により測定し、そ
の線幅測定値と適正値との差に基づいて、レジスト塗布
条件(スピンチャック回転速度、レジスト液の濃度、レ
ジスト液の供給量など)、露光条件(露光時間、露光焦
点距離など)、ベーキング温度、ベーキング時間、現像
温度、現像時間のうち少なくとも1つのパラメータ補正
を行うようにしてもよい。このようなパラメータのフィ
ードバック制御により、システム内でのインラインによ
るレジストパターンの高精度な線幅制御が実現でき、確
実に歩留まりの向上を図れる。
In the above embodiment, the line width control of the feedforward system is realized. As shown in FIG. 14, the line width of the developed resist pattern is measured by a line width measuring device (LWM) 25b (LWM). Based on the difference between the measured line width and the appropriate value, resist coating conditions (spin chuck rotation speed, resist solution concentration, resist solution supply amount, etc.) and exposure conditions (exposure time , Exposure focal length, etc.), baking temperature, baking time, developing temperature, and developing time. By such parameter feedback control, highly accurate line width control of the resist pattern can be realized in-line in the system, and the yield can be reliably improved.

【0104】また、前記の実施形態では、線幅測定装置
をシステム内に設けた場合について説明したが、露光装
置内に潜像線幅測定装置を設けてもよい。このようなシ
ステムでは、図15に示すように、露光後にウエハ表面
に形成された潜像パターンの線幅を露光装置内の潜像線
幅測定装置にて測定し、塗布現像処理システムがその線
幅測定結果を露光装置より入力し、入力データに基づい
て前述したようなベーキング温度、ベーキング時間、現
像温度、現像時間などのパラメータ補正を行う。 とこ
ろで、露光後のプロセスにおいてレジストパターンの線
幅に影響を与えるパラメータ、特に現像プロセスにおけ
るパラメータ(現像液温度、現像時間、現像液濃度等)
の補正は、レジストパターンの線幅だけでなくレジスト
膜の厚さにも影響を及す。そこで、図16に示すよう
に、現像プロセスにおけるパラメータの値を補正した場
合は、同時に露光以前のプロセスにおいてレジスト膜の
膜厚に影響を及すパラメータに対してもしかるべき補正
を加えることが有用となる。
In the above embodiment, the case where the line width measuring device is provided in the system has been described. However, the latent image line width measuring device may be provided in the exposure device. In such a system, as shown in FIG. 15, the line width of the latent image pattern formed on the wafer surface after exposure is measured by a latent image line width measuring device in the exposure device, and the coating and developing system is used to measure the line width. The width measurement result is input from the exposure apparatus, and parameters such as the baking temperature, the baking time, the developing temperature, and the developing time are corrected based on the input data. By the way, parameters affecting the line width of the resist pattern in the post-exposure process, particularly parameters in the development process (developer temperature, development time, developer concentration, etc.)
Correction affects not only the line width of the resist pattern but also the thickness of the resist film. Therefore, as shown in FIG. 16, when the values of the parameters in the developing process are corrected, it is useful to make appropriate corrections to the parameters that affect the thickness of the resist film in the process before the exposure at the same time. Becomes

【0105】以下、このように潜像パターンの線幅測定
結果と適正値との差をレジスト塗布工程におけるパラメ
ータ補正にも反映させた塗布現像処理システムの実施形
態について説明する。
Hereinafter, an embodiment of a coating and developing system in which the difference between the line width measurement result of the latent image pattern and the appropriate value is reflected in parameter correction in the resist coating process will be described.

【0106】図17に示すように、本実施形態の塗布現
像処理システムにおけるレジスト塗布ユニット(CO
T)は、ウエハWの搬送部26の雰囲気と区画される処
理容器57内に、ウエハWを真空吸着により水平に保持
しながら回転するように構成されたスピンチャック58
と、このスピンチャック58の外側及び下部側を包囲す
ると共に底部に排気口58aと排液口58bを有するカ
ップ59と、スピンチャック58上に保持されるウエハ
Wの表面にレジスト液を吐出するレジスト供給ノズル6
0とを具備して構成される。
As shown in FIG. 17, the resist coating unit (CO
T) is a spin chuck 58 configured to rotate while holding the wafer W horizontally by vacuum suction in a processing container 57 partitioned from the atmosphere of the transfer section 26 of the wafer W.
A cup 59 surrounding the outer and lower sides of the spin chuck 58 and having an exhaust port 58a and a drain port 58b at the bottom, and a resist for discharging a resist solution onto the surface of the wafer W held on the spin chuck 58 Supply nozzle 6
0.

【0107】上記処理容器57の一側面にはウエハWの
搬入・搬出用の開口57aが設けられており、この開口
57aは図示しないシリンダ等の駆動手段によって駆動
するシャッタ57bによって開閉されるように構成され
ている。また、処理容器57の下部側には、スピンチャ
ック58を回転駆動するモータ61が配設されると共
に、スピンチャック58を昇降する昇降手段(図示せ
ず)が配設されている。モータ61はサーボモータにて
構成され、中央処理演算装置(CPU)45による制御
の下、スピンチャック58の回転数を高精度に制御する
ことが可能とされている。
An opening 57a for loading / unloading the wafer W is provided on one side surface of the processing container 57. The opening 57a is opened and closed by a shutter 57b driven by driving means such as a cylinder (not shown). It is configured. In addition, a motor 61 for rotating and driving the spin chuck 58 is provided below the processing container 57, and an elevating means (not shown) for raising and lowering the spin chuck 58 is provided. The motor 61 is constituted by a servomotor, and is capable of controlling the rotation speed of the spin chuck 58 with high accuracy under the control of the central processing unit (CPU) 45.

【0108】一方、処理容器57の天井部には空気導入
口57cが設けられ、この空気導入口57c内にフィル
タ62が配置されており、このフィルタ62によって清
浄化された空気が供給されるように構成されている。
On the other hand, an air inlet 57c is provided in the ceiling of the processing vessel 57, and a filter 62 is disposed in the air inlet 57c so that air purified by the filter 62 is supplied. Is configured.

【0109】また、上記レジスト供給ノズル60の近傍
位置にはレジスト液の温度を調整するレジスト液温度調
整器63が取り付けられている。このレジスト液温度調
整器63は、例えば供給管64を包囲するジャケット内
に温度調整された恒温液を循環供給する温度調整機構に
て形成されている。このように構成されるレジスト供給
ノズル60は、不使用時にはスピンチャック58の上部
方側に待機しており、使用時にスピンチャック58の上
方に移動して、供給管64に介設されるポンプ(図示せ
ず)によってレジスト液がレジスト供給ノズル60に送
られ、スピンチャック58上に保持されたウエハWの表
面に塗布(供給)されるようになっている。
At a position near the resist supply nozzle 60, a resist liquid temperature controller 63 for adjusting the temperature of the resist liquid is attached. The resist liquid temperature controller 63 is formed by, for example, a temperature control mechanism that circulates and supplies a thermostatic liquid whose temperature has been controlled in a jacket surrounding the supply pipe 64. The resist supply nozzle 60 configured as described above is on standby above the spin chuck 58 when not in use, moves above the spin chuck 58 when in use, and moves through the pump ( (Not shown), the resist solution is sent to the resist supply nozzle 60, and is applied (supplied) to the surface of the wafer W held on the spin chuck 58.

【0110】また、プリベーキングユニット(PREB
AKE)は、図17に示すように、ウエハWの搬入・搬
出口71a及びこの搬入・搬出口71aを開閉するシャ
ッタ71bを有する容器71内にウエハWを載置してベ
ークする円板状の熱板73を具備してなる。熱板73内
には発熱抵抗体74が内蔵されており、この発熱抵抗体
74への供給電流は中央処理演算装置(CPU)45の
制御の下、図示しないプリベーキング温度調整器によっ
て調整されるようになっている。
Further, the pre-baking unit (PREB)
AKE) is, as shown in FIG. 17, a disc-shaped wafer B placed and baked in a container 71 having a wafer W loading / unloading port 71a and a shutter 71b for opening and closing the loading / unloading port 71a. A heating plate 73 is provided. A heating resistor 74 is built in the heating plate 73, and a current supplied to the heating resistor 74 is adjusted by a pre-baking temperature controller (not shown) under the control of a central processing unit (CPU) 45. It has become.

【0111】さらに、レジスト塗布ユニット(COT)
には、スピンチャック58上に保持されたウエハW表面
に塗布されたレジスト膜の膜厚を検出する膜厚センサ6
5が設けられており、この膜厚センサ65によって検出
された検出信号は中央演算処理装置45(CPU)に送
られる。中央演算処理装置45(CPU)は膜厚センサ
65から送られてきたレジスト膜の膜厚検出値及び潜像
線幅測定装置25から送られてきた潜像パターンの線幅
測定値に基づいて、レジスト膜の膜厚に影響を与えるパ
ラメータ、例えばレジスト液温度、レジスト塗布時のウ
エハ回転速度及びレジスト塗布前のプリベーキング温度
を最適化すべくレジスト液温度調整器63、モータ61
及び図示しないプリベーキング温度調整器に制御指令を
与える。すなわち、図18に示すように、ウエハWの表
面にレジスト膜を形成した後、モータ61を停止し、膜
厚センサ65とスピンチャック58を相対的に移動しな
がらウエハWの任意の複数の箇所(例えば1枚のウエハ
において40箇所)のレジスト膜の膜厚を膜厚センサ65
によって検出する(ステップ131)。この検出信号を
中央演算処理装置(CPU)45に送って、レジスト膜
の膜厚が適正値の範囲内か否か、すなわち図19(a)
に示すように適正膜厚の許容上限値a1から許容下限値
a2までの範囲内か否かを判断する(ステップ13
2)。そして、レジスト膜の膜厚が許容値の範囲外であ
る場合は、モータ61の回転数を補正して膜厚を許容範
囲内に制御する(ステップ133)。例えば、膜厚が許
容上限値より厚い場合(図19(a)のbの場合)に
は、モータ61の回転数を速くして膜厚を薄くし、逆に
膜厚が許容下限値より薄い場合(図19(a)のcの場
合)には、モータ61の回転数を遅くして、膜厚を厚く
する。
Furthermore, a resist coating unit (COT)
A film thickness sensor 6 for detecting the film thickness of a resist film applied on the surface of the wafer W held on the spin chuck 58;
The detection signal detected by the film thickness sensor 65 is sent to the central processing unit 45 (CPU). The central processing unit 45 (CPU) determines the thickness of the resist film sent from the film thickness sensor 65 and the line width of the latent image pattern sent from the latent image line width measuring device 25 based on the detected value. The resist solution temperature controller 63 and the motor 61 are used to optimize parameters affecting the film thickness of the resist film, for example, the resist solution temperature, the wafer rotation speed during resist coating, and the pre-baking temperature before resist coating.
And a control command to a pre-baking temperature controller (not shown). That is, as shown in FIG. 18, after forming a resist film on the surface of the wafer W, the motor 61 is stopped, and the film thickness sensor 65 and the spin chuck 58 are relatively moved to move a plurality of arbitrary portions of the wafer W. The thickness of the resist film (for example, 40 locations on one wafer) is
(Step 131). This detection signal is sent to a central processing unit (CPU) 45 to determine whether or not the thickness of the resist film is within a proper value range, that is, FIG.
It is determined whether or not the appropriate film thickness is within the range from the allowable upper limit value a1 to the allowable lower limit value a2 (step 13).
2). If the film thickness of the resist film is out of the allowable range, the rotation speed of the motor 61 is corrected to control the film thickness to be within the allowable range (step 133). For example, when the film thickness is larger than the allowable upper limit value (case b in FIG. 19A), the rotation speed of the motor 61 is increased to reduce the film thickness, and conversely, the film thickness is smaller than the allowable lower limit value. In this case (case c in FIG. 19A), the number of rotations of the motor 61 is reduced to increase the film thickness.

【0112】また、ここで中央演算処理装置(CPU)
45は潜像線幅測定装置25から送られてきた潜像パタ
ーンの線幅測定値と適正値との比較演算により(ステッ
プ134)、線幅測定値が適正値の範囲にないことを判
断した場合、前記実施形態のシステムと同様に現像後の
レジストパターンの線幅を適正化させるように露光後の
プロセスにおいてレジストパターンの線幅に影響を与え
るパラメータの値を変更すると共に、潜像パターンの線
幅測定値と適正値との差に応じた補正をモータ回転数の
制御量に対して加える(ステップ135)。
Here, a central processing unit (CPU)
Reference numeral 45 indicates that the measured line width is not within the proper value range by performing a comparison operation between the measured line width of the latent image pattern sent from the latent image line width measuring device 25 and the appropriate value (step 134). In the case, similarly to the system of the above-described embodiment, the value of a parameter that affects the line width of the resist pattern is changed in the post-exposure process so as to optimize the line width of the resist pattern after development, and the latent image pattern is also changed. A correction corresponding to the difference between the measured line width and the appropriate value is added to the control amount of the motor rotation speed (step 135).

【0113】次に中央演算処理装置(CPU)45は、
レジスト膜の膜厚が均一か否か、すなわち図19(b)
に示すように、レジスト膜のプロファイルが許容範囲内
すなわちa1〜a2内であるか否かを判断する(ステッ
プ136)。そして、レジスト膜のプロファイルが許容
範囲外の場合は、レジスト液の温度調整及び/又はプリ
ベーキング温度調整を行って膜厚を均一にする(ステッ
プ137,138)。なお、ここでは、膜厚センサ65
がレジスト塗布ユニット(COT)内に設けられている
が、レジスト塗布ユニット(COT)の外部に膜厚セン
サ65を設けて、ウエハW表面に塗布されたレジスト膜
の膜厚を検出するようにしてもよい。また、膜厚センサ
65によりレジスト膜の膜厚を測定する時期は、装置
の稼働前に、測定用基板例えばダミーウエハをスピンチ
ャック58上に保持させレジスト供給ノズル60からレ
ジスト液を塗布(供給)すると共に、スピンチャック5
8を回転させてレジスト膜を形成した後に測定(検出)
するか、1ロット(例えば25枚)のウエハWの塗布
処理の終了毎に行うか、あるいは、各ウエハWの塗布
処理の終了毎に行うなど、その測定(検出)時期は任意
である。
Next, the central processing unit (CPU) 45
Whether the thickness of the resist film is uniform, that is, FIG.
As shown in (1), it is determined whether the profile of the resist film is within an allowable range, that is, within a1 to a2 (step 136). If the profile of the resist film is out of the allowable range, the temperature of the resist solution and / or the prebaking temperature is adjusted to make the film thickness uniform (steps 137 and 138). Here, the film thickness sensor 65 is used.
Is provided in the resist coating unit (COT), but a film thickness sensor 65 is provided outside the resist coating unit (COT) to detect the film thickness of the resist film applied on the surface of the wafer W. Is also good. When the thickness of the resist film is measured by the film thickness sensor 65, a substrate for measurement, for example, a dummy wafer is held on the spin chuck 58 and the resist liquid is applied (supplied) from the resist supply nozzle 60 before the operation of the apparatus. With spin chuck 5
Measurement (detection) after rotating 8 to form resist film
The measurement (detection) timing is arbitrary, such as, for example, whether to perform the process each time the coating process of one lot (for example, 25) wafers W is completed or to perform the process each time the coating process of each wafer W is completed.

【0114】以上のように、本実施形態によれば、イン
ラインによるレジスト膜の膜厚制御と線幅制御が可能と
なり、生産性の向上を図ることができると共に、現像プ
ロセス時のパラメータの値の変更によるレジスト膜の膜
厚の変動を見込んでレジスト塗布プロセス時のレジスト
膜の膜厚を決めるパラメータの値を変更するようにした
ことで、より高精度な膜厚制御が可能となる。
As described above, according to the present embodiment, it is possible to control the thickness and line width of the resist film in an in-line manner, thereby improving the productivity and reducing the value of the parameter during the development process. By changing the value of the parameter that determines the thickness of the resist film during the resist coating process in anticipation of the change in the thickness of the resist film due to the change, more accurate film thickness control becomes possible.

【0115】これまで露光後のレジスト膜に形成された
潜像パターンの線幅或いはレジストパターンの線幅を測
定し、その測定結果に基づいて現像後の線幅を適正化す
べく現像時間、現像液温度、ポストベーキング温度、プ
リベーキング温度等を制御するものについて説明した
が、図20に示すように、潜像パターンの線幅或いはレ
ジストパターンの線幅を測定し、その測定結果に基づい
て露光装置の露光時間、露光焦点、露光用光源の紫外線
強度等の露光プロセスに関するパラメータを補正するよ
うに、レジスト塗布現像システムから露光装置のコント
ローラに対して指令を与えるように構成することも可能
である。また、潜像パターンの線幅或いはレジストパタ
ーンの線幅を測定した結果をレジスト塗布現像システム
から露光装置のコントローラに伝送し、露光装置側にて
各種パラメータの補正値を演算するようにしてもよい。
The line width of the latent image pattern formed on the resist film after the exposure or the line width of the resist pattern is measured, and the developing time and the developing solution are adjusted to optimize the line width after the development based on the measurement result. The apparatus for controlling the temperature, the post-baking temperature, the pre-baking temperature, etc. has been described. As shown in FIG. 20, the line width of the latent image pattern or the line width of the resist pattern is measured, and the exposure apparatus is used based on the measurement result. It is also possible to provide a command from the resist coating and developing system to the controller of the exposure apparatus so as to correct parameters related to the exposure process, such as the exposure time, exposure focus, and the ultraviolet intensity of the exposure light source. Further, the result of measuring the line width of the latent image pattern or the line width of the resist pattern may be transmitted from the resist coating and developing system to the controller of the exposure apparatus, and the exposure apparatus may calculate correction values for various parameters. .

【0116】以上、半導体ウエハの表面にレジスト液を
塗布し、現像する装置について説明したが、本発明はL
CD基板等の表面にレジスト液を塗布し、現像する装置
にも適用できることは言うまでもまい。
The apparatus for applying and developing a resist solution on the surface of a semiconductor wafer has been described above.
Needless to say, the present invention can be applied to an apparatus for applying and developing a resist solution on the surface of a CD substrate or the like.

【0117】[0117]

【発明の効果】以上説明したように請求項1乃至5、及
び、請求項22乃至27の発明によれば、現像されたレ
ジストパターンの線幅を測定し、この線幅測定結果に基
づいて、現像後のレジストパターンの線幅に影響を与え
る、現像液温度、現像時間、現像前の被処理基板の加熱
温度、現像前の被処理基板の加熱時間、露光装置の露光
時間、露光焦点を補正することによって、以降の現像サ
イクルにおいて被処理基板の表面に形成されるレジスト
パターンの線幅を適正化することができ、装置内でのイ
ンラインによるレジストパターンの高精度な線幅制御が
可能となり、生産性の向上を図ることができる。
As described above, according to the first to fifth and twenty-second to twenty-seventh aspects, the line width of the developed resist pattern is measured, and based on the line width measurement result, Corrects developer temperature, development time, heating temperature of substrate to be processed before development, heating time of substrate to be processed before development, exposure time of exposure device, exposure focus, which affects line width of resist pattern after development By doing so, the line width of the resist pattern formed on the surface of the substrate to be processed in the subsequent development cycle can be optimized, and highly accurate line width control of the resist pattern can be performed in-line in the apparatus. Productivity can be improved.

【0118】また、請求項6乃至10、及び、請求項2
8乃至33の発明によれば、被処理基板のレジスト膜に
おける露光部又は非露光部の線幅つまり潜像パターンの
線幅を測定し、この線幅測定結果に基づいて、現像後の
レジストパターンの線幅に影響を与える現像液温度、現
像時間、現像前の被処理基板の加熱温度、現像前の被処
理基板の加熱時間、露光装置の露光時間、露光焦点を補
正することによって、線幅測定を行った被処理基板自体
の表面に形成されるレジストパターンの線幅を適正化す
ることができ、線幅制御のためのパラメータ補正に伴う
被処理基板の損失分が生じなくなると共に、装置内での
インラインによるレジストパターンの高精度な線幅制御
が可能となり、生産性の向上を図ることができる。
Further, claims 6 to 10 and claim 2
According to the inventions of 8 to 33, the line width of the exposed portion or the non-exposed portion of the resist film on the substrate to be processed, that is, the line width of the latent image pattern is measured, and based on the line width measurement result, the developed resist pattern The developer temperature, the development time, the heating temperature of the substrate before development, the heating time of the substrate before development, the exposure time of the exposure device, and the exposure focus that affect the line width of the The line width of the resist pattern formed on the surface of the substrate to be measured itself can be optimized, and the loss of the substrate due to parameter correction for line width control does not occur. The line width of the resist pattern can be controlled with high precision by in-line, and productivity can be improved.

【0119】さらに、請求項12乃至15の発明によれ
ば、被処理基板のレジスト膜における露光部又は非露光
部の線幅つまり潜像パターンの線幅の測定結果を外部例
えば露光装置より入力し、この入力した線幅測定結果に
基づいて、現像後のレジストパターンの線幅に影響を与
える、現像液温度、現像時間、現像前の被処理基板の加
熱温度、或いは現像前の被処理基板の加熱時間を補正す
ることによって、線幅測定を行った被処理基板自体の表
面に形成されるレジストパターンの線幅を適正化するこ
とができ、線幅制御のためのパラメータ補正に伴う被処
理基板の損失分が生じなくなると共に、装置内でのイン
ラインによるレジストパターンの高精度な線幅制御が可
能となり、生産性の向上を図ることができる。
Further, according to the twelfth to fifteenth aspects of the present invention, the measurement result of the line width of the exposed portion or the non-exposed portion of the resist film on the substrate to be processed, that is, the line width of the latent image pattern is input from an external device such as an exposure device. Based on the input line width measurement result, the developer temperature, the development time, the heating temperature of the substrate before development, or the temperature of the substrate before development that affect the line width of the resist pattern after development By correcting the heating time, it is possible to optimize the line width of the resist pattern formed on the surface of the substrate itself on which the line width measurement is performed, and to process the substrate with the parameter correction for line width control. In addition, the loss of the resist pattern does not occur, and the line width of the resist pattern can be controlled with high accuracy by in-line in the apparatus, and the productivity can be improved.

【0120】請求項16及び17の発明によれば、被処
理基板のレジスト膜における潜像パターンの線幅を測定
し、この線幅測定結果に基づいて、現像後のレジストパ
ターンの線幅に影響を与える現像液温度或いは現像時間
を補正することによって、線幅測定を行った被処理基板
自体の表面に形成されるレジストパターンの線幅を適正
化することができ、被処理基板の損失分が生じなくなる
と共に、レジスト塗布厚を同時に補正することによっ
て、上記現像条件の補正に伴う現像後のレジスト膜の膜
厚への影響を解消することができる。
According to the present invention, the line width of the latent image pattern in the resist film on the substrate to be processed is measured, and the line width of the developed resist pattern is influenced based on the line width measurement result. By correcting the developing solution temperature or the developing time, the line width of the resist pattern formed on the surface of the substrate itself for which the line width measurement was performed can be optimized, and the loss of the substrate to be processed can be reduced. In addition, by simultaneously correcting the resist coating thickness, it is possible to eliminate the influence of the correction of the developing conditions on the thickness of the resist film after development.

【0121】請求項18及び19の発明によれば、被処
理基板のレジスト膜における露光部又は非露光部の線幅
測定結果を外部例えば露光装置より入力し、この入力し
た線幅測定結果に基づいて、現像後のレジストパターン
の線幅に影響を与える現像液温度或いは現像時間を補正
することによって、線幅測定を行った被処理基板自体の
表面に形成されるレジストパターンの線幅を適正化する
ことができ、線幅制御のためのパラメータ補正に伴う被
処理基板の損失分が生じなくなると共に、レジスト塗布
厚を同時に補正することによって、上記現像条件の補正
に伴う現像後のレジスト膜の膜厚への影響を解消するこ
とができる。
According to the eighteenth and nineteenth aspects of the present invention, a line width measurement result of an exposed portion or a non-exposed portion of a resist film on a substrate to be processed is input from an external device, for example, an exposure apparatus, and the line width measurement result is input based on the input line width measurement result. Correcting the line width of the resist pattern formed on the surface of the substrate to be processed itself by correcting the developer temperature or the development time that affects the line width of the resist pattern after development The loss of the substrate to be processed due to the parameter correction for line width control does not occur, and the resist coating thickness is corrected at the same time, so that the film of the resist film after development accompanying the correction of the developing condition is improved. The influence on the thickness can be eliminated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態である半導体ウエハの塗布
現像処理システムの全体構成を示す平面図
FIG. 1 is a plan view showing the overall configuration of a semiconductor wafer coating and developing processing system according to an embodiment of the present invention.

【図2】図1に示した塗布現像処理システムの正面図FIG. 2 is a front view of the coating and developing processing system shown in FIG. 1;

【図3】図1に示した塗布現像処理システムの背面図FIG. 3 is a rear view of the coating and developing system shown in FIG. 1;

【図4】図1に示した処理ステーションにおける現像ユ
ニット及びポストベーキングユニットの構成を示す図
FIG. 4 is a diagram showing a configuration of a developing unit and a post-baking unit in the processing station shown in FIG.

【図5】図1に示した塗布現像処理システムの処理の流
れを示す図
FIG. 5 is a view showing a processing flow of the coating and developing processing system shown in FIG. 1;

【図6】図1に示した塗布現像処理システムにおけるレ
ジストパターンの線幅制御の手順を示すフローチャート
FIG. 6 is a flowchart showing a procedure for controlling a line width of a resist pattern in the coating and developing system shown in FIG. 1;

【図7】PED温度と平均線幅との相関を示す特性線図FIG. 7 is a characteristic diagram showing a correlation between a PED temperature and an average line width.

【図8】PED時間と平均線幅との相関を示す特性線図FIG. 8 is a characteristic diagram showing a correlation between a PED time and an average line width.

【図9】PED相対湿度と平均線幅との相関を示す特性
線図
FIG. 9 is a characteristic diagram showing a correlation between PED relative humidity and average line width.

【図10】現像時間と平均線幅との相関を示す特性線図FIG. 10 is a characteristic diagram showing a correlation between a development time and an average line width.

【図11】本発明の他の実施形態に係る塗布現像処理シ
ステムの背面図
FIG. 11 is a rear view of a coating and developing processing system according to another embodiment of the present invention.

【図12】本発明の他の実施形態に係る塗布現像処理シ
ステムの処理の流れを示す図
FIG. 12 is a diagram showing a processing flow of a coating and developing processing system according to another embodiment of the present invention.

【図13】本発明のさらに他の実施形態に係る塗布現像
処理システムの処理の流れを示す図
FIG. 13 is a view showing a processing flow of a coating and developing processing system according to still another embodiment of the present invention.

【図14】本発明のさらに他の実施形態に係る塗布現像
処理システムの処理の流れを示す図
FIG. 14 is a view showing a processing flow of a coating and developing processing system according to still another embodiment of the present invention.

【図15】本発明の他の実施形態に係る塗布現像処理シ
ステムの処理の流れを示す図
FIG. 15 is a diagram showing a processing flow of a coating and developing processing system according to another embodiment of the present invention.

【図16】本発明の他の実施形態に係る塗布現像処理シ
ステムの処理の流れを示す図
FIG. 16 is a diagram showing a processing flow of a coating and developing processing system according to another embodiment of the present invention.

【図17】本発明の他の実施形態に係る塗布現像処理シ
ステムにおけるレジスト塗布ユニット及びプリベーキン
グユニットの構成を示す図
FIG. 17 is a diagram showing a configuration of a resist coating unit and a pre-baking unit in a coating and developing processing system according to another embodiment of the present invention.

【図18】本発明の他の実施形態に係る塗布現像処理シ
ステムにおけるレジスト膜の膜厚制御及び線幅制御の手
順を示すフローチャート
FIG. 18 is a flowchart showing a procedure of resist film thickness control and line width control in a coating and developing processing system according to another embodiment of the present invention.

【図19】レジスト膜厚とウエハ直径との関係を示す図FIG. 19 is a diagram showing a relationship between a resist film thickness and a wafer diameter.

【図20】本発明の他の実施形態に係る塗布現像処理シ
ステムの処理の流れを示す図
FIG. 20 is a diagram showing a processing flow of a coating and developing processing system according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

W……半導体ウエハ(被処理基板) POBAKE……ポストベーキングユニット(加熱手
段) COT……レジスト塗布ユニット(レジスト塗布手段) DEV……現像ユニット(現像手段) COL……リクーリングユニット(冷却手段) 25……潜像線幅測定装置(線幅測定手段) 45……中央処理演算装置(制御手段)
W: semiconductor wafer (substrate to be processed) POBAKE: post-baking unit (heating means) COT: resist coating unit (resist coating means) DEV: developing unit (developing means) COL: recooling unit (cooling means) 25 ... Latent image line width measuring device (line width measuring means) 45 ... Central processing arithmetic unit (control means)

Claims (36)

【特許請求の範囲】[Claims] 【請求項1】 選択的に露光されたレジスト膜が表面に
形成された被処理基板の表面に現像液を供給して現像を
行う現像手段と、 前記現像手段により現像されたレジストパターンの線幅
を測定する線幅測定手段と、 前記線幅測定手段の線幅測定結果に基づいて、前記被処
理基板に供給する現像液の温度を補正する制御手段とを
具備することを特徴とするレジスト塗布現像装置。
1. A developing means for supplying a developing solution to a surface of a substrate on which a resist film selectively exposed is formed on the surface to perform development, and a line width of a resist pattern developed by the developing means. And a control unit that corrects the temperature of the developing solution supplied to the substrate to be processed based on the line width measurement result of the line width measuring unit. Developing device.
【請求項2】 選択的に露光されたレジスト膜が表面に
形成された被処理基板の表面に現像液を供給して現像を
行う現像手段と、 前記現像手段により現像されたレジストパターンの線幅
を測定する線幅測定手段と、 前記線幅測定手段の線幅測定結果に基づいて、前記現像
手段の現像時間を補正する制御手段とを具備することを
特徴とするレジスト塗布現像装置。
2. A developing means for supplying a developing solution to a surface of a substrate on which a resist film selectively exposed is formed on the surface to perform development, and a line width of a resist pattern developed by the developing means. And a control means for correcting the development time of the developing means based on the line width measurement result of the line width measuring means.
【請求項3】 選択的に露光されたレジスト膜が表面に
形成された被処理基板を加熱する加熱手段と、 前記加熱手段により加熱された被処理基板を冷却する冷
却手段と、 前記冷却手段により冷却された被処理基板の表面に現像
液を供給して現像を行う現像手段と、 前記現像手段により現像されたレジストパターンの線幅
を測定する線幅測定手段と、 前記線幅測定手段の線幅測定結果に基づいて、前記加熱
手段の加熱温度を補正する制御手段とを具備することを
特徴とするレジスト塗布現像装置。
3. A heating unit for heating a substrate on which a resist film selectively exposed is formed on the surface, a cooling unit for cooling the substrate heated by the heating unit, and a cooling unit. A developing unit that supplies a developing solution to the surface of the cooled substrate to perform development, a line width measuring unit that measures a line width of the resist pattern developed by the developing unit, and a line of the line width measuring unit. A resist coating / developing apparatus comprising: a control unit for correcting a heating temperature of the heating unit based on a width measurement result.
【請求項4】 選択的に露光されたレジスト膜が表面に
形成された被処理基板を加熱する加熱手段と、 前記加熱手段により加熱された被処理基板を冷却する冷
却手段と、 前記冷却手段により冷却された被処理基板の表面に現像
液を供給して現像を行う現像手段と、 前記現像手段により現像されたレジストパターンの線幅
を測定する線幅測定手段と、 前記線幅測定手段の線幅測定結果に基づいて、前記加熱
手段の加熱時間を補正する制御手段とを具備することを
特徴とするレジスト塗布現像装置。
4. A heating unit for heating a substrate on which a resist film selectively exposed is formed on a surface, a cooling unit for cooling the substrate heated by the heating unit, and a cooling unit A developing unit that supplies a developing solution to the surface of the cooled substrate to perform development, a line width measuring unit that measures a line width of the resist pattern developed by the developing unit, and a line of the line width measuring unit. A resist coating and developing apparatus comprising: a control unit that corrects a heating time of the heating unit based on a width measurement result.
【請求項5】 選択的に露光されたレジスト膜が表面に
形成された被処理基板の表面に現像液を供給して現像を
行う現像手段と、 前記現像手段により現像されたレジストパターンの線幅
を測定する線幅測定手段と、 前記線幅測定手段の線幅測定結果に基づいて露光装置を
制御する制御手段とを具備することを特徴とするレジス
ト塗布現像装置。
5. A developing means for developing by supplying a developing solution to a surface of a substrate on which a resist film selectively exposed is formed, and a line width of a resist pattern developed by the developing means. And a control unit for controlling an exposure apparatus based on a line width measurement result of the line width measurement unit.
【請求項6】 選択的に露光されたレジスト膜が表面に
形成された被処理基板の前記レジスト膜の露光部及び/
又は非露光部の線幅を測定する線幅測定手段と、 前記被処理基板の表面に現像液を供給して現像を行う現
像手段と、 前記線幅測定手段の線幅測定結果に基づいて、前記被処
理基板に供給する現像液の温度を制御する制御手段とを
具備することを特徴とするレジスト塗布現像装置。
6. An exposed portion of the resist film on a substrate to be processed having a selectively exposed resist film formed on a surface thereof, and / or
Or a line width measuring means for measuring the line width of the non-exposed portion, and a developing means for supplying a developing solution to the surface of the substrate to be developed to perform development, based on a line width measurement result of the line width measuring means, Control means for controlling the temperature of a developing solution supplied to the substrate to be processed.
【請求項7】 選択的に露光されたレジスト膜が表面に
形成された被処理基板の前記レジスト膜の露光部及び/
又は非露光部の線幅を測定する線幅測定手段と、 前記被処理基板の表面に現像液を供給して現像を行う現
像手段と、 前記線幅測定手段の線幅測定結果に基づいて、前記現像
手段の現像時間を補正する制御手段とを具備することを
特徴とするレジスト塗布現像装置。
7. An exposed portion of the resist film on a substrate to be processed having a selectively exposed resist film formed on a surface thereof, and / or
Or a line width measuring means for measuring the line width of the non-exposed portion, and a developing means for supplying a developing solution to the surface of the substrate to be developed to perform development, based on a line width measurement result of the line width measuring means, A resist coating and developing apparatus comprising: a control unit for correcting a developing time of the developing unit.
【請求項8】 選択的に露光されたレジスト膜が表面に
形成された被処理基板の前記レジスト膜の露光部及び/
又は非露光部の線幅を測定する線幅測定手段と、 前記被処理基板を加熱する加熱手段と、 前記加熱手段により加熱された被処理基板を冷却する冷
却手段と、 前記冷却手段により冷却された被処理基板の表面に現像
液を供給して現像を行う現像手段と、 前記線幅測定手段の線幅測定結果に基づいて、前記加熱
手段の加熱温度を補正する制御手段とを具備することを
特徴とするレジスト塗布現像装置。
8. An exposed portion of the resist film on a substrate to be processed having a selectively exposed resist film formed on a surface thereof, and / or
Or a line width measuring unit for measuring a line width of a non-exposed portion; a heating unit for heating the substrate to be processed; a cooling unit for cooling the substrate to be processed heated by the heating unit; and a cooling unit for cooling by the cooling unit. Developing means for supplying a developing solution to the surface of the substrate to be processed and performing development, and control means for correcting a heating temperature of the heating means based on a line width measurement result of the line width measuring means. A resist coating and developing apparatus characterized by the above-mentioned.
【請求項9】 選択的に露光されたレジスト膜が表面に
形成された被処理基板の前記レジスト膜の露光部及び/
又は非露光部の線幅を測定する線幅測定手段と、 前記被処理基板を加熱する加熱手段と、 前記加熱手段により加熱された被処理基板を冷却する冷
却手段と、 前記冷却手段により冷却された被処理基板の表面に現像
液を供給して現像を行う現像手段と、 前記線幅測定手段の線幅測定結果に基づいて、前記加熱
手段の加熱時間を補正する制御手段とを具備することを
特徴とするレジスト塗布現像装置。
9. An exposed portion of the resist film on a substrate to be processed having a selectively exposed resist film formed on a surface thereof, and / or
Or a line width measuring unit for measuring a line width of a non-exposed portion; a heating unit for heating the substrate to be processed; a cooling unit for cooling the substrate to be processed heated by the heating unit; and a cooling unit for cooling by the cooling unit. Developing means for supplying a developing solution to the surface of the substrate to be processed to perform development, and control means for correcting a heating time of the heating means based on a line width measurement result of the line width measuring means. A resist coating and developing apparatus characterized by the above-mentioned.
【請求項10】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の前記レジスト膜の露光部及び
/又は非露光部の線幅を測定する線幅測定手段と、 前記線幅測定手段の線幅測定結果に基づいて露光装置を
制御する制御手段とを具備することを特徴とするレジス
ト塗布現像装置。
10. A line width measuring means for measuring a line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate on which a resist film selectively exposed is formed, and the line width. Control means for controlling the exposure apparatus based on the line width measurement result of the measuring means.
【請求項11】 請求項6乃至10記載のいずれかのレ
ジスト塗布現像装置において、 前記線幅測定手段は、外部の露光装置から本装置への被
処理基板の搬送ライン上に配置されていることを特徴と
するレジスト塗布現像装置。
11. The resist coating and developing apparatus according to claim 6, wherein said line width measuring means is arranged on a transport line of a substrate to be processed from an external exposure apparatus to the apparatus. A resist coating and developing apparatus characterized by the above-mentioned.
【請求項12】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の前記レジスト膜の露光部及び
/又は非露光部の線幅の測定結果を入力する入力手段
と、 被処理基板の表面に現像液を供給して現像を行う現像手
段と、 前記入力手段より入力された線幅測定結果に基づいて、
前記被処理基板に供給する現像液の温度を補正する制御
手段とを具備することを特徴とするレジスト塗布現像装
置。
12. An input means for inputting a measurement result of a line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate to be processed having a selectively exposed resist film formed on the surface thereof. Developing means for developing by supplying a developing solution to the surface of the substrate, based on a line width measurement result input from the input means,
Control means for correcting the temperature of the developing solution supplied to the substrate to be processed.
【請求項13】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の前記レジスト膜の露光部及び
/又は非露光部の線幅の測定結果を入力する入力手段
と、 被処理基板の表面に現像液を供給して現像を行う現像手
段と、 前記入力手段より入力された線幅測定結果に基づいて、
前記現像手段の現像時間を補正する制御手段とを具備す
ることを特徴とするレジスト塗布現像装置。
13. An input means for inputting a measurement result of a line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate on which a selectively exposed resist film is formed on the surface, and Developing means for developing by supplying a developing solution to the surface of the substrate, based on a line width measurement result input from the input means,
A resist coating and developing apparatus comprising: a control unit for correcting a developing time of the developing unit.
【請求項14】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の前記レジスト膜の露光部及び
/又は非露光部の線幅の測定結果を入力する入力手段
と、 前記被処理基板を加熱する加熱手段と、 前記加熱手段により加熱された被処理基板を冷却する冷
却手段と、 前記冷却手段により冷却された被処理基板の表面に現像
液を供給して現像を行う現像手段と、 前記入力手段より入力された線幅測定結果に基づいて、
前記加熱手段の加熱温度を補正する制御手段とを具備す
ることを特徴とするレジスト塗布現像装置。
14. An input means for inputting a measurement result of a line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate on which a selectively exposed resist film is formed on the surface; Heating means for heating the processing substrate; cooling means for cooling the processing target substrate heated by the heating means; and developing means for supplying a developing solution to the surface of the processing target substrate cooled by the cooling means to perform development. And, based on the line width measurement result input from the input means,
A resist coating / developing apparatus comprising: a control unit for correcting a heating temperature of the heating unit.
【請求項15】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の前記レジスト膜の露光部及び
/又は非露光部の線幅の測定結果を入力する入力手段
と、 前記被処理基板を加熱する加熱手段と、 前記加熱手段により加熱された被処理基板を冷却する冷
却手段と、 前記冷却手段により冷却された被処理基板の表面に現像
液を供給して現像を行う現像手段と、 前記入力手段より入力された線幅測定結果に基づいて、
前記加熱手段の加熱時間を補正する制御手段とを具備す
ることを特徴とするレジスト塗布現像装置。
15. An input means for inputting a measurement result of a line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate on which a selectively exposed resist film is formed on the surface; Heating means for heating the processing substrate; cooling means for cooling the processing target substrate heated by the heating means; and developing means for supplying a developing solution to the surface of the processing target substrate cooled by the cooling means to perform development. And, based on the line width measurement result input from the input means,
A resist coating and developing apparatus comprising: a control unit for correcting a heating time of the heating unit.
【請求項16】 被処理基板を回転しつつこの被処理基
板の表面にレジスト液を塗布するレジスト塗布手段と、 選択的に露光されたレジスト膜が表面に形成された被処
理基板の前記レジスト膜の露光部及び/又は非露光部の
線幅を測定する線幅測定手段と、 前記被処理基板の表面に現像液を供給して現像を行う現
像手段と、 前記線幅測定手段の線幅測定結果に基づいて、前記被処
理基板に供給する現像液の温度を補正すると共に前記レ
ジスト塗布手段のレジスト塗布厚を補正する制御手段と
を具備することを特徴とするレジスト塗布現像装置。
16. A resist coating means for applying a resist solution to the surface of a substrate to be processed while rotating the substrate to be processed, and the resist film of the substrate to be processed having a selectively exposed resist film formed on the surface thereof. A line width measuring unit for measuring a line width of an exposed portion and / or a non-exposed portion; a developing unit for supplying a developing solution to a surface of the substrate to be developed to perform development; and a line width measurement of the line width measuring unit. A resist coating / developing apparatus comprising: a control unit for correcting a temperature of a developing solution supplied to the substrate to be processed based on a result and correcting a resist coating thickness of the resist coating unit.
【請求項17】 被処理基板を回転しつつこの被処理基
板の表面にレジスト液を塗布するレジスト塗布手段と、 選択的に露光されたレジスト膜が表面に形成された被処
理基板の前記レジスト膜の露光部及び/又は非露光部の
線幅を測定する線幅測定手段と、 前記被処理基板の表面に現像液を供給して現像を行う現
像手段と、 前記線幅測定手段の線幅測定結果に基づいて、前記現像
手段の現像時間を補正すると共に前記レジスト塗布手段
のレジスト塗布厚を補正する制御手段とを具備すること
を特徴とするレジスト塗布現像装置。
17. A resist coating means for coating a resist liquid on the surface of a substrate to be processed while rotating the substrate to be processed, and the resist film of the substrate to be processed having a selectively exposed resist film formed on the surface thereof. A line width measuring unit for measuring a line width of an exposed portion and / or a non-exposed portion; a developing unit for supplying a developing solution to a surface of the substrate to be developed to perform development; and a line width measurement of the line width measuring unit. Control means for correcting the developing time of the developing means based on the result and correcting the resist coating thickness of the resist coating means.
【請求項18】 被処理基板を回転しつつこの被処理基
板の表面にレジスト液を塗布するレジスト塗布手段と、 選択的に露光されたレジスト膜が表面に形成された被処
理基板の前記レジスト膜の露光部及び/又は非露光部の
線幅の測定結果を入力する入力手段と、 前記被処理基板の表面に現像液を供給して現像を行う現
像手段と、 前記入力手段より入力された線幅測定結果に基づいて、
前記被処理基板に供給する現像液の温度を補正すると共
に前記レジスト塗布手段のレジスト塗布厚を補正する制
御手段とを具備することを特徴とするレジスト塗布現像
装置。
18. A resist coating means for applying a resist solution to the surface of a substrate to be processed while rotating the substrate to be processed, and the resist film of the substrate to be processed having a selectively exposed resist film formed on the surface thereof. Input means for inputting a measurement result of the line width of the exposed part and / or non-exposed part, developing means for supplying a developing solution to the surface of the substrate to be developed, and developing, and lines input from the input means. Based on the width measurement,
Control means for correcting the temperature of the developing solution supplied to the substrate to be processed and correcting the resist coating thickness of the resist coating means.
【請求項19】 被処理基板を回転しつつこの被処理基
板の表面にレジスト液を塗布するレジスト塗布手段と、 選択的に露光されたレジスト膜が表面に形成された被処
理基板の前記レジスト膜の露光部及び/又は非露光部の
線幅の測定結果を入力する入力手段と、 前記被処理基板の表面に現像液を供給して現像を行う現
像手段と、 前記入力手段より入力された線幅測定結果に基づいて、
前記現像手段の現像時間を補正すると共に前記レジスト
塗布手段のレジスト塗布厚を補正する制御手段とを具備
することを特徴とするレジスト塗布現像装置。
19. A resist coating means for coating a resist liquid on the surface of a substrate to be processed while rotating the substrate to be processed, and the resist film of the substrate to be processed having a selectively exposed resist film formed on the surface thereof. Input means for inputting a measurement result of the line width of the exposed part and / or non-exposed part, developing means for supplying a developing solution to the surface of the substrate to be developed, and developing, and lines input from the input means. Based on the width measurement,
Control means for correcting the developing time of the developing means and correcting the resist coating thickness of the resist coating means.
【請求項20】 請求項5又は10記載のレジスト塗布
現像装置において、 前記制御手段は、前記露光装置の露光時間を制御するこ
とを特徴とするレジスト塗布現像装置。
20. The resist coating and developing apparatus according to claim 5, wherein said control means controls an exposure time of said exposure apparatus.
【請求項21】 請求項5又は10記載のレジスト塗布
現像装置において、 前記制御手段は、前記露光装置の露光焦点を制御するこ
とを特徴とするレジスト塗布現像装置。
21. The resist coating and developing apparatus according to claim 5, wherein said control means controls an exposure focus of said exposure apparatus.
【請求項22】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の表面に現像液を供給して現像
を行った後、現像されたレジストパターンの線幅を測定
し、この線幅測定結果に基づいて前記被処理基板に供給
する現像液の温度を補正することを特徴とするレジスト
塗布現像方法。
22. After developing by supplying a developing solution to the surface of the substrate to be processed on which the selectively exposed resist film is formed, the line width of the developed resist pattern is measured. A resist coating and developing method comprising: correcting a temperature of a developing solution to be supplied to the substrate to be processed based on a line width measurement result.
【請求項23】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の表面に現像液を供給して現像
を行った後、現像されたレジストパターンの線幅を測定
し、この線幅測定結果に基づいて現像時間を補正するこ
とを特徴とするレジスト塗布現像方法。
23. After developing by supplying a developing solution to the surface of the substrate to be processed on which the selectively exposed resist film is formed, the line width of the developed resist pattern is measured. A resist coating and developing method, wherein a developing time is corrected based on a line width measurement result.
【請求項24】 選択的に露光されたレジスト膜が表面
に形成された被処理基板を加熱した後、冷却し、冷却後
の被処理基板の表面に現像液を供給して現像を行った
後、現像されたレジストパターンの線幅を測定し、この
線幅測定結果に基づいて前記被処理基板の加熱温度を補
正することを特徴とするレジスト塗布現像方法。
24. After heating the substrate on which the selectively exposed resist film is formed on the surface, cooling the substrate, and supplying a developing solution to the cooled surface of the substrate to perform development. Measuring the line width of the developed resist pattern, and correcting the heating temperature of the substrate to be processed based on the line width measurement result.
【請求項25】 選択的に露光されたレジスト膜が表面
に形成された被処理基板を加熱した後、冷却し、冷却後
の被処理基板の表面に現像液を供給して現像を行った
後、現像されたレジストパターンの線幅を測定し、この
線幅測定結果に基づいて前記被処理基板の加熱時間を補
正することを特徴とするレジスト塗布現像方法。
25. After the substrate to be processed on which the selectively exposed resist film is formed is heated and cooled, a developing solution is supplied to the cooled surface of the substrate to perform development. Measuring the line width of the developed resist pattern, and correcting the heating time of the substrate to be processed based on the line width measurement result.
【請求項26】 選択的に露光されたレジスト膜が表面
に形成された被処理基板を加熱した後、冷却し、冷却後
の被処理基板の表面に現像液を供給して現像を行った
後、現像されたレジストパターンの線幅を測定し、この
線幅測定結果に基づいて露光装置の露光時間を制御する
ことを特徴とするレジスト塗布現像方法。
26. After heating a substrate to be processed having a selectively exposed resist film formed on the surface thereof, cooling the substrate, and supplying a developing solution to the surface of the cooled substrate to perform development. A method of measuring the line width of a developed resist pattern, and controlling an exposure time of an exposure apparatus based on the line width measurement result.
【請求項27】 選択的に露光されたレジスト膜が表面
に形成された被処理基板を加熱した後、冷却し、冷却後
の被処理基板の表面に現像液を供給して現像を行った
後、現像されたレジストパターンの線幅を測定し、この
線幅測定結果に基づいて露光装置の露光焦点を制御する
ことを特徴とするレジスト塗布現像方法。
27. After heating a substrate to be processed having a selectively exposed resist film formed on its surface, cooling the substrate, and supplying a developing solution to the surface of the substrate after cooling to perform development. And a method of measuring a line width of the developed resist pattern, and controlling an exposure focus of an exposure apparatus based on a result of the line width measurement.
【請求項28】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の前記レジスト膜の露光部及び
/又は非露光部の線幅を測定し、この線幅測定結果に基
づいて、現像時に前記被処理基板に供給する現像液の温
度を補正することを特徴とするレジスト塗布現像方法。
28. A line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate to be processed having a selectively exposed resist film formed on a surface thereof is measured, and based on the line width measurement result. A resist coating and developing method, wherein the temperature of a developing solution supplied to the substrate to be processed during development is corrected.
【請求項29】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の前記レジスト膜の露光部及び
/又は非露光部の線幅を測定し、この線幅測定結果に基
づいて、前記被処理基板の現像時間を補正することを特
徴とするレジスト塗布現像方法。
29. A line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate to be processed having a selectively exposed resist film formed on a surface thereof is measured, and based on the line width measurement result. A resist coating and developing method, wherein the developing time of the substrate to be processed is corrected.
【請求項30】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の前記レジスト膜の露光部及び
/又は非露光部の線幅を測定し、この線幅測定結果に基
づいて、現像前の前記被処理基板の加熱温度を補正する
ことを特徴とするレジスト塗布現像方法。
30. A line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate to be processed having a selectively exposed resist film formed on a surface thereof is measured, and based on the line width measurement result. Correcting the heating temperature of the substrate before development.
【請求項31】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の前記レジスト膜の露光部及び
/又は非露光部の線幅を測定し、この線幅測定結果に基
づいて、現像前の前記被処理基板の加熱時間を補正する
ことを特徴とするレジスト塗布現像方法。
31. A line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate to be processed having a selectively exposed resist film formed on a surface thereof is measured, and based on the line width measurement result. A resist coating and developing method, wherein the heating time of the substrate to be processed before development is corrected.
【請求項32】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の前記レジスト膜の露光部及び
/又は非露光部の線幅を測定し、この線幅測定結果に基
づいて露光装置の露光時間を制御することを特徴とする
レジスト塗布現像方法。
32. A line width of an exposed portion and / or a non-exposed portion of the resist film on the substrate to be processed having a selectively exposed resist film formed on a surface thereof is measured, and based on the line width measurement result. A resist coating and developing method comprising controlling an exposure time of an exposure device.
【請求項33】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の前記レジスト膜の露光部及び
/又は非露光部の線幅を測定し、この線幅測定結果に基
づいて露光装置の露光焦点を制御することを特徴とする
レジスト塗布現像方法。
33. A line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate to be processed having a selectively exposed resist film formed on a surface thereof is measured, and based on the line width measurement result. A resist coating and developing method comprising controlling an exposure focus of an exposure device.
【請求項34】 請求項30又は31記載のレジスト塗
布現像方法において、前記線幅の測定を、前記被処理基
板の加熱前に行うことを特徴とするレジスト塗布現像方
法。
34. The resist coating and developing method according to claim 30, wherein the line width is measured before heating the substrate to be processed.
【請求項35】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の前記レジスト膜の露光部及び
/又は非露光部の線幅を測定し、この線幅測定結果に基
づいて、現像時に前記被処理基板に供給する現像液の温
度を補正すると共にレジスト塗布厚を補正することを特
徴とするレジスト塗布現像方法。
35. A line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate to be processed having a selectively exposed resist film formed on a surface thereof is measured, and based on the line width measurement result. A resist coating and developing method, wherein the temperature of a developing solution supplied to the substrate to be processed during development is corrected and the resist coating thickness is corrected.
【請求項36】 選択的に露光されたレジスト膜が表面
に形成された被処理基板の前記レジスト膜の露光部及び
/又は非露光部の線幅を測定し、この線幅測定結果に基
づいて、現像時間を補正すると共にレジスト塗布厚を補
正することを特徴とするレジスト塗布現像方法。
36. A line width of an exposed portion and / or a non-exposed portion of the resist film of the substrate on which the resist film selectively exposed is formed on the surface is measured, and based on the line width measurement result. A resist coating and developing method, wherein the developing time is corrected and the resist coating thickness is corrected.
JP01929798A 1997-01-30 1998-01-30 Resist coating and developing apparatus and resist coating and developing method Expired - Fee Related JP3342828B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01929798A JP3342828B2 (en) 1997-01-30 1998-01-30 Resist coating and developing apparatus and resist coating and developing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1721397 1997-01-30
JP9-17213 1997-01-30
JP01929798A JP3342828B2 (en) 1997-01-30 1998-01-30 Resist coating and developing apparatus and resist coating and developing method

Publications (2)

Publication Number Publication Date
JPH10275755A true JPH10275755A (en) 1998-10-13
JP3342828B2 JP3342828B2 (en) 2002-11-11

Family

ID=26353699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01929798A Expired - Fee Related JP3342828B2 (en) 1997-01-30 1998-01-30 Resist coating and developing apparatus and resist coating and developing method

Country Status (1)

Country Link
JP (1) JP3342828B2 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191397B1 (en) 1998-07-02 2001-02-20 Kabushiki Kaisha Toshiba Heating device, method for evaluating heating device and pattern forming method
US6313903B1 (en) 1999-02-01 2001-11-06 Tokyo Electron Limited Resist coating and developing unit
US6376139B1 (en) 1999-09-28 2002-04-23 Kabushiki Kaisha Toshiba Control method for exposure apparatus and control method for semiconductor manufacturing apparatus
JP2003151878A (en) * 2001-11-09 2003-05-23 Tokyo Electron Ltd Substrate treatment apparatus
JP2003532306A (en) * 2000-05-04 2003-10-28 ケーエルエー・テンコール・テクノロジーズ・コーポレーション Method and system for lithographic process control
US6667139B2 (en) 2001-03-29 2003-12-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2004274028A (en) * 2003-02-20 2004-09-30 Tokyo Ohka Kogyo Co Ltd Device and method for development
JP2005123651A (en) * 2000-12-26 2005-05-12 Toshiba Corp Resist film processing apparatus and method of forming resist pattern
US6984477B2 (en) 2000-09-28 2006-01-10 Tokyo Electron Limited Resist pattern forming apparatus and method thereof
JP2008117915A (en) * 2006-11-02 2008-05-22 Tokyo Electron Ltd Temperature setting method of heat treatment plate, program, computer-readable recording medium recording the program, and temperature setting device of heat treatment plate
JP2010287890A (en) * 2009-06-09 2010-12-24 Asml Netherlands Bv Lithographic method and lithographic apparatus
JP2010287856A (en) * 2009-06-15 2010-12-24 Tokyo Electron Ltd Method and apparatus for manufacturing semiconductor device
WO2011099221A1 (en) * 2010-02-09 2011-08-18 東京エレクトロン株式会社 Substrate processing method
KR20120071347A (en) * 2010-12-22 2012-07-02 도쿄엘렉트론가부시키가이샤 Local exposure method and local exposure apparatus
JP2013026338A (en) * 2011-07-19 2013-02-04 Tokyo Electron Ltd Development processing method, development processing device, program and computer storage medium
JP2014010327A (en) * 2012-06-29 2014-01-20 Dainippon Printing Co Ltd Manufacturing method for pattern phase difference film
KR101443946B1 (en) * 2009-05-25 2014-09-23 도쿄엘렉트론가부시키가이샤 Resist coating method and resist pattern forming method
KR20230139345A (en) 2022-03-25 2023-10-05 도쿄엘렉트론가부시키가이샤 Substrate processing method, recording medium and substrate processing apparatus

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831258B2 (en) 1998-07-02 2004-12-14 Kabushiki Kaisha Toshiba Heating device, method for evaluating heating device and pattern forming method
US6441351B2 (en) 1998-07-02 2002-08-27 Kabushiki Kaisha Toshiba Heating device, method for evaluating heating device and pattern forming method
US6603101B2 (en) 1998-07-02 2003-08-05 Kabushiki Kaisha Toshiba Heating device, method for evaluating heating device and pattern forming method
US6191397B1 (en) 1998-07-02 2001-02-20 Kabushiki Kaisha Toshiba Heating device, method for evaluating heating device and pattern forming method
US6313903B1 (en) 1999-02-01 2001-11-06 Tokyo Electron Limited Resist coating and developing unit
US6376139B1 (en) 1999-09-28 2002-04-23 Kabushiki Kaisha Toshiba Control method for exposure apparatus and control method for semiconductor manufacturing apparatus
JP2012009890A (en) * 2000-05-04 2012-01-12 Kla-Encor Corp Method and system for lithography process control
JP2012169638A (en) * 2000-05-04 2012-09-06 Kla-Encor Corp Methods and systems for lithography process control
JP2003532306A (en) * 2000-05-04 2003-10-28 ケーエルエー・テンコール・テクノロジーズ・コーポレーション Method and system for lithographic process control
US8231285B2 (en) 2000-09-28 2012-07-31 Tokyo Electron Limited Substrate processing method and apparatus
US6984477B2 (en) 2000-09-28 2006-01-10 Tokyo Electron Limited Resist pattern forming apparatus and method thereof
KR100811964B1 (en) * 2000-09-28 2008-03-10 동경 엘렉트론 주식회사 Resist pattern forming apparatus and method thereof
US7780366B2 (en) 2000-09-28 2010-08-24 Tokyo Electron Limited Resist pattern forming method
US7488127B2 (en) 2000-09-28 2009-02-10 Tokyo Electron Limited Resist pattern forming apparatus and method thereof
JP2005123651A (en) * 2000-12-26 2005-05-12 Toshiba Corp Resist film processing apparatus and method of forming resist pattern
US6667139B2 (en) 2001-03-29 2003-12-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2003151878A (en) * 2001-11-09 2003-05-23 Tokyo Electron Ltd Substrate treatment apparatus
JP2004274028A (en) * 2003-02-20 2004-09-30 Tokyo Ohka Kogyo Co Ltd Device and method for development
JP2008117915A (en) * 2006-11-02 2008-05-22 Tokyo Electron Ltd Temperature setting method of heat treatment plate, program, computer-readable recording medium recording the program, and temperature setting device of heat treatment plate
KR101443946B1 (en) * 2009-05-25 2014-09-23 도쿄엘렉트론가부시키가이샤 Resist coating method and resist pattern forming method
JP2010287890A (en) * 2009-06-09 2010-12-24 Asml Netherlands Bv Lithographic method and lithographic apparatus
JP2010287856A (en) * 2009-06-15 2010-12-24 Tokyo Electron Ltd Method and apparatus for manufacturing semiconductor device
WO2011099221A1 (en) * 2010-02-09 2011-08-18 東京エレクトロン株式会社 Substrate processing method
JP2011165896A (en) * 2010-02-09 2011-08-25 Tokyo Electron Ltd Substrate processing method
KR20120071347A (en) * 2010-12-22 2012-07-02 도쿄엘렉트론가부시키가이샤 Local exposure method and local exposure apparatus
JP2013026338A (en) * 2011-07-19 2013-02-04 Tokyo Electron Ltd Development processing method, development processing device, program and computer storage medium
JP2014010327A (en) * 2012-06-29 2014-01-20 Dainippon Printing Co Ltd Manufacturing method for pattern phase difference film
KR20230139345A (en) 2022-03-25 2023-10-05 도쿄엘렉트론가부시키가이샤 Substrate processing method, recording medium and substrate processing apparatus

Also Published As

Publication number Publication date
JP3342828B2 (en) 2002-11-11

Similar Documents

Publication Publication Date Title
US6051349A (en) Apparatus for coating resist and developing the coated resist
JP3342828B2 (en) Resist coating and developing apparatus and resist coating and developing method
US5939130A (en) Coating film forming method and coating film forming apparatus
US6656281B1 (en) Substrate processing apparatus and substrate processing method
US7563043B2 (en) Coating/developing apparatus and substrate transfer method
TWI501338B (en) A heat treatment method and a recording medium and a heat treatment apparatus for recording a program for carrying out the heat treatment method
JP2001291660A (en) Method and equipment of film forming
JP3519669B2 (en) Development processing method and development processing apparatus
JP2003218186A (en) Method for detecting substrate delivery position in substrate carrier and teaching device therefor
JP2006351751A (en) Apparatus and method for processing substrate
US8386064B2 (en) Control device and control method
US7901149B2 (en) Substrate processing method, program, computer-readable recording medium, and substrate processing system
WO2007032369A1 (en) Substrate-processing apparatus, substrate-processing method, substrate-processing program, and computer-readable recording medium recorded with such program
US7947926B2 (en) Heat treatment apparatus, heat treatment method, and recording medium recording program for practicing the method
JP2007088485A (en) Device and method for treating substrate
JP3481499B2 (en) Resist processing method and resist processing apparatus
JP4261107B2 (en) Substrate processing equipment
US8587763B2 (en) Substrate processing method, substrate processing system, and computer-readable recording medium recording program thereon
JP2004214385A (en) Coated film formation apparatus and its method
JP2000091226A (en) Substrate treatment apparatus
JP3793063B2 (en) Processing method and processing apparatus
JP2003257850A (en) Device and method for treating substrate
JP2001093830A (en) Substrate treatment method and system thereof
JP2001007006A (en) Method for measuring temperature
JP2001300402A (en) Apparatus and method for forming coating film

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020813

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140823

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees