JP2003257850A - Device and method for treating substrate - Google Patents

Device and method for treating substrate

Info

Publication number
JP2003257850A
JP2003257850A JP2002370832A JP2002370832A JP2003257850A JP 2003257850 A JP2003257850 A JP 2003257850A JP 2002370832 A JP2002370832 A JP 2002370832A JP 2002370832 A JP2002370832 A JP 2002370832A JP 2003257850 A JP2003257850 A JP 2003257850A
Authority
JP
Japan
Prior art keywords
substrate
resist film
processing apparatus
substrate processing
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002370832A
Other languages
Japanese (ja)
Other versions
JP3878907B2 (en
Inventor
Shuji Iwanaga
修児 岩永
Masataka Tadokoro
真任 田所
Takashige Katayama
恭成 片山
Michio Tanaka
道夫 田中
Ryoichi Kamimura
良一 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2002370832A priority Critical patent/JP3878907B2/en
Publication of JP2003257850A publication Critical patent/JP2003257850A/en
Application granted granted Critical
Publication of JP3878907B2 publication Critical patent/JP3878907B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a device and method for treating substrate by which the widths of lines and thicknesses of resist films can be controlled more accurately by analyzing environments around substrates more minutely. <P>SOLUTION: In the method for treating substrate, a line width model CD 64 which uses 'the time (x) from exposure ending time to heat treatment (PEB) starting time', 'the standby time (y) of heat treatment equipment (PAB)', 'the temperature (z) in an applying and developing device', and 'the air pressure (w) in the applying and developing device', all of which have effects on the formation of a resist pattern, as parameters is experimentally produced. Then the developing time which is one of developing conditions is controlled by means of a developing time-line width model 28 based on the line width model CD 64. Consequently, the widths of lines which are not able to be controlled accurately by the exposure condition of an exposure system only can be predicted. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体デバイスの
製造において、特にフォトリソグラフィ工程において半
導体基板上に所望のレジストパターンを形成する基板処
理装置及び基板処理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate processing apparatus and a substrate processing method for forming a desired resist pattern on a semiconductor substrate in manufacturing a semiconductor device, particularly in a photolithography process.

【0002】[0002]

【従来の技術】半導体デバイスの製造におけるフォトリ
ソグラフィ工程においては、半導体ウェハ(以下、「ウ
ェハ」という。)の表面にレジスト膜を形成した後、こ
れを所定のパターンに露光し、さらに現像処理すること
により所望のレジストパターンを形成している。
2. Description of the Related Art In a photolithography process in the manufacture of semiconductor devices, a resist film is formed on the surface of a semiconductor wafer (hereinafter referred to as "wafer"), which is then exposed to a predetermined pattern and further developed. As a result, a desired resist pattern is formed.

【0003】このようなフォトリソグラフィ工程は、従
来から、ウェハを回転させて遠心力によりレジスト液の
塗布を行うレジスト塗布処理ユニットや、ウェハに現像
液を供給して現像処理する現像処理ユニット等を有する
塗布現像処理装置と、この装置に連続して一体に設けら
れた露光装置とにより行われている。また、このような
塗布現像処理装置は、例えばレジスト膜を形成した後、
あるいは現像処理の前後に、ウェハに対し加熱処理や冷
却処理等の熱的処理を行う加熱処理ユニットや冷却処理
ユニットを有しており、更に、これら各処理ユニット間
でウェハの搬送を行う搬送ロボット等を有している。
Conventionally, such a photolithography process includes a resist coating processing unit for rotating a wafer to apply a resist solution by centrifugal force, a developing processing unit for supplying a developing solution to a wafer and performing a developing process. It is carried out by the coating / developing apparatus and the exposure apparatus which is continuously provided integrally with the apparatus. In addition, such a coating and developing treatment apparatus, for example, after forming a resist film,
Alternatively, it has a heating processing unit and a cooling processing unit that perform thermal processing such as heating processing and cooling processing on the wafer before and after the development processing, and further, a transfer robot that transfers the wafer between these processing units. And so on.

【0004】ところで、近年、レジストパターンの微細
化はよりいっそう進行しており、例えばレジストパター
ンの線幅についてはより精密な管理を行うことが要求さ
れている。また、レジスト膜厚はレジストパターンの形
状に大きな影響を与えるため、このレジスト膜厚の管理
も精密に行うことが要求されている。このようなレジス
トパターンの線幅の制御は、露光装置における露光条件
である例えば露光光の強度やフォーカス値等を基にして
フィードバック制御により行っている。また、レジスト
膜厚の制御は、上記レジスト塗布処理ユニットにおける
ウェハの回転数の影響が大きいことを考慮し、この回転
数を基にしてフィードバック制御により行っている。
(例えば、特許文献1参照)。
By the way, in recent years, the miniaturization of the resist pattern has been further advanced, and for example, the line width of the resist pattern is required to be controlled more precisely. Further, since the resist film thickness has a great influence on the shape of the resist pattern, it is required to precisely control the resist film thickness. Such control of the line width of the resist pattern is performed by feedback control based on the exposure conditions in the exposure apparatus, such as the intensity of the exposure light and the focus value. Further, the control of the resist film thickness is performed by feedback control based on this rotation speed in consideration of the large influence of the wafer rotation speed in the resist coating processing unit.
(For example, refer to Patent Document 1).

【0005】[0005]

【特許文献1】特開平2000−218219号公報
(段落[0058]等)。
[Patent Document 1] Japanese Patent Laid-Open No. 2000-218219 (paragraph [0058] etc.).

【0006】[0006]

【発明が解決しようとする課題】しかしながら、レジス
トパターンの線幅は、塗布現像処理装置内においてウェ
ハ周囲の環境、例えば、各処理ユニットに搬入されるま
での搬送時間、装置内の温度若しくは湿度、あるいは装
置内の気流の流れ等によっても影響を受けるため、上記
のように露光光の強度やフォーカス値等を変えても微細
化の傾向にある線幅を一定に制御することは困難になり
つつある。また、レジスト膜厚についても同様に、レジ
スト塗布処理ユニット外における搬送時間や温湿度等、
ウェハ周囲の環境がもたらす悪影響によって、精密な制
御が困難となってきている。
However, the line width of the resist pattern depends on the environment around the wafer in the coating and developing treatment apparatus, for example, the transfer time until it is loaded into each processing unit, the temperature or humidity in the apparatus, Alternatively, since it is also affected by the flow of airflow in the apparatus, it becomes difficult to control the line width, which tends to be miniaturized, to a constant value even if the intensity of the exposure light or the focus value is changed as described above. is there. Similarly, regarding the resist film thickness, the transfer time and temperature / humidity outside the resist coating processing unit,
Precise control is becoming difficult due to the adverse effects of the environment around the wafer.

【0007】以上のような事情に鑑み、本発明の目的
は、これら基板周囲の環境をより詳細に分析し、より精
密な線幅制御及びレジスト膜厚制御を行うことができる
基板処理装置及び基板処理方法を提供することにある。
In view of the above circumstances, an object of the present invention is to analyze the environment around these substrates in more detail, and to perform more precise line width control and resist film thickness control, and a substrate. It is to provide a processing method.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、本発明の第1の観点に係る基板処理装置は、少なく
とも基板上にレジスト膜を形成し現像処理を行うことに
より、所望のレジストパターンを形成する基板処理装置
において、前記レジストパターンを形成する際に関与す
る複数のパラメータに基づき作成された関数モデルを記
憶する手段と、前記関数モデルに基づき、レジスト膜形
成条件及び現像処理条件のうち少なくとも1つを制御す
る手段とを具備する。
In order to achieve the above object, the substrate processing apparatus according to the first aspect of the present invention forms a resist film on at least a substrate and performs a developing process to obtain a desired resist pattern. In the substrate processing apparatus for forming a, a means for storing a functional model created based on a plurality of parameters involved in forming the resist pattern, and based on the functional model, among the resist film forming conditions and the development processing conditions Means for controlling at least one.

【0009】本発明では、レジストパターンを形成する
際に影響を及ぼす基板周囲の環境条件を複数抽出し、こ
れらをパラメータとする関数モデルの作成を行い、この
関数モデルに基づいて、レジスト膜の形成条件及び現像
処理条件のうち少なくとも1つを制御する。これによ
り、例えば露光装置における露光条件だけでは精密な制
御を行うことができないレジストパターンの線幅を、上
記関数モデルによって予測することによりフィードフォ
ワード制御が可能となる。また、レジスト膜形成時にお
いてレジスト液を基板の回転により塗布する場合に、こ
の基板の回転数をモニターしただけでは精密な制御を行
うことができないレジスト膜厚を、上記関数モデルによ
って予測することによりフィードフォワード制御が可能
となる。これによって、パターン微細化の要求に対応し
て、より精密にパターンの線幅やレジスト膜厚を制御で
きる。さらに、例えば上記環境条件を常にモニターして
いれば、そのモニターした情報から関数モデルを用い線
幅や膜厚を予測できるので、制御の応答が迅速化され、
製品不良を極力低減させることができる。
In the present invention, a plurality of environmental conditions around the substrate that affect the formation of a resist pattern are extracted, a function model is created using these as parameters, and a resist film is formed based on this function model. At least one of the condition and the development processing condition is controlled. Thus, for example, the feedforward control can be performed by predicting the line width of the resist pattern, which cannot be precisely controlled only by the exposure condition in the exposure apparatus, by the function model. Further, when the resist solution is applied by rotating the substrate when forming the resist film, by predicting the resist film thickness that cannot be precisely controlled only by monitoring the number of rotations of the substrate by the above function model, Feedforward control is possible. As a result, the line width of the pattern and the resist film thickness can be controlled more precisely in response to the demand for pattern miniaturization. Furthermore, for example, if the above environmental conditions are constantly monitored, it is possible to predict the line width and the film thickness using the function model from the monitored information, so the control response is speeded up,
Product defects can be reduced as much as possible.

【0010】ここで、レジストパターンとは線幅だけで
なくパターンラインのピッチ、サイドウォール(側面の
基板面に対する角度等)、アスペクト比も含む概念であ
る。
Here, the resist pattern is a concept that includes not only the line width but also the pitch of the pattern line, the sidewall (angle of the side surface with respect to the substrate surface), and the aspect ratio.

【0011】本発明の一の形態によれば、前記制御手段
は、前記現像処理条件のうち現像時間を制御する。この
ように現像処理条件のうち最も線幅の変動に影響を及ぼ
すと考えられる現像時間を制御することにより、容易か
つ精密に線幅を制御することができる。
According to one aspect of the present invention, the control means controls the development time of the development processing conditions. In this way, by controlling the development time which is considered to have the greatest effect on the fluctuation of the line width among the development processing conditions, the line width can be controlled easily and precisely.

【0012】本発明の一の形態によれば、前記レジスト
膜の形成は、基板を回転させることによりレジスト膜を
形成するものであって、前記制御手段は、前記レジスト
膜形成条件のうち前記基板の回転数を制御する。このよ
うにレジスト膜形成条件のうち、最もレジスト膜厚の変
動に影響を及ぼすと考えられる基板の回転数を制御する
ことにより、迅速かつ精密に線幅を制御することができ
る。
According to an aspect of the present invention, the resist film is formed by rotating the substrate, and the control means sets the substrate in the resist film forming conditions. Control the rotation speed of. As described above, among the resist film forming conditions, the line width can be controlled quickly and precisely by controlling the number of rotations of the substrate which is considered to most affect the fluctuation of the resist film thickness.

【0013】本発明の一の形態によれば、前記関数モデ
ルは前記レジストの種類ごとに作成する。例えばレジス
トの濃度や粘度等の違いに応じて前記関数モデルを作成
することができるので、これらレジストの種類に応じて
レジスト膜の形成条件、現像処理条件を制御することが
できる。
According to one aspect of the present invention, the functional model is created for each type of the resist. For example, since the function model can be created according to the difference in the resist concentration or viscosity, the resist film forming condition and the developing treatment condition can be controlled according to the resist type.

【0014】本発明の第2の観点に係る基板処理装置
は、基板上にレジスト膜を形成して該基板を露光装置に
受け渡し、該露光装置から受け取った基板に第1の熱的
処理を行った後現像処理を行うことにより、所望のレジ
ストパターンを形成する基板処理装置において、前記レ
ジストパターンを形成する際に関与する複数のパラメー
タに基づき作成された関数モデルを記憶する手段と、前
記関数モデルに基づき、レジスト膜形成条件、現像処理
条件及び第1の熱的処理条件のうち少なくとも1つを制
御する手段とを具備する。
A substrate processing apparatus according to a second aspect of the present invention forms a resist film on a substrate, transfers the substrate to an exposure apparatus, and performs a first thermal processing on the substrate received from the exposure apparatus. Means for storing a function model created based on a plurality of parameters involved in forming the resist pattern in a substrate processing apparatus for forming a desired resist pattern by performing post-development processing, and the function model. And a means for controlling at least one of the resist film forming condition, the developing treatment condition and the first thermal treatment condition.

【0015】本発明では、レジストパターンを形成する
際に影響を及ぼす基板周囲の環境条件を複数抽出し、こ
れをパラメータとする関数モデルの作成を行い、この関
数モデルに基づいて、レジスト膜の形成条件、現像処理
条件及び第1の熱的処理条件のうち少なくとも1つを制
御する。これにより、例えば露光装置における露光条件
だけでは精密な制御を行うことができないレジストパタ
ーンの線幅を、上記関数モデルによって予測することに
よりフィードフォワード制御が可能となる。また、レジ
スト膜形成時においてレジスト液を基板の回転により塗
布する場合に、この基板の回転数をモニターしただけで
は精密な制御を行うことができないレジスト膜厚を、上
記関数モデルによって予測することによりフィードフォ
ワード制御が可能となる。これによって、パターン微細
化の要求に対応して、より精密にパターンの線幅やレジ
スト膜厚を制御できる。
According to the present invention, a plurality of environmental conditions around the substrate that affect the formation of a resist pattern are extracted, a function model is created using these as parameters, and a resist film is formed based on this function model. At least one of the conditions, the development processing conditions, and the first thermal processing conditions is controlled. Thus, for example, the feedforward control can be performed by predicting the line width of the resist pattern, which cannot be precisely controlled only by the exposure condition in the exposure apparatus, by the function model. Further, when the resist solution is applied by rotating the substrate when forming the resist film, by predicting the resist film thickness that cannot be precisely controlled only by monitoring the number of rotations of the substrate by the above function model, Feedforward control is possible. As a result, the line width of the pattern and the resist film thickness can be controlled more precisely in response to the demand for pattern miniaturization.

【0016】本発明の一の形態によれば、前記レジスト
膜形成後に第2の熱的処理を行う手段を更に具備し、前
記関数モデルは、前記レジストパターンの線幅に関する
ものであり、少なくとも、前記露光処理終了後から前記
第1の熱的処理が開始されるまでの時間と、前記第2の
熱的処理後の基板の待機時間と、基板処理装置内の温度
と、当該基板処理装置内の気圧とを前記パラメータとし
ている。これらのパラメータは、レジストパターンの線
幅及びレジスト膜厚のうち、特に線幅の変動に大きな影
響を及ぼすものであるため、これらをパラメータとする
関数モデルを作成することにより、上記のように各処理
条件等を制御し精密に線幅の管理を行うことができる。
According to one aspect of the present invention, the method further comprises means for performing a second thermal treatment after the resist film is formed, and the functional model relates to a line width of the resist pattern, and at least: The time from the end of the exposure processing to the start of the first thermal processing, the standby time of the substrate after the second thermal processing, the temperature inside the substrate processing apparatus, and the inside of the substrate processing apparatus. The atmospheric pressure is used as the parameter. Among these parameters, the line width and the resist film thickness of the resist pattern have a great effect on the fluctuation of the line width. Therefore, by creating a function model using these parameters as parameters, The line width can be precisely controlled by controlling the processing conditions and the like.

【0017】また、これらのパラメータのうち、「前記
露光処理終了後から前記第1の熱的処理が開始されるま
での時間」及び「前記第2の熱的処理後の基板の待機時
間」は、「時間」のパラメータであり、例えば、本基板
処理装置内の各処理ユニットが複数あって枚葉処理であ
る場合には、当該「時間」のパラメータは基板1枚ごと
に異なるパラメータであるため、この線幅の制御は基板
ごとに行うことが好ましい。
Of these parameters, "the time from the end of the exposure processing to the start of the first thermal processing" and "the waiting time of the substrate after the second thermal processing" are , And is a parameter of “time”. For example, when there are a plurality of processing units in the substrate processing apparatus for single wafer processing, the parameter of “time” is different for each substrate. It is preferable to control the line width for each substrate.

【0018】本発明の一の形態によれば、前記制御手段
は、前記現像処理条件のうち現像時間を制御する。現像
時間と線幅との関係はほぼ逆比例関係にあることが分か
っており、これを制御することにより、容易かつ精密に
線幅を制御することができる。
According to one aspect of the present invention, the control means controls the development time of the development processing conditions. It has been known that the relationship between the developing time and the line width is almost inversely proportional, and by controlling this, the line width can be easily and precisely controlled.

【0019】本発明の一の形態によれば、前記制御手段
は、前記現像処理条件のうち当該現像処理に用いる現像
液の濃度及び現像液の温度のいずれかを更に制御する。
このように、現像時間の他にも第1の熱的処理の温度、
時間及び昇降温速度のいずれかを制御し、より高精度な
線幅の管理を行うことができる。
According to one aspect of the present invention, the control means further controls either the concentration of the developing solution used in the developing process or the temperature of the developing solution in the developing process conditions.
Thus, in addition to the development time, the temperature of the first thermal treatment,
By controlling either the time or the temperature raising / lowering rate, it is possible to manage the line width with higher accuracy.

【0020】本発明の一の形態によれば、前記制御手段
は、前記第1の熱的処理条件のうち少なくとも当該第1
の熱的処理の温度、時間及び昇降温速度のいずれかを制
御する。これにより、例えば第1の熱的処理が加熱処理
である場合に、この加熱処理温度と線幅との関係はほぼ
逆比例関係にあることが分かっているので、これを制御
することにより、容易かつ精密に線幅を制御することが
できる。
According to an aspect of the present invention, the control means includes at least the first thermal treatment condition among the first thermal treatment conditions.
Either the temperature, the time, or the temperature rising / falling rate of the thermal treatment of is controlled. From this, for example, when the first thermal treatment is a heat treatment, it is known that the relation between the heat treatment temperature and the line width is almost in inverse proportion to each other. And the line width can be controlled precisely.

【0021】本発明の一の形態によれば、前記レジスト
膜の形成は、基板を容器内で回転させることによりレジ
スト膜を形成するものであって、前記関数モデルは、レ
ジスト膜厚に関するものであり、少なくとも、レジスト
膜形成時における気圧と、前記容器の温度と、湿度とを
前記パラメータとしている。これらのパラメータは、レ
ジストパターンの線幅及びレジスト膜厚のうち、特にレ
ジスト膜厚の変動に大きな影響を及ぼすものであるた
め、これらをパラメータとする関数モデルを作成するこ
とにより、上記のように各処理条件等を制御し精密にレ
ジスト膜厚の管理を行うことができる。
According to an aspect of the present invention, the resist film is formed by rotating the substrate in a container, and the functional model relates to the resist film thickness. At least, the atmospheric pressure at the time of forming the resist film, the temperature of the container, and the humidity are used as the parameters. Since these parameters have a great influence on the fluctuation of the resist film thickness among the line width and resist film thickness of the resist pattern, by creating a function model using these parameters as described above, The resist film thickness can be precisely controlled by controlling each processing condition and the like.

【0022】本発明の一の形態によれば、前記制御手段
は、前記レジスト膜形成条件のうち前記基板の回転数を
制御する。基板回転数とレジスト膜厚との関係に相関が
あることが分かっており、これを制御することにより、
容易かつ精密にレジスト膜厚を制御することができる。
According to one aspect of the present invention, the control means controls the rotation speed of the substrate among the resist film forming conditions. It is known that there is a correlation between the substrate rotation speed and the resist film thickness, and by controlling this,
The resist film thickness can be controlled easily and precisely.

【0023】本発明の一の形態によれば、前記制御手段
は、前記レジストの温度及びレジストの吐出速度のいず
れかを更に制御する。このように、基板回転数の他にも
レジストの温度及びレジストの吐出速度のいずれかを制
御し、より高精度な線幅の管理を行うことができる。
According to one aspect of the present invention, the control means further controls either the temperature of the resist or the discharge speed of the resist. Thus, in addition to the substrate rotation speed, either the resist temperature or the resist discharge speed can be controlled to manage the line width with higher accuracy.

【0024】本発明の一の形態によれば、前記レジスト
膜形成後に第2の熱的処理を行う手段を更に具備し、前
記制御手段は、前記第2の熱的処理条件のうち少なくと
も当該第2の熱的処理の温度、時間及び昇降温速度のい
ずれかを制御する。これらの条件もレジスト膜厚の変動
に影響を及ぼすため、より高精度な線幅の管理を行うこ
とができる。
According to one aspect of the present invention, the apparatus further comprises means for performing a second thermal treatment after the resist film is formed, and the control means has at least the second thermal treatment condition among the second thermal treatment conditions. Any of the temperature, the time, and the temperature rising / falling rate of the thermal treatment of 2 are controlled. Since these conditions also affect the fluctuation of the resist film thickness, it is possible to manage the line width with higher accuracy.

【0025】本発明の一の形態によれば、前記レジスト
膜を形成するレジスト膜形成部と、前記第1及び第2の
熱的処理を行う熱処理部と、前記現像処理を行う現像処
理部と、少なくとも前記レジスト膜形成部、熱処理部及
び現像処理部の間で基板の受け渡しを行う搬送機構とを
有し、前記関数モデルは、前記搬送機構による基板の搬
送時間を更にパラメータとしている。この搬送機構によ
るレジスト膜形成部、熱処理部及び現像処理部間におけ
る基板の搬送時間が、線幅やレジスト膜厚の変動に影響
を及ぼす要因の1つと考えられるため、この搬送時間を
もパラメータとして関数モデルを作成する。これによ
り、上記のように各処理条件等を制御し精密に線幅等の
管理を行うことができる。
According to one aspect of the present invention, a resist film forming portion for forming the resist film, a heat treatment portion for performing the first and second thermal treatments, and a developing treatment portion for performing the developing treatment. And a transfer mechanism that transfers and receives the substrate among at least the resist film forming unit, the heat treatment unit, and the development processing unit, and the function model further uses the transfer time of the substrate by the transfer mechanism as a parameter. Since it is considered that one of the factors that affects the fluctuation of the line width and the resist film thickness between the resist film forming section, the heat treatment section and the development processing section by the transfer mechanism is one of the factors that influence the fluctuation, the transfer time is also a parameter. Create a functional model. As a result, it is possible to precisely control the line width and the like by controlling the processing conditions and the like as described above.

【0026】本発明の第3の観点に係る基板処理装置
は、基板上にレジスト膜を形成した後熱的処理を行うこ
とにより、所望のレジスト膜を形成する基板処理装置に
おいて、前記レジスト膜を形成する際に関与する複数の
パラメータに基づき作成された関数モデルを記憶する手
段と、前記関数モデルに基づき、レジスト膜形成条件及
び熱的処理条件のうち少なくとも1つを制御する手段と
を具備する。
A substrate processing apparatus according to a third aspect of the present invention is a substrate processing apparatus for forming a desired resist film by performing a thermal treatment after forming a resist film on a substrate. The present invention comprises: a means for storing a functional model created based on a plurality of parameters involved in forming; and a means for controlling at least one of a resist film forming condition and a thermal processing condition based on the functional model. .

【0027】本発明では、所望レジスト膜を形成する際
に影響を及ぼす基板周囲の環境条件を複数抽出し、これ
をパラメータとする関数モデルの作成を行い、この関数
モデルに基づいて、レジスト膜の形成条件及び熱的処理
条件のうち少なくとも1つを制御する。これにより、レ
ジスト膜形成時においてレジスト液を基板の回転により
塗布する場合に、この基板の回転数をモニターしただけ
では精密な制御を行うことができないレジスト膜厚を、
上記関数モデルによって予測することによりフィードフ
ォワード制御が可能となる。これによって、パターン微
細化の要求に対応して、より精密にパターンの線幅やレ
ジスト膜厚を制御できる。ここで前記関数モデルは、前
記レジスト膜の形成が基板を容器内で回転させることに
よりレジスト膜を形成するものであって、少なくとも、
レジスト膜形成時における気圧と、前記容器の温度と、
湿度とを前記パラメータとしている。
In the present invention, a plurality of environmental conditions around the substrate that affect the formation of a desired resist film are extracted, a function model is created using these as parameters, and the resist film of the resist film is formed based on this function model. At least one of formation conditions and thermal treatment conditions is controlled. Thus, when the resist solution is applied by rotating the substrate when forming the resist film, the resist film thickness that cannot be precisely controlled only by monitoring the number of rotations of the substrate,
Feedforward control becomes possible by predicting with the above-mentioned functional model. As a result, the line width of the pattern and the resist film thickness can be controlled more precisely in response to the demand for pattern miniaturization. Here, the functional model is one in which the formation of the resist film forms the resist film by rotating the substrate in a container, and at least:
Atmospheric pressure during resist film formation, the temperature of the container,
Humidity is used as the parameter.

【0028】本発明の一の形態では、前記制御手段によ
り制御された前記レジスト膜形成条件で形成されたレジ
スト膜厚を検査する膜厚検査手段を更に具備し、前記制
御手段は、前記膜厚検査手段により検査されたレジスト
膜厚に基づき前記レジスト膜形成条件を補正するレジス
ト膜形成条件補正手段を具備する。例えばフィードフォ
ワード制御のみでは、レジスト膜の形成に関与する上記
複数パラメータのうち、実際にはモニターしていないパ
ラメータの影響により膜厚が変動し、予測値が不正確に
なる場合がある。これに対し本発明では、膜厚検査を行
ってレジスト膜形成条件を適応的に補正することによ
り、すなわちフィードバック制御を加えることにより高
精度な膜厚の制御を行うことができ所望のレジスト膜を
形成することができる。
In one embodiment of the present invention, the control means further comprises a film thickness inspecting means for inspecting a resist film thickness formed under the resist film forming conditions controlled by the control means, and the control means comprises: A resist film forming condition correcting unit is provided for correcting the resist film forming condition based on the resist film thickness inspected by the inspection unit. For example, if only feedforward control is performed, the predicted value may be inaccurate due to the fluctuation of the film thickness due to the influence of the parameters not actually monitored among the plurality of parameters involved in the formation of the resist film. On the other hand, in the present invention, by performing a film thickness inspection and adaptively correcting the resist film forming condition, that is, by adding feedback control, the film thickness can be controlled with high accuracy and a desired resist film can be obtained. Can be formed.

【0029】本発明の一の形態では、例えばレジスト膜
の形成を回転塗布で行う場合にはレジスト膜形成条件補
正手段は基板の回転数を補正すればよい。
In one embodiment of the present invention, for example, when the resist film is formed by spin coating, the resist film forming condition correction means may correct the rotational speed of the substrate.

【0030】本発明の一の形態では、前記制御手段によ
り制御された前記現像処理条件で形成されたレジストパ
ターンを検査するパターン検査手段を更に具備し、前記
制御手段は、パターン検査手段により検査された前記レ
ジストパターンに基づき現像処理条件を補正する現像処
理条件補正手段を具備する。例えばフィードフォワード
制御のみでは、レジストパターンの形成に関与する上記
複数パラメータのうち、実際にはモニターしていないパ
ラメータの影響により例えば線幅が変動し、予測値が不
正確になる場合がある。これに対し本発明では、レジス
トパターンの検査を行って現像処理条件を適応的に補正
することにより、高精度な線幅の制御を行うことができ
所望のレジストパターンを形成することができる。
According to one aspect of the present invention, there is further provided pattern inspection means for inspecting a resist pattern formed under the development processing conditions controlled by the control means, and the control means is inspected by the pattern inspection means. Further, a development processing condition correction means for correcting the development processing condition based on the resist pattern is provided. For example, with only the feedforward control, there is a case where, for example, the line width varies due to the influence of a parameter that is not actually monitored among the above-mentioned plurality of parameters involved in the formation of the resist pattern, and the predicted value becomes inaccurate. On the other hand, in the present invention, by inspecting the resist pattern and adaptively correcting the development processing conditions, it is possible to control the line width with high accuracy and form a desired resist pattern.

【0031】本発明の一の形態では、例えば現像処理条
件補正手段は現像時間を補正すればよい。
In one embodiment of the present invention, for example, the developing process condition correcting means may correct the developing time.

【0032】本発明の第4の観点に係る基板処理装置
は、少なくとも基板上にレジスト膜を形成し、該レジス
ト膜が形成された基板を露光装置に渡すとともに露光さ
れた基板を受け取り現像処理を行うことにより、所望の
レジストパターンを形成する基板処理装置において、前
記レジストパターンを形成する際に関与する複数のパラ
メータに基づき作成された関数モデルを記憶する手段
と、前記関数モデルに基づき、レジスト膜形成条件、現
像処理条件及び露光処理条件のうち少なくとも1つを制
御する手段とを具備する。
A substrate processing apparatus according to a fourth aspect of the present invention forms a resist film on at least a substrate, transfers the substrate on which the resist film is formed to an exposure device, and receives the exposed substrate to perform a developing process. By performing the method, in a substrate processing apparatus for forming a desired resist pattern, a means for storing a function model created based on a plurality of parameters involved in forming the resist pattern, and a resist film based on the function model. And a means for controlling at least one of the forming condition, the developing process condition and the exposing process condition.

【0033】本発明では、レジストパターンを形成する
際に影響を及ぼす基板周囲の環境条件を複数抽出し、こ
れらをパラメータとする関数モデルの作成を行い、この
関数モデルに基づいて、レジスト膜の形成条件、現像処
理条件及び露光処理条件のうち少なくとも1つを制御す
る。このように、本発明では上記レジスト膜の形成条
件、現像処理条件の制御に加え露光処理条件をも制御し
ているので、より精密にパターンの線幅やレジスト膜厚
を制御できる。
In the present invention, a plurality of environmental conditions around the substrate that affect the formation of a resist pattern are extracted, a function model is created using these as parameters, and a resist film is formed based on this function model. At least one of the conditions, the development processing conditions, and the exposure processing conditions is controlled. As described above, in the present invention, since the exposure processing conditions are controlled in addition to the control of the resist film forming conditions and the development processing conditions, the line width of the pattern and the resist film thickness can be controlled more precisely.

【0034】本発明の一の形態では、前記制御手段は、
前記現像処理条件のうち現像時間を制御する。
In one embodiment of the present invention, the control means is
The development time is controlled among the development processing conditions.

【0035】本発明の一の形態では、前記レジスト膜の
形成は、基板を回転させることによりレジスト膜を形成
するものであって、前記制御手段は、前記レジスト膜形
成条件のうち前記基板の回転数を制御する。
In one embodiment of the present invention, the resist film is formed by rotating the substrate, and the control means controls the rotation of the substrate among the resist film forming conditions. Control the number.

【0036】本発明の一の形態では、前記制御手段は、
前記露光処理条件のうち前記露光量を制御する。露光量
と線幅との関係はほぼ比例関係にあることが分かってい
るため、これを制御することにより、容易かつ精密に線
幅を制御することができる。
In one embodiment of the present invention, the control means is
The exposure amount of the exposure processing conditions is controlled. Since it has been known that the relationship between the exposure amount and the line width is almost proportional, the line width can be easily and precisely controlled by controlling this.

【0037】本発明の一の形態では、前記制御手段によ
り制御された前記レジスト膜形成条件で形成されたレジ
スト膜厚を検査する膜厚検査手段を更に具備し、前記制
御手段は、前記膜厚検査手段により検査されたレジスト
膜厚に基づき前記レジスト膜形成条件を補正するレジス
ト膜形成条件補正手段を具備する。例えば、本発明の一
の形態では、前記レジスト膜の形成は、基板を回転させ
ることによりレジスト膜を形成するものであって、前記
レジスト膜形成条件補正手段は前記基板の回転数を補正
する。
In one embodiment of the present invention, the control means further comprises a film thickness inspecting means for inspecting a resist film thickness formed under the resist film forming condition controlled by the control means, and the control means comprises: A resist film forming condition correcting unit is provided for correcting the resist film forming condition based on the resist film thickness inspected by the inspection unit. For example, in one aspect of the present invention, the resist film is formed by rotating the substrate, and the resist film forming condition correction means corrects the rotation speed of the substrate.

【0038】本発明の一の形態では、前記制御手段によ
り制御された前記現像処理条件で形成されたレジストパ
ターンを検査するパターン検査手段を更に具備し、前記
制御手段は、パターン検査手段により検査された前記レ
ジストパターンに基づき現像処理条件を補正する現像処
理条件補正手段を具備する。例えば、前記現像処理条件
補正手段は、現像時間を補正する。
According to one aspect of the present invention, there is further provided pattern inspection means for inspecting the resist pattern formed under the development processing conditions controlled by the control means, and the control means is inspected by the pattern inspection means. Further, a development processing condition correction means for correcting the development processing condition based on the resist pattern is provided. For example, the development processing condition correction means corrects the development time.

【0039】本発明の一の形態では、前記制御手段によ
り制御された前記露光処理条件で形成されたレジストパ
ターンを検査するパターン検査手段を更に具備し、前記
制御手段は、パターン検査手段により検査された前記レ
ジストパターンに基づき前記露光処理条件を補正する露
光処理条件補正手段を具備する。例えばフィードフォワ
ード制御のみでは、レジストパターンの形成に関与する
上記複数パラメータのうち、実際にはモニターしていな
いパラメータの影響により例えば線幅が変動し、予測値
が不正確になる場合がある。これに対し本発明では、レ
ジストパターンの検査を行って露光処理条件を適応的に
補正することにより、高精度な線幅の制御を行うことが
でき所望のレジストパターンを形成することができる。
本発明の一形態として、例えば、前記露光処理条件補正
手段は前記露光量を補正する。
According to one aspect of the present invention, there is further provided pattern inspection means for inspecting a resist pattern formed under the exposure processing conditions controlled by the control means, and the control means is inspected by the pattern inspection means. And an exposure processing condition correcting means for correcting the exposure processing condition based on the resist pattern. For example, with only the feedforward control, there is a case where, for example, the line width varies due to the influence of a parameter that is not actually monitored among the above-mentioned plurality of parameters involved in the formation of the resist pattern, and the predicted value becomes inaccurate. On the other hand, in the present invention, by inspecting the resist pattern and adaptively correcting the exposure processing condition, it is possible to control the line width with high accuracy and form a desired resist pattern.
As one form of the present invention, for example, the exposure processing condition correction means corrects the exposure amount.

【0040】本発明の第1の観点に係る基板処理方法
は、基板上にレジスト膜を形成し現像処理を行うことに
より、所望のレジストパターンを形成する基板処理方法
において、前記レジストパターンを形成する際に関与す
る複数のパラメータに基づき関数モデルを作成する工程
と、前記関数モデルに基づき、レジスト膜形成条件及び
現像処理条件のうち少なくとも1つを制御する工程とを
具備する。
In the substrate processing method according to the first aspect of the present invention, the resist pattern is formed in the substrate processing method of forming a desired resist pattern by forming a resist film on a substrate and performing development processing. The method includes a step of creating a functional model based on a plurality of parameters involved in the process, and a step of controlling at least one of a resist film forming condition and a development processing condition based on the functional model.

【0041】本発明の第2の観点に係る基板処理方法
は、少なくとも基板上にレジスト膜を形成し、該レジス
ト膜が形成された基板を露光装置に渡すとともに露光さ
れた基板を受け取り現像処理を行うことにより、所望の
レジストパターンを形成する基板処理方法において、
(a)前記レジストパターンを形成する際に関与する複
数のパラメータに基づき作成された関数モデルを作成す
る工程と、(b)前記関数モデルに基づき、レジスト膜
形成条件、現像処理条件及び露光処理条件のうち少なく
とも1つを制御する工程とを具備する。
A substrate processing method according to a second aspect of the present invention forms a resist film on at least a substrate, transfers the substrate on which the resist film is formed to an exposure device, and receives the exposed substrate to perform a development process. In the substrate processing method for forming a desired resist pattern by performing,
(A) a step of creating a function model created based on a plurality of parameters involved in forming the resist pattern; and (b) a resist film forming condition, a development processing condition and an exposure processing condition based on the function model. Controlling at least one of the above.

【0042】[0042]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づき説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0043】図1〜図3は本発明の一実施形態に係る塗
布現像処理装置の全体構成を示す図であって、図1は平
面図、図2及び図3は正面図及び背面図である。
1 to 3 are views showing the overall construction of a coating and developing treatment apparatus according to an embodiment of the present invention. FIG. 1 is a plan view, and FIGS. 2 and 3 are front and rear views. .

【0044】この塗布現像処理装置1は、被処理基板と
して半導体ウェハWをウェハカセットCRで複数枚たと
えば25枚単位で外部から装置1に搬入し又は装置1か
ら搬出したり、ウェハカセットCRに対してウェハWを
搬入・搬出したりするためのカセットステーション10
と、塗布現像工程の中で1枚ずつウェハWに所定の処理
を施す枚葉式の各種処理ユニットを所定位置に多段配置
してなる処理ステーション12と、この処理ステーショ
ン12と隣接して設けられる露光装置100との間でウ
ェハWを受け渡しするためのインターフェース部14と
を一体に接続した構成を有している。
In the coating and developing treatment apparatus 1, a plurality of semiconductor wafers W as substrates to be treated are transferred into or out of the apparatus 1 from the outside in units of a plurality of wafer cassettes CR, for example, 25 wafers. Cassette station 10 for loading and unloading wafers W
Further, a processing station 12 in which various single-wafer processing units that perform a predetermined process on the wafer W one by one in the coating and developing process are arranged in multiple stages at predetermined positions, and is provided adjacent to the processing station 12. The interface unit 14 for transferring the wafer W to and from the exposure apparatus 100 is integrally connected.

【0045】カセットステーション10では、図1に示
すように、カセット載置台20上の突起20aの位置に
複数、例えば5個のウェハカセットCRがそれぞれのウ
ェハ出入口を処理ステーション12側に向けてX方向一
列に載置され、カセット配列方向(X方向)およびウェ
ハカセットCR内に収納されたウェハのウェハ配列方向
(Z方向)に移動可能なウェハ搬送体22が各ウェハカ
セットCRに選択的にアクセスするようになっている。
さらに、このウェハ搬送体22は、θ方向に回転可能に
構成されており、図3に示すように後述する多段構成と
された第3の処理ユニット部G3に属する熱処理系ユニ
ットにもアクセスできるようになっている。
In the cassette station 10, as shown in FIG. 1, a plurality of wafer cassettes CR, for example, five wafer cassettes CR are located at the positions of the protrusions 20a on the cassette mounting table 20, with their respective wafer entrances / outlets facing the processing station 12 side in the X direction. The wafer carriers 22 placed in a row and movable in the cassette arrangement direction (X direction) and in the wafer arrangement direction (Z direction) of the wafers stored in the wafer cassette CR selectively access each wafer cassette CR. It is like this.
Further, the wafer carrier 22 is configured to be rotatable in the θ direction so that it can also access a heat treatment system unit belonging to the third processing unit section G3 having a multi-stage configuration described later as shown in FIG. It has become.

【0046】図1に示すように処理ステーション12
は、装置背面側(図中上方)において、カセットステー
ション10側から第3の処理ユニット部G3、第4の処
理ユニット部G4及び第5の処理ユニット部G5がそれ
ぞれ配置され、これら第3の処理ユニット部G3と第4
の処理ユニット部G4との間には、一実施形態に係る第
1の主ウェハ搬送装置A1が設けられている。この第1
の主ウェハ搬送装置A1は、後述するように、この第1
の主ウェハ搬送体16が第1の処理ユニット部G1、第
3の処理ユニット部G3及び第4の処理ユニット部G4
等に選択的にアクセスできるように設置されている。ま
た、第4の処理ユニット部G4と第5の処理ユニット部
G5との間には第2の主ウェハ搬送装置A2が設けら
れ、第2の主ウェハ搬送装置A2は、第1と同様に、第
2の主ウェハ搬送体17が第2の処理ユニット部G2、
第4の処理ユニット部G4及び第5の処理ユニット部G
5等に選択的にアクセスできるように設置されている。
As shown in FIG. 1, the processing station 12
The third processing unit section G3, the fourth processing unit section G4, and the fifth processing unit section G5 are arranged from the cassette station 10 side on the rear side of the apparatus (upper side in the drawing). Unit part G3 and 4th
The first main wafer transfer apparatus A1 according to the embodiment is provided between the processing unit section G4 and the processing unit section G4. This first
The main wafer transfer device A1 of the
The main wafer carrier 16 of the first processing unit section G1, the third processing unit section G3, and the fourth processing unit section G4
Etc. are installed so that they can be selectively accessed. Further, a second main wafer transfer apparatus A2 is provided between the fourth processing unit section G4 and the fifth processing unit section G5, and the second main wafer transfer apparatus A2 is the same as the first main wafer transfer apparatus A2. The second main wafer carrier 17 is connected to the second processing unit section G2,
Fourth processing unit section G4 and fifth processing unit section G
It is installed to allow selective access to 5th grade.

【0047】また、第1の主ウェハ搬送装置A1の背面
側には熱処理ユニットが設置されており、例えばウェハ
Wを疎水化処理するためのアドヒージョンユニット(A
D)110、ウェハWを加熱する加熱ユニット(HP)
113が図3に示すように下方から順に2段ずつ重ねら
れている。なお、アドヒージョンユニット(AD)はウ
ェハWを温調する機構を更に有する構成としてもよい。
第2の主ウェハ搬送装置A2の背面側には、ウェハWの
エッジ部のみを選択的に露光する周辺露光装置(WE
E)120、ウェハWに塗布されたレジスト膜厚を検査
する膜厚検査装置119及びレジストパターンの線幅を
検査する線幅検査装置118が多段に設けられている。
これら膜厚検査装置119及び線幅検査装置118は、
このように塗布現像処理装置1内に設けなくても装置外
に設けるようにしてよい。また、第2の主ウェハ搬送装
置A2の背面側は、第1の主ウェハ搬送装置A1の背面
側と同様に熱処理ユニット(HP)113が配置構成さ
れる場合もある。
Further, a heat treatment unit is installed on the back side of the first main wafer transfer device A1 and, for example, an adhesion unit (A) for hydrophobicizing the wafer W.
D) 110, a heating unit (HP) for heating the wafer W
As shown in FIG. 3, 113 is superposed in two stages in order from the bottom. The adhesion unit (AD) may be configured to further have a mechanism for controlling the temperature of the wafer W.
On the back side of the second main wafer transfer device A2, there is a peripheral exposure device (WE) that selectively exposes only the edge portion of the wafer W.
E) 120, a film thickness inspection device 119 for inspecting the resist film thickness applied to the wafer W, and a line width inspection device 118 for inspecting the line width of the resist pattern are provided in multiple stages.
The film thickness inspection device 119 and the line width inspection device 118 are
As described above, the coating and developing treatment apparatus 1 may not be provided inside the apparatus but may be provided outside the apparatus. Further, a heat treatment unit (HP) 113 may be arranged on the back side of the second main wafer transfer apparatus A2 as in the back side of the first main wafer transfer apparatus A1.

【0048】図3に示すように、第3の処理ユニット部
G3では、ウェハWを載置台に載せて所定の処理を行う
オーブン型の処理ユニット、例えばウェハWに所定の加
熱処理を施す高温度加熱処理ユニット(BAKE)、ウ
ェハWに精度の良い温度管理化で冷却処理を施す冷却処
理ユニット(CPL)、ウェハ搬送体22から主ウェハ
搬送体16へのウェハWの受け渡し部となるトランジシ
ョンユニット(TRS)、上下2段にそれぞれ受け渡し
部と冷却部とに分かれて配設された受け渡し・冷却処理
ユニット(TCP)が上から順に例えば10段に重ねら
れている。なお、第3の処理ユニット部G3において、
本実施形態では下から3段目はスペアの空間として設け
られている。第4の処理ユニット部G4でも、例えばポ
ストベーキングユニット(POST)、ウェハ受け渡し
部となるトランジションユニット(TRS)、第2の熱的
処理としてレジスト膜形成後のウェハWに加熱処理を施
すプリベーキングユニット(PAB)、同じく第2の熱
的処理としての冷却処理ユニット(CPL)が上から順
に例えば10段に重ねられている。更に第5の処理ユニ
ット部G5でも、例えば、第1の熱的処理として露光後
のウェハWに加熱処理を施すためのポストエクスポージ
ャーベーキングユニット(PEB)、同じく第1の熱的
処理としての冷却処理ユニット(CPL)、ウェハWの
受け渡し部となるトランジションユニット(TRS)が例
えば上から順に10段に重ねられている。
As shown in FIG. 3, in the third processing unit section G3, an oven type processing unit for carrying out a predetermined processing by placing the wafer W on a mounting table, for example, a high temperature for performing a predetermined heating processing on the wafer W A heating processing unit (BAKE), a cooling processing unit (CPL) for performing cooling processing on the wafer W with accurate temperature control, and a transition unit (transfer unit for transferring the wafer W from the wafer carrier 22 to the main wafer carrier 16). TRS), and a transfer / cooling processing unit (TCP), which is separately arranged in the upper and lower two stages of the transfer part and the cooling part, is stacked in order from the top, for example, in ten stages. In the third processing unit section G3,
In this embodiment, the third stage from the bottom is provided as a spare space. Also in the fourth processing unit section G4, for example, a post-baking unit (POST), a transition unit (TRS) that serves as a wafer transfer section, and a pre-baking unit that heats the wafer W after resist film formation as the second thermal processing. Similarly, (PAB) and cooling treatment units (CPL) as the second thermal treatment are stacked in, for example, 10 stages from the top. Further, in the fifth processing unit section G5, for example, a post-exposure baking unit (PEB) for heating the exposed wafer W as the first thermal processing, and a cooling processing as the first thermal processing. A unit (CPL) and a transition unit (TRS) that serves as a transfer portion for the wafer W are stacked in, for example, 10 stages from the top.

【0049】図1において処理ステーション12の装置
正面側(図中下方)には、第1の処理ユニット部G1と
第2の処理ユニット部G2とがY方向に併設されてい
る。この第1の処理ユニット部G1とカセットステーシ
ョン10との間及び第2の処理ユニット部G2とインタ
ーフェース部14との間には、各処理ユニット部G1及
びG2で供給する処理液の温調に使用される液温調ポン
プ24,25がそれぞれ設けられており、更に、この塗
布現像処理装置1外に設けられた図示しない空調器から
の清浄な空気を各処理ユニット部G1〜G5内部に供給
するためのダクト31、32が設けられている。
In FIG. 1, a first processing unit section G1 and a second processing unit section G2 are arranged side by side in the Y direction on the front side (lower side in the figure) of the processing station 12. Used between the first processing unit section G1 and the cassette station 10 and between the second processing unit section G2 and the interface section 14 for temperature control of the processing liquid supplied by each processing unit section G1 and G2. Liquid temperature control pumps 24 and 25 are provided respectively, and further, clean air from an air conditioner (not shown) provided outside the coating and developing treatment apparatus 1 is supplied into each of the processing unit sections G1 to G5. Ducts 31 and 32 are provided.

【0050】図2に示すように、第1の処理ユニット部
G1では、カップCP内でウェハWをスピンチャックに
載せて所定の処理を行う5台のスピナ型処理ユニット、
例えば、レジスト膜形成部としてのレジスト塗布処理ユ
ニット(COT)が3段及び露光時の光の反射を防止す
るために反射防止膜を形成するボトムコーティングユニ
ット(BARC)が2段、下方から順に5段に重ねられ
ている。また第2の処理ユニット部G2でも同様に、5
台のスピナ型処理ユニット、例えば現像処理部としての
現像処理ユニット(DEV)が5段に重ねられている。
レジスト塗布処理ユニット(COT)ではレジスト液の
排液が機構的にもメンテナンスの上でも面倒であること
から、このように下段に配置するのが好ましい。しか
し、必要に応じて上段に配置することも可能である。
As shown in FIG. 2, in the first processing unit section G1, five spinner type processing units for placing the wafer W on the spin chuck in the cup CP and performing a predetermined process,
For example, a resist coating unit (COT) as a resist film forming unit has three stages, and a bottom coating unit (BARC) for forming an antireflection film to prevent reflection of light at the time of exposure has two stages. It is stacked in columns. Similarly, in the second processing unit section G2, 5
A spinner type processing unit, for example, a development processing unit (DEV) as a development processing unit is stacked in five stages.
In the resist coating processing unit (COT), draining of the resist solution is troublesome both mechanically and in terms of maintenance. Therefore, it is preferable to arrange the resist solution in the lower stage. However, it is also possible to arrange them in the upper stage if necessary.

【0051】また、第1及び第2の処理ユニット部G1
及びG2の最下段には、各処理ユニット部G1及びG2
に上述した所定の処理液を供給するケミカル室(CH
M)26,27がそれぞれ設けられている。
Also, the first and second processing unit sections G1
At the bottom of G2 and G2, there are processing unit sections G1 and G2.
The chemical chamber (CH
M) 26 and 27 are provided respectively.

【0052】更に、処理ステーション12には、この処
理ステーション12内の温度及び気圧を測定する例えば
4つの温度・気圧センサSa,Sb,Sc,Sdが備え
られている。この4つの温度・気圧センサSa,Sb,
Sc,Sdによる測定結果の例えば平均値を採ることに
より、より高精度な温度及び気圧の管理を行うことがで
きる。
Further, the processing station 12 is provided with, for example, four temperature / atmospheric pressure sensors Sa, Sb, Sc, Sd for measuring the temperature and atmospheric pressure inside the processing station 12. These four temperature / pressure sensors Sa, Sb,
By taking, for example, the average value of the measurement results of Sc and Sd, it is possible to manage the temperature and atmospheric pressure with higher accuracy.

【0053】インターフェース部14の正面部には可搬
性のピックアップカセットCRと定置型のバッファカセ
ットBRが2段に配置され、中央部にはウェハ搬送体2
7が設けられている。このウェハ搬送体27は、X,Z
方向に移動して両カセットCR,BRにアクセスするよ
うになっている。また、ウェハ搬送体27は、θ方向に
回転可能に構成され、第5の処理ユニット部G5にもア
クセスできるようになっている。更に、図3に示すよう
にインターフェース部14の背面部には、高精度冷却処
理ユニット(CPL)が複数設けられ、例えば上下2段
とされている。ウェハ搬送体27はこの冷却処理ユニッ
ト(CPL)にもアクセス可能になっている。
A portable pickup cassette CR and a stationary buffer cassette BR are arranged in two stages on the front surface of the interface section 14, and the wafer carrier 2 is arranged in the central portion.
7 is provided. This wafer carrier 27 is composed of X, Z
By moving in the direction, both cassettes CR and BR can be accessed. Further, the wafer carrier 27 is configured to be rotatable in the θ direction so that it can also access the fifth processing unit section G5. Further, as shown in FIG. 3, a plurality of high-precision cooling processing units (CPL) are provided on the back surface of the interface section 14, for example, two upper and lower stages. The wafer transfer body 27 can also access this cooling processing unit (CPL).

【0054】図4は本発明の一実施形態に係る第1の主
ウェハ搬送装置A1を示す斜視図である。なお、第2の
主ウェハ搬送装置A2は第1の主ウェハ搬送装置A1と
同一であるのでその説明を省略する。
FIG. 4 is a perspective view showing a first main wafer transfer device A1 according to an embodiment of the present invention. Since the second main wafer transfer device A2 is the same as the first main wafer transfer device A1, its description is omitted.

【0055】図1に示すように、主ウェハ搬送装置A1
は筐体41に囲繞されており、パーティクルの侵入を防
止している。図4において説明をわかりやすくするた
め、筐体41の図示を省略している。
As shown in FIG. 1, the main wafer transfer device A1
Is surrounded by the housing 41 to prevent particles from entering. The housing 41 is not shown in FIG. 4 for the sake of clarity.

【0056】図4に示すように、この主ウェハ搬送装置
A1の両端にはポール33が垂設されており、主ウェハ
搬送体16(17)がこのポール33に沿って垂直方向
(Z方向)に移動可能に配置されている。主ウェハ搬送
体16における搬送基台55にはウェハWを保持する3
つのピンセット7a〜7cが備えられており、これらピ
ンセット7a〜7cは搬送基台55に内蔵された図示し
ない駆動機構により、水平方向に移動可能に構成されて
いる。搬送基台55の下部には、この搬送基台55を支
持する支持体45が、θ方向に回転可能な回転部材46
を介して接続されている。これにより、ウェハ搬送体1
6はθ方向に回転可能となっている。支持体45にはフ
ランジ部45aが形成され、このフランジ部45aがポ
ール33に設けられた溝33aに摺動可能に係合してお
り、このポール33に内蔵されたベルト駆動機構により
スライド可能に設けられている。これにより、主ウェハ
搬送体16がこのポール33に沿って垂直方向に移動可
能となっている。
As shown in FIG. 4, poles 33 are vertically provided at both ends of the main wafer transfer device A1, and the main wafer transfer body 16 (17) extends vertically (Z direction) along the poles 33. It is arranged to be movable. The wafer W is held on the carrier base 55 of the main wafer carrier 16 3
Two tweezers 7a to 7c are provided, and these tweezers 7a to 7c are configured to be movable in the horizontal direction by a drive mechanism (not shown) built in the transport base 55. Below the transport base 55, a support member 45 that supports the transport base 55 is provided with a rotating member 46 that is rotatable in the θ direction.
Connected through. As a result, the wafer carrier 1
6 is rotatable in the θ direction. A flange portion 45a is formed on the support body 45, and the flange portion 45a is slidably engaged with a groove 33a provided in the pole 33, and is slidable by a belt drive mechanism incorporated in the pole 33. It is provided. As a result, the main wafer carrier 16 can move vertically along the pole 33.

【0057】なお、主ウェハ搬送装置A1の底部には、
この搬送装置A1内部の気圧及び温湿度をコントロール
するファン36が例えば4つ設けられている。
At the bottom of the main wafer transfer device A1,
For example, four fans 36 for controlling the atmospheric pressure and temperature / humidity inside the transport device A1 are provided.

【0058】図5は、この塗布現像処理装置1の清浄空
気の流れを示している。図5において、カセットステー
ション10,処理ステーション12およびインターフェ
ース部14の上方にはエア供給室10a,12a,14
aが設けられており、エア供給室10a,12a,14
aの下面に防塵機能付きフィルタ例えばULPAフィル
タ101,102,103が取り付けられている。各エ
ア供給室のULPAフィルタ101,102,103よ
り清浄な空気がダウンフローで各部10,12,14に
供給され、これらエア供給室から処理ユニットへダウン
フローで供給されるようになっている。このダウンフロ
ーの空気は上述したダクト31及び32から矢印方向
(上向き)に供給される。
FIG. 5 shows the flow of clean air in the coating and developing treatment apparatus 1. In FIG. 5, air supply chambers 10a, 12a, 14 are provided above the cassette station 10, the processing station 12, and the interface unit 14.
a is provided, and the air supply chambers 10a, 12a, 14 are provided.
Filters with a dustproof function, for example, ULPA filters 101, 102, 103 are attached to the lower surface of a. Clean air is supplied from the ULPA filters 101, 102, and 103 of each air supply chamber to each unit 10, 12, and 14 by downflow, and is supplied from these air supply chambers to the processing unit by downflow. The downflow air is supplied from the ducts 31 and 32 described above in the arrow direction (upward).

【0059】また、液供給系ユニット部(G1、G2)
のそれぞれ各ユニット全てにおいてこれらの上方にそれ
ぞれファン・フィルタユニットFが取り付けられ、それ
ぞれ気圧を計測する気圧センサS1が設けられている。
このファン・フィルタユニットFは、例えばULPAフ
ィルタと図示しない小型のファンとを有している。一
方、第3〜第5の処理ユニット部G3〜G5における各
ユニット、第1、第2の主ウェハ搬送装置A1,A2に
も図示しないが同様のセンサが設けられている。
Further, the liquid supply system unit (G1, G2)
In each of the respective units, a fan / filter unit F is attached above them, and an atmospheric pressure sensor S1 for measuring the atmospheric pressure is provided.
The fan / filter unit F has, for example, a ULPA filter and a small fan (not shown). On the other hand, each unit in the third to fifth processing unit sections G3 to G5, and the first and second main wafer transfer devices A1 and A2 are also provided with similar sensors (not shown).

【0060】図6及び図7は、本発明の一実施形態に係
るレジスト膜形成部としてのレジスト塗布処理ユニット
(COT)を示す平面図及び断面図である。
FIG. 6 and FIG. 7 are a plan view and a sectional view showing a resist coating unit (COT) as a resist film forming portion according to an embodiment of the present invention.

【0061】このユニットでは、前述したように筐体4
1'の上方にファン・フィルタユニットFが取り付けら
れており、下方においては筐体41'のY方向の幅より
小さいユニット底板151の中央付近に環状のカップC
Pが配設され、その内側にスピンチャック142が配置
されている。このスピンチャック142は真空吸着によ
ってウェハWを固定保持した状態で、駆動モータ143
の回転駆動力で回転するように構成されている。駆動モ
ータ143は回転数コントローラ34の制御によりその
回転数が制御されるようになっている。
In this unit, as described above, the housing 4
A fan / filter unit F is attached above 1 ', and an annular cup C is provided near the center of a unit bottom plate 151 below the width of the casing 41' in the Y direction.
P is arranged, and the spin chuck 142 is arranged inside thereof. The spin chuck 142 holds the wafer W fixed by vacuum suction, and drives the drive motor 143.
It is configured to rotate by the rotational driving force of. The rotation speed of the drive motor 143 is controlled by the rotation speed controller 34.

【0062】カップCPの中には、ウェハWを受け渡し
する際のピン148が駆動装置147により昇降可能に
設けられている。これにより、開閉可能に設けられたシ
ャッタ43が開いている間に、開口部41'aを介して
ピンセット7aとの間でウェハの受け渡しが可能とな
る。またカップCP底部には、廃液用のドレイン口14
5が設けられている。このドレイン口145に廃液管1
41が接続され、この廃液管141はユニット底板15
1と筐体41'との間の空間Nを利用して下方の図示し
ない廃液口へ通じている。
A pin 148 for transferring the wafer W is provided in the cup CP so that it can be moved up and down by a driving device 147. As a result, the wafer can be delivered to and from the tweezers 7a through the opening 41'a while the shutter 43 that can be opened and closed is open. A drain port 14 for waste liquid is provided on the bottom of the cup CP.
5 are provided. The drain pipe 1 is connected to the drain port 145.
41 is connected, and the waste liquid pipe 141 is connected to the unit bottom plate 15
The space N between 1 and the housing 41 'is used to communicate with a waste liquid outlet (not shown) below.

【0063】図6に示すように、ウェハWの表面にレジ
ストを供給するためのノズル135は、供給管134を
介してケミカル室(CHM)26(図2)内の液供給機
構(図示せず)に接続されている。ノズル135は、カ
ップCPの外側に配設されたノズル待機部146でノズ
ルスキャンアーム136の先端部に着脱可能に取り付け
られ、スピンチャック142の上方に設定された所定の
レジスト吐出位置まで移送されるようになっている。ノ
ズルスキャンアーム136は、ユニット底板151の上
に一方向(Y方向)に敷設されたガイドレール144上
で水平移動可能な垂直支持部材149の上端部に取り付
けられており、図示しないY方向駆動機構によって垂直
支持部材149と一体にY方向で移動するようになって
いる。
As shown in FIG. 6, the nozzle 135 for supplying the resist to the surface of the wafer W has a liquid supply mechanism (not shown) in the chemical chamber (CHM) 26 (FIG. 2) via the supply pipe 134. )It is connected to the. The nozzle 135 is detachably attached to the tip of the nozzle scan arm 136 by a nozzle standby portion 146 arranged outside the cup CP, and is transferred to a predetermined resist discharge position set above the spin chuck 142. It is like this. The nozzle scan arm 136 is attached to the upper end of a vertical support member 149 that is horizontally movable on a guide rail 144 that is laid in one direction (Y direction) on the unit bottom plate 151, and a Y-direction drive mechanism (not shown). By this, it moves in the Y direction integrally with the vertical support member 149.

【0064】ノズルスキャンアーム136は、ノズル待
機部146でノズル135をレジストの種類に応じて選
択的に取り付けるためにY方向と直角なX方向にも移動
可能であり、図示しないX方向駆動機構によってX方向
にも移動するようになっている。ここで、レジストの種
類については、例えばレジストの濃度や粘度等の相違に
より種類が異なる。
The nozzle scan arm 136 is also movable in the X direction perpendicular to the Y direction in order to selectively attach the nozzle 135 in the nozzle standby portion 146 according to the type of resist, and is driven by an X direction drive mechanism (not shown). It also moves in the X direction. Here, the types of resists differ depending on, for example, the concentration and viscosity of the resist.

【0065】更にカップCPとノズル待機部146との
間には、ドレインカップ138が設けられており、この
位置においてウェハWに対するレジストの供給に先立ち
ノズル135の洗浄が行われるようになっている。
Further, a drain cup 138 is provided between the cup CP and the nozzle standby portion 146, and the nozzle 135 is cleaned at this position before the resist is supplied to the wafer W.

【0066】ガイドレール144上には、上記したノズ
ルスキャンアーム136を支持する垂直支持部材149
だけでなく、リンスノズルスキャンアーム139を支持
しY方向に移動可能な垂直支持部材も設けられている。
リンスノズルスキャンアーム139の先端部にはサイド
リンス用のリンスノズル140が取り付けられている。
Y方向駆動機構(図示せず)によってリンスノズルスキ
ャンアーム139及びリンスノズル140は、カップC
Pの側方に設定されたノズル待機位置と、スピンチャッ
ク142に載置されているウェハWの周縁部真上に設定
されたリンス液吐出位置との間で移動するようになって
いる。
On the guide rail 144, a vertical support member 149 that supports the nozzle scan arm 136 described above.
In addition, a vertical support member that supports the rinse nozzle scan arm 139 and is movable in the Y direction is also provided.
A rinse nozzle 140 for side rinse is attached to the tip of the rinse nozzle scan arm 139.
The rinse nozzle scan arm 139 and the rinse nozzle 140 are connected to the cup C by a Y-direction drive mechanism (not shown).
It moves between the nozzle standby position set to the side of P and the rinse liquid discharge position set right above the peripheral edge of the wafer W placed on the spin chuck 142.

【0067】このレジスト塗布処理ユニット(COT)
内には、前述したように気圧p[hPa]を計測する気圧
センサS1が設けられており、また、カップの温度q
[℃]を計測するカップ温度センサS2及びユニット内の
湿度r[%]を計測する湿度センサS3が設けられている
(図15参照)。
This resist coating processing unit (COT)
As described above, the atmospheric pressure sensor S1 for measuring the atmospheric pressure p [hPa] is provided therein, and the temperature q of the cup is
A cup temperature sensor S2 for measuring [° C.] and a humidity sensor S3 for measuring the humidity r [%] in the unit are provided.
(See Figure 15).

【0068】図8は、本発明の一実施形態に係る現像処
理ユニット(DEV)を示す断面図である。この現像処
理ユニット(DEV)は、上記レジスト塗布処理ユニッ
ト(COT)と類似の構成を有しているので、図8にお
いて、上記レジスト塗布処理ユニット(COT)におけ
る構成と同一のものについては同一の符号を付すものと
し、その説明を省略する。
FIG. 8 is a sectional view showing a development processing unit (DEV) according to one embodiment of the present invention. Since this developing processing unit (DEV) has a similar configuration to the resist coating processing unit (COT), the same components as those in the resist coating processing unit (COT) are the same in FIG. The reference numerals will be given and the description thereof will be omitted.

【0069】ウェハWの表面に現像液を供給するための
ノズル153は、ウェハWの直径とほぼ同一長さを有し
ており、図示しないが現像液を吐出する孔が複数形成さ
れている。あるいはスリット状の吐出口が形成されてい
るものノズルでもよい。また、図示しないリンスノズル
もウェハW上へ移動可能に設けられている。
The nozzle 153 for supplying the developing solution to the surface of the wafer W has substantially the same length as the diameter of the wafer W, and a plurality of holes for ejecting the developing solution (not shown) are formed. Alternatively, a nozzle having a slit-shaped discharge port may be used. A rinse nozzle (not shown) is also provided so as to be movable on the wafer W.

【0070】図9及び図10は、本発明の一実施形態に
係り、ウェハWに熱的処理を施すためのプリベーキング
ユニット(PAB)、ポストエクスポージャーベーキン
グユニット(PEB)の平面図及び断面図である。これ
ら各ベーキングユニットは処理温度が相違するだけであ
る。
FIGS. 9 and 10 are plan and cross-sectional views of a pre-baking unit (PAB) and a post-exposure baking unit (PEB) for thermally treating a wafer W according to an embodiment of the present invention. is there. Each of these baking units only differs in processing temperature.

【0071】図9に示すように、これらのユニットは筐
体75に囲繞されており、処理室30内において背面側
には、温度コントローラ132による制御の下、ウェハ
Wを載置させて例えば100℃前後で加熱処理するため
の加熱板86が設けられ、正面側には、ウェハWを載置
させて温調する温調プレート71が設けられている。加
熱板86は支持体88に支持されており、この支持体8
8の下方部からウェハWを支持するための昇降ピン85
が昇降シリンダ82により昇降可能に設けられている。
また、加熱板86の上部には、加熱処理の際に加熱板8
6を覆う図示しないカバー部材が配置されている。
As shown in FIG. 9, these units are surrounded by a casing 75, and the wafer W is placed on the back side in the processing chamber 30 under the control of the temperature controller 132, for example, 100. A heating plate 86 for performing a heat treatment at a temperature of around 0 ° C. is provided, and a temperature control plate 71 for mounting the wafer W and controlling the temperature is provided on the front side. The heating plate 86 is supported by a support 88, and the support 8
Elevating pins 85 for supporting the wafer W from below 8
Are provided so that they can be moved up and down by a lifting cylinder 82.
Further, the heating plate 8 is provided above the heating plate 86 during the heat treatment.
A cover member (not shown) that covers 6 is arranged.

【0072】温調プレート71の温度調整機構としては
例えば冷却水やペルチェ素子等を使用してウェハWの温
度を所定の温度、例えば40℃前後に調整して温度制御
が行われるようになっている。この温調プレート71
は、図9に示すように切欠き71aが形成されており、
この温調プレート71の下方に埋没している昇降ピン8
4が、昇降シリンダ81によって温調プレート表面から
出没可能になっている。また、この温調プレート71に
は、例えばモータ79aによりレール77に沿って移動
可能となっており、これにより、ウェハの温調を行いな
がら加熱板86に対してウェハの受け渡しが行われるよ
うになっている。
As a temperature adjusting mechanism of the temperature adjusting plate 71, for example, cooling water, a Peltier element, or the like is used to adjust the temperature of the wafer W to a predetermined temperature, for example, about 40 ° C. to perform temperature control. There is. This temperature control plate 71
Has a notch 71a as shown in FIG.
Lifting pin 8 buried under the temperature control plate 71
4 can be retracted from the surface of the temperature control plate by the lifting cylinder 81. Further, the temperature adjusting plate 71 can be moved along the rail 77 by, for example, a motor 79a, so that the wafer can be transferred to the heating plate 86 while the temperature of the wafer is adjusted. Has become.

【0073】また、このプリベーキングユニット(PA
B)、ポストエクスポージャーベーキングユニット(P
EB)には、気圧コントロールのためのエアの流路75
cが形成されており、この流路75cからのエアはファ
ン87aを介して処理室30に流入されるようになって
いる。また、処理室30内のエアは両壁面に設けられた
ファン87bにより排気口75dから排気されるように
なっている。
The prebaking unit (PA
B), post-exposure baking unit (P
EB) has an air flow path 75 for controlling the atmospheric pressure.
c is formed, and the air from the flow path 75c is made to flow into the processing chamber 30 via the fan 87a. Further, the air inside the processing chamber 30 is exhausted from the exhaust port 75d by the fans 87b provided on both wall surfaces.

【0074】更にこの筐体75の温調プレート側71の
一方の側面部分には、例えば第4の処理ユニット部G4
に関しては、第1の主ウェハ搬送装置A1との間でウェ
ハWの受け渡しを行うために、開口部75aが設けられ
ており、他方の側面部分には、第2の主ウェハ搬送装置
A2側の開口部に対向するように開口部75bが設けら
れている。これら開口部75a、75bにはそれぞれ図
示しない駆動部により開閉自在とされたシャッタ76
a、76bが設けられている。
Further, for example, a fourth processing unit section G4 is provided on one side surface portion of the temperature control plate side 71 of the casing 75.
With regard to the above, an opening 75a is provided in order to transfer the wafer W to and from the first main wafer transfer device A1, and the other side surface part of the second main wafer transfer device A2 side is provided. An opening 75b is provided so as to face the opening. A shutter 76 that can be opened and closed by a drive unit (not shown) is provided in each of the openings 75a and 75b.
a and 76b are provided.

【0075】なお、冷却処理ユニット(CPL)は、図
示しないが例えばウェハWを載置させ、各加熱処理が施
されたウェハに対し23℃前後で冷却処理を施す冷却板
を有している。冷却機構としてはペルチェ素子等を用い
ている。
Although not shown, the cooling processing unit (CPL) has, for example, a cooling plate on which a wafer W is placed and which is subjected to cooling processing at about 23 ° C. for each heat-treated wafer. A Peltier element or the like is used as the cooling mechanism.

【0076】図11は、塗布現像処理装置1を制御する
制御系を示す構成図である。塗布現像処理装置1には、
既述のレジスト塗布処理ユニット(COT)、現像処理
ユニット(DEV)、プリベーキングユニット(PA
B)、ポストエクスポージャーベーキングユニット(P
EB)及びセンサSa〜Sdがバス5に接続されてい
る。図示は省略するが、ポストベーキングユニット(P
OST)や冷却処理ユニット(CPL)等の他のユニッ
ト全て同様にバス5に接続されている。
FIG. 11 is a block diagram showing a control system for controlling the coating and developing treatment apparatus 1. In the coating and developing treatment apparatus 1,
The resist coating processing unit (COT), development processing unit (DEV), pre-baking unit (PA) described above.
B), post-exposure baking unit (P
EB) and the sensors Sa to Sd are connected to the bus 5. Although not shown, the post baking unit (P
All other units such as the OST) and the cooling processing unit (CPL) are similarly connected to the bus 5.

【0077】またバス5には制御部35が接続され、こ
の制御部35には、例えば各センサ計測データ格納部6
1、ウェハデータ格納部62、プロセスレシピデータ格
納部63、線幅モデル格納部64、膜厚モデル格納部6
5、現像時間−線幅モデル格納部28、回転数−膜厚モ
デル格納部29がそれぞれ接続されている。
A control unit 35 is connected to the bus 5. The control unit 35 has, for example, each sensor measurement data storage unit 6.
1, wafer data storage unit 62, process recipe data storage unit 63, line width model storage unit 64, film thickness model storage unit 6
5, a development time-line width model storage unit 28, and a rotation speed-film thickness model storage unit 29 are connected to each other.

【0078】各センサ計測データ格納部61は、上記レ
ジスト塗布処理ユニット(COT)内におけるセンサS
1〜S3、またセンサSa〜Sdによる計測結果を記憶
する。ウェハデータ格納部62は、例えばウェハ1枚ご
とに付与された識別子を記憶し、これらウェハが塗布現
像処理装置1内においていずれのユニットにあるか、ま
た、どのような処理がどれだけの時間で行われたかをウ
ェハごとに記憶する。この識別子は、例えばウェハカセ
ットCRに多段に収容されたウェハ順、例えばカセット
CR内の上から順に付すようにすることができる。プロ
セスレシピデータ格納部63はホストが要求した処理プ
ロセスを記憶する。線幅モデル格納部64は、所望のレ
ジストパターンの線幅を得るために収集された複数のデ
ータを数式にして記憶している。膜厚モデル格納部65
も同様に所望のレジスト膜厚を得るために収集された複
数のデータを数式にして記憶している。現像時間−線幅
モデル格納部28は、現像時間とパターンの線幅との相
関関係を例えば数式にして記憶している。回転数−膜厚
モデル格納部29も同様に、レジスト膜形成時における
ウェハの回転数とレジスト膜厚との相関関係を例えば数
式にして記憶している。
Each sensor measurement data storage unit 61 has a sensor S in the resist coating processing unit (COT).
1 to S3 and the measurement results by the sensors Sa to Sd are stored. The wafer data storage unit 62 stores, for example, an identifier given to each wafer, which unit is in the coating and developing treatment apparatus 1, and what kind of treatment is performed and how long. It is stored for each wafer whether it has been performed. This identifier can be attached, for example, in the order of wafers stored in the wafer cassette CR in multiple stages, for example, from the top in the cassette CR. The process recipe data storage unit 63 stores the processing process requested by the host. The line width model storage unit 64 stores a plurality of data collected in order to obtain the line width of a desired resist pattern as a mathematical expression. Film thickness model storage unit 65
Similarly, a plurality of data collected in order to obtain a desired resist film thickness are stored as mathematical expressions. The development time-line width model storage unit 28 stores the correlation between the development time and the line width of the pattern, for example, as a mathematical expression. Similarly, the rotation speed-film thickness model storage unit 29 also stores the correlation between the rotation speed of the wafer and the resist film thickness when the resist film is formed, for example, as a mathematical expression.

【0079】次に、以上説明した塗布現像処理装置1の
一連の処理工程について、図12に示すフローを参照し
ながら説明する。
Next, a series of processing steps of the coating and developing processing apparatus 1 described above will be described with reference to the flow shown in FIG.

【0080】先ず、カセットステーション10におい
て、ウェハ搬送体22がカセット載置台20上の処理前
のウェハWを収容しているカセットCRにアクセスし
て、そのカセットCRから1枚のウェハWを取り出す。
そして、次にウェハWは、受け渡し・冷却処理ユニット
(TCP)を介して第1の主搬送装置A1に受け渡さ
れ、ボトムコーティングユニット(BARC)へ搬送さ
れる。そしてここで、露光時においてウェハからの露光
光の反射を防止するために反射防止膜が形成される(ス
テップ1)。次に、ウェハWは、第3の処理ユニット部
G3におけるベーキング処理ユニットに搬送され、例え
ば120℃で所定の加熱処理が行われ(ステップ2)、
冷却処理ユニット(CPL)で所定の冷却処理が行われ
た後(ステップ3)、ウェハWは、レジスト塗布処理ユ
ニット(COT)において、所望のレジスト膜が形成さ
れる(ステップ4)。
First, in the cassette station 10, the wafer carrier 22 accesses the cassette CR which contains the unprocessed wafer W on the cassette mounting table 20, and takes out one wafer W from the cassette CR.
Then, the wafer W is transferred to the first main transfer device A1 via the transfer / cooling processing unit (TCP) and transferred to the bottom coating unit (BARC). Then, here, an antireflection film is formed to prevent reflection of exposure light from the wafer during exposure (step 1). Next, the wafer W is transferred to the baking processing unit in the third processing unit section G3 and subjected to a predetermined heat treatment at, for example, 120 ° C. (step 2),
After a predetermined cooling process is performed in the cooling process unit (CPL) (step 3), a desired resist film is formed on the wafer W in the resist coating process unit (COT) (step 4).

【0081】このレジスト塗布処理ユニット(COT)
では、ウェハWがカップCPの直上位置まで搬送されて
くると、先ず、ピン148が上昇してウェハWを受け取
った後下降して、ウェハWはスピンチャック142上に
載置されて真空吸着される。そしてノズル待機部に待機
していたノズル135がウェハWの中心位置の上方まで
移動する。そしてウェハW中心に所定のレジスト液の吐
出が行われた後に、駆動モータ143により例えば10
0rpm〜4000rpmで回転させて、その遠心力で
レジスト液をウェハW全面に拡散させることによりレジ
スト膜の塗布が完了する。
This resist coating unit (COT)
Then, when the wafer W is conveyed to a position directly above the cup CP, first, the pin 148 moves up to receive the wafer W and then moves down, and the wafer W is placed on the spin chuck 142 and vacuum sucked. It Then, the nozzle 135 waiting in the nozzle waiting portion moves to above the center position of the wafer W. Then, after the predetermined resist solution is discharged to the center of the wafer W, the drive motor 143 causes, for example, 10
The coating of the resist film is completed by rotating at 0 rpm to 4000 rpm and diffusing the resist liquid over the entire surface of the wafer W by the centrifugal force.

【0082】このレジスト膜形成時におけるウェハWの
回転数とレジスト膜厚との関係には相関があり、例えば
図16に示すように、回転数が大きいほど膜厚が小さく
なるような関係にある。
There is a correlation between the number of revolutions of the wafer W and the resist film thickness at the time of forming the resist film, and for example, as shown in FIG. 16, the film thickness becomes smaller as the number of revolutions increases. .

【0083】レジスト膜が形成されると、第1の主搬送
装置A1によりウェハWはプリベーキングユニット(P
AB)に搬送される。ここでは先ず、図9に示した温調
プレート71にウェハWが載置され、ウェハWは温調さ
れながら加熱板86側へ移動される。そしてウェハWは
加熱板86に載置され、例えば100℃前後で所定の加
熱処理が行われる。この加熱処理が終了すると、再び温
調プレート71が加熱板86側にアクセスしてウェハW
が温調プレート71に受け渡され、温調プレート71は
図9に示すような元の位置まで移動し、第1の主搬送装
置A1により取り出されるまでウェハWは待機する(ス
テップ5)。この加熱板86による加熱処理が終了して
から第1の主搬送装置A1により取り出されるまでの時
間を、プリベーキングユニット(PAB)における待機
時間y[秒]とする。この待機時間yは、本実施形態に係
る塗布現像処理装置1の枚葉処理の下においては、ウェ
ハWごとに異なる値となるため、それぞれ識別子が付さ
れたウェハごとに、ウェハデータ格納部62に逐次記憶
される。
When the resist film is formed, the wafer W is moved to the pre-baking unit (P) by the first main carrier A1.
It is transported to AB). Here, first, the wafer W is placed on the temperature control plate 71 shown in FIG. 9, and the wafer W is moved to the heating plate 86 side while the temperature is controlled. Then, the wafer W is placed on the heating plate 86, and a predetermined heat treatment is performed at about 100 ° C., for example. When this heat treatment is completed, the temperature control plate 71 again accesses the heating plate 86 side to access the wafer W.
Are transferred to the temperature control plate 71, the temperature control plate 71 moves to the original position as shown in FIG. 9, and the wafer W waits until it is taken out by the first main carrier A1 (step 5). The waiting time y [seconds] in the prebaking unit (PAB) is the time from the end of the heating process by the heating plate 86 to the removal by the first main transfer device A1. Since the waiting time y has a different value for each wafer W under the single-wafer processing of the coating and developing treatment apparatus 1 according to the present embodiment, the wafer data storage unit 62 is provided for each wafer with an identifier. Are sequentially stored in.

【0084】次に、ウェハWは冷却処理ユニット(CP
L)で所定の温度で冷却処理される(ステップ6)。こ
の後、ウェハWは第2の主搬送装置A2により取り出さ
れ、膜厚検査装置119へ搬送され、所定のレジスト膜
厚の測定が行われる場合もある。そしてウェハWは、第
5の処理ユニット部G5におけるトランジションユニッ
ト(TRS)及びインターフェース部14を介して露光装
置100に受け渡されここで露光処理される(ステップ
7)。
Next, the wafer W is cooled by the cooling processing unit (CP
L) is cooled at a predetermined temperature (step 6). After that, the wafer W may be taken out by the second main transfer device A2 and transferred to the film thickness inspection device 119 to measure a predetermined resist film thickness. Then, the wafer W is transferred to the exposure apparatus 100 via the transition unit (TRS) in the fifth processing unit section G5 and the interface section 14 and is subjected to the exposure processing there (step 7).

【0085】次に、ウェハWはインターフェース部14
及び第5の処理ユニット部G5におけるトランジション
ユニット(TRS)を介して第2の主搬送装置A2に受け
渡された後、ポストエクスポージャーベーキングユニッ
ト(PEB)に搬送される。露光処理終了後、ウェハW
はインターフェース部14において一旦バッファカセッ
トBRに収容される場合もある。
Next, the wafer W has the interface section 14
Further, after being transferred to the second main transfer device A2 via the transition unit (TRS) in the fifth processing unit section G5, it is transferred to the post-exposure baking unit (PEB). After the exposure process, the wafer W
May be temporarily stored in the buffer cassette BR at the interface unit 14.

【0086】ポストエクスポージャーベーキングユニッ
ト(PEB)では、上記プリベーキングユニット(PA
B)における動作と同一の動作により所定の加熱処理及
び温調処理が行われる(ステップ8)。ここで、露光処
理終了後からポストエクスポージャーベーキングユニッ
ト(PEB)に搬入されて加熱処理が開始されるまでの
時間をx[秒]とする。この時間xは、本実施形態に係る
塗布現像処理装置1の枚葉処理の下においては、ウェハ
Wごとに異なる値となるため、それぞれ識別子が付され
たウェハごとに、ウェハデータ格納部62に逐次記憶さ
れる。
In the post-exposure baking unit (PEB), the pre-baking unit (PA
Predetermined heating processing and temperature control processing are performed by the same operation as that in B) (step 8). Here, the time from the end of the exposure process to the loading into the post-exposure baking unit (PEB) and the start of the heating process is x [seconds]. Since the time x has a different value for each wafer W under the single-wafer processing of the coating and developing treatment apparatus 1 according to the present embodiment, it is stored in the wafer data storage unit 62 for each wafer to which an identifier is attached. Sequentially stored.

【0087】次に、ウェハWは現像処理ユニット(DE
V)に搬送され現像処理が行われる(ステップ9)。この
現像処理ユニット(DEV)では、ウェハWがカップC
Pの直上位置まで搬送されてくると、まず、ピン148
が上昇してウェハWを受け取った後下降して、ウェハW
はスピンチャック142上に載置されて真空吸着され
る。そしてノズル待機部に待機していたノズル135が
ウェハWの周辺位置の上方まで移動する。続いて駆動モ
ータ143によりウェハWが例えば10rpm〜100
rpmで回転し、そしてノズル135はウェハW周辺か
らY方向に移動しながら、回転の遠心力により所定の現
像液の塗布が行われ、所定時間だけ放置することにより
現像処理を進行させる。この現像処理における現像時間
tと線幅との関係には相関があり、例えば図14に示す
ように、現像時間が長いほど線幅が小さくなるような関
係にある。その後、ウェハ上にリンス液を供給し現像液
を洗い流し、ウェハを回転させることにより振り切り乾
燥処理を行う。
Next, the wafer W is processed by the development processing unit (DE
V) and the developing process is performed (step 9). In this development processing unit (DEV), the wafer W is cup C
When it is conveyed to the position directly above P, first, the pin 148
Rises to receive the wafer W, and then descends to receive the wafer W.
Is placed on the spin chuck 142 and vacuum-adsorbed. Then, the nozzle 135 waiting in the nozzle waiting portion moves to above the peripheral position of the wafer W. Then, the drive motor 143 moves the wafer W to, for example, 10 rpm to 100 rpm.
While rotating at rpm, and while the nozzle 135 moves from the periphery of the wafer W in the Y direction, a predetermined developing solution is applied by the centrifugal force of rotation and left for a predetermined time to proceed with the developing process. There is a correlation between the developing time t and the line width in this developing process, and for example, as shown in FIG. 14, the line width becomes smaller as the developing time becomes longer. After that, a rinse liquid is supplied onto the wafer to wash away the developer, and the wafer is rotated to shake off and dry.

【0088】次に、ウェハWは第2の主搬送装置A2に
より取り出され、第4の処理ユニット部G4におけるト
ランジションユニット(TRS)、第1の主搬送装置A
1、第3の処理ユニット部におけるトランジションユニ
ット(TRS)及びウェハ搬送体22を介してカセットス
テーション10におけるウェハカセットCRに戻され
る。
Next, the wafer W is taken out by the second main transfer device A2, and the transition unit (TRS) in the fourth processing unit section G4 and the first main transfer device A2.
The wafer is returned to the wafer cassette CR in the cassette station 10 through the first and third transition unit (TRS) units and the wafer carrier 22.

【0089】なお、現像処理の後、ポストベーキングユ
ニット(POST)により所定の加熱処理が行われる場
合もある。また、現像処理の後、線幅検査装置118に
おいて線幅の検査を行う場合もある。
After the developing process, a predetermined heating process may be performed by a post baking unit (POST). After the development processing, the line width inspection device 118 may inspect the line width.

【0090】図13は、図11に示した線幅モデル格納
部64に格納されるデータを示している。この線幅モデ
ルは、上記時間x及びyと、塗布現像処理装置内の温度
z[℃]及び塗布現像処理装置内の気圧w[hPa](温度
z及び気圧wは、上述したように、図1に示す各センサ
Sa〜Sdにより得られる。)とを用いて、 線幅モデルCD[nm]=ax+by+cz+dw+h (a,b,c,d,hは定数) と表され、例えば、 線幅モデルCD[nm]=0.02x+0.03y+0,
54z+0.65w−466.608 というモデル式で表すことができる。このモデル式は実
験により作成したものである。
FIG. 13 shows the data stored in the line width model storage unit 64 shown in FIG. This line width model is based on the above times x and y, the temperature z [° C.] in the coating and developing treatment apparatus and the atmospheric pressure w [hPa] in the coating and developing treatment apparatus (the temperature z and the atmospheric pressure w are as described above. 1) is used to obtain the line width model CD [nm] = ax + by + cz + dw + h (a, b, c, d, and h are constants), and, for example, the line width model CD [nm] = 0.02x + 0.03y + 0,
It can be represented by a model formula of 54z + 0.65w-466.608. This model formula is created by experiment.

【0091】このようなモデル式で実際に形成されるで
あろう線幅を求める。すなわち、このモデル式により、
ウェハの現像処理前に、当該現像処理後の線幅を予測す
ることができる。そして、現像時間tと線幅との関係は
予め実験により求められており、例えば図14に示すよ
うな関係で表される。これにより所望の現像時間が得ら
れる。
The line width actually formed by such a model formula is obtained. That is, by this model formula,
Before the wafer development processing, the line width after the development processing can be predicted. The relationship between the developing time t and the line width has been previously obtained by experiments, and is represented by the relationship shown in FIG. 14, for example. This gives the desired development time.

【0092】実際には、このように得られる線幅(C
D)とは別に、目標となる線幅(所望の線幅)を入力
し、図14で表された式 補正現像時間[秒]=(CD−目標線幅)÷定数A にCD値を代入することにより補正現像時間が決定され
る。このように求められた現像時間で上記のように現像
処理することにより、所望の線幅のレジストパターンを
現像することができる。
In practice, the line width (C
In addition to D), the target line width (desired line width) is input, and the CD value is substituted for the formula correction development time [second] = (CD-target line width) / constant A shown in FIG. By doing so, the corrected development time is determined. By performing the development processing as described above for the development time thus obtained, it is possible to develop a resist pattern having a desired line width.

【0093】このように、レジストパターンを形成する
際に影響を及ぼす、「露光処理終了後からポストエクス
ポージャーベーキングユニット(PEB)における加熱
処理が開始されるまでの時間x」と、「プリベーキング
ユニット(PAB)における待機時間y」と、「塗布現
像処理装置内の温度z」と、「塗布現像処理装置内の気
圧w」とをパラメータとする線幅モデルの作成を行い、
この線幅モデルに基づいて、現像処理条件の1つである
現像時間tを制御することにより、露光装置100にお
ける露光条件だけでは精密な制御を行うことができない
線幅を予測することができフィードフォワード制御が可
能となる。これにより精密な線幅の制御を行うことがで
き、歩留まりの向上にも寄与する。
As described above, the "time x from the end of the exposure process to the start of the heating process in the post exposure baking unit (PEB)" and the "prebaking unit (which affects the formation of the resist pattern). PAB) standby time y "," temperature z in the coating and developing treatment apparatus ", and" atmospheric pressure w in the coating and developing treatment apparatus "are used as parameters to create a line width model,
By controlling the development time t, which is one of the development processing conditions, based on this line width model, it is possible to predict the line width that cannot be precisely controlled only by the exposure conditions in the exposure apparatus 100. Forward control becomes possible. This enables precise control of the line width, which also contributes to the improvement of yield.

【0094】また、複数ある現像処理条件、例えば現像
時間、現像液の濃度又は現像液の温度等のうち最も制御
しやすい現像時間を制御することにより、容易に線幅を
制御できる。
Further, the line width can be easily controlled by controlling the most easily controllable development time among a plurality of development processing conditions such as the development time, the concentration of the developer or the temperature of the developer.

【0095】また、これらパラメータのうちx及びyは
時間に関するパラメータであるため、このような線幅の
制御をウェハごとに行うことは、本実施形態に係る枚葉
処理の装置にとっては効果的である。すなわち、ウェハ
ごとに当該時間が異なる場合があるからである。
Further, among these parameters, x and y are parameters relating to time. Therefore, performing such line width control for each wafer is effective for the single wafer processing apparatus according to the present embodiment. is there. That is, the time may be different for each wafer.

【0096】更に、上記線幅モデルは、レジストの種類
に応じて作成することにことにより、より、例えばレジ
ストの濃度や粘度等の違いに応じて線幅モデルを作成す
ることができるので、これらレジストの種類に応じて現
像処理条件を制御することができる。これは、次に説明
する膜厚制御の場合も同様である。
Furthermore, by creating the line width model according to the type of resist, it is possible to create the line width model according to the difference in the concentration and viscosity of the resist. The development processing conditions can be controlled according to the type of resist. This also applies to the case of film thickness control described below.

【0097】図15は、図11に示した膜厚モデル格納
部65に格納されるデータを示している。この膜厚モデ
ルは、上記気圧pと、カップ温度qと、湿度rとを用い
て、上記線幅モデルと同様に、 膜厚モデルT=ep+fq+gr+i(e,f,g,i
は定数) と表すことができる。このようなモデル式で実際に形成
されるであろう膜厚を求め、予測することができる。そ
して、レジスト膜形成時におけるウェハの回転数と膜厚
との関係は予め実験により求められており、例えば図1
6に示すような関係で表される。これにより所望のウェ
ハの回転数が得られる。一例として、T=4050Å
(405nm)であって、目標膜厚が4000Å(40
0nm)である場合に、例えば3500rpmであった
ウェハの回転数を3700rpmとすることにより目標
膜厚4000Å(400nm)を達成できる。
FIG. 15 shows data stored in the film thickness model storage unit 65 shown in FIG. This film thickness model uses the above atmospheric pressure p, the cup temperature q, and the humidity r in the same manner as the above line width model: film thickness model T = ep + fq + gr + i (e, f, g, i
Can be expressed as a constant). The film thickness that will actually be formed can be obtained and predicted by such a model formula. The relationship between the number of rotations of the wafer and the film thickness when the resist film is formed has been previously obtained by an experiment, for example, as shown in FIG.
It is expressed by the relationship shown in FIG. As a result, a desired wafer rotation speed can be obtained. As an example, T = 4050Å
(405 nm) and the target film thickness is 4000Å (40
In the case of 0 nm), the target film thickness of 4000 Å (400 nm) can be achieved by changing the rotation speed of the wafer from 3500 rpm to 3700 rpm.

【0098】このように、レジスト膜を形成する際に影
響を及ぼす、「気圧p」と、「カップCPの温度q」
と、「ユニット内の湿度r」とをパラメータとする膜厚
モデルの作成を行い、この膜厚モデルに基づいて、レジ
スト膜形成条件の1つであるウェハの回転数を制御する
ことにより、フィードフォワード制御が可能となる。す
なわち、従来においては、気圧、カップCPの温度及び
湿度等のデータは膜厚制御には用いられていなかった
が、本実施形態ではこれらのパラメータを用いて膜厚を
予測することにより、精密な膜厚の制御を行うことがで
きる。これにより歩留まりの向上にも寄与する。
As described above, the "atmospheric pressure p" and the "temperature CP of the cup CP" which affect the formation of the resist film.
And a "humidity r in the unit" are used as parameters, and by controlling the number of rotations of the wafer, which is one of the resist film forming conditions, based on the film thickness model, Forward control becomes possible. That is, in the past, data such as the atmospheric pressure, the temperature and the humidity of the cup CP were not used for controlling the film thickness, but in the present embodiment, by predicting the film thickness by using these parameters, it is possible to obtain accurate data. The film thickness can be controlled. This also contributes to the improvement of yield.

【0099】また、複数あるレジスト膜形成条件、例え
ばウェハ回転数、レジスト液の温度、レジスト液の供給
量又はレジストの吐出速度等のうち最も制御しやすいウ
ェハの回転数を制御することにより、容易に膜厚を制御
できる。
In addition, by controlling the number of rotations of the wafer, which is the most controllable, among the plurality of resist film forming conditions such as the number of rotations of the wafer, the temperature of the resist solution, the supply amount of the resist solution or the discharge speed of the resist, it is easy to control. The film thickness can be controlled.

【0100】また、これらのパラメータp,q,rには
時間に関するものはないので、ウェハごとに膜厚を管理
する必要はなく、例えばロット単位でよい。
Further, since these parameters p, q, and r do not relate to time, it is not necessary to control the film thickness for each wafer, and for example, a lot unit may be used.

【0101】図17は、ポストエクスポージャーベーキ
ングユニット(PEB)における加熱温度と、レジスト
パターンの線幅との関係を示している。これにより、加
熱温度が高いほど線幅が細くなる傾向にあることがわか
る。これによって、図14に示す場合と同様に、現像処
理条件を制御する代わりに、上記線幅モデルを用いてポ
ストエクスポージャーベーキングユニット(PEB)に
おける加熱温度を制御することにより、線幅をフィード
フォワードで精密に制御できる。また、このような加熱
温度の制御と現像時間の制御とを両方行うことにより、
更に高精度に線幅を制御することができる。
FIG. 17 shows the relationship between the heating temperature in the post exposure baking unit (PEB) and the line width of the resist pattern. This shows that the higher the heating temperature, the narrower the line width. Thus, as in the case shown in FIG. 14, instead of controlling the development processing conditions, the heating temperature in the post-exposure baking unit (PEB) is controlled by using the above line width model, so that the line width can be fed forward. It can be controlled precisely. In addition, by controlling both the heating temperature and the developing time as described above,
The line width can be controlled with higher accuracy.

【0102】図18も同様に、プリベーキングユニット
(PAB)における加熱温度と、レジスト膜厚との関係
を示している。これにより、加熱温度が高いほど膜厚が
小さくなる傾向にあることがわかる。これによって、図
16に示す場合と同様に、ウェハの回転数を制御する代
わりに、上記膜厚モデルを用いプリベーキングユニット
(PAB)における加熱温度を制御することにより、膜
厚をフィードフォワードで精密に制御できる。また、こ
のような加熱温度の制御とウェハ回転数の制御とを両方
行うことにより、更に高精度に線幅を制御することがで
きる。
Similarly, FIG. 18 also shows the relationship between the heating temperature in the prebaking unit (PAB) and the resist film thickness. This shows that the higher the heating temperature, the smaller the film thickness. As a result, as in the case shown in FIG. 16, instead of controlling the number of rotations of the wafer, by controlling the heating temperature in the pre-baking unit (PAB) using the film thickness model, the film thickness can be precisely fed forward. Can be controlled. Further, the line width can be controlled with higher accuracy by performing both the control of the heating temperature and the control of the number of rotations of the wafer.

【0103】更に本実施形態においては、線幅と膜厚と
の関連性については述べなかったが、この関連性が分か
れば、更にこの関連性に基づいて線幅及び膜厚の制御を
精密に行うことができる。
Further, although the relation between the line width and the film thickness is not described in the present embodiment, if this relation is known, the line width and the film thickness can be precisely controlled based on this relation. It can be carried out.

【0104】本発明は以上説明した実施形態には限定さ
れるものではなく、種々の変形が可能である。
The present invention is not limited to the embodiments described above, and various modifications can be made.

【0105】例えば、上記実施形態では、線幅制御では
現像時間及び加熱温度のうち少なくとも一方を制御する
ようにし、膜厚制御ではウェハ回転数及び加熱温度のう
ち少なくとも一方を制御するようにしたが、これに限ら
ず、ベーキングユニット(BAKE)、加熱ユニット
(HP)113等における加熱処理温度、あるいは冷却
処理ユニット(CPL)、受け渡し・冷却処理ユニット
(TCP)における冷却温度等をも制御することにより
更に高精度な線幅制御を行うことができる。
For example, in the above embodiment, the line width control controls at least one of the developing time and the heating temperature, and the film thickness control controls at least one of the wafer rotation speed and the heating temperature. Not limited to this, by controlling the heat treatment temperature in the baking unit (BAKE), the heating unit (HP) 113, or the like, or the cooling temperature in the cooling treatment unit (CPL) or the transfer / cooling treatment unit (TCP), etc. It is possible to control the line width with higher accuracy.

【0106】また、線幅を制御する場合に現像処理条件
として現像時間を制御するだけでなく、現像液の濃度及
び温度等を制御するようにしてもよい。あるいは、膜厚
を制御する場合にレジスト膜形成条件としてウェハの回
転数を制御するだけでなく、レジストの温度やノズルか
らのレジストの吐出速度等を制御するようにしてもよ
い。
When controlling the line width, not only the developing time may be controlled as the developing processing condition, but also the concentration and temperature of the developing solution may be controlled. Alternatively, when controlling the film thickness, not only the rotation number of the wafer may be controlled as the resist film forming condition, but also the temperature of the resist, the discharge speed of the resist from the nozzle, and the like may be controlled.

【0107】更には、第1の主搬送装置A1及び第2の
主搬送装置A2によるウェハの搬送時間についても線幅
やレジスト膜厚の変動に影響を及ぼす要因の1つと考え
られるため、この搬送時間をもパラメータとして上記線
幅モデル及び膜厚モデルを作成することもでき、これに
より、上記のように各処理条件等を制御し精密に線幅等
の管理を行うことができる。
Further, since the wafer transfer time by the first main transfer device A1 and the second main transfer device A2 is considered to be one of the factors that influence the fluctuation of the line width and the resist film thickness, this transfer The line width model and the film thickness model can be created by using time as a parameter. With this, it is possible to precisely control the line width and the like by controlling each processing condition and the like as described above.

【0108】また、図17及び図18に示したポストエ
クスポージャーベーキングユニット(PEB)及びプリ
ベーキングユニット(PAB)における加熱温度の制御
のみに限らず、加熱時間や昇温速度等をも制御すること
も可能であり、また冷却処理ユニット(CPL)におけ
る冷却温度や冷却時間、あるいは降温速度等を制御する
ことも可能である。
Further, not only the control of the heating temperature in the post-exposure baking unit (PEB) and the pre-baking unit (PAB) shown in FIGS. 17 and 18, but also the heating time, the heating rate, etc. may be controlled. It is also possible to control the cooling temperature and the cooling time in the cooling processing unit (CPL), the cooling rate or the like.

【0109】更に、上記実施形態では半導体ウェハを用
いた場合について説明したが、これに限らず液晶ディス
プレイ等に使用されるガラス基板についても本発明は適
用可能である。
Furthermore, in the above embodiment, the case where a semiconductor wafer is used has been described, but the present invention is not limited to this, and the present invention can be applied to a glass substrate used for a liquid crystal display or the like.

【0110】次に、他の実施の形態について説明する。Next, another embodiment will be described.

【0111】図19は、本実施の形態を説明するための
概念的な制御ブロック図である。この制御系は、例えば
フィードフォワード制御系FFとフィードバック制御系
FBとが結合したものである。
FIG. 19 is a conceptual control block diagram for explaining the present embodiment. This control system is, for example, a combination of a feedforward control system FF and a feedback control system FB.

【0112】このフィードフォワード制御系FFは、フ
ィードフォワードコントローラ51が、制御対象58の
目標値53と、外乱検出手段52による外乱情報と、関
数モデル50とに基づいて操作手段57に操作量情報を
出力する。このフィードフォワード制御系FFは、これ
まで説明した制御系であり、例えば制御対象58はレジ
スト膜厚や線幅等である。関数モデル50は上記線幅モ
デル、膜厚モデル等を含み、外乱検出手段52は各パラ
メータ値を検出する上記センサS1〜S3、Sa〜Sd
を含み、さらに時間x,y等のパラメータ値を記憶する
図示しないメモリ等も含む。また、操作手段57は現像
時間やレジストの塗布処理時のウェハ回転数等を含み、
あるいは、上述してないが露光装置100における露光
量を含む。図23(a)は、露光量(Dose)(m
J)と線幅(nm)との関係を示している。このように
露光量と線幅とはほぼ比例関係にあることが分かってい
るので、露光量により線幅を容易に制御することが可能
となる。なお、この露光量−線幅モデルは予め図示しな
い記憶手段により記憶させておけばよい。
In this feed-forward control system FF, the feed-forward controller 51 sends operation amount information to the operation means 57 based on the target value 53 of the controlled object 58, the disturbance information by the disturbance detection means 52, and the function model 50. Output. The feedforward control system FF is the control system described so far, and the controlled object 58 is, for example, the resist film thickness or the line width. The function model 50 includes the line width model, the film thickness model, etc., and the disturbance detecting means 52 detects the sensor values S1 to S3 and Sa to Sd.
And a memory (not shown) for storing parameter values such as times x and y. Further, the operating means 57 includes the developing time, the number of rotations of the wafer during the resist coating process, and the like,
Alternatively, although not described above, the exposure amount in the exposure apparatus 100 is included. FIG. 23A shows the exposure amount (Dose) (m
J) and the line width (nm) are shown. As described above, it is known that the exposure amount and the line width are in a substantially proportional relationship, so that the line width can be easily controlled by the exposure amount. The exposure amount-line width model may be stored in advance by a storage unit (not shown).

【0113】フィードバック制御系FBは、制御対象5
8を制御量検出手段56が検出し、制御量情報を比較手
段59で目標値53と比較し、この比較結果に基づいて
フィードバックコントローラ54が、操作手段57に操
作量情報を出力する。制御量検出手段56は、例えば膜
厚検査装置119や線幅検査装置118(図3参照)を
含む。膜厚検査装置119は、例えば光干渉計や分光光
度計等が挙げられるがこれらに限られるものではない。
また線幅検査装置118は、例えば走査型電子顕微鏡や
パターンマッチングによる検査装置等が挙げられるがこ
れらに限られるものではない。
The feedback control system FB includes the controlled object 5
8 is detected by the control amount detecting means 56, the control amount information is compared with the target value 53 by the comparing means 59, and the feedback controller 54 outputs the operation amount information to the operating means 57 based on the comparison result. The control amount detection means 56 includes, for example, a film thickness inspection device 119 and a line width inspection device 118 (see FIG. 3). Examples of the film thickness inspection device 119 include, but are not limited to, an optical interferometer and a spectrophotometer.
The line width inspection device 118 may be, for example, a scanning electron microscope or an inspection device using pattern matching, but is not limited to these.

【0114】そして図20に示すように、フィードフォ
ワードコントローラ51及びフィードバックコントロー
ラ54は、メインコントローラ60に接続され、それぞ
れメインコントローラ60の命令の基で動作するように
なっている。本実施の形態では、この制御系66は例え
ば図11に示す制御部35に含まれるものである。
Then, as shown in FIG. 20, the feedforward controller 51 and the feedback controller 54 are connected to the main controller 60 and operate under the command of the main controller 60. In the present embodiment, this control system 66 is included in the control unit 35 shown in FIG. 11, for example.

【0115】なお、フィードフォワードコントローラ5
1やフィードバックコントローラ54は、図示するまで
もなく、所定の処理を行うためのプログラムを格納する
記憶装置やプロセッサ等を有している。
The feedforward controller 5
The controller 1 and the feedback controller 54 have a storage device, a processor, and the like for storing a program for performing a predetermined process, which is not shown.

【0116】次に、図21及び図22に示すフローを参
照して本実施の形態についてより具体的に説明する。
Next, the present embodiment will be described more specifically with reference to the flows shown in FIGS. 21 and 22.

【0117】図21は例えばレジスト膜厚を制御対象と
する制御フローを示す。この例では、まず塗布現像処理
装置1での処理前(ロット開始の前)に上記各パラメー
タのデータ収集を行う(ステップ211)。データ収集
を行った後、フィードフォワードコントローラ51は膜
厚モデル(膜厚モデルT、回転数−膜厚モデル格納部2
9(図11及び図16参照)に格納されたモデル)を用
い、ウェハの回転数を算出することにより予測する(ス
テップ212−1、212−2)。ウェハの回転数を予
測した後、その回転数レシピを装置1に入力し(ステッ
プ213)、そのレシピに従ってウェハ上に実際にレジ
スト膜を形成する(ステップ214)。レシピの入力は
作業員の手動により行われるようにしてもよい。
FIG. 21 shows a control flow for controlling the resist film thickness, for example. In this example, first, the data of each of the above parameters is collected before the processing in the coating and developing treatment apparatus 1 (before the start of the lot) (step 211). After collecting the data, the feedforward controller 51 displays the film thickness model (film thickness model T, rotation speed-film thickness model storage unit 2
9 (see FIG. 11 and FIG. 16), the wafer rotation speed is calculated and predicted (steps 212-1, 212-2). After predicting the rotation speed of the wafer, the rotation speed recipe is input to the apparatus 1 (step 213), and a resist film is actually formed on the wafer according to the recipe (step 214). The input of the recipe may be performed manually by a worker.

【0118】レジスト膜を形成した後、膜厚検査装置1
19によりレジスト膜厚を測定する(ステップ21
5)。膜厚を測定した後、この膜厚の測定値から目標膜
厚となるウェハの回転数を算出する(ステップ21
6)。この回転数は、例えば回転数−膜厚モデルより算
出することができる。なお、この回転数の算出結果とと
もに、この回転数でレジスト膜の形成を行った時の各パ
ラメータ値(例えばセンサデータである上記気圧p、カ
ップ温度q、湿度r等)を膜厚モデルのデータベースに
追加しておくことが好ましい。追加した内容で再計算を
行えば、データベースが豊富化し、より精密な制御が可
能となるからである。
After forming the resist film, the film thickness inspection apparatus 1
The resist film thickness is measured by 19 (step 21)
5). After the film thickness is measured, the number of rotations of the wafer having the target film thickness is calculated from the measured value of the film thickness (step 21).
6). This rotation speed can be calculated, for example, from a rotation speed-film thickness model. In addition to the calculation result of this rotation speed, each parameter value (for example, the above-mentioned atmospheric pressure p, cup temperature q, humidity r and the like which are sensor data) when the resist film is formed at this rotation speed is stored in the database of the film thickness model. It is preferable to add it to. This is because if the recalculation is performed with the added contents, the database will be enriched and more precise control will be possible.

【0119】ステップ216で回転数を算出した後、実
際にレジスト膜の形成を行った時のウェハの回転数(ス
テップ212−2で予測した回転数)と、ステップ21
6で算出した回転数とが一致しているか否かの判断を行
う(ステップ217)。一致していればその回転数でウ
ェハの処理を続行する(ステップ218−1)。一致し
ていなければ、ステップ216で算出した回転数に変更
(補正)した後(ステップ218−2)、ウェハの処理
を続行する。図24は、回転数−膜厚モデル格納部29
に格納された回転数−膜厚モデルを示している。
After calculating the rotation speed in step 216, the rotation speed of the wafer when the resist film is actually formed (the rotation speed predicted in step 212-2) and step 21
It is determined whether or not the rotation speed calculated in 6 matches (step 217). If they match, the wafer processing is continued at the rotation speed (step 218-1). If they do not match, the rotation speed calculated in step 216 is changed (corrected) (step 218-2) and then the wafer processing is continued. FIG. 24 shows the rotation speed-film thickness model storage unit 29.
3 shows a rotation speed-film thickness model stored in FIG.

【0120】この図24を参照してステップ218−
1、218−2について具体的に説明する。今、目標膜
厚を400(nm)とし、実際の処理時の回転数(予測
回転数)が3700rpmであったとし、測定膜厚が4
05nmであったとする。すなわち、測定膜厚が目標値
とずれていた場合、回転数を3700rpmから例えば
3950rpmに補正しウェハの処理を行う。また、こ
のように破線で示す補正された後の回転数−膜厚モデル
をもデータベースに追加または更新することが好まし
い。
Referring to FIG. 24, step 218-
1, 218-2 will be specifically described. Now, assume that the target film thickness is 400 (nm), the rotation speed (predicted rotation speed) during actual processing is 3700 rpm, and the measured film thickness is 4
It is assumed that the thickness is 05 nm. That is, when the measured film thickness deviates from the target value, the rotation speed is corrected from 3700 rpm to, for example, 3950 rpm, and the wafer is processed. It is also preferable to add or update the corrected rotational speed-film thickness model indicated by the broken line in the database.

【0121】図22は例えばレジストパターンの線幅を
制御対象とする制御フローを示す。この制御フローで
は、線幅を露光量(Dose)で操作する例を挙げてい
る。この例では、まず塗布現像処理装置1での処理前
(ロット開始の前)に、線幅の変動に関与するパラメー
タのデータ収集を行う(ステップ221)。このパラメ
ータとしては、上述したように例えば時間yが挙げられ
るがこれに限られるものではない。ここで、上述したよ
うに図23(a)及び(b)で示す露光量−線幅モデル
を予め用意しておくことにより、露光量を操作すること
で線幅を制御できる。なお、時間xについては露光処理
を終えた後の時間であるため、このパラメータを用いる
ことはできない。
FIG. 22 shows a control flow for controlling the line width of the resist pattern, for example. In this control flow, an example of operating the line width by the exposure amount (Dose) is given. In this example, first, before the processing in the coating and developing treatment apparatus 1 (before the start of the lot), the data collection of the parameters relating to the fluctuation of the line width is performed (step 221). This parameter is, for example, the time y as described above, but is not limited to this. Here, as described above, by preparing the exposure amount-line width model shown in FIGS. 23A and 23B in advance, the line width can be controlled by operating the exposure amount. Since the time x is the time after the exposure process is completed, this parameter cannot be used.

【0122】データ収集を行った後、フィードフォワー
ドコントローラ51は線幅モデル(線幅モデルCD、露
光量−線幅モデル)を用い、露光量を算出することによ
り予測する(ステップ222−1、222−2)。露光
量を予測した後、その回転数レシピを露光装置100に
入力し(ステップ223)、そのレシピに従ってウェハ
に対して露光処理を行う(ステップ224)。レシピの
入力は作業員の手動により行われるようにしてもよい。
After collecting the data, the feedforward controller 51 uses the line width model (line width model CD, exposure amount-line width model) to predict the exposure amount by calculating the exposure amount (steps 222-1 and 222). -2). After predicting the exposure amount, the rotation speed recipe is input to the exposure apparatus 100 (step 223), and the wafer is exposed according to the recipe (step 224). The input of the recipe may be performed manually by a worker.

【0123】露光処理を終えた後、現像処理等の所定の
処理を行うことでレジストパターンを形成する。その
後、線幅検査装置118により線幅を測定する(ステッ
プ225)。線幅を測定した後、この線幅の測定値から
目標線幅となる露光量を算出する(ステップ226)。
この露光量は、例えば露光量−線幅モデルより算出する
ことができる。なお、この露光量の算出結果とともに、
この露光量で露光処理を行った時の各パラメータを線幅
モデルのデータベースに追加しておくことが好ましい。
追加した内容で再計算を行えば、データベースが豊富化
し、より精密な制御が可能となるからである。
After the exposure process is completed, a resist pattern is formed by performing a predetermined process such as a developing process. Then, the line width inspection device 118 measures the line width (step 225). After the line width is measured, the exposure amount that becomes the target line width is calculated from the measured value of the line width (step 226).
This exposure amount can be calculated, for example, from an exposure amount-line width model. In addition, with the calculation result of this exposure amount,
It is preferable to add each parameter when the exposure processing is performed with this exposure amount to the database of the line width model.
This is because if the recalculation is performed with the added contents, the database will be enriched and more precise control will be possible.

【0124】ここで、図23(c)に示すように、露光
量(Dose)は、光源としてのランプの強度と、ラン
プからの光を通過及び遮蔽するためのシャッタが開いて
いる時間との積で求められる。シャッタが開いている時
間とは、つまり露光光が通過し基板に照射されている時
間である。従って、ランプの強度またはシャッタが開い
ている時間で露光量を操作し、線幅を制御することがで
きる。
Here, as shown in FIG. 23C, the exposure amount (Dose) is the intensity of the lamp as the light source and the time during which the shutter for passing and blocking the light from the lamp is open. Calculated by product. The time when the shutter is open is the time when the exposure light passes and is applied to the substrate. Therefore, the line width can be controlled by operating the exposure amount depending on the intensity of the lamp or the time when the shutter is open.

【0125】ステップ226で露光量を算出した後、実
際に露光処理を行った時の露光量(ステップ222−2
で予測した露光量)と、ステップ226で算出した露光
量とが一致しているか否かの判断を行う(ステップ22
7)。一致していればウェハの処理を続行する(ステッ
プ228−1)。一致していなければ、ステップ216
で算出した露光量に変更(補正)した後(ステップ22
8−2)、ウェハの処理を続行する。
After the exposure amount is calculated in step 226, the exposure amount when the exposure process is actually performed (step 222-2
It is determined whether or not the exposure amount predicted in step S2) and the exposure amount calculated in step 226 match (step 22).
7). If they match, the wafer processing is continued (step 228-1). If they do not match, step 216
After changing (correcting) the exposure amount calculated in step (step 22)
8-2) Continue processing the wafer.

【0126】このような線幅のフィードフォワード制御
及びフィードバック制御を、現像処理における現像時間
を操作することにより行うことは、説明するまでもなく
もちろん可能である。
Needless to say, it is of course possible to perform such feedforward control and feedback control of the line width by operating the developing time in the developing process.

【0127】本実施形態では、フィードフォワード制御
で処理したウェハに対し、膜厚、線幅測定を行ってウェ
ハの回転数、露光量、現像時間を適応的に補正している
ので、高精度な膜厚、線幅の制御を行うことができる。
従って所望のレジスト膜、レジストパターンを形成する
ことができる。
In this embodiment, the wafer processed by the feedforward control is subjected to film thickness and line width measurement to adaptively correct the number of rotations of the wafer, the exposure amount, and the developing time. The film thickness and line width can be controlled.
Therefore, a desired resist film and resist pattern can be formed.

【0128】[0128]

【発明の効果】以上説明したように、本発明によれば、
容易かつ精密にレジストパターンの線幅の制御及びレジ
スト膜厚の制御を行うことができ、歩留まり向上に寄与
する。
As described above, according to the present invention,
The line width of the resist pattern and the resist film thickness can be controlled easily and precisely, which contributes to the improvement of yield.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態に係る塗布現像処理装置の
平面図である。
FIG. 1 is a plan view of a coating and developing treatment apparatus according to an embodiment of the present invention.

【図2】図1に示す塗布現像処理装置の正面図である。FIG. 2 is a front view of the coating and developing treatment apparatus shown in FIG.

【図3】図1に示す塗布現像処理装置の背面図である。FIG. 3 is a rear view of the coating and developing treatment apparatus shown in FIG.

【図4】一実施形態に係る主ウェハ搬送装置を示す斜視
図である。
FIG. 4 is a perspective view showing a main wafer transfer device according to one embodiment.

【図5】図1に示す塗布現像処理装置の清浄空気の流れ
を説明するための正面図である。
5 is a front view for explaining the flow of clean air in the coating and developing treatment apparatus shown in FIG.

【図6】一実施形態に係るレジスト塗布処理ユニットを
示す平面図である。
FIG. 6 is a plan view showing a resist coating processing unit according to one embodiment.

【図7】図6に示すレジスト塗布処理ユニットを示す断
面図である。
7 is a cross-sectional view showing the resist coating processing unit shown in FIG.

【図8】一実施形態に係る現像処理ユニットを示す断面
図である。
FIG. 8 is a cross-sectional view showing a development processing unit according to one embodiment.

【図9】一実施形態に係るプリベーキングユニット又は
ポストエクスポージャーベーキングユニットを示す平面
図である。
FIG. 9 is a plan view showing a pre-baking unit or a post-exposure baking unit according to an embodiment.

【図10】図9に示すユニットの断面図である。10 is a cross-sectional view of the unit shown in FIG.

【図11】本発明に係る塗布現像処理装置を制御する制
御系を示す構成図である
FIG. 11 is a configuration diagram showing a control system for controlling the coating and developing treatment apparatus according to the present invention.

【図12】本発明に係る塗布現像処理装置の一連の処理
工程を示すフロー図である。
FIG. 12 is a flowchart showing a series of processing steps of the coating and developing processing apparatus according to the present invention.

【図13】線幅モデル及びその各パラメータを示す図で
ある。
FIG. 13 is a diagram showing a line width model and its respective parameters.

【図14】現像時間と線幅との相関関係を示す図であ
る。
FIG. 14 is a diagram showing a correlation between development time and line width.

【図15】膜厚モデル及びその各パラメータを示す図で
ある。
FIG. 15 is a diagram showing a film thickness model and its parameters.

【図16】ウェハの回転数と膜厚との関係を示す図であ
る。
FIG. 16 is a diagram showing a relationship between the number of rotations of a wafer and a film thickness.

【図17】ポストエクスポージャーベーキングユニット
における加熱温度と、線幅との関係を示す図である。
FIG. 17 is a diagram showing the relationship between the heating temperature and the line width in the post-exposure baking unit.

【図18】プリベーキングユニットにおける加熱温度
と、膜厚との関係を示す図である。
FIG. 18 is a diagram showing the relationship between the heating temperature and the film thickness in the prebaking unit.

【図19】他の実施形態に係る制御系を示すブロック図
である。
FIG. 19 is a block diagram showing a control system according to another embodiment.

【図20】図19に示す制御系のコントローラ部を示す
ブロック図である。
20 is a block diagram showing a controller unit of the control system shown in FIG.

【図21】レジスト膜厚を制御対象とする制御フロー図
である。
FIG. 21 is a control flow chart for controlling the resist film thickness.

【図22】レジストパターンの線幅を制御対象とする制
御フロー図である。
FIG. 22 is a control flow chart in which a line width of a resist pattern is a control target.

【図23】(a)、(b)は露光量と線幅との関係を示
し、(c)は露光量の式を示す図である。
23A and 23B show the relationship between the exposure dose and the line width, and FIG. 23C is a diagram showing the formula of the exposure dose.

【図24】膜厚を制御対象とする場合の操作量の補正動
作を説明するための図である。
FIG. 24 is a diagram for explaining an operation amount correction operation when a film thickness is a control target.

【符号の説明】[Explanation of symbols]

W…半導体ウェハ A1…第1の主ウェハ搬送装置 A2…第2の主ウェハ搬送装置 Sa,Sb,Sc,Sd…温度・気圧センサ S1…気圧センサ S2…カップ温度センサ S3…湿度センサ p,q,r…膜厚モデルの各パラメータ x,y,z…線幅モデルの各パラメータ 1…塗布現像処理装置 28…線幅モデル格納部 29…膜厚モデル格納部 32…温度コントローラ 34…回転数コントローラ 35…制御部 61…センサ計測データ格納部 62…ウェハデータ格納部 63…プロセスレシピデータ格納部 64…線幅モデル格納部 65…膜厚モデル格納部 100…露光装置 51…フィードフォワードコントローラ 54…フィードバックコントローラ 60…メインコントローラ 118…膜厚検査装置 120…線幅検査装置 W: Semiconductor wafer A1 ... First main wafer transfer device A2 ... Second main wafer transfer device Sa, Sb, Sc, Sd ... Temperature / pressure sensor S1 ... Barometric pressure sensor S2 ... Cup temperature sensor S3 ... Humidity sensor p, q, r ... Each parameter of the film thickness model x, y, z ... Each parameter of the line width model 1. Coating and developing treatment device 28 ... Line width model storage 29 ... Film thickness model storage unit 32 ... Temperature controller 34 ... Rotation speed controller 35 ... Control unit 61 ... Sensor measurement data storage unit 62 ... Wafer data storage unit 63 ... Process recipe data storage unit 64 ... Line width model storage 65 ... Film thickness model storage unit 100 ... Exposure apparatus 51 ... Feed forward controller 54 ... Feedback controller 60 ... Main controller 118 ... Film thickness inspection device 120 ... Line width inspection device

───────────────────────────────────────────────────── フロントページの続き (72)発明者 片山 恭成 東京都港区赤坂五丁目3番6号 TBS放 送センター 東京エレクトロン株式会社内 (72)発明者 田中 道夫 東京都港区赤坂五丁目3番6号 TBS放 送センター 東京エレクトロン株式会社内 (72)発明者 上村 良一 東京都港区赤坂五丁目3番6号 TBS放 送センター 東京エレクトロン株式会社内 Fターム(参考) 2H096 AA25 CA14 GA29 5F046 JA01 JA13 JA21 JA27 KA10 LA03 LA13 LA14 LA19    ─────────────────────────────────────────────────── ─── Continued front page    (72) Katayama Kyosei, the inventor             TBS release, 5-3-6 Akasaka, Minato-ku, Tokyo             Sending Center Tokyo Electron Limited (72) Inventor Michio Tanaka             TBS release, 5-3-6 Akasaka, Minato-ku, Tokyo             Sending Center Tokyo Electron Limited (72) Inventor Ryoichi Uemura             TBS release, 5-3-6 Akasaka, Minato-ku, Tokyo             Sending Center Tokyo Electron Limited F-term (reference) 2H096 AA25 CA14 GA29                 5F046 JA01 JA13 JA21 JA27 KA10                       LA03 LA13 LA14 LA19

Claims (49)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも基板上にレジスト膜を形成し
現像処理を行うことにより、所望のレジストパターンを
形成する基板処理装置において、 前記レジストパターンを形成する際に関与する複数のパ
ラメータに基づき作成された関数モデルを記憶する手段
と、 前記関数モデルに基づき、レジスト膜形成条件及び現像
処理条件のうち少なくとも1つを制御する手段とを具備
することを特徴とする基板処理装置。
1. A substrate processing apparatus for forming a desired resist pattern by forming a resist film on at least a substrate and performing a developing process, wherein the resist film is created based on a plurality of parameters involved in forming the resist pattern. And a means for storing at least one of a resist film forming condition and a development processing condition based on the function model.
【請求項2】 請求項1に記載の基板処理装置におい
て、 前記制御手段は、前記現像処理条件のうち現像時間を制
御することを特徴とする基板処理装置。
2. The substrate processing apparatus according to claim 1, wherein the control unit controls a developing time of the developing processing conditions.
【請求項3】 請求項1に記載の基板処理装置におい
て、 前記レジスト膜の形成は、基板を回転させることにより
レジスト膜を形成するものであって、 前記制御手段は、前記レジスト膜形成条件のうち前記基
板の回転数を制御することを特徴とする基板処理装置。
3. The substrate processing apparatus according to claim 1, wherein the resist film is formed by rotating the substrate, and the control unit controls the resist film forming conditions. A substrate processing apparatus, characterized in that the number of rotations of the substrate is controlled.
【請求項4】 請求項1から請求項3のうちいずれか1
項に記載の基板処理装置において、 前記関数モデルは前記レジストの種類ごとに作成するこ
とを特徴とする基板処理装置。
4. Any one of claims 1 to 3
Item 5. The substrate processing apparatus according to item 4, wherein the functional model is created for each type of the resist.
【請求項5】 基板上にレジスト膜を形成して該基板を
露光装置に受け渡し、該露光装置から受け取った基板に
第1の熱的処理を行った後現像処理を行うことにより、
所望のレジストパターンを形成する基板処理装置におい
て、 前記レジストパターンを形成する際に関与する複数のパ
ラメータに基づき作成された関数モデルを記憶する手段
と、 前記関数モデルに基づき、レジスト膜形成条件、現像処
理条件及び第1の熱的処理条件のうち少なくとも1つを
制御する手段とを具備することを特徴とする基板処理装
置。
5. A resist film is formed on a substrate, the substrate is transferred to an exposure device, and the substrate received from the exposure device is subjected to a first thermal treatment and then a development treatment,
In a substrate processing apparatus for forming a desired resist pattern, a means for storing a function model created based on a plurality of parameters involved in forming the resist pattern, resist film forming conditions, development based on the function model. A substrate processing apparatus comprising: a means for controlling at least one of the processing condition and the first thermal processing condition.
【請求項6】 請求項5に記載の基板処理装置におい
て、 前記レジスト膜形成後に第2の熱的処理を行う手段を更
に具備し、 前記関数モデルは、 前記レジストパターンの線幅に関するものであり、少な
くとも、前記露光処理終了後から前記第1の熱的処理が
開始されるまでの時間と、前記第2の熱的処理後の基板
の待機時間と、基板処理装置内の温度と、当該基板処理
装置内の気圧とを前記パラメータとしていることを特徴
とする基板処理装置。
6. The substrate processing apparatus according to claim 5, further comprising means for performing a second thermal treatment after forming the resist film, wherein the functional model relates to a line width of the resist pattern. , At least the time from the end of the exposure processing to the start of the first thermal processing, the standby time of the substrate after the second thermal processing, the temperature in the substrate processing apparatus, and the substrate A substrate processing apparatus, wherein the atmospheric pressure in the processing apparatus is used as the parameter.
【請求項7】 請求項6に記載の基板処理装置におい
て、 前記制御手段は、前記現像処理条件のうち現像時間を制
御することを特徴とする基板処理装置。
7. The substrate processing apparatus according to claim 6, wherein the control unit controls a developing time of the developing processing conditions.
【請求項8】 請求項7に記載の基板処理装置におい
て、 前記制御手段は、前記現像処理条件のうち当該現像処理
に用いる現像液の濃度及び現像液の温度のいずれかを更
に制御することを特徴とする基板処理装置。
8. The substrate processing apparatus according to claim 7, wherein the control unit further controls one of a concentration of a developing solution used for the developing process and a temperature of the developing solution in the developing process conditions. A characteristic substrate processing apparatus.
【請求項9】 請求項6に記載の基板処理装置におい
て、 前記制御手段は、前記第1の熱的処理条件のうち少なく
とも当該第1の熱的処理の温度、時間及び昇降温速度の
いずれかを制御することを特徴とする基板処理装置。
9. The substrate processing apparatus according to claim 6, wherein the control unit is one of at least the temperature, time, and temperature rising / falling rate of the first thermal processing among the first thermal processing conditions. A substrate processing apparatus characterized by controlling the substrate.
【請求項10】 請求項6に記載の基板処理装置におい
て、 前記制御手段は基板ごとに当該制御を行うことを特徴と
する基板処理装置。
10. The substrate processing apparatus according to claim 6, wherein the control unit performs the control for each substrate.
【請求項11】 請求項5に記載の基板処理装置におい
て、 前記レジスト膜の形成は、基板を容器内で回転させるこ
とによりレジスト膜を形成するものであって、 前記関数モデルは、レジスト膜厚に関するものであり、
少なくとも、レジスト膜形成時における気圧と、前記容
器の温度と、湿度とを前記パラメータとしていることを
特徴とする基板処理装置。
11. The substrate processing apparatus according to claim 5, wherein the resist film is formed by rotating a substrate in a container, and the functional model is a resist film thickness. Is about
At least the atmospheric pressure at the time of forming the resist film, the temperature of the container, and the humidity are used as the parameters.
【請求項12】 請求項11に記載の基板処理装置にお
いて、 前記制御手段は、前記レジスト膜形成条件のうち前記基
板の回転数を制御することを特徴とする基板処理装置。
12. The substrate processing apparatus according to claim 11, wherein the control unit controls the number of rotations of the substrate among the resist film forming conditions.
【請求項13】 請求項12に記載の基板処理装置にお
いて、 前記制御手段は、 前記レジストの温度及びレジストの吐出速度のいずれか
を更に制御することを特徴とする基板処理装置。
13. The substrate processing apparatus according to claim 12, wherein the control unit further controls either the temperature of the resist or the discharge speed of the resist.
【請求項14】 請求項11に記載の基板処理装置にお
いて、 前記レジスト膜形成後に第2の熱的処理を行う手段を更
に具備し、 前記制御手段は、前記第2の熱的処理条件のうち少なく
とも当該第2の熱的処理の温度、時間及び昇降温速度の
いずれかを制御することを特徴とする基板処理装置。
14. The substrate processing apparatus according to claim 11, further comprising a means for performing a second thermal treatment after forming the resist film, wherein the control means includes the second thermal treatment conditions. At least one of the temperature, time, and temperature rising / falling rate of the second thermal treatment is controlled.
【請求項15】 請求項5から請求項14のうちいずれ
か1項に記載の基板処理装置において、 前記関数モデルは前記レジストの種類ごとに作成するこ
とを特徴とする基板処理装置。
15. The substrate processing apparatus according to claim 5, wherein the functional model is created for each type of the resist.
【請求項16】 請求項6又は請求項11に記載の基板
処理装置において、 前記レジスト膜を形成するレジスト膜形成部と、前記第
1及び第2の熱的処理を行う熱処理部と、前記現像処理
を行う現像処理部と、少なくとも前記レジスト膜形成
部、熱処理部及び現像処理部の間で基板の受け渡しを行
う搬送機構とを有し、 前記関数モデルは、前記搬送機構による基板の搬送時間
を更にパラメータとしていることを特徴とする基板処理
装置。
16. The substrate processing apparatus according to claim 6 or 11, wherein a resist film forming unit that forms the resist film, a heat treatment unit that performs the first and second thermal treatments, and the developing unit. And a transfer mechanism that transfers the substrate between at least the resist film forming unit, the heat treatment unit, and the development processing unit, wherein the functional model is a transfer time of the substrate by the transfer mechanism. Further, the substrate processing apparatus is characterized by using parameters.
【請求項17】 基板上にレジスト膜を形成した後熱的
処理を行うことにより、所望のレジスト膜を形成する基
板処理装置において、 前記レジスト膜を形成する際に関与する複数のパラメー
タに基づき作成された関数モデルを記憶する手段と、 前記関数モデルに基づき、レジスト膜形成条件及び熱的
処理条件のうち少なくとも1つを制御する手段とを具備
することを特徴とする基板処理装置。
17. A substrate processing apparatus for forming a desired resist film by performing a thermal treatment after forming a resist film on a substrate, which is created based on a plurality of parameters involved in forming the resist film. A substrate processing apparatus, comprising: a unit that stores the generated functional model; and a unit that controls at least one of a resist film forming condition and a thermal processing condition based on the functional model.
【請求項18】 請求項17に記載の基板処理装置にお
いて、 前記レジスト膜の形成は、基板を容器内で回転させるこ
とによりレジスト膜を形成するものであって、 前記関数モデルは、少なくとも、レジスト膜形成時にお
ける気圧と、前記容器の温度と、湿度とを前記パラメー
タとしていることを特徴とする基板処理装置。
18. The substrate processing apparatus according to claim 17, wherein the resist film is formed by rotating the substrate in a container, and the functional model is at least the resist. A substrate processing apparatus, wherein atmospheric pressure during film formation, temperature of the container, and humidity are used as the parameters.
【請求項19】 請求項17に記載の基板処理装置にお
いて、 前記制御手段は、前記レジスト膜形成条件のうち前記基
板の回転数を制御することを特徴とする基板処理装置。
19. The substrate processing apparatus according to claim 17, wherein the control unit controls the rotation speed of the substrate among the resist film forming conditions.
【請求項20】 請求項19に記載の基板処理装置にお
いて、 前記制御手段は、前記レジストの温度及びレジストの吐
出速度のいずれかを更に制御することを特徴とする基板
処理装置。
20. The substrate processing apparatus according to claim 19, wherein the control unit further controls either the temperature of the resist or the discharge speed of the resist.
【請求項21】 請求項17に記載の基板処理装置にお
いて、 前記制御手段は、前記熱的処理条件のうち少なくとも当
該熱的処理の温度、時間及び昇降温速度のいずれかを制
御することを特徴とする基板処理装置。
21. The substrate processing apparatus according to claim 17, wherein the control unit controls at least one of the temperature, time, and temperature rising / falling rate of the thermal processing among the thermal processing conditions. Substrate processing equipment.
【請求項22】 請求項17から請求項21のうちいず
れか1項に記載の基板処理装置において、 前記関数モデルは前記レジストの種類ごとに作成するこ
とを特徴とする基板処理装置。
22. The substrate processing apparatus according to claim 17, wherein the functional model is created for each type of the resist.
【請求項23】 請求項1に記載の基板処理装置におい
て、 前記制御手段により制御された前記レジスト膜形成条件
で形成されたレジスト膜厚を検査する膜厚検査手段を更
に具備し、 前記制御手段は、前記膜厚検査手段により検査されたレ
ジスト膜厚に基づき前記レジスト膜形成条件を補償する
レジスト膜形成条件補正手段を具備することを特徴とす
る基板処理装置。
23. The substrate processing apparatus according to claim 1, further comprising a film thickness inspection unit that inspects a resist film thickness formed under the resist film formation condition controlled by the control unit, A substrate processing apparatus, comprising: a resist film forming condition correction unit that compensates the resist film forming condition based on the resist film thickness inspected by the film thickness inspection unit.
【請求項24】 請求項23に記載の基板処理装置にお
いて、 前記レジスト膜の形成は、基板を回転させることにより
レジスト膜を形成するものであって、 前記レジスト膜形成条件補正手段は、前記レジスト膜形
成条件のうち前記基板の回転数を補正することを特徴と
する基板処理装置。
24. The substrate processing apparatus according to claim 23, wherein the resist film is formed by rotating a substrate, and the resist film formation condition correction means is configured to correct the resist film. A substrate processing apparatus which corrects the rotation speed of the substrate among the film forming conditions.
【請求項25】 請求項1に記載の基板処理装置におい
て、 前記制御手段により制御された前記現像処理条件で形成
されたレジストパターンを検査するパターン検査手段を
更に具備し、 前記制御手段は、パターン検査手段により検査された前
記レジストパターンに基づき現像処理条件を補正する現
像処理条件補正手段を具備することを特徴とする基板処
理装置。
25. The substrate processing apparatus according to claim 1, further comprising pattern inspection means for inspecting a resist pattern formed under the development processing conditions controlled by the control means, wherein the control means is a pattern. A substrate processing apparatus comprising: a development processing condition correction means for correcting the development processing condition based on the resist pattern inspected by the inspection means.
【請求項26】 請求項25に記載の基板処理装置にお
いて、 前記現像処理条件補正手段は、前記現像処理条件のうち
現像時間を補正することを特徴とする基板処理装置。
26. The substrate processing apparatus according to claim 25, wherein the development processing condition correction unit corrects the development time of the development processing conditions.
【請求項27】 少なくとも基板上にレジスト膜を形成
し、該レジスト膜が形成された基板を露光装置に渡すと
ともに露光された基板を受け取り現像処理を行うことに
より、所望のレジストパターンを形成する基板処理装置
において、 前記レジストパターンを形成する際に関与する複数のパ
ラメータに基づき作成された関数モデルを記憶する手段
と、 前記関数モデルに基づき、レジスト膜形成条件、現像処
理条件及び露光処理条件のうち少なくとも1つを制御す
る手段とを具備することを特徴とする基板処理装置。
27. A substrate on which a desired resist pattern is formed by forming a resist film on at least a substrate, passing the substrate on which the resist film is formed to an exposure device, and receiving the exposed substrate and performing a developing process. In the processing apparatus, means for storing a function model created based on a plurality of parameters involved in forming the resist pattern, and based on the function model, resist film forming conditions, development processing conditions and exposure processing conditions And a means for controlling at least one.
【請求項28】 請求項27に記載の基板処理装置にお
いて、 前記制御手段は、前記現像処理条件のうち現像時間を制
御することを特徴とする基板処理装置。
28. The substrate processing apparatus according to claim 27, wherein the control unit controls a developing time of the developing processing conditions.
【請求項29】 請求項27に記載の基板処理装置にお
いて、 前記レジスト膜の形成は、基板を回転させることにより
レジスト膜を形成するものであって、 前記制御手段は、前記レジスト膜形成条件のうち前記基
板の回転数を制御することを特徴とする基板処理装置。
29. The substrate processing apparatus according to claim 27, wherein the resist film is formed by rotating the substrate, and the control means controls the resist film forming conditions. A substrate processing apparatus, characterized in that the number of rotations of the substrate is controlled.
【請求項30】 請求項27に記載の基板処理装置にお
いて、 前記制御手段は、前記露光処理条件のうち前記露光量を
制御することを特徴とする基板処理装置。
30. The substrate processing apparatus according to claim 27, wherein the control unit controls the exposure amount of the exposure processing conditions.
【請求項31】 請求項27に記載の基板処理装置にお
いて、 前記制御手段により制御された前記レジスト膜形成条件
で形成されたレジスト膜厚を検査する膜厚検査手段を更
に具備し、 前記制御手段は、前記膜厚検査手段により検査されたレ
ジスト膜厚に基づき前記レジスト膜形成条件を補正する
レジスト膜形成条件補正手段を具備することを特徴とす
る基板処理装置。
31. The substrate processing apparatus according to claim 27, further comprising a film thickness inspection unit that inspects a resist film thickness formed under the resist film formation condition controlled by the control unit, A substrate processing apparatus, comprising: a resist film forming condition correction unit that corrects the resist film forming condition based on the resist film thickness inspected by the film thickness inspection unit.
【請求項32】 請求項31に記載の基板処理装置にお
いて、 前記レジスト膜の形成は、基板を回転させることにより
レジスト膜を形成するものであって、 前記レジスト膜形成条件補正手段は前記基板の回転数を
補正することを特徴とする基板処理装置。
32. The substrate processing apparatus according to claim 31, wherein the resist film is formed by rotating the substrate, and the resist film forming condition correction means is provided for the substrate. A substrate processing apparatus characterized in that the number of rotations is corrected.
【請求項33】 請求項27に記載の基板処理装置にお
いて、 前記制御手段により制御された前記現像処理条件で形成
されたレジストパターンを検査するパターン検査手段を
更に具備し、 前記制御手段は、パターン検査手段により検査された前
記レジストパターンに基づき現像処理条件を補正する現
像処理条件補正手段を具備することを特徴とする基板処
理装置。
33. The substrate processing apparatus according to claim 27, further comprising a pattern inspection unit that inspects a resist pattern formed under the development processing conditions controlled by the control unit, wherein the control unit has a pattern. A substrate processing apparatus comprising: a development processing condition correction means for correcting the development processing condition based on the resist pattern inspected by the inspection means.
【請求項34】 請求項33に記載の基板処理装置にお
いて、 前記現像処理条件補正手段は、前記現像処理条件のうち
現像時間を補正することを特徴とする基板処理装置。
34. The substrate processing apparatus according to claim 33, wherein the development processing condition correction unit corrects the development time of the development processing conditions.
【請求項35】 請求項27に記載の基板処理装置にお
いて、 前記制御手段により制御された前記露光処理条件で形成
されたレジストパターンを検査するパターン検査手段を
更に具備し、 前記制御手段は、パターン検査手段により検査された前
記レジストパターンに基づき前記露光処理条件を補正す
る露光処理条件補正手段を具備することを特徴とする基
板処理装置。
35. The substrate processing apparatus according to claim 27, further comprising a pattern inspection unit that inspects a resist pattern formed under the exposure processing condition controlled by the control unit, wherein the control unit has a pattern. A substrate processing apparatus comprising: an exposure processing condition correction means for correcting the exposure processing condition based on the resist pattern inspected by the inspection means.
【請求項36】 請求項35に記載の基板処理装置にお
いて、 前記露光処理条件補正手段は、前記露光処理条件のうち
露光量を補正することを特徴とする基板処理装置。
36. The substrate processing apparatus according to claim 35, wherein the exposure processing condition correction means corrects an exposure amount of the exposure processing conditions.
【請求項37】 基板上にレジスト膜を形成し現像処理
を行うことにより、所望のレジストパターンを形成する
基板処理方法において、 (a)前記レジストパターンを形成する際に関与する複
数のパラメータに基づき関数モデルを作成する工程と、 (b)前記関数モデルに基づき、レジスト膜形成条件及
び現像処理条件のうち少なくとも1つを制御する工程と
を具備することを特徴とする基板処理方法。
37. A substrate processing method for forming a desired resist pattern by forming a resist film on a substrate and performing development processing, comprising: (a) based on a plurality of parameters involved in forming the resist pattern. A substrate processing method comprising: a step of creating a functional model; and (b) a step of controlling at least one of a resist film forming condition and a development processing condition based on the functional model.
【請求項38】 請求項37に記載の基板処理方法にお
いて、 前記工程(b)は、前記現像処理条件のうち現像時間を
制御する工程を具備することを特徴とする基板処理方
法。
38. The substrate processing method according to claim 37, wherein the step (b) includes a step of controlling a development time of the development processing conditions.
【請求項39】 請求項37に記載の基板処理方法にお
いて、 前記レジスト膜の形成は、基板を回転させることにより
レジスト膜を形成するものであって、 前記工程(b)は、前記レジスト膜形成条件のうち前記
基板の回転数を制御する工程を具備することを特徴とす
る基板処理方法。
39. The substrate processing method according to claim 37, wherein the resist film is formed by rotating the substrate, and in the step (b), the resist film formation is performed. A substrate processing method comprising a step of controlling the number of rotations of the substrate among the conditions.
【請求項40】 請求項37に記載の基板処理方法にお
いて、 (c)前記工程(b)で制御された前記レジスト膜形成
条件により形成されたレジスト膜厚を検査する工程と、 (d)前記工程(c)で検査されたレジスト膜厚に基づ
き前記レジスト膜形成条件を補正する工程とを更に具備
することを特徴とする基板処理方法。
40. The substrate processing method according to claim 37, (c) inspecting a resist film thickness formed under the resist film forming conditions controlled in the step (b), and (d) And a step of correcting the resist film forming condition based on the resist film thickness inspected in step (c).
【請求項41】 請求項40に記載の基板処理方法にお
いて、 前記レジスト膜の形成は、基板を回転させることにより
レジスト膜を形成するものであって、 前記工程(d)は前記レジスト膜形成条件のうち基板の
回転数を補正することを特徴とする基板処理方法。
41. The substrate processing method according to claim 40, wherein the resist film is formed by rotating the substrate, and the step (d) is performed under the resist film forming condition. Among them, the substrate processing method is characterized in that the number of rotations of the substrate is corrected.
【請求項42】 請求項37に記載の基板処理方法にお
いて、 (e)前記工程(b)で制御された前記現像処理条件に
より形成されたレジストパターンを検査する工程と、 (f)前記工程(e)で検査された前記レジストパター
ンに基づき現像処理条件を補正する工程とを更に具備す
ることを特徴とする基板処理方法。
42. The substrate processing method according to claim 37, (e) inspecting the resist pattern formed under the development processing conditions controlled in step (b), and (f) the step ( and a step of correcting development processing conditions based on the resist pattern inspected in step e).
【請求項43】 請求項42に記載の基板処理方法にお
いて、 前記工程(f)は前記現像処理条件のうち現像時間を補
正することを特徴とする基板処理方法。
43. The substrate processing method according to claim 42, wherein the step (f) corrects a developing time in the developing processing conditions.
【請求項44】 請求項37から請求項43のうちいず
れか1項に記載の基板処理方法において、 前記関数モデルは、前記レジストパターンの線幅、又
は、レジスト膜厚に関するものであることを特徴とする
基板処理方法。
44. The substrate processing method according to claim 37, wherein the functional model relates to a line width of the resist pattern or a resist film thickness. Substrate processing method.
【請求項45】 請求項37から請求項43のうちいず
れか1項に記載の基板処理方法において、 前記関数モデルを前記レジストの種類ごとに作成する工
程を更に具備することを特徴とする基板処理方法。
45. The substrate processing method according to claim 37, further comprising a step of creating the functional model for each type of the resist. Method.
【請求項46】 少なくとも基板上にレジスト膜を形成
し、該レジスト膜が形成された基板を露光装置に渡すと
ともに露光された基板を受け取り現像処理を行うことに
より、所望のレジストパターンを形成する基板処理方法
において、 (a)前記レジストパターンを形成する際に関与する複
数のパラメータに基づき作成された関数モデルを作成す
る工程と、 (b)前記関数モデルに基づき、レジスト膜形成条件、
現像処理条件及び露光処理条件のうち少なくとも1つを
制御する工程とを具備することを特徴とする基板処理方
法。
46. A substrate on which a desired resist pattern is formed by forming a resist film on at least a substrate, passing the substrate on which the resist film is formed to an exposure device, and receiving the exposed substrate for development processing. In the processing method, (a) a step of creating a functional model created based on a plurality of parameters involved in forming the resist pattern; (b) a resist film forming condition based on the functional model;
And a step of controlling at least one of a development processing condition and an exposure processing condition.
【請求項47】 請求項46に記載の基板処理方法にお
いて、 (c)前記工程(b)で制御された前記レジスト膜形成
条件により形成されたレジスト膜厚を検査する工程と、 (d)前記工程(c)で検査されたレジスト膜厚に基づ
き前記レジスト膜形成条件を補正する工程とを更に具備
することを特徴とする基板処理方法。
47. The substrate processing method according to claim 46, (c) inspecting a resist film thickness formed under the resist film forming conditions controlled in the step (b), and (d) And a step of correcting the resist film forming condition based on the resist film thickness inspected in step (c).
【請求項48】 請求項46に記載の基板処理方法にお
いて、 (e)前記工程(b)で制御された前記現像処理条件に
より形成されたレジストパターンを検査する工程と、 (f)前記工程(e)で検査された前記レジストパター
ンに基づき現像処理条件を補正する工程とを更に具備す
ることを特徴とする基板処理方法。
48. The substrate processing method according to claim 46, wherein (e) inspecting the resist pattern formed under the development processing conditions controlled in step (b), and (f) the step ( and a step of correcting development processing conditions based on the resist pattern inspected in step e).
【請求項49】 請求項46に記載の基板処理方法にお
いて、 (g)前記工程(b)で制御された前記露光処理条件に
より形成されたレジストパターンを検査する工程と、 (h)前記工程(c)で検査された前記レジストパター
ンに基づき前記露光処理条件を補正する工程とを更に具
備することを特徴とする基板処理方法。
49. The substrate processing method according to claim 46, (g) inspecting a resist pattern formed under the exposure processing conditions controlled in step (b), and (h) the step ( and a step of correcting the exposure processing condition based on the resist pattern inspected in c).
JP2002370832A 2001-12-25 2002-12-20 Substrate processing apparatus and substrate processing method Expired - Fee Related JP3878907B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002370832A JP3878907B2 (en) 2001-12-25 2002-12-20 Substrate processing apparatus and substrate processing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001391286 2001-12-25
JP2001-391286 2001-12-25
JP2002370832A JP3878907B2 (en) 2001-12-25 2002-12-20 Substrate processing apparatus and substrate processing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006278483A Division JP2007088485A (en) 2001-12-25 2006-10-12 Device and method for treating substrate

Publications (2)

Publication Number Publication Date
JP2003257850A true JP2003257850A (en) 2003-09-12
JP3878907B2 JP3878907B2 (en) 2007-02-07

Family

ID=28677051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002370832A Expired - Fee Related JP3878907B2 (en) 2001-12-25 2002-12-20 Substrate processing apparatus and substrate processing method

Country Status (1)

Country Link
JP (1) JP3878907B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526033A (en) * 2004-12-22 2008-07-17 株式会社Sokudo Coat / development module with shared distribution
KR100859340B1 (en) * 2007-07-27 2008-09-19 세메스 주식회사 Method of performing a photolithography process
JP2010040921A (en) * 2008-08-07 2010-02-18 Tokyo Electron Ltd Application device, application method, application/development device, and storage medium
WO2010067484A1 (en) * 2008-12-11 2010-06-17 パナソニック株式会社 Method for exposing semiconductor substrate and semiconductor device manufacturing system
JP2014157986A (en) * 2013-02-18 2014-08-28 Tokyo Electron Ltd Development processing method, development processing device, and recording medium for development processing
JP2021132183A (en) * 2020-02-21 2021-09-09 東京エレクトロン株式会社 Information processing device, information processing method, and computer-readable recording medium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260019A (en) * 1987-04-16 1988-10-27 Fuji Photo Film Co Ltd Method of forming resist pattern
JPH01179317A (en) * 1988-01-05 1989-07-17 Nikon Corp Substrate treatment system
JPH06168863A (en) * 1991-03-01 1994-06-14 Texas Instr Inc <Ti> Apparatus and method for execution of monitoring and control of semiconductor manufacturing apparatus
JP2003100598A (en) * 2001-09-25 2003-04-04 Dainippon Screen Mfg Co Ltd Substrate processor control system and substrate processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260019A (en) * 1987-04-16 1988-10-27 Fuji Photo Film Co Ltd Method of forming resist pattern
JPH01179317A (en) * 1988-01-05 1989-07-17 Nikon Corp Substrate treatment system
JPH06168863A (en) * 1991-03-01 1994-06-14 Texas Instr Inc <Ti> Apparatus and method for execution of monitoring and control of semiconductor manufacturing apparatus
JP2003100598A (en) * 2001-09-25 2003-04-04 Dainippon Screen Mfg Co Ltd Substrate processor control system and substrate processor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526033A (en) * 2004-12-22 2008-07-17 株式会社Sokudo Coat / development module with shared distribution
JP2011139076A (en) * 2004-12-22 2011-07-14 Sokudo Co Ltd Coat/development module accompanying common distribution
JP4842280B2 (en) * 2004-12-22 2011-12-21 株式会社Sokudo Coat / development module with shared distribution
KR100859340B1 (en) * 2007-07-27 2008-09-19 세메스 주식회사 Method of performing a photolithography process
JP2010040921A (en) * 2008-08-07 2010-02-18 Tokyo Electron Ltd Application device, application method, application/development device, and storage medium
KR101364890B1 (en) 2008-08-07 2014-02-19 도쿄엘렉트론가부시키가이샤 Coating apparatus, coating method, coating and developing apparatus and computer readable recording medium
WO2010067484A1 (en) * 2008-12-11 2010-06-17 パナソニック株式会社 Method for exposing semiconductor substrate and semiconductor device manufacturing system
JP2014157986A (en) * 2013-02-18 2014-08-28 Tokyo Electron Ltd Development processing method, development processing device, and recording medium for development processing
JP2021132183A (en) * 2020-02-21 2021-09-09 東京エレクトロン株式会社 Information processing device, information processing method, and computer-readable recording medium

Also Published As

Publication number Publication date
JP3878907B2 (en) 2007-02-07

Similar Documents

Publication Publication Date Title
US8782918B2 (en) Heat processing apparatus and heat processing method
JP3516195B2 (en) Method and apparatus for forming coating film
US6051349A (en) Apparatus for coating resist and developing the coated resist
JP4494332B2 (en) Rinse processing method, development processing apparatus, and control program
JP2007088485A (en) Device and method for treating substrate
JP2002260994A (en) Substrate treating device
US6399518B1 (en) Resist coating and developing processing apparatus
US6790681B2 (en) Substrate processing apparatus and substrate processing method
US7525650B2 (en) Substrate processing apparatus for performing photolithography
JP4261107B2 (en) Substrate processing equipment
US7128481B2 (en) Substrate processing apparatus for inspecting processing history data
JP2003203837A (en) Method and apparatus for treating substrate
JP3599330B2 (en) Substrate processing method and substrate processing apparatus
JP3878907B2 (en) Substrate processing apparatus and substrate processing method
JP2003273009A (en) Substrate-processing method and substrate-processing apparatus
JP3481499B2 (en) Resist processing method and resist processing apparatus
JP2003209050A (en) Substrate treatment method and substrate treatment apparatus
JP2004214385A (en) Coated film formation apparatus and its method
JP2002164410A (en) Apparatus for processing substrate and method for processing substrate
JP2006128572A (en) Exposure condition correcting method, substrate processing apparatus, and computer program
JP2001189368A (en) Substrate-treating apparatus and method
JP2005101048A (en) Inspecting device, substrate-processing device, and substrate inspection method
WO2003056610A1 (en) Substrate treatment method and substrate treatment apparatus
JP4319201B2 (en) Substrate processing method, program, and substrate processing system
US20120070564A1 (en) Bake Plate Exhaust Monitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151110

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees