JPH10275241A

JPH10275241A - グラフィック処理装置

Info

Publication number: JPH10275241A
Application number: JP9076951A
Authority: JP
Inventors: Eisuke Kanzaki; 崎英介神; Shunichi Takagaki; 垣俊一高; Hiroaki Yasuda; 田浩明安
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1997-03-28
Filing date: 1997-03-28
Publication date: 1998-10-13
Anticipated expiration: 2017-03-28
Also published as: KR19980079591A; US6489966B1; KR100305461B1; JP2957511B2; TW350944B

Abstract

(57)【要約】（修正有）【課題】アンチエリアシング処理の際のカバレージ演
算処理を並列・高速化する。【解決手段】ピクセルを構成する各サブ・ピクセルに
ついてのエッジ・ファンクションは、ピクセル座標に関
連するベース・エッジ・ファンクション部分Ｂｅｆと、
サブ・ピクセル参照値に関連するサブ・エッジ・ファン
クション部分Ｓｅｆとに分けて記述することができ、両
者の値を足し合わせた値を評価関数ＬｉｎｅＩＯｃｈｅ
ｃｋの変数として代入することによって、サブ・ピクセ
ルがエッジの上、下、又はエッジ・ライン上のいずれに
位置するかを判断することができる。ここで、サブ・エ
ッジ・ファンクションＳｅｆは、ベース・エッジ・ファ
ンクションＢｅｆよりもはるかに小さい値となり、Ｂｅ
ｆ演算ユニット１個に対して小規模なＳｅｆ演算ユニッ
トを複数個装備することにより、同等のカバレージ演算
能力を持つＬＳＩを小規模面積で効率よくデザインでき
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＲＴ（Cathod R
ay Tube）などのディスプレイ上にコンピュータ・グラ
フィックス（ＣＧ）画面を生成するためのグラフィック
処理装置に係り、特に、描画対象（オブジェクト）を多
数のポリゴンに分割してジオメトリ処理を行った後に、
ポリゴンを構成する各ピクセルについてラスタライズ処
理を行うタイプのグラフィック処理装置に関する。更に
詳しくは、本発明は、ポリゴンのエッジ部分に発生する
エリアシングを除去するアンチエリアシング処理を施す
グラフィック処理装置に係り、ピクセルに含まれるサブ
・ピクセルのうちポリゴンに含まれる割合（すなわちカ
バレージ）に応じてアンチエリアシングを行うタイプの
グラフィック処理装置に関する。

【０００２】

【従来の技術】昨今の技術革新に伴い、コンピュータの
利用分野も拡大してきた。コンピュータによる図形や画
像（いわゆる「コンピュータ・グラフィックス（Ｃ
Ｇ）」）の作成や処理はその一例である。最近では、コ
ンピュータの表示能力の強化やグラフィックス処理の高
機能化に伴って、３次元オブジェクトの２次元的イメー
ジを生成し表示する「３次元グラフィックス」が脚光を
浴びるようになってきている。ここでいう３次元グラフ
ィックスとは、３次元オブジェクトが光源によって照ら
されたときなどの光学現象を数式モデルで表現し、該モ
デルに基づいてオブジェクト表面に陰影や濃淡を付けた
り、さらには模様を貼り付けたりして、よりリアルで３
次元的な高精彩画像を生成する、というものである。こ
のような３次元グラフィック技術は、科学、工学、製
造、その他の応用分野でのＣＡＤ／ＣＡＭや、各種ソフ
トウェア開発分野などにおいて、ますます盛んになって
いる。

【０００３】かかるグラフィック処理システムは、一般
には、フロント・エンドとして位置付けられる『ジオメ
トリ・サブシステム』と、バック・エンドとして位置付
けらる『ラスタ・サブシステム』とで構成される。

【０００４】ジオメトリ・サブシステムは、コンピュー
タ画面上におけるオブジェクトの位置を決定するための
幾何学的な演算処理を施す過程のことである。ジオメト
リ・サブシステムでは、一般に、オブジェクトは多数の
ポリゴン（通常は３角形）の集合体として扱われ、ポリ
ゴン単位で演算処理が行われる。すなわち、ポリゴンを
定義する各頂点について、「座標変換」、「クリッピン
グ」、「光源計算」といった幾何学計算が行われる訳で
ある。ここで、「座標変換」とは、与えられたポリゴン
の各頂点座標を視点の位置に合わせて変換する処理のこ
とである。また、「クリッピング」とは、ポリゴンのう
ちコンピュータ画面に表示されない部分を検出して取捨
選択する（切り取る）処理のことである。また、「光源
計算」とは、光源との位置関係を基に各頂点の輝度を求
める処理のことである。

【０００５】一方、ラスタ・サブシステムは、オブジェ
クトを構成する各ピクセル（ｐｉｘｅｌ）を塗りつぶす
過程のことである。ラスタライズ処理は、一般には、ポ
リゴンの頂点毎に求められた画像パラメータを基にし
て、ポリゴン内部の全てのピクセルの画像パラメータを
補間することによって実現される。ここでいう画像パラ
メータには、ＲＧＢ形式などで表された色データや、奥
行き方向の距離を表すＺ値などがある。また、最近の高
精彩な３次元グラフィック処理では、遠近感を醸し出す
ためのｆ（ｆｏｇ：霧）や、物体表面の素材感や模様を
表現してリアリティを醸し出すためのテクスチャｔ（ｔ
ｅｘｔｕｒｅ）なども、画像パラメータの１つとして備
えており、これら各パラメータも各ピクセル毎に計算さ
れる。

【０００６】ところで、コンピュータ技術の分野におい
ては、データの殆ど全てはデジタル値で表現される。こ
のため、自然界のアナログ現象を不連続なデジタル値に
変換する過程で現れる好ましくない現象、すなわちエリ
アシング（Ａｌｉｅｓｉｎｇ）と呼ばれる現象がしばし
ば観察される。コンピュータを用いたグラフィック処理
においては、エリアシングは、特に、ポリゴンのエッジ
がギザギザの階段形に形成されたり、図形が不正確な形
で表示される現象として知覚される。これは、ディスプ
レイのピクセル・サイズ若しくは解像度が、人の視覚に
対して充分でないことにも依拠している。

【０００７】このようなエリアシング現象を取り除くた
めの処理のことを、一般に、アンチエリアシング（Ａｎ
ｔｉ−Ａｌｉａｓｉｎｇ）と呼ぶ。コンピュータ・グラ
フィックスの分野におけるアンチエリアシング処理は、
例えば、描画処理の最小単位であるピクセルをさらに多
数のサブ・ピクセルに細分化して、ラスタライズ処理で
一旦得られたピクセルに関する画像データ（色データな
ど）を再評価することによって達成される。アンチエリ
アシング処理は、ポリゴンのエッジを跨ぐピクセルをさ
らに４×４個、８×８個、又は１６×１６個のサブ・ピ
クセルに細かく分割して、ポリゴンに含まれる（若しく
は塗りつぶすべき）サブ・ピクセルの占める割合、すな
わちカバレージ（ｃｏｖｅｒａｇｅ：面積率）に応じ
て、ピクセルに付与される色データの階調を調整するこ
とによって達成される。

【０００８】図５に示す例では、ピクセルは、エッジ・
ラインが直線をなすポリゴンに横切られているが、ピク
セルをさらに４×４個のサブピクセルに分割してみる
と、カバレージは１４／１６であることが判明する。ま
た、図６に示す例では、ピクセルはエッジ・ラインが
円弧をなすポリゴンに横切られているが、ピクセルをさ
らに４×４個のサブピクセルに分割してみると、カバレ
ージは１４／１６であることが判明する。これらのよう
な場合、ピクセルの色データを、ピクセルがポリゴンに
含まれるか否かという不連続な値として判断するのでは
なく、ピクセルのカバレージに応じて階調を調整すれ
ば、エッジの不連続性が緩和され、表示品質が向上する
ことになる。アンチエリアシング処理を施すことによ
り、ポリゴンのエッジ部分には自然現象に近いグラデー
ションが付加される。例えば、ＣＡＤで生成された３次
元ワイヤ・フレーム・モデルはギザギザを生ずることな
く、連続的な滑らかな線で描画されるであろう。また、
ポリゴンの接辺部分での色の滲みが少ない映像を生成す
ることが可能となろう。

【０００９】ところで、サブ・ピクセルの割合を求める
カバレージ計算においては、ピクセルに含まれる各サブ
ピクセルがポリゴン内、エッジ・ライン上、ポリゴン外
のいずれに位置するかを求める必要がある。すなわち、
カバレージ計算は、各サブピクセルがポリゴンの境界を
定義するエッジ・ラインの上、下、又はライン上のいず
れにあるかを判断するための関数（エッジ・ファンクシ
ョン）を解かなければならないのである。

【００１０】エッジ・ファンクションが幾つかの項を含
む幾何学的な計算式で構成される、ということは当業者
であれば容易に理解できるであろう。このエッジ・ファ
ンクションを解く処理は、従来はソフトウェアにより実
現されていたため、高速に行うのが困難であった。逆に
言えば、アンチエリアシング処理を高速化するには、専
用のハードウェア回路（例えばＬＳＩ）に実装するとと
もに、処理を並列化することが望ましい。しかしなが
ら、エッジ・ファンクションを解く際には、複数の乗算
や除算を含んでいる。これら乗除算をＬＳＩに実装する
には比較的大きなゲート・サイズを要し（周知）、した
がって回路が大規模化し製造コストを著しく増大させて
しまう結果となる。

【００１１】

【発明が解決しようとする課題】本発明の目的は、ポリ
ゴンのエッジ部分に発生するエリアシングを除去するア
ンチエリアシング処理を施す、優れたグラフィック処理
装置を提供することにある。

【００１２】本発明の更なる目的は、ピクセルに含まれ
るサブ・ピクセルのうちポリゴンに含まれる割合（すな
わちカバレージ）に応じてアンチエリアシングを行うタ
イプの、優れたグラフィック処理装置を提供することに
ある。

【００１３】本発明の更なる目的は、アンチエリアシン
グ処理の際のカバレージ計算のための演算処理を並列化
・高速化した、優れたグラフィック処理装置を提供する
ことにある。

【００１４】本発明の更なる目的は、アンチエリアシン
グ処理の際のカバレージ計算を行うＬＳＩを比較的小さ
いゲート・サイズで実装可能な、優れたグラフィック処
理装置を提供することにある。

【００１５】

【課題を解決するための手段】本発明は、上記課題を参
酌してなされたものであり、その第１の側面は、ピクセ
ルのうち塗りつぶすべき部分の占めるカバレージを計算
する工程を含むタイプのグラフッィク処理装置におい
て、ピクセルのうち塗りつぶすべき部分とそうでない部
分とのエッジ・ラインに関する情報を付与する手段と、
ピクセル座標値についてのエッジ・ファンクションを解
くための第１の演算ユニットと、ピクセルに含まれる各
サブ・ピクセルのサブ・ピクセル参照値についてのエッ
ジ・ファンクションを解くための、１以上の第２の演算
ユニットと、ピクセル座標値についての第１の演算ユニ
ットの出力値とサブ・ピクセル参照値についての第２の
演算ユニットの出力値を用いて、当該サブ・ピクセルが
エッジ・ラインの上、下、又はエッジ・ライン上のいず
れに位置するかを判断する評価手段と、ピクセルに含ま
れるる全サブ・ピクセルについての評価結果をもとにピ
クセルのカバレージを計算するカバレージ計算手段と、
を含むことを特徴とするグラフィック処理装置である。

【００１６】また、本発明の第２の側面は、ピクセルの
うち塗りつぶすべき部分の占めるカバレージに応じてピ
クセルの階調を調整するタイプのグラフッィク処理装置
において、ピクセルのうち塗りつぶすべき部分とそうで
ない部分とのエッジ・ラインに関する情報を付与する手
段と、ピクセルのうちの塗りつぶすべき部分の描画情報
を決定する手段と、ピクセル座標値についてのエッジ・
ファンクションを解くための第１の演算ユニットと、ピ
クセルに含まれる各サブ・ピクセルのサブ・ピクセル参
照値についてのエッジ・ファンクションを解くための、
１以上の第２の演算ユニットと、ピクセル座標値につい
ての第１の演算ユニットの出力値とサブ・ピクセル参照
値についての第２の演算ユニットの出力値を用いて、当
該サブ・ピクセルがエッジ・ラインの上、下、又はエッ
ジ・ライン上のいずれに位置するかを判断する評価手段
と、ピクセルに含まれる全サブ・ピクセルについての評
価結果をもとにピクセルのカバレージを計算するカバレ
ージ計算手段と、算出されたカバレージに基づいてピク
セルの描画情報を調整する手段と、を含むことを特徴と
するグラフィック処理装置である。

【００１７】ここで、前記第２の演算ユニットは、前記
第１の演算ユニットの外に実装されていると把握された
い。

【００１８】また、本発明の第３の側面は、ピクセルの
うち所定領域内にある部分の占めるカバレージを計算す
るためのカバレージ計算ユニットであって、所定領域の
エッジ・ラインを定義する座標データとピクセルの座標
データを入力に持ち、エッジ・ラインを定義するエッジ
・ファンクションを導出して該エッジ・ファンクション
の係数部分を出力するとともに、ピクセルについてのエ
ッジ・ファンクションを解いて出力するための第１の演
算ユニットと、エッジ・ラインを定義するエッジ・ファ
ンクションの係数部分とピクセルに含まれるサブ・ピク
セルの参照値を入力に持ち、サブ・ピクセルについての
エッジ・ファンクションを解いて出力するための、１以
上の第２の演算ユニットと、前記第１の演算ユニットに
よるエッジ・ファンクションの結果と前記第２の演算ユ
ニットによるエッジ・ファンクションの結果とを併せ
て、サブ・ピクセルが所定領域の内外のいずれにあるか
を判断する判断ユニットと、を含むことを特徴とするカ
バレージ計算ユニットである。

【００１９】また、本発明の第４の側面は、ピクセルの
うち所定領域内にある部分の占めるカバレージを計算す
るためのカバレージ計算ユニットであって、所定領域の
エッジ・ラインを定義する座標データとピクセルの座標
データを入力に持ち、エッジ・ラインを定義するエッジ
・ファンクションを導出して該エッジ・ファンクション
の係数部分を出力するとともに、ピクセルについてのエ
ッジ・ファンクションを解いて出力するための第１の演
算ユニットと、エッジ・ラインを定義するエッジ・ファ
ンクションの係数部分とピクセルに含まれるサブ・ピク
セルの参照値を入力に持ち、サブ・ピクセルについての
エッジ・ファンクションを解いて出力するための、１以
上の第２の演算ユニットと、前記第１の演算ユニットに
よるエッジ・ファンクションの結果と前記第２の演算ユ
ニットによるエッジ・ファンクションの結果とを併せ
て、サブ・ピクセルが所定領域の内外のいずれにあるか
を判断する判断ユニットと、ピクセルに含まれる各サブ
・ピクセルについての判断ユニットの判断結果を集計す
ることによって、ピクセルについてのカバレージを計算
するカバレージ計算ユニットと、を具備することを特徴
とするカバレージ計算ユニットである。

【００２０】ここで、前記第２の演算ユニットは、前記
第１の演算ユニットの外に実装されていると把握された
い。

【００２１】

【作用】ここでは、まず、本発明の基本原理について詳
解する。

【００２２】ポリゴンを構成する２個の頂点Ｖ₀（ｘ₀，
ｙ₀）及びＶ₁（ｘ₁，ｙ₁）を結ぶ直線（エッジ・ライ
ン）の方程式（すなわちエッジ・ファンクション：ｅ
ｆ）は、下式（１）のように記述される。但し、同式に
おいて、ｄ_x＝ｘ₁−ｘ₀、及びｄ_y＝ｙ₁−ｙ₀とする。

【００２３】

【数１】

【００２４】ここで、エッジ・ライン上の任意の点
（ｘ，ｙ）から微小距離だけ離れた点を（ｘ＋Δｘ，ｙ
＋Δｙ）とし、この点の座標値を上式（１）に代入すれ
ば、エッジ・ファンクションは下式（２）の通りとな
る。

【数２】

【００２５】点（ｘ，ｙ）をピクセル座標（pixel coor
dinates）と置けば、（ｘ＋Δｘ，ｙ＋Δｙ）をサブ・
ピクセルの座標（sub-pixel coordinates）、（Δｘ，
Δｙ）をサブ・ピクセル参照値（sub-pixel referenc
e）として捉えることができよう。なお、サブ・ピクセ
ル参照値の各々は一定値の整数倍であることが多い。

【００２６】式（２）に示したサブ・ピクセル座標（ｘ
＋Δｘ，ｙ＋Δｙ）についてのエッジ・ファンクション
は、ピクセル座標（ｘ，ｙ）に関連するベース・エッジ
・ファンクション部分Ｂｅｆと、サブ・ピクセル参照値
（Δｘ，Δｙ）に関連するサブ・エッジ・ファンクショ
ン部分Ｓｅｆとに分けると、夫々下式（３）及び（４）
のように記述される。

【００２７】

【数３】

【００２８】

【数４】

【００２９】これらエッジ・ファンクションＢｅｆ及び
Ｓｅｆの各値を足し合わせた値を評価関数ＬｉｎｅＩＯ
ｃｈｅｃｋの変数として代入することによって、サブ・
ピクセルのラインＩＯ情報（すなわちサブ・ピクセルが
エッジの上、下、又はエッジ・ライン上のいずれに位置
するか）を判断することができる（下式（５）参照）。

【００３０】

【数５】

【００３１】一般に、サブ・ピクセル参照値Δｘ，Δｙ
の各々は、ピクセル座標値ｘ，ｙよりもはるかに小さ
く、Δｘ《ｘ、及び、Δｙ《ｙが成り立つ。したがっ
て、サブ・エッジ・ファンクションＳｅｆも、当然にし
て、ベース・エッジ・ファンクションＢｅｆよりもはる
かに小さい値となる。

【００３２】コンピュータ技術の分野では、小さい値の
データは狭いビット幅で表現できることを意味し、ま
た、小さい値のデータを演算処理するためのＬＳＩも比
較的少ないゲートサイズで実装することが可能である。
他方、比較的大きな座標値を捌く必要があるＢｅｆ演算
ユニットは比較的大規模にならざるを得ない。例えばグ
ラフィックス・ワークステーション用のディスプレイは
４０９６（＝２¹³）×４０９６（＝２¹³）程度の解像度
を有しており、ピクセルをアドレスするためのｘ，ｙ各
座標値は、整数部分及び少数部分として夫々１３ビッ
ト、５ビットの合計１８ビット幅を必要とする。したが
って、各１８ビット幅のｘ，ｙ座標値を入力に持つＢｅ
ｆ演算ユニットは大規模にならざるを得ない。これに対
して、サブ・ピクセル参照値Δｘ，Δｙはｘ，ｙピクセ
ル座標のうちの小数部分のみに該当し、８×８サブピク
セルの場合には３ビット幅で足りる。すなわち、各３ビ
ットのサブ・ピクセル参照値Δｘ，Δｙしか扱わないＳ
ｅｆ演算ユニットは小規模で足りる。

【００３３】１つのピクセルにつきＢｅｆ演算が１回に
対し、Ｓｅｆ演算はピクセルに含まれる各サブ・ピクセ
ルについて必要である。また、各演算ユニットの規模を
勘案すれば、１個のＢｅｆ演算ユニットに対して複数の
Ｓｅｆ演算ユニットを装備することは、実装技術上、充
分可能である。

【００３４】既に述べたように、カバレージ計算では、
１つのピクセル座標についての演算（すなわちＢｅｆ演
算）につき４×４個、８×８個、または１６×１６個の
サブ・ピクセル参照値についての演算（すなわちＳｅｆ
演算）が付随する。エッジ・ファンクションをピクセル
座標に関連するベース・エッジ・ファンクション部分Ｂ
ｅｆと、サブ・ピクセル参照値に関連するサブ・エッジ
・ファンクション部分Ｓｅｆとに分けるとともに、１つ
のＢｅｆ演算ユニットに対して複数のＳｅｆ演算ユニッ
トを装備するという形態は、ＬＳＩの実装効率が高く、
且つ、同等のカバレージ計算能力を小規模面積で実現で
きるため、製造コストの削減につながる。また、ピクセ
ルに関するＢｅｆ演算と、これに付随するサブ・ピクセ
ルに関する複数のＳｅｆ演算とが並列化されるので、演
算処理の高速化にも寄与することができる。

【００３５】上述ではポリゴンのエッジ・ラインが直線
であることを前提にして説明したが、次に、エッジ・ラ
インが円弧である場合のエッジ・ファンクションの解放
について説明する。

【００３６】ポリゴンのエッジ・ラインが中心Ｖ
_c（ｘ_c，ｙ_c）、直径ｄの円弧で構成されるとする。該
円弧の方程式（すなわちエッジ・ファンクション：ｃｅ
ｆ）は、下式（６）のように記述される。

【００３７】

【数６】

【００３８】ここで、エッジ・ライン上の任意の点
（ｘ，ｙ）から微小距離だけ離れた点を（ｘ＋Δｘ，ｙ
＋Δｙ）とし、この点を上式（６）に代入すれば、エッ
ジ・ファンクションは下式（７）の通りとなる。但し、
ｘ−ｘ_c＝ｄ_x、及びｙ−ｙ_c＝ｄ_yとする。

【数７】

【００３９】点（ｘ，ｙ）をピクセル座標（pixel coor
dinates）と置けば、（ｘ＋Δｘ，ｙ＋Δｙ）をサブ・
ピクセルの座標（sub-pixel coordinates）、（Δｘ，
Δｙ）をサブ・ピクセル参照値（sub-pixel referenc
e）として捉えることができよう（同上）。なお、サブ
・ピクセル参照値の各々は一定値の整数倍であることが
多い。

【００４０】式（７）に示したサブ・ピクセル座標につ
いてのエッジ・ファンクションは、ピクセル座標（ｘ，
ｙ）に関連するベース・エッジ・ファンクション部分Ｂ
ｅｆと、サブ・ピクセル参照値（Δｘ，Δｙ）に関連す
るサブ・エッジ・ファンクション部分Ｓｅｆとに分ける
と、夫々下式（８）及び（９）のように記述される。

【００４１】

【数８】

【００４２】

【数９】

【００４３】これらファンクションＢｅｆ及びＳｅｆの
各値を足し合わせた値を評価関数ＣｉｒｃｌｅＩＯｃｈ
ｅｃｋの変数として代入することによって、サブ・ピク
セルのラインＩＯ情報（すなわちサブ・ピクセルがエッ
ジの上、下、又はエッジ・ライン上のいずれに位置する
か）を判断することができる（下式（１０）参照）。

【００４４】

【数１０】

【００４５】一般に、サブ・ピクセル参照値Δｘ，Δｙ
は、ピクセル座標値ｘ，ｙよりもはるかに小さく、Δｘ
《ｘ、及び、Δｙ《ｙが成り立つ。したがって、サブ・
エッジ・ファンクションＳｅｆも、当然にして、ベース
・エッジ・ファンクションＢｅｆよりもはるかに小さい
値となる（同上）。

【００４６】コンピュータ技術の分野では、小さい値の
データは狭いビット幅で表現できることを意味し、ま
た、小さい値を演算処理するためのＬＳＩも比較的少な
いゲートサイズで実装することが可能である。比較的大
きな座標値を捌く必要があるＢｅｆ演算ユニットは比較
的大規模にならざるを得ない。これに対して、Ｓｅｆ演
算ユニットは小規模となる。したがって、１個のＢｅｆ
演算ユニットに対して複数のＳｅｆ演算ユニットを装備
することもできる（同上）。

【００４７】既に述べたように、カバレージ計算では、
１つのピクセル座標についての演算（すなわちＢｅｆ演
算）につき４×４個、８×８個、または１６×１６個の
サブ・ピクセル参照値についての演算（すなわちＳｅｆ
演算）が付随する。エッジ・ファンクションをピクセル
座標に関連するベース・エッジ・ファンクション部分Ｂ
ｅｆと、サブ・ピクセル参照値に関連するサブ・エッジ
・ファンクション部分Ｓｅｆとに分けるとともに、１つ
のＢｅｆ演算ユニットに対して複数のＳｅｆ演算ユニッ
トを装備するという形態は、ＬＳＩの実装効率が高く、
且つ、同等のカバレージ計算能力を小規模面積で実現で
きるため、製造コストの削減につながる。また、ピクセ
ルに関するＢｅｆ演算と、これに付随するサブ・ピクセ
ルに関する複数のＳｅｆ演算とを並列化できるので、演
算処理の高速化にも寄与することができる。

【００４８】ＬＳＩの設計において、計算機のゲート・
サイズを小さくすること、すなわち実装面積を縮小する
ことが製造コスト削減に直接的に寄与することは、広く
知られている。本発明によれば、グラフィック処理（特
にラスタライズ処理過程）におけるカバレージ計算のた
めの計算機部分を比較的小さい面積で実現することがで
きるので、製造コストへの寄与は非常に高い。

【００４９】要するに、本発明によれば、アンチエリア
シング処理の際のカバレージ計算のためのエッジ・ファ
ンクションの演算処理を並列化・高速化した、優れたグ
ラフィック処理装置を提供することができる訳である。

【００５０】また、本発明によれば、アンチエリアシン
グ処理の際のカバレージ計算を行うＬＳＩを比較的小さ
いゲート・サイズで実装可能な、優れたグラフィック処
理装置を提供することができる。

【００５１】本発明のさらに他の目的、特徴や利点は、
後述する本発明の実施例や添付する図面に基づくより詳
細な説明によって明らかになるであろう。

【００５２】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施例を詳解する。

【００５３】図１には、本発明を実現するのに適したグ
ラフィック処理システム１００のハードウェア構成を模
式的に示している。該システム１００は、フロント・エ
ンドとして位置付けられるジオメトリ・サブシステム１
０と、バック・エンドとして位置付けらるラスタ・サブ
システム２０とで構成される。また、グラフィック処理
システム１００は、例えば他の上位コンピュータ・シス
テム（図示しない）の拡張アダプタ・カードという形態
で、利用に供される。上位コンピュータ・システムの一
例は、日本アイ・ビー・エム（株）が市販するワークス
テーション"ＲＳ／６０００"である。ワークステーショ
ンは、通常、拡張アダプタ・カードを装着するためのバ
ス・スロットを１以上備えており、本グラフィック処理
システム１００を受容することができる。なお、バス・
インターフェース規格の代表例は、ＰＣＩ（Peripheral
Component Interconnect）である。

【００５４】上位コンピュータ・システムは、描画対象
としての３次元オブジェクトを多数のポリゴン（通常は
３角形）に分割して、ポリゴンを構成する各頂点につい
ての３次元座標データやその他の描画情報を予め計算
し、且つポリゴン単位で自身の記憶装置（例えばハード
・ディスク：図示しない）内に管理している。また、上
位コンピュータ・システムは、自身が記憶管理している
描画情報を、データ・セット（又は「描画命令列」）と
いう単位で、グラフィック処理システム１００に逐次供
給するようになっている。なお、データ・セットは、一
般には、１つのポリゴン（又はポリゴンの一部）を定義
するための描画情報の集合体であり、ポリゴンの各頂点
の座標データ、線幅、線種、ポリゴンに貼り付けるべき
テクスチャの識別子などを含んでいる。

【００５５】ジオメトリ・サブシステム１０は、上位コ
ンピュータ・システムから逐次受け取ったデータ・セッ
トに対して幾何学的な演算処理を施すユニットである。
ここで言う幾何学的演算とは、「座標変換」や、「クリ
ッピング」、「光源計算」などを指す。なお、サブシス
テム１０は、一般には、複数のノード・プロセッサを設
けて（図示しない）、データ・セット単位で演算処理を
並列化している。

【００５６】一方、ラスタ・サブシステム２０は、デー
タ・セットで定義されたポリゴン内の各ピクセル（ｐｉ
ｘｅｌ）を塗りつぶす処理を行うユニットである。ラス
タライジング処理は、一般には、ポリゴンの頂点毎に幾
何学演算処理が施された画像パラメータを基にして、ポ
リゴン内部の全てのピクセルの画像パラメータを補間す
ることによって実現される。

【００５７】図２には、ラスタ・サブシステム２０の内
部構成を図解している。同図に示すように、本実施例の
サブシステム２０は、インターポーレータ２１と、ポイ
ント／エリア・サンプラー２２と、ＸＹ座標発生器２３
と、パー・フラグメント・オペレータ２４と、フレーム
・バッファ２５とを含んでいる。

【００５８】インターポーレータ２１は、ポリゴン内の
各ピクセルの画像データを補間するためのユニットであ
る。インターポーレータ２１は、ジオメトリ・サブシス
テム１０からポリゴンの各頂点の座標データ（ｘ，ｙ，
ｚ）や画像データ（ｒ，ｇ，ｂ，ａ，ｆ，…）を受け取
って、ポリゴン内の各ピクセルについての画像データを
補間処理し、これらピクセル・データを後続のパー・フ
ラグメント・オペレータ２４に渡すようになっている。
なお、インターポーレータ２１は、一般には、複数のノ
ード・プロセッサを設けて（図示しない）、ピクセル単
位で演算処理を並列化している。補間処理自体は本発明
の要旨に直接関連しないので、これ以上説明しない。

【００５９】ＸＹ座標発生器２３は、ポリゴンに含まれ
る各ピクセルの座標データを発生させるためのユニット
であり、ポリゴンを定義する各頂点の座標データをジオ
メトリ・サブシステム１０から受け取るとともに、発生
させたポリゴン内の各ピクセルの座標データを後続のポ
イント／エリア・サンプラー２２に逐次渡すようになっ
ている。

【００６０】ポイント／エリア・サンプラー２２は、カ
バレージやサブピクセル・マスク情報などのパラメータ
を計算するためのユニットであり、ポリゴンを定義する
各頂点の座標データをジオメトリ・サブシステム１０か
ら受け取るととも、ポリゴン内の各ピクセルの座標デー
タをＸＹ座標発生器２３から受け取っている。カバレー
ジやサブピクセル・マスク情報などのパラメータは、後
続のパー・フラグメント・オペレータ２４において、色
データなどのピクセルに関する画像データを再評価（す
なわちアンチエリアシング）するために用いられる。こ
こで、カバレージとは、ピクセル内でポリゴンに含まれ
る領域の面積率のことであり（前述）、本実施例では、
ピクセル中のサブ・ピクセルの割合で記述するようにな
っている。また、サブ・ピクセル・マスク情報とは、ピ
クセル中の任意のサブ・ピクセルがポリゴンの内外いず
れに位置するかを示す情報である（但し、サブ・ピクセ
ル・マスク情報の用途は、本発明の要旨に直接関連しな
いので、これ以上説明しない）。

【００６１】パー・フラグメント・オペレータ２４は、
インターポーレータ２１によって求められた各ピクセル
の補間データ（ｒ，ｇ，ｂ，ａ，ｆ，ｚ，…）を受け取
るとともに、ポイント／エリア・サンプラー２２で計算
されたカバレージやサブ・ピクセル・マスク情報に従っ
て、ピクセルの色データを再評価（すなわちアンチエリ
アシング）するためのユニットである。

【００６２】パー・フラグメント・オペレータ２４によ
って調整された各ピクセルの画像データは、フレーム・
バッファ２５中の該当アドレスに一旦書き込まれる。そ
して、フレーム・バッファ２５から読み出された色デー
タ（ｒ，ｇ，ｂ）に従って、オブジェクトがディスプレ
イ・スクリーン２６上で描画されるようになっている。

【００６３】図３には、ポイント／エリア・サンプラー
２２の内部構成を図解している。同図に示すように、ポ
イント／エリア・サンプラー２２は、プレ・プロセス・
ユニット２２Ａと、ポスト・プロセス・ユニット２２Ｂ
と、描画コマンドをパイプライン処理するためのコマン
ド・パイプライン２２Ｃと、単一のベース・エッジ・フ
ァンクション（Ｂｅｆ）ユニット２２Ｄと、複数のサブ
・エッジ・ファンクション（Ｓｅｆ）ユニット２２Ｅ…
及びラインＩＯチェック・ユニット２２Ｆ…で構成され
る。

【００６４】プレ・プロセス・ユニット２２Ａは、ポリ
ゴンの境界線（エッジ・ライン）に関する情報を受け取
って、後続のＢｅｆユニット２２Ｄ及びＳｅｆユニット
２２Ｅの各々に必要なデータを供給するようになってい
る。ここで言う、エッジ・ラインに関する情報には、例
えば、ポリゴンの各頂点の座標データ（（ｘ₀，ｙ₀），
（ｘ₁，ｙ₁），（ｘ₂，ｙ₂））や、現処理対象となって
いるピクセルの座標データ（ｘ，ｙ）の他、エッジが直
線又は円弧のいずれであるか（ＬｏｒＣ）、円弧であれ
ばその直径ｄが含まれる。

【００６５】ピクセル中の各サブ・ピクセルのラインＩ
Ｏ情報（すなわちサブ・ピクセルがエッジ・ラインの
上、下又はライン上のいずれに位置するか）を記述した
エッジ・ファンクションｅｆ（上式（１）又は（６））
のうち、ピクセル座標値（ｘ，ｙ）に関連する部分Ｂｅ
ｆ（上式（３）又は（８））の演算処理はＢｅｆユニッ
ト２２Ｄが担当し、サブ・ピクセル参照値（Δｘ，Δ
ｙ）に関連する部分Ｓｅｆ（上式（４）又は（９））は
Ｓｅｆユニット２２Ｅが担当するようになっている。

【００６６】Ｂｅｆユニット２２Ｄは、エッジ・ライン
上の２点の座標データ（例えば（ｘ₀，ｙ₀）と（ｘ₁，
ｙ₁））の他、ピクセルの座標データ（ｘ，ｙ）、Ｌｏ
ｒＣやｄなどの、エッジ・ファンクションを解くのに必
要なデータを入力して、エッジ・ファンクションのＢｅ
ｆ部分を演算し、該演算結果を各ラインＩＯチェック・
ユニット２２Ｆ…に出力するとともに、エッジ・ファン
クションの係数部分ｄ_x及びｄ_yやエッジ・ラインの属性
ＬｏｒＣを各Ｓｅｆユニット２２Ｅに供給するようにな
っている。ピクセルをアドレスするためのｘ，ｙ各座標
値は、例えば整数部分１３ビット、小数部分５ビットの
計１８ビット幅ずつ必要とする（前述）。したがって、
巨大なビット幅の入力データを捌くためのＢｅｆ演算ユ
ニット２２Ｄは必然的に大規模になってしまう。

【００６７】Ｓｅｆユニット２２Ｅ…は、エッジ・ファ
ンクションの係数部分ｄ_x及びｄ_yと、ピクセル中の各サ
ブ・ピクセルについての参照値（Δｘ，Δｙ）とを逐次
受け取って、エッジ・ファンクションのＳｅｆ部分を演
算して、対応するラインＩＯチェック・ユニット２２Ｆ
…に演算結果を出力するようになっている。

【００６８】各サブ・ピクセル参照値Δｘ，Δｙは、ピ
クセル座標ｘ，ｙのうちの小数部分のみに該当し、それ
ぞれ３ビット幅で足りる。したがって、各サブ・ピクセ
ル参照値Δｘ，Δｙしか扱う必要のないＳｅｆユニット
２２Ｅ…は小規模サイズにデザインすることが可能であ
る。他方、１つのピクセルにつきＢｅｆ演算が１回であ
るのに対して、Ｓｅｆ演算はピクセル中のサブ・ピクセ
ルの個数分だけ必要である。例えばピクセルを４×４
個、８×８個、又は１６×１６個のサブ・ピクセルに分
割した場合には、カバレージ計算において、それぞれ４
×４回、８×８回、又は１６×１６回のＳｅｆ演算を必
要とする。Ｓｅｆユニット２２Ｅ…がＢｅｆユニットに
比し著しく小規模に実装可能であることを勘案すれば、
図３に示すように、１つのＢｅｆユニット２２Ｄに対し
てＳｅｆユニット２２Ｅ…を装設することは可能であ
り、また、これによって重たいＢｅｆ演算と、軽いが多
数の演算を含むＳｅｆ演算とを並列化することができ
る。

【００６９】ラインＩＯチェック・ユニット２２Ｆ…
は、各Ｓｅｆユニット２２Ｅ…に対応付けて配設されて
いる。ラインＩＯチェック・ユニット２２Ｆ…は、ファ
ンクション"ＬｉｎｅＩＯｃｈｅｃｋ"（又は"Ｃｉｒｃ
ｌｅＩＯｃｈｅｃｋ"）を解くことによって、サブ・ピ
クセルのラインＩＯ情報（すなわちサブ・ピクセルがエ
ッジ・ラインの上、下、又はライン上のいずれに位置す
るか）を判別するようになっている。上式（５）又は
（１０）に示すように、ＬｉｎｅＩＯｃｈｅｃｋ／Ｃｉ
ｒｃｌｅＩＯｃｈｅｃｋのパラメータは、ピクセル座標
に関連するＢｅｆ部分と、サブ・ピクセル参照値に関連
するＳｅｆ部分とに分けられ、それぞれＢｅｆユニット
２２Ｄ及び対応するＳｅｆユニット２２Ｅから供給され
る。サブ・ピクセルの個数分だけＳｅｆユニット２２Ｅ
…及びラインＩＯチェック・ユニット２２Ｆ…を並設す
ることにより、各サブ・ピクセルについてのラインＩＯ
情報を並列的に得ることができ、演算時間が短縮する。

【００７０】ポスト・プロセス・ユニット２２Ｂは、各
サブ・ピクセルについてのラインＩＯ情報を集計処理し
て、ピクセルについてのカバレージやサブ・ピクセル・
マスク情報を得るようになっている。例えば、各ライン
ＩＯチェック・ユニット２２Ｆ…の結果はギャザリング
・ユニット２２Ｂ−１に入力され、サム・ユニット２２
Ｂ−２でエッジ・ラインの上（又は下）に位置するサブ
・ピクセルの個数がカウントされ、ピクセル全体に対す
るサブ・ピクセルの割合がカバレージ値として出力され
る。また、サブ・ピクセル・マスク発生器２２Ｂ−３
は、任意のサブ・ピクセルについての座標値が入力され
ると、該サブ・ピクセルについてのラインＩＯ情報を取
得してマスク情報として出力するようになっている。

【００７１】なお、図３に示すポイント・エリア・サン
プラー２２におけるＢｅｆユニット２２Ｄ及びＳｅｆユ
ニット２２Ｅの構成は、要するに、ピクセル中のサブ・
ピクセルの個数分だけＳｅｆユニット２２Ｅを連設する
というものであるが、必ずしもこれには限定されない。
Ｂｅｆユニット２２Ｄ及びＳｅｆユニット２２Ｅの他の
代替的な構成を図４に例示しておく。図４（ａ）ではサ
ブ・ピクセル総数分だけＳｅｆユニットを設けており、
同図（ｂ）ではサブ・ピクセル総数の半分だけＳｅｆユ
ニットを設け、時分割方式等により全てのサブ・ピクセ
ルについてのラインＩＯ情報を得るようになっている。
また、同図（ｃ）では、サブ・ピクセル総数の４分の１
だけＳｅｆユニットを設け、時分割方式等により全ての
サブ・ピクセルについてのラインＩＯ情報を得るように
なっている。Ｓｅｆユニットの個数を減らすことによ
り、グラフィック処理システムの実装面積は低減する
が、その分処理速度は遅くなる。いずれを採用するかは
設計事項である。

【００７２】他方、図４（ｄ）及び（ｅ）では、Ｂｅｆ
ユニットを２個用意することにより、２つのピクセルに
ついてのカバレージ計算を並列処理できるようになって
いる。この場合、処理速度は速くなるが、グラフィック
処理システムの実装面積は肥大化し、製造コスト・アッ
プとなる。いずれを採用するかは設計事項である。

【００７３】追補以上、特定の実施例を参照しながら、本発明について詳
解してきた。しかしながら、本発明の要旨を逸脱しない
範囲で当業者が該実施例の修正や代用を成し得ることは
自明である。例えば、本明細書ではピクセルのカバレー
ジ計算をコンピュータ・グラフィック処理におけるアン
チエリアシングに特定して説明したが、他の適用分野に
当該カバレージ計算を応用することは、本明細書の内容
を理解した当業者には容易であることは言うまでもな
い。要するに、例示という形態で本発明を開示してきた
のであり、限定的に解釈されるべきではない。本発明の
要旨を判断するためには、冒頭に記載した特許請求の範
囲の欄を参酌すべきである。

【００７４】

【発明の効果】以上詳記したように、本発明によれば、
アンチエリアシング処理の際のカバレージ計算のための
演算処理を並列化・高速化した、優れたグラフィック処
理装置を提供することができる。

【００７５】また、本発明によれば、アンチエリアシン
グ処理の際のカバレージ計算を行うＬＳＩを比較的小さ
いゲート・サイズで実装可能な、優れたグラフィック処
理装置を提供することができる。本発明によれば、グラ
フィック処理（特にラスタライズ処理過程）におけるカ
バレージ計算のための計算機部分を比較的小さい面積で
実現することができるので、製造コストへの寄与は非常
に高い。

【図面の簡単な説明】

【図１】図１は、本発明を実現するのに適したグラフィ
ック処理システム１００のハードウェア構成を模式的に
示した図である。

【図２】図２は、ラスタ・サブシステム２０の構成を図
解した図である。

【図３】図３は、ポイント／エリア・サンプラー２２の
構成を図解した図である。

【図４】図４は、ポイント・エリア・サンプラー２２に
おけるＢｅｆユニット２２Ｄ及びＳｅｆユニット２２Ｅ
の他の構成例を図解した図である。

【図５】図５は、エッジ・ラインが直線をなすポリゴン
に横切られたピクセルを４×４個のサブピクセルに分割
してカバレージを計算する様子を、概略的に示した図で
ある。

【図６】図６は、エッジ・ラインが円弧をなすポリゴン
に横切られたピクセルを４×４個のサブピクセルに分割
してカバレージを計算する様子を、概略的に示した図で
ある。

【符号の説明】

１０…ジオメトリ・サブシステム、２０…ラスタ・サブ
システム、２１…インターポーレータ、２２…ポイント
／エリア・サンプラー、２３…ＸＹ座標発生器、２４…
パー・フラグメント・オペレータ、２５…フレーム・バ
ッファ、１００…グラフィック処理システム。

───────────────────────────────────────────────────── フロントページの続き (72)発明者高垣俊一神奈川県大和市下鶴間1623番地14 日本アイ・ビー・エム株式会社大和事業所内 (72)発明者安田浩明神奈川県大和市下鶴間1623番地14 日本アイ・ビー・エム株式会社大和事業所内

Claims

【特許請求の範囲】

【請求項１】ピクセルのうち塗りつぶすべき部分の占め
るカバレージを計算する工程を含むタイプのグラフッィ
ク処理装置において、ピクセルのうち塗りつぶすべき部分とそうでない部分と
のエッジ・ラインに関する情報を付与する手段と、ピクセル座標値についてのエッジ・ファンクションを解
くための第１の演算ユニットと、ピクセルに含まれる各サブ・ピクセルのサブ・ピクセル
参照値についてのエッジ・ファンクションを解くため
の、１以上の第２の演算ユニットと、ピクセル座標値についての第１の演算ユニットの出力値
とサブ・ピクセル参照値についての第２の演算ユニット
の出力値を用いて、当該サブ・ピクセルがエッジ・ライ
ンの上、下、又はエッジ・ライン上のいずれに位置する
かを判断する評価手段と、ピクセルに含まれる全サブ・ピクセルについての評価結
果をもとにピクセルのカバレージを計算するカバレージ
計算手段と、を含むことを特徴とするグラフィック処理
装置。
【請求項２】ピクセルのうち塗りつぶすべき部分の占め
るカバレージに応じてピクセルの階調を調整するタイプ
のグラフッィク処理装置において、ピクセルのうち塗りつぶすべき部分とそうでない部分と
のエッジ・ラインに関する情報を付与する手段と、ピクセルのうちの塗りつぶすべき部分の描画情報を決定
する手段と、ピクセル座標値についてのエッジ・ファンクションを解
くための第１の演算ユニットと、ピクセルに含まれる各サブ・ピクセルのサブ・ピクセル
参照値についてのエッジ・ファンクションを解くため
の、１以上の第２の演算ユニットと、ピクセル座標値についての第１の演算ユニットの出力値
とサブ・ピクセル参照値についての第２の演算ユニット
の出力値を用いて、当該サブ・ピクセルがエッジ・ライ
ンの上、下、又はエッジ・ライン上のいずれに位置する
かを判断する評価手段と、ピクセルに含まれる全サブ・ピクセルについての評価結
果をもとにピクセルのカバレージを計算するカバレージ
計算手段と、算出されたカバレージに基づいてピクセルの描画情報を
調整する手段と、を含むことを特徴とするグラフィック
処理装置。
【請求項３】前記第２の演算ユニットは、前記第１の演
算ユニットの外に実装されていることを特徴とする請求
項１又は２のいずれかに記載のグラフィック処理装置。
【請求項４】ピクセルのうち所定領域内にある部分の占
めるカバレージを計算するためのカバレージ計算ユニッ
トであって、所定領域のエッジ・ラインを定義する座標データとピク
セルの座標データを入力に持ち、エッジ・ラインを定義
するエッジ・ファンクションを導出して該エッジ・ファ
ンクションの係数部分を出力するとともに、ピクセルに
ついてのエッジ・ファンクションを解いて出力するため
の第１の演算ユニットと、エッジ・ラインを定義するエッジ・ファンクションの係
数部分とピクセルに含まれるサブ・ピクセルの参照値を
入力に持ち、サブ・ピクセルについてのエッジ・ファン
クションを解いて出力するための、１以上の第２の演算
ユニットと、前記第１の演算ユニットによるエッジ・ファンクション
の結果と前記第２の演算ユニットによるエッジ・ファン
クションの結果とを併せて、サブ・ピクセルが所定領域
の内外のいずれにあるかを判断する判断ユニットと、を
含むことを特徴とするカバレージ計算ユニット。
【請求項５】ピクセルのうち所定領域内にある部分の占
めるカバレージを計算するためのカバレージ計算ユニッ
トであって、所定領域のエッジ・ラインを定義する座標データとピク
セルの座標データを入力に持ち、エッジ・ラインを定義
するエッジ・ファンクションを導出して該エッジ・ファ
ンクションの係数部分を出力するとともに、ピクセルに
ついてのエッジ・ファンクションを解いて出力するため
の第１の演算ユニットと、エッジ・ラインを定義するエッジ・ファンクションの係
数部分とピクセルに含まれるサブ・ピクセルの参照値を
入力に持ち、サブ・ピクセルについてのエッジ・ファン
クションを解いて出力するための、１以上の第２の演算
ユニットと、前記第１の演算ユニットによるエッジ・ファンクション
の結果と前記第２の演算ユニットによるエッジ・ファン
クションの結果とを併せて、サブ・ピクセルが所定領域
の内外のいずれにあるかを判断する判断ユニットと、ピクセルに含まれる各サブ・ピクセルについての判断ユ
ニットの判断結果を集計することによって、ピクセルに
ついてのカバレージを計算するカバレージ計算ユニット
と、を具備することを特徴とするカバレージ計算ユニッ
ト。
【請求項６】前記第２の演算ユニットは、前記第１の演
算ユニットの外に実装されていることを特徴とする請求
項４又は５のいずれかに記載のカバレージ計算ユニッ
ト。