JPH02163886A - 三次元図形処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、複数のポリゴンで構成された三次元図形に対
して陰影付は処理を行なう三次元図形処理装置に関する
。

（従来の技術） 一般に三次元グラフィックにおける陰影付は即ちシェー
ディング（ｓｈａｄｉｎｇ）のうち、スムーズ・シェー
ディングであるグーローシェーディングは、三次元図形
を、第４図に示すような各頂点例えばＡ、Ｂ、Ｃに、座
標（Ｘ＋　　Ｙ、Ｚ＋　　ここではｘｌ、Ｙｌ、Ｚ＋　
〜Ｘ３．　　ｙ３．Ｚ３）と輝度（Ｉ、　　ここでは１
１〜Ｉ、）の情報をもった基本図形（ポリゴン）の集合
で定義し、その図形内のの各点（ピクセルつまり画素）
の座標、輝度を直線補間することにより、滑らかな陰影
付けをするものである。またこのとき、Ｚバッファ・ア
ルゴリズムを併用すれば、隠面処理も同時に行ない、よ
り写実的な三次元物体の表示が可能になる。ここで隠面
処理とは、Ｚ座標値が最も小さな各ピクセルのＺ座標を
選択する機能をいうものであり、この隠面処理がなされ
た各ピクセルは、表示画面上で最も手前のデータが存在
する。

（発明が解決しようとする課題） この種の従来システムでは、第５図に示すように直線補
間の計算を行なうＬＳＩ（プロセッサ）ｌで、全画像空
間のフレームバッファ２とＺバッファ３の制御を行なっ
ていた。ここでフレームバッファ２は、１画面の各ピク
セルの輝度のデータを記憶し、Ｚバッファ３は、１画面
の各ピクセルの２座標のデータを記憶している。ところ
で、近年の画像デイスプレィの高解像度化に伴ない、そ
れらのフレームバッファ２とＺバッファ３は、ますます
大容量化する傾向にある。従って表示すべき三次元物体
も高解像度のため、その中に含まれるピクセル数が膨大
な数になり、これらを−点一点、前述したような座標や
輝度の直線補間をし、しかもＺバッファ・アルゴリズム
に基づく隠面処理を実行していたのでは、処理時間も膨
大になり、アニメーションなどのリアルタイム処理は難
しい。

そこで本発明の目的は、デイスプレィの高解像度化に対
しても、高速で三次元図形の描画を実行できる図形処理
装置を提供することにある。

［発明の構成］ （課題を解決するための手段と作用） 本発明は、複数のポリゴンで構成された三次元図形に対
して陰影付は処理を行なう三次元図形処理装置であって
、ポリゴンを１スキャンライン毎に直線補間して、各点
（ピクセル）の輝度値及び奥行き（Ｚ）座標値を求める
演算回路をｎ個（ｎは２以−りの整数）有し、画面の垂
直（ｙ）座標方向にｎ個に分割した輝度値記憶手段及び
奥行き座標値記憶手段をそれぞれ制御し、画面上でｎ個
に分けられた水平（ｘ）方向の補間計算を各々独立かつ
並行して実行する構成としたことを特徴とする三次元図
形処理装置である。

即ち本発明は、三次元図形の陰影付けの場合、画面の垂
直方向の座標により、複数にメモリを分け、それぞれの
メモリに専用のプロセッサ（演算回路）を設け、これら
プロセッサは、互に他のプロセッサに関係なく、与えら
れた図形の水平線を並行して直線補間していくことによ
り、高速に図形の塗り潰しを行なうことができる。なお
図形全体の表示は、水平走査を順次切り換えていくこと
により得られる。

（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例の構成図、第２図は同構成の作用説明に用
いるポリゴンを示すが、ここで前記従来例と対応する個
所には同一符号を用いる。

本実施例は、ｎｍ４とした場合の例で、１１は直線補間
計算に必要なパラメータを計算する前処理部１２、〜１
２４は前処理部１１からのパラメタをもとに、並行して
処理（直線補間計算、隠面処理）を行なうレンダリング
プロセッサ、１３゜〜１３．＋はレンダリングプロセッ
サ１２□〜！２４からのＩ　　（１度）データが書き込
まれるメモリ、１４、〜１４４はプロセッサ１２１〜］
２４からのＺ　（奥行き）データが書き込まれるメモリ
　（この場合メモリ１３．〜１３．ｓ、１４１〜１４４
で１画面分のデータを記憶）、１５は画像表示時に用い
られる切り換えスイッチ、１６は画像表示用ＣＲＴデイ
スプレィ、２１はスキャンラインである。

即ち本装置は、デイスプレィ１６の面における垂直方向
（ｙ方向）に対して、第２図に示すようにＸ座標の下位
何ビットかで（本実施例ではｎ　−４だから下位２ビツ
ト）メモリを分け、つまりメモリ１３１〜１３４．１４
．〜１４４を設け、それぞれに補間計算などを行なうレ
ンダリングプロセッサ１２．〜１２４を割り当てる。メ
モリ・アドレスはｙの下位何ビットかを切り落した形で
生成される。分割されたメモリ１３１〜１３４，１４１
〜１４４は、画像メモリがもっている全空間を、等分し
た空間を有している。直線補間計算は、水平（ｘ）方向
に、左から右へ順次水平方向での奥行き（Ｚ）と輝度（
１）の傾き（Δ２／ΔＸΔＩ／ΔＸ）を足すことによっ
て行なわれる。例えばポリゴンを三角形に限定すると、
上記水平方向での傾きは一定である。このとき補間計算
に必要なパラメータは、第２図の如きポリゴンの走査開
始点のＸ座標、Ｚ、Ｉ、走査終了点のＸ座標、上記２つ
の傾きである。これらのパラメータは、第１図に示すよ
うに前処理部１１で計算され、各レンダリングプロセッ
サ１２１〜１２４に渡される。各プロセッサ１２．〜１
２４は、単純に上記開始点から終了点まで、上記傾きを
足して各点（ピクセル）のＺ、Ｉを計算（直線補間処理
）し、かつ隠面処理をしながら、並行して描画データを
メモリ１３１〜１３４，１４．〜１４４へ書き込んでい
けばよい。従ってプロセッサ１２１〜１２４どうしは、
全く独自にメモリへのデータ書き込みが行なえるため、
その動作が高速化される。

ここでポリゴンが三角形の場合は、２つの傾き（Δ２／
ΔＸ、Δ■／ΔＸ）は一定のため、一つの二角形を塗り
潰している間は、上記傾きを一々セットしなおすことは
ない。またレンダリングプロセッサに例えばＦＩＦＯな
どの記憶手段を設けておけば、前処理部１１とプロセッ
サ１２１〜１２４間は非同期にでき、互いに独立に処理
できる。また各レンダリングプロセッサは、１個１個別
のＬＳＩである必要はなく、何個かまとめて１チツプに
してもかまわない。

第３図は本発明の他の実施例を示す。即ち上記実施例で
は、垂直方向に並行する処理構成として描画速度を上げ
たが、本出願人は、先に水平（ｘ）方向に並行する処理
構成、つまり１つのスキャンライン上の連続した異なる
複数の点（ピクセル）に対する直線補間演算及び隠面処
理を１個の処理サイクル内で並列に実行させる装置を提
案した（特願昭６３−３３４３７号）。第３図はこの先
願と前実施例を組み合わせて、更に描画速度を上デたも
のである。図中３１はレンダリングプロセッサ・アレー
で、第１図のプロセッサ１２】〜１２４に相当する部分
、３２はメモリ・アレーで、第１図のメモリ１３１〜１
３４．１４１〜１４４に相当する部分である。第１図の
プロセッサ１２１は、第３図では水平方向に１２１１〜
１２１４に分割され、この方向に並行して処理が行なわ
れるようになっている。以下同様にプロセッサ１２４１
〜１２４４まで水平方向に分割され、同様に処理される
。メモリ・アレー３２は、水平方向に３２１１〜３２１
４に分割され、プロセッサ１、２−＋　１〜４，１から
並行して描画データ書き込みが行なわれる。以下３２４
１〜３２４４まで同様である。３３は画像表示の際に描
画データを取り出すパラレル・シリアル変換部である。

［発明の効果］ 以」−説明した如く本発明によれば、描画速度は、分割
したプロセッサの個数に比例して増加する。例えば４個
に分割すれば、１個のときだけの４倍に、１６個に分け
れば１６倍に、描画速度は向にする。このときのシステ
ムの拡張も容易にできる。本発明によると、デイスプレ
ィの高解像度化による処理機の増大化に対しても対応で
き、アニメーションなどのリアルタイム処理を円滑に実
行できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は同購成の
作用を説明するためのポリゴン部分の図、第３図は本発
明の他の実施例の構成図、第４図５第５図は従来装置の
説明図である。 １１・・・前処理部、１２．〜１２４・・・レンダリン
グプロセッサ、１３１〜１３４・・・輝度値メモリ、１
４１〜１４４・・・Ｚ座標値メモリ、１５・・・切り換
えスイッチ、１６・・・デイスプレィ。

Claims (1)

【特許請求の範囲】
1. 複数のポリゴンで構成された三次元図形に対して陰影付
   け処理を行なう三次元図形処理装置であって、ポリゴン
   を１スキャンライン毎に直線補間して、各点（ピクセル
   ）の輝度値及び奥行き（Ｚ）座標値を求める演算回路を
   ｎ個（ｎは２以上の整数）有し、画面の垂直（ｙ）座標
   方向にｎ個に分割した輝度値記憶手段及び奥行き座標値
   記憶手段をそれぞれ制御し、画面上でｎ個に分けられた
   水平（ｘ）方向の補間計算を各々独立かつ並行して実行
   する構成としたことを特徴とする三次元図形処理装置。