JP2718728B2 - 三次元図形処理装置 - Google Patents
三次元図形処理装置Info
- Publication number
- JP2718728B2 JP2718728B2 JP63318233A JP31823388A JP2718728B2 JP 2718728 B2 JP2718728 B2 JP 2718728B2 JP 63318233 A JP63318233 A JP 63318233A JP 31823388 A JP31823388 A JP 31823388A JP 2718728 B2 JP2718728 B2 JP 2718728B2
- Authority
- JP
- Japan
- Prior art keywords
- storage means
- value storage
- processing
- luminance value
- depth coordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Generation (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、複数のポリゴンで構成された三次元図形に
対して陰影付け処理を行なう三次元図形処理装置に関す
る。
対して陰影付け処理を行なう三次元図形処理装置に関す
る。
（従来の技術） 一般に三次元グラフィクにおける陰影付け即ちシェー
ディング（shading）のうち、スムーズ・シェーディン
グであるグーローシェーディングは、三次元図形を、第
４図に示すような各頂点例えばA,B,Cに、座標（x,y,Z,
ここではx1，y1，Z1，x3，y3，Z3）と輝度（I,ここでは
I1，I3）の情報をもった基本図形（ポリゴン）の集合で
定義し、その図形内の各点（ピクセルつまり画素）の座
標、輝度を直線補間することにより、滑らかな陰影付け
をするものである。またこのとき、Ｚバッファ・アルゴ
リズムを併用すれば、隠面処理も同時に行ない、より写
実的な三次元物体の表示が可能になる。ここで隠面処理
とは、Ｚ座標値が最も小さな各ピクセルのＺ座標を選択
する機能をいうものであり、この陰面処理がなされた各
ピクセルは、表示画面上で最も手前のデータが存在す
る。
ディング（shading）のうち、スムーズ・シェーディン
グであるグーローシェーディングは、三次元図形を、第
４図に示すような各頂点例えばA,B,Cに、座標（x,y,Z,
ここではx1，y1，Z1，x3，y3，Z3）と輝度（I,ここでは
I1，I3）の情報をもった基本図形（ポリゴン）の集合で
定義し、その図形内の各点（ピクセルつまり画素）の座
標、輝度を直線補間することにより、滑らかな陰影付け
をするものである。またこのとき、Ｚバッファ・アルゴ
リズムを併用すれば、隠面処理も同時に行ない、より写
実的な三次元物体の表示が可能になる。ここで隠面処理
とは、Ｚ座標値が最も小さな各ピクセルのＺ座標を選択
する機能をいうものであり、この陰面処理がなされた各
ピクセルは、表示画面上で最も手前のデータが存在す
る。
（発明が解決しようとする課題） この種の従来システムでは、第５図に示すように直線
補間の計算を行なうLSI（プロセッサ）１で、全画像空
間のフレームバッファ２とＺバッファ３の制御を行なっ
ていた。ここでフレームバッファ２は、１画面の各ピク
セルの輝度のデータを記憶し、Ｚバッファ３は、１画面
の各ピクセルのＺ座標のデータを記憶している。ところ
で、近年の画像ディスプレイの高解像度化に伴ない、そ
れらのフレームバッファ２とＺバッファ３は、ますます
大容量化する傾向にある。従って表示すべき三次元物体
も高解像度のため、その中に含まれるピクセル数が膨大
な数になり、これらを一点一点、前述したような座標や
輝度の直線補間をし、しかもＺバッファ・アルゴリズム
に基づく隠面処理を実行していたのでは、処理時間も膨
大になり、アニメーションなどのリアルタイム処理は難
しい。
補間の計算を行なうLSI（プロセッサ）１で、全画像空
間のフレームバッファ２とＺバッファ３の制御を行なっ
ていた。ここでフレームバッファ２は、１画面の各ピク
セルの輝度のデータを記憶し、Ｚバッファ３は、１画面
の各ピクセルのＺ座標のデータを記憶している。ところ
で、近年の画像ディスプレイの高解像度化に伴ない、そ
れらのフレームバッファ２とＺバッファ３は、ますます
大容量化する傾向にある。従って表示すべき三次元物体
も高解像度のため、その中に含まれるピクセル数が膨大
な数になり、これらを一点一点、前述したような座標や
輝度の直線補間をし、しかもＺバッファ・アルゴリズム
に基づく隠面処理を実行していたのでは、処理時間も膨
大になり、アニメーションなどのリアルタイム処理は難
しい。
そこで本発明の目的は、ディスプレイの高解像度化に
対しても、高速で三次元図形の描画を実行できる図形処
理装置を提供することにある。
対しても、高速で三次元図形の描画を実行できる図形処
理装置を提供することにある。
［発明の構成］ （課題を解決するための手段と作用） 本発明は、複数のポリゴンで構成された三次元図形に
対して陰影付け処理を行なう三次元図形処理装置であっ
て、画面の垂直座標方向に対応して複数個に分割された
輝度値を記憶する輝度値記憶手段及び奥行き座標値を記
憶する奥行き座標値記憶手段と、直線補間に必要なパラ
メータを計算する前処理手段と、前記各輝度値記憶手段
及び奥行き座標値記憶手段に対応して設けられ、前記前
処理手段から供給されるパラメータを順次記憶して出力
するファーストイン・ファーストアウトの記憶手段を含
み、この記憶手段から出力されるパラメータに応じて前
記ポリゴンを１スキャンライン毎に直線補間及び陰面処
理して、各ピクセルの輝度値及び奥行き座標値を求め、
対応する前記各輝度値記憶手段及び奥行き座標値記憶手
段に記憶させる前記前処理手段と非同期動作する複数個
の演算回路とを具備している。
対して陰影付け処理を行なう三次元図形処理装置であっ
て、画面の垂直座標方向に対応して複数個に分割された
輝度値を記憶する輝度値記憶手段及び奥行き座標値を記
憶する奥行き座標値記憶手段と、直線補間に必要なパラ
メータを計算する前処理手段と、前記各輝度値記憶手段
及び奥行き座標値記憶手段に対応して設けられ、前記前
処理手段から供給されるパラメータを順次記憶して出力
するファーストイン・ファーストアウトの記憶手段を含
み、この記憶手段から出力されるパラメータに応じて前
記ポリゴンを１スキャンライン毎に直線補間及び陰面処
理して、各ピクセルの輝度値及び奥行き座標値を求め、
対応する前記各輝度値記憶手段及び奥行き座標値記憶手
段に記憶させる前記前処理手段と非同期動作する複数個
の演算回路とを具備している。
即ち本発明は、三次元図形の陰影付けの場合、画面の
垂直方向の座標により、メモリを複数に分け、それぞれ
のメモリに前処理手段から供給されるパラメータを順次
記憶して出力するファーストイン・ファーストアウトの
記憶手段を含む専用のプロセッサを設けている。したが
って、これらプロセッサは、互に他のプロセッサに関係
なく、与えられた図形の水平線を並行して直線補間して
いくことにより、高速に図形の塗り潰しを行なうことが
できる。なお図形全体の表示は、水平走査を順次切り換
えていくことにより得られる。
垂直方向の座標により、メモリを複数に分け、それぞれ
のメモリに前処理手段から供給されるパラメータを順次
記憶して出力するファーストイン・ファーストアウトの
記憶手段を含む専用のプロセッサを設けている。したが
って、これらプロセッサは、互に他のプロセッサに関係
なく、与えられた図形の水平線を並行して直線補間して
いくことにより、高速に図形の塗り潰しを行なうことが
できる。なお図形全体の表示は、水平走査を順次切り換
えていくことにより得られる。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第
１図は同実施例の構成図、第２図は同構成の作用説明に
用いるポリゴンを示すが、ここで前記従来例と対応する
個所には同一符号を用いる。本実施例は、ｎ＝４とした
場合の例で、11は直線補間計算に必要なパラメータを計
算する前処理部、121〜124は前処理部11からのパラメー
タをもとに、並行して処理（直線補間計算、隠面処理）
を行なうレンダリングプロセッサ、131〜134はレンダリ
ングプロセッサ121〜124からのＩ（輝度）データが書き
込まれるメモリ、141〜144はプロセッサ121〜124からの
Ｚ（奥行き）データが書き込まれるメモリ（この場合メ
モリ131〜134，141〜144で１画面分のデータを記憶）、
15は画像表示時に用いられる切り換えスイッチ、16は画
像表示用CRTディスプレイ、21はスキャンラインであ
る。
１図は同実施例の構成図、第２図は同構成の作用説明に
用いるポリゴンを示すが、ここで前記従来例と対応する
個所には同一符号を用いる。本実施例は、ｎ＝４とした
場合の例で、11は直線補間計算に必要なパラメータを計
算する前処理部、121〜124は前処理部11からのパラメー
タをもとに、並行して処理（直線補間計算、隠面処理）
を行なうレンダリングプロセッサ、131〜134はレンダリ
ングプロセッサ121〜124からのＩ（輝度）データが書き
込まれるメモリ、141〜144はプロセッサ121〜124からの
Ｚ（奥行き）データが書き込まれるメモリ（この場合メ
モリ131〜134，141〜144で１画面分のデータを記憶）、
15は画像表示時に用いられる切り換えスイッチ、16は画
像表示用CRTディスプレイ、21はスキャンラインであ
る。
即ち本装置は、ディスプレイ16の面における垂直方向
（ｙ方向）に対して、第２図に示すようにｙ座標の下位
何ビットかで（本実施例ではｎ＝４だから下位２ビッ
ト）メモリを分け、つまりメモリ131〜134，141〜144を
設け、それぞれに補間計算などを行なうレンダリングプ
ロセッサ121〜124を割り当てる。メモリ・アドレスはｙ
の下位何ビットかを切り落した形で生成される。分割さ
れたメモリ131〜134，141〜144は、画像メモリがもって
いる全空間を、等分した空間を有している。直線補間計
算は、水平（ｘ）方向に、左から右へ順次水平方向での
奥行き（Ｚ）と輝度（Ｉ）の傾き（Δz/Δx,ΔI/Δｘ）
を足すことによって行なわれる。例えばポリゴンを三角
形に限定すると、上記水平方向での傾きは一定である。
このとき補間計算に必要なパラメータは、第２図の如き
ポリゴンの走査開始点のｘ座標、Z,I,走査終了点のｘ座
標、上記２つの傾きである。これらのパラメータは、第
１図に示すように前処理部11で計算され、各レンダリン
グプロセッサ121〜124に渡される。各プロセッサ121〜1
24は、単純に上記開始点から終了点まで、上記傾きを足
して各点（ピクセル）のZ,Iを計算（直線補間処理）
し、かつ隠面処理をしながら、並行して描画データをメ
モリ131〜134，141〜144へ書き込んでいけばよい。従っ
てプロセッサ121〜124どうしは、全く独自にメモリへの
データ書き込みが行なえるため、その動作が高速化され
る。
（ｙ方向）に対して、第２図に示すようにｙ座標の下位
何ビットかで（本実施例ではｎ＝４だから下位２ビッ
ト）メモリを分け、つまりメモリ131〜134，141〜144を
設け、それぞれに補間計算などを行なうレンダリングプ
ロセッサ121〜124を割り当てる。メモリ・アドレスはｙ
の下位何ビットかを切り落した形で生成される。分割さ
れたメモリ131〜134，141〜144は、画像メモリがもって
いる全空間を、等分した空間を有している。直線補間計
算は、水平（ｘ）方向に、左から右へ順次水平方向での
奥行き（Ｚ）と輝度（Ｉ）の傾き（Δz/Δx,ΔI/Δｘ）
を足すことによって行なわれる。例えばポリゴンを三角
形に限定すると、上記水平方向での傾きは一定である。
このとき補間計算に必要なパラメータは、第２図の如き
ポリゴンの走査開始点のｘ座標、Z,I,走査終了点のｘ座
標、上記２つの傾きである。これらのパラメータは、第
１図に示すように前処理部11で計算され、各レンダリン
グプロセッサ121〜124に渡される。各プロセッサ121〜1
24は、単純に上記開始点から終了点まで、上記傾きを足
して各点（ピクセル）のZ,Iを計算（直線補間処理）
し、かつ隠面処理をしながら、並行して描画データをメ
モリ131〜134，141〜144へ書き込んでいけばよい。従っ
てプロセッサ121〜124どうしは、全く独自にメモリへの
データ書き込みが行なえるため、その動作が高速化され
る。
ここでポリゴンが三角形の場合は、２つの傾き（Δz/
Δx,ΔI/Δｘ）は一定のため、一つの三角形を塗り潰し
ている間は、上記傾きを一々セットしなおすことはな
い。またレンダリングプロセッサに例えばファーストイ
ン・ファーストアウト（FIFO）の記憶手段を設けておけ
ば、前処理部11とプロセッサ121〜124間は非同期にで
き、互いに独立に処理できる。また各レンダリングプロ
セッサは、１個１個別のLSIである必要はなく、何個か
まとめて１チップにしてもかまわない。
Δx,ΔI/Δｘ）は一定のため、一つの三角形を塗り潰し
ている間は、上記傾きを一々セットしなおすことはな
い。またレンダリングプロセッサに例えばファーストイ
ン・ファーストアウト（FIFO）の記憶手段を設けておけ
ば、前処理部11とプロセッサ121〜124間は非同期にで
き、互いに独立に処理できる。また各レンダリングプロ
セッサは、１個１個別のLSIである必要はなく、何個か
まとめて１チップにしてもかまわない。
第３図は本発明の他の実施例を示す。即ち上記実施例
では、垂直方向に並行する処理構成として描画速度を上
げたが、本出願人は、先に水平（ｘ）方向に並行する処
理構成、つまり１つのスキャンライン上の連続した異な
る複数の点（ピクセル）に対する直線補間演算及び隠面
処理を１個の処理サイクル内で並列に実行させる装置を
提案した（特願昭63-33437号）。第３図はこの先願と前
実施例を組み合わせて、更に描画速度を上げたものであ
る。図中31はレンダリングプロセッサ・アレーで、第１
図のプロセッサ121〜124に相当する部分、32はメモリ・
アレーで、第１図のメモリ131〜134，141〜144に相当す
る部分である。第１図のプロセッサ121は、第３図では
水平方向に1211〜1214に分割され、この方向に並行して
処理が行なわれるようになっている。以下同様にプロセ
ッサ1241〜1244まで水平方向に分割され、同様に処理さ
れる。メモリ・アレー32は、水平方向に3211〜3214に分
割され、プロセッサ1241〜1244から並行して描画データ
の書き込みが行なわれる。以下3241〜3244まで同様であ
る。33は画像表示の際に描画データを取り出すパラレル
・シリアル変換部である。
では、垂直方向に並行する処理構成として描画速度を上
げたが、本出願人は、先に水平（ｘ）方向に並行する処
理構成、つまり１つのスキャンライン上の連続した異な
る複数の点（ピクセル）に対する直線補間演算及び隠面
処理を１個の処理サイクル内で並列に実行させる装置を
提案した（特願昭63-33437号）。第３図はこの先願と前
実施例を組み合わせて、更に描画速度を上げたものであ
る。図中31はレンダリングプロセッサ・アレーで、第１
図のプロセッサ121〜124に相当する部分、32はメモリ・
アレーで、第１図のメモリ131〜134，141〜144に相当す
る部分である。第１図のプロセッサ121は、第３図では
水平方向に1211〜1214に分割され、この方向に並行して
処理が行なわれるようになっている。以下同様にプロセ
ッサ1241〜1244まで水平方向に分割され、同様に処理さ
れる。メモリ・アレー32は、水平方向に3211〜3214に分
割され、プロセッサ1241〜1244から並行して描画データ
の書き込みが行なわれる。以下3241〜3244まで同様であ
る。33は画像表示の際に描画データを取り出すパラレル
・シリアル変換部である。
［発明の効果］ 以上詳述したようにこの発明によれば、輝度値記憶手
段及び奥行き座標値記憶手段を画面の垂直座標方向に対
応して複数個の分割し、この分割された分割された輝度
値記憶手段及び奥行き座標値記憶手段に対応して、ポリ
ゴンを１スキャンライン毎に直線補間及び陰面処理し
て、各ピクセルの輝度値及び奥行き座標値を求める複数
個の演算回路を設けている。したがって、各演算回路
は、互いに独立に動作できるため、高速処理が可能とな
る。しかも、これら演算回路は、前処理手段から供給さ
れるパラメータを順次記憶して出力するファーストイン
・ファーストアウトの記憶手段を含んでいる。したがっ
て、各演算回路は、互いに前処理手段と非同期で動作す
ることができるため、互いに独立に処理できる。よっ
て、ディスプレイの高解像度化に伴い大容量化したデー
タを高速に演算処理することが可能である。
段及び奥行き座標値記憶手段を画面の垂直座標方向に対
応して複数個の分割し、この分割された分割された輝度
値記憶手段及び奥行き座標値記憶手段に対応して、ポリ
ゴンを１スキャンライン毎に直線補間及び陰面処理し
て、各ピクセルの輝度値及び奥行き座標値を求める複数
個の演算回路を設けている。したがって、各演算回路
は、互いに独立に動作できるため、高速処理が可能とな
る。しかも、これら演算回路は、前処理手段から供給さ
れるパラメータを順次記憶して出力するファーストイン
・ファーストアウトの記憶手段を含んでいる。したがっ
て、各演算回路は、互いに前処理手段と非同期で動作す
ることができるため、互いに独立に処理できる。よっ
て、ディスプレイの高解像度化に伴い大容量化したデー
タを高速に演算処理することが可能である。
第１図は本発明の一実施例の構成図、第２図は同構成の
作用を説明するためのポリゴン部分の図、第３図は本発
明の他の実施例の構成図、第４図，第５図は従来装置の
説明図である。 11……前処理部、121〜124……レンダリングプロセッ
サ、131〜134……輝度値メモリ、141〜144……Ｚ座標値
メモリ、15……切り換えスイッチ、16……ディスプレ
イ。
作用を説明するためのポリゴン部分の図、第３図は本発
明の他の実施例の構成図、第４図，第５図は従来装置の
説明図である。 11……前処理部、121〜124……レンダリングプロセッ
サ、131〜134……輝度値メモリ、141〜144……Ｚ座標値
メモリ、15……切り換えスイッチ、16……ディスプレ
イ。
Claims (1)
- 【請求項１】複数のポリゴンで構成された三次元図形に
対して陰影付け処理を行なう三次元図形処理装置であっ
て、 画面の垂直座標方向に対応して複数個に分割された輝度
値を記憶する輝度値記憶手段及び奥行き座標値を記憶す
る奥行き座標値記憶手段と、 直線補間に必要なパラメータを計算する前処理手段と、 前記各輝度値記憶手段及び奥行き座標値記憶手段に対応
して設けられ、前記前処理手段から供給されるパラメー
タを順次記憶して出力するファーストイン・ファースト
アウトの記憶手段を含み、この記憶手段から出力される
パラメータに応じて前記ポリゴンを１スキャンライン毎
に直線補間及び陰面処理して、各ピクセルの輝度値及び
奥行き座標値を求め、対応する前記各輝度値記憶手段及
び奥行き座標値記憶手段に記憶させる前記前処理手段と
非同期動作する複数個の演算回路と を具備することを特徴とする三次元図形処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63318233A JP2718728B2 (ja) | 1988-12-16 | 1988-12-16 | 三次元図形処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63318233A JP2718728B2 (ja) | 1988-12-16 | 1988-12-16 | 三次元図形処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02163886A JPH02163886A (ja) | 1990-06-25 |
| JP2718728B2 true JP2718728B2 (ja) | 1998-02-25 |
Family
ID=18096911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63318233A Expired - Lifetime JP2718728B2 (ja) | 1988-12-16 | 1988-12-16 | 三次元図形処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718728B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09223245A (ja) * | 1996-02-19 | 1997-08-26 | Nec Corp | シェーディング描画装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6186876A (ja) * | 1984-10-03 | 1986-05-02 | Fujitsu Ltd | 三次元物体表示処理方式 |
-
1988
- 1988-12-16 JP JP63318233A patent/JP2718728B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02163886A (ja) | 1990-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963210A (en) | Graphics processor, system and method for generating screen pixels in raster order utilizing a single interpolator | |
| US5469535A (en) | Three-dimensional, texture mapping display system | |
| US6246421B1 (en) | Apparatus and method for parallel rendering of image pixels | |
| US8610729B2 (en) | Floating point computer system with fog | |
| EP0307019B1 (en) | Apparatus for modifying pixel data stored in a random access memory | |
| US5877769A (en) | Image processing apparatus and method | |
| WO2000011607B1 (en) | Deferred shading graphics pipeline processor | |
| JPH0916806A (ja) | 立体画像処理装置 | |
| US5973701A (en) | Dynamic switching of texture mip-maps based on pixel depth value | |
| US6441818B1 (en) | Image processing apparatus and method of same | |
| US5590249A (en) | Three dimensional sprite rendering apparatus and method | |
| JP2718728B2 (ja) | 三次元図形処理装置 | |
| EP1288863B1 (en) | Method and device for drawing | |
| US7372461B2 (en) | Image processing apparatus and method of same | |
| KR100544803B1 (ko) | 영상 프리미티브의 고속 처리 | |
| KR0165464B1 (ko) | 그래픽을 위한 스팬렌더링방법 및 장치 | |
| US6441826B1 (en) | Method and apparatus for generating textures for display | |
| KR100466473B1 (ko) | 텍셀 캐시들을 사용한 영상 텍스처 맵핑 장치 | |
| US8576219B2 (en) | Linear interpolation of triangles using digital differential analysis | |
| JP3741053B2 (ja) | 画像処理装置 | |
| JPH07105404A (ja) | 立体画像処理装置及びその処理方法 | |
| JP2583379B2 (ja) | 疑似３次元画像合成装置及び画像合成方法 | |
| KR19980026639A (ko) | 3차원 그래픽 콘트롤러 | |
| JPH10222690A (ja) | ３次元画像生成方法および装置とこの方法および装置を用いた３次元画像処理装置 | |
| JPS63247868A (ja) | 三次元図形表示装置 |