JPH10256830A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH10256830A JPH10256830A JP5499697A JP5499697A JPH10256830A JP H10256830 A JPH10256830 A JP H10256830A JP 5499697 A JP5499697 A JP 5499697A JP 5499697 A JP5499697 A JP 5499697A JP H10256830 A JPH10256830 A JP H10256830A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impedance
- negative
- differential pair
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 コイルを用いずに発振回路を形成する。
【解決手段】 差動対のトランジスタ１ａ、１ｂのエミ
ッタ間に抵抗値Ｒ1 の抵抗２１ａ、２１ｂと、容量値Ｃ
1 ／２のコンデンサ２２とが対称に設けられる。またこ
れらのエミッタが電流源３ａ、３ｂを通じて接地され
る。また電圧値±Ｖ1 の入力信号源４ａ、４ｂがトラン
ジスタ５ａ、５ｂを通じてトランジスタ１ａ、１ｂのベ
ースに接続される。さらにトランジスタ１ａ、１ｂのコ
レクタが互いにもう一方のトランジスタ１ａ、１ｂのベ
ースに接続される。これらの回路により負性のキャパシ
タンスが形成される。そしてトランジスタ１ａ、１ｂの
コレクタが抵抗値Ｒ2 の抵抗２３ａ、２３ｂを通じて電
源ＶCCに接続され、これらのコレクタ間に容量値Ｃ2 ／
２のキャパシタンス７が接続される。またこれらのコレ
クタから出力電圧値±ＶO を取り出す出力端子８ａ、８
ｂが導出される。
ッタ間に抵抗値Ｒ1 の抵抗２１ａ、２１ｂと、容量値Ｃ
1 ／２のコンデンサ２２とが対称に設けられる。またこ
れらのエミッタが電流源３ａ、３ｂを通じて接地され
る。また電圧値±Ｖ1 の入力信号源４ａ、４ｂがトラン
ジスタ５ａ、５ｂを通じてトランジスタ１ａ、１ｂのベ
ースに接続される。さらにトランジスタ１ａ、１ｂのコ
レクタが互いにもう一方のトランジスタ１ａ、１ｂのベ
ースに接続される。これらの回路により負性のキャパシ
タンスが形成される。そしてトランジスタ１ａ、１ｂの
コレクタが抵抗値Ｒ2 の抵抗２３ａ、２３ｂを通じて電
源ＶCCに接続され、これらのコレクタ間に容量値Ｃ2 ／
２のキャパシタンス７が接続される。またこれらのコレ
クタから出力電圧値±ＶO を取り出す出力端子８ａ、８
ｂが導出される。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばラジオ受信
機、テレビジョン受信機、衛星放送受信機、ビデオレコ
ーダー、移動体通信機等に用いられる制御型発振器に使
用して好適な発振回路に関するものである。
機、テレビジョン受信機、衛星放送受信機、ビデオレコ
ーダー、移動体通信機等に用いられる制御型発振器に使
用して好適な発振回路に関するものである。
【０００２】
【従来の技術】例えばテレビジョン受信機に用いられる
制御型の発振回路においては、従来から例えば図７に示
すような制御型発振回路が使用されている。すなわち図
７は、従来の制御型発振回路の構成を示す。
制御型の発振回路においては、従来から例えば図７に示
すような制御型発振回路が使用されている。すなわち図
７は、従来の制御型発振回路の構成を示す。
【０００３】この図７において、トランジスタ７１ａ、
７１ｂからなる差動対が設けられ、これらのトランジス
タ７１ａ、７１ｂのエミッタが互いに接続されて、この
接続中点が電流源７２を通じて接地される。またトラン
ジスタ７１ａ、７１ｂのベースがそれぞれ電流源７３
ａ、７３ｂを通じて接地される。
７１ｂからなる差動対が設けられ、これらのトランジス
タ７１ａ、７１ｂのエミッタが互いに接続されて、この
接続中点が電流源７２を通じて接地される。またトラン
ジスタ７１ａ、７１ｂのベースがそれぞれ電流源７３
ａ、７３ｂを通じて接地される。
【０００４】さらにトランジスタ７１ａ、７１ｂのコレ
クタが、それぞれエミッタホロアのトランジスタ７４
ａ、７４ｂを通じて互いにもう一方のトランジスタ７１
ａ、７１ｂのベースに接続される。そしてトランジスタ
７１ａ、７１ｂのコレクタがそれぞれ抵抗７５ａ、７５
ｂを通じて電源ＶCCに接続されると共に、これらのコレ
クタ間にキャパシタンス７６とインダクタンス７７の並
列回路が接続される。
クタが、それぞれエミッタホロアのトランジスタ７４
ａ、７４ｂを通じて互いにもう一方のトランジスタ７１
ａ、７１ｂのベースに接続される。そしてトランジスタ
７１ａ、７１ｂのコレクタがそれぞれ抵抗７５ａ、７５
ｂを通じて電源ＶCCに接続されると共に、これらのコレ
クタ間にキャパシタンス７６とインダクタンス７７の並
列回路が接続される。
【０００５】従ってこの回路において、キャパシタンス
７６の値をＣ、インダクタンス７７の値をＬとすると、
つぎの〔数１〕に示す共振周波数で発振が行われる。
７６の値をＣ、インダクタンス７７の値をＬとすると、
つぎの〔数１〕に示す共振周波数で発振が行われる。
【数１】
【０００６】
【発明が解決しようとする課題】ところで上述の図７に
示す制御型発振回路においては、その発振周波数はキャ
パシタンス７６の値Ｃとインダクタンス７７の値Ｌによ
って決定される。ところがこの場合に、インダクタンス
７７となるコイルは、いわゆるＩＣ（集積回路）内には
形成することができない。
示す制御型発振回路においては、その発振周波数はキャ
パシタンス７６の値Ｃとインダクタンス７７の値Ｌによ
って決定される。ところがこの場合に、インダクタンス
７７となるコイルは、いわゆるＩＣ（集積回路）内には
形成することができない。
【０００７】そこでこのようなコイルはＩＣに外付けさ
れることになるが、このようなコイルをＩＣに外付けし
た場合には、まず外付けされたコイルからの輻射の問題
が生じる。従ってこのような輻射の問題を解決するため
には、いわゆるシールドケース等の輻射を遮断する手段
を設けなくてはならず、部品コストや設置スペースの増
大等の問題が新たに発生することになる。
れることになるが、このようなコイルをＩＣに外付けし
た場合には、まず外付けされたコイルからの輻射の問題
が生じる。従ってこのような輻射の問題を解決するため
には、いわゆるシールドケース等の輻射を遮断する手段
を設けなくてはならず、部品コストや設置スペースの増
大等の問題が新たに発生することになる。
【０００８】また、発振周波数の調整を行う場合には、
上述の回路では外付けのコイル＝インダクタンス７７の
値Ｌを可変することになるが、このようなコイルの値を
可変するためには極めて高い熟練度が必要とされ、その
結果として製造コストの上昇を招くことになる。さらに
発振周波数の自動調整を考えた場合には、上述の回路で
コイルの値の変更は、例えば直流での制御には不適当で
ある。
上述の回路では外付けのコイル＝インダクタンス７７の
値Ｌを可変することになるが、このようなコイルの値を
可変するためには極めて高い熟練度が必要とされ、その
結果として製造コストの上昇を招くことになる。さらに
発振周波数の自動調整を考えた場合には、上述の回路で
コイルの値の変更は、例えば直流での制御には不適当で
ある。
【０００９】この出願はこのような点に鑑みて成された
ものであって、解決しようとする問題点は、従来の制御
型発振回路では、コイルをＩＣに外付けするために輻射
が発生し、部品コストや設置スペースの増大等の問題が
生じると共に、外付けのコイル＝インダクタンスの値の
調整が困難で、さらに自動調整には不適当であるという
ものである。
ものであって、解決しようとする問題点は、従来の制御
型発振回路では、コイルをＩＣに外付けするために輻射
が発生し、部品コストや設置スペースの増大等の問題が
生じると共に、外付けのコイル＝インダクタンスの値の
調整が困難で、さらに自動調整には不適当であるという
ものである。
【００１０】
【課題を解決するための手段】このため本発明において
は、差動対のエミッタ間に接続されたインピーダンス
を、電圧−電流変換回路を通してコレクタ間に電流帰還
することにより負のインピーダンス回路を形成し、この
負のインピーダンス回路を用いて発振回路を形成するよ
うにしたものであって、これによれば、発振を行うイン
ダクタンスをコイルを用いずに形成することができる。
は、差動対のエミッタ間に接続されたインピーダンス
を、電圧−電流変換回路を通してコレクタ間に電流帰還
することにより負のインピーダンス回路を形成し、この
負のインピーダンス回路を用いて発振回路を形成するよ
うにしたものであって、これによれば、発振を行うイン
ダクタンスをコイルを用いずに形成することができる。
【００１１】
【発明の実施の形態】以下、本発明について説明する
に、まず最初に本発明の発振回路の前提となる負性イン
ピーダンス発生回路について説明する。そこで図３は、
前提となる負性インピーダンス発生回路の一例の構成を
示す接続図である。
に、まず最初に本発明の発振回路の前提となる負性イン
ピーダンス発生回路について説明する。そこで図３は、
前提となる負性インピーダンス発生回路の一例の構成を
示す接続図である。
【００１２】この図３において、トランジスタ１ａ、１
ｂからなる差動対が設けられる。そしてこれらのトラン
ジスタ１ａ、１ｂのエミッタ間に、抵抗値Ｒ1 の抵抗２
１ａ、２１ｂと、容量値Ｃ1 ／２のコンデンサ２２とが
対称に設けられたインピーダンスが直列に接続されると
共に、これらのエミッタがそれぞれ電流源３ａ、３ｂを
通じて接地される。
ｂからなる差動対が設けられる。そしてこれらのトラン
ジスタ１ａ、１ｂのエミッタ間に、抵抗値Ｒ1 の抵抗２
１ａ、２１ｂと、容量値Ｃ1 ／２のコンデンサ２２とが
対称に設けられたインピーダンスが直列に接続されると
共に、これらのエミッタがそれぞれ電流源３ａ、３ｂを
通じて接地される。
【００１３】また、それぞれ電圧値±Ｖ1 の入力信号源
４ａ、４ｂが、それぞれバッファ回路１０を構成するト
ランジスタ５ａ、５ｂのベース−エミッタ間を通じてト
ランジスタ１ａ、１ｂのベースに接続される。また、ト
ランジスタ５ａ、５ｂのエミッタがそれぞれ電流源６
ａ、６ｂを通じて接地される。さらにトランジスタ１
ａ、１ｂのコレクタが、互いにもう一方のトランジスタ
１ａ、１ｂのベースに、それぞれトランジスタ５ａ、５
ｂのベース−エミッタ間を通じて接続される。
４ａ、４ｂが、それぞれバッファ回路１０を構成するト
ランジスタ５ａ、５ｂのベース−エミッタ間を通じてト
ランジスタ１ａ、１ｂのベースに接続される。また、ト
ランジスタ５ａ、５ｂのエミッタがそれぞれ電流源６
ａ、６ｂを通じて接地される。さらにトランジスタ１
ａ、１ｂのコレクタが、互いにもう一方のトランジスタ
１ａ、１ｂのベースに、それぞれトランジスタ５ａ、５
ｂのベース−エミッタ間を通じて接続される。
【００１４】従ってこの回路において、トランジスタ１
ａ、１ｂの各ベースには、入力信号源４ａ、４ｂからの
電圧値±Ｖ1 の入力信号がそれぞれトランジスタ５ａ、
５ｂのバッファ回路１０を通じて印加される。そしてこ
れらの印加電圧±Ｖ1 が電流ｉ1 に変換されるように電
圧−電流変換回路２０が構成されている。なおバッファ
回路１０は、直流シフト、及びトランジスタ１ａ、１ｂ
のベース方向の入力インピーダンスを上げる役割を兼ね
ているものである。
ａ、１ｂの各ベースには、入力信号源４ａ、４ｂからの
電圧値±Ｖ1 の入力信号がそれぞれトランジスタ５ａ、
５ｂのバッファ回路１０を通じて印加される。そしてこ
れらの印加電圧±Ｖ1 が電流ｉ1 に変換されるように電
圧−電流変換回路２０が構成されている。なおバッファ
回路１０は、直流シフト、及びトランジスタ１ａ、１ｂ
のベース方向の入力インピーダンスを上げる役割を兼ね
ているものである。
【００１５】そこでこの回路において、例えば電圧値＋
Ｖ1 の入力信号源４ａから見た入力インピーダンスＺ1
は、次の〔数２〕の式で表わされる。
Ｖ1 の入力信号源４ａから見た入力インピーダンスＺ1
は、次の〔数２〕の式で表わされる。
【数２】
【００１６】従ってこの図３の回路において、等価的に
電圧値＋Ｖ1 の入力信号に対して値−Ｒ1 と−Ｃ1 が直
列に存在していることになる。ここでこの値−Ｒ1 、−
Ｃ1を並列インピーダンスＺP の形で表現すると、この
並列インピーダンスＺP は、次の〔数３〕の式で表わさ
れる。
電圧値＋Ｖ1 の入力信号に対して値−Ｒ1 と−Ｃ1 が直
列に存在していることになる。ここでこの値−Ｒ1 、−
Ｃ1を並列インピーダンスＺP の形で表現すると、この
並列インピーダンスＺP は、次の〔数３〕の式で表わさ
れる。
【数３】
【００１７】従ってこの回路において、抵抗２１ａ、２
１ｂの値−Ｒ1 と、コンデンサ２２の値−Ｃ1 ／２を用
いてインダクタンスを形成することができるものであ
る。
１ｂの値−Ｒ1 と、コンデンサ２２の値−Ｃ1 ／２を用
いてインダクタンスを形成することができるものであ
る。
【００１８】そこでさらに図４は、図３の負性インピー
ダンス回路を応用して負性キャパシタンス発生回路を形
成した場合の一例の構成を示す。なお以下の説明で、上
述の図３の回路と対応する部分には、同一符号を付して
重複の説明を省略する。
ダンス回路を応用して負性キャパシタンス発生回路を形
成した場合の一例の構成を示す。なお以下の説明で、上
述の図３の回路と対応する部分には、同一符号を付して
重複の説明を省略する。
【００１９】この図４において、負性キャパシタンス発
生回路は、上述の図３のトランジスタ１ａ、１ｂのコレ
クタに、それぞれ抵抗値Ｒ2 の抵抗２３ａ、２３ｂを対
称に接続したものでる。
生回路は、上述の図３のトランジスタ１ａ、１ｂのコレ
クタに、それぞれ抵抗値Ｒ2 の抵抗２３ａ、２３ｂを対
称に接続したものでる。
【００２０】この場合に、キャパシタンス２２に流れる
電流の値をｉ1 として、例えば電圧値＋Ｖ1 の入力信号
源４ａから見た入力インピーダンスＺC は、次の〔数
４〕の式で表わされる。
電流の値をｉ1 として、例えば電圧値＋Ｖ1 の入力信号
源４ａから見た入力インピーダンスＺC は、次の〔数
４〕の式で表わされる。
【数４】
【００２１】そしてこの図４の回路において、Ｒ1 ＝Ｒ
2 とした場合には、 ＺC ＝−１／ＳＣ1 となって、入力インピーダンスＺC は負のキャパシタン
スのみとなり、負性キャパシタンス発生回路を形成する
ことができる。
2 とした場合には、 ＺC ＝−１／ＳＣ1 となって、入力インピーダンスＺC は負のキャパシタン
スのみとなり、負性キャパシタンス発生回路を形成する
ことができる。
【００２２】そこでこの負性キャパシタンス発生回路
を、上述のコイルに代えてインダクタンスとして用いる
ことにより、発振回路を形成することができる。
を、上述のコイルに代えてインダクタンスとして用いる
ことにより、発振回路を形成することができる。
【００２３】すなわち本発明においては、差動対を有
し、差動対のエミッタ間にインピーダンスを接続して電
圧−電流変換用コンダクタンスを形成し、差動対のコレ
クタ出力を互いにもう一方のベース入力へ帰還してエミ
ッタ間に接続されたコンダクタンスを負性のインピーダ
ンスとしてコレクタ負荷へ電流帰還することにより、差
動対のコレクタ側から見た入力インピーダンスとして負
性のインピーダンスを発生する負性インピーダンス発生
回路を形成すると共に、差動対のコレクタ間に対称に抵
抗とコンデンサによる１次のローパスフィルタを形成す
るコレクタ負荷を接続し、コレクタ負荷に帰還される負
性のインピーダンスを所定の条件下でインダクタンスと
して扱い、負性インピーダンス発生回路及びコレクタ負
荷による開ループの伝達関数が２次のフィルタ特性を有
し且つその分母の１次の項がマイナスとなる値に各イン
ピーダンスの係数比を定めたものである。
し、差動対のエミッタ間にインピーダンスを接続して電
圧−電流変換用コンダクタンスを形成し、差動対のコレ
クタ出力を互いにもう一方のベース入力へ帰還してエミ
ッタ間に接続されたコンダクタンスを負性のインピーダ
ンスとしてコレクタ負荷へ電流帰還することにより、差
動対のコレクタ側から見た入力インピーダンスとして負
性のインピーダンスを発生する負性インピーダンス発生
回路を形成すると共に、差動対のコレクタ間に対称に抵
抗とコンデンサによる１次のローパスフィルタを形成す
るコレクタ負荷を接続し、コレクタ負荷に帰還される負
性のインピーダンスを所定の条件下でインダクタンスと
して扱い、負性インピーダンス発生回路及びコレクタ負
荷による開ループの伝達関数が２次のフィルタ特性を有
し且つその分母の１次の項がマイナスとなる値に各イン
ピーダンスの係数比を定めたものである。
【００２４】以下、図面を参照して本発明を説明する
に、図１は本発明による発振回路の一例の構成を示す接
続図である。すなわち図１は、図４の負性キャパシタン
ス発生回路を用いて発振回路を形成した場合の一例の構
成を示す。なお以下の説明で、上述の図３、図４の回路
と対応する部分には、同一符号を付して重複の説明を省
略する。
に、図１は本発明による発振回路の一例の構成を示す接
続図である。すなわち図１は、図４の負性キャパシタン
ス発生回路を用いて発振回路を形成した場合の一例の構
成を示す。なお以下の説明で、上述の図３、図４の回路
と対応する部分には、同一符号を付して重複の説明を省
略する。
【００２５】この図１において、本発明の発振回路は、
上述の図４の負性キャパシタンス発生回路の差動対を構
成するトランジスタ１ａ、１ｂのコレクタに接続される
抵抗２３ａ、２３ｂの他端を直接に電源ＶCCに接続する
と共に、これらのコレクタ間に容量値Ｃ2 ／２のキャパ
シタンス７を接続したものである。またこれらのコレク
タから、出力電圧値±ＶO を取り出す出力端子８ａ、８
ｂが導出される。
上述の図４の負性キャパシタンス発生回路の差動対を構
成するトランジスタ１ａ、１ｂのコレクタに接続される
抵抗２３ａ、２３ｂの他端を直接に電源ＶCCに接続する
と共に、これらのコレクタ間に容量値Ｃ2 ／２のキャパ
シタンス７を接続したものである。またこれらのコレク
タから、出力電圧値±ＶO を取り出す出力端子８ａ、８
ｂが導出される。
【００２６】さらに図２は、説明のために上述の図１の
回路のループを切り、抵抗２３ａ、２３ｂの他端間に入
力電圧値±ＶINの信号源９ａ、９ｂを設けた開ループの
形で表したものである。
回路のループを切り、抵抗２３ａ、２３ｂの他端間に入
力電圧値±ＶINの信号源９ａ、９ｂを設けた開ループの
形で表したものである。
【００２７】そこでこの図２において、入力ＶIN、出力
ＶO の伝達関数Ｔ[S] は、次の〔数５〕の式で表わされ
る。
ＶO の伝達関数Ｔ[S] は、次の〔数５〕の式で表わされ
る。
【数５】
【００２８】この〔数５〕に示す伝達関数Ｔ[S] におい
て、分母の第２項（２φＳ）に注目すると、この第２項
がマイナスの場合（∴φ＜０）に、回路が発振すること
を示している。すなわちこのことは、〔数５〕に示した
伝達関数Ｔ[S] を逆ラプラス変換することによって明ら
かになる。
て、分母の第２項（２φＳ）に注目すると、この第２項
がマイナスの場合（∴φ＜０）に、回路が発振すること
を示している。すなわちこのことは、〔数５〕に示した
伝達関数Ｔ[S] を逆ラプラス変換することによって明ら
かになる。
【００２９】そこで次の〔数６〕は、〔数５〕に示した
伝達関数Ｔ[S] を逆ラプラス変換した結果の関数ＶO(t)
を示す。
伝達関数Ｔ[S] を逆ラプラス変換した結果の関数ＶO(t)
を示す。
【数６】
【００３０】ここでこれらの〔数５〕及び〔数６〕にお
いて、上述の回路の発振条件は、φ＜０、θ2 ＞０であ
る。
いて、上述の回路の発振条件は、φ＜０、θ2 ＞０であ
る。
【００３１】そこでφ＜０を〔数５〕の式から求める
と、次の〔数７〕の式となる。
と、次の〔数７〕の式となる。
【数７】
【００３２】そしてこれらの条件式において、φ＜０、
Ｃ1,Ｃ2,Ｒ1,Ｒ2 は全て正の数であることを考慮する
と、次の〔数８〕の式となる。
Ｃ1,Ｃ2,Ｒ1,Ｒ2 は全て正の数であることを考慮する
と、次の〔数８〕の式となる。
【数８】
【００３３】一方、上述の発振条件のθ2 ＞０について
考えると、〔数５〕の式において、ωO 2 ＝１／Ｃ1 Ｃ
2 Ｒ1 Ｒ2 、φ＝ωO ／Ｑとおくと、〔数５〕の式の分
母は次の〔数９〕の式のように表される。
考えると、〔数５〕の式において、ωO 2 ＝１／Ｃ1 Ｃ
2 Ｒ1 Ｒ2 、φ＝ωO ／Ｑとおくと、〔数５〕の式の分
母は次の〔数９〕の式のように表される。
【数９】
【００３４】そしてこの条件式において、θ2 ＞０の条
件を満たすのは次の〔数１０〕の式となる。
件を満たすのは次の〔数１０〕の式となる。
【数１０】
【００３５】従って、上述の回路を構成する素子の値Ｃ
1,Ｃ2,Ｒ1,Ｒ2 及びＱが、以上〔数７〕〔数８〕〔数１
０〕の式を満たすとき、〔数５〕で表した伝達関数Ｔ
[S] において、分母の１次の項がマイナスとなり、回路
が発振するものである。
1,Ｃ2,Ｒ1,Ｒ2 及びＱが、以上〔数７〕〔数８〕〔数１
０〕の式を満たすとき、〔数５〕で表した伝達関数Ｔ
[S] において、分母の１次の項がマイナスとなり、回路
が発振するものである。
【００３６】こうしてこの回路において、差動対のエミ
ッタ間に接続されたインピーダンスを、電圧−電流変換
回路を通してコレクタ間に電流帰還することにより負の
インピーダンス回路を形成し、この負のインピーダンス
回路を用いて発振回路を形成するようにしたものであっ
て、これによれば、発振を行うインダクタンスをコイル
を用いずに形成することができる。
ッタ間に接続されたインピーダンスを、電圧−電流変換
回路を通してコレクタ間に電流帰還することにより負の
インピーダンス回路を形成し、この負のインピーダンス
回路を用いて発振回路を形成するようにしたものであっ
て、これによれば、発振を行うインダクタンスをコイル
を用いずに形成することができる。
【００３７】これによって、従来、シリコンを用いたＩ
Ｃ（集積回路）では困難とされていた純度の高い発振回
路がＩＣ内に作り出せ、高価な外付け部品を必要としな
くなる。また、キャリアーの純度があがるため各種検波
器に使用した場合、Ｓ／Ｎ等の性能向上となる。また、
発振回路が完全にＩＣ内に取り込まれるため、外部への
副射等の問題がなくなる。これらの理由により結果とし
て商品の性能向上、製造コストの削減、基板面積縮小な
どの利点をもたらすものである。
Ｃ（集積回路）では困難とされていた純度の高い発振回
路がＩＣ内に作り出せ、高価な外付け部品を必要としな
くなる。また、キャリアーの純度があがるため各種検波
器に使用した場合、Ｓ／Ｎ等の性能向上となる。また、
発振回路が完全にＩＣ内に取り込まれるため、外部への
副射等の問題がなくなる。これらの理由により結果とし
て商品の性能向上、製造コストの削減、基板面積縮小な
どの利点をもたらすものである。
【００３８】さらに図５及び図６は、本発明の発振回路
の応用として、可変周波数発振回路を形成する場合の構
成を示す。すなわちこれらの回路においては、上述の負
性インピーダンス発生回路と、コレクタ負荷に関連して
可変インピーダンス回路を設けて発振周波数を可変とす
るものである。
の応用として、可変周波数発振回路を形成する場合の構
成を示す。すなわちこれらの回路においては、上述の負
性インピーダンス発生回路と、コレクタ負荷に関連して
可変インピーダンス回路を設けて発振周波数を可変とす
るものである。
【００３９】まず図５の回路においては、負性インピー
ダンス発生回路とコレクタ負荷との間にバランス型の電
流制御回路を設けて可変インピーダンス回路とする。
ダンス発生回路とコレクタ負荷との間にバランス型の電
流制御回路を設けて可変インピーダンス回路とする。
【００４０】すなわち図５において、負性インピーダン
ス発生回路を構成するトランジスタ１ａ、１ｂのコレク
タと、コレクタ負荷（抵抗２３ａ、２３ｂ、キャパシタ
ンス７）との間にトランジスタ３１ａ、３１ｂ、３２
ａ、３２ｂからなるバランス型の電流制御回路３０を設
ける。そしてこれらのトランジスタ３１ａと３２ａ、３
１ｂと３２ｂのベース間に、制御電圧ＶC の電圧源３３
が接続される。
ス発生回路を構成するトランジスタ１ａ、１ｂのコレク
タと、コレクタ負荷（抵抗２３ａ、２３ｂ、キャパシタ
ンス７）との間にトランジスタ３１ａ、３１ｂ、３２
ａ、３２ｂからなるバランス型の電流制御回路３０を設
ける。そしてこれらのトランジスタ３１ａと３２ａ、３
１ｂと３２ｂのベース間に、制御電圧ＶC の電圧源３３
が接続される。
【００４１】従ってこの回路において、制御電圧ＶC を
変化させることによって、回路を流れる信号電流ｉ1 に
ある係数ｋを掛けてｉ2 （＝ｋｉ1 ）に変換させること
ができる。そしてこの変換によって、コレクタ負荷に付
く負性インピーダンスを変化させることができる。
変化させることによって、回路を流れる信号電流ｉ1 に
ある係数ｋを掛けてｉ2 （＝ｋｉ1 ）に変換させること
ができる。そしてこの変換によって、コレクタ負荷に付
く負性インピーダンスを変化させることができる。
【００４２】そこで、出力電圧ＶO から見た負性インピ
ーダンスＺC は次の〔数１１〕の式で表される。
ーダンスＺC は次の〔数１１〕の式で表される。
【数１１】
【００４３】従って、この場合の伝達関数ＴC[S]＝ＶO
／ＶINは、次の〔数１２〕の式で表わされる。
／ＶINは、次の〔数１２〕の式で表わされる。
【数１２】
【００４４】そしてこの回路において、制御電圧ＶC を
変化させることによって、係数ｋが変化され、この変化
によって発振周波数が変化されるものである。なお、こ
のとき係数ｋの取り得る範囲は、φ＜０、Ｃ1,Ｃ2,Ｒ1,
Ｒ2 は全て正の数であることを考慮すると、次の〔数１
３〕の式で表わされる。
変化させることによって、係数ｋが変化され、この変化
によって発振周波数が変化されるものである。なお、こ
のとき係数ｋの取り得る範囲は、φ＜０、Ｃ1,Ｃ2,Ｒ1,
Ｒ2 は全て正の数であることを考慮すると、次の〔数１
３〕の式で表わされる。
【数１３】
【００４５】さらに図６の回路においては、上述のコレ
クタ負荷（キャパシタンス７）に並列に可変インピーダ
ンス回路を設けるものである。
クタ負荷（キャパシタンス７）に並列に可変インピーダ
ンス回路を設けるものである。
【００４６】すなわち図６において、負性インピーダン
ス発生回路を構成するトランジスタ１ａ、１ｂのコレク
タがそれぞれ抵抗値Ｒ3 の抵抗４１ａ、４１ｂを通じて
トランジスタ４２ａ、４２ｂのベースとコレクタに接続
される。またこれらのトランジスタ４２ａ、４２ｂのエ
ミッタが互いに接続される。そしてこの接続中点が制御
電流ＩC の電流源４３を通じて接地される。
ス発生回路を構成するトランジスタ１ａ、１ｂのコレク
タがそれぞれ抵抗値Ｒ3 の抵抗４１ａ、４１ｂを通じて
トランジスタ４２ａ、４２ｂのベースとコレクタに接続
される。またこれらのトランジスタ４２ａ、４２ｂのエ
ミッタが互いに接続される。そしてこの接続中点が制御
電流ＩC の電流源４３を通じて接地される。
【００４７】従ってこの回路において、制御電流ＩC を
変化させることによって、例えば電流ＩC を大きくする
とトランジスタ４２ａ、４２ｂのエミッタ抵抗値が減少
し、抵抗値Ｒ3 の抵抗４１ａ、４１ｂがキャパシタンス
７に並列に付加された値に近付くことになる。これによ
って可変インピーダンス回路４０が形成され、コレクタ
負荷に付く負性インピーダンスを変化させることができ
る。
変化させることによって、例えば電流ＩC を大きくする
とトランジスタ４２ａ、４２ｂのエミッタ抵抗値が減少
し、抵抗値Ｒ3 の抵抗４１ａ、４１ｂがキャパシタンス
７に並列に付加された値に近付くことになる。これによ
って可変インピーダンス回路４０が形成され、コレクタ
負荷に付く負性インピーダンスを変化させることができ
る。
【００４８】そこで、出力電圧ＶO から見た負性インピ
ーダンスＺD は次の〔数１４〕の式で表される。
ーダンスＺD は次の〔数１４〕の式で表される。
【数１４】
【００４９】従って、この場合の伝達関数ＴD[S]＝ＶO
／ＶINは、次の〔数１５〕の式で表わされる。
／ＶINは、次の〔数１５〕の式で表わされる。
【数１５】
【００５０】そしてこの回路において、制御電流ＩC を
変化させることによって、可変インピーダンス回路４０
の抵抗値は値Ｒ3 から∞まで変化され、この変化によっ
て発振周波数が変化されるものである。
変化させることによって、可変インピーダンス回路４０
の抵抗値は値Ｒ3 から∞まで変化され、この変化によっ
て発振周波数が変化されるものである。
【００５１】なお、このとき抵抗値Ｒ3 の取り得る範囲
を考えると、条件として上述の〔数１５〕で表される伝
達関数ＴD[S]の分母の１次の項がマイナスであることか
ら、Ｃ1 Ｒ1 ＋Ｃ2 Ｒ2 −Ｃ1 Ｒ2 （１−Ｒ1 ／Ｒ3 ）
＜０である。ここで値Ｃ1,Ｃ2,Ｒ1,Ｒ2 は全て正の実数
であることから、明らかに０＜（１−Ｒ1 ／Ｒ3 ）であ
ることが必要条件である。さらにこれを書き換えるとＲ
3 ＞Ｒ1 である。
を考えると、条件として上述の〔数１５〕で表される伝
達関数ＴD[S]の分母の１次の項がマイナスであることか
ら、Ｃ1 Ｒ1 ＋Ｃ2 Ｒ2 −Ｃ1 Ｒ2 （１−Ｒ1 ／Ｒ3 ）
＜０である。ここで値Ｃ1,Ｃ2,Ｒ1,Ｒ2 は全て正の実数
であることから、明らかに０＜（１−Ｒ1 ／Ｒ3 ）であ
ることが必要条件である。さらにこれを書き換えるとＲ
3 ＞Ｒ1 である。
【００５２】従って抵抗値Ｒ3 がＲ1 ＜Ｒ3 ＜∞の範囲
で変化されされたとき、（１−Ｒ1／Ｒ3 ）は、０＜
（１−Ｒ1 ／Ｒ3 ）＜１の値を取る。よって上述のＣ1
Ｒ1 ＋Ｃ2 Ｒ2 −Ｃ1 Ｒ2 （１−Ｒ1 ／Ｒ3 ）＜０の条
件より、Ｒ3 ＞Ｒ1 ／（１−Ｒ1 ／Ｒ2 −Ｃ2 ／Ｃ1 ）
でなくてはいけないことになる。
で変化されされたとき、（１−Ｒ1／Ｒ3 ）は、０＜
（１−Ｒ1 ／Ｒ3 ）＜１の値を取る。よって上述のＣ1
Ｒ1 ＋Ｃ2 Ｒ2 −Ｃ1 Ｒ2 （１−Ｒ1 ／Ｒ3 ）＜０の条
件より、Ｒ3 ＞Ｒ1 ／（１−Ｒ1 ／Ｒ2 −Ｃ2 ／Ｃ1 ）
でなくてはいけないことになる。
【００５３】すなわち、Ｒ1 ＜Ｒ3 ＜∞の条件を満たす
ためには、１＞（Ｒ1 ／Ｒ2 −Ｃ2／Ｃ1 ）＞０を満た
すことが、Ｃ1,Ｃ2,Ｒ1,Ｒ2 の条件であることがわか
る。以上をまとめて次の〔数１６〕に示す。
ためには、１＞（Ｒ1 ／Ｒ2 −Ｃ2／Ｃ1 ）＞０を満た
すことが、Ｃ1,Ｃ2,Ｒ1,Ｒ2 の条件であることがわか
る。以上をまとめて次の〔数１６〕に示す。
【数１６】
【００５４】こうしてこの回路において、上述の負性イ
ンピーダンス発生回路と、コレクタ負荷に関連して可変
インピーダンス回路を設けることにより、発振周波数を
可変とすることができるものである。
ンピーダンス発生回路と、コレクタ負荷に関連して可変
インピーダンス回路を設けることにより、発振周波数を
可変とすることができるものである。
【００５５】これによって、従来、シリコンを用いたＩ
Ｃ（集積回路）では困難とされていた純度の高い発振回
路の発振周波数を電圧コントロールすることが可能とな
るため、その応用範囲が広がり、ＰＬＬ回路や、ＡＭ復
調器、ＦＭ復調器、及び周波数コンバートシステム等の
幅広い用途への利用が可能であるなど、数多くの利点を
もたらすものである。
Ｃ（集積回路）では困難とされていた純度の高い発振回
路の発振周波数を電圧コントロールすることが可能とな
るため、その応用範囲が広がり、ＰＬＬ回路や、ＡＭ復
調器、ＦＭ復調器、及び周波数コンバートシステム等の
幅広い用途への利用が可能であるなど、数多くの利点を
もたらすものである。
【００５６】
【発明の効果】以上詳述した本発明によれば、差動対の
エミッタ間に接続されたインピーダンスを、電圧−電流
変換回路を通してコレクタ間に電流帰還することにより
負のインピーダンス回路を形成し、この負のインピーダ
ンス回路を用いて発振回路を形成するようにしたもので
あって、これによれば、発振を行うインダクタンスをコ
イルを用いずに形成することができる。
エミッタ間に接続されたインピーダンスを、電圧−電流
変換回路を通してコレクタ間に電流帰還することにより
負のインピーダンス回路を形成し、この負のインピーダ
ンス回路を用いて発振回路を形成するようにしたもので
あって、これによれば、発振を行うインダクタンスをコ
イルを用いずに形成することができる。
【００５７】これによって、従来、シリコンを用いたＩ
Ｃ（集積回路）では困難とされていた純度の高い発振回
路がＩＣ内に作り出せ、高価な外付け部品を必要としな
くなる。また、キャリアーの純度があがるため各種検波
器に使用した場合、Ｓ／Ｎ等の性能向上となる。また、
発振回路が完全にＩＣ内に取り込まれるため、外部への
副射等の問題がなくなる。これらの理由により結果とし
て商品の性能向上、製造コストの削減、基板面積縮小な
どの利点をもたらすものである。
Ｃ（集積回路）では困難とされていた純度の高い発振回
路がＩＣ内に作り出せ、高価な外付け部品を必要としな
くなる。また、キャリアーの純度があがるため各種検波
器に使用した場合、Ｓ／Ｎ等の性能向上となる。また、
発振回路が完全にＩＣ内に取り込まれるため、外部への
副射等の問題がなくなる。これらの理由により結果とし
て商品の性能向上、製造コストの削減、基板面積縮小な
どの利点をもたらすものである。
【００５８】また本発明によれば、従来、シリコンを用
いたＩＣ（集積回路）では困難とされていた純度の高い
発振回路の発振周波数を電圧コントロールすることが可
能となるため、その応用範囲が広がり、ＰＬＬ回路や、
ＡＭ復調器、ＦＭ復調器、及び周波数コンバートシステ
ム等の幅広い用途への利用が可能であるなど、数多くの
利点をもたらすものである。
いたＩＣ（集積回路）では困難とされていた純度の高い
発振回路の発振周波数を電圧コントロールすることが可
能となるため、その応用範囲が広がり、ＰＬＬ回路や、
ＡＭ復調器、ＦＭ復調器、及び周波数コンバートシステ
ム等の幅広い用途への利用が可能であるなど、数多くの
利点をもたらすものである。
【図１】本発明の適用される発振回路の一例の構成図で
ある。
ある。
【図２】その説明のための回路図である。
【図３】本発明の説明のための負性インピーダンス発生
回路の一例の構成図である。
回路の一例の構成図である。
【図４】本発明の説明のための負性キャパシタンス発生
回路の一例の構成図である。
回路の一例の構成図である。
【図５】本発明の適用される制御型発振回路の一例の構
成図である。
成図である。
【図６】本発明の適用される制御型発振回路の他の例の
構成図である。
構成図である。
【図７】従来の制御型発振回路の構成図である。
１ａ，１ｂ 差動対を構成するトランジスタ、２１ａ，
２１ｂ 抵抗、２２キャパシタンス、２３ａ，２３ｂ
抵抗、３ａ，３ｂ 電流源、５ａ，５ｂ バッファ回路
を構成するトランジスタ、６ａ，６ｂ 電流源、７ キ
ャパシタンス、８ａ，８ｂ 出力端子、ＶCC 電源、２
０ 電圧−電流変換回路
２１ｂ 抵抗、２２キャパシタンス、２３ａ，２３ｂ
抵抗、３ａ，３ｂ 電流源、５ａ，５ｂ バッファ回路
を構成するトランジスタ、６ａ，６ｂ 電流源、７ キ
ャパシタンス、８ａ，８ｂ 出力端子、ＶCC 電源、２
０ 電圧−電流変換回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村山 宜弘 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (5)
- 【請求項１】 差動対を有し、 上記差動対のエミッタ間にインピーダンスを接続して電
圧−電流変換用コンダクタンスを形成し、 上記差動対のコレクタ出力を互いにもう一方のベース入
力へ帰還して上記エミッタ間に接続されたコンダクタン
スを負性のインピーダンスとしてコレクタ負荷へ電流帰
還することにより、 上記差動対のコレクタ側から見た入力インピーダンスと
して負性のインピーダンスを発生する負性インピーダン
ス発生回路を形成すると共に、 上記差動対のコレクタ間に対称に抵抗とコンデンサによ
る１次のローパスフィルタを形成するコレクタ負荷を接
続し、 上記コレクタ負荷に帰還される上記負性のインピーダン
スを所定の条件下でインダクタンスとして扱い、 上記負性インピーダンス発生回路及びコレクタ負荷によ
る開ループの伝達関数が２次のフィルタ特性を有し且つ
その分母の１次の項がマイナスとなる値に各インピーダ
ンスの係数比を定めたことを特徴とする発振回路。 - 【請求項２】 請求項１記載の発振回路において、 上記負性インピーダンス発生回路を負性キャパシタンス
発生回路とすることを特徴とする発振回路。 - 【請求項３】 請求項１記載の発振回路において、 上記負性インピーダンス発生回路及び／または上記コレ
クタ負荷に関連して可変インピーダンス回路を設けて発
振周波数を可変としたことを特徴とする発振回路。 - 【請求項４】 請求項３記載の発振回路において、 上記負性インピーダンス発生回路とコレクタ負荷との間
にバランス型の電流制御回路を設けて上記可変インピー
ダンス回路としたことを特徴とする発振回路。 - 【請求項５】 請求項３記載の発振回路において、 上記コレクタ負荷に並列に上記可変インピーダンス回路
を設けることを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05499697A JP3861356B2 (ja) | 1997-03-10 | 1997-03-10 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05499697A JP3861356B2 (ja) | 1997-03-10 | 1997-03-10 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256830A true JPH10256830A (ja) | 1998-09-25 |
| JP3861356B2 JP3861356B2 (ja) | 2006-12-20 |
Family
ID=12986280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05499697A Expired - Fee Related JP3861356B2 (ja) | 1997-03-10 | 1997-03-10 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3861356B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353784A (ja) * | 2001-05-28 | 2002-12-06 | Sony Corp | 発振回路 |
| FR2905041A1 (fr) * | 2006-08-17 | 2008-02-22 | St Microelectronics Sa | Circuit de capacite negative pour applications hautes frequences |
| US7589596B2 (en) | 2005-05-19 | 2009-09-15 | Renesas Technology Corp. | Voltage controlled oscillator and wireless transceiver using the same |
| US7683742B2 (en) | 2006-08-17 | 2010-03-23 | Stmicroelectronics Sa | Integrated electronic circuitry comprising tunable resonator |
| CN101902203A (zh) * | 2009-05-29 | 2010-12-01 | 英特赛尔美国股份有限公司 | 与差动电路一起使用的负电容合成 |
-
1997
- 1997-03-10 JP JP05499697A patent/JP3861356B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353784A (ja) * | 2001-05-28 | 2002-12-06 | Sony Corp | 発振回路 |
| US7589596B2 (en) | 2005-05-19 | 2009-09-15 | Renesas Technology Corp. | Voltage controlled oscillator and wireless transceiver using the same |
| KR101190051B1 (ko) | 2005-05-19 | 2012-10-12 | 르네사스 일렉트로닉스 가부시키가이샤 | 전압 제어 발진기 및 그것을 이용한 무선통신기 |
| FR2905041A1 (fr) * | 2006-08-17 | 2008-02-22 | St Microelectronics Sa | Circuit de capacite negative pour applications hautes frequences |
| EP1909386A1 (fr) * | 2006-08-17 | 2008-04-09 | Stmicroelectronics SA | Circuit de capacité négative pour applications hautes fréquences |
| US7683742B2 (en) | 2006-08-17 | 2010-03-23 | Stmicroelectronics Sa | Integrated electronic circuitry comprising tunable resonator |
| US7852174B2 (en) | 2006-08-17 | 2010-12-14 | Stmicroelectronics Sa | Negative capacity circuit for high frequencies applications |
| CN101902203A (zh) * | 2009-05-29 | 2010-12-01 | 英特赛尔美国股份有限公司 | 与差动电路一起使用的负电容合成 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3861356B2 (ja) | 2006-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0393717B1 (en) | Active filter circuit | |
| JPH08293758A (ja) | モノリシックｈｂｔ式能動同調可能帯域フィルタ | |
| JPH01160107A (ja) | 平衡電圧−電流変換器 | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| US5929716A (en) | High performance voltage controlled oscillator that is cost efficient | |
| US4879530A (en) | Monolithically integratable phase shifter VCO | |
| JPH0716142B2 (ja) | フィルター回路 | |
| US6411170B2 (en) | Oscillation circuit | |
| JPH10256830A (ja) | 発振回路 | |
| US4990872A (en) | Variable reactance circuit producing negative to positive varying reactance | |
| WO1981003405A1 (en) | Current mode biquadratic active filter | |
| US5028884A (en) | Leapfrog filter having adjustable center frequency and quality factor | |
| KR940007972B1 (ko) | 가변 주파수 발진 회로 | |
| US6043720A (en) | Oscillator frequency drift compensated by varying different biassing parameters | |
| US20020153973A1 (en) | Transconductance device employing native MOS transistors | |
| KR19990008229A (ko) | 주파수 의존 저항기 | |
| US6292032B1 (en) | High impedance circuit | |
| EP0663723B1 (en) | Filter circuit | |
| US5138279A (en) | Leapfrog filter | |
| JP3700338B2 (ja) | ９０度移相器 | |
| JP3410776B2 (ja) | 直交信号発生回路 | |
| JP2001298324A (ja) | 発振回路 | |
| JP3142857B2 (ja) | 電圧制御発振器 | |
| JPS63193710A (ja) | 積分回路 | |
| JP2991727B2 (ja) | アクティブフィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20060113 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Effective date: 20060403 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060918 |
|
| LAPS | Cancellation because of no payment of annual fees |