JPH10256479A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10256479A JPH10256479A JP9057730A JP5773097A JPH10256479A JP H10256479 A JPH10256479 A JP H10256479A JP 9057730 A JP9057730 A JP 9057730A JP 5773097 A JP5773097 A JP 5773097A JP H10256479 A JPH10256479 A JP H10256479A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lands
- chips
- semiconductor device
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Abstract
(57)【要約】
【課題】 サイズの異なる複数種類のＩＣチップを、そ
れぞれ複数個同一ウェハー上に配置し、これらチップ測
定用の治具の電源供給位置を変えずに治具を共用化する
ことを可能にする。 【解決手段】 同一基板上に形成されたチップサイズの
異なる各ＩＣチップ内に複数個の外部回路接続用ランド
が、ウェハ上のダイシングライン以外で、マトリックス
状に、または正三角形状に配置されており、各ＩＣチッ
プ内の電源供給用ランドはそれぞれチップの中心からの
位置関係が統一されている。また、各チップを個片に切
断するための、ダイシングラインを挟んだ部分では、ラ
ンド間のピッチを通常の整数倍としている。
れぞれ複数個同一ウェハー上に配置し、これらチップ測
定用の治具の電源供給位置を変えずに治具を共用化する
ことを可能にする。 【解決手段】 同一基板上に形成されたチップサイズの
異なる各ＩＣチップ内に複数個の外部回路接続用ランド
が、ウェハ上のダイシングライン以外で、マトリックス
状に、または正三角形状に配置されており、各ＩＣチッ
プ内の電源供給用ランドはそれぞれチップの中心からの
位置関係が統一されている。また、各チップを個片に切
断するための、ダイシングラインを挟んだ部分では、ラ
ンド間のピッチを通常の整数倍としている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に単一の半導体基板上に複数のサイズのＩＣチッ
プを形成した高密度実装用ＩＣウェハを有する半導体装
置に関する。
し、特に単一の半導体基板上に複数のサイズのＩＣチッ
プを形成した高密度実装用ＩＣウェハを有する半導体装
置に関する。
【０００２】
【従来の技術】図４は、従来の一実施形態例を説明する
平面図、図５は、従来の第２の実施形態例を説明する平
面図である。
平面図、図５は、従来の第２の実施形態例を説明する平
面図である。
【０００３】従来のＩＣチップは、特開平４−３７３１
３１号公報に示されているように、図４に示す外部回路
接続用ランド（以下、ランドと略称する）がＩＣチップ
の周辺部にのみ設けられたものと、図５に示すＩＣチッ
プのほぼ全面にわたって所定のピッチ寸法でマトリック
ス状に配置されたもの等が知られている。
３１号公報に示されているように、図４に示す外部回路
接続用ランド（以下、ランドと略称する）がＩＣチップ
の周辺部にのみ設けられたものと、図５に示すＩＣチッ
プのほぼ全面にわたって所定のピッチ寸法でマトリック
ス状に配置されたもの等が知られている。
【０００４】図４に示すものは、ＩＣチップ１０１の表
面に複数個のランド１０２が配設されているが、各ラン
ド１０２は、ＩＣチップ１０１の周辺部に設けられてい
る。このタイプでは、ＩＣチップが複数のチップサイズ
を有する場合、各ランドのチップ中心からの位置関係は
統一されていない。
面に複数個のランド１０２が配設されているが、各ラン
ド１０２は、ＩＣチップ１０１の周辺部に設けられてい
る。このタイプでは、ＩＣチップが複数のチップサイズ
を有する場合、各ランドのチップ中心からの位置関係は
統一されていない。
【０００５】また、図５に示すものは、ランドの配置が
規格化されているので、各ランドのチップ中心からの位
置関係は統一されている。したがって、複数のチップサ
イズを有するウェハを製造しようとする場合、マスクや
プローブカードの共用化を考慮すると、図５の方式が優
れていることになる。
規格化されているので、各ランドのチップ中心からの位
置関係は統一されている。したがって、複数のチップサ
イズを有するウェハを製造しようとする場合、マスクや
プローブカードの共用化を考慮すると、図５の方式が優
れていることになる。
【０００６】
【発明が解決しようとする課題】従来技術における第１
の問題点は、複数のチップサイズを単一のウェハに形成
し、機能検査を行う際に、検査治具の完全な共有化が困
難であったことである。その理由は、検査治具（以下、
プローブカードという。）の電源供給位置はハードで決
定されることが多く、処理装置側の設定で簡単には変更
できないので、電源供給位置が隣接する他のチップにプ
ローブが及んだ場合、隣接チップにも電流が流れてしま
うことによる。この場合正しい検査結果が得られない。
の問題点は、複数のチップサイズを単一のウェハに形成
し、機能検査を行う際に、検査治具の完全な共有化が困
難であったことである。その理由は、検査治具（以下、
プローブカードという。）の電源供給位置はハードで決
定されることが多く、処理装置側の設定で簡単には変更
できないので、電源供給位置が隣接する他のチップにプ
ローブが及んだ場合、隣接チップにも電流が流れてしま
うことによる。この場合正しい検査結果が得られない。
【０００７】第２の問題点は、チップを個片に切断する
場合において、ランドのピッチが、小さい場合、ダイシ
ングラインの形成が困難となることである。その理由
は、ダイシングの切り代分、例えばダインシングソーの
刃の厚さプラスずれ分または、レーザーカットの場合、
レーザービームの直径が、ランド間隔を制限するからで
ある。特に複数の種類のチップを同一ウェハ上に配置す
る場合、通常よりもダイシングが困難であるため、十分
な切り代が必要とされる。
場合において、ランドのピッチが、小さい場合、ダイシ
ングラインの形成が困難となることである。その理由
は、ダイシングの切り代分、例えばダインシングソーの
刃の厚さプラスずれ分または、レーザーカットの場合、
レーザービームの直径が、ランド間隔を制限するからで
ある。特に複数の種類のチップを同一ウェハ上に配置す
る場合、通常よりもダイシングが困難であるため、十分
な切り代が必要とされる。
【０００８】近年、半導体集積回路の製造に使用される
半導体基板は、大型化が進み、量産で１２インチ程度ま
で使用されるようになってきている。一方で、特に論理
回路用のＬＳＩでは、多品種少量生産化が進んでおり、
生産量の少ないものは半導体基板１枚分でも生産過剰と
なって大半を廃棄せざるを得ないこともある。
半導体基板は、大型化が進み、量産で１２インチ程度ま
で使用されるようになってきている。一方で、特に論理
回路用のＬＳＩでは、多品種少量生産化が進んでおり、
生産量の少ないものは半導体基板１枚分でも生産過剰と
なって大半を廃棄せざるを得ないこともある。
【０００９】この対策として図１に示すように、１枚の
半導体基板にチップサイズの異なるチップを複数の種類
形成することができれば、無駄のない生産が可能となる
わけであるが、チップの無駄が出ない反面、ウェハー状
態での機能試験時には、各ＩＣチップのランド配置に合
わせた検査治具を用意したり、治具を何度も交換する等
生産性が悪くなるので、その対策が必要であった。
半導体基板にチップサイズの異なるチップを複数の種類
形成することができれば、無駄のない生産が可能となる
わけであるが、チップの無駄が出ない反面、ウェハー状
態での機能試験時には、各ＩＣチップのランド配置に合
わせた検査治具を用意したり、治具を何度も交換する等
生産性が悪くなるので、その対策が必要であった。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
複数の種類のチップサイズを有するＩＣチップを単一の
ウェハ基板上に配列し、かつ各ＩＣチップ内に複数個の
外部回路接続用ランドが前記ＩＣチップのほぼ全面にわ
たって統一されたピッチでマトリックス状または、隣り
合うランドが正三角形状に配置されたウェハにおいて、
各ＩＣチップ内の電源供給用ランドのチップ中心からの
位置関係が統一されていることを特徴とする。
複数の種類のチップサイズを有するＩＣチップを単一の
ウェハ基板上に配列し、かつ各ＩＣチップ内に複数個の
外部回路接続用ランドが前記ＩＣチップのほぼ全面にわ
たって統一されたピッチでマトリックス状または、隣り
合うランドが正三角形状に配置されたウェハにおいて、
各ＩＣチップ内の電源供給用ランドのチップ中心からの
位置関係が統一されていることを特徴とする。
【００１１】さらに、チップを個片に切断するためのダ
イシングラインを挟んだ部分では、ランドのピッチを通
常の整数倍としたことを特徴とする。
イシングラインを挟んだ部分では、ランドのピッチを通
常の整数倍としたことを特徴とする。
【００１２】本発明の半導体装置では、電源供給用のラ
ンドのチップ中心からの位置関係がチップサイズによら
ず統一化されているので、チップ中心と測定治具の中心
を合わせることにより、どのチップでも正しく電源供給
が可能となる。
ンドのチップ中心からの位置関係がチップサイズによら
ず統一化されているので、チップ中心と測定治具の中心
を合わせることにより、どのチップでも正しく電源供給
が可能となる。
【００１３】測定治具の電源供給位置は、処理装置側の
設定で簡単には、変更できないが、本発明では、変更の
必要がない。
設定で簡単には、変更できないが、本発明では、変更の
必要がない。
【００１４】また、ダイシングライン部分でランドのピ
ッチを通常のピッチの整数倍にとることでランドのピッ
チが密になっても安定なダイシングラインの形成が可能
となる。
ッチを通常のピッチの整数倍にとることでランドのピッ
チが密になっても安定なダイシングラインの形成が可能
となる。
【００１５】
【発明の実施の形態】次に、本発明の半導体装置の一実
施形態例について図面を参照して説明する。図１は、本
発明の半導体装置の一実施形態例を説明するための、
小，大，中３種のＩＣチップを搭載したウェーハの平面
図、図２は、図１のＩＣチップの部分拡大平面図であ
る。
施形態例について図面を参照して説明する。図１は、本
発明の半導体装置の一実施形態例を説明するための、
小，大，中３種のＩＣチップを搭載したウェーハの平面
図、図２は、図１のＩＣチップの部分拡大平面図であ
る。
【００１６】図１を参照すると、本発明の最良の実施の
形態は、ウェハ１１上に、３種の異なるチップサイズを
有するＩＣチップ（小）１２，（大）１３，（中）１４
が各々複数個形成されている。
形態は、ウェハ１１上に、３種の異なるチップサイズを
有するＩＣチップ（小）１２，（大）１３，（中）１４
が各々複数個形成されている。
【００１７】図２に示すように、各ＩＣチップ１２，１
３，１４の表面には、所要の素子が形成され、かつ全面
を絶縁膜で被覆した上で、この絶縁膜の一部に導電膜を
露呈させて複数個の外部回路接続用の信号用ランド１５
が配設されている。また同時に各ＩＣチップのチップ中
心から同じ位置関係に、十文字状に、例えば、最小のチ
ップ１２の場合その中心に合わせた十文字状の電源供給
用ランド１６を複数個配設する。なお、最小のチップ１
２のランド１５，１６についてのみ参照番号を付し、他
のチップのランドには付すのを省略した。これらのラン
ド１５，１６には、半田等を鍍金してバンプを形成する
が、各ランドはＩＣチップの表面のほぼ全面にわたって
等ピッチでマトリックス状に配列されている。このラン
ドの配置は、ウェハの段階において個々のチップを区画
するダイシングライン部１７以外では、等ピッチとなる
よう形成されている。ダイシングライン部１７では、ラ
ンド間のピッチを他の部分の整数倍に拡げて配置してい
る。
３，１４の表面には、所要の素子が形成され、かつ全面
を絶縁膜で被覆した上で、この絶縁膜の一部に導電膜を
露呈させて複数個の外部回路接続用の信号用ランド１５
が配設されている。また同時に各ＩＣチップのチップ中
心から同じ位置関係に、十文字状に、例えば、最小のチ
ップ１２の場合その中心に合わせた十文字状の電源供給
用ランド１６を複数個配設する。なお、最小のチップ１
２のランド１５，１６についてのみ参照番号を付し、他
のチップのランドには付すのを省略した。これらのラン
ド１５，１６には、半田等を鍍金してバンプを形成する
が、各ランドはＩＣチップの表面のほぼ全面にわたって
等ピッチでマトリックス状に配列されている。このラン
ドの配置は、ウェハの段階において個々のチップを区画
するダイシングライン部１７以外では、等ピッチとなる
よう形成されている。ダイシングライン部１７では、ラ
ンド間のピッチを他の部分の整数倍に拡げて配置してい
る。
【００１８】図１、図２を参照してさらに詳細に説明す
る。
る。
【００１９】本例では、１枚の半導体基板１１上に小チ
ップ１２、大チップ１３、中チップ１４が配置されてい
る。ＩＣチップ１２〜１４は、矩形の個片として形成さ
れている。その表面部には所要の素子が形成され、かつ
全面を絶縁膜で被覆した上で、この絶縁膜の一部に導電
膜を露呈させて複数個（本例の小チップの場合７２個）
の外部回路接続用ランド１５と、各ＩＣチップ１２〜１
４のチップ中心から統一された位置関係で複数個（本例
の場合は、中心に１個と十文字に８個の計９個）の電源
供給用ランド１６とを配設する。これらのランド１５，
１６には、半田等を鍍金してバンプを形成するが、各ラ
ンド１５，１６は個々のチップを区画するダイシングラ
イン部１７以外では、マトリックス状で等ピッチとなる
ように、またダイシングライン部分１７では、ランド間
のピッチを他の部分の整数倍に拡げて配置している。
ップ１２、大チップ１３、中チップ１４が配置されてい
る。ＩＣチップ１２〜１４は、矩形の個片として形成さ
れている。その表面部には所要の素子が形成され、かつ
全面を絶縁膜で被覆した上で、この絶縁膜の一部に導電
膜を露呈させて複数個（本例の小チップの場合７２個）
の外部回路接続用ランド１５と、各ＩＣチップ１２〜１
４のチップ中心から統一された位置関係で複数個（本例
の場合は、中心に１個と十文字に８個の計９個）の電源
供給用ランド１６とを配設する。これらのランド１５，
１６には、半田等を鍍金してバンプを形成するが、各ラ
ンド１５，１６は個々のチップを区画するダイシングラ
イン部１７以外では、マトリックス状で等ピッチとなる
ように、またダイシングライン部分１７では、ランド間
のピッチを他の部分の整数倍に拡げて配置している。
【００２０】本例では、小チップ１２は前述７２個＋９
個計、８１個のランドを、大チップ１３は２２５個（２
１６個＋９個）のランドを、中チップ１４は１６９個
（１６０個＋９個）のランドを有しており、ランド間の
ピッチを２００μｍ（＝０．２ｍｍ）とし、ダイシング
ライン部では、２ピッチ分に拡大しているとすると小チ
ップ１２の寸法は、２×２ｍｍ角、大チップ１３の寸法
は、３．２×３．２ｍｍ角、中チップ１４の寸法は、
２．８×２．８ｍｍ角となる。
個計、８１個のランドを、大チップ１３は２２５個（２
１６個＋９個）のランドを、中チップ１４は１６９個
（１６０個＋９個）のランドを有しており、ランド間の
ピッチを２００μｍ（＝０．２ｍｍ）とし、ダイシング
ライン部では、２ピッチ分に拡大しているとすると小チ
ップ１２の寸法は、２×２ｍｍ角、大チップ１３の寸法
は、３．２×３．２ｍｍ角、中チップ１４の寸法は、
２．８×２．８ｍｍ角となる。
【００２１】機能検査用のプローブカードは、大チップ
１３に合わせて形成すれば、電源端子は３種のチップと
も同じであるので、その位置は、同じにすることができ
る。その他の端子が隣接する他のチップにまでプローブ
が及ぶ場合、処理装置側の設定でオープンまたはハイイ
ンピーダンス状態にしておくこととする。ダイシングラ
イン１７上にプローブが来る場合には、その部分にラン
ドはないので、特に処理装置側の設定で、オープンまた
はハイインピーダンス状態にする必要はない。
１３に合わせて形成すれば、電源端子は３種のチップと
も同じであるので、その位置は、同じにすることができ
る。その他の端子が隣接する他のチップにまでプローブ
が及ぶ場合、処理装置側の設定でオープンまたはハイイ
ンピーダンス状態にしておくこととする。ダイシングラ
イン１７上にプローブが来る場合には、その部分にラン
ドはないので、特に処理装置側の設定で、オープンまた
はハイインピーダンス状態にする必要はない。
【００２２】次に、第２の実施形態例について説明す
る。
る。
【００２３】図３は、第２の実施形態例の、ＩＣチップ
の部分拡大平面図である。
の部分拡大平面図である。
【００２４】本形態例については、第１実施形態例の場
合の図１に相当する図は、同様となるので省略されてい
る。本実施形態においても同様に、ウェハ上に、３種の
異なるチップサイズを有するＩＣチップ（小）２２，
（大）２３，（中）２４が各々複数個形成されている。
合の図１に相当する図は、同様となるので省略されてい
る。本実施形態においても同様に、ウェハ上に、３種の
異なるチップサイズを有するＩＣチップ（小）２２，
（大）２３，（中）２４が各々複数個形成されている。
【００２５】各ＩＣチップ２２，２３，２４の表面に
は、所要の素子が形成され、かつ全面を絶縁膜で被覆し
た上で、この絶縁膜の一部に導電膜を露呈させて複数個
（本例の最小チップ２２の場合、１２４個）の外部回路
接続用の信号用ランド２５を配設する。また同時に各Ｉ
Ｃチップ２２，２３，２４のチップ中心から同じ位置関
係に複数個（本例の各チップ２２，２３，２４いずれの
場合もその中心に合わせた十文字状に１２個）の電源供
給用ランド２６を配設する。これらのランド２５，２６
には、半田等を鍍金してバンプを形成するが、各ランド
はＩＣチップの表面のほぼ全面にわたって等ピッチで、
隣り合うランドが、正三角形状に配列されている。この
ランドの配置は、図３に示すように、ウェハの段階にお
いて個々のチップを区画するダイシングライン部２７以
外では、等ピッチとなるよう形成されている。ダイシン
グライン部２７では、ランド間のピッチを他の部分の整
数倍に拡げて配置している。
は、所要の素子が形成され、かつ全面を絶縁膜で被覆し
た上で、この絶縁膜の一部に導電膜を露呈させて複数個
（本例の最小チップ２２の場合、１２４個）の外部回路
接続用の信号用ランド２５を配設する。また同時に各Ｉ
Ｃチップ２２，２３，２４のチップ中心から同じ位置関
係に複数個（本例の各チップ２２，２３，２４いずれの
場合もその中心に合わせた十文字状に１２個）の電源供
給用ランド２６を配設する。これらのランド２５，２６
には、半田等を鍍金してバンプを形成するが、各ランド
はＩＣチップの表面のほぼ全面にわたって等ピッチで、
隣り合うランドが、正三角形状に配列されている。この
ランドの配置は、図３に示すように、ウェハの段階にお
いて個々のチップを区画するダイシングライン部２７以
外では、等ピッチとなるよう形成されている。ダイシン
グライン部２７では、ランド間のピッチを他の部分の整
数倍に拡げて配置している。
【００２６】第１の実施形態例と同様、小，大，中の３
種類のチップ２２，２３，２４を同一基板上に配置して
いるわけであるが、本例では、端子間の密度を第１の実
施形態例よりも大きくする目的で、隣接ランドを正三角
形となる配置としている。この配置の場合、ランド間隔
を第１の実施形態例と同じ２００μｍ（＝０．２ｍｍ）
とすると、 ０．２×０．２ ： ０．２×√３×０．２×０．５ ＝０．０４ ： ０．０３４６ ＝１．１５６ ： １ の比率で１ランドの占める面積が小さくできるので、第
１の実施形態例に比べ、１５％程度チップサイズを小さ
くすることができる。
種類のチップ２２，２３，２４を同一基板上に配置して
いるわけであるが、本例では、端子間の密度を第１の実
施形態例よりも大きくする目的で、隣接ランドを正三角
形となる配置としている。この配置の場合、ランド間隔
を第１の実施形態例と同じ２００μｍ（＝０．２ｍｍ）
とすると、 ０．２×０．２ ： ０．２×√３×０．２×０．５ ＝０．０４ ： ０．０３４６ ＝１．１５６ ： １ の比率で１ランドの占める面積が小さくできるので、第
１の実施形態例に比べ、１５％程度チップサイズを小さ
くすることができる。
【００２７】
【発明の効果】第１の効果は、複数の種類のチップサイ
ズのチップを単一のウェハ上に配置した場合でも、検査
治具の共用化が可能となり、連続測定が可能となる。そ
の理由は、検査装置の電源供給位置を変更しなくても、
各チップに、正しく電源供給が可能であるからである。
ズのチップを単一のウェハ上に配置した場合でも、検査
治具の共用化が可能となり、連続測定が可能となる。そ
の理由は、検査装置の電源供給位置を変更しなくても、
各チップに、正しく電源供給が可能であるからである。
【００２８】第２の効果は、複数の種類のチップサイズ
のチップを単一のウェハ上に配置した場合でも、第１の
効果を維持しつつ、安定なダイシングが可能となる。そ
の理由は、ダイシングライン部でランド間のピッチを整
数倍に拡大しているので、必要なダイシング幅をランド
間のピッチが狭くなってもとることができるからであ
る。
のチップを単一のウェハ上に配置した場合でも、第１の
効果を維持しつつ、安定なダイシングが可能となる。そ
の理由は、ダイシングライン部でランド間のピッチを整
数倍に拡大しているので、必要なダイシング幅をランド
間のピッチが狭くなってもとることができるからであ
る。
【図１】本発明の半導体装置の一実施形態例を説明する
ための、小，大，中３種のＩＣチップを搭載したウェー
ハの平面図である。
ための、小，大，中３種のＩＣチップを搭載したウェー
ハの平面図である。
【図２】図１のＩＣチップの部分拡大平面図である。
【図３】第２の実施形態例の、ＩＣチップの部分拡大平
面図である。
面図である。
【図４】従来の一実施形態例を説明する平面図である。
【図５】従来の第２の実施形態例を説明する平面図であ
る。
る。
１１ ウェハ １２，２２ ＩＣチップ（小） １３，２３ ＩＣチップ（大） １４，２４ ＩＣチップ（中） １５，２５ 信号用ランド １６，２６ 電源供給用ランド １７，２７ ダイシングライン １０１，２０１ ＩＣチップ １０２，２０２ 外部回路接続用ランド
Claims (4)
- 【請求項１】 複数の種類のチップサイズを有するＩＣ
チップが単一のウェハ基板上に配列され、かつ前記各Ｉ
Ｃチップ内に複数個の外部回路接続用ランドが前記ＩＣ
チップのほぼ全面にわたって統一されたピッチで、マト
リックス状に配置された高密度実装用ＩＣウェハを有す
る半導体装置において、 前記各ＩＣチップ内の電源供給用ランドのチップ中心か
らの位置関係が統一されていることを特徴とする半導体
装置。 - 【請求項２】 さらに、チップを個片に切断するための
ダイシングラインを挟んだ部分では、ランドのピッチ
が、通常の整数倍であることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 複数の種類のチップサイズを有するＩＣ
チップが単一のウェハ基板上に配列され、かつ前記各Ｉ
Ｃチップ内に複数個の外部回路接続用ランドが前記ＩＣ
チップのほぼ全面にわたって統一されたピッチで、隣り
合うランドが正三角形状に配置された高密度実装用ＩＣ
ウェハを有する半導体装置において、 前記各ＩＣチップ内の電源供給用ランドのチップ中心か
らの位置関係が統一されていることを特徴とする半導体
装置。 - 【請求項４】 さらに、チップを個片に切断するための
ダイシングラインを挟んだ部分では、ランドのピッチ
が、通常の整数倍であることを特徴とする請求項３記載
の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9057730A JP2874682B2 (ja) | 1997-03-12 | 1997-03-12 | 半導体装置 |
| GB9805329A GB2323211B (en) | 1997-03-12 | 1998-03-12 | Wafer having a plurality of ic chips having different sizes formed thereon |
| US09/041,505 US5912502A (en) | 1997-03-12 | 1998-03-12 | Wafer having a plurality of IC chips having different sizes formed thereon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9057730A JP2874682B2 (ja) | 1997-03-12 | 1997-03-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256479A true JPH10256479A (ja) | 1998-09-25 |
| JP2874682B2 JP2874682B2 (ja) | 1999-03-24 |
Family
ID=13064049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9057730A Expired - Fee Related JP2874682B2 (ja) | 1997-03-12 | 1997-03-12 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5912502A (ja) |
| JP (1) | JP2874682B2 (ja) |
| GB (1) | GB2323211B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030041843A (ko) * | 2001-11-21 | 2003-05-27 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체집적회로장치의 제조방법 |
| JP2006049403A (ja) * | 2004-08-02 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体素子形成領域の配置決定方法、半導体素子形成領域の配置決定用プログラム、及び半導体素子の製造方法 |
| JP2009289866A (ja) * | 2008-05-28 | 2009-12-10 | Casio Comput Co Ltd | 半導体装置の製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003179143A (ja) * | 2001-12-11 | 2003-06-27 | Mitsubishi Electric Corp | 半導体チップ |
| US6639302B2 (en) * | 2002-03-20 | 2003-10-28 | International Business Machines Corporation | Stress reduction in flip-chip PBGA packaging by utilizing segmented chip carries |
| US8148239B2 (en) * | 2009-12-23 | 2012-04-03 | Intel Corporation | Offset field grid for efficient wafer layout |
| US8408504B1 (en) * | 2011-03-28 | 2013-04-02 | Daniel Gonzales | Television support assembly |
| US8836363B2 (en) * | 2011-10-14 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe card partition scheme |
| USD759022S1 (en) * | 2013-03-13 | 2016-06-14 | Nagrastar Llc | Smart card interface |
| USD758372S1 (en) * | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
| USD729808S1 (en) * | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
| USD780763S1 (en) * | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
| USD864968S1 (en) | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
| CN110023961A (zh) * | 2016-12-01 | 2019-07-16 | 艾利丹尼森零售信息服务公司 | 不同尺寸元件布局的混合结构方法以优化晶圆的面积使用 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5340772A (en) * | 1992-07-17 | 1994-08-23 | Lsi Logic Corporation | Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die |
-
1997
- 1997-03-12 JP JP9057730A patent/JP2874682B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-12 GB GB9805329A patent/GB2323211B/en not_active Expired - Fee Related
- 1998-03-12 US US09/041,505 patent/US5912502A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030041843A (ko) * | 2001-11-21 | 2003-05-27 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체집적회로장치의 제조방법 |
| JP2006049403A (ja) * | 2004-08-02 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体素子形成領域の配置決定方法、半導体素子形成領域の配置決定用プログラム、及び半導体素子の製造方法 |
| JP2009289866A (ja) * | 2008-05-28 | 2009-12-10 | Casio Comput Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2323211B (en) | 2001-10-31 |
| JP2874682B2 (ja) | 1999-03-24 |
| GB2323211A (en) | 1998-09-16 |
| GB9805329D0 (en) | 1998-05-06 |
| US5912502A (en) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2874682B2 (ja) | 半導体装置 | |
| US7180315B2 (en) | Substrate with patterned conductive layer | |
| KR100295637B1 (ko) | 반도체웨이퍼의구조및반도체칩의제조방법 | |
| US20020100965A1 (en) | Semiconductor module and electronic component | |
| US20050003607A1 (en) | Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages | |
| US6319750B1 (en) | Layout method for thin and fine ball grid array package substrate with plating bus | |
| KR19980028019A (ko) | 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 | |
| KR20050061342A (ko) | 배선 회로 기판 | |
| US20030150110A1 (en) | Design method for plating of printed circuit board strip and manufacturing method of semiconductor chip package using the same | |
| EP0073721B1 (en) | Large scala integration semiconductor device having monitor element and method of manufacturing the same | |
| US6479306B1 (en) | Method for manufacturing semiconductor device | |
| US4551788A (en) | Multi-chip carrier array | |
| US7501701B2 (en) | Rewiring substrate strip having a plurality of semiconductor component positions | |
| KR100536114B1 (ko) | 반도체장치 및 반도체장치의 제조방법 | |
| CA1303752C (en) | Burn-in pads for tab interconnect structures | |
| JPH11330256A (ja) | 半導体装置およびその製造方法 | |
| US6598217B1 (en) | Method of mounting fabrication-historical data for semiconductor device, and semiconductor device fabricated by such a method | |
| JPH0529546A (ja) | 半導体集積回路 | |
| JPH04287369A (ja) | 半導体集積回路装置の製造方法 | |
| JP2755255B2 (ja) | 半導体搭載用基板 | |
| JPH04373131A (ja) | 高密度実装用ｉｃペレット | |
| JPS622701B2 (ja) | ||
| JPS6059745A (ja) | 半導体集積回路測定用探針基板 | |
| JPH0198248A (ja) | 回路基板の製法 | |
| JPH11330257A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |