JPH10256433A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JPH10256433A
JPH10256433A JP5211597A JP5211597A JPH10256433A JP H10256433 A JPH10256433 A JP H10256433A JP 5211597 A JP5211597 A JP 5211597A JP 5211597 A JP5211597 A JP 5211597A JP H10256433 A JPH10256433 A JP H10256433A
Authority
JP
Japan
Prior art keywords
package
mounting
semiconductor device
projection
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5211597A
Other languages
Japanese (ja)
Inventor
Kazuhiko Obata
和彦 小畑
Atsushi Nakamura
篤 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5211597A priority Critical patent/JPH10256433A/en
Publication of JPH10256433A publication Critical patent/JPH10256433A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide the semiconductor device and the mounting method thereof, which can enlarge the bonding area of a package and can improve the temporary fixing adhesive property with a mounted substrate. SOLUTION: This is the surface mounting type package 1, which can be mounted on a mounting substrate in the planar pattern. Outer leads 2 are made to protrude from the side surface of the package 1. The outer leads 2 have the package structure molded in the gull-wing shape (L shape). In this package 1, a projection 3 having the square pole shape with the specified size and the specified thickness weight is formed along the central line of the rear surface for temporarily fixing the surface mounting type package 1 to the mounting substrate beforehand so that the mounted surface mounting type package 1 is not dropped when the mounting substrate is inverted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、面実装型パッケー
ジによる半導体装置技術に関し、特にパッケージを実装
基板に実装する際の仮止め接着不良対策として好適な半
導体装置およびその実装方法に適用して有効な技術に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device technology using a surface mount type package, and more particularly to a semiconductor device suitable as a countermeasure against temporary adhesion failure when a package is mounted on a mounting board, and is effectively applied to a semiconductor device mounting method. Technology.

【0002】[0002]

【従来の技術】たとえば、本発明者が検討した技術とし
て、面実装型パッケージの実装工程において、フローは
んだ付け方式でパッケージを実装基板に実装する際に
は、実装基板を反転したときに装着したパッケージが落
下しないように、はんだ付け前に予めパッケージの実装
面を実装基板に接着剤により仮止めする方法などが考え
られる。
2. Description of the Related Art For example, as a technique studied by the present inventor, when a package is mounted on a mounting board by a flow soldering method in a mounting process of a surface mounting type package, the mounting is performed when the mounting board is inverted. In order to prevent the package from dropping, a method of temporarily fixing the mounting surface of the package to the mounting substrate in advance with an adhesive before soldering can be considered.

【0003】なお、このような面実装型パッケージの実
装技術に関しては、たとえば日経BP社、1993年5
月31日発行の「実践講座 VLSIパッケージング技
術(上)」P241〜P276などの文献に記載されて
いる。
[0003] With regard to the mounting technology of such a surface mounting type package, for example, Nikkei BP, May 1993
And other documents such as “Practical Course VLSI Packaging Technology (1)” published on March 31, P241 to P276.

【0004】[0004]

【発明が解決しようとする課題】ところで、前記のよう
な面実装型パッケージの実装技術において、パッケージ
と実装基板との仮止め性を向上させるためには、たとえ
ばパッケージの大きさに合わせた接着剤の量、パッケー
ジの材質に対応した接着剤の選択などが重要となり、こ
の接着剤によるパッケージと実装基板との接着性が問題
となることが考えられる。
By the way, in the above mounting technology of the surface mounting type package, in order to improve the temporary fixing property between the package and the mounting board, for example, an adhesive suitable for the size of the package is used. It is important to select an adhesive in accordance with the amount of the material and the material of the package, and the adhesiveness between the package and the mounting board by the adhesive may be a problem.

【0005】そこで、本発明の目的は、前記のような接
着剤の量、接着剤の選択などに依ることなく、パッケー
ジの実装面に突起を設けることによって接着面積を大き
くし、パッケージと実装基板との仮止め接着性を向上さ
せることができる半導体装置およびその実装方法を提供
することにある。
Accordingly, an object of the present invention is to increase the bonding area by providing projections on the mounting surface of the package without depending on the amount of the adhesive and the selection of the adhesive as described above. It is an object of the present invention to provide a semiconductor device and a mounting method thereof capable of improving the temporary adhesion with the semiconductor device.

【0006】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0007】[0007]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0008】すなわち、本発明による半導体装置は、面
実装型のパッケージに適用されるものであり、パッケー
ジの実装面に、このパッケージを実装基板に実装する際
の仮止め接着のために少なくとも1個の突起を設けるも
のである。これにより、突起を介してパッケージと実装
基板との接着面積が大きくできるので、パッケージと実
装基板との仮止め接着性を向上させることができる。
That is, the semiconductor device according to the present invention is applied to a surface mount type package, and at least one semiconductor device is attached to a mounting surface of the package for temporary fixing when the package is mounted on a mounting substrate. Are provided. Thereby, the bonding area between the package and the mounting substrate can be increased via the protrusion, so that the temporary fixing adhesiveness between the package and the mounting substrate can be improved.

【0009】特に、突起を所定の形状および寸法により
1個または複数個で形成することにより、パッケージの
大きさ、材質などの接着性を左右する要因に対応して突
起の形状、寸法および数などを任意に変更することがで
きるので、パッケージと実装基板とに対応した最適な仮
止め接着性を得ることができる。
In particular, by forming one or a plurality of protrusions in a predetermined shape and size, the shape, size and number of the protrusions can be adjusted in accordance with factors which influence the adhesion such as the size and material of the package. Can be arbitrarily changed, so that an optimal temporary fixing adhesiveness corresponding to the package and the mounting substrate can be obtained.

【0010】さらに、突起をパッケージのモールド封止
時に同時に形成する場合には、モールド金型を変えるこ
とによって容易に対応することができ、またパッケージ
のモールド封止後に接着して形成する場合には、パッケ
ージの完成後に単に突起を接着することによって仮止め
接着性の向上が可能な半導体装置を得ることができる。
Further, when the projections are formed at the same time when the package is sealed with the mold, it can be easily coped with by changing the mold dies. Further, a semiconductor device capable of improving the temporary fixing adhesiveness by simply adhering the projections after the package is completed can be obtained.

【0011】また、本発明による半導体装置の実装方法
は、少なくとも1個の突起が実装面に設けられた面実装
型のパッケージを実装基板に実装する際に、突起を介し
てパッケージを実装基板に仮止めした後、このパッケー
ジが仮止めされた実装基板を反転して、実装基板の裏面
をフローはんだ付けおよびリフローはんだ付け処理する
ものである。これにより、パッケージと実装基板との仮
止め接着性を向上させた実装が可能となる。
Further, in the method of mounting a semiconductor device according to the present invention, when mounting a surface mount type package having at least one protrusion provided on a mounting surface to a mounting substrate, the package is mounted on the mounting substrate via the protrusion. After the temporary fixing, the package is temporarily inverted and the mounting substrate is inverted, and the back surface of the mounting substrate is subjected to flow soldering and reflow soldering. As a result, mounting with improved temporary adhesion between the package and the mounting board is possible.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, the same members are denoted by the same reference numerals, and the description thereof will not be repeated.

【0013】(実施の形態1)図1は本発明の実施の形
態1である半導体装置を裏面から示す概略斜視図、図2
は本実施の形態1の半導体装置の内部構造を示す断面
図、図3は半導体装置の製造方法を説明するためのフロ
ーとそれに対応する概略図、図4は半導体装置の実装方
法を説明するためのフローとそれに対応する概略図、図
5(a),(b)は半導体装置を実装基板に実装した状
態を示す断面図と拡大断面図である。
(Embodiment 1) FIG. 1 is a schematic perspective view showing a semiconductor device according to Embodiment 1 of the present invention from the back, and FIG.
3 is a cross-sectional view showing the internal structure of the semiconductor device of the first embodiment, FIG. 3 is a flow chart for explaining a method of manufacturing the semiconductor device and a schematic diagram corresponding thereto, and FIG. 4 is a view for explaining a mounting method of the semiconductor device. 5A and 5B are a cross-sectional view and an enlarged cross-sectional view showing a state in which the semiconductor device is mounted on a mounting board.

【0014】まず、図1により本実施の形態1の半導体
装置の構成を説明する。
First, the configuration of the semiconductor device according to the first embodiment will be described with reference to FIG.

【0015】本実施の形態1の半導体装置は、たとえば
実装基板に平面的に実装できる面実装型のパッケージ1
とされ、パッケージ1の側面からアウターリード2が突
出され、このアウターリード2がガルウィング状(L字
状)に成形されたパッケージ構造となっている。
The semiconductor device according to the first embodiment is, for example, a surface mount type package 1 that can be mounted on a mounting board in a planar manner.
The outer lead 2 is projected from the side surface of the package 1 and has a package structure in which the outer lead 2 is formed in a gull wing shape (L shape).

【0016】たとえば、ガルウィング状のアウターリー
ド2を有するパッケージ1としては、二方向にアウター
リード2が突出されたSOP(Small Out-line Packag
e)、この薄型のTSOP(Thin Small Out-line Packa
ge )、四方向にアウターリード2が突出されたQFP
(Quad Flat Package )、この薄型のTQFP(Thin Q
uad Flat Package)などがある。
For example, as a package 1 having a gull-wing outer lead 2, an SOP (Small Out-line Packag) having an outer lead 2 projecting in two directions is provided.
e), this thin TSOP (Thin Small Out-line Packa)
ge), QFP with outer leads 2 projected in four directions
(Quad Flat Package), this thin TQFP (Thin Q
uad Flat Package).

【0017】この半導体装置には、実装基板を反転した
ときに装着した面実装型のパッケージ1が落下しないよ
うに、予め面実装型のパッケージ1を実装基板に仮止め
するために、たとえば図1に示すように、裏面の中心線
に沿って、所定の大きさで、所定の厚さによる四角柱の
形状の突起3が形成されている。
In order to prevent the surface-mounted package 1 mounted on the semiconductor device from being dropped when the mounting substrate is inverted, the surface-mounted package 1 is temporarily fixed to the mounting substrate in advance. As shown in the figure, a rectangular pillar-shaped projection 3 having a predetermined size and a predetermined thickness is formed along the center line of the back surface.

【0018】この半導体装置は、たとえば図2のような
内部構造となっており、リードフレーム4のダイパッド
部に半導体チップ5が接着・固定され、半導体チップ5
のボンディングパッドとリードフレーム4のインナーリ
ード6とが金線7により結線され、熱硬化性のプラスチ
ック樹脂8によりモールド封止されたプラスチックパッ
ケージとなっている。
This semiconductor device has an internal structure as shown in FIG. 2, for example. A semiconductor chip 5 is bonded and fixed to a die pad portion of a lead frame 4.
The bonding pad and the inner lead 6 of the lead frame 4 are connected by a gold wire 7 to form a plastic package molded and sealed with a thermosetting plastic resin 8.

【0019】次に、本実施の形態1の作用について、始
めに半導体装置の製造方法の概要を図3に基づいて説明
する。図3において、右側の図は左側のフローに対応す
る概略図である。
Next, the operation of the first embodiment will be described with reference to FIG. In FIG. 3, the diagram on the right is a schematic diagram corresponding to the flow on the left.

【0020】まず、半導体チップ5のダイボンディング
工程において、リードフレーム4のダイパッド部にディ
スペンサによってペースト9を塗布し、コレット10に
よって吸着した半導体チップ5をダイパッド部に移送
し、加圧して接着・固定する(ステップ301)。
First, in a die bonding step of the semiconductor chip 5, a paste 9 is applied to a die pad portion of the lead frame 4 by a dispenser, and the semiconductor chip 5 adsorbed by the collet 10 is transferred to the die pad portion, and adhered and fixed by pressing. (Step 301).

【0021】この半導体チップ5は、半導体ウェハにメ
モリ、ロジックなどの所定の集積回路を形成するウェハ
処理工程が完了した後、この半導体ウェハを所定の厚さ
に裏面を研削するバックグラインディング工程、さらに
個々の半導体チップ5に切断するダイシング工程が完了
することによって形成される。
After the wafer processing step of forming a predetermined integrated circuit such as memory and logic on the semiconductor wafer is completed, the semiconductor chip 5 is subjected to a back grinding step of grinding the back surface of the semiconductor wafer to a predetermined thickness, Further, it is formed by completing a dicing step of cutting into individual semiconductor chips 5.

【0022】さらに、ワイヤボンディング工程におい
て、金線7の先端にボールを形成し、キャピラリ11か
らの超音波および熱圧着により、半導体チップ5のボン
ディングパッドとリードフレーム4のインナーリード6
とを金線7で接続する(ステップ302)。
Further, in the wire bonding step, a ball is formed at the tip of the gold wire 7 and the bonding pad of the semiconductor chip 5 and the inner lead 6 of the lead frame 4 are formed by ultrasonic wave and thermocompression from the capillary 11.
Are connected by the gold wire 7 (step 302).

【0023】続いて、モールド封止工程において、タブ
レット状のプラスチック樹脂8を予備加熱し、金型12
に投入した後、プランジャで加圧してプラスチック樹脂
8を移送し、このプラスチック樹脂8が熱硬化するまで
金型12の内部でキュアを行う(ステップ303)。
Subsequently, in a mold sealing step, the tablet-shaped plastic resin 8 is pre-heated to
After that, the plastic resin 8 is transferred by applying pressure by a plunger, and curing is performed inside the mold 12 until the plastic resin 8 is thermally cured (step 303).

【0024】この場合に、パッケージ1の裏面に突起3
が形成されるように、金型12の下型には、所定の大き
さで、所定の厚さによる四角柱の形状の凹部13が形成
されているものを用いる。たとえば、突起3の幅の寸法
はパッケージ1の短辺の長さ以下で、厚さは実装基板と
パッケージ1との間の寸法、いわゆるスタンドオフ高さ
以下に設定される。
In this case, the projections 3
As the lower mold of the mold 12, a concave part 13 having a predetermined size and a predetermined thickness and having a quadrangular prism shape having a predetermined thickness is used. For example, the width dimension of the projection 3 is set to be equal to or less than the length of the short side of the package 1 and the thickness is set to be equal to or less than the dimension between the mounting board and the package 1, that is, the so-called stand-off height.

【0025】そして、リード成形工程において、パッケ
ージ1とアウターリード2とをリードフレーム4の枠か
ら切断し、アウターリード2をガルウィング状に成形す
ることにより、プラスチックパッケージを完成させるこ
とができる(ステップ304)。
Then, in the lead forming step, the plastic package can be completed by cutting the package 1 and the outer lead 2 from the frame of the lead frame 4 and forming the outer lead 2 into a gull wing shape (step 304). ).

【0026】次に、半導体装置の実装方法の概要を図4
に基づいて説明する。図4において、右側の図は左側の
フローに対応する概略図である。ここでは、たとえば面
実装型のパッケージとリード挿入実装型のパッケージと
の混載による片面リフロープロセスを示す。
Next, an outline of a method of mounting a semiconductor device is shown in FIG.
It will be described based on. In FIG. 4, the diagram on the right is a schematic diagram corresponding to the flow on the left. Here, for example, a single-sided reflow process by a mixed mounting of a surface mount type package and a lead insertion mount type package will be described.

【0027】まず、表面のリフローはんだ付け工程にお
いて、印刷機で実装基板14のパターン上にはんだペー
スト15を印刷し(ステップ401)、マウンタで突起
3のない面実装型のパッケージ16を装着する(ステッ
プ402)。このとき、この面実装型のパッケージ16
のアウターリード2は印刷されたはんだペースト15の
上に搭載する。
First, in the reflow soldering process for the front surface, the solder paste 15 is printed on the pattern of the mounting substrate 14 by a printing machine (step 401), and the surface mounting type package 16 without the projections 3 is mounted on the mounter (step 401). Step 402). At this time, the surface mount type package 16
The outer lead 2 is mounted on the printed solder paste 15.

【0028】そして、リフロー炉に入れ、実装基板14
の全体を加熱し、はんだペースト15を溶融させ、アウ
ターリード2とパターンとを接合する(ステップ40
3)。これにより、突起3のない面実装型のパッケージ
16を実装基板14の表面に実装することができる。
Then, the substrate is placed in a reflow furnace and
Is heated, the solder paste 15 is melted, and the outer leads 2 and the pattern are joined (step 40).
3). Thereby, the surface mount type package 16 without the protrusion 3 can be mounted on the surface of the mounting substrate 14.

【0029】続いて、裏面への面実装型のパッケージ1
の仮止め工程において、実装基板14を反転し(ステッ
プ404)、たとえばエポキシ系などの接着剤17をデ
ィスペンサで塗布し(ステップ405)、本実施の形態
1の構造による突起3のある面実装型のパッケージ1の
仮止めを行う。この目的は、裏面に接着したパッケージ
1の落下を防ぐためである。
Subsequently, the package 1 of the surface mounting type on the back surface
In the temporary fixing step, the mounting substrate 14 is inverted (step 404), and an adhesive 17 such as an epoxy-based adhesive is applied with a dispenser (step 405), and the surface mounting type having the protrusions 3 according to the structure of the first embodiment is used. Is temporarily fixed. The purpose is to prevent the package 1 adhered to the back surface from falling.

【0030】すなわち、チップマウンタで面実装型のパ
ッケージ1を装着し(ステップ406)、硬化炉で実装
基板14の全体を加熱し、接着剤17を硬化させる(ス
テップ407)。これにより、突起3のある面実装型の
パッケージ1を実装基板1の裏面に仮止めすることがで
きる。
That is, the surface mount type package 1 is mounted by a chip mounter (step 406), and the entire mounting substrate 14 is heated in a curing furnace to cure the adhesive 17 (step 407). Thereby, the surface mounting type package 1 having the projections 3 can be temporarily fixed to the back surface of the mounting substrate 1.

【0031】この場合に、本実施の形態1の構造による
面実装型のパッケージ1においては、パッケージ1の裏
面に突起3が形成されているので、この突起3を介して
実装基板14への接着面積を大きくすることができる。
すなわち、図5に示すように、突起3の大きさ以上の範
囲Wで面実装型のパッケージ1を実装基板14に仮止め
することができる。
In this case, in the surface mount type package 1 having the structure of the first embodiment, since the projection 3 is formed on the back surface of the package 1, the package 3 is bonded to the mounting board 14 via the projection 3. The area can be increased.
That is, as shown in FIG. 5, the surface mounting type package 1 can be temporarily fixed to the mounting board 14 in a range W equal to or larger than the size of the projection 3.

【0032】さらに、裏面のフローはんだ付け工程にお
いて、再度、実装基板14を反転し(ステップ40
8)、リード挿入実装型のパッケージ18を挿入する
(ステップ409)。そして、フローはんだ付け装置で
裏面にフラックスを塗布し、フローはんだ付けを行う
(ステップ410)。これにより、突起3のある面実装
型のパッケージ1を実装基板1の裏面に、リード挿入実
装型のパッケージ18を実装基板14の表面に実装する
ことができる。
Further, in the backside flow soldering step, the mounting substrate 14 is again turned upside down (step 40).
8) Insert the lead insertion package 18 (step 409). Then, a flux is applied to the back surface by a flow soldering apparatus, and flow soldering is performed (step 410). Thereby, the surface mount type package 1 having the protrusions 3 can be mounted on the back surface of the mounting substrate 1, and the lead insertion mounting type package 18 can be mounted on the front surface of the mounting substrate 14.

【0033】以上のようにして、最初に表面に突起3の
ない面実装型のパッケージ16をリフローはんだ付け
し、続いて裏面に突起3のある面実装型のパッケージ1
を仮止め、表面にリード挿入実装型のパッケージ18を
挿入し、裏面をフローはんだ付けすることにより片面リ
フロープロセスが終了し、突起3のない面実装型のパッ
ケージ16、突起3のある面実装型のパッケージ1およ
びリード挿入実装型のパッケージ18を実装基板14に
混載することができる。
As described above, first, the surface mount type package 16 having no protrusions 3 on the front surface is reflow-soldered, and then the surface mount type package 1 having the protrusions 3 on the back surface is soldered.
Is temporarily fixed, a package 18 of a lead insertion mounting type is inserted into the front surface, and the back surface is subjected to flow soldering to complete the one-sided reflow process, and the surface mounting type package 16 without the projections 3 and the surface mounting type with the projections 3 Package 1 and the lead insertion mounting type package 18 can be mixedly mounted on the mounting board 14.

【0034】従って、本実施の形態1の半導体装置によ
れば、パッケージ1の裏面の中心線に沿って四角柱の形
状の突起3が形成されることにより、この突起3を介し
てパッケージ1と実装基板14との接着面積が大きくな
り、パッケージ1と実装基板14との仮止め接着性を向
上させることができる。
Therefore, according to the semiconductor device of the first embodiment, the quadrangular prism-shaped projections 3 are formed along the center line of the back surface of the package 1, and the package 1 is connected to the package 1 via the projections 3. The bonding area with the mounting substrate 14 is increased, and the temporary adhesion between the package 1 and the mounting substrate 14 can be improved.

【0035】この突起3は、金型12として四角柱の形
状の凹部13が形成されている下型を用い、パッケージ
1のモールド封止時に同時に形成することができるの
で、金型12を変えることによって仮止め接着性の向上
が可能な半導体装置の製造に容易に対応することができ
る。
The protrusion 3 can be formed at the same time when the package 1 is molded and sealed by using a lower mold having a rectangular column-shaped recess 13 as the mold 12. Thereby, it is possible to easily cope with the manufacture of a semiconductor device capable of improving the temporary fixing adhesiveness.

【0036】また、パッケージ1の裏面に突起3を設け
ることによって、パッケージ1自体の強度を向上させる
ことができるとともに、パッケージ1を金型12から取
り出す際に、型離れするように突き出すためのイジェク
ターピン(Eピン)を付けていないパッケージ1におい
てはEピンを付けることができ、さらにプラスチック樹
脂8によるレジン厚が厚くなり、Eピンによるストレス
が低減できるという効果も得ることができる。
Further, by providing the projections 3 on the back surface of the package 1, the strength of the package 1 itself can be improved, and an ejector for projecting the package 1 from the mold 12 so as to separate from the mold. In the package 1 having no pins (E-pins), E-pins can be provided, and further, the resin thickness by the plastic resin 8 is increased, and the effect of reducing stress by the E-pins can be obtained.

【0037】(実施の形態2)図6は本発明の実施の形
態2である半導体装置を裏面から示す概略斜視図、図7
は本実施の形態2の半導体装置の変形例を裏面から示す
概略斜視図、図8は本実施の形態2の半導体装置を実装
基板に実装した状態を示す断面図である。
(Second Embodiment) FIG. 6 is a schematic perspective view showing a semiconductor device according to a second embodiment of the present invention from the back, and FIG.
Is a schematic perspective view showing a modified example of the semiconductor device of the second embodiment from the back, and FIG. 8 is a cross-sectional view showing a state where the semiconductor device of the second embodiment is mounted on a mounting board.

【0038】本実施の形態2の半導体装置は、前記実施
の形態1と同様に実装基板に平面的に実装できる面実装
型のパッケージとされ、前記実施の形態1との相違点
は、パッケージの側面から突出されるアウターリードを
J字状に成形する点と、パッケージの裏面に設ける突起
を複数個で形成するようにした点である。
The semiconductor device according to the second embodiment is a surface-mount type package that can be mounted on a mounting board in a planar manner, similarly to the first embodiment. The difference from the first embodiment is that This is a point that the outer lead projecting from the side surface is formed into a J-shape, and a plurality of protrusions provided on the back surface of the package are formed.

【0039】すなわち、本実施の形態2のパッケージ1
aには、たとえば図6に示すように、J字状のアウター
リード2aを有するパッケージ1aの裏面の中心線に沿
って、所定の大きさで、所定の厚さによる四角柱の形状
の突起3aが3個で形成されている。なお、この突起3
aの数は3個に限定されるものではなく、2個、4個以
上でも可能である。
That is, the package 1 of the second embodiment
For example, as shown in FIG. 6, a rectangular prism-shaped projection 3a of a predetermined size and a predetermined thickness is formed along a center line on the back surface of a package 1a having a J-shaped outer lead 2a. Are formed in three pieces. In addition, this projection 3
The number of a is not limited to three, but may be two, four or more.

【0040】また、この突起3aの形状についても、四
角柱の他に、たとえば図7に示すような円柱の形状の突
起3bなどの他の形状でもよく、この突起3aの形状、
寸法および数などは任意に変更することができる。
Further, the shape of the projection 3a may be other than the square pillar, such as a cylindrical projection 3b as shown in FIG.
The size and number can be arbitrarily changed.

【0041】本実施の形態2のような、J字状のアウタ
ーリード2aを有するパッケージ1aとしては、二方向
にアウターリード2aが突出されたSOJ(Small Out-
lineJ-leaded Package )、四方向にアウターリード2
aが突出されたQFP(QuadFlat J-leaded Package)
などがあり、このQFPにはPLCC(Plastic Leaded
Chip Carrier )とCLCC(Ceramic Leaded Chip Ca
rrier )とがある。
As the package 1a having the J-shaped outer leads 2a as in the second embodiment, an SOJ (Small Out-
lineJ-leaded Package), outer lead 2 in four directions
QFP (QuadFlat J-leaded Package)
This QFP has PLCC (Plastic Leaded)
Chip Carrier) and CLCC (Ceramic Leaded Chip Ca)
rrier).

【0042】従って、本実施の形態2の半導体装置によ
れば、パッケージ1aの裏面の中心線に沿って四角柱、
円柱などの形状の突起3a,3bが複数個で形成される
ことにより、図8に示すようにパッケージ1aの突起3
a,3bを接着剤17により実装基板14に仮止めする
ことで、前記実施の形態1と同様に、突起3a,3bを
介してパッケージ1aと実装基板14との接着面積が大
きくなり、パッケージ1aと実装基板14との仮止め接
着性を向上させることができる。なお、この突起3a,
3bは、パッケージ1aのモールド封止時に、四角柱、
円柱などの形状の凹部が形成されている金型を用いるこ
とによって同時に形成することができる。
Therefore, according to the semiconductor device of the second embodiment, the rectangular prism is formed along the center line on the back surface of the package 1a.
By forming a plurality of projections 3a and 3b having a shape such as a column, as shown in FIG.
By temporarily fixing a and 3b to the mounting board 14 with the adhesive 17, the bonding area between the package 1a and the mounting board 14 via the protrusions 3a and 3b is increased, as in the first embodiment. Temporary adhesion between the substrate and the mounting substrate 14 can be improved. The protrusions 3a,
3b is a quadrangular prism when the package 1a is molded and sealed.
It can be formed at the same time by using a mold in which a concave portion having a shape such as a column is formed.

【0043】特に、本実施の形態2のように、突起3
a,3bを複数個で形成する場合には、パッケージ1a
の大きさ、材質などに対応して突起3a,3bの形状、
寸法および数などを任意に変更することができるので、
パッケージ1aと実装基板14とに対応した最適な仮止
め接着性を得ることができる。
In particular, as in the second embodiment, the protrusion 3
When a and 3b are formed in a plurality, the package 1a
The shape of the projections 3a and 3b corresponding to the size and material of the
Since the dimensions and number can be changed arbitrarily,
It is possible to obtain the optimum temporary adhesiveness corresponding to the package 1a and the mounting board 14.

【0044】(実施の形態3)図9は本発明の実施の形
態3である半導体装置を裏面から示す概略斜視図であ
る。
(Embodiment 3) FIG. 9 is a schematic perspective view showing a semiconductor device according to Embodiment 3 of the present invention from the back.

【0045】本実施の形態3の半導体装置は、前記実施
の形態1と同様に実装基板に平面的に実装できる面実装
型のパッケージとされ、前記実施の形態1との相違点
は、パッケージの裏面に設ける突起を複数個で形成し、
かつこの突起をパッケージのモールド封止時に同時に形
成するのではなく、モールド封止後に接着して形成する
ようにした点である。
The semiconductor device according to the third embodiment is a surface mount type package that can be mounted on a mounting board in a planar manner, similarly to the first embodiment. The difference from the first embodiment is that Form a plurality of protrusions to be provided on the back,
In addition, this projection is not formed at the same time as molding the package, but is formed by bonding after molding.

【0046】すなわち、本実施の形態3のパッケージ1
bには、たとえば図9に示すように、ガルウィング状の
アウターリード2bを有するパッケージ1bの完成後に
接着剤を用いて突起3c,3dを接着することにより、
裏面の中心線に沿って、所定の大きさで、所定の厚さに
よる四角柱または円柱などの形状の突起3c,3dが3
個または5個で形成されている。なお、この突起3c,
3dの形状、寸法および数などは任意に変更することが
できる。
That is, the package 1 of the third embodiment
For example, as shown in FIG. 9, after the package 1b having the gull wing-shaped outer lead 2b is completed, the projections 3c and 3d are bonded using an adhesive.
Along the center line of the back surface, projections 3c and 3d of a predetermined size and a predetermined thickness, such as a square pillar or a cylinder, are formed by three.
Or five. The protrusions 3c,
The shape, size, number, and the like of 3d can be arbitrarily changed.

【0047】従って、本実施の形態3の半導体装置によ
れば、モールド封止後に接着されて、パッケージ1bの
裏面の中心線に沿って四角柱、円柱などの形状の突起3
c,3dが複数個で形成されることにより、前記実施の
形態1と同様に、突起3c,3dを介してパッケージ1
bと実装基板との接着面積が大きくなり、パッケージ1
bと実装基板との仮止め接着性を向上させることができ
る。
Therefore, according to the semiconductor device of the third embodiment, the protrusions 3 are adhered after the mold sealing, and are shaped like quadrangular prisms, cylinders, or the like along the center line on the back surface of the package 1b.
By forming a plurality of c and 3d, the package 1 is formed via the protrusions 3c and 3d in the same manner as in the first embodiment.
b and the mounting area between the mounting substrate and the package
It is possible to improve the temporary fixing adhesiveness between b and the mounting substrate.

【0048】特に、本実施の形態3のように、突起3
c,3dをモールド封止後に接着して形成する場合に
は、パッケージ1bの大きさ、材質などに対応した形
状、寸法および数などの突起3c,3dをパッケージ1
bの完成後に単に接着することによって仮止め接着性の
向上が可能な半導体装置を得ることができる。
In particular, as in the third embodiment, the protrusion 3
In the case where c and 3d are formed by bonding after molding, the protrusions 3c and 3d having shapes, dimensions and numbers corresponding to the size and material of the package 1b are formed.
By simply adhering after completion of b, it is possible to obtain a semiconductor device capable of improving temporary adhesion.

【0049】以上、本発明者によってなされた発明をそ
の実施の形態1〜3に基づき具体的に説明したが、本発
明は前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲で種々変更可能であることは言うま
でもない。
As described above, the invention made by the inventor has been specifically described based on the first to third embodiments. However, the present invention is not limited to the above-described embodiment, and does not depart from the gist of the invention. It is needless to say that various changes can be made.

【0050】たとえば、前記実施の形態においては、パ
ッケージの裏面の中心線に沿って突起を形成する場合に
ついて説明したが、これに限られるものではなく、パッ
ケージの裏面に二列以上で形成する場合、突起を多角柱
で形成する場合など、特に突起の形状、寸法および数な
どは任意に変更することが可能である。
For example, in the above embodiment, the case where the protrusions are formed along the center line of the back surface of the package has been described. However, the present invention is not limited to this. In the case where the projections are formed by polygonal pillars, the shape, dimensions and number of the projections can be arbitrarily changed.

【0051】[0051]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0052】(1).パッケージの実装面に少なくとも1個
の突起を設けることで、この突起を介してパッケージと
実装基板との接着面積を大きくすることができるので、
パッケージと実装基板との仮止め接着性の向上が可能と
なる。
(1) By providing at least one protrusion on the mounting surface of the package, the bonding area between the package and the mounting substrate can be increased via the protrusion.
The temporary adhesion between the package and the mounting substrate can be improved.

【0053】(2).突起を所定の形状および寸法により1
個または複数個で形成することで、パッケージの大き
さ、材質などの接着性を左右する要因に対応して突起の
形状、寸法および数などを任意に変更することができる
ので、パッケージと実装基板とに対応した最適な仮止め
接着性を得ることが可能となる。
(2) The protrusion is formed in a predetermined shape and size.
By forming them individually or in multiples, the shape, size and number of projections can be changed arbitrarily according to factors that affect the adhesion such as the size and material of the package. It is possible to obtain the optimal temporary fixing adhesiveness corresponding to the above.

【0054】(3).突起をパッケージのモールド封止時に
同時に形成することで、モールド金型を変えることによ
って半導体装置の仮止め接着性の向上に容易に対応する
ことが可能となる。
(3) By forming the projections simultaneously with the package sealing, it is possible to easily cope with the improvement of the temporary adhesion of the semiconductor device by changing the mold.

【0055】(4).突起をパッケージのモールド封止後に
接着して形成することで、パッケージの完成後に単に突
起を接着することによって半導体装置の仮止め接着性の
向上に容易に対応することが可能となる。
(4) By forming the protrusions by bonding after the package is molded, it is possible to easily cope with the improvement of the temporary fixing adhesiveness of the semiconductor device by simply bonding the protrusions after the package is completed. It becomes possible.

【0056】(5).少なくとも1個の突起が実装面に設け
られた面実装型のパッケージを実装基板に実装する際
に、突起を介してパッケージを実装基板に仮止めした
後、実装基板の裏面をフローはんだ付けおよびリフロー
はんだ付け処理することで、パッケージと実装基板との
仮止め接着性を向上させたパッケージの実装基板への実
装が可能となる。
(5) When mounting a surface mount type package having at least one protrusion provided on a mounting surface on a mounting board, the package is temporarily fixed to the mounting board via the protrusion, and then the mounting board is mounted. By performing the flow soldering and the reflow soldering on the back surface, it is possible to mount the package on the mounting board with the improved temporary fixing adhesiveness between the package and the mounting board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1である半導体装置を裏面
から示す概略斜視図である。
FIG. 1 is a schematic perspective view showing a semiconductor device according to a first embodiment of the present invention from a back surface.

【図2】本発明の実施の形態1の半導体装置の内部構造
を示す断面図である。
FIG. 2 is a sectional view showing an internal structure of the semiconductor device according to the first embodiment of the present invention;

【図3】本発明の実施の形態1の半導体装置の製造方法
を説明するためのフローとそれに対応する概略図であ
る。
FIG. 3 is a flow chart illustrating a method of manufacturing the semiconductor device according to the first embodiment of the present invention and a schematic diagram corresponding thereto.

【図4】本発明の実施の形態1の半導体装置の実装方法
を説明するためのフローとそれに対応する概略図であ
る。
FIG. 4 is a flow chart for explaining a method of mounting the semiconductor device according to the first embodiment of the present invention and a schematic diagram corresponding thereto;

【図5】(a),(b)は本発明の実施の形態1の半導
体装置を実装基板に実装した状態を示す断面図と拡大断
面図である。
FIGS. 5A and 5B are a cross-sectional view and an enlarged cross-sectional view showing a state where the semiconductor device according to the first embodiment of the present invention is mounted on a mounting board.

【図6】本発明の実施の形態2である半導体装置を裏面
から示す概略斜視図である。
FIG. 6 is a schematic perspective view showing a semiconductor device according to a second embodiment of the present invention from the back surface.

【図7】本発明の実施の形態2の半導体装置の変形例を
裏面から示す概略斜視図である。
FIG. 7 is a schematic perspective view showing a modified example of the semiconductor device according to the second embodiment of the present invention from the back surface.

【図8】本発明の実施の形態2の半導体装置を実装基板
に実装した状態を示す断面図である。
FIG. 8 is a cross-sectional view showing a state where the semiconductor device according to the second embodiment of the present invention is mounted on a mounting board.

【図9】本発明の実施の形態3である半導体装置を裏面
から示す概略斜視図である。
FIG. 9 is a schematic perspective view showing a semiconductor device according to a third embodiment of the present invention from a back surface.

【符号の説明】[Explanation of symbols]

1,1a,1b パッケージ 2,2a,2b アウターリード 3,3a,3b,3c,3d 突起 4 リードフレーム 5 半導体チップ 6 インナーリード 7 金線 8 プラスチック樹脂 9 ペースト 10 コレット 11 キャピラリ 12 金型 13 凹部 14 実装基板 15 はんだペースト 16 パッケージ 17 接着剤 18 パッケージ 1, 1a, 1b Package 2, 2a, 2b Outer lead 3, 3a, 3b, 3c, 3d Projection 4 Lead frame 5 Semiconductor chip 6 Inner lead 7 Gold wire 8 Plastic resin 9 Paste 10 Collet 11 Capillary 12 Mold 13 Recess 14 Mounting board 15 Solder paste 16 Package 17 Adhesive 18 Package

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 面実装型のパッケージによる半導体装置
であって、前記パッケージの実装面に、このパッケージ
を実装基板に実装する際の仮止め接着のために少なくと
も1個の突起が設けられていることを特徴とする半導体
装置。
1. A semiconductor device using a surface mount type package, wherein at least one projection is provided on a mounting surface of the package for temporary bonding when the package is mounted on a mounting substrate. A semiconductor device characterized by the above-mentioned.
【請求項2】 請求項1記載の半導体装置であって、前
記突起は、所定の形状および寸法により1個で形成され
ていることを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein said projection is formed as a single piece having a predetermined shape and size.
【請求項3】 請求項1記載の半導体装置であって、前
記突起は、所定の形状および寸法により複数個で形成さ
れていることを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein the plurality of protrusions are formed in a predetermined shape and size.
【請求項4】 請求項2または3記載の半導体装置であ
って、前記突起は、前記パッケージのモールド封止時に
同時に形成されることを特徴とする半導体装置。
4. The semiconductor device according to claim 2, wherein the projection is formed simultaneously with molding the package.
【請求項5】 請求項2または3記載の半導体装置であ
って、前記突起は、前記パッケージのモールド封止後に
接着されて形成されることを特徴とする半導体装置。
5. The semiconductor device according to claim 2, wherein the projection is formed by bonding the package after molding and sealing the package.
【請求項6】 少なくとも1個の突起が実装面に設けら
れた面実装型のパッケージによる半導体装置を実装基板
に実装する際に、前記突起を介して前記パッケージを前
記実装基板に仮止めする工程と、このパッケージが仮止
めされた前記実装基板を反転する工程と、この実装基板
の裏面をフローはんだ付けおよびリフローはんだ付け処
理する工程とを含むことを特徴とする半導体装置の実装
方法。
6. A step of temporarily fixing the package to the mounting board via the projection when mounting a semiconductor device using a surface mount type package having at least one projection provided on a mounting surface on the mounting board. And a step of inverting the mounting substrate to which the package is temporarily fixed, and a step of subjecting the back surface of the mounting substrate to flow soldering and reflow soldering.
JP5211597A 1997-03-06 1997-03-06 Semiconductor device and manufacturing method thereof Pending JPH10256433A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5211597A JPH10256433A (en) 1997-03-06 1997-03-06 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5211597A JPH10256433A (en) 1997-03-06 1997-03-06 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH10256433A true JPH10256433A (en) 1998-09-25

Family

ID=12905882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5211597A Pending JPH10256433A (en) 1997-03-06 1997-03-06 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH10256433A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014111989A (en) * 2013-12-20 2014-06-19 Nichicon Corp Component attachment structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014111989A (en) * 2013-12-20 2014-06-19 Nichicon Corp Component attachment structure

Similar Documents

Publication Publication Date Title
US10249595B2 (en) Method of manufacturing a semiconductor device
JPH10284525A (en) Method for producing semiconductor device
JPH1167808A (en) Semiconductor device and its manufacture
JPH05267555A (en) Semiconductor device and its manufacture, and lead frame used for it and its manufacture
JPH10256433A (en) Semiconductor device and manufacturing method thereof
JPH08227964A (en) Lead frame, semiconductor integrated circuit device, semiconductor integrated circuit device manufacture and semiconductor integrated circuit device manufacture device
JP2000049272A (en) Lead frame, manufacture of semiconductor device employing it and semiconductor device
JPH11195743A (en) Semiconductor device and manufacture thereof
KR100370838B1 (en) BGA Semiconductor Package and Manufacturing Method
JP3161449B2 (en) Semiconductor resin sealing method
KR100886701B1 (en) Method for packaging a semiconductor chip in fbga type
JPH03250657A (en) Resin-sealed semiconductor device with both surfaces packaged
JP2000150723A (en) Semiconductor device and its manufacture
JPH01243560A (en) Semiconductor device
JPH10242365A (en) Integrated circuit device having terminal arranged on bottom face and manufacture thereof
KR19990000382A (en) Lead frame, chip scale package using same and manufacturing method thereof
JP2001177039A (en) Semiconductor device and method of manufacturing the same
JPH0669252A (en) Manufacture of semiconductor device