JPH10254507A - 光通信制御装置 - Google Patents
光通信制御装置Info
- Publication number
- JPH10254507A JPH10254507A JP5486797A JP5486797A JPH10254507A JP H10254507 A JPH10254507 A JP H10254507A JP 5486797 A JP5486797 A JP 5486797A JP 5486797 A JP5486797 A JP 5486797A JP H10254507 A JPH10254507 A JP H10254507A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- data
- controller
- interruption
- slave stations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control By Computers (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【課題】 割込み処理をソフト的なポーリングによら
ず、迅速なハード的方法で行うことができる光通信制御
装置を提供する。 【解決手段】 親局2とコントローラ1との間に割込み
制御装置6を配設し、この割込み制御装置6は、割込み
処理が必要な子局3a〜3eに対応するアドレスデータ
と、これら子局3a〜3eのそれぞれにおける割込みビ
ットデータとを保持する割込みデータ保持部を有し、か
つ前記割込みデータ保持部に保持されたアドレスデータ
及び割込みビットデータのいずれにも一致する割込み要
求データが送られてきたとき、前記コントローラ1に割
込み信号を出力する割込み信号出力部を有する。
ず、迅速なハード的方法で行うことができる光通信制御
装置を提供する。 【解決手段】 親局2とコントローラ1との間に割込み
制御装置6を配設し、この割込み制御装置6は、割込み
処理が必要な子局3a〜3eに対応するアドレスデータ
と、これら子局3a〜3eのそれぞれにおける割込みビ
ットデータとを保持する割込みデータ保持部を有し、か
つ前記割込みデータ保持部に保持されたアドレスデータ
及び割込みビットデータのいずれにも一致する割込み要
求データが送られてきたとき、前記コントローラ1に割
込み信号を出力する割込み信号出力部を有する。
Description
【0001】
【発明の属する技術分野】本発明は、複数の被制御機器
を光伝送ラインでコントローラに接続し、データ通信に
より個々の被制御機器をコンピュータ制御により制御す
る光通信制御装置に関するものである。
を光伝送ラインでコントローラに接続し、データ通信に
より個々の被制御機器をコンピュータ制御により制御す
る光通信制御装置に関するものである。
【0002】
【従来の技術】マイクロコンピュータ、パーソナルコン
ピュータ等からなるコントローラと複数の被制御機器と
の間をデータ伝送ラインにより接続することによって、
複数の被制御機器を総合制御するデータ通信による制御
システムが構築されている。このような制御システムを
生産設備に適用する場合には、ノイズや発生源の多い環
境を考慮して前記データ伝送ラインに光伝送ラインが採
用され、生産現場における制御の信頼性を高めることが
できる。
ピュータ等からなるコントローラと複数の被制御機器と
の間をデータ伝送ラインにより接続することによって、
複数の被制御機器を総合制御するデータ通信による制御
システムが構築されている。このような制御システムを
生産設備に適用する場合には、ノイズや発生源の多い環
境を考慮して前記データ伝送ラインに光伝送ラインが採
用され、生産現場における制御の信頼性を高めることが
できる。
【0003】図6は前記光通信を採用したデータ通信に
よる制御装置の従来構成を示す制御関係ダイヤグラムで
ある。光伝送ライン24は光ファイバーにより形成さ
れ、親局22と複数の子局23a、23b・・・、23
eとの間をループ状に接続している。前記親局22はパ
ーソナルコンピュータ等のコントローラ21に接続さ
れ、このコントローラ21との間でデータの授受を行
い、又各子局23a、23b・・・、23eは、それぞ
れ電磁弁等のアクチュエータや各種のセンサ類、カウン
タ等のデータ情報機器等の被制御機器25a、25b・
・・、25eに接続され、各被制御機器との間でデータ
の授受を行なう。光伝送ライン24上におけるデータの
伝送は、親局22から各子局23a、23b・・・、2
3eを順次巡り親局22に戻るサイクリック方式のシリ
アルデータ伝送によって行なわれる。そして、あるタイ
ミングにおいて光伝送ライン24上における各局から次
の局へのデータ伝送が行なわれ、次のタイミングにおい
て、親局22とコントローラ21との間、および各子局
23a、23b・・・、23eと各被制御機器25a、
25b・・・、25eとの間のデータの授受が行われ
る。
よる制御装置の従来構成を示す制御関係ダイヤグラムで
ある。光伝送ライン24は光ファイバーにより形成さ
れ、親局22と複数の子局23a、23b・・・、23
eとの間をループ状に接続している。前記親局22はパ
ーソナルコンピュータ等のコントローラ21に接続さ
れ、このコントローラ21との間でデータの授受を行
い、又各子局23a、23b・・・、23eは、それぞ
れ電磁弁等のアクチュエータや各種のセンサ類、カウン
タ等のデータ情報機器等の被制御機器25a、25b・
・・、25eに接続され、各被制御機器との間でデータ
の授受を行なう。光伝送ライン24上におけるデータの
伝送は、親局22から各子局23a、23b・・・、2
3eを順次巡り親局22に戻るサイクリック方式のシリ
アルデータ伝送によって行なわれる。そして、あるタイ
ミングにおいて光伝送ライン24上における各局から次
の局へのデータ伝送が行なわれ、次のタイミングにおい
て、親局22とコントローラ21との間、および各子局
23a、23b・・・、23eと各被制御機器25a、
25b・・・、25eとの間のデータの授受が行われ
る。
【0004】このような制御システムにおいては、動作
エラーや緊急時等に制御プログラムに対する割込み処理
が必要で、一般的には割込み処理用インタフェースが用
いられる。しかし、従来の割込みインターフェースによ
り割込み処理を行うには、特定の割込みビットを設定す
る必要があるが、多数の被制御機器25a、25b・・
・、25eに共通の割込みビットを設定することは現実
的には不可能である。
エラーや緊急時等に制御プログラムに対する割込み処理
が必要で、一般的には割込み処理用インタフェースが用
いられる。しかし、従来の割込みインターフェースによ
り割込み処理を行うには、特定の割込みビットを設定す
る必要があるが、多数の被制御機器25a、25b・・
・、25eに共通の割込みビットを設定することは現実
的には不可能である。
【0005】このため、共通の割込みビットを設定する
というハード的手法を用いるのを断念して、制御ソフト
ウェアによるポーリングによって対処させているのが現
状である。
というハード的手法を用いるのを断念して、制御ソフト
ウェアによるポーリングによって対処させているのが現
状である。
【0006】
【発明が解決しようとする課題】しかしながら、制御ソ
フトウェアによるポーリングにより割込み処理を行った
場合、ポーリング処理期間中はプログラムのメインシー
ケンス処理を一時停止させなければならず、制御プログ
ラムの処理速度が低下するという問題点があった。又特
定の被制御機器に対するソフトウェアポーリング期間中
に、他の被制御機器からエラーやエマージェンシーが発
生した場合には即時対応が不能であるという問題点もあ
った。
フトウェアによるポーリングにより割込み処理を行った
場合、ポーリング処理期間中はプログラムのメインシー
ケンス処理を一時停止させなければならず、制御プログ
ラムの処理速度が低下するという問題点があった。又特
定の被制御機器に対するソフトウェアポーリング期間中
に、他の被制御機器からエラーやエマージェンシーが発
生した場合には即時対応が不能であるという問題点もあ
った。
【0007】本発明は、従来技術の問題点を解決すべく
創案されたもので、割込み処理を迅速かつ信頼性高く実
行しうる光通信制御装置を提供することを目的とする。
創案されたもので、割込み処理を迅速かつ信頼性高く実
行しうる光通信制御装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は上記目的を達成
するため、制御対象となる複数の被制御機器と、コンピ
ュータ処理に基づいて前記複数の被制御機器を制御する
コントローラと、各被制御機器に接続された複数の子局
と、光伝送ラインによりループ接続された前記複数の子
局に対するデータ通信を制御すると共にコントローラに
接続された親局とを備えた光通信制御装置において、親
局とコントローラとの間に割込み制御装置を配設し、こ
の割込み制御装置は、割込み処理が必要な子局に対応す
るアドレスデータと、これら子局のそれぞれにおける割
込みビットデータとを保持する割込みデータ保持部を有
し、かつ前記割込みデータ保持部に保持されたアドレス
データ及び割込みビットデータのいずれにも一致する割
込み要求データが送られてきたとき、前記コントローラ
に割込み信号を出力する割込み信号出力部を有すること
を特徴とする。
するため、制御対象となる複数の被制御機器と、コンピ
ュータ処理に基づいて前記複数の被制御機器を制御する
コントローラと、各被制御機器に接続された複数の子局
と、光伝送ラインによりループ接続された前記複数の子
局に対するデータ通信を制御すると共にコントローラに
接続された親局とを備えた光通信制御装置において、親
局とコントローラとの間に割込み制御装置を配設し、こ
の割込み制御装置は、割込み処理が必要な子局に対応す
るアドレスデータと、これら子局のそれぞれにおける割
込みビットデータとを保持する割込みデータ保持部を有
し、かつ前記割込みデータ保持部に保持されたアドレス
データ及び割込みビットデータのいずれにも一致する割
込み要求データが送られてきたとき、前記コントローラ
に割込み信号を出力する割込み信号出力部を有すること
を特徴とする。
【0009】上記構成によれば、割込み制御装置は、あ
る被制御機器から割込み要求がなされたとき、割込みデ
ータ保持部に予め保持されたその被制御機器に対応する
子局のアドレスデータ、割込みビットデータに前記割込
み要求のデータが一致すると判断し、これに基きコント
ローラに割込み信号を出力する。従って、割込み要求す
るために多数の被制御機器に共通する割込みビットを設
けることなく子局毎に割込み要求を必要とする被制御機
器に該当する割込みビットを設定することができ、ハー
ド的な割込み処理による迅速な処理を実現できる。
る被制御機器から割込み要求がなされたとき、割込みデ
ータ保持部に予め保持されたその被制御機器に対応する
子局のアドレスデータ、割込みビットデータに前記割込
み要求のデータが一致すると判断し、これに基きコント
ローラに割込み信号を出力する。従って、割込み要求す
るために多数の被制御機器に共通する割込みビットを設
けることなく子局毎に割込み要求を必要とする被制御機
器に該当する割込みビットを設定することができ、ハー
ド的な割込み処理による迅速な処理を実現できる。
【0010】
【発明の実施の形態】以下、添付図面を参照して本発明
の一実施形態について説明し、本発明の理解に供する。
尚、以下に示す実施形態は本発明を具体化した一例であ
って、本発明の技術的範囲を限定するものではない。
の一実施形態について説明し、本発明の理解に供する。
尚、以下に示す実施形態は本発明を具体化した一例であ
って、本発明の技術的範囲を限定するものではない。
【0011】ここに、図1は本発明の一実施形態に係る
光通信制御装置の構成を示し、図2は図1に示す構成を
具体的な構成例に置き換えて示す構成図である。
光通信制御装置の構成を示し、図2は図1に示す構成を
具体的な構成例に置き換えて示す構成図である。
【0012】図1において、被制御機器5a〜5eは、
生産設備等の互いに関連する複数の機器群であって、図
2の具体例に示すように、コントローラ1から出力され
る制御データに基づいて動作する電磁弁等のアクチュエ
ータ類や、取得データをコントローラ1に出力する各種
センサやカウンタ、コントローラ1との通信により設備
の動作管理を行う管理情報機器等が存在する。これら複
数の被制御機器5a〜5eは、設置場所や制御、データ
収集、モニタ等の機能により区分され、複数または単独
で各子局3a〜3eに接続されている。これら複数の子
局3a〜3eとコントローラ1に接続された親局2と
は、光ファイバによる光伝送ライン4によってループ状
に接続され、サイクリック方式によりシリアルデータ通
信が行われ、図6について説明したと同様の構成、作用
を有している。
生産設備等の互いに関連する複数の機器群であって、図
2の具体例に示すように、コントローラ1から出力され
る制御データに基づいて動作する電磁弁等のアクチュエ
ータ類や、取得データをコントローラ1に出力する各種
センサやカウンタ、コントローラ1との通信により設備
の動作管理を行う管理情報機器等が存在する。これら複
数の被制御機器5a〜5eは、設置場所や制御、データ
収集、モニタ等の機能により区分され、複数または単独
で各子局3a〜3eに接続されている。これら複数の子
局3a〜3eとコントローラ1に接続された親局2と
は、光ファイバによる光伝送ライン4によってループ状
に接続され、サイクリック方式によりシリアルデータ通
信が行われ、図6について説明したと同様の構成、作用
を有している。
【0013】図1に記す前記子局3a〜3eは、図2に
おける具体例に示すように、多点出力モジュール、多点
入力モジュール、多点入出力モジュールとして構成する
ことができ、前記親局2は信号伝送を制御するバスコン
トローラとして構成することができる。コントローラ1
として、パーソナルコンピュータが採用されている。
おける具体例に示すように、多点出力モジュール、多点
入力モジュール、多点入出力モジュールとして構成する
ことができ、前記親局2は信号伝送を制御するバスコン
トローラとして構成することができる。コントローラ1
として、パーソナルコンピュータが採用されている。
【0014】このコントローラ1から出力される制御デ
ータには伝送先の子局3a〜3eを識別するアドレスが
付されるので、親局2から光伝送ライン4に発信された
データは目的の被制御機器5a〜5eが属する子局3a
〜3eに伝送されたとき、目的の被制御機器5a〜5e
に取込まれる。同様に各子局3a〜3eから発信される
データにはそれぞれ発信した子局3a〜3eのアドレス
が付されるので、順次親局2からコントローラ1に取込
まれた伝送データに対し、コントローラ1はその発信元
の被制御機器5a〜5eを識別することができる。
ータには伝送先の子局3a〜3eを識別するアドレスが
付されるので、親局2から光伝送ライン4に発信された
データは目的の被制御機器5a〜5eが属する子局3a
〜3eに伝送されたとき、目的の被制御機器5a〜5e
に取込まれる。同様に各子局3a〜3eから発信される
データにはそれぞれ発信した子局3a〜3eのアドレス
が付されるので、順次親局2からコントローラ1に取込
まれた伝送データに対し、コントローラ1はその発信元
の被制御機器5a〜5eを識別することができる。
【0015】上記のごとき生産設備等の制御において
は、エラーやエマージェンシーに対応して制御プログラ
ムを一時中断させ、割込み処理ルーチンを実行させる割
込み処理が不可欠で、従来技術においては制御ソフトウ
ェアによるポーリングにより、割込み処理要否の判断を
各子局3a〜3eから伝送データが送られてくる毎にソ
フト的に行っており、この問題点については前述した通
りである。本実施形態の構成においては、この割込み処
理要否の判断を制御ソフトウェアによるポーリングを行
うことなくハード的に実行できるように、コントローラ
1と親局2との間に割込み制御装置6が設けられてい
る。
は、エラーやエマージェンシーに対応して制御プログラ
ムを一時中断させ、割込み処理ルーチンを実行させる割
込み処理が不可欠で、従来技術においては制御ソフトウ
ェアによるポーリングにより、割込み処理要否の判断を
各子局3a〜3eから伝送データが送られてくる毎にソ
フト的に行っており、この問題点については前述した通
りである。本実施形態の構成においては、この割込み処
理要否の判断を制御ソフトウェアによるポーリングを行
うことなくハード的に実行できるように、コントローラ
1と親局2との間に割込み制御装置6が設けられてい
る。
【0016】前記割込み制御装置6は、図3に示すよう
に構成されている。また、図4はその原理を説明する
図、図5は割込みビット設定を説明する模式図である。
に構成されている。また、図4はその原理を説明する
図、図5は割込みビット設定を説明する模式図である。
【0017】図3に示す構成は、1つの子局に対応する
部分で、同様の構成が他の子局の夫々に対応して設けら
れている。子局の増設を見込んだ場合には、子局の数以
上のものを予め設けておいてもよい。
部分で、同様の構成が他の子局の夫々に対応して設けら
れている。子局の増設を見込んだ場合には、子局の数以
上のものを予め設けておいてもよい。
【0018】図3において、アドレス保持部7のレジス
タには、子局のアドレスが書き込まれる。また、ビット
保持部8のレジスタには、その子局に割込みビットがあ
ればそのビット番号が書き込まれる。例えば、図2に示
した具体例における子局3cは多点入力モジュールとし
て構成され、被制御機器5cは複数のセンサで構成され
ており、エラーやエマージェンシーを検出するセンサに
対応するビットが図5(b)に示すように割込みビット
として設定される。図5(a)はその子局3cのアドレ
スデータが書き込まれた状態を示している。子局3cか
ら送られてくるデータのうち割込みビットは通常は
「0」であるが、割込み要求するときは「1」になるよ
うに設定されており、この割込みビットを含むデータが
親局2に伝送されたとき、割込み制御装置6はアドレス
保持部7に設定されたアドレスデータと、ビット保持部
8に設定された割込みビットデータとを照合して、この
両者が一致したとき、割込み信号をコントローラ1に出
力する。
タには、子局のアドレスが書き込まれる。また、ビット
保持部8のレジスタには、その子局に割込みビットがあ
ればそのビット番号が書き込まれる。例えば、図2に示
した具体例における子局3cは多点入力モジュールとし
て構成され、被制御機器5cは複数のセンサで構成され
ており、エラーやエマージェンシーを検出するセンサに
対応するビットが図5(b)に示すように割込みビット
として設定される。図5(a)はその子局3cのアドレ
スデータが書き込まれた状態を示している。子局3cか
ら送られてくるデータのうち割込みビットは通常は
「0」であるが、割込み要求するときは「1」になるよ
うに設定されており、この割込みビットを含むデータが
親局2に伝送されたとき、割込み制御装置6はアドレス
保持部7に設定されたアドレスデータと、ビット保持部
8に設定された割込みビットデータとを照合して、この
両者が一致したとき、割込み信号をコントローラ1に出
力する。
【0019】上記割込み信号出力の動作を図4を参照し
て説明する。アドレスコンパレータ部9において伝送デ
ータ中のアドレスA2 とアドレス保持部7に保持された
アドレスA1 とを比較し、ビットコンパレータ部10に
おいて伝送データ中の割込み要求がされた割込みビット
B2 がビット保持部8に保持されたビットデータB1と
一致するかを比較して、双方がA1 =A2 、B1 =B2
で一致したとき、アドレスコンパレータ部9及びビット
コンパレータ部10がそれぞれ出力する「1」の信号に
より、AND回路10aは信号出力部11に割込み要求
を可能とする信号「1」を出力する。
て説明する。アドレスコンパレータ部9において伝送デ
ータ中のアドレスA2 とアドレス保持部7に保持された
アドレスA1 とを比較し、ビットコンパレータ部10に
おいて伝送データ中の割込み要求がされた割込みビット
B2 がビット保持部8に保持されたビットデータB1と
一致するかを比較して、双方がA1 =A2 、B1 =B2
で一致したとき、アドレスコンパレータ部9及びビット
コンパレータ部10がそれぞれ出力する「1」の信号に
より、AND回路10aは信号出力部11に割込み要求
を可能とする信号「1」を出力する。
【0020】実際的には、図3に示すように、AND回
路10aを含むビットコンパレータ部10にアドレスコ
ンパレータ部9からの一致信号A1 =A2 が入力され、
ビットコンパレータ部10においてB1 =B2 が成立す
ると、割込み要求を可能とする信号「1」が信号出力部
11に出力され、伝送ラインからのデータ信号中の割込
みビットが割込み要求の状態「1」であるとき、信号出
力部11はコントローラ1に割込み信号を出力する。割
込み信号が入力されたコントローラ1は、処理中の制御
プログラムを一時中断して割込み制御プログラムを実行
する。なお、割込み信号と同時にその割込み信号を発し
た子局に属するアドレスデータを含む全データが親局2
からコントローラ1に送られる。
路10aを含むビットコンパレータ部10にアドレスコ
ンパレータ部9からの一致信号A1 =A2 が入力され、
ビットコンパレータ部10においてB1 =B2 が成立す
ると、割込み要求を可能とする信号「1」が信号出力部
11に出力され、伝送ラインからのデータ信号中の割込
みビットが割込み要求の状態「1」であるとき、信号出
力部11はコントローラ1に割込み信号を出力する。割
込み信号が入力されたコントローラ1は、処理中の制御
プログラムを一時中断して割込み制御プログラムを実行
する。なお、割込み信号と同時にその割込み信号を発し
た子局に属するアドレスデータを含む全データが親局2
からコントローラ1に送られる。
【0021】上記実施形態では、アドレス保持部7及び
ビット保持部8によって、割込み処理が必要な子局に対
応するアドレスデータと、これら子局のそれぞれにおけ
る割込みビットデータとを保持する割込みデータ保持部
を構成しているが、これに限定されず、例えば1つのレ
ジスタで割込みデータ保持部を構成することも可能であ
る。又上記実施形態では、アドレスコンパレータ部9、
ビットコンパレータ部10及び信号出力部11によっ
て、前記割込みデータ保持部に保持されたアドレスデー
タ及び割込みビットデータのいずれにも一致する割込み
要求データが送られてきたとき、コントローラ1に割込
み信号を出力する割込み信号出力部を構成しているが、
この割込み信号出力部の具体的構成は上記のものに限定
されない。
ビット保持部8によって、割込み処理が必要な子局に対
応するアドレスデータと、これら子局のそれぞれにおけ
る割込みビットデータとを保持する割込みデータ保持部
を構成しているが、これに限定されず、例えば1つのレ
ジスタで割込みデータ保持部を構成することも可能であ
る。又上記実施形態では、アドレスコンパレータ部9、
ビットコンパレータ部10及び信号出力部11によっ
て、前記割込みデータ保持部に保持されたアドレスデー
タ及び割込みビットデータのいずれにも一致する割込み
要求データが送られてきたとき、コントローラ1に割込
み信号を出力する割込み信号出力部を構成しているが、
この割込み信号出力部の具体的構成は上記のものに限定
されない。
【0022】又上記実施形態では、各子局に対応させ
て、図3に示すものを夫々設けているが、割込み要求を
しない子局に対しては図3に示すものが必要でないの
で、これを省略した構成としてもよい。
て、図3に示すものを夫々設けているが、割込み要求を
しない子局に対しては図3に示すものが必要でないの
で、これを省略した構成としてもよい。
【0023】
【発明の効果】本発明によれば、光通信制御における割
込み処理を信頼性高く、かつソフト的なポーリング処理
によらずハード的なもので迅速に行うことができる。
込み処理を信頼性高く、かつソフト的なポーリング処理
によらずハード的なもので迅速に行うことができる。
【図1】本発明の一実施形態を示す構成図である。
【図2】図1の構成を具体例に置き換えて示す構成図で
ある。
ある。
【図3】割込み制御装置の構成を示す制御回路図であ
る。
る。
【図4】割込み制御装置を原理的に示す説明図である。
【図5】アドレスビットおよび割込みビットの設定例を
夫々(a)、(b)に示す模式図である。
夫々(a)、(b)に示す模式図である。
【図6】従来技術の構成を示す構成図である。
1 コントローラ 2 親局 3a〜3e 子局 4 光伝送ライン 5a〜5e 被制御機器 6 割込み制御装置 7、8 割込みデータ保持部 9、10、11 割込み信号出力部
フロントページの続き (72)発明者 岡橋 善一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (1)
- 【請求項1】 制御対象となる複数の被制御機器と、コ
ンピュータ処理に基づいて前記複数の被制御機器を制御
するコントローラと、各被制御機器に接続された複数の
子局と、光伝送ラインによりループ接続された前記複数
の子局に対するデータ通信を制御すると共にコントロー
ラに接続された親局とを備えた光通信制御装置におい
て、 親局とコントローラとの間に割込み制御装置を配設し、
この割込み制御装置は、割込み処理が必要な子局に対応
するアドレスデータと、これら子局のそれぞれにおける
割込みビットデータとを保持する割込みデータ保持部を
有し、かつ前記割込みデータ保持部に保持されたアドレ
スデータ及び割込みビットデータのいずれにも一致する
割込み要求データが送られてきたとき、前記コントロー
ラに割込み信号を出力する割込み信号出力部を有するこ
とを特徴とする光通信制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5486797A JPH10254507A (ja) | 1997-03-10 | 1997-03-10 | 光通信制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5486797A JPH10254507A (ja) | 1997-03-10 | 1997-03-10 | 光通信制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10254507A true JPH10254507A (ja) | 1998-09-25 |
Family
ID=12982546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5486797A Pending JPH10254507A (ja) | 1997-03-10 | 1997-03-10 | 光通信制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10254507A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6941247B2 (en) * | 1999-12-07 | 2005-09-06 | Carl Zeiss Jena Gmbh | Method for monitoring a control system |
JP2014531844A (ja) * | 2011-09-27 | 2014-11-27 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 通信システムを駆動する方法 |
-
1997
- 1997-03-10 JP JP5486797A patent/JPH10254507A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6941247B2 (en) * | 1999-12-07 | 2005-09-06 | Carl Zeiss Jena Gmbh | Method for monitoring a control system |
JP2014531844A (ja) * | 2011-09-27 | 2014-11-27 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 通信システムを駆動する方法 |
US9529746B2 (en) | 2011-09-27 | 2016-12-27 | Robert Bosch Gmbh | Method for operating a communication system |
TWI572166B (zh) * | 2011-09-27 | 2017-02-21 | 羅伯特博斯奇股份有限公司 | 操作一通訊裝置的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4497059A (en) | Multi-channel redundant processing systems | |
EP0196911A2 (en) | Local area networks | |
US5847659A (en) | Electronic wiring system using automatic cyclic, communication means | |
JPH10254507A (ja) | 光通信制御装置 | |
JPS62150948A (ja) | バス故障箇所検出方式 | |
JP3266956B2 (ja) | システム記憶装置 | |
JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
JPS629442A (ja) | 誤り検出回路 | |
JP2645021B2 (ja) | バス異常検査システム | |
JP3086245B2 (ja) | 他系アクセス指定装置 | |
SU1357971A1 (ru) | Устройство дл сопр жени ЭВМ в вычислительную систему | |
JPH0441395Y2 (ja) | ||
KR19980083753A (ko) | 마스터-슬레이브간의 멀티플렉싱 프로토콜 | |
SU1405067A1 (ru) | Комбинированный канал | |
JPS63310031A (ja) | エラ−検出方式 | |
JPH0218745B2 (ja) | ||
JPH03129531A (ja) | 制御装置 | |
JPH11327941A (ja) | 二重化計算機システム | |
JPH05108592A (ja) | マルチcpuシステムにおけるユニツト管理方法 | |
JPS61175835A (ja) | 情報処理システム | |
JPS6152495B2 (ja) | ||
JPH03132846A (ja) | バス競合検出回路 | |
JPS62166401A (ja) | 電子計算機の多重化システム | |
JPH01250118A (ja) | データ処理システム | |
JPS61273040A (ja) | 回線トレ−ス方式 |