JP2014531844A - 通信システムを駆動する方法 - Google Patents

通信システムを駆動する方法 Download PDF

Info

Publication number
JP2014531844A
JP2014531844A JP2014532320A JP2014532320A JP2014531844A JP 2014531844 A JP2014531844 A JP 2014531844A JP 2014532320 A JP2014532320 A JP 2014532320A JP 2014532320 A JP2014532320 A JP 2014532320A JP 2014531844 A JP2014531844 A JP 2014531844A
Authority
JP
Japan
Prior art keywords
interrupt
frame
slave
master
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014532320A
Other languages
English (en)
Other versions
JP5814474B2 (ja
Inventor
ロハチェク、アンドレアス・ユルゲン
トス、ディーター
トドロフ、ストーヤン
フック、トルステン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2014531844A publication Critical patent/JP2014531844A/ja
Application granted granted Critical
Publication of JP5814474B2 publication Critical patent/JP5814474B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/423Loop networks with centralised control, e.g. polling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本発明は、加入者としてマスタ(52)と少なくとも1つのスレーブ(54、56、58、60)とを有するリング状の通信システム(50)の加入者の間で、データを有するフレームを伝送する方法であって、各加入者は、少なくとも1つの割り込みレジスタ(62、64、66)を有し、少なくとも1つの割り込みレジスタ(62、64、66)のフィールドは、割り込み要求に割り当てられ、かつ割り込みビットのための値を含み、マスタ(52)には、スレーブ(54、56、58、60)によって、空フレーム(42)として構成されたフレームで、割り込みビットを含む割り込み要求が伝達され、空フレームはさらに、全スレーブ(54、56、58、60)ための切り替えビットであって、割り込み要求の状態を表示する上記切り替えビットを含む、上記方法に関する。【選択図】図4

Description

本発明は、通信システムを駆動する方法、及び、通信システムに関する。
車両技術の分野では、例えば集積回路(IC:Integrated Circuit)として構成可能な論理バスモジュール間のデータ伝送のために、例えば、SPI(Serial Peripheral Interface、シリアルペリフェラルインタフェース)のような直列インタフェースが制御装置に実装される。SPIインタフェース規格は、マスタとして構成されたモジュールと、スレーブとして構成された様々なモジュールと、の間の双方向の同期型の直列データ伝送を記述する。その際に、インタフェースは、マスタとスレーブの間に少なくとも3つの線を有し、通常では、これらは2つのデータ線と1つのクロック線である。スレーブが複数の場合には、このモジュールのそれぞれが、マスタからの追加的な選択線を必要とする。SPIインタフェースによって、デイジーチェーントポロジ又はバストポロジの構築が可能となる。
幾つかの場合に、SPIインタフェースは、今日のセーフティクリティカルなアプリケーションの実時間要求に適うために、タイムクリティカルな制御信号を伝送するためには適していない。SPIを用いては、診断情報及び状態情報の交換のみ行われることが多い。タイムクリティカルな制御信号は、通常ではタイマユニット及び/又は所有権付きのインタフェースを用いて、高いコストを掛けて、アクチュエータの制御モジュール及び/又はセンサの評価回路へと伝送される。
バストポロジの形態によるSPIインタフェースの適用においては、データレートがより速いと益々信号品位が悪化し、劣悪な電磁両立性のためにノイズによる影響が大きい。さらに、送信信号が、クロック信号により同期して伝送されるのに対して、受信信号の位相同期型伝送は、データレートが速い際のスレーブ内の内部遅延時間によって益々困難に行われる。従って、デイジーチェーントポロジ、即ちリングトポロジにおいてSPIインタフェースを利用する際には、非常に大きな遅延時間が発生する可能性があるため、このような通信システムを、車両の制御装置内では効果的に利用することが出来ない。
従来技術では、物理的伝送層、例えばSPIに基づいて、2つのインスタンス間の損失の無いデータ伝送のために、いわゆる三方向ハンドシェイク(three−way−handshake)方法が使用される。メッセージ転送の際には、関与するインスタンスは、当該関与するインスタンスがコンタクトを取ったインスタンスがメッセージを獲得したことを保証出来る必要がある。即ち、送信インスタンスは、メッセージが届いた場合には、確認応答が欲しいのである。従って、第1の加入者は、第2の加入者へとメッセージを送信する。リングトポロジに基づいて、送信する第1の加入者、例えばマスタは、送信した自身のメッセージをリードバックし、伝送エラーが発生したかどうか比較することは出来るが、第1の加入者は、本来のメッセージが既に誤りを伴って第2の加入者のところに届いているのか、又は、当該メッセージが第2の加入者のところに正しく届き、戻りの経路で誤りが発生したのかを区別することは出来ない。さらに、第2の加入者、例えばスレーブは、自身のメッセージ、例えば確認応答が正しく第1の加入者に伝送されたと確信出来る必要があり、それに応じて、例えばメモリ場所にデータを格納出来るのである。
このような背景から、独立請求項の特徴を備えた方法及び通信システムが提示される。本発明の更なる実施形態は、従属請求項及び以下の明細書の記載から明らかとなろう。
本発明によって、特に、通信システム内の加入者間でデータを伝送する方法のためのプロトコル及びデータ構造が提供され、その際に、加入者は互いに直列に接続され、通信システムは、リングトポロジにおいて通常ではリング状の構造を有する。ここでは実施形態において、伝送プロトコル及び/又はデータ構造における特別なセグメントによって、データ伝送が保証されることが構想される。このようなセグメントとして、加入者の割り込みレジスタ内の割り込みビット及び割り込み要求内の切り替えビットが利用される。その際に、各スレーブには割り込みビットが割り当てられ、各スレーブは、自身に割り当てられた割り込みビットを空フレーム内に設定することにより、当該スレーブがマスタにデータを提供出来るか否かをマスタにシグナリングする。スレーブがマスタにデータを提供出来る場合には、スレーブは、設定された割り込みビットを用いて、当該スレーブがデータを入れることが可能なデータフレームを自身に送信するようマスタに依頼する。空フレーム又はデータフレームとして構成可能な各フレームは、全加入者のための切り替えビットを有する。切り替えビットの値によって、以前のフレームの伝送が障害なく行われたのか否か、即ち、以前のフレームの伝送を繰り返す必要があるかどうかが表示される。
これにより、通信システムの論理モジュール上での加入者の簡単で安価な実現が、例えば、少なくとも1つの特定用途向け集積回路(ASIC)の少なくとも1つのマイクロコントローラを用いて、高いデータレートに至るまで行われる。本方法によって、セーフティクリティカルな適用における適用のための、加入者間のエラーの無いデータ伝送が可能となる。
可能な適用において、通常では必要となるソフトウェア側での保証が最小化される。従って、演算器コアと、直列インタフェースとして構成可能な加入者のインタフェースモジュールと、の間のインタラクションに対する必要性が低減される。従って、通信システムは、加入者間の保証されたメッセージ伝送をサポートし、その際に、通信システムの1の加入者はマスタとして、少なくとも1つの更なる別の加入者はスレーブとして構成される。伝送エラーの際には、本発明の一実施形態において、ソフトウェアのインタラクション無しで、データ要求を自立的に繰り返すことが可能である。さらに、記載される通信システムによって、統一的なタイムドメインに対する、接続された加入者の同期化が可能となり、データのシングルキャスト(Singlecast)伝送、マルチキャスト(Multicast)伝送、又はブロードキャスト(Broadcast)伝送のための命令がサポートされ、これにより、マスタは同時に複数のスレーブに問い合わせをすることが可能である。
リングトポロジを有する通信システム内で、加入者は、ポイントツーポイント接続によって最小数のピンと接続される。その際に、加入者のうちの1つ、例えばマイクロコントローラはマスタとして動作し、これによりバス調停が必要ではなくなる。スレーブは様々な形態で構成されてもよい。従って、個々のモジュールは、複数のスレーブを有してもよく、又はスレーブを1つだけ有してもよい。少なくとも1つのスレーブを有する個々のモジュールは、特定用途向け集積回路(ASIC)として構成されてもよく、その際に、少なくとも1つのスレーブが組み込まれた少なくとも1つのバスモジュールは、マスタとしてのロジック、例えばマイクロコントローラ又は他のASICによって駆動されうる。マスタは通常では、連続的なデータストリームを送信し、このデータストリームは、スレーブを次々と通過する。連続的な同期化が可能なことにより、スレーブは、更なる別のクロックを必要としない。加入者間でデータ交換が行われるように、本発明の実施形態において、統一的なプロトコルが、対応するデータ構造と共に構想される。
本発明の更なる別の実施形態において、直列のリング状の通信システム、例えば、加入者が互いに直列に接続されたリング状バスの加入者間のデータ伝送が可能である。その際に、データパケットは、マスタとして構成された加入者から、スレーブとして構成された他の加入者へと伝達され、データパケットは、スレーブからスレーブへと伝達される。さらに、加入者から加入者へのデータ伝送が、少なくとも1ビット時間の遅延により行われ、これにより、メッセージを含みうるデータパケットが、加入者間で、非常に僅かな遅延時間により伝送されうる。
本発明に係る通信システムは、提示される方法の全工程を実施するよう構成される。その際に、本方法の個々の工程は、通信システムの個々の構成要素によって実行することも可能である。さらに、通信システムの機能又は通信システムの個々の構成要素の機能は、本方法の工程として転用することが可能である。さらに、本方法の工程を、通信システムの少なくとも1つの構成要素又は通信システム全体の機能として実現するということも可能である。
本発明の更なる別の利点及び実施形態は、明細書の以下の記載、及び、添付の図面から明らかとなろう。
先に挙げた特徴、及び、以下でさらに解説する特徴は、各示される組み合わせにおいてのみならず他の組み合わせにおいても、又は単独でも、本発明の範囲を逸脱することなく利用可能であると理解されたい。
本発明に係る方法の一実施形態で利用されるミラー/MFM符号化による中間フレームシンボルについての例を概略的に示す。 本発明に係る方法の他の実施形態において利用されるデータフレームとして構成されたフレームの構造を概略的に示す。 本発明に係る方法の更なる別の実施形態において利用される空フレームとして構成されたフレームの構造を概略的に示す。 本発明に係る方法の一実施形態においてソフト割り込み要求が起動される、本発明に係る通信システムの一実施形態を概略的に示す。 本発明に係る方法の更なる別の実施形態を実施した際の、割り込み要求の確実な伝送のためのシーケンス制御の一例を概略的に示す。 本発明に係る方法の他の実施形態を実施した際の、メッセージの自立的な再送(Re−Transmit)のための切り替えビット(Toggle−Bit、トグルビット)の使用の一例を概略的に示す。
本発明の更なる別の利点及び実施形態は、明細書の以下の記載、及び、添付の図面から明らかとなろう。
先に挙げた特徴、及び、以下でさらに解説する特徴は、各示される組み合わせにおいてのみならず他の組み合わせにおいても、又は単独でも、本発明の範囲を逸脱することなく利用可能であると理解されたい。
図1は、本発明に係る方法の一実現において、本発明に係る通信システムの加入者間で伝達されるデータパケットの構成要素として利用される中間フレームシンボル2、4、6、8、10、12の例を示す。この種のデータパケット内では、示される中間フレームシンボル2、4、6、8、10、12のうちの1つの後に、データフレーム又は空フレームとして構成可能なフレーム14が続く。
本発明に係る方法の一実施形態においてデータパケットの符号化のために利用されるMFM符号化及びミラー符号化の場合には、特に、データストリームのデータパケットのための中間フレームシンボル2、4、6、8、10、12についての図1に示した例が獲得される。その際に、各中間フレームシンボル2、4、6、8、10、12は、割り当てられた周期を有する特徴的な信号推移16、18、20、22、24、26を有する。各中間フレームシンボル2、4、6、8、10、12の信号推移16、18、20、22、24、26は、ミラー符号化に基づいて、加入者の初期化の際に利用される2.5又は3ビットの許容されない周期であって、データ送信の際に利用される従来の周期とは異なる上記周期を有する。2つの第1の中間シンボル2、4の信号推移16、18は、3ビットの周期を有するのに対し、他の中間シンボル6、8、10、12の信号推移20、22、24、26は、それぞれ2.5ビットの周期を有する。許容されない周期を有する中間フレームシンボル2、4、6、8、10、12は、符号体系の故意の妨害によって発生する。中間フレームシンボル2、4、6、8、10、12は、無効なデータ信号に相当するが、加入者によって検出される。
初期化の間にこのような中間フレームシンボル2、4、6、8、10、12を繰り返し送信することによって、通信システムの各スレーブは、信号推移16、18、20、22、24、26により定められる2つの連続するエッジ変更の間に、交互に短くなり及び長くなる一連の周期を獲得する。
機能的にはデータパケットのパケット先頭及び/又はパケット末尾に相当する中間フレームシンボル2、4、6、8、10、12(IFS:Interframe−Symbol)は、加入者によって連続的なデータストリーム内でメッセージが検出され抽出されるために、伝送すべきデータストリームに挿入される。中間フレームシンボル(IFS)2、4、6、8、10、12は、スレーブとして構成された加入者が連続するメッセージに対してそれにより同期しうるプリアンブルとして構成されてもよい。従って、中間フレームシンボル2、4、6、8、10、12は、データフレーム又は空フレームとして構成可能なフレームの同期化のために利用される。
中間フレームシンボル2、4、6、8、10、12が確実に検出されることを保証するため、データストリーム内に同じビット列が発生するということは不可能である。このことは例えば、適切な符号化又は符号体系の故意の妨害によって保証されうる。同期化シンボルとして利用可能な特別な中間フレームシンボル2、4、6、8、10、12を生成するために、応用ラインコーディング方式、即ち例えば、データストリーム内の特定数の0又は1の後に常にエッジ変更が予定されるミラー符号化の規則を利用することが可能である。データストリーム内で、本方法の実施に応じて、エッジ変更無しの最小時間又は最大時間を超過する限りにおいて、無効な符号化が提供される。エッジ変更無しの最小周期の超過は、通信システムの帯域幅要求を大きくするため、代替的に、エッジ変更無しの最大許容周期の無効な増大が選択される。
図2は、本発明に係る通信システムの加入者間で利用可能なデータパケットの、データフレーム28として構成可能なフレームの一例を概略的に示している。このデータフレーム28は、識別フィールド30、アドレスフィールド34、データフィールド36、及び、巡回冗長検査のための任意のCRCフィールド38を含む。さらに、図2は、データフレーム28の直前又は直後の中間フレームシンボル40を示す。
本発明に係る方法の一実施形態において本発明に係る通信システムの加入者間で交換可能な、空フレーム42として構成されたフレームの構造の一例が図3に概略的に示されている。この空フレーム42も同様に、識別フィールド30、及び、空フレーム42の場合には任意の、従って必ずしも必須ではないアドレスフィールド34を含む。さらに、空フレーム42は、割り込み要求(IRQ:Interrupt Request)のためのIRQフィールド44を含む。空フレーム42は、巡回冗長検査のための任意のCRCフィールド38も同様に有しうる。送信されるデータストリーム内では、空フレーム42も、当該空フレーム42の直前及び直後の2つの中間フレームシンボル40の間に配置される。
図2及び図3で提示されたフレームのデータ構造に対応して、中間フレームシンボル40の後には、一連のフレーム識別ビット(Frame−ID−Bit)を有する識別フィールド30が続く。この識別フィールド30は、加入者に対して、後続のデータストリームはどの形態のメッセージなのかをシグナリングする。例示的な設定において、1個のフレーム識別ビットと、4個のアドレスビットと、が構想されうる。代替的な実現において、識別フィールド30及びアドレスフィールド34を含むヘッダのビットを増大又は低減することも可能である。
本発明の実施形態において、データパケットのフレームのアドレスフィールド34及び識別フィールド30にはパリティビットが備えられ、これにより、誤ったアドレス指定が防止される。代替的又は追加的に、全フレームに渡って、通常ではデータフレーム全体に渡って、巡回冗長検査(CRC:cyclic redundancy check)が実行され、その際に、チェックサムが計算される。フレーム1セットに渡るチェックサムの計算により、伝送エラーの識別が向上し、従って、セーフティクリティカルな装置、例えば車両の制御装置内での利用も可能となる。
更なる別の適用において、フレームの識別フィールド30内の識別ビットは、マスタによって、接続されたスレーブがメッセージをデータフレーム28として解釈できるように設定される。例示的な設定において、データフレーム28は、データフレーム28の識別フィールド30内の第1の識別ビットFD0が設定されず、即ちFD0=0であることにより特徴付けられる。従って、メッセージのデータ内容は、アドレス指定された加入者によってのみ処理されてもよい。この形態のメッセージ(データフレーム28)は、シリアルペリフェラルインタフェース(SPI)のデータ内容に相当する。
識別ビットを有する識別フィールド30の他に、フレームは、アドレスビットを有するアドレスフィールド34を有する。その際に、加入者のアドレス指定は、アドレスフィールド34内のアドレス値、従ってアドレスビットの設定及び/又は変更によって行うことが可能であり、これにより、フレームのアドレスフィールド34のアドレス情報が設定される。加入者のアドレス指定の際には、各加入者、即ち通常ではスレーブが、例えばアドレス値により定められる現在のアドレス0x01から減算し、これにより、対応するアドレス値を有するアドレス0x00のところで、所望の加入者がアドレス指定されるという趣旨で、リングトポロジが利用される。この実現は通常では、第1の最下位ビット(LSB−First、least significant bit)のアドレスが伝送されることで、1ビット減算器によって行われる。
さらに、フレームの識別フィールド30の更なる別の識別ビットが、例えば、伝送命令(シングルキャスト命令、マルチキャスト命令、及び/又は、ブロードキャスト命令)のために利用されうる。対応する設定によって、データフレーム28の伝送の際に、書き込み(broadcast write)及び/又は読み込み(broadcast read)が実行されうる。書込み及び/又は読み込みのためのこのような伝送命令の場合、連続するアドレス値は、もはやアドレス情報としてではなく、伝送識別子(Broadcast ID)として解釈され、スレーブによっては変更されない。従って、アドレスの多数の様々な伝送(Broadcast)、即ち例えば、4ビット長のアドレスヘッダの場合に16個のアドレスの伝送が行われうる。
第1の適用による伝送(Broadcast適用)において、加入者としてのマスタは、リング状の通信システムにおける遅延に相当しマスタに分かる個別のオフセット(ずれ)に加えて、例えば、通信に関与するスレーブに対してシステムクロックを設定するための命令を送信する。通常は、マスタは、複数のスレーブに対して、分かっている時間のずれを有する1個のフレームを送信することが可能である。マスタから第1のスレーブへの時間のずれは、xビット+データビット数である。なぜならば、スレーブは、自身がフレーム全体を受信した後に初めて自身のクロックを設定出来るからである。しかしながら、この時間は固定であり、計算可能である。連続するスレーブは、更なる別の時間のずれ、従って更なる別のクロックずれにより自身のクロックを設定する。なぜならば、本発明の実施形態では、加入者ごとの遅延がたった1ビットだからである。
第2の適用による伝送において、マスタは、接続されたスレーブの角度タイマを出力/設定するための命令を送信する。例示的な適用において、リング状のネットワーク構成内の第1のスレーブは、角度タイマの自身の値を出力するための伝送命令を検出する。後続のスレーブがデータ内容に読み込みアクセスして、フレームの、マスタにより空にされたデータ部分に角度タイマの値を格納するという趣旨で、第1のスレーブは、識別ビットに格納された識別子によって、通常データフレーム28として構成されたフレームの識別フィールド30で提供される識別子を変更する。後続のスレーブは、この伝送を、第1の適用の場合と類似したやり方で、1ビット分のクロックずれを考慮して自身の角度タイマを設定するために利用する。追加的にさらに現在の変化速度が伝送される場合には、その際フレームは任意の長さであってよいのだが、スレーブは十分に正確に角度同期して保たれる。
本発明の実施形態において、各加入者スレーブのための空フレーム42の各IRQフィールド44は、各スレーブに対して一意に割り当てられた割り込みビットを有することが構成される。各スレーブは、自身に割り当てられた割り込みビットを1又は0に設定及び/又は調整することによって、マスタに対して割り込み要求を伝達し、従って、マスタが特別なアクションを実行すべきであること、例えば、各スレーブに、当該スレーブがマスタのためのデータを挿入できるデータフレーム28を送信すべきであるということをシグナリングすることが可能である。
本発明に係る方法の可能な実施形態における割り込み要求の起動及びリセットが、図4に例示的に提示される。
図4は、本発明の一実施形態における時間的に連続する3つの駆動状況における、本発明に係る通信システム50の一例を概略的に示している。ここではリング状の通信システム50は、加入者として、当該通信システム50内で互いに直列にリング状に接続されたマスタ52及びスレーブ54、56、58、60を有する。その際に、第1のスレーブ54は、データ接続を介してマスタ52と接続される。全スレーブ54、56、58、60は直列に接続され、同様にデータ線を介して互いに接続される。通信システムの最後のスレーブ60は、再びマスタ52と接続される。
さらに、図4には、各スレーブ54、56、58、60について、1フィールドを有する割り込みレジスタ62が示されており、この割り込みレジスタ62は、割り込みビット、従って、割り込み要求のためのビットであって、状態0又は1を有する上記ビットの状態を示す。マスタ52は、2つの割り込みレジスタ64、66を有し、マスタ52のこの2つの割り込みレジスタ64、66は、それぞれy個のフィールドを有し、割り込みレジスタ64、66のx番目のフィールドの値は、x番目のスレーブ54、56、58、60の割り込みの値及び/又は状態に割り当てられる。マスタ52の第1の割り込みレジスタ64は、先行するk−1番目の空フレームの割り込みビットのデータ内容を示す。第2の割り込みレジスタ66は、k番目の空フレームの現在の割り込みビットのデータ内容を示す。
図4に同様に示される時間軸68は、3つの範囲に分けられ、その際に、第1の範囲は、第1の時点70 t=0と、マスタ52によりスレーブ54、56、58、60にn番目の空フレームが送信される第2の時点72と、によって画定され、その際に、この2つの時点70、72の間には、通信システム50の初期化74が実行される。第2の時点72と、マスタ52によりスレーブ54、56、58、60にn+1番目の空フレームが送信される第3の時点と、によって画定される第2の範囲は、割り込みの起動78を示している。第3の時点76の後で、割り込みのリセット80が行われる。割り込み、従って割り込み要求のリセット80の際には、スレーブ54、56、58、60のうちの1つの割り込みレジスタ62内の割り込みビットはリセットされず、マスタ52の第1の割り込みレジスタ64への、第2の割り込みレジスタ66の割り込みのためのx番目のフィールドの値の引き継ぎが行われる。これにより、スレーブ54、56、58、60の割り込みレジスタ62内の割り込みビットの値は変更されない。スレーブ54、56、58、60がマスタ52に、新しい割り込み要求を伝達したい限りにおいて、スレーブ54、56、58、60の割り込みレジスタ62内の割り込みビットの状態が反転され、このことを、マスタ52は、空フレームによる伝送の後に、第1の割り込みレジスタ64と第2の割り込みレジスタ66との比較を用いて、先に記載した方法に対応して検出する。
通信システム50の初期化74の際には、本発明の記載される実施形態において、全スレーブ54、56、58、60のための全割り込みビットが0に設定されることが構想される。割り込みの起動78の際には、ここでは、第3のスレーブ58が、自身の割り込みレジスタ62内の割り込みビットの切り替えによって、割り込みの起動をマーク付けすることが構想され、このことは、マスタ52によって、個々のスレーブ54、56、58、60の割り込みフィールドの受信後に、第2の割り込みレジスタ66の第3のフィールドの値が1に設定され他のフィールドの値が0であることにより、マスタ52の第2の割り込みレジスタ66に記録される。
代替的に、割り込みビットは初期化74の際に1に設定され、スレーブ54、56、58、60は、当該スレーブ54、56、58、60がマスタにデータを提供出来る限りにおいて、自身に割り当てられた割り込みビットの値を0に設定するということが可能である。割り込みビットの適切な設定及び/又は調整によって、これは定義に応じて割り込みビットが0又は1に設定され及び/又は調整されることを意味しうるのだが、スレーブ54、56、58、60は、マスタに信号を伝達することが可能である。
スレーブ54、56、58、60のうちの1つが割り込み要求を予定している場合には、各スレーブ54、56、58、60は、この割り込み要求を、自身の割り込みレジスタ62内の割り込みビットの値の調整によって起動する。さらに、各スレーブ54、56、58、60が割り込み要求を起動するか否かに依存せずに、割り込みビットの現在の値が、フレームで、通常では空フレームで伝送され、この空フレームは、通信システム50内で加入者から加入者へと、即ちマスタ52から出発して、スレーブ54、56、58、60からスレーブ54、56、58、60へと、最終的には再びマスタ52へと伝送される。その際に、各フレームは通常ではx個のフィールドを有し、その際にx番目のフィールドが、x番目のスレーブ54、56、58、60の割り込みビットの値に一意に割り当てられる。マスタ52が、スレーブ54、56、58、60からスレーブ54、56、58、60への周回の後で再びフレームを受信し次第、マスタ52の第1の割り込みレジスタ64のフィールドを更新すること可能であり、その際に、受信されたフレームのx番目のフィールドからの割り込みビットの値は、マスタ52の、基準として設けられた第1の割り込みレジスタ64のx番目のフィールドへと伝送される。
更なる別の適用において、フレームの識別ビットは、接続されたスレーブ54、56、58、60が、メッセージとして受信されたフレームを空フレームとして解釈できるように、マスタによって設定される。例示的な設定において、空フレームは、識別フィールド内の少なくとも第1の識別ビットFD0が適切に設定され従って定められ、その際に、第1の識別ビットは例えばFD0=1に設定されることにより特徴付けられる。空フレームとしてのフレームの定義が、利用されるプロトコルに対応して行われ、その際に、空フレームは、フレームの、このために設けられたフィールド及び/又はビットの設定によって、そのようなものとして定められる。空フレームは、通信システム50がアイドル状態にある際の加入者の同期化に役立つが、スレーブ54、56、58、60からマスタ52へと割り込み要求、いわゆるソフト割り込み(Soft−Interrupt)を伝達できるためにも役立つ。スレーブ54、56、58、60は、このような割り込み要求を介して、マスタ52に、例えば、新しいデータパケットをシグナリングすることが可能であり、マスタ52は、この新しいデータパケットを読出し要求を用いて取り出すことが可能である。各スレーブ54、56、58、60には、データフレーム又は空フレームとして構成可能なフレーム内で、少なくとも1つの割り込みビットが固定で割り当てられ、この少なくとも1つの割り込みビットは、各スレーブにより修正されうる。割り込み要求の実行は、マスタ52、例えばマイクロコントローラによって優先順位が付けられる。
利用されるプロトコルにおいて、アドレス指定が重なる際には、スレーブ54、56、58、60の割り込み要求(ソフト割り込み)に対してマスタ52によって正確に応答され、即ち、マスタ52は、スレーブ54、56、58、60の割り込み要求が処理され及び/又はリセットされる前に、スレーブ54、56、58、60に応答する。例えば、割り込み要求の実行が成功した後で、マスタ52によって、リセット(Reset)のための命令がスレーブ54、56、58、60に対して発せられうるが、このリセット命令は、通信システム50の遅延時間により、既に新しい割り込み要求が発生した後の時点に、初めてスレーブ54、56、58、60内で実行されうる。従って、最後の空フレームの受信の後から割り込み要求に対するリセット命令の実行までの期間にさらに発生した割り込み要求は、スレーブ54、56、58、60内で誤って削除される可能性がある。
このことを防止するために、記載される通信システムの実施形態において、割り込み要求への情報を一方向に伝送することが構想される。本実施形態において、各スレーブ54、56、58、60は、割り込みレジスタ62、従って割り込み要求のためのレジスタを有する。スレーブ54、56、58、60内の割り込みレジスタ62の値は、割り込み要求の発生及び/又は起動78によって反転される。割り込みレジスタ60の現在の状態は、各加入者によって空フレームに挿入され、マスタ52へと伝送される。マスタ52は、以前の周回から既に、割り込みレジスタ64の状態情報のイメージを獲得し及び/又は含み、割り込み要求への割り込みビットの現在の状態と以前の状態との比較によって、スレーブ54、56、58、60として構成された少なくとも1つの加入者のうちのどれを、ソフト割り込みサービスルーティン(Soft−Interrupt−Service−Routine)、従って、割り込み要求を提供するためのプログラムの実行の際に動かすべきか決定することが可能であり、その際に、少なくとも1つのスレーブ54、56、58、60は、可能であれば、自身に割り当てられた優先順位に対応して動かされる。
図5は、本発明に係る方法の更なる別の実施形態についてのチャートを示し、第1の時間軸82はマスタ側、第2の時間軸84はスレーブ側を示しており、その際に、この2つの時間軸82、84に沿って、割り込み要求、及び、割り込み要求のための要求を確実に伝送するためのシーケンス制御の間に起きたイベントが記録されている。
その際に、第1の時点86に、マスタから少なくとも1つのスレーブへと空フレームが送信され、第2の時点88に、少なくとも1つのスレーブによって、当該スレーブ内に新しいデータが存在する限りにおいて、割り込みビットが設定される。少なくとも1つのスレーブから、割り込みがマスタに対して送信される場合に、この割り込みは、第3の時点90に受信され、マスタによって、この割り込みの実行が行われる。さらに、マスタから少なくとも1つのスレーブへと、第1の読出し命令及び/又は書込み命令が発せられて、第4の時点92に少なくとも1つのスレーブによって受信され、その際に、少なくとも1つのスレーブによってさらに、例えばタイムスタンプについてのレジスタ内容が読み出される。
この後に続く、少なくとも1つのスレーブによるマスタへの応答の際に、通信の障害94が発生することが考えられる。この障害94により、データストリーム内に伝送エラーが発生する。但しこの伝送エラーは、マスタによって、第5の時点96に、巡回冗長サム(CRC)の評価によって検証される。この検証に基づき、読出し命令が繰り返され、これに応じて、マスタから少なくとも1つのスレーブへと、第2の読出し命令及び/又は書込み命令が送信されて、第6の時点98に、少なくとも1つのスレーブによって受信される。さらに、少なくとも1つのスレーブによって、以前の(第1の)読出し命令及び/又は書込み命令の繰り返しが行われる。この後に、少なくとも1つのスレーブからマスタへとデータが伝達され、第7の時点100にマスタによって受信される。データの受信後に、マスタのメモリ、例えばRAMへの当該データの転送が行われる。この後で、マスタから少なくとも1つのスレーブへと、空フレームを新たに送信することが可能であり、この空フレームは、第8の時点102に少なくとも1つのスレーブによって受信される。
図6は、本発明に係る方法の一実施形態の時間的推移における、本発明に係る通信システムの加入者間のデータストリーム内の、ここではデータフレーム104として構成されたフレームの一例を概略的に示している。その際に、このデータフレーム104の前には、中間フレームシンボル106が置かれる。さらに、データフレーム104は、ここではトグルビット110又は切り替えビット及び識別ビット112を有する識別フィールド108と、アドレスフィールド114と、データフィールド116と、巡回冗長検査のためのCRCフィールド118と、を含む。
通常では、各フレームは、各フレームがデータフレーム104として又は空フレームとして構成されるかに依存せずに、全加入者、即ち通常では全スレーブのためのトグルビットと、切り替えビットとを有する。切り替えビットの値によって、フレームの伝送が正確に行われたか、又は、その際に、データフレーム又は空フレームの以前の周回中に障害、従ってエラーが発生したかどうかがシグナリングされる。データフィールド116はさらに割り込みビットを有し、各スレーブに、割り込みビットが一意に割り当てられる。
ここで提示されるデータフレーム104の識別ビット112は、全ての時点に値0を有し、このことによって、フレームはデータフレーム104として識別される。識別ビットが代替的に値1を有するのであれば、このフレームは空フレームであろう。第1の時点120に、データフィールド116内のk−1番目のメッセージの第1の伝送が行われ、その際にさらに、トグルビット110が値1を有することが構想される。第2の時点122に、トグルビット110は値0へと切り替えられ、データフィールド116内のk番目のメッセージの第1の伝送が行われる。但し、ここで、第1の伝送の間に第2の時点122の後で伝送エラー124が発生する。これにより、後続の第3の時点126で、トグルビット110はマスタによって反転されず、従って、本例では値0を保持することになる。これによりさらに、スレーブは、以前の、ここではk番目のメッセージを繰り返し、従って、このk番目のメッセージが2度目に伝送されることになる。しかしながらその際に、反復試行の回数は制限可能であることに考慮されたい。第4の時点128に、トグルビット110は再び1に反転され、データフィールド116でk+1番目のメッセージが1回目に伝送される。
どのような速度で、様々な機能、例えばプログラム及び/又は命令が、通信システムの加入者によって実行され及び/又は転用されるかということも特に考慮した通信システムを設計する際には、スレーブ内での割り込み要求の発生が、当該割り込み要求が空フレームによって取り出されるよりも遅く起こるということがさらに構想される。それ以外の場合には、割り込みレジスタの2度目の切り替え、即ち、切り替え又はトグル式の切り替えによって、再び初期状態が形成され、これにより、割り込みレジスタは、マスタ内での状態情報の比較によって識別することが出来ない。この規則に注意しないと、割り込み要求が失われる可能性があるが、割り込み要求が発生し過ぎることは決してないことが保証され、このことは、本実施形態において、第1の加入者から第2の加入者への割り込み要求の間に、最小の長さが設定された時間間隔を設けることにより達成され、この時間間隔は、例えば、通信システムの加入者の数及び/又はフレームの長さに依存しうる。
割り込み要求の伝送の他に、空フレームが、通信システムの駆動中にスレーブを設定するために利用される。既に言及したように、セーフティクリティカルな適用の際には、例えばデータフレームとして構成されたフレームに渡る巡回冗長検査を用いて及び/又は当該検査を介して符号化を行うことが可能である。伝送エラーによる、加入者の誤ったアドレス指定を防止するために、アドレスのヘッダは、これに従ってフレームのアドレスのデータヘッダについても同様に、CRC演算を実行することが可能であり、その際に、アドレスヘッダについてチェックサムが計算され、そのアドレスの加入者によって利用される。
実施形態において、各スレーブ、即ち通常では各スレーブに、空フレームを介してその空フレームのアドレスが割り当てられる。結果として、リング状の通信システム内の各加入者は、自身の絶対アドレスについての知識を有し、この知識をCRC演算のために利用することが可能である。このために、マスタは、アドレス値0x00が割り当てられたアドレスフィールドを有する空フレームを送信する。各スレーブは、このアドレス値から値0x01を減算し、受信されたアドレスをネゲートする。従って、スレーブは、空フレームの各受信によってリング内での自身の位置についての情報を獲得する。その際に、受信スレーブの位置は、典型的に、アドレス値の減算が既に何度行われたのかについて情報を与えるアドレスフィールド内の各アドレス値に依存し、その際に、減算の回数は、通信システム内で受信スレーブよりも前に配置された、即ちマスタの後ろであって受信スレーブの前に配置されたスレーブの数に依存する。
更なる別の適用においてデータパケットのフレームの識別ビットは、当該識別ビットのうちの1つがいわゆる切り替えビット(トグルビット)としてスレーブに解釈されるように、マスタによって設定される。例示的な設定において、この切り替えビットは、フレームの第2の識別ビットFD1によって記述される。フレームの、切り替えビットとして定められた第2の識別ビットFD1を用いて、マスタは、伝送エラーの際にデータパケットを新たに要求することが可能である。その際に通常では、伝送エラーの検出が、巡回冗長検査のチェックサムの評価によって行われることが構想される。その際に、誤って伝送されたデータパケット、及び/又は、対応する誤って伝送されたメッセージの再送(Re−Transmit)は、マスタ内で自立的に開始され、即ち、中央処理ユニット(CPU:central processing unit)とのインタラクション無しで実行される。以前に既に送信された、先行するデータパケットを、マスタが新たに送信した後で、スレーブは、それが以前の要求の繰り返しなのか、又は、比較可能な内容を有する新しいメッセージなのかを確認する。このために、切り替えビットFD1が、対応してマスタによって修正される。到着したメッセージの切り替えビットが以前の周回に対して変更されていない限りにおいて、スレーブが以前のデータパケットを再度伝送することが構想される。反対の場合、即ち、切り替えビットFD1が切り替えによって修正される場合には、スレーブは、現在のデータパケットを処理し、現在のデータパケットによって同時に、マスタへの以前のデータパケットの伝送の成功についての肯定応答(アクノリッジ)を獲得する。
加入者としてマスタ52と少なくとも1つのスレーブ54、56、58、60を有するリング状の通信システム50の加入者間で、データを有するフレームを伝送する方法では、各加入者は、少なくとも1つの割り込みレジスタ62、64、66を有する。その際に、少なくとも1つの割り込みレジスタ62、64、66のフィールドは割り込み要求に割り当てられ、かつ、割り込みビットのための値を含む。その際に、マスタ52に対して、スレーブ54、56、58、60によって、通常では空フレーム42として構成されたフレームで、割り込みビットを含む割り込み要求が伝達される。本発明の実施形態において、空フレーム42内で各スレーブ54、56、58、60にこのような割り込みビットが一意に割り当てられることが構想される。データフレーム28、116として構成されたフレームが、各スレーブ54、56、58、60について割り込みビットを有するということも可能である。空フレーム42、各データフレーム28、116、従って典型的に各フレームは、さらに、全スレーブ54、56、58、60のための切り替えビットを有してもよく、この切り替えビットは、伝送されるフレームの状態、従って空フレーム42で伝送される割り込み要求の状態を表示する。通常では、切り替えビットの値によって、以前のフレームが誤り無く伝送されたのか、又は、伝送の際に例えば障害のためにエラーが発生したのかがシグナリングされる。
通常では、各スレーブ54、56、58、60は割り込みレジスタ62を有し、その際に、割り込みレジスタ62の割り込みビットの値は、割り込み要求が発生した際にスレーブ54、56、58、60によって反転される。その際に、割り込みレジスタ62のフィールドの現在の値を、スレーブ54、56、58、60によって、通常では空フレーム42として又は場合によりデータフレーム28、104として構成されるフレームに挿入して、マスタ52に伝送することが可能である。その際に、x番目のスレーブ54、56、58、60は、自身の割り込みビットの値を、当該x番目のスレーブ54、56、58,60に一意に割り当てられたフレームのx番目のフィールドで伝送する。マスタ52が、割り込みビットの値についての更新されたフィールドを有するフレームを受信し次第、この割り込みビットは、マスタ52の第1の割り込みレジスタ64内へと伝送されうる。
さらに、マスタ52は2つの割り込みレジスタ64、66を有し、その際に、第1の割り込みレジスタ64のx番目のフィールドは、以前の周回のx番目のスレーブ54、56、58、60による割り込み要求の存在又は不在を表示するために割り込みビットを含み、その際に、第2の割り込みレジスタ66のx番目のフィールドは、現在の周回のx番目のスレーブ54、56、58、60による割り込み要求の存在又は不在を表示するために割り込みビットを含むということが可能である。割り込み要求の存在は、マスタ52によって2つの割り込みレジスタ64、66の解析又は比較により確認され、その際に、割り込み要求の実行は、マスタ52によって優先順位が付けられる。
さらに、マスタ52に対して、割り込み要求を含む空フレーム42を用いて、少なくとも1つのスレーブ54、56、58、60によって、データフレーム28として構成されたフレームを用いてデータパケットがスレーブ54、56、58、60によって取り出されるということがシグナリングされる。x番目のスレーブ54、46、58、60が、このような割り込み要求を起動したか否かについては、マスタに対して、空フレームのx番目のフィールド内の割り込みビットの値によってシグナリングされる。割り込み要求の存在は、定義に従って、x番目のスレーブ54、56、58、60の値1又は0によって表示することが可能である。
通常では空フレーム42として及び/又はデータフレーム28、104として構成されたフレーム内の切り替えビットは、誤りの無い伝送の際にはマスタ52によって反転され、その際に、フレーム内の切り替えビットの値は、先行する伝送に障害があった際には保持され、スレーブ54、56、58、60によって、データフレーム28、104として及び/又は空フレーム42として構成された先行するフレームであって、伝送すべきデータ又は伝送すべきメッセージを含む上記先行するフレームが、切り替えビットを変更せずに再度伝送される。その際に、各フレームは、通常では、全加入者のためのこのような切り替えビットであって、各フレームの伝送の状態を記録する上記切り替えビットを有する。
通常では、スレーブ54、56、58、60内で割り込み要求は、当該割り込み要求が空フレーム42で取り出されるよりも遅く発生する。割り込み要求は、一方向に伝送されうる。
このことを防止するために、記載される通信構成の実施形態において、割り込み要求への情報を一方向に伝送することが構想される。本実施形態において、各スレーブ54、56、58、60は、割り込みレジスタ62、従って割り込み要求のためのレジスタを有する。スレーブ54、56、58、60内の割り込みレジスタ62の値は、割り込み要求の発生及び/又は起動78によって反転される。割り込みレジスタ6の現在の状態は、各加入者によって空フレームに挿入され、マスタ52へと伝送される。マスタ52は、以前の周回から既に、割り込みレジスタ64の状態情報のイメージを獲得し及び/又は含み、割り込み要求への割り込みビットの現在の状態と以前の状態との比較によって、スレーブ54、56、58、60として構成された少なくとも1つの加入者のうちのどれを、ソフト割り込みサービスルーティン(Soft−Interrupt−Service−Routine)、従って、割り込み要求を提供するためのプログラムの実行の際に動かすべきか決定することが可能であり、その際に、少なくとも1つのスレーブ54、56、58、60は、可能であれば、自身に割り当てられた優先順位に対応して動かされる。

Claims (9)

  1. 加入者としてマスタ(52)と少なくとも1つのスレーブ(54、56、58、60)とを有するリング状の通信システム(50)の加入者の間で、データを有するフレームを伝送する方法であって、各加入者は、少なくとも1つの割り込みレジスタ(62、64、66)を有し、前記少なくとも1つの割り込みレジスタ(62、64、66)のフィールドは、割り込み要求に割り当てられ、かつ割り込みビットのための値を含み、前記マスタ(52)には、スレーブ(54、56、58、60)によって、空フレーム(42)として形成されたフレームで、前記割り込みビットを含む割り込み要求が伝達され、前記空フレームはさらに、全スレーブ(54、56、58、60)ための切り替えビットであって、割り込み要求の状態を表示する前記切り替えビットを含む、方法。
  2. 各スレーブ(54、56、58、60)は、割り込みレジスタ(62)を有し、前記割り込みレジスタ(62)の割り込みビットの値は、割り込み要求が発生した際にスレーブ(54、56、58、60)によって反転される、請求項1に記載の方法。
  3. 前記割り込みレジスタ(62)の前記フィールドの現在の値は、前記スレーブ(54、56、58、60)によって前記空フレーム(42)に挿入されて、前記マスタ(52)へと伝送される、請求項2に記載の方法。
  4. 前記マスタ(52)は、2つの割り込みレジスタ(64、66)を有し、第1の割り込みレジスタ(64)のx番目のフィールドは、以前の周回のx番目のスレーブ(54、56、58、60)による割り込み要求の存在を表示するために割り込みビットを含み、第2の割り込みレジスタ(66)のx番目のフィールドは、現在の周回の前記x番目のスレーブ(54、56、58、60)による割り込み要求の存在を表示するために割り込みビットを有する、請求項1〜3のいずれか1項に記載の方法。
  5. 前記割り込み要求の存在は、前記2つの割り込みレジスタ(64、66)の解析により前記マスタ(52)によって確認され、割り込み要求の実行は、前記マスタ(52)によって優先順位が付けられる、請求項4に記載の方法。
  6. 前記マスタ(52)には、前記割り込み要求を含む前記空フレーム(42)を用いて、前記少なくとも1つのスレーブ(54、56、58、60)によって、前記空フレーム内で前記少なくとも1つのスレーブ(54、56、58、60)に割り当てられた割り込みビットの設定によって、前記スレーブ(54、56、58、60)によってデータフレーム(28)として構成されたフレームを用いてデータパケットが取り出されることがシグナリングされる、請求項1〜5のいずれか1項に記載の方法。
  7. 前記空フレーム(42)又はデータフレーム(28、116)内の前記切り替えビットは、エラーの無い伝送の際には前記マスタ(52)によって反転され、前記空フレーム(42)内又は前記データフレーム(28、116)内の前記切り替えビットの値は、伝送に障害があった際には保持され、前記スレーブ(54、56、58、60)によって、メッセージを含む先行する空フレーム(42)又はデータフレーム(28、116)が、切り替えビットを変更せずに再度伝送される、請求項1〜6のいずれか1項に記載の方法。
  8. 割り込み要求は一方向に伝送され、前記マスタ(52)による前記割り込み要求の実行後に、前記スレーブ(54、56、58、60)内の前記切り替えビットがリセットされない、請求項1〜7のいずれか1項に記載の方法。
  9. 加入者としてマスタ(52)と少なくとも1つのスレーブ(54、56、58、60)とを有するリング状の通信システム(50)であって、
    前記加入者は、データを有するフレームを互いに伝送し、
    各加入者は、少なくとも1つの割り込みレジスタ(62、64、66)を有し、
    前記少なくとも1つの割り込みレジスタ(62、64、66)のフィールドは、割り込み要求に割り当てられ、かつ割り込みビットのための値を有し、
    スレーブ(54、56、58、60)は、前記マスタ(52)に、空フレーム(42)として形成されたフレームで、前記割り込みビットを含む割り込み要求を伝達し、
    前記空フレームはさらに、全スレーブ(54、56、58、60)のための切り替えビットであって、割り込み要求の状態を表示する前記切り替えビットを含む、リング状の通信システム(50)。
JP2014532320A 2011-09-27 2012-09-19 通信システムを駆動する方法 Active JP5814474B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011083474.5 2011-09-27
DE102011083474A DE102011083474A1 (de) 2011-09-27 2011-09-27 Verfahren zum Betreiben einer Kommunikationsanordnung
PCT/EP2012/068412 WO2013045323A1 (de) 2011-09-27 2012-09-19 Verfahren zum betreiben einer kommunikationsanordnung

Publications (2)

Publication Number Publication Date
JP2014531844A true JP2014531844A (ja) 2014-11-27
JP5814474B2 JP5814474B2 (ja) 2015-11-17

Family

ID=46940466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014532320A Active JP5814474B2 (ja) 2011-09-27 2012-09-19 通信システムを駆動する方法

Country Status (6)

Country Link
US (1) US9529746B2 (ja)
JP (1) JP5814474B2 (ja)
CN (1) CN103814550B (ja)
DE (1) DE102011083474A1 (ja)
TW (1) TWI572166B (ja)
WO (1) WO2013045323A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3026515B1 (fr) * 2014-09-26 2017-12-01 Valeo Systemes Thermiques Transmission de donnees synchrones par l'intermediaire d'un bus de donnees serie, notamment un bus spi
CN107258076B (zh) * 2015-02-26 2020-12-25 西门子公司 通信网络中的数据传输
US10180919B1 (en) 2015-12-29 2019-01-15 Amazon Technologies, Inc. Broadcasting reads to multiple modules
US10185671B1 (en) * 2015-12-29 2019-01-22 Amazon Technologies, Inc. Broadcasting writes to multiple modules
US10247527B2 (en) 2016-08-10 2019-04-02 Taser International, Inc. Methods and apparatus for a conducted electrical weapon
DE102016216066A1 (de) * 2016-08-26 2018-03-01 Robert Bosch Gmbh Teilnehmer für ein digitales Kommunikationssystem und zugehöriges Kommunikationssystem
EP3644193A4 (en) * 2018-08-23 2020-11-25 Shenzhen Goodix Technology Co., Ltd. INTERRUPTION, MASTER CHIP, SLAVE CHIP AND MULTI-CHIP SYSTEM TREATMENT PROCESS
CN109726163B (zh) * 2018-12-30 2020-12-11 广东大普通信技术有限公司 一种基于spi的通信系统、方法、设备和储存介质
DE102019203352A1 (de) * 2019-03-12 2020-09-17 Robert Bosch Gmbh Verfahren und Vorrichtung zum Betreiben eines Kommunikationssystems
CN113572674A (zh) * 2021-09-26 2021-10-29 北京芯格诺微电子有限公司 一种单线总线的链式连接通讯方法
CN117118777B (zh) * 2023-10-23 2024-01-02 合肥为国半导体有限公司 一种通信系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389721A (en) * 1981-06-30 1983-06-21 Harris Corporation Time-division multiplex serial loop
JPH10254507A (ja) * 1997-03-10 1998-09-25 Matsushita Electric Ind Co Ltd 光通信制御装置
JP2012075103A (ja) * 2010-09-27 2012-04-12 Robert Bosch Gmbh データ伝送方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685529B2 (ja) * 1986-09-05 1994-10-26 株式会社日立製作所 デ−タ伝送方法および装置
EP1237090A1 (en) * 2001-02-28 2002-09-04 Alcatel Serial peripheral interface master device, a serial peripheral interface slave device and a serial peripheral interface
JP4697924B2 (ja) * 2004-06-07 2011-06-08 キヤノン株式会社 データ転送方法
CN102231143A (zh) * 2011-07-04 2011-11-02 浙江大学 一种安全可复用spi外围接口电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389721A (en) * 1981-06-30 1983-06-21 Harris Corporation Time-division multiplex serial loop
JPH10254507A (ja) * 1997-03-10 1998-09-25 Matsushita Electric Ind Co Ltd 光通信制御装置
JP2012075103A (ja) * 2010-09-27 2012-04-12 Robert Bosch Gmbh データ伝送方法

Also Published As

Publication number Publication date
DE102011083474A1 (de) 2013-03-28
US9529746B2 (en) 2016-12-27
CN103814550A (zh) 2014-05-21
CN103814550B (zh) 2017-05-31
WO2013045323A1 (de) 2013-04-04
US20140317322A1 (en) 2014-10-23
TW201322689A (zh) 2013-06-01
TWI572166B (zh) 2017-02-21
JP5814474B2 (ja) 2015-11-17

Similar Documents

Publication Publication Date Title
JP5814474B2 (ja) 通信システムを駆動する方法
KR101856222B1 (ko) 데이터 전송 방법
JP5563165B2 (ja) 切り替え可能なデータレートによる直列データ伝送のための方法及び装置
EP1573560B1 (en) System and method for efficient use of bandwidth or reduction of time accuracy requirements
US7689687B2 (en) Communication controller with automatic time stamping
JP2019176474A (ja) 通信方法、対応するシステム、装置、信号及び乗物
US7508824B2 (en) Method and system for transmitting data via switchable data networks
US20150120975A1 (en) Camera control slave devices with multiple slave device identifiers
US9065732B2 (en) Communication configuration and method for debugging, respectively for programming one or more participants of the communication configuration
JP2022541126A (ja) 低複雑度イーサネットノード(len)1ポート
CN108293014B (zh) 通信网络、其操作方法及在通信网络中参与者
JP2008512942A (ja) 低遅延のデータパケット受信及び処理
US7843966B2 (en) Communication system for flexible use in different application scenarios in automation technology
JP6410914B1 (ja) シリアル通信システム
EP2940935A1 (en) Controller area network (CAN) device and method for controlling CAN traffic
US10313040B2 (en) Communication device, communication system, and method for synchronized transmission of telegrams
CN112823496B (zh) 帧屏蔽单元、用于串行总线系统的用户站以及用于在串行总线系统中进行通信的方法
Seo et al. Development of network gateway between CAN and FlexRay protocols for ECU embedded systems
CN112583678B (zh) 接收方装置、发送方装置以及用于时钟同步的方法
Rahim et al. Comparison of CAN, TTP and Flexray Communication Protocols
EP4246900B1 (en) Processing system, related integrated circuit, device and method
Cena et al. Protocols and Services in Controller Area Networks
KR100364756B1 (ko) 자동수신모드를 갖는 비동기화 데이터 수신장치
Di Natale et al. Higher-Level Protocols
JPH06216911A (ja) 通信方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150917

R150 Certificate of patent or registration of utility model

Ref document number: 5814474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250