JPH10253672A - 無線周波数信号ミクサの自動平衡化回路 - Google Patents
無線周波数信号ミクサの自動平衡化回路Info
- Publication number
- JPH10253672A JPH10253672A JP10000539A JP53998A JPH10253672A JP H10253672 A JPH10253672 A JP H10253672A JP 10000539 A JP10000539 A JP 10000539A JP 53998 A JP53998 A JP 53998A JP H10253672 A JPH10253672 A JP H10253672A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- signals
- mixer
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0003—Rat race couplers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0023—Balun circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0029—Loop circuits with controlled phase shift
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/009—Reduction of local oscillator or RF leakage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/02—Transference of modulation from one carrier to another, e.g. frequency-changing by means of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1408—Balanced arrangements with diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D9/00—Demodulation or transference of modulation of modulated electromagnetic waves
- H03D9/06—Transference of modulation using distributed inductance and capacitance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D9/00—Demodulation or transference of modulation of modulated electromagnetic waves
- H03D9/06—Transference of modulation using distributed inductance and capacitance
- H03D9/0608—Transference of modulation using distributed inductance and capacitance by means of diodes
- H03D9/0633—Transference of modulation using distributed inductance and capacitance by means of diodes mounted on a stripline circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 無線周波数信号ミクサにおいて、局部発振器
（ＬＯ）信号−中間周波数（ＩＦ）信号間の漏洩を減少
させるための回路。 【解決手段】 本発明による回路は差動利得回路網６２
と差動移相回路網６４とコンバイナ６６とを備え、ミク
サからの同相及び異相信号線（５８、５９）に接続され
る。各線路には少量のＬＯ漏洩信号が伝送され、このＬ
Ｏ漏洩信号の主たる成分は線路５８及び５９においてほ
ぼ同相をなす。差動利得回路網及び差動移相回路網にお
いて、それぞれ独立したＩＦ信号の位相及び／または振
幅を差動的にシフトし、さらにコンバイナにおいて信号
を組み合わせることによって、ＩＦ信号レベルにほとん
ど影響を及ぼすことなく、ＬＯ漏洩信号をほぼ完全に相
殺することが可能になる。これらの回路網は、ＬＯ漏洩
信号がほぼ完全に除去されるようにマイクロプロセッサ
によって制御され調整される。
（ＬＯ）信号−中間周波数（ＩＦ）信号間の漏洩を減少
させるための回路。 【解決手段】 本発明による回路は差動利得回路網６２
と差動移相回路網６４とコンバイナ６６とを備え、ミク
サからの同相及び異相信号線（５８、５９）に接続され
る。各線路には少量のＬＯ漏洩信号が伝送され、このＬ
Ｏ漏洩信号の主たる成分は線路５８及び５９においてほ
ぼ同相をなす。差動利得回路網及び差動移相回路網にお
いて、それぞれ独立したＩＦ信号の位相及び／または振
幅を差動的にシフトし、さらにコンバイナにおいて信号
を組み合わせることによって、ＩＦ信号レベルにほとん
ど影響を及ぼすことなく、ＬＯ漏洩信号をほぼ完全に相
殺することが可能になる。これらの回路網は、ＬＯ漏洩
信号がほぼ完全に除去されるようにマイクロプロセッサ
によって制御され調整される。
Description
【０００１】
【発明の属する技術分野】本発明は一般にスペクトル解
析器に関し、特に、無線周波数入力信号と局部発振器信
号を混合し中間周波数信号を生成するミクサにおいて、
局部発振器信号の中間周波数信号への漏洩を減少させる
回路に関する。
析器に関し、特に、無線周波数入力信号と局部発振器信
号を混合し中間周波数信号を生成するミクサにおいて、
局部発振器信号の中間周波数信号への漏洩を減少させる
回路に関する。
【０００２】
【従来の技術】既知のスペクトル解析器の場合、入力ミ
クサは、局部発振器（以下、「ＬＯ」と称する）信号の
中間周波数（以下、「ＩＦ」と称する）信号への漏洩を
減少させるために、手動調整を必要とするか、あるい
は、特別に選定されたミクサ・ダイオードを利用する。
一般にこの漏洩は、スペクトル解析器の低周波性能を制
限し、望ましくない残留信号を誘発する。この機械的平
衡化はコストが高くつき、２次高調波の生成を十分に減
少させることができない。
クサは、局部発振器（以下、「ＬＯ」と称する）信号の
中間周波数（以下、「ＩＦ」と称する）信号への漏洩を
減少させるために、手動調整を必要とするか、あるい
は、特別に選定されたミクサ・ダイオードを利用する。
一般にこの漏洩は、スペクトル解析器の低周波性能を制
限し、望ましくない残留信号を誘発する。この機械的平
衡化はコストが高くつき、２次高調波の生成を十分に減
少させることができない。
【０００３】図１には、スペクトル解析器におけるＬＯ
−ＩＦ漏洩を減少させる既知の回路の１つが示されてい
る。ＬＯヌル化回路は、望ましくないＬＯ漏洩信号と振
幅が等しく、位相が逆の信号を発生する直交位相（「Ｉ
Ｑ」）変調サブシステムを備えている。この信号は、こ
のＬＯ−ＩＦ漏洩を相殺するためにＩＦサブシステムに
結合される。無線周波数（以下、「ＲＦ」と称する）入
力信号とＬＯ信号を混合するミクサは、実際には平衡が
とれていないので、２次高調波歪みの生成はあまり減少
しない。ヌル化回路は、ミクサ自体の外部に多くのＲＦ
部品を必要とするので、このような回路は、低コストの
スペクトル解析器にとってはただ単にコストのかかりす
ぎるものでしかない。
−ＩＦ漏洩を減少させる既知の回路の１つが示されてい
る。ＬＯヌル化回路は、望ましくないＬＯ漏洩信号と振
幅が等しく、位相が逆の信号を発生する直交位相（「Ｉ
Ｑ」）変調サブシステムを備えている。この信号は、こ
のＬＯ−ＩＦ漏洩を相殺するためにＩＦサブシステムに
結合される。無線周波数（以下、「ＲＦ」と称する）入
力信号とＬＯ信号を混合するミクサは、実際には平衡が
とれていないので、２次高調波歪みの生成はあまり減少
しない。ヌル化回路は、ミクサ自体の外部に多くのＲＦ
部品を必要とするので、このような回路は、低コストの
スペクトル解析器にとってはただ単にコストのかかりす
ぎるものでしかない。
【０００４】
【発明が解決しようとする課題】従って本発明は、ミク
サにおけるＬＯ−ＩＦ漏洩を減少させる低コストの装置
を提供することを目的とする。
サにおけるＬＯ−ＩＦ漏洩を減少させる低コストの装置
を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の第１の望ましい
実施例には、主としてスペクトル解析器に用いられるＲ
Ｆミクサ用の自動平衡化回路が含まれている。そのＩＦ
ポートに平衡不平衡変成器（バラン回路）を備えた平衡
化ミクサが利用されており、この平衡不平衡変成器は、
「同相」及び「異相」信号線路を備えている。これらの
各信号線路は、同相及び異相ＩＦ信号だけでなく、少量
のＬＯ漏洩信号をも伝送する。これらの信号の位相及び
振幅を適正に調整し、調整された信号を再び組み合わせ
ることによって、望ましくないＬＯ漏洩信号を相殺する
ことが可能になる。ＬＯ周波数の値がＩＦ周波数と同じ
値に設定された時のＬＯのフィードスルーを最小限に抑
えるために、ファームウェア・アルゴリズムによって位
相及び振幅が自動調整される。この調整は、スペクトル
解析器の動作時には適切な状態に保たれている。
実施例には、主としてスペクトル解析器に用いられるＲ
Ｆミクサ用の自動平衡化回路が含まれている。そのＩＦ
ポートに平衡不平衡変成器（バラン回路）を備えた平衡
化ミクサが利用されており、この平衡不平衡変成器は、
「同相」及び「異相」信号線路を備えている。これらの
各信号線路は、同相及び異相ＩＦ信号だけでなく、少量
のＬＯ漏洩信号をも伝送する。これらの信号の位相及び
振幅を適正に調整し、調整された信号を再び組み合わせ
ることによって、望ましくないＬＯ漏洩信号を相殺する
ことが可能になる。ＬＯ周波数の値がＩＦ周波数と同じ
値に設定された時のＬＯのフィードスルーを最小限に抑
えるために、ファームウェア・アルゴリズムによって位
相及び振幅が自動調整される。この調整は、スペクトル
解析器の動作時には適切な状態に保たれている。
【０００６】本発明による装置では、ＬＯ周波数＝ＩＦ
周波数で平衡化される時、平衡不平衡変成器は固定ＩＦ
周波数で動作を続けるので、ミクサは、他の全てのＬＯ
周波数についても平衡化されることになり、スペクトル
解析器の全周波数範囲にわたって２次高調波歪みの生成
が大幅に減少する。
周波数で平衡化される時、平衡不平衡変成器は固定ＩＦ
周波数で動作を続けるので、ミクサは、他の全てのＬＯ
周波数についても平衡化されることになり、スペクトル
解析器の全周波数範囲にわたって２次高調波歪みの生成
が大幅に減少する。
【０００７】
【実施例】本発明の望ましい実施例には、ＲＦミクサの
自動平衡化回路が含まれている。図２に示すように、平
衡化回路５０は、平衡不平衡変成器５４を備えた平衡化
ミクサ５２を利用している。ミクサ５２は、ＲＦ入力ポ
ート５３においてＲＦ信号を受信し、ＬＯ入力ポート５
５においてＬＯ入力信号を受信する。ミクサ５２は、平
衡不平衡変成器５４の出力にごくわずかしかＬＯ信号の
漏洩が生じないのが理想であるが、平衡不平衡変成器５
４におけるダイオードの欠陥及び機械的非対称性によっ
て、許容できないほど大きいＬＯ漏洩電流が生じる可能
性がある。
自動平衡化回路が含まれている。図２に示すように、平
衡化回路５０は、平衡不平衡変成器５４を備えた平衡化
ミクサ５２を利用している。ミクサ５２は、ＲＦ入力ポ
ート５３においてＲＦ信号を受信し、ＬＯ入力ポート５
５においてＬＯ入力信号を受信する。ミクサ５２は、平
衡不平衡変成器５４の出力にごくわずかしかＬＯ信号の
漏洩が生じないのが理想であるが、平衡不平衡変成器５
４におけるダイオードの欠陥及び機械的非対称性によっ
て、許容できないほど大きいＬＯ漏洩電流が生じる可能
性がある。
【０００８】本発明の場合、ミクサ５２及び平衡不平衡
変成器５４は、ＩＦ信号結合線路５８及び５９に同相及
び異相ＩＦ信号を発生する。各線路は、平衡不平衡変成
器５４に生じる少量のＬＯ漏洩信号を伝送する。このＬ
Ｏ漏洩信号の主たる成分は、線路５８及び５９において
ほぼ同相をなす。差動利得回路網６２及び差動移相回路
網６４において、それぞれ独立したＩＦ信号の位相及び
／または振幅を差動的にシフトし、さらに、１８０゜ハ
イブリッド・コンバイナ６６において信号を組み合わせ
ることによって、ＩＦ信号レベルにほとんど影響を及ぼ
すことなく、平衡不平衡変成器５４における欠陥のある
ダイオード及び機械的な非対称性によるＬＯ漏洩信号を
ほぼ完全に相殺することが可能になる。本発明は、同相
及び異相ＩＦ信号が、それぞれ、線路５８及び５９に生
じることを前提としており、ミクサ５２及び平衡不平衡
変成器５４は、同相及び異相ＩＦ信号を生成するように
設計されたものである。
変成器５４は、ＩＦ信号結合線路５８及び５９に同相及
び異相ＩＦ信号を発生する。各線路は、平衡不平衡変成
器５４に生じる少量のＬＯ漏洩信号を伝送する。このＬ
Ｏ漏洩信号の主たる成分は、線路５８及び５９において
ほぼ同相をなす。差動利得回路網６２及び差動移相回路
網６４において、それぞれ独立したＩＦ信号の位相及び
／または振幅を差動的にシフトし、さらに、１８０゜ハ
イブリッド・コンバイナ６６において信号を組み合わせ
ることによって、ＩＦ信号レベルにほとんど影響を及ぼ
すことなく、平衡不平衡変成器５４における欠陥のある
ダイオード及び機械的な非対称性によるＬＯ漏洩信号を
ほぼ完全に相殺することが可能になる。本発明は、同相
及び異相ＩＦ信号が、それぞれ、線路５８及び５９に生
じることを前提としており、ミクサ５２及び平衡不平衡
変成器５４は、同相及び異相ＩＦ信号を生成するように
設計されたものである。
【０００９】適正なシールドを施して、ミクサ周りを流
れてＩＦセクションに直接流れ込むＬＯ信号の漏洩を最
小限に抑えることによって、平衡不平衡変成器５４及び
ミクサが主たる漏洩経路になるという保証が得られる。
れてＩＦセクションに直接流れ込むＬＯ信号の漏洩を最
小限に抑えることによって、平衡不平衡変成器５４及び
ミクサが主たる漏洩経路になるという保証が得られる。
【００１０】ミクサ５２及び平衡不平衡変成器５４に上
述のような設計が施されると、本発明の場合、ごくわず
かな位相及び振幅のシフトしか必要がなくなる。図３に
示すように、差動利得回路網６２（図２を参照された
い）の機能を実現するための振幅変更は、ＧａＡｓ電界
効果トランジスタ増幅器（以下、「ＦＥＴ」と称する）
７２及び７４に対するバイアス電流を変化させることに
よって実施される。差動移相回路網６４（図２を参照さ
れたい）は、バラクタ７６及び７８によって実現され
る。ＦＥＴ７２及び７４のドレインに取り付けられ、電
流センス増幅器７３、及び、増幅器７５、７７、及び、
７９から構成されるアナログ制御回路は、ＦＥＴ７２及
び７４のドレイン電流の総和を一定に維持するが、ＦＥ
Ｔ７２及び７４の間で差動的に電流をシフトさせる。バ
ラクタ移相器７６及び７８の制御は、増幅器８２から構
成される相補型ドライバによって行われる。位相デジタ
ル・アナログ制御装置（「ＤＡＣ」）８１と振幅ＤＡＣ
８３は、マイクロプロセッサ９０に結合されており、そ
の制御下において、差動移相回路網及び差動利得回路網
の両方の振幅が調整される。１８０゜ハイブリッドコン
バイナ６６は、第１の実施例の場合、１８０゜ラット・
レース・カプラ（rat-race coupler）として実現され
る。
述のような設計が施されると、本発明の場合、ごくわず
かな位相及び振幅のシフトしか必要がなくなる。図３に
示すように、差動利得回路網６２（図２を参照された
い）の機能を実現するための振幅変更は、ＧａＡｓ電界
効果トランジスタ増幅器（以下、「ＦＥＴ」と称する）
７２及び７４に対するバイアス電流を変化させることに
よって実施される。差動移相回路網６４（図２を参照さ
れたい）は、バラクタ７６及び７８によって実現され
る。ＦＥＴ７２及び７４のドレインに取り付けられ、電
流センス増幅器７３、及び、増幅器７５、７７、及び、
７９から構成されるアナログ制御回路は、ＦＥＴ７２及
び７４のドレイン電流の総和を一定に維持するが、ＦＥ
Ｔ７２及び７４の間で差動的に電流をシフトさせる。バ
ラクタ移相器７６及び７８の制御は、増幅器８２から構
成される相補型ドライバによって行われる。位相デジタ
ル・アナログ制御装置（「ＤＡＣ」）８１と振幅ＤＡＣ
８３は、マイクロプロセッサ９０に結合されており、そ
の制御下において、差動移相回路網及び差動利得回路網
の両方の振幅が調整される。１８０゜ハイブリッドコン
バイナ６６は、第１の実施例の場合、１８０゜ラット・
レース・カプラ（rat-race coupler）として実現され
る。
【００１１】図３に示す回路は、図２において示された
機能を実施するための可能な１つの例にすぎない。差動
利得回路網は、差動移相回路網と同様、他のいくつかの
方法で実施することが可能である。例えば、差動利得回
路網は、ＦＥＴを含まない減衰器ＩＣによって実施する
ことが可能である。また、第１の望ましい実施例では、
位相調整前に、同相及び異相信号の利得を調整するが、
この場合、本発明がその特定の機能順序に制限されるも
のと受けとめるべきではない。信号の位相は、利得の調
整前であっても全く同様に簡単に調整することが可能で
ある。
機能を実施するための可能な１つの例にすぎない。差動
利得回路網は、差動移相回路網と同様、他のいくつかの
方法で実施することが可能である。例えば、差動利得回
路網は、ＦＥＴを含まない減衰器ＩＣによって実施する
ことが可能である。また、第１の望ましい実施例では、
位相調整前に、同相及び異相信号の利得を調整するが、
この場合、本発明がその特定の機能順序に制限されるも
のと受けとめるべきではない。信号の位相は、利得の調
整前であっても全く同様に簡単に調整することが可能で
ある。
【００１２】マイクロプロセッサ９０において実行され
るファームウェア・プログラムによって、ＬＯ漏洩信号
を最小限に抑えるために、同相及び異相信号の位相及び
振幅が繰り返し調整される。このファームウェア・プロ
グラムは、スペクトル解析器の利用前に実行され、ＬＯ
周波数をＩＦ周波数に等しくなるように設定することに
よって開始される。図４は、ファームウェア・プログラ
ム１００のフローチャートである。ステップ１０１にお
いて、スペクトル解析器のＲＦ周波数は、０Ｈｚに設定
され、掃引間隔も０Ｈｚに設定される。ステップ１０３
において、ＤＡＣ８１及び８３（図３を参照されたい）
における位相及び利得ＤＡＣ値は、それぞれ、ステップ
増減させられ、マイクロプロセッサ９０（図３を参照さ
れたい）は、スペクトル解析器における主アナログ・デ
ジタル変換器（「ＡＤＣ」）の出力に生じるスペクトル
解析器の信号を読み取る。このＡＤＣは示されていな
い。主ＡＤＣに生じる信号を最小限に抑えるための既知
の探索ルーチンを利用して、マイクロプロセッサ９０
は、ステップ１０３を繰り返し実施し、作動利得及び作
動位相回路網に調整が施され、主ＡＤＣに生じる値を読
み取って、先行調整において、主ＡＤＣに生じる信号が
増大させられたのか、あるいは、減少させられたのかが
確認される。最良のヌル化値が、ステップ１０５におい
てヌル化ＤＡＣ８１及び８３にロードされ、スペクトル
解析器は、ファームウェア・プログラムの実行前の状態
に戻る。
るファームウェア・プログラムによって、ＬＯ漏洩信号
を最小限に抑えるために、同相及び異相信号の位相及び
振幅が繰り返し調整される。このファームウェア・プロ
グラムは、スペクトル解析器の利用前に実行され、ＬＯ
周波数をＩＦ周波数に等しくなるように設定することに
よって開始される。図４は、ファームウェア・プログラ
ム１００のフローチャートである。ステップ１０１にお
いて、スペクトル解析器のＲＦ周波数は、０Ｈｚに設定
され、掃引間隔も０Ｈｚに設定される。ステップ１０３
において、ＤＡＣ８１及び８３（図３を参照されたい）
における位相及び利得ＤＡＣ値は、それぞれ、ステップ
増減させられ、マイクロプロセッサ９０（図３を参照さ
れたい）は、スペクトル解析器における主アナログ・デ
ジタル変換器（「ＡＤＣ」）の出力に生じるスペクトル
解析器の信号を読み取る。このＡＤＣは示されていな
い。主ＡＤＣに生じる信号を最小限に抑えるための既知
の探索ルーチンを利用して、マイクロプロセッサ９０
は、ステップ１０３を繰り返し実施し、作動利得及び作
動位相回路網に調整が施され、主ＡＤＣに生じる値を読
み取って、先行調整において、主ＡＤＣに生じる信号が
増大させられたのか、あるいは、減少させられたのかが
確認される。最良のヌル化値が、ステップ１０５におい
てヌル化ＤＡＣ８１及び８３にロードされ、スペクトル
解析器は、ファームウェア・プログラムの実行前の状態
に戻る。
【００１３】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。
を以下に示す。
【００１４】〔実施態様１〕無線周波数入力信号と局部
発振器入力信号を混合して中間周波数信号を発生する、
平衡不平衡変成器（５４）付きの平衡化ミクサ（５２）
を備えるスペクトル解析器において、局部発振器信号の
中間周波数信号への漏洩を最小限に抑えるための回路で
あって、平衡不平衡変成器（５４）に結合されて、それ
ぞれ、同相信号及び異相信号を伝送する同相信号線路
（５８）及び異相信号線路（５９）と、同相信号線路
（５８）及び異相信号線路（５９）に結合されて、同相
信号及び異相信号の振幅を調整する差動利得回路網（６
２）と、差動利得回路網（６２）に結合されて、振幅を
調整された同相及び異相信号を受信し、信号に移相を施
す差動移相回路網（６４）と、差動移相回路網（６４）
に結合されて、振幅及び位相を調整された同相及び異相
信号を組み合わせるためのコンバイナ（６６）と、差動
利得回路網（６２）及び差動移相回路網（６４）に結合
されて、振幅及び位相調整を決定し、制御するためのマ
イクロプロセッサ（９０）とを備えたことを特徴とする
回路。
発振器入力信号を混合して中間周波数信号を発生する、
平衡不平衡変成器（５４）付きの平衡化ミクサ（５２）
を備えるスペクトル解析器において、局部発振器信号の
中間周波数信号への漏洩を最小限に抑えるための回路で
あって、平衡不平衡変成器（５４）に結合されて、それ
ぞれ、同相信号及び異相信号を伝送する同相信号線路
（５８）及び異相信号線路（５９）と、同相信号線路
（５８）及び異相信号線路（５９）に結合されて、同相
信号及び異相信号の振幅を調整する差動利得回路網（６
２）と、差動利得回路網（６２）に結合されて、振幅を
調整された同相及び異相信号を受信し、信号に移相を施
す差動移相回路網（６４）と、差動移相回路網（６４）
に結合されて、振幅及び位相を調整された同相及び異相
信号を組み合わせるためのコンバイナ（６６）と、差動
利得回路網（６２）及び差動移相回路網（６４）に結合
されて、振幅及び位相調整を決定し、制御するためのマ
イクロプロセッサ（９０）とを備えたことを特徴とする
回路。
【００１５】〔実施態様２〕前記差動利得回路網（６
２）は、同相信号線路に結合されたゲートを有する第１
のトランジスタ（７４）と、異相信号線路に結合された
ゲートを有する第２のトランジスタ（７２）と、マイク
ロプロセッサ（９０）と前記トランジスタ（７２、７
４）のゲートの両方に結合されたデジタル・アナログ変
換器（８３）とを含むことを特徴とする、実施態様１に
記載の回路。
２）は、同相信号線路に結合されたゲートを有する第１
のトランジスタ（７４）と、異相信号線路に結合された
ゲートを有する第２のトランジスタ（７２）と、マイク
ロプロセッサ（９０）と前記トランジスタ（７２、７
４）のゲートの両方に結合されたデジタル・アナログ変
換器（８３）とを含むことを特徴とする、実施態様１に
記載の回路。
【００１６】〔実施態様３〕前記差動移相回路網（６
４）は、前記第１のトランジスタ（７４）に結合された
第１のバラクタ移相器（７６）と、前記第２のトランジ
スタ（７２）に結合された第２のバラクタ移相器（７
８）と、マイクロプロセッサ（９０）及び第１と第２の
バラクタ移相器に結合されたデジタル・アナログ変換器
（８１）とを含むことを特徴とする、実施態様１または
実施態様２に記載の回路。
４）は、前記第１のトランジスタ（７４）に結合された
第１のバラクタ移相器（７６）と、前記第２のトランジ
スタ（７２）に結合された第２のバラクタ移相器（７
８）と、マイクロプロセッサ（９０）及び第１と第２の
バラクタ移相器に結合されたデジタル・アナログ変換器
（８１）とを含むことを特徴とする、実施態様１または
実施態様２に記載の回路。
【００１７】〔実施態様４〕局部発振器信号の漏洩と、
同相信号出力及び異相信号出力を備えたミクサ（５２）
によって発生する二次歪みの生成とを最小限に抑えるた
めの装置であって、同相信号出力及び異相信号出力に結
合されて、同相信号及び異相信号の利得を差動的に調整
する、マイクロプロセッサ制御利得回路網（６２）と、
マイクロプロセッサ制御利得回路網に結合されて、利得
を調整された同相信号及び異相信号の位相を差動的に調
整するマイクロプロセッサ制御移相回路網（６４）と、
マイクロプロセッサ制御移相回路網に結合されて、利得
及び位相を調整された同相信号及び異相信号を組み合わ
せるコンバイナ（６６）とを備えることを特徴とする装
置。
同相信号出力及び異相信号出力を備えたミクサ（５２）
によって発生する二次歪みの生成とを最小限に抑えるた
めの装置であって、同相信号出力及び異相信号出力に結
合されて、同相信号及び異相信号の利得を差動的に調整
する、マイクロプロセッサ制御利得回路網（６２）と、
マイクロプロセッサ制御利得回路網に結合されて、利得
を調整された同相信号及び異相信号の位相を差動的に調
整するマイクロプロセッサ制御移相回路網（６４）と、
マイクロプロセッサ制御移相回路網に結合されて、利得
及び位相を調整された同相信号及び異相信号を組み合わ
せるコンバイナ（６６）とを備えることを特徴とする装
置。
【００１８】〔実施態様５〕マイクロプロセッサ制御利
得回路網（６２）は、同相信号出力に結合されたゲート
を有する第１のトランジスタ（７４）と、異相信号出力
に結合されたゲートを有する第２のトランジスタ（７
２）と、前記トランジスタ（７２、７４）のドレインに
結合された電流センス増幅器（７３）と、マイクロプロ
セッサ（９０）と前記トランジスタ（７２、７４）の両
方に結合されたデジタル・アナログ変換器（８３）とを
含むことを特徴とする、実施態様４に記載の装置。
得回路網（６２）は、同相信号出力に結合されたゲート
を有する第１のトランジスタ（７４）と、異相信号出力
に結合されたゲートを有する第２のトランジスタ（７
２）と、前記トランジスタ（７２、７４）のドレインに
結合された電流センス増幅器（７３）と、マイクロプロ
セッサ（９０）と前記トランジスタ（７２、７４）の両
方に結合されたデジタル・アナログ変換器（８３）とを
含むことを特徴とする、実施態様４に記載の装置。
【００１９】〔実施態様６〕マイクロプロセッサ制御移
相回路網（６４）は、前記第１のトランジスタ（７４）
のドレインに結合された第１のバラクタ移相器（７６）
と、前記第２のトランジスタ（７２）のドレインに結合
された第２のバラクタ移相器（７８）と、マイクロプロ
セッサ（９０）と第１と第２のバラクタ（７６、７８）
に結合されたデジタル・アナログ変換器（８１）とを含
むことを特徴とする、実施態様４または実施態様５に記
載の装置。
相回路網（６４）は、前記第１のトランジスタ（７４）
のドレインに結合された第１のバラクタ移相器（７６）
と、前記第２のトランジスタ（７２）のドレインに結合
された第２のバラクタ移相器（７８）と、マイクロプロ
セッサ（９０）と第１と第２のバラクタ（７６、７８）
に結合されたデジタル・アナログ変換器（８１）とを含
むことを特徴とする、実施態様４または実施態様５に記
載の装置。
【００２０】〔実施態様７〕局部発振器信号の中間周波
数信号への漏洩を最小限に抑えるための方法であって、
局部発振器信号と無線周波数入力信号を組み合わせて、
ミクサ（５２）から同相及び異相信号を発生するステッ
プと、マイクロプロセッサ制御利得回路網（６２）にお
いて、同相及び異相信号の振幅を調整するステップと、
マイクロプロセッサ制御移相回路網（６４）において、
同相及び異相信号の位相を調整するステップと、コンバ
イナ（６６）において、位相及び振幅を調整された同相
及び異相信号を組み合わせるステップとを設けて成る方
法。
数信号への漏洩を最小限に抑えるための方法であって、
局部発振器信号と無線周波数入力信号を組み合わせて、
ミクサ（５２）から同相及び異相信号を発生するステッ
プと、マイクロプロセッサ制御利得回路網（６２）にお
いて、同相及び異相信号の振幅を調整するステップと、
マイクロプロセッサ制御移相回路網（６４）において、
同相及び異相信号の位相を調整するステップと、コンバ
イナ（６６）において、位相及び振幅を調整された同相
及び異相信号を組み合わせるステップとを設けて成る方
法。
【００２１】
【発明の効果】固定ＩＦ周波数で平衡不平衡変成器を利
用することにより、ミクサがＩＦ周波数に等しいＬＯ周
波数で平衡がとれる時、ミクサは他の全てのＬＯ周波数
についても平衡がとれることになる。従って、不完全な
ミクサの平衡によって生じる２次高調波歪みの生成は、
ミクサの全周波数範囲にわたって大幅に減少する。ＬＯ
ポートに平衡不平衡変成器を用いる既知のミクサ設計の
場合、平衡化は、周波数に依存することになる。この場
合、ＬＯフィードスルーがＩＦ周波数に等しいＬＯ周波
数でヌル化されたとしても、ミクサは、他のＬＯ周波数
で平衡がとれず、２次高調波歪みの生成は必ずしも最小
化されるとは限らない。また、本発明は、自動的にそれ
自体の校正及び調整を行ってＬＯ漏洩信号を減少させる
ので、既知の手動調整回路よりはるかに低コストで動作
する。
用することにより、ミクサがＩＦ周波数に等しいＬＯ周
波数で平衡がとれる時、ミクサは他の全てのＬＯ周波数
についても平衡がとれることになる。従って、不完全な
ミクサの平衡によって生じる２次高調波歪みの生成は、
ミクサの全周波数範囲にわたって大幅に減少する。ＬＯ
ポートに平衡不平衡変成器を用いる既知のミクサ設計の
場合、平衡化は、周波数に依存することになる。この場
合、ＬＯフィードスルーがＩＦ周波数に等しいＬＯ周波
数でヌル化されたとしても、ミクサは、他のＬＯ周波数
で平衡がとれず、２次高調波歪みの生成は必ずしも最小
化されるとは限らない。また、本発明は、自動的にそれ
自体の校正及び調整を行ってＬＯ漏洩信号を減少させる
ので、既知の手動調整回路よりはるかに低コストで動作
する。
【図１】既知の局所発振器・中間周波数ヌル化回路（先
行技術）のブロック図である。
行技術）のブロック図である。
【図２】本発明の望ましい実施例の機能ブロック図であ
る。
る。
【図３】本発明の望ましい実施例の回路図である。
【図４】本発明の望ましい実施例の動作を示す流れ図で
ある。
ある。
５０ 平衡化回路 ５２ 平衡化ミクサ ５３ ＲＦ入力ポート ５４ 平衡不平衡変成器 ５５ ＬＯ入力ポート ５８ ＩＦ結合線路 ５９ ＩＦ結合線路 ６２ 差動利得回路網 ６４ 差動移相回路網 ６６ ハイブリッドコンバイナ ７２ ＦＥＴ増幅器 ７３ 電流センス増幅器 ７４ ＦＥＴ増幅器 ７５ 増幅器 ７６ バラクタ移相器 ７７ 増幅器 ７８ バラクタ移相器 ７９ 増幅器 ８１ 位相ＤＡＣ ８２ 増幅器 ８３ 振幅ＤＡＣ ９０ マイクロプロセッサ
Claims (1)
- 【請求項１】無線周波数入力信号と局部発振器入力信号
を混合して中間周波数信号を発生する、平衡不平衡変成
器付きの平衡化ミクサを備えるスペクトル解析器におい
て、局部発振器信号の中間周波数信号への漏洩を最小限
に抑えるための回路であって、 平衡不平衡変成器に結合されて、それぞれ、同相信号及
び異相信号を伝送する同相信号線路及び異相信号線路
と、 同相信号線路及び異相信号線路に結合されて、同相信号
及び異相信号の振幅を調整する差動利得回路網と、 差動利得回路網に結合されて、振幅を調整された同相及
び異相信号を受信し、信号に移相を施す差動移相回路網
と、 差動移相回路網に結合されて、振幅及び位相を調整され
た同相及び異相信号を組み合わせるためのコンバイナ
と、 差動利得回路網及び差動移相回路網に結合されて、振幅
及び位相調整を決定し、制御するためのマイクロプロセ
ッサとを備えたことを特徴とする回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US781,564 | 1991-10-22 | ||
| US08/781,564 US5862466A (en) | 1997-01-09 | 1997-01-09 | Method and apparatus for automatically balancing a radio-frequency mixer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10253672A true JPH10253672A (ja) | 1998-09-25 |
Family
ID=25123163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10000539A Pending JPH10253672A (ja) | 1997-01-09 | 1998-01-05 | 無線周波数信号ミクサの自動平衡化回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5862466A (ja) |
| JP (1) | JPH10253672A (ja) |
| GB (1) | GB2323228B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2880955B2 (ja) * | 1996-07-11 | 1999-04-12 | 埼玉日本電気株式会社 | 携帯電話装置 |
| US6088581A (en) * | 1998-03-27 | 2000-07-11 | Motorola, Inc. | Method and apparatus for reducing amplitude modulated interference in a receiver |
| FR2794869B1 (fr) | 1999-06-09 | 2001-09-07 | Agence Spatiale Europeenne | Dispositif de generation et/ou de detection d'un signal radar |
| JP4343374B2 (ja) * | 2000-01-13 | 2009-10-14 | 株式会社アドバンテスト | シングルバランスミキサ |
| JP3707351B2 (ja) * | 2000-03-31 | 2005-10-19 | 株式会社村田製作所 | 高周波モジュール及びそれを用いた無線機器 |
| JP4287039B2 (ja) * | 2000-12-19 | 2009-07-01 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP3775266B2 (ja) * | 2001-03-08 | 2006-05-17 | 株式会社村田製作所 | ミキサ及びそれを用いたコンバータ |
| US7031687B2 (en) * | 2001-04-18 | 2006-04-18 | Nokia Corporation | Balanced circuit arrangement and method for linearizing such an arrangement |
| US6839551B1 (en) * | 2001-05-21 | 2005-01-04 | National Semiconductor Corporation | Radio frequency mixer and method of operation |
| US6970689B2 (en) * | 2002-02-15 | 2005-11-29 | Broadcom Corporation | Programmable mixer for reducing local oscillator feedthrough and radio applications thereof |
| US7130604B1 (en) | 2002-06-06 | 2006-10-31 | National Semiconductor Corporation | Harmonic rejection mixer and method of operation |
| US7027793B2 (en) * | 2002-11-15 | 2006-04-11 | Qualcomm Incorporated | Direct conversion with variable amplitude LO signals |
| GB2400992B (en) | 2003-04-22 | 2006-04-12 | Zarlink Semiconductor Ltd | Mixer circuit offset compensation |
| SE0301824D0 (sv) * | 2003-06-24 | 2003-06-24 | Infineon Technologies Ag | Adjacent channel rejection device, receiving apparatus and method of operating a receiving apparatus |
| US7443924B2 (en) * | 2003-09-30 | 2008-10-28 | Viasat, Inc. | Residual carrier and side band processing system and method |
| US7336940B2 (en) * | 2003-11-07 | 2008-02-26 | Andrew Corporation | Frequency conversion techniques using antiphase mixing |
| KR101553007B1 (ko) | 2009-05-27 | 2015-09-15 | 한화테크윈 주식회사 | 송신 누설 신호 제거 장치 및 방법 |
| US8744385B2 (en) * | 2009-09-01 | 2014-06-03 | Provigent Ltd | Efficient reduction of local oscillator leakage |
| EP2458729A1 (en) | 2010-11-30 | 2012-05-30 | Nxp B.V. | A Gilbert mixer including decoupling means |
| US11843361B2 (en) | 2021-01-15 | 2023-12-12 | International Business Machines Corporation | LO leakage suppression in frequency conversion circuits |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2032737A (en) * | 1978-10-24 | 1980-05-08 | Standard Telephones Cables Ltd | Radio receiver for tone modulated signals |
| JPS60132430A (ja) * | 1983-12-21 | 1985-07-15 | Toshiba Corp | 妨害波除去装置 |
| JPS61171207A (ja) * | 1985-01-25 | 1986-08-01 | Nec Corp | 受信機 |
| US4864638A (en) * | 1986-04-14 | 1989-09-05 | Canadian Patents & Development Ltd. | FM receivers using three-terminal negative admittance networks or two and three-terminal negative admittance networks |
| CA1320535C (en) * | 1988-02-29 | 1993-07-20 | Kazuzi Watanabe | Interference cancellation circuit |
| GB2236225A (en) * | 1989-09-23 | 1991-03-27 | Emi Plc Thorn | Superhetorodyne circuit |
| TW228043B (ja) * | 1992-06-26 | 1994-08-11 | Philips Electronics Nv | |
| TW263640B (ja) * | 1992-06-26 | 1995-11-21 | Philips Electronics Nv | |
| US5481389A (en) * | 1992-10-09 | 1996-01-02 | Scientific-Atlanta, Inc. | Postdistortion circuit for reducing distortion in an optical communications system |
| US5302914A (en) * | 1992-10-20 | 1994-04-12 | At&T Bell Laboratories | Method and apparatus for reducing the peak-to-average power in multi-carrier RF communication systems |
| US5548838A (en) * | 1994-07-07 | 1996-08-20 | American Nucleonics Corporation | Interference cancellation system employing a polar vector modulator |
| US5724653A (en) * | 1994-12-20 | 1998-03-03 | Lucent Technologies Inc. | Radio receiver with DC offset correction circuit |
| GB2296613A (en) * | 1994-12-21 | 1996-07-03 | Univ Bristol | Image-reject mixers |
-
1997
- 1997-01-09 US US08/781,564 patent/US5862466A/en not_active Expired - Fee Related
-
1998
- 1998-01-05 JP JP10000539A patent/JPH10253672A/ja active Pending
- 1998-01-07 GB GB9800293A patent/GB2323228B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5862466A (en) | 1999-01-19 |
| GB2323228A (en) | 1998-09-16 |
| GB9800293D0 (en) | 1998-03-04 |
| GB2323228B (en) | 2000-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10253672A (ja) | 無線周波数信号ミクサの自動平衡化回路 | |
| US7280805B2 (en) | LO leakage and sideband image calibration system and method | |
| US8676145B2 (en) | Mixer circuits for second order intercept point calibration | |
| US8060038B2 (en) | Radio transmitter using Cartesian loop | |
| KR100519876B1 (ko) | 2차 혼변조 왜곡을 제거하기 위한 직접 변환용 믹서 회로및 이를 이용한 직접 변환 송수신기 | |
| US6763227B2 (en) | Systems and methods for modulator calibration | |
| US8019312B2 (en) | DC offset calibration for a radio transceiver mixer | |
| US7254379B2 (en) | RF receiver mismatch calibration system and method | |
| US7643600B2 (en) | Techniques for performing gain and phase correction in a complex radio frequency receiver | |
| KR100387249B1 (ko) | 영상제거믹서 | |
| US7532874B2 (en) | Offset balancer, method of balancing an offset and a wireless receiver employing the balancer and the method | |
| US20070030063A1 (en) | Amplifier circuit | |
| US20070092021A1 (en) | Quadrature modulator and vector correction method | |
| JP2006503450A (ja) | 歪み削減較正回路 | |
| JP4159780B2 (ja) | 無線トランシーバの応答試験 | |
| EP1478097A1 (en) | Direct conversion receiver comprising DC offset reducing system and transmitter | |
| US6728527B2 (en) | Double up-conversion modulator | |
| US7266357B2 (en) | Reduced local oscillator feedthrough quadrature image reject mixer | |
| JPH1168864A (ja) | 二重平衡変調器及び四相移相変調器並びにデジタル通信機 | |
| DK151999B (da) | Fremgangsmaade og kobling til kompensation af ulineariteter i overfoeringsled i et radiokaedeoverfoeringsanlaeg | |
| EP4131788B1 (en) | Self-contained in-phase and quadrature (iq) image rejection calibration on heterodyne transceivers in millimeter-wave phase array system | |
| CN114826845B (zh) | Iq不平衡估计方法、装置及相关设备 | |
| EP3917006A1 (en) | Mixer | |
| US20240106469A1 (en) | Spurious emissions detection and calibration using envelope detector | |
| Reine | Gain, LO, and Phase Compensation in a Single Sideband Transmitter Using the AD9788 TxDAC and ADL5372 Quadrature Modulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080502 |