JPH10247772A - 導体配線パターンの形成方法 - Google Patents

導体配線パターンの形成方法

Info

Publication number
JPH10247772A
JPH10247772A JP9049527A JP4952797A JPH10247772A JP H10247772 A JPH10247772 A JP H10247772A JP 9049527 A JP9049527 A JP 9049527A JP 4952797 A JP4952797 A JP 4952797A JP H10247772 A JPH10247772 A JP H10247772A
Authority
JP
Japan
Prior art keywords
wiring pattern
conductor wiring
pattern
resist
silica particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9049527A
Other languages
English (en)
Other versions
JP2836616B2 (ja
Inventor
Naonori Orito
直典 下戸
Koji Matsui
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9049527A priority Critical patent/JP2836616B2/ja
Priority to US09/033,356 priority patent/US6150074A/en
Publication of JPH10247772A publication Critical patent/JPH10247772A/ja
Application granted granted Critical
Publication of JP2836616B2 publication Critical patent/JP2836616B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 断線やショート不良がなく、大面積でも歩留
まり良く微細かつ高精度な平坦性のある導体配線パター
ンを得る。 【解決手段】 支持基板１上に配線パターンを形成すべ
き部分を凹部２とし、その他の部分をシリカ粒子含有レ
ジスト３で被着する。このレジスト３の表面をエッチン
グしてシリカ粒子層４を形成し、その上に金属膜５を形
成する。選択エッチングにより金属膜５をエッチングし
て、導体配線パターン６を得る。この配線パターン６と
シリカ粒子含有レジスト３との膜厚を一致させることに
より、配線段差のない平坦化構造が、微細かつ精度良く
実現できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は導体配線パターンの
形成方法に関し、特に半導体素子等の電子部品を搭載す
る実装基板の導体配線パターンの形成方法に関するもの
である。
【０００２】
【従来の技術】従来の半導体素子を搭載する実装基板の
導体配線パターンの形成方法としては、支持基材に銅泊
を貼り付けた後、レジストパターンを形成しエッチング
する方法（サブトラックティブ法）や、スパッタリング
法、蒸着法等のドライプロセス、あるいは無電解メッキ
法等のウェットプロセスにより下地金属膜を支持基板上
に形成した後、レジストパターンを形成し必要な部分の
みに電解メッキ法で金属を析出させ、最後に下地金属を
エッチングする方法（セミアディティブ法）等が良く知
られている。
【０００３】しかしながら、いずれの方法により形成さ
れた導体配線パターンも支持基板より突出しているた
め、その上に絶縁層を形成し、更に導体配線パターンを
形成して多層配線構造を形成する場合、上下導体の絶縁
信頼性確保のために、絶縁層を薄くすることや配線段差
をなくした平坦化構造を実現することが困難である。
【０００４】上記問題点を解決するために、支持基板表
面に直接レジストパターンを形成し必要な部分のみに無
電解メッキ法で金属を析出させて導体配線パターンを形
成する方法（アディティブ法）がある。本方式を用いれ
ば、導体配線パターンの膜厚とレジストパターンの膜厚
を揃えることが比較的容易なため、配線段差のない平坦
化構造を実現でき、絶縁層を薄くする要求にも応えるこ
とができる。
【０００５】しかしながら、支持基板上に触媒を吸着さ
せた後にレジストのパターン形成を行っているため、レ
ジストの現像工程において触媒が除去されてしまいメッ
キの不析出による断線、あるいは支持基板との密着性低
下を引き起こす問題点がある。また、導体配線パターン
を形成しない部分にも触媒が残ることになるので、金属
イオンのマイグレーションが起こりやすく絶縁信頼性が
低下する問題点がある。これ等傾向は高密度微細配線形
成において特に顕著となる。
【０００６】一方、レジストパターン形成を行った後に
触媒処理を行う方法もあるが、この方法ではレジストパ
ターン上にも触媒が吸着してしまうので無電解メッキを
施すとブリッジを引き起こしショート不良となってしま
う問題点があり、やはり高密度微細配線形成には不向き
なプロセスと言える。
【０００７】上記アディティブ法における問題点を解決
する方法として、例えば特開昭６３−２８９９８８号公
報で開示されている様に、支持基板上に予め導体配線パ
ターンとなるべき部分が凹となる様に成形した後、基板
全面に金属薄膜を形成し、金属薄膜を物理的な研削によ
って凹状溝のパターン部以外を除去し、最後に凹状溝の
パターン部に金属を厚付けメッキして導体配線パターン
を形成する方法が提案されている。
【０００８】すなわち、図４に示す如く、導体配線パタ
ーンとなるべき部分が凹部３２となる様に成形した支持
基板３１の全面に触媒３３が設けられ（図４（ａ），
（ｂ））、次いで無電解メッキ法により金属薄膜３５が
形成される（図４（ｃ））。ここで、金属薄膜３５を物
理的な研削により凹状溝のパターン部以外を除去してパ
ターン部３６´を形成し（図４（ｄ））、最後にこのパ
ターン部に金属を厚付けメッキして導体配線パターン３
６を形成する（図４（ｅ））。
【０００９】
【発明が解決しようとする課題】しかしながら、図４で
示した従来の導体配線パターンの形成方法では、物理的
な研削によって不要な金属薄膜を除去して導体配線パタ
ーンを形成しているので、例えばサンドペーパ，バフ等
の研削に用いる研磨剤の粒径の不均一から、本来残すべ
き凹状溝のパターン部に傷を付けてしまい、結果として
パターンの断線を引き起こしてしまう問題点がある。
【００１０】研磨剤の粒径を小さくすれば傷による断線
不良はある程度改善されるが、一方で研磨力が落ちるた
め微細かつ高密度配線なパターンを形成する時には研磨
残りが出てしまい、結果としてショート不良を引き起こ
す問題点が生じる。特に支持基板の大面積化により上述
した様な問題点がより顕著となりプロセスが極めて不安
定になるので、歩留まりが著しく低下してしまう。
【００１１】そこで断線やショート不良がなく、大面積
でも歩留まり良く微細かつ高密度な導体配線パターンを
形成することが課題である。更に、導体配線パターンの
形成方法は、配線段差がなく平坦性に優れ、かつ絶縁信
頼性に優れた多層配線構造も実現できる方法でなければ
ならない。
【００１２】
【課題を解決するための手段】上記の課題は、支持基板
上に導体配線となるべき部分が凹状となる様にシリカ粒
子含有レジストでパターン形成し、その表面をプラズマ
アッシング処理によりシリカ粒子含有レジスト上にシリ
カ粒子を露出させ、更にスパッタリング法，あるいは蒸
着法等のドライ工程により金属膜を形成した後、シリカ
粒子含有レジスト上に露出したシリカ粒子を除去して金
属膜をエッチングする工程を特徴とする導体配線パター
ンの形成方法により解決できる。
【００１３】特に上記導体配線パターンの形成方法にお
いて、シリカ粒子含有レジストとして粒径５μｍ以下の
シリカ粒子とフルオレン骨格を有するエポキシアクリレ
ートにより構成されるものを用いることにより、より微
細かつ高密度は導体配線パターンを形成することができ
る。
【００１４】更に上記金属膜として、Ｃｕ，Ｐｄ，ある
いは少なくともＣｕ層，Ｐｄ層を有する複数層により構
成されたものを用いることにより、シリカ粒子含有レジ
スト上に露出したシリカ粒子を除去して金属膜をエッチ
ングした後、無電解メッキ法により金属を厚付けするこ
とにより、任意の膜厚を有する導体配線パターンを形成
することもできる。
【００１５】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
【００１６】図１は本発明の一実施例の各製造工程順の
各断面図である。本例では、支持基板上に導体配線とな
るべき部分が凹状となる様にシリカ粒子含有レジストで
パターン形成し、その表面をプラズマアッシング処理に
よりシリカ含有レジスト上にシリカ粒子を露出させ、更
にスパッタリング法、あるいは蒸着法等のドライ工程に
より金属膜を形成した後、シリカ粒子含有レジスト上に
堆積したシリカ粒子を除去して金属膜をエッチングする
工程を特徴とする導体配線パターンの形成方法を示す。
【００１７】例えば、アルミナセラミック製の支持基板
１の表面に、導体配線となるべき部分２が凹となる様に
シリカ粒子含有レジスト３のパターンを形成する（図１
（ａ））。シリカ粒子含有レジスト３のパターン形成
は、旭化学工業（株）製感光性ポリイミドワニス（商品
名Ｇ−７６１３Ｎ）に粒径１０ｎｍの溶融シリカ粒子を
重量比でワニス１０に対し溶融シリカ１の割合で混入し
てなるコーティング剤を用いて、これを支持基板１上に
スピンコート法を用いて乾燥後に数μｍ程度の膜厚とな
る様に全面に塗布した後、８０℃で２０分の乾燥、６０
０ｍＪ／ｃｍ2 の露光、γ−ブチロラクトンを主成分と
する溶剤で現像した後、窒素中で３５０℃で１時間の加
熱硬化により行う。
【００１８】次いで、酸素ガスを用いたブラズマアッシ
ング処理を行いシリカ粒子含有レジスト３の表面を０．
１μｍから１μｍ程度エッチングすると、樹脂成分であ
るポリイミドはエッチングされていくが、含有している
シリカ粒子はエッチングされないために表面に残って露
出されていくので、シリカ粒子層４が形成される（図１
（ｂ））。
【００１９】次に、スパッタリング法、あるいは蒸着法
等のドライプロセスを用いて、膜厚数μｍ程度の例えば
アルミならなる金属膜５を形成する（図１（ｃ））。次
いで、金属膜５の表面を例えばスプレー水洗すると、シ
リカ粒子層４がシリカ粒子含有レジスト３上から除去さ
れるので、シリカ粒子層４に形成した金属膜５のみがエ
ッチングされ、導体配線パターン６が形成される（図１
（ｄ））。
【００２０】本発明の導体配線パターンの形成方法を用
いると、導体配線パターン６の膜厚とシリカ粒子含有レ
ジスト３との膜厚を一致させることにより配線段差のな
い平坦化構造を実現できるので、図１（ｅ）に示す様に
層間絶縁膜７とヴィアホール８を形成した後、上述した
本発明の導体配線パターンの形成方法を繰り返し導体配
線パターン９とシリカ含有レジスト１０を形成すること
により、平坦化構造に優れ、かつ層間絶縁膜７の膜厚を
薄くしても絶縁信頼性に優れた多層配線構造１００を得
ることができる。
【００２１】支持基板１の材質は特に限定されず、例え
ばＳｉウエハ，ガラス基板，プリント基板の他、金属板
や金属配線を有する基板上に絶縁膜を形成したもの、あ
るいはポリイミド等のフィルム形状のものでも良い。
【００２２】更に、シリカ粒子含有レジスト３のパター
ン形成に用いるコーティング剤としては樹脂成分に特に
限定はなく、例えば東京応化工業（株）製フォトレジス
ト（商品名ＯＦＰＲ８６００）等のワニス状レジストに
シリカ粒子を混入したものを用いれば、上述した実施例
と同様に導体配線パターン６を形成することができる。
【００２３】このうち特に、シリカ粒子含有レジストと
して粒径５μｍ以下、望ましくは１μｍ以下のシリカ粒
子とフルオレン骨格を有するエポキシアクリレートによ
り構成されるものを用いることにより、更に微細かつ高
密度で絶縁信頼性のある導体配線パターンを大面積でも
歩留まり良く形成することができる。これはフルオレン
骨格を有するエポキシアクリレートは、極めて解像度に
優れるほか、耐熱性，耐湿性，耐薬品性にも優れるので
絶縁信頼性にも優れているからである。
【００２４】また、シリカ粒子の粒径が５μｍ以下であ
ることが望ましいのは、粒径がこれ以上大きいと解像度
が低下することや、プラズマアッシング処理によるシリ
カ粒子含有レジストのエッチング量を多くしなければな
らず生産性が低下するからである。
【００２５】図２は本発明の他の実施例の製造工程順の
各断面図である。本例では、図１で説明した実施例の導
体配線パターンの形成方法において、シリカ粒子含有レ
ジストとして粒径５μｍ以下のシリカ粒子とフルオレン
骨格を有するエポキシアクリレートにより構成されるも
のを用いた導体配線パターンの形成方法を示す。
【００２６】ガラス製の支持基板１１の表面に、導体配
線となるべき部分１２が凹となる様に、粒径１０ｎｍの
溶融シリカ粒子とフルオレン骨格を有するエポキシアク
リレートにより構成されるコーティング剤を用いて、ス
ピンコート法により乾燥後に１．２μｍの膜厚となる様
に塗布した後、７５℃で１０分の乾燥、１００ｍＪ／ｃ
ｍ2 の露光、１％炭酸ソーダで水溶液現像した後、１５
０℃で１時間の加熱硬化を行い、シリカ粒子含有レジス
ト１３のパターンを形成する（図２（ａ））。
【００２７】次いで、図１でも説明した様に、酸素ガス
を用いたプラズマアッシング処理によりシリカ粒子含有
レジスト１３の表面を０．１μｍ程度エッチングし、シ
リカ粒子層１４を形成する（図２（ｂ））。次にスパッ
タリング法により、膜厚１μｍの金属膜１５を形成し
（図２（ｃ））、スプレー水洗により金属膜１５をエッ
チングして導体配線パターン１６を得る（図２
（ｄ））。
【００２８】必要ならば、図１でも説明した様に、層間
絶縁膜１７とヴィアホール１８を形成した後に、本発明
の導体配線の形成方法を繰り返し導体配線パターン１９
とシリカ粒子含有レジスト２０を形成することにより、
平坦化構造に優れ、かつ絶縁信頼性にも非常に優れた多
層配線構造２００を得ることができる（図２（ｅ））。
【００２９】上述した本発明の導体配線パターンの形成
方法を用いて、３００ｍｍ角のガラス基板上に膜厚１μ
ｍのアルミ配線の解像度テストパターンを形成したとこ
ろ、ライン幅／スペースが最小０．８μｍ／０．８μｍ
までのパターンを形成することができた。
【００３０】これに対して、シリカ粒子を含有していな
いレジストを用いてアルミ配線を形成すべき部分が凹と
なる様にパターンを形成した後、図４で示した様な従来
技術によりパターン形成を行ったところ、様々な研磨剤
粒径のベルトサンダーやバフを用いてもライン幅／スペ
ースで１００μｍ／１００μｍが形成できるにすぎなか
った。
【００３１】図３は本発明の更に他の実施例の製造工程
順の各断面図である。本例では、ドライ工程により形成
される金属膜が、Ｃｕ，Ｐｄ，あるいは少なくともＣｕ
層，Ｐｄ層を有する複数層により構成されたものであ
り、シリカ粒子含有レジスト上に露出したシリカ粒子を
除去して金属膜をエッチングした後、無電解メッキ法に
より金属を厚付けすることを特徴とする導体配線パター
ンの形成方法を示す。
【００３２】ＦＲ−４エポキシプリント基板からなる支
持基板２１の表面に、導体配線となるべき部分２２が凹
となる様に、粒径３０ｎｍの溶融シリカ粒子とフルオレ
ン骨格を有するエポキシアクリレートにより構成される
コーティング剤を用いて、カーテンコート法により乾燥
後に２０μｍの膜厚となる様に塗布する。その後、７５
℃で２０分の乾燥、４００ｍＪ／ｃｍ2 の露光、１％炭
酸ソーダ水溶液で現像した後、１５０℃で１時間の加熱
硬化を行って、シリカ粒子含有レジスト２３のパターン
を形成する（図３（ａ））。
【００３３】次いで、酸素ガスを用いたプラズマアッシ
ング処理によりシリカ粒子含有レジスト２３の表面を
０．１μｍ程度エッチングしてシリカ粒子層２４を形成
する（図３（ｂ））。更に、スパッタリング法により、
膜厚０．０５μｍのＣｒ層と膜厚０．０５μｍのＰｄ層
により構成される金属膜２５を形成し（図３（ｃ））、
スプレー水洗により金属膜２５をエッチングして導体配
線パターン２６´を得る（図３（ｄ））。
【００３４】更に、無電解メッキ法により例えばＣｕ等
の金属を厚付けすることにより、任意の膜厚の導体配線
パターンを形成することができるので、例えばメッキ厚
を２０μｍとすることにより平坦化構造を実現した任意
の膜厚を有する導体配線パターン２６を形成することが
できる（図３（ｅ））。
【００３５】必要ならば、層間絶縁膜２７とヴィアホー
ル２８を形成した後、上述の導体配線パターンの形成方
法を繰り返し、導体配線パターン２９とシリカ粒子含有
レジスト３０を形成することにより、平坦化構造に優
れ、かつ絶縁信頼性にも優れた多層配線構造３００を得
ることができる（図３（ｆ））。
【００３６】上述した本発明の導体配線パターンの形成
方法を用いて、３３０ｍｍ角のＦＲ−４エポキシプリン
ト基板上に膜厚２０μｍのＣｕ配線の解像度テストパタ
ーンを形成したところ、ライン幅／スペースが最小２０
μｍ／２０μｍまでのパターンを形成することができ
た。
【００３７】これに対して、シリカ粒子を含有していな
いレジストを用いてＣｕ配線を形成すべき部分が凹とな
る様にパターンを形成した後、図４で示した様な従来技
術によるパターン形成を行ったところ、様々な研磨剤粒
径のベルトサンダーやバフを用いてもライン幅／スペー
スで１５０μｍ／１５０μｍが形成できるにすぎなかっ
た。
【００３８】
【発明の効果】本発明の導体配線パターンの形成方法に
よれば、支持基板上に導体配線となるべき部分が凹状と
なる様にシリカ粒子含有レジストでパターン形成し、そ
の表面をプラズマアッシング処理によりシリカ粒子含有
レジスト上にシリカ粒子を露出させ、更にスパッタリン
グ法，あるいは蒸着法等のドライ工程により金属膜を形
成した後、シリカ粒子含有レジスト上に露出したシリカ
粒子を除去して金属膜をエッチングする工程からなるの
で、断線やショート不良がなく、微細かつ高密度な導体
配線パターンを大面積でも歩留まり良く形成することが
でき、更に配線段差がなく平坦性に優れ、かつ絶縁信頼
性に優れた多層配線構造も実現することができる。
【００３９】特に、シリカ粒子含有レジストとして粒径
５μｍ以下のシリカ粒子とフルオレン骨格を有するエポ
キシアクリレートにより構成されるものを用いることに
より、更に微細かつ高密度な導体配線パターンを形成す
ることができる。
【００４０】更に、ドライ工程により形成される金属膜
として、Ｃｕ，Ｐｄ，あるいは少なくともＣｕ層，Ｐｄ
層を有する複数層により構成されたものを用いることに
より、シリカ粒子含有レジスト上に露出したシリカ粒子
を除去して金属膜をエッチングした後、無電解メッキ法
により金属を厚付けすることにより、任意の膜厚の導体
配線パターンを形成することもできる。
【図面の簡単な説明】
【図１】本発明の一実施例の製造工程順の断面図であ
る。
【図２】本発明の他の実施例の製造工程順の断面図であ
る。
【図３】本発明の更に他の実施例の製造工程順の断面図
である。
【図４】従来の導体配線パターンの形成方法の一例を示
す製造工程順の断面図である。
【符号の説明】
１，１１，２１ 支持基板 ２，１２，２２ 凹部 ３，１０，１３， ２０，２３，３０ シリカ粒子含有レジスト ４，１４，２４ シリカ粒子 ５，１５，２５ 金属膜 ６，９，１６，１９， ２６，２６´，２９ 配線パターン ７，１７，２７ 層間絶縁膜 ８，１８，２８ ヴィアホール １００，２００，３００ 多層配線構造

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 支持基板の一主表面上に導体配線となる
    べき部分が凹状となるようにシリカ粒子含有レジストを
    使用してパターニング処理する工程と、このパターンニ
    ング処理後の表面をプラズマアッシング処理により前記
    シリカ粒子含有レジスト上にシリカ粒子を露出せしめる
    露出工程と、この露出工程後の表面に金属膜を被着形成
    する工程と、前記露出工程で露出したシリカ粒子を除去
    することによりその上の前記金属膜を除去する除去工程
    とを含むことを特徴とする導体配線パターンの形成方
    法。
  2. 【請求項２】 前記シリカ粒子含有レジストが、粒子５
    μｍ以下のシリカ粒子とフレオン骨格を有するエポキシ
    アクリレートにより構成されていることを特徴とする請
    求項１記載の導体配線パターンの形成方法。
  3. 【請求項３】 前記金属膜は、Ｃｕ，Ｐｄ，または少な
    くともＣｕ層、Ｐｄ層を有する複数層により構成されて
    おり、前記除去工程の後に無電解メッキ法により更に金
    属膜を厚付けする工程を含むことを特徴とする請求項１
    または２記載の導体配線パターンの形成方法。
JP9049527A 1997-03-05 1997-03-05 導体配線パターンの形成方法 Expired - Lifetime JP2836616B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9049527A JP2836616B2 (ja) 1997-03-05 1997-03-05 導体配線パターンの形成方法
US09/033,356 US6150074A (en) 1997-03-05 1998-03-02 Method of forming electrically conductive wiring pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9049527A JP2836616B2 (ja) 1997-03-05 1997-03-05 導体配線パターンの形成方法

Publications (2)

Publication Number Publication Date
JPH10247772A true JPH10247772A (ja) 1998-09-14
JP2836616B2 JP2836616B2 (ja) 1998-12-14

Family

ID=12833630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9049527A Expired - Lifetime JP2836616B2 (ja) 1997-03-05 1997-03-05 導体配線パターンの形成方法

Country Status (2)

Country Link
US (1) US6150074A (ja)
JP (1) JP2836616B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444403B1 (en) 1999-05-20 2002-09-03 Nec Corporation Resin laminated wiring sheet, wiring structure using the same, and production method thereof
KR100487812B1 (ko) * 2002-06-26 2005-05-06 엘지전자 주식회사 인쇄회로기판의 미세회로패턴 제조방법
JP2005191526A (ja) * 2003-08-26 2005-07-14 Sony Internatl Europ Gmbh 有機材料又は有機材料と無機材料を組み合わせた材料をパターニングする方法
JP2009038409A (ja) * 2000-10-18 2009-02-19 Nec Corp 半導体パッケージの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI336022B (en) * 2004-10-29 2011-01-11 Altus Technology Inc Digital still camera lens module
US7842223B2 (en) * 2004-12-22 2010-11-30 Nordson Corporation Plasma process for removing excess molding material from a substrate
US20110244263A1 (en) * 2010-04-02 2011-10-06 Peicheng Ku Patterning using electrolysis
US11510320B2 (en) 2016-12-02 2022-11-22 Ulvac, Inc. Method of processing wiring substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4732838A (en) * 1985-12-31 1988-03-22 General Electric Company Method of forming a patterned glass layer over the surface of a substrate
JPS63289988A (ja) * 1987-05-22 1988-11-28 Seiko Epson Corp プリント配線板の製造方法
US5173392A (en) * 1989-08-28 1992-12-22 International Business Machines, Corp. Forming a pattern on a substrate
JP2818321B2 (ja) * 1990-06-11 1998-10-30 富士写真フイルム株式会社 基板上に金属パターンを形成する方法及び薄膜磁気ヘッドの製造方法
JP3332456B2 (ja) * 1992-03-24 2002-10-07 株式会社東芝 半導体装置の製造方法及び半導体装置
KR0155877B1 (ko) * 1995-09-12 1998-12-15 이대원 다층 회로기판 및 그 제조방법
US5648125A (en) * 1995-11-16 1997-07-15 Cane; Frank N. Electroless plating process for the manufacture of printed circuit boards
US5714247A (en) * 1996-06-14 1998-02-03 Industrial Technology Research Institute Reflective surface for LCD and method for forming it
TW339313B (en) * 1996-08-07 1998-09-01 Teijin Ltd Photoresist layer supporting polyester flm and photoresist film laminate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444403B1 (en) 1999-05-20 2002-09-03 Nec Corporation Resin laminated wiring sheet, wiring structure using the same, and production method thereof
JP2009038409A (ja) * 2000-10-18 2009-02-19 Nec Corp 半導体パッケージの製造方法
KR100487812B1 (ko) * 2002-06-26 2005-05-06 엘지전자 주식회사 인쇄회로기판의 미세회로패턴 제조방법
JP2005191526A (ja) * 2003-08-26 2005-07-14 Sony Internatl Europ Gmbh 有機材料又は有機材料と無機材料を組み合わせた材料をパターニングする方法
JP4557285B2 (ja) * 2003-08-26 2010-10-06 ソニー ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 有機材料又は有機材料と無機材料を組み合わせた材料をパターニングする方法

Also Published As

Publication number Publication date
JP2836616B2 (ja) 1998-12-14
US6150074A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
JP3459381B2 (ja) チップキャリヤ基板
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
EP0459665B1 (en) Manufacturing method for a multilayer wiring board
US5916453A (en) Methods of planarizing structures on wafers and substrates by polishing
JPH06505833A (ja) マルチチップモジュールおよび平坦化パターン化表面を有する集積回路基板
JPH0226392B2 (ja)
JP3229286B2 (ja) プリント回路基板の製造方法
JPS61182245A (ja) 複数の半導体集積回路を接続する薄膜状の相互接続信号面を形成する方法及び素子
JP2836616B2 (ja) 導体配線パターンの形成方法
JP2777020B2 (ja) 配線層の平坦化方法
US5661341A (en) Method of manufacturing a composite structure for use in electronic devices and structure, manufactured by said method
JPH11238970A (ja) 多層プリント基板および多層プリント基板の製造方法
JPH07235768A (ja) 薄膜多層配線基板の製造方法
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JPH08250857A (ja) 多層配線基板の製造方法
JPH06283864A (ja) 多層配線構造の形成方法
JPH06204645A (ja) セラミックス回路基板の製造方法
JP3215542B2 (ja) 多層薄膜配線基板の製造方法
JP2849163B2 (ja) 電子回路基板の製造方法
JPH06112199A (ja) 配線基板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
Krongelb et al. 11 Electrochemical processes in the fabrication of multichip modules
JPH07235774A (ja) 絶縁膜の形成方法
JPH02234493A (ja) 多層基板およびその製造方法
JPH10335786A (ja) 高密度プリント配線基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111009

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 15

EXPY Cancellation because of completion of term