JPH10240674A - ベースボード及びそれに装着されるｃｐｕユニット - Google Patents
ベースボード及びそれに装着されるｃｐｕユニットInfo
- Publication number
- JPH10240674A JPH10240674A JP3950897A JP3950897A JPH10240674A JP H10240674 A JPH10240674 A JP H10240674A JP 3950897 A JP3950897 A JP 3950897A JP 3950897 A JP3950897 A JP 3950897A JP H10240674 A JPH10240674 A JP H10240674A
- Authority
- JP
- Japan
- Prior art keywords
- slot
- unit
- signal
- base board
- cpu unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 使用状況によらずに、スロットに装着された
ユニットを特定することができるようにする。 【解決手段】 互いを認識する認識符号をそれぞれ有し
て複数個設けられたスロット10b にＣＰＵユニット30を
含む複数種のユニットが装着脱離され得るベースボード
10において、ＣＰＵユニット30が装着されることによっ
て信号値が装着認識値に変化するスロット側識別信号を
付与したスロット10b が設けられた構成にしてある。
ユニットを特定することができるようにする。 【解決手段】 互いを認識する認識符号をそれぞれ有し
て複数個設けられたスロット10b にＣＰＵユニット30を
含む複数種のユニットが装着脱離され得るベースボード
10において、ＣＰＵユニット30が装着されることによっ
て信号値が装着認識値に変化するスロット側識別信号を
付与したスロット10b が設けられた構成にしてある。
Description
【０００１】
【産業上の利用分野】本発明は、プログラマブルコント
ローラ等の産業機器に組み込まれるベースボードに関す
るものである。
ローラ等の産業機器に組み込まれるベースボードに関す
るものである。
【０００２】
【従来の技術】従来、この種のベースボードA として、
図４に示すものが存在する。このものは、互いを認識す
る認識符号「スロット０」乃至「スロットｎ」をそれぞ
れ有して複数個設けられたスロットA1に、ＣＰＵユニッ
トB 、Ｉ／ＯユニットC 等の複数種のユニットが装着脱
離され得るものである。また、このベースボードA に
は、スロットA1とは異なるスロットA2に電源ユニットD
が装着される。
図４に示すものが存在する。このものは、互いを認識す
る認識符号「スロット０」乃至「スロットｎ」をそれぞ
れ有して複数個設けられたスロットA1に、ＣＰＵユニッ
トB 、Ｉ／ＯユニットC 等の複数種のユニットが装着脱
離され得るものである。また、このベースボードA に
は、スロットA1とは異なるスロットA2に電源ユニットD
が装着される。
【０００３】詳しくは、図４(a) に示すように、本ベー
スボードA のスロットA1にＣＰＵユニットB が装着され
て、基本ボードとして使用される場合、ＣＰＵユニット
B は、そのＣＰＵユニットB に設けられたＣＰＵから出
力された指定信号により指定されたベースボード、つま
り基本ボードとしての本ベースボードA 又は基本ベース
ボードに増設された増設ボードの指定された認識符号
「スロット１」乃至「スロットｎ」を有するスロットに
装着されたＩ／ＯユニットC を介して、データが入出力
される。
スボードA のスロットA1にＣＰＵユニットB が装着され
て、基本ボードとして使用される場合、ＣＰＵユニット
B は、そのＣＰＵユニットB に設けられたＣＰＵから出
力された指定信号により指定されたベースボード、つま
り基本ボードとしての本ベースボードA 又は基本ベース
ボードに増設された増設ボードの指定された認識符号
「スロット１」乃至「スロットｎ」を有するスロットに
装着されたＩ／ＯユニットC を介して、データが入出力
される。
【０００４】また、同図(b) に示すように、本ベースボ
ードA のスロットA1にＣＰＵユニットB が装着されず
に、増設ボードとして使用される場合、基本ベースボー
ドとして使用された他のベースボードに装着されたＣＰ
ＵユニットB は、そのＣＰＵが本ベースボード10の認識
符号「スロット０」乃至「スロットｎ」を指定する指定
信号を出力したとき、その指定された認識符号「スロッ
ト０」乃至「スロットｎ」を有するスロットA1に装着さ
れたＩ／ＯユニットC を介して、データが入出力され
る。
ードA のスロットA1にＣＰＵユニットB が装着されず
に、増設ボードとして使用される場合、基本ベースボー
ドとして使用された他のベースボードに装着されたＣＰ
ＵユニットB は、そのＣＰＵが本ベースボード10の認識
符号「スロット０」乃至「スロットｎ」を指定する指定
信号を出力したとき、その指定された認識符号「スロッ
ト０」乃至「スロットｎ」を有するスロットA1に装着さ
れたＩ／ＯユニットC を介して、データが入出力され
る。
【０００５】
【発明が解決しようとする課題】上記した従来のベース
ボードにあっては、ＣＰＵユニットB が装着される基本
ボードとして使用された場合、ＣＰＵユニットB が装着
されるスロットA1は、図４(c) に示すようにＣＰＵユニ
ットB に隣接配置される電源ユニットD が大型化された
状態で使用されたときに、同図(a) に示すように電源ユ
ニットD が大型化されていないときに装着されるスロッ
トA1から２つずれたものとなって、ＣＰＵユニットB と
相対的位置関係が定まった状態で装着されたＩ／Ｏユニ
ットC 等の各ユニットの装着されるスロットA1までも２
つずつずれることとなり、電源ユニットD が大型化され
ていないときと電源ユニットが大型化されたときとで
は、Ｉ／ＯユニットC 等の各ユニットの装着されるスロ
ットA1の認識符号「スロット１」乃至「スロットｎ」が
異なる状態となる。このように、本ベースボード10の使
用状況によって、Ｉ／ＯユニットC 等の各ユニットの装
着されるスロットA1の認識符号「スロット１」乃至「ス
ロットｎ」が異なる状態となると、スロットA1に装着さ
れたＩ／ＯユニットC 等の各ユニットを、スロットA1に
付与した認識符号「スロット１」乃至「スロットｎ」で
は特定できなくなくなってしまう。
ボードにあっては、ＣＰＵユニットB が装着される基本
ボードとして使用された場合、ＣＰＵユニットB が装着
されるスロットA1は、図４(c) に示すようにＣＰＵユニ
ットB に隣接配置される電源ユニットD が大型化された
状態で使用されたときに、同図(a) に示すように電源ユ
ニットD が大型化されていないときに装着されるスロッ
トA1から２つずれたものとなって、ＣＰＵユニットB と
相対的位置関係が定まった状態で装着されたＩ／Ｏユニ
ットC 等の各ユニットの装着されるスロットA1までも２
つずつずれることとなり、電源ユニットD が大型化され
ていないときと電源ユニットが大型化されたときとで
は、Ｉ／ＯユニットC 等の各ユニットの装着されるスロ
ットA1の認識符号「スロット１」乃至「スロットｎ」が
異なる状態となる。このように、本ベースボード10の使
用状況によって、Ｉ／ＯユニットC 等の各ユニットの装
着されるスロットA1の認識符号「スロット１」乃至「ス
ロットｎ」が異なる状態となると、スロットA1に装着さ
れたＩ／ＯユニットC 等の各ユニットを、スロットA1に
付与した認識符号「スロット１」乃至「スロットｎ」で
は特定できなくなくなってしまう。
【０００６】また、同図(b) に示すように、ＣＰＵユニ
ットB が装着されない増設ボードとして使用された場
合、同図(a) に示すように同ＣＰＵユニットB 装着され
る基本ボードとして使用された場合にはＣＰＵユニット
B が装着されるスロットA1にまで、Ｉ／ＯユニットC が
装着されることとなって、増設ボードとして使用された
場合と基本ボードとして使用された場合とでは、Ｉ／Ｏ
ユニットC 等の各ユニットの装着されるスロットA1の認
識符号「スロット０」乃至「スロットｎ」が異なる状態
となる。このように、本ベースボード10の使用状況によ
って、Ｉ／ＯユニットC 等の各ユニットの装着されるス
ロットの認識符号「スロット０」乃至「スロットｎ」が
異なる状態となると、スロットA1に装着されたＩ／Ｏユ
ニットC 等の各ユニットを、スロットA1に付与した認識
符号「スロット０」乃至「スロットｎ」では特定できな
くなくなってしまう。
ットB が装着されない増設ボードとして使用された場
合、同図(a) に示すように同ＣＰＵユニットB 装着され
る基本ボードとして使用された場合にはＣＰＵユニット
B が装着されるスロットA1にまで、Ｉ／ＯユニットC が
装着されることとなって、増設ボードとして使用された
場合と基本ボードとして使用された場合とでは、Ｉ／Ｏ
ユニットC 等の各ユニットの装着されるスロットA1の認
識符号「スロット０」乃至「スロットｎ」が異なる状態
となる。このように、本ベースボード10の使用状況によ
って、Ｉ／ＯユニットC 等の各ユニットの装着されるス
ロットの認識符号「スロット０」乃至「スロットｎ」が
異なる状態となると、スロットA1に装着されたＩ／Ｏユ
ニットC 等の各ユニットを、スロットA1に付与した認識
符号「スロット０」乃至「スロットｎ」では特定できな
くなくなってしまう。
【０００７】本発明は、上記の点に着目してなされたも
ので、その目的とするところは、使用状況によらずに、
スロットに装着されたユニットを特定することができる
ベースボード及びそのベースボードに装着されるＣＰＵ
ユニットを提供することにある。
ので、その目的とするところは、使用状況によらずに、
スロットに装着されたユニットを特定することができる
ベースボード及びそのベースボードに装着されるＣＰＵ
ユニットを提供することにある。
【０００８】
【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載の発明は、互いを認識する認識符
号をそれぞれ有して複数個設けられたスロットにＣＰＵ
ユニットを含む複数種のユニットが装着脱離され得るベ
ースボードにおいて、前記ＣＰＵユニットが装着される
ことによって信号値が装着認識値に変化するスロット側
識別信号を付与した前記スロットが設けられた構成にし
てある。
ために、請求項１記載の発明は、互いを認識する認識符
号をそれぞれ有して複数個設けられたスロットにＣＰＵ
ユニットを含む複数種のユニットが装着脱離され得るベ
ースボードにおいて、前記ＣＰＵユニットが装着される
ことによって信号値が装着認識値に変化するスロット側
識別信号を付与した前記スロットが設けられた構成にし
てある。
【０００９】また、請求項２記載の発明は、請求項１記
載の発明において、前記装着認識値は、装着された前記
ＣＰＵユニットに付与されたＣＰＵユニット側識別信号
の信号値に基づいて形成されるようなした構成にしてあ
る。
載の発明において、前記装着認識値は、装着された前記
ＣＰＵユニットに付与されたＣＰＵユニット側識別信号
の信号値に基づいて形成されるようなした構成にしてあ
る。
【００１０】また、請求項３記載の発明は、請求項２記
載の発明において、前記装着認識値は、装着された前記
ＣＰＵユニットに付与されたＣＰＵユニット側識別信号
の信号値そのものから形成されるようなした構成にして
ある。
載の発明において、前記装着認識値は、装着された前記
ＣＰＵユニットに付与されたＣＰＵユニット側識別信号
の信号値そのものから形成されるようなした構成にして
ある。
【００１１】また、請求項４記載の発明は、請求項１乃
至３のいずれかに記載の発明において、前記スロットを
指定するために前記ＣＰＵユニットから出力された指定
信号及び前記スロット側識別信号に基づいて、前記認識
符号にそれぞれ対応する認識信号を演算する演算手段が
設けられた構成にしてある。
至３のいずれかに記載の発明において、前記スロットを
指定するために前記ＣＰＵユニットから出力された指定
信号及び前記スロット側識別信号に基づいて、前記認識
符号にそれぞれ対応する認識信号を演算する演算手段が
設けられた構成にしてある。
【００１２】また、請求項５記載の発明は、請求項１乃
至４のいずれかに記載の発明において、前記スロット側
識別信号に基づいて、前記スロットに装着されたＩ／Ｏ
ユニットを介して前記ＣＰＵユニットに入出力されるデ
ータの伝送方向を切り替えるデータ用切替手段、前記デ
ータの格納位置を示すアドレスの伝送方向を切り替える
アドレス用切替手段又は前記データの入出力を制御する
制御信号の伝送方向を切り替える制御信号用切替手段の
少なくとも１つが設けられた構成にしてある。
至４のいずれかに記載の発明において、前記スロット側
識別信号に基づいて、前記スロットに装着されたＩ／Ｏ
ユニットを介して前記ＣＰＵユニットに入出力されるデ
ータの伝送方向を切り替えるデータ用切替手段、前記デ
ータの格納位置を示すアドレスの伝送方向を切り替える
アドレス用切替手段又は前記データの入出力を制御する
制御信号の伝送方向を切り替える制御信号用切替手段の
少なくとも１つが設けられた構成にしてある。
【００１３】また、請求項６記載の発明は、互いを認識
する認識符号をそれぞれ有してスロットが複数個設けら
れたベースボードのそれらのスロットのいずれかに装着
脱離されるＣＰＵユニットにおいて、前記スロットに装
着されることによって、装着された前記スロットに予め
付与されたスロット側識別信号の信号値が装着認識値に
変化するためのＣＰＵユニット側識別信号が付与された
構成にしてある。
する認識符号をそれぞれ有してスロットが複数個設けら
れたベースボードのそれらのスロットのいずれかに装着
脱離されるＣＰＵユニットにおいて、前記スロットに装
着されることによって、装着された前記スロットに予め
付与されたスロット側識別信号の信号値が装着認識値に
変化するためのＣＰＵユニット側識別信号が付与された
構成にしてある。
【００１４】また、請求項７記載の発明は、請求項６記
載の発明において、前記装着認識値は、前記ＣＰＵユニ
ット側識別信号の信号値そのものから形成されるような
した構成にしてある。
載の発明において、前記装着認識値は、前記ＣＰＵユニ
ット側識別信号の信号値そのものから形成されるような
した構成にしてある。
【００１５】
【発明の実施の形態】本発明の一実施形態を図１乃至図
３に基づいて以下に説明する。このベースボード10は、
電源ユニット20を装着する電源スロット10a の他に、互
いを認識する認識符号「スロット０」乃至「スロット
７」をそれぞれ有してスロット10b が８個設けられてい
る。これらのスロットには、ＣＰＵユニット30、Ｉ／Ｏ
ユニット40等の複数種のユニットが装着脱離される。な
お、ＣＰＵユニット30は、Ｉ／Ｏユニット40を介して、
データが入出力される。
３に基づいて以下に説明する。このベースボード10は、
電源ユニット20を装着する電源スロット10a の他に、互
いを認識する認識符号「スロット０」乃至「スロット
７」をそれぞれ有してスロット10b が８個設けられてい
る。これらのスロットには、ＣＰＵユニット30、Ｉ／Ｏ
ユニット40等の複数種のユニットが装着脱離される。な
お、ＣＰＵユニット30は、Ｉ／Ｏユニット40を介して、
データが入出力される。
【００１６】このベースボード10の８個のスロット10b
の内、認識符号が「スロット０」のスロット10b には、
スロット側識別信号として「ＣＰＵ１」が付与された端
子10c が設けられ、認識符号が「スロット１」のスロッ
トには、スロット側識別信号として「ＣＰＵ１」及び
「ＣＰＵ２」がそれぞれ付与された２本の端子10d,10e
が設けられている。なお、前述した端子10c と端子10d
とは、互いに接続されている。これらの端子10c,10d,10
e は、いずれも抵抗r を介して接地されているので、ス
ロット側識別信号「ＣＰＵ１」及び「ＣＰＵ２」の信号
値がいずれも「Ｌ」となっている。
の内、認識符号が「スロット０」のスロット10b には、
スロット側識別信号として「ＣＰＵ１」が付与された端
子10c が設けられ、認識符号が「スロット１」のスロッ
トには、スロット側識別信号として「ＣＰＵ１」及び
「ＣＰＵ２」がそれぞれ付与された２本の端子10d,10e
が設けられている。なお、前述した端子10c と端子10d
とは、互いに接続されている。これらの端子10c,10d,10
e は、いずれも抵抗r を介して接地されているので、ス
ロット側識別信号「ＣＰＵ１」及び「ＣＰＵ２」の信号
値がいずれも「Ｌ」となっている。
【００１７】一方、このベースボード10に装着脱離され
るＣＰＵユニット30には、ＣＰＵユニット側識別信号と
して「ｃｐｕ１」及び「ｃｐｕ２」がそれぞれ付与され
た２本の端子30a,30b が設けられている。これらの端子
30a,30b は、いずれも抵抗rを介してＣＰＵ電源30c に
接続されているので、ＣＰＵ側識別信号「ｃｐｕ１」及
び「ｃｐｕ２」の信号値がいずれも「Ｈ」となってい
る。
るＣＰＵユニット30には、ＣＰＵユニット側識別信号と
して「ｃｐｕ１」及び「ｃｐｕ２」がそれぞれ付与され
た２本の端子30a,30b が設けられている。これらの端子
30a,30b は、いずれも抵抗rを介してＣＰＵ電源30c に
接続されているので、ＣＰＵ側識別信号「ｃｐｕ１」及
び「ｃｐｕ２」の信号値がいずれも「Ｈ」となってい
る。
【００１８】次に、このＣＰＵユニット30が認識符号
「スロット０」又は「スロット１」のスロット10b に装
着されたときのスロット側識別信号の変化について説明
する。ＣＰＵユニット30が認識符号「スロット０」のス
ロット10b に装着されたときには、ＣＰＵユニット30の
端子30a とスロット10b の端子10c とが接続されること
により、スロット側識別信号「ＣＰＵ１」の信号値
「Ｌ」が、ＣＰＵ側識別信号「ｃｐｕ１」の信号値
「Ｈ」に変化する。つまり、スロット側識別信号「ＣＰ
Ｕ１」は、ＣＰＵユニット30が装着されることによっ
て、その信号値が装着認識値「Ｈ」に変化したことな
る。また、ＣＰＵユニット30が認識符号「スロット１」
のスロット10b に装着されたときには、ＣＰＵユニット
30の端子30a,30b とスロット10b の端子10d,10e とがそ
れぞれ接続されることにより、スロット側識別信号「Ｃ
ＰＵ１」「ＣＰＵ２」の信号値「Ｌ」が、ＣＰＵ側識別
信号「ｃｐｕ１」「ｃｐｕ２」の信号値「Ｈ」にそれぞ
れ変化する。つまり、スロット側識別信号「ＣＰＵ１」
「ＣＰＵ２」は、ＣＰＵユニット30が装着されることに
よって、それらの信号値が装着認識値「Ｈ」にそれぞれ
変化したことなる。
「スロット０」又は「スロット１」のスロット10b に装
着されたときのスロット側識別信号の変化について説明
する。ＣＰＵユニット30が認識符号「スロット０」のス
ロット10b に装着されたときには、ＣＰＵユニット30の
端子30a とスロット10b の端子10c とが接続されること
により、スロット側識別信号「ＣＰＵ１」の信号値
「Ｌ」が、ＣＰＵ側識別信号「ｃｐｕ１」の信号値
「Ｈ」に変化する。つまり、スロット側識別信号「ＣＰ
Ｕ１」は、ＣＰＵユニット30が装着されることによっ
て、その信号値が装着認識値「Ｈ」に変化したことな
る。また、ＣＰＵユニット30が認識符号「スロット１」
のスロット10b に装着されたときには、ＣＰＵユニット
30の端子30a,30b とスロット10b の端子10d,10e とがそ
れぞれ接続されることにより、スロット側識別信号「Ｃ
ＰＵ１」「ＣＰＵ２」の信号値「Ｌ」が、ＣＰＵ側識別
信号「ｃｐｕ１」「ｃｐｕ２」の信号値「Ｈ」にそれぞ
れ変化する。つまり、スロット側識別信号「ＣＰＵ１」
「ＣＰＵ２」は、ＣＰＵユニット30が装着されることに
よって、それらの信号値が装着認識値「Ｈ」にそれぞれ
変化したことなる。
【００１９】従って、スロット側識別信号「ＣＰＵ１」
及びスロット側識別信号「ＣＰＵ２」の信号値が、前述
したように、装着認識値「Ｈ」に変化することにより、
本ベースボード10が基本ベースボードとして使用され
て、認識符号「スロット０」若しくは「スロット１」の
スロット10b のいずれにＣＰＵユニット30が装着された
か、又は本ベースボード10が増設ベースボードとして使
用されて、いずれのスロット10b にも装着されなかった
かを、表１に示すように判断できる。
及びスロット側識別信号「ＣＰＵ２」の信号値が、前述
したように、装着認識値「Ｈ」に変化することにより、
本ベースボード10が基本ベースボードとして使用され
て、認識符号「スロット０」若しくは「スロット１」の
スロット10b のいずれにＣＰＵユニット30が装着された
か、又は本ベースボード10が増設ベースボードとして使
用されて、いずれのスロット10b にも装着されなかった
かを、表１に示すように判断できる。
【００２０】
【表１】
【００２１】つまり、スロット側識別信号「ＣＰＵ１」
が装着認識値「Ｈ」に変化した場合は、基本ベースボー
ドと認知でき、スロット側識別信号「ＣＰＵ１」のみが
装着認識値「Ｈ」に変化したとき、認識符号「スロット
０」のスロット10b にＣＰＵユニット30が装着されたと
特定でき、スロット側識別信号「ＣＰＵ１」及び「ＣＰ
Ｕ２」のいずれもが装着認識値「Ｈ」に変化したとき、
認識符号「スロット１」のスロット10b にＣＰＵユニッ
ト30が装着されたと特定できる。
が装着認識値「Ｈ」に変化した場合は、基本ベースボー
ドと認知でき、スロット側識別信号「ＣＰＵ１」のみが
装着認識値「Ｈ」に変化したとき、認識符号「スロット
０」のスロット10b にＣＰＵユニット30が装着されたと
特定でき、スロット側識別信号「ＣＰＵ１」及び「ＣＰ
Ｕ２」のいずれもが装着認識値「Ｈ」に変化したとき、
認識符号「スロット１」のスロット10b にＣＰＵユニッ
ト30が装着されたと特定できる。
【００２２】次に、このベースボード10の内部回路につ
いて説明する。このベースボード10は、他のベースボー
ドとの接続に用いられる増設コネクタ10f が設けられ、
その増設コネクタ10f と各スロット10b との間が、第１
の制御バス10g 、第２の制御バス10h 、アドレスバス10
j 及びデータバス10k により接続されている。
いて説明する。このベースボード10は、他のベースボー
ドとの接続に用いられる増設コネクタ10f が設けられ、
その増設コネクタ10f と各スロット10b との間が、第１
の制御バス10g 、第２の制御バス10h 、アドレスバス10
j 及びデータバス10k により接続されている。
【００２３】第１の制御バス10g は、本ベースボード10
に接続された他のベースボード10のスロット10b も含め
てスロット10b を指定するために、ＣＰＵユニット30、
詳しくはそのＣＰＵユニット30に設けられたＣＰＵ（図
示せず）から出力された指定信号が伝送される。この指
定信号は、ＵＳ０乃至４の５ビットの信号値からなるも
ので、ＵＳ３及びＵＳ４の２ビットの信号値により、ベ
ースボード10が指定され、ＵＳ０乃至ＵＳ２の３ビット
の信号値により指定されたベースボード10内のそれぞれ
のスロット10b が指定される。詳しくは、ＵＳ３及びＵ
Ｓ４の信号値がいずれも「Ｌ」のときに、本ベースボー
ド10が指定される。つまり、本ベースボード10が、ＣＰ
Ｕユニット30の装着された基本ベースボードとなる。
に接続された他のベースボード10のスロット10b も含め
てスロット10b を指定するために、ＣＰＵユニット30、
詳しくはそのＣＰＵユニット30に設けられたＣＰＵ（図
示せず）から出力された指定信号が伝送される。この指
定信号は、ＵＳ０乃至４の５ビットの信号値からなるも
ので、ＵＳ３及びＵＳ４の２ビットの信号値により、ベ
ースボード10が指定され、ＵＳ０乃至ＵＳ２の３ビット
の信号値により指定されたベースボード10内のそれぞれ
のスロット10b が指定される。詳しくは、ＵＳ３及びＵ
Ｓ４の信号値がいずれも「Ｌ」のときに、本ベースボー
ド10が指定される。つまり、本ベースボード10が、ＣＰ
Ｕユニット30の装着された基本ベースボードとなる。
【００２４】この第１の制御バス10g には、ＵＳ３及び
ＵＳ４の２ビットの信号値がそれぞれ入力される第１及
び第２のＥｘ−ｏｒ回路Ex1,Ex2 の入力端子が接続され
ている。なお、これらの第１及び第２のＥｘ−ｏｒ回路
Ex1,Ex2 は、それらの出力端子が第１のインバータIn1
を介してデコーダDeの入力端子Ｇに接続されている。さ
らに、この第１のＥｘ−ｏｒ回路Ex1 は、その入力端子
が第２のインバータIn2 を介して識別符号「スロット
１」を有するスロット10b の端子10d に接続されるとと
もに、第２のＥｘ−ｏｒ回路Ex2 の入力端子は接地され
ている。また、この第１の制御バス10g は、加算器Acを
介して前述したデコーダDeに接続されている。この加算
器Acは、認識符号「スロット１」を有するスロット10b
の端子10d,10e にもそれぞれ接続されている。なお、詳
しくは後述するが、これらの加算器Ac及びデコーダDeに
より、演算手段ADが構成されている。
ＵＳ４の２ビットの信号値がそれぞれ入力される第１及
び第２のＥｘ−ｏｒ回路Ex1,Ex2 の入力端子が接続され
ている。なお、これらの第１及び第２のＥｘ−ｏｒ回路
Ex1,Ex2 は、それらの出力端子が第１のインバータIn1
を介してデコーダDeの入力端子Ｇに接続されている。さ
らに、この第１のＥｘ−ｏｒ回路Ex1 は、その入力端子
が第２のインバータIn2 を介して識別符号「スロット
１」を有するスロット10b の端子10d に接続されるとと
もに、第２のＥｘ−ｏｒ回路Ex2 の入力端子は接地され
ている。また、この第１の制御バス10g は、加算器Acを
介して前述したデコーダDeに接続されている。この加算
器Acは、認識符号「スロット１」を有するスロット10b
の端子10d,10e にもそれぞれ接続されている。なお、詳
しくは後述するが、これらの加算器Ac及びデコーダDeに
より、演算手段ADが構成されている。
【００２５】第２の制御バス10h は、データの入出力を
制御する制御信号が伝送されるものであって、その中間
には、第１のバッファ素子（制御信号用切替手段）Bu1
が接続されている。この第１のバッファ素子Bu1 は、そ
の端子Ｇが第３のＥｘ−ｏｒ回路Ex3 を介して第１及び
第２のインバータIn1,In2 の出力端子に接続されるとと
もに、その端子ＤＩＲが認識符号「スロット１」を有す
るスロット10b の端子に接続されている。なお、この第
１のバッファ素子Bu1 の動作については、詳しく後述す
る。
制御する制御信号が伝送されるものであって、その中間
には、第１のバッファ素子（制御信号用切替手段）Bu1
が接続されている。この第１のバッファ素子Bu1 は、そ
の端子Ｇが第３のＥｘ−ｏｒ回路Ex3 を介して第１及び
第２のインバータIn1,In2 の出力端子に接続されるとと
もに、その端子ＤＩＲが認識符号「スロット１」を有す
るスロット10b の端子に接続されている。なお、この第
１のバッファ素子Bu1 の動作については、詳しく後述す
る。
【００２６】アドレスバス10j は、ＣＰＵユニット30の
ＣＰＵに入出力されるデータの格納位置を示すアドレス
が伝送されるものであって、その中間には、第２のバッ
ファ素子（アドレス用切替手段）Bu2 が接続されてい
る。この第２のバッファ素子Bu2 は、その端子Ｇが第３
のＥｘ−ｏｒ回路Ex3 の出力端子に接続されるととも
に、その端子ＤＩＲが認識符号「スロット１」を有する
スロット10b の端子に接続されている。なお、この第２
のバッファ素子Bu2 の動作については、詳しく後述す
る。
ＣＰＵに入出力されるデータの格納位置を示すアドレス
が伝送されるものであって、その中間には、第２のバッ
ファ素子（アドレス用切替手段）Bu2 が接続されてい
る。この第２のバッファ素子Bu2 は、その端子Ｇが第３
のＥｘ−ｏｒ回路Ex3 の出力端子に接続されるととも
に、その端子ＤＩＲが認識符号「スロット１」を有する
スロット10b の端子に接続されている。なお、この第２
のバッファ素子Bu2 の動作については、詳しく後述す
る。
【００２７】データバス10k は、ＣＰＵユニット30のＣ
ＰＵに入出力されるデータが伝送されるものであって、
その中間には、第３のバッファ素子（データ用切替手
段）Bu3 が接続されている。この第３のバッファ素子Bu
3 は、その端子Ｇが第３のＥｘ−ｏｒ回路Ex3 の出力端
子に接続されるとともに、その端子ＤＩＲが第４のＥｘ
−ｏｒ回路Ex4 を介して認識符号「スロット１」を有す
るスロット10b の端子に接続されている。詳しくは、こ
の第４のＥｘ−ｏｒ回路Ex4 には、データの伝送方向を
切り替えるための読出信号ＲＤが入力される。なお、前
述した第３のバッファ素子Bu3 の動作については、詳し
く後述する。
ＰＵに入出力されるデータが伝送されるものであって、
その中間には、第３のバッファ素子（データ用切替手
段）Bu3 が接続されている。この第３のバッファ素子Bu
3 は、その端子Ｇが第３のＥｘ−ｏｒ回路Ex3 の出力端
子に接続されるとともに、その端子ＤＩＲが第４のＥｘ
−ｏｒ回路Ex4 を介して認識符号「スロット１」を有す
るスロット10b の端子に接続されている。詳しくは、こ
の第４のＥｘ−ｏｒ回路Ex4 には、データの伝送方向を
切り替えるための読出信号ＲＤが入力される。なお、前
述した第３のバッファ素子Bu3 の動作については、詳し
く後述する。
【００２８】次に、演算手段ADについて説明する。この
演算手段ADは、そのデコーダDeの端子Ｇに「Ｌ」が入力
されたとき、つまり、本ベースボード10が基本ベースボ
ードと認識されるとともに、指定信号により本ベースボ
ード10のスロット10b が指定されたときに演算を実行す
る。詳しくは、この演算手段ADの加算器Acは、その端子
Ｂ１及び端子Ｂ０に、スロット側識別信号「ＣＰＵ１」
及び「ＣＰＵ２」がそれぞれ入力され、その端子Ａ０乃
至端子Ａ２に、ＵＳ０乃至ＵＳ２の３ビットの指定信号
がそれぞれ入力される。そして、この加算器Acは、端子
Ｙ０乃至Ｙ２から、スロット側識別信号「ＣＰＵ１」及
び「ＣＰＵ２」の信号値とＵＳ０乃至ＵＳ２の３ビット
の指定信号の信号値とを加算した加算値を、デコーダDe
の端子Ａ乃至Ｃへと出力する。一方、デコーダDeは、端
子Ａ乃至Ｃから入力された加算値をデコードして、その
デコード値を、端子Ｙ０乃至Ｙ７から出力する。このデ
コード値は、認識符号「スロット０」乃至「スロット
７」にそれぞれ対応している。このように、演算手段AD
は、スロット10b を指定するためにＣＰＵユニット30か
ら出力された指定信号及びスロット側識別信号を加算す
るとともにデコードするという演算により、認識符号に
それぞれ対応する認識信号を出力する。
演算手段ADは、そのデコーダDeの端子Ｇに「Ｌ」が入力
されたとき、つまり、本ベースボード10が基本ベースボ
ードと認識されるとともに、指定信号により本ベースボ
ード10のスロット10b が指定されたときに演算を実行す
る。詳しくは、この演算手段ADの加算器Acは、その端子
Ｂ１及び端子Ｂ０に、スロット側識別信号「ＣＰＵ１」
及び「ＣＰＵ２」がそれぞれ入力され、その端子Ａ０乃
至端子Ａ２に、ＵＳ０乃至ＵＳ２の３ビットの指定信号
がそれぞれ入力される。そして、この加算器Acは、端子
Ｙ０乃至Ｙ２から、スロット側識別信号「ＣＰＵ１」及
び「ＣＰＵ２」の信号値とＵＳ０乃至ＵＳ２の３ビット
の指定信号の信号値とを加算した加算値を、デコーダDe
の端子Ａ乃至Ｃへと出力する。一方、デコーダDeは、端
子Ａ乃至Ｃから入力された加算値をデコードして、その
デコード値を、端子Ｙ０乃至Ｙ７から出力する。このデ
コード値は、認識符号「スロット０」乃至「スロット
７」にそれぞれ対応している。このように、演算手段AD
は、スロット10b を指定するためにＣＰＵユニット30か
ら出力された指定信号及びスロット側識別信号を加算す
るとともにデコードするという演算により、認識符号に
それぞれ対応する認識信号を出力する。
【００２９】次に、第１のバッファ素子Bu1 の動作につ
いて説明する。この第１のバッファ素子Bu1 は、その端
子Ｇに「Ｌ」が入力された場合、つまり、本ベースボー
ド10が増設ベースボードとして認知されるとともに、指
定信号により本ベースボード10が指定されるか、又は本
ベースボード10が基本ベースボードとして認知されると
ともに、指定信号により他のベースボード10のスロット
10b が指定された場合に、制御信号の伝送方向の切替動
作をする。詳しくは、制御信号を有効にする。詳しく
は、端子ＤＩＲに「Ｈ」が入力されたとき、つまり、本
ベースボード10が基本ベースボードと認知されたとき、
端子Ａから端子Ｂへと制御信号が伝送される。また、端
子ＤＩＲに「Ｌ」が入力されたとき、つまり、本ベース
ボード10が増設ベースボードと認知されたとき、端子Ｂ
から端子Ａへと制御信号が伝送される。
いて説明する。この第１のバッファ素子Bu1 は、その端
子Ｇに「Ｌ」が入力された場合、つまり、本ベースボー
ド10が増設ベースボードとして認知されるとともに、指
定信号により本ベースボード10が指定されるか、又は本
ベースボード10が基本ベースボードとして認知されると
ともに、指定信号により他のベースボード10のスロット
10b が指定された場合に、制御信号の伝送方向の切替動
作をする。詳しくは、制御信号を有効にする。詳しく
は、端子ＤＩＲに「Ｈ」が入力されたとき、つまり、本
ベースボード10が基本ベースボードと認知されたとき、
端子Ａから端子Ｂへと制御信号が伝送される。また、端
子ＤＩＲに「Ｌ」が入力されたとき、つまり、本ベース
ボード10が増設ベースボードと認知されたとき、端子Ｂ
から端子Ａへと制御信号が伝送される。
【００３０】次に、第２のバッファ素子Bu2 の動作につ
いて説明する。この第２のバッファ素子Bu2 は、その端
子Ｇに「Ｌ」が入力された場合、つまり、本ベースボー
ド10が増設ベースボードとして認知されるとともに、指
定信号により本ベースボード10が指定されるか、又は本
ベースボード10が基本ベースボードとして認知されると
ともに、指定信号により他のベースボード10のスロット
10b が指定された場合に、アドレスの伝送方向の切替動
作をする。詳しくは、端子ＤＩＲに「Ｈ」が入力された
とき、つまり、本ベースボード10が基本ベースボードと
認知されたとき、端子Ａから端子Ｂへとアドレスが伝送
される。また、端子ＤＩＲに「Ｌ」が入力されたとき、
つまり、本ベースボード10が増設ベースボードと認知さ
れたとき、端子Ｂから端子Ａへとアドレスが伝送され
る。
いて説明する。この第２のバッファ素子Bu2 は、その端
子Ｇに「Ｌ」が入力された場合、つまり、本ベースボー
ド10が増設ベースボードとして認知されるとともに、指
定信号により本ベースボード10が指定されるか、又は本
ベースボード10が基本ベースボードとして認知されると
ともに、指定信号により他のベースボード10のスロット
10b が指定された場合に、アドレスの伝送方向の切替動
作をする。詳しくは、端子ＤＩＲに「Ｈ」が入力された
とき、つまり、本ベースボード10が基本ベースボードと
認知されたとき、端子Ａから端子Ｂへとアドレスが伝送
される。また、端子ＤＩＲに「Ｌ」が入力されたとき、
つまり、本ベースボード10が増設ベースボードと認知さ
れたとき、端子Ｂから端子Ａへとアドレスが伝送され
る。
【００３１】次に、第３のバッファ素子Bu3 の動作につ
いて説明する。この第３のバッファ素子Bu3 は、その端
子Ｇに「Ｌ」が入力された場合、つまり、本ベースボー
ド10が増設ベースボードとして認知されるとともに、指
定信号により本ベースボード10が指定されるか、又は本
ベースボード10が基本ベースボードとして認知されると
ともに、指定信号により他のベースボード10のスロット
10b が指定された場合に、アドレスの伝送方向の切替動
作をする。詳しくは、端子ＤＩＲに「Ｌ」が入力された
とき、つまり、本ベースボード10が基本ベースボードと
認知されるとともに読出信号ＲＤが「Ｌ」、又は本ベー
スボード10が増設ベースボードと認知されるとともに読
出信号ＲＤが「Ｈ」のとき、端子Ｂから端子Ａへとアド
レスが伝送される。また、端子ＤＩＲに「Ｈ」が入力さ
れたとき、つまり、本ベースボード10が基本ベースボー
ドと認知されるとともに読出信号ＲＤが「Ｈ」、又は本
ベースボード10が増設ベースボードと認知されるととも
に読出信号ＲＤが「Ｌ」のとき、端子Ａから端子Ｂへと
アドレスが伝送される。
いて説明する。この第３のバッファ素子Bu3 は、その端
子Ｇに「Ｌ」が入力された場合、つまり、本ベースボー
ド10が増設ベースボードとして認知されるとともに、指
定信号により本ベースボード10が指定されるか、又は本
ベースボード10が基本ベースボードとして認知されると
ともに、指定信号により他のベースボード10のスロット
10b が指定された場合に、アドレスの伝送方向の切替動
作をする。詳しくは、端子ＤＩＲに「Ｌ」が入力された
とき、つまり、本ベースボード10が基本ベースボードと
認知されるとともに読出信号ＲＤが「Ｌ」、又は本ベー
スボード10が増設ベースボードと認知されるとともに読
出信号ＲＤが「Ｈ」のとき、端子Ｂから端子Ａへとアド
レスが伝送される。また、端子ＤＩＲに「Ｈ」が入力さ
れたとき、つまり、本ベースボード10が基本ベースボー
ドと認知されるとともに読出信号ＲＤが「Ｈ」、又は本
ベースボード10が増設ベースボードと認知されるととも
に読出信号ＲＤが「Ｌ」のとき、端子Ａから端子Ｂへと
アドレスが伝送される。
【００３２】かかるベースボード10にあっては、スロッ
ト側識別信号「ＣＰＵ１」「ＣＰＵ２」が付与されたス
ロット10b は、そのスロット側識別信号「ＣＰＵ１」
「ＣＰＵ２」の信号値が装着認識値「Ｈ」に変化してい
るか否かにより、ＣＰＵユニット30が装着されているか
否かが判断される。従って、ＣＰＵユニット30の装着さ
れたスロット10b が、例えば電源ユニット20を大型化す
ることにより異なるようになって、ＣＰＵユニット30の
装着されるスロット10b の認識符号「スロット０」乃至
「スロット７」が一つに定まらなくとも、スロット側識
別信号「ＣＰＵ１」「ＣＰＵ２」が装着認識値「Ｈ」に
変化したスロット10b を基準に判断することにより、Ｃ
ＰＵユニット30との相対的位置関係が定められて装着さ
れる各ユニット10b を、本ベースボード10の使用状況に
よらずに特定することができる。また、スロット側識別
信号「ＣＰＵ１」「ＣＰＵ２」のいずれもも装着認識値
「Ｈ」に変化していないときは、本ベースボード10にＣ
ＰＵユニット30が装着されていないと、つまり本ベース
ボード10はＣＰＵユニット30が装着される基本ボードで
はなく増設ボードであると認知し、増設ボードとして予
め定められた通りにユニットがスロット10b にそれぞれ
装着されたとして、本ベースボード10b の使用状況によ
らずに各ユニットを特定することができる。
ト側識別信号「ＣＰＵ１」「ＣＰＵ２」が付与されたス
ロット10b は、そのスロット側識別信号「ＣＰＵ１」
「ＣＰＵ２」の信号値が装着認識値「Ｈ」に変化してい
るか否かにより、ＣＰＵユニット30が装着されているか
否かが判断される。従って、ＣＰＵユニット30の装着さ
れたスロット10b が、例えば電源ユニット20を大型化す
ることにより異なるようになって、ＣＰＵユニット30の
装着されるスロット10b の認識符号「スロット０」乃至
「スロット７」が一つに定まらなくとも、スロット側識
別信号「ＣＰＵ１」「ＣＰＵ２」が装着認識値「Ｈ」に
変化したスロット10b を基準に判断することにより、Ｃ
ＰＵユニット30との相対的位置関係が定められて装着さ
れる各ユニット10b を、本ベースボード10の使用状況に
よらずに特定することができる。また、スロット側識別
信号「ＣＰＵ１」「ＣＰＵ２」のいずれもも装着認識値
「Ｈ」に変化していないときは、本ベースボード10にＣ
ＰＵユニット30が装着されていないと、つまり本ベース
ボード10はＣＰＵユニット30が装着される基本ボードで
はなく増設ボードであると認知し、増設ボードとして予
め定められた通りにユニットがスロット10b にそれぞれ
装着されたとして、本ベースボード10b の使用状況によ
らずに各ユニットを特定することができる。
【００３３】また、ＣＰＵユニット30に付与したＣＰＵ
ユニット側識別信号「ｃｐｕ１」「ｃｐｕ２」の信号値
に基づいて形成された装着認識値「Ｈ」は、全く信号値
が無い状態から形成される場合に比較して容易に形成さ
れる。
ユニット側識別信号「ｃｐｕ１」「ｃｐｕ２」の信号値
に基づいて形成された装着認識値「Ｈ」は、全く信号値
が無い状態から形成される場合に比較して容易に形成さ
れる。
【００３４】また、装着認識値「Ｈ」は、ＣＰＵユニッ
ト30に付与したＣＰＵユニット側識別信号「ｃｐｕ１」
「ｃｐｕ２」の信号値「Ｈ」そのものであるから、容易
に形成されるものとなっている。
ト30に付与したＣＰＵユニット側識別信号「ｃｐｕ１」
「ｃｐｕ２」の信号値「Ｈ」そのものであるから、容易
に形成されるものとなっている。
【００３５】また、演算手段ADが、ＵＳ０乃至ＵＳ２の
３ビットの指定信号及びスロット側識別信号「ＣＰＵ
１」「ＣＰＵ２」に基づいて、認識符号にそれぞれ対応
する認識信号を演算するから、スロット側識別信号「Ｃ
ＰＵ１」「ＣＰＵ２」が装着認識値「Ｈ」に変化してい
るか否かを判断して、各ユニットを特定するために認識
符号にそれぞれ対応する認識信号を演算する演算回路を
別に設けなくてもよくなっている。
３ビットの指定信号及びスロット側識別信号「ＣＰＵ
１」「ＣＰＵ２」に基づいて、認識符号にそれぞれ対応
する認識信号を演算するから、スロット側識別信号「Ｃ
ＰＵ１」「ＣＰＵ２」が装着認識値「Ｈ」に変化してい
るか否かを判断して、各ユニットを特定するために認識
符号にそれぞれ対応する認識信号を演算する演算回路を
別に設けなくてもよくなっている。
【００３６】また、スロット側識別信号「ＣＰＵ１」
「ＣＰＵ２」に基づいて、第３のバッファ素子Bu3 によ
るＣＰＵユニット30に入出力されるデータの伝送方向の
切替え、第２のバッファ素子Bu2 によるアドレスの伝送
方向の切替え、又は第１のバッファ素子Bu1 による制御
信号の伝送方向の切替えがなされるから、スロット側識
別信号「ＣＰＵ１」「ＣＰＵ２」が装着認識値「Ｈ」に
変化しているか否かを判断して伝送方向を切り替える切
替回路を別に設けなくてもよくなっている。
「ＣＰＵ２」に基づいて、第３のバッファ素子Bu3 によ
るＣＰＵユニット30に入出力されるデータの伝送方向の
切替え、第２のバッファ素子Bu2 によるアドレスの伝送
方向の切替え、又は第１のバッファ素子Bu1 による制御
信号の伝送方向の切替えがなされるから、スロット側識
別信号「ＣＰＵ１」「ＣＰＵ２」が装着認識値「Ｈ」に
変化しているか否かを判断して伝送方向を切り替える切
替回路を別に設けなくてもよくなっている。
【００３７】なお、本実施形態では、装着認識値「Ｈ」
は、装着されたＣＰＵユニット30に付与されたＣＰＵユ
ニット側識別信号「ｃｐｕ１」「ｃｐｕ２」の信号値に
基づいて形成される構成になっているが、例えば、ＣＰ
Ｕユニット30の装着されるスロット10にスイッチ等を設
け、ＣＰＵユニット30の装着によりスイッチが動作して
信号値が装着認識値に変化する構成にしてもよい。
は、装着されたＣＰＵユニット30に付与されたＣＰＵユ
ニット側識別信号「ｃｐｕ１」「ｃｐｕ２」の信号値に
基づいて形成される構成になっているが、例えば、ＣＰ
Ｕユニット30の装着されるスロット10にスイッチ等を設
け、ＣＰＵユニット30の装着によりスイッチが動作して
信号値が装着認識値に変化する構成にしてもよい。
【００３８】また、本実施形態では、装着認識値「Ｈ」
は、装着されたＣＰＵユニットに付与されたＣＰＵユニ
ット側識別信号「ｃｐｕ１」「ｃｐｕ２」の信号値
「Ｈ」そのものから形成される構成になっているが、Ｃ
ＰＵユニット側識別信号の信号値「Ｈ」に所定の計算を
して後に形成されるようにしてもよい。
は、装着されたＣＰＵユニットに付与されたＣＰＵユニ
ット側識別信号「ｃｐｕ１」「ｃｐｕ２」の信号値
「Ｈ」そのものから形成される構成になっているが、Ｃ
ＰＵユニット側識別信号の信号値「Ｈ」に所定の計算を
して後に形成されるようにしてもよい。
【００３９】また、本実施形態では、スロット10b を指
定するためにＣＰＵユニット30から出力されたＵＳ０乃
至ＵＳ２の３ビットの指定信号及びスロット側識別信号
「ＣＰＵ１」「ＣＰＵ２」に基づいて、認識符号「スロ
ット０」及び「スロット２」にそれぞれ対応する認識信
号を演算する演算手段ADが設けられているが、認識信号
を演算する演算回路を本ベースボード10とは別に設けて
もよい。
定するためにＣＰＵユニット30から出力されたＵＳ０乃
至ＵＳ２の３ビットの指定信号及びスロット側識別信号
「ＣＰＵ１」「ＣＰＵ２」に基づいて、認識符号「スロ
ット０」及び「スロット２」にそれぞれ対応する認識信
号を演算する演算手段ADが設けられているが、認識信号
を演算する演算回路を本ベースボード10とは別に設けて
もよい。
【００４０】また、本実施形態では、スロット側識別信
号「ＣＰＵ１」「ＣＰＵ２」に基づいて、スロット10b
に装着されたＩ／Ｏユニット40を介してＣＰＵユニット
30に入出力されるデータの伝送方向を切り替える第３の
バッファ素子Bu3 、データの格納位置を示すアドレスの
伝送方向を切り替える第２のバッファ素子Bu2 及びデー
タの入出力を制御する制御信号の伝送方向を切り替える
第１のバッファ素子Bu1 が設けられているが、伝送方向
をそれぞれ切り替える３つの切替回路を本ベースボード
10とは別に設けてもよく、いずれか１つのバッファ素子
のみ、本ベースボード10に設けてもよい。
号「ＣＰＵ１」「ＣＰＵ２」に基づいて、スロット10b
に装着されたＩ／Ｏユニット40を介してＣＰＵユニット
30に入出力されるデータの伝送方向を切り替える第３の
バッファ素子Bu3 、データの格納位置を示すアドレスの
伝送方向を切り替える第２のバッファ素子Bu2 及びデー
タの入出力を制御する制御信号の伝送方向を切り替える
第１のバッファ素子Bu1 が設けられているが、伝送方向
をそれぞれ切り替える３つの切替回路を本ベースボード
10とは別に設けてもよく、いずれか１つのバッファ素子
のみ、本ベースボード10に設けてもよい。
【００４１】また、本実施形態では、スロット側識別信
号「ＣＰＵ１」「ＣＰＵ２」が付与されたスロット10
は、認識符号「スロット０」及び「スロット２」を有す
るスロット10b であるが、これに限るものではない。
号「ＣＰＵ１」「ＣＰＵ２」が付与されたスロット10
は、認識符号「スロット０」及び「スロット２」を有す
るスロット10b であるが、これに限るものではない。
【００４２】また、本実施形態では、ＣＰＵユニットト
側識別信号「ｃｐｕ１」「ｃｐｕ２」は、「Ｈ」である
が、これに限るものではない。
側識別信号「ｃｐｕ１」「ｃｐｕ２」は、「Ｈ」である
が、これに限るものではない。
【００４３】
【発明の効果】請求項１記載の発明は、スロット側識別
信号が付与されたスロットは、そのスロット側識別信号
の信号値が装着認識値に変化しているか否かにより、Ｃ
ＰＵユニットが装着されているか否かが判断される。従
って、ＣＰＵユニットの装着されたスロットが、例えば
電源ユニットを大型化することによって異なるようにな
って、ＣＰＵユニットの装着されるスロットの認識符号
が一つに定まらなくとも、スロット側識別信号が装着認
識値に変化したスロットを基準に判断することにより、
ＣＰＵユニットとの相対的位置関係が定められて装着さ
れる各ユニットを、本ベースボードの使用状況によらず
に特定することができる。また、いずれのスロット側識
別信号も装着認識値に変化していないときは、本ベース
ボードにＣＰＵユニットが装着されていないと、つまり
本ベースボードはＣＰＵユニットが装着される基本ボー
ドではなく増設ボードであると認知し、増設ボードとし
て予め定められた通りにユニットがスロットにそれぞれ
装着されたとして、本ベースボードの使用状況によらず
に各ユニットを特定することができる。
信号が付与されたスロットは、そのスロット側識別信号
の信号値が装着認識値に変化しているか否かにより、Ｃ
ＰＵユニットが装着されているか否かが判断される。従
って、ＣＰＵユニットの装着されたスロットが、例えば
電源ユニットを大型化することによって異なるようにな
って、ＣＰＵユニットの装着されるスロットの認識符号
が一つに定まらなくとも、スロット側識別信号が装着認
識値に変化したスロットを基準に判断することにより、
ＣＰＵユニットとの相対的位置関係が定められて装着さ
れる各ユニットを、本ベースボードの使用状況によらず
に特定することができる。また、いずれのスロット側識
別信号も装着認識値に変化していないときは、本ベース
ボードにＣＰＵユニットが装着されていないと、つまり
本ベースボードはＣＰＵユニットが装着される基本ボー
ドではなく増設ボードであると認知し、増設ボードとし
て予め定められた通りにユニットがスロットにそれぞれ
装着されたとして、本ベースボードの使用状況によらず
に各ユニットを特定することができる。
【００４４】請求項２記載の発明は、請求項１記載の発
明の効果に加えて、ＣＰＵユニットに付与したＣＰＵユ
ニット側識別信号の信号値に基づいて形成された装着認
識値は、全く信号値が無い状態から形成される場合に比
較して容易に形成される。
明の効果に加えて、ＣＰＵユニットに付与したＣＰＵユ
ニット側識別信号の信号値に基づいて形成された装着認
識値は、全く信号値が無い状態から形成される場合に比
較して容易に形成される。
【００４５】請求項３記載の発明は、装着認識値は、Ｃ
ＰＵユニットに付与したＣＰＵユニット側識別信号の信
号値そのものであるから、請求項２記載の発明よりも、
容易に形成される。
ＰＵユニットに付与したＣＰＵユニット側識別信号の信
号値そのものであるから、請求項２記載の発明よりも、
容易に形成される。
【００４６】請求項４記載の発明は、請求項１乃至３の
いずれかに記載の発明の効果に加えて、演算手段が、指
定信号及びスロット側識別信号に基づいて、認識符号に
それぞれ対応する認識信号を演算するから、スロット側
識別信号が装着認識値に変化しているか否かを判断し
て、各ユニットを特定するために認識符号にそれぞれ対
応する認識信号を演算する演算回路を別に設けなくても
よくなる。
いずれかに記載の発明の効果に加えて、演算手段が、指
定信号及びスロット側識別信号に基づいて、認識符号に
それぞれ対応する認識信号を演算するから、スロット側
識別信号が装着認識値に変化しているか否かを判断し
て、各ユニットを特定するために認識符号にそれぞれ対
応する認識信号を演算する演算回路を別に設けなくても
よくなる。
【００４７】請求項５記載の発明は、請求項１乃至４の
いずれかに記載の発明の効果に加えて、スロット側識別
信号に基づいて、データ用切替手段によるＣＰＵユニッ
トに入出力されるデータの伝送方向の切替え、アドレス
用切替手段によるアドレスの伝送方向の切替え、又は制
御信号用切替手段による制御信号の伝送方向の切替えの
少なくとも１つがなされるから、伝送方向の切替えがな
されるものについては、スロット側識別信号が装着認識
値に変化しているか否かを判断して伝送方向を切り替え
る切替回路を別に設けなくてもよくなる。
いずれかに記載の発明の効果に加えて、スロット側識別
信号に基づいて、データ用切替手段によるＣＰＵユニッ
トに入出力されるデータの伝送方向の切替え、アドレス
用切替手段によるアドレスの伝送方向の切替え、又は制
御信号用切替手段による制御信号の伝送方向の切替えの
少なくとも１つがなされるから、伝送方向の切替えがな
されるものについては、スロット側識別信号が装着認識
値に変化しているか否かを判断して伝送方向を切り替え
る切替回路を別に設けなくてもよくなる。
【００４８】請求項６記載の発明は、スロット側識別信
号が付与されたスロットは、そのスロット側識別信号の
信号値がＣＰＵユニット側識別信号に基づいて装着認識
値に変化しているか否かにより、ＣＰＵユニットが装着
されているか否かが判断される。従って、ＣＰＵユニッ
トの装着されたスロットが、例えば電源ユニットを大型
化することによって異なるようになって、ＣＰＵユニッ
トの装着されるスロットの認識符号が一つに定まらなく
とも、スロット側識別信号が装着認識値に変化したスロ
ットを基準に判断することにより、ＣＰＵユニットとの
相対的位置関係が定められて装着される各ユニットを、
本ベースボードの使用状況によらずに特定することがで
きる。また、いずれのスロット側識別信号も装着認識値
に変化していないときは、本ベースボードにＣＰＵユニ
ットが装着されていないと、つまり本ベースボードはＣ
ＰＵユニットが装着される基本ボードではなく増設ボー
ドであると認知し、増設ボードとして予め定められた通
りにユニットがスロットにそれぞれ装着されたとして、
ベースボードの使用状況によらずに各ユニットを特定す
ることができる。
号が付与されたスロットは、そのスロット側識別信号の
信号値がＣＰＵユニット側識別信号に基づいて装着認識
値に変化しているか否かにより、ＣＰＵユニットが装着
されているか否かが判断される。従って、ＣＰＵユニッ
トの装着されたスロットが、例えば電源ユニットを大型
化することによって異なるようになって、ＣＰＵユニッ
トの装着されるスロットの認識符号が一つに定まらなく
とも、スロット側識別信号が装着認識値に変化したスロ
ットを基準に判断することにより、ＣＰＵユニットとの
相対的位置関係が定められて装着される各ユニットを、
本ベースボードの使用状況によらずに特定することがで
きる。また、いずれのスロット側識別信号も装着認識値
に変化していないときは、本ベースボードにＣＰＵユニ
ットが装着されていないと、つまり本ベースボードはＣ
ＰＵユニットが装着される基本ボードではなく増設ボー
ドであると認知し、増設ボードとして予め定められた通
りにユニットがスロットにそれぞれ装着されたとして、
ベースボードの使用状況によらずに各ユニットを特定す
ることができる。
【００４９】請求項７記載の発明は、装着認識値は、Ｃ
ＰＵユニット側識別信号の信号値そのものであるから、
請求項６記載の発明よりも、容易に形成される。
ＰＵユニット側識別信号の信号値そのものであるから、
請求項６記載の発明よりも、容易に形成される。
【図１】本発明のスロットに付与したスロット側識別信
号が装着認識値に変化する状態を示す説明図である。
号が装着認識値に変化する状態を示す説明図である。
【図２】同上のベースボードの一実施形態を示す回路図
である。
である。
【図３】同上の演算手段が指定信号及びスロット側識別
信号に基づいて認識信号を演算す状態を示す説明図であ
る。
信号に基づいて認識信号を演算す状態を示す説明図であ
る。
【図４】従来例のベースボードのスロットにユニットが
装着される状態を示す説明図である。
装着される状態を示す説明図である。
10 ベースボード 10b スロット 30 ＣＰＵユニット 40 Ｉ／Ｏユニット AD 演算手段 Bu1 第１のバッファ素子（制御信号用切替手段） Bu2 第２のバッファ素子（アドレス用切替手段） Bu3 第３のバッファ素子（データ用切替手段）
Claims (7)
- 【請求項１】 互いを認識する認識符号をそれぞれ有し
て複数個設けられたスロットにＣＰＵユニットを含む複
数種のユニットが装着脱離され得るベースボードにおい
て、 前記ＣＰＵユニットが装着されることによって信号値が
装着認識値に変化するスロット側識別信号を付与した前
記スロットが設けられたことを特徴とするベースボー
ド。 - 【請求項２】 前記装着認識値は、装着された前記ＣＰ
Ｕユニットに付与されたＣＰＵユニット側識別信号の信
号値に基づいて形成されるようなしたことを特徴とする
請求項１記載のベースボード。 - 【請求項３】 前記装着認識値は、装着された前記ＣＰ
Ｕユニットに付与されたＣＰＵユニット側識別信号の信
号値そのものから形成されるようなしたことを特徴とす
る請求項２記載のベースボード。 - 【請求項４】 前記スロットを指定するために前記ＣＰ
Ｕユニットから出力された指定信号及び前記スロット側
識別信号に基づいて、前記認識符号にそれぞれ対応する
認識信号を演算する演算手段が設けられたことを特徴と
する請求項１乃至３のいずれかに記載のベースボード。 - 【請求項５】 前記スロット側識別信号に基づいて、前
記スロットに装着されたＩ／Ｏユニットを介して前記Ｃ
ＰＵユニットに入出力されるデータの伝送方向を切り替
えるデータ用切替手段、前記データの格納位置を示すア
ドレスの伝送方向を切り替えるアドレス用切替手段又は
前記データの入出力を制御する制御信号の伝送方向を切
り替える制御信号用切替手段の少なくとも１つが設けら
れたことを特徴とする請求項１乃至４のいずれかに記載
のベースボード。 - 【請求項６】 互いを認識する認識符号をそれぞれ有し
てスロットが複数個設けられたベースボードのそれらの
スロットのいずれかに装着脱離されるＣＰＵユニットに
おいて、 前記スロットに装着されることによって、装着された前
記スロットに予め付与されたスロット側識別信号の信号
値が装着認識値に変化するためのＣＰＵユニット側識別
信号が付与されたことを特徴とするＣＰＵユニット。 - 【請求項７】 前記装着認識値は、前記ＣＰＵユニット
側識別信号の信号値そのものから形成されるようなした
ことを特徴とする請求項６記載のＣＰＵユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3950897A JPH10240674A (ja) | 1997-02-24 | 1997-02-24 | ベースボード及びそれに装着されるｃｐｕユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3950897A JPH10240674A (ja) | 1997-02-24 | 1997-02-24 | ベースボード及びそれに装着されるｃｐｕユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10240674A true JPH10240674A (ja) | 1998-09-11 |
Family
ID=12554993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3950897A Pending JPH10240674A (ja) | 1997-02-24 | 1997-02-24 | ベースボード及びそれに装着されるｃｐｕユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10240674A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1165618A (ja) * | 1997-08-26 | 1999-03-09 | Matsushita Electric Works Ltd | ベースボード及びそれに装着される電源ユニット並びにｃｐｕユニット |
-
1997
- 1997-02-24 JP JP3950897A patent/JPH10240674A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1165618A (ja) * | 1997-08-26 | 1999-03-09 | Matsushita Electric Works Ltd | ベースボード及びそれに装着される電源ユニット並びにｃｐｕユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3740746B2 (ja) | 増設ユニットを備えるプログラマブルコントローラ | |
| JPH10301898A (ja) | 電子機器及びインタフェース回路 | |
| US7076745B2 (en) | Semiconductor integrated circuit device | |
| JP7261208B2 (ja) | 接続方法及び電装ユニット | |
| JPH10240674A (ja) | ベースボード及びそれに装着されるｃｐｕユニット | |
| KR100350031B1 (ko) | 프로그래머블제어기시스템에서베이스보드와,그위에장착된전원유니트및cpu유니트 | |
| JPH11272601A (ja) | カスケード接続カード、このカードにより構成されるシステムにおけるｉｄ割付け方法、及び共通バスのバス使用権優先判定方法 | |
| WO2022014005A1 (ja) | 電子機器、及び接続検査方法 | |
| US20040003155A1 (en) | Method and system of indicating current operating speeds of expansion slots of a computer system | |
| KR100315946B1 (ko) | 인버터 시스템 옵션보드의 인식방법 및 그 인식장치 | |
| KR20000011643U (ko) | 시스템 아이디를 갖는 컴퓨터 시스템 | |
| CN117971764A (zh) | 一种中央处理器互联兼容方法、装置、设备及介质 | |
| KR980009505U (ko) | 하드 디스크 드라이브의 마스터/슬레이브 선택 장치 | |
| KR100263589B1 (ko) | 프로그래머블 로직 제어 장치의 확장 보드 인식장치 및 방법 | |
| JPH03196320A (ja) | Ｓｃｓｉデバイス | |
| JP2004038384A (ja) | 電子機器における仕様設定用制御システム | |
| CA2210605C (en) | Control system for processing machinery | |
| JPH0431622Y2 (ja) | ||
| JPS5856157A (ja) | コンソ−ルユニツト接続方式 | |
| JPH11299255A (ja) | 電力用半導体装置 | |
| KR0167646B1 (ko) | 중앙처리장치의 선택장치 | |
| JPH0738961Y2 (ja) | 動作モード設定回路 | |
| JP2006011795A (ja) | ポートモード制御装置 | |
| JPH04317110A (ja) | 電子機器 | |
| JPS6237492B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A02 | Decision of refusal |
Effective date: 20051004 Free format text: JAPANESE INTERMEDIATE CODE: A02 |