KR100315946B1 - 인버터 시스템 옵션보드의 인식방법 및 그 인식장치 - Google Patents
인버터 시스템 옵션보드의 인식방법 및 그 인식장치 Download PDFInfo
- Publication number
- KR100315946B1 KR100315946B1 KR1019990006328A KR19990006328A KR100315946B1 KR 100315946 B1 KR100315946 B1 KR 100315946B1 KR 1019990006328 A KR1019990006328 A KR 1019990006328A KR 19990006328 A KR19990006328 A KR 19990006328A KR 100315946 B1 KR100315946 B1 KR 100315946B1
- Authority
- KR
- South Korea
- Prior art keywords
- board
- option
- unique
- option board
- main board
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000013500 data storage Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Inverter Devices (AREA)
Abstract
본 발명은, CPU가 장착된 메인보드와, 상기 메인보드에 조립될 수 있는 복수의 옵션보드를 갖는 인버터 시스템의 옵션보드의 인식방법 및 그 인식장치에 관한 것으로서, 상기 각 옵션보드에 부여된 고유ID를 저장하기 위해 상기 옵션보드에 마련된 ID저장부와; 상기 메인보드에 마련되어 상기 메인보드에 채용 가능한 상기 옵션보드들의 상기 고유ID를 저장하는 ID리스트저장부와; 상기 메인보드에 마련되어 상기 옵션보드의 고유ID를 판독하며 상기 옵션보드의 동작여부를 결정하는 ID판독부를 포함하는 것을 특징으로 한다. 이에 의하여, 추가 옵션보드의 부착상태와 종류를 판별하여 자동으로 초기화를 실행시켜줌으로써 사용자의 편이성을 제공할 수 있는 인버터 시스템 옵션보드의 인식방법 및 그 인식장치가 제공된다.
Description
본 발명은, 인버터 시스템의 옵션보드의 인식방법 및 그 인식장치에 관한 것으로, 메인보드에 연결되는 옵션보드의 종류 및 연결상태를 파악하기 위한 인버터 시스템의 옵션보드의 인식방법 및 그 인식장치에 관한 것이다.
인버터 시스템은 변환장치의 일종으로, 여러 가지의 기계적인 장치에 사용되는 것으로 특히 3상 교류의 전압과 주파수를 가변하여 3상 유도전동기의 속도를 제어하는 장치 등이 있다. 이러한 인버터 시스템은, 외부로부터 신호를 입력받는 신호입력부와, 신호입력부로부터 입력된 신호를 제어하는 제어부와, 제어부로부터 제어된 신호를 송출하는 송출부 등을 갖는 메인보드를 갖는다.
이러한 인버터 시스템에서는 사용자가 필요로 하는 기능을 부가하거나 다른 성능을 향상시키기 위하여 메인보드에 추가의 옵션보드를 조립 연결하여 사용할 수 있다. 상술한 옵션보드는, 일반적으로 사용자가 선택하는 플러그 접속식의 주변장치로 메인보드에 새로운 기능을 추가하거나 특성을 강화시키는 것이다.
그런데, 이러한 종래의 인버터 시스템에서 메인보드에 옵션보드를 연결하는 경우, 인버터 시스템에서 사용 가능한 옵션보드를 인식하고 장치하기 위하여 이러한 옵션보드들의 특성과 존재의 상호 인식을 요구하며, 사용자가 원하는 옵션보드를 인버터 시스템의 메인보드에 장착할 때마다 중앙처리장치(CPU)의 프로그래머블 ROM을 수정 설계하는 업그레이드 작업을 거친 후에 옵션보드를 설치해야 한다.
이때, 기존의 프로그래머블 ROM을 업그레이드 한 후 옵션보드를 설치하는 경우, 새로운 옵션보드를 추가해서 얻어지는 이점이 업그레이드 한 가격에 비하여 향상되지 않거나, 프로그래머블 ROM의 업그레이드의 가격이 지나치게 고가이다. 이러한 경우에, 옵션보드의 제작 및 설계자들은, CPU의 프로그래머블 ROM 위한 소스코드를 사용하기 위한 허가권을 구매하거나 일반적으로 사용할 만한 옵션보드를 만들어야 한다.
또한, 이렇게 옵션보드를 장착할 때, 기본 CPU의 메모리를 업그레이드해야 하는 문제점을 가지는 경우, 옵션보드를 설치하고자 하는 욕구를 절감시키는 것은 물론이며, 소프트웨어가 적합한 지의 문제점과 설치하고자 하는 옵션보드에 따른 설계가 추가되거나 개선되어야 하는 문제점들을 가지고 있다.
게다가, 이러한 종래의 인버터 시스템에서 메인보드에 새로운 옵션보드를 추가 설치하는 경우에는, 사용자가 메인보드에 옵션보드를 장착한 후, CPU의 프로그래머블 ROM에 추가된 옵션보드에 따른 기본 사양 및 제반조건 등을 입력시켜야 두어야만 하는 번거로움을 가지고 있다.
따라서, 본 발명의 목적은, 이러한 종래의 메모리 업그레이드 및 제작상의 문제점들을 개선하기 위한 것으로 특히, 추가 옵션보드의 부착상태와 종류를 용이하게 판별하여 옵션보드를 자동으로 초기화할 수 있는 인버터 시스템의 옵션보드의 인식방법 및 그 인식장치를 제공하는 것이다.
도 1은 본 발명에 따른 메인보드와 옵션보드의 제어블럭도,
도 2는 도 1에 따른 제어흐름도,
도 3은 본 발명에 따른 실시 예를 나타낸 회로도이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 메인보드 15 : CPU
20 : ID판독부25 : ID리스트저장부
30 : 옵션보드35 : ID저장영역
40 : 데이타저장영역45 : ID버스
50 : 데이타버스
상기 목적은, 본 발명에 따라, CPU가 장착된 메인보드와, 상기 메인보드에 조립될 수 있는 복수의 옵션보드를 갖는 인버터 시스템 옵션보드의 처리에 있어서, 상기 각 옵션보드에 부여된 고유ID를 저장하기 위해 상기 옵션보드에 마련된 ID저장부와; 상기 메인보드에 마련되어 상기 메인보드에 채용 가능한 상기 옵션보드들의 상기 고유ID를 저장하는 ID리스트저장부와; 상기 메인보드에 마련되어 상기 옵션보드의 고유ID를 판독하며 상기 옵션보드의 동작여부를 결정하는 ID판독부를 포함하는 것을 특징으로 하는 인버터 시스템의 옵션보드의 인식장치에 의해 달성된다.
여기서, 상기 옵션보드는 데이터가 저장된 데이타저장부를 더 포함하는 것이 바람직하다.
그리고, 상기 메인보드와 상기 옵션보드 사이에 마련되어 상기 옵션보드의 ID저장부 및 상기 데이터저장부에 저장된 상기 옵션보드의 고유ID 및 데이터를 상기 메인보드로 전송하는 ID버스 및 데이타버스를 더 포함하는 것이 효과적이다.
또한, 본 발명의 또 다른 목적에 따르면, CPU를 갖는 메인보드와, 상기 메인보드에 조립 결합될 수 있는 복수의 옵션보드를 갖는 인버터 시스템 옵션보드의 인식방법에 있어서, 상기 옵션보드에 고유ID를 부여하는 단계와; 상기 메인보드에 채용 가능한 상기 옵션보드의 고유ID리스트를 상기 메인보드에 저장하는 단계와; 상기 메인보드를 통하여 상기 옵션보드의 고유ID를 판독하는 단계와; 상기 메인보드에서 판독한 상기 옵션보드의 고유ID와 상기 고유ID리스트에 저장된 ID를 비교하는 단계를 포함하는 것을 특징으로 하는 인버터 시스템 옵션보드의 인식방법에 의해서도 달성된다.
여기서, 상기 비교단계에서 비교한 상기 옵션보드의 고유ID와 상기 ID리스트에 저장된 옵션보드의 고유ID가 일치하는 경우 상기 옵션보드의 작동을 개시하는 단계를 더 포함하는 것이 바람직하다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 1은 본 발명에 따른 인버터 시스템의 메인보드와 옵션보드의 제어블럭도이고, 도 2는 도 1에 따른 제어흐름도이다. 이들 도면에 도시된 바와 같이, 인버터 시스템은, 메인보드(10)와, 사용자의 선택에 따라 메인보드(10)에 조립될 수 있는 복수의 옵션보드(30)를 갖는다.
옵션보드(30)에는, 옵션보드(30)에 부여된 고유ID가 저장된 ID저장영역(35)과, 데이터가 저장된 데이타저장영역(40) 등으로 나뉘어진 어드레스영역을 갖는다. 메인보드(10)에는, 옵션보드(30)를 조립할 수 있는 도시 않은 다수의 슬롯이 마련되어 있으며, 이 메인보드(10)에는, 시스템의 대부분의 특성과 성능을 결정하며 옵션보드(30)의 고유ID를 판독하는 ID판독부(20)가 마련된 중앙처리장치(CPU)(15)와, 메인보드(10)에 조립될 수 있는 옵션보드(30)들의 고유ID들이 저장된 ID리스트저장부(25)가 마련되어 있다.
한편, 메인보드(10)와 옵션보드(30) 사이에는, ID저장영역에 저장된 고유ID를 메인보드(10)의 ID판독부(20)로 전송하는 ID버스(45)와, 데이타저장영역(40)에 저장된 데이터를 CPU(15)로 전송하는 데이타버스(50)를 마련함으로써 메인보드(10)와 옵션보드(30) 사이의 정보를 교환할 수 있다. 또한, 메인보드(10)에 마련되어 있는 ID리스트저장부(25)와 ID판독부(20) 및 CPU(15) 사이에도 도시 않은 버스가 마련되어 각각의 데이터 및 정보를 교환할 수 있다.
이와 같은 구성에 의하여, 도 2에 도시된 바와 같이, 옵션보드(30)에 부여된 고유ID는, 메인보드(10)와 옵션보드(30) 사이에 마련되어 있는 ID버스(45)를 통하여 ID판독부(20)로 전송된다. ID판독부(20)로 전송된 고유ID는 CPU(15)에 의하여 판독되며(S1), CPU(15)는 판독된 고유ID와 ID리스트저장부(25)에 저장된옵션보드(30)들의 고유ID를 비교하여, CPU(15)에서 판독된 고유ID가 ID리스트저장부(25)에 저장되어 있는 옵션보드(30)의 고유ID와 일치하는 지를 판단한다(S2). 판독된 고유ID와 ID리스트저장부(25)에 저장된 고유ID가 일치하면, CPU(15)는 판독된 옵션보드(30)를 초기화 처리한 후(S3), 사용자가 선택한 옵션보드(30)를 작동시키고 작업을 종료한다(S4).
한편, 판독된 고유ID와 ID리스트저장부(25)에 저장된 고유ID가 일치하지 않으면(S2), 중앙처리장치인 CPU(15)는 옵션보드(30)의 조립이 에러상태임을 표시한 후 작업을 종료한다(S6).
이 때, CPU(15)에서 에러가 표시되는 경우는, ID판독부(20)에서 판독된 고유ID와 ID리스트저장부(25)에 저장된 고유ID가 일치하지 않는 경우도 있지만, 옵션보드(30)의 상태가 불량인 경우도 있을 수 있다. 따라서, 다른 메인보드(10)에서는 사용 할 수 있는 사양을 갖는 옵션보드(30)가, 에러상태를 표시하는 경우에는 옵션보드(30)가 불량임을 판단할 수 있다.
도 3은 본 발명에 따른 실시 예를 나타낸 회로도이다. 이 도면에 나타난 회로도에서는, 추가 옵션보드의 고유ID를 부여하는 스위치(60)와 74HC244(65), 74HC139(70)를 이용한 회로도로, 스위치(60)에서 입력된 입력치를 데이타버스와 어드레스버스를 통하여 CPU가 장착된 메인보드로 전송한다. 메인보드로 전송된 데이터와 메인보드에 이미 저장되어 있는 데이터를 상호 비교하여 옵션보드의 고유ID와 메인보드에 저장되어 있는 옵션보드의 ID가 일치하면 옵션보드를 초기화시킬 수 있으며, 옵션보드를 초기화시킨 후에 옵션보드의 작동을 개시할 수 있다.
이와 같이, 옵션보드(30)에 부여된 고유넘버(ID)와; 상기 옵션보드(30)에 상기 ID를 저장하는 다수의 할당영역을 갖는 어드레스영역과; 상기 메인보드(10)에 마련되어 상기 메인보드(10)에 채용 가능한 상기 옵션보드(30)들의 상기 ID를 저장하는 ID저장섹터와; 상기 메인보드(10)의 일영역에 마련되어 상기 옵션보드(30)의 ID를 판독하는 ID판독부와; 상기 메인보드(10)와 상기 옵션보드(30) 사이에 마련되어 상기 옵션보드(30)와 상기 메인보드(10)를 연결하는 버스를 마련함으로써, 추가 옵션보드의 부착상태와 종류를 판별할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 추가 옵션보드의 부착상태와 종류를 판별하여 자동으로 초기화를 실행시켜 줌으로써 사용자의 편이성을 제공할 수 있는 인버터 시스템 옵션보드의 인식방법 및 그 인식장치가 제공된다.
Claims (5)
- CPU가 장착된 메인보드와, 상기 메인보드에 조립될 수 있는 복수의 옵션보드를 갖는 인버터 시스템의 옵션보드의 인식장치에 있어서,상기 각 옵션보드에 부여된 고유ID를 저장하기 위해 상기 옵션보드에 마련된 ID저장부와;상기 메인보드에 마련되어 상기 메인보드에 채용 가능한 상기 옵션보드들의 상기 고유ID를 저장하는 ID리스트저장부와;상기 메인보드에 마련되어 상기 옵션보드의 고유ID를 판독하며 상기 옵션보드의 동작여부를 결정하는 ID판독부를 포함하는 것을 특징으로 하는 인버터 시스템의 옵션보드의 인식장치.
- 제1항에 있어서,상기 옵션보드는 데이터가 저장된 데이타저장부를 더 포함하는 것을 특징으로 하는 인버터 시스템의 옵션보드의 인식장치.
- 제1항에 있어서,상기 메인보드와 상기 옵션보드 사이에 마련되어 상기 옵션보드의 ID저장부 및 상기 데이타저장부에 저장된 상기 옵션보드의 고유ID 및 데이터를 상기 메인보드로 전송하는 ID버스 및 데이타버스를 더 포함하는 것을 특징으로 하는 인버터 시스템의 옵션보드의 인식장치.
- CPU를 갖는 메인보드와, 상기 메인보드에 조립 결합될 수 있는 복수의 옵션보드를 갖는 인버터 시스템의 옵션보드의 인식방법에 있어서,상기 옵션보드에 고유ID를 부여하는 단계와;상기 메인보드에 채용 가능한 상기 옵션보드의 고유ID리스트를 상기 메인보드에 저장하는 단계와;상기 메인보드를 통하여 상기 옵션보드의 고유ID를 판독하는 단계와;상기 메인보드에서 판독한 상기 옵션보드의 고유ID와 상기 고유ID리스트에 저장된 ID를 비교하는 단계를 포함하는 것을 특징으로 하는 인버터 시스템의 옵션보드의 인식방법.
- 제4항에 있어서,상기 비교단계에서 비교한 상기 옵션보드의 고유ID와 상기 고유ID리스트에 저장된 옵션보드의 고유ID가 일치하는 경우 상기 옵션보드의 작동을 개시하는 단계를 더 포함하는 것을 특징으로 하는 인버터 시스템의 옵션보드의 인식방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990006328A KR100315946B1 (ko) | 1999-02-25 | 1999-02-25 | 인버터 시스템 옵션보드의 인식방법 및 그 인식장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990006328A KR100315946B1 (ko) | 1999-02-25 | 1999-02-25 | 인버터 시스템 옵션보드의 인식방법 및 그 인식장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000056737A KR20000056737A (ko) | 2000-09-15 |
KR100315946B1 true KR100315946B1 (ko) | 2001-12-12 |
Family
ID=19575069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990006328A KR100315946B1 (ko) | 1999-02-25 | 1999-02-25 | 인버터 시스템 옵션보드의 인식방법 및 그 인식장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100315946B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101200746B1 (ko) | 2010-12-10 | 2012-11-13 | 국방과학연구소 | 군용 통제장치의 SBC(Single Board Computer) 호환 사용을 위한 통제장치 인식방법 및 통제장치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102189827B1 (ko) | 2018-11-14 | 2020-12-11 | 현대엘리베이터주식회사 | 블록형 SiC 인버터 장치 |
-
1999
- 1999-02-25 KR KR1019990006328A patent/KR100315946B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101200746B1 (ko) | 2010-12-10 | 2012-11-13 | 국방과학연구소 | 군용 통제장치의 SBC(Single Board Computer) 호환 사용을 위한 통제장치 인식방법 및 통제장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20000056737A (ko) | 2000-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9965423B2 (en) | Electronic device with card interface | |
JP4236410B2 (ja) | ルックアップテーブルを使用したusb識別 | |
US6049870A (en) | System and method for identifying and configuring modules within a digital electronic device | |
EP1962187B1 (en) | An autoconfigurable method and system having automated downloading | |
US20040230711A1 (en) | Method and apparatus for communication via serial multi-port, and recording medium | |
US6748515B1 (en) | Programmable vendor identification circuitry and associated method | |
JP5364036B2 (ja) | 接続バス、電子装置及びシステム | |
KR100315946B1 (ko) | 인버터 시스템 옵션보드의 인식방법 및 그 인식장치 | |
US6799238B2 (en) | Bus speed controller using switches | |
JP2000010903A (ja) | 多機能バス支援装置におけるリモ―ト機能制御及び委任のための方法及びシステム | |
US20060031623A1 (en) | USB device set | |
JP3477306B2 (ja) | 拡張入出力インターフェイス | |
CN110795373A (zh) | 一种i2c总线到并行总线的转换方法、终端及存储介质 | |
US6505297B1 (en) | IC card terminal device and installation of application program into IC card terminal device | |
US8074023B2 (en) | In-system programming to switch memory access from one area to another in memory cards | |
EP1496433A2 (en) | Program and computer capable of easily updating, setting, or testing control program | |
JP2005537575A (ja) | プログラム可能なシステムの初期化方法 | |
JPH0756847A (ja) | ポータブルコンピュータ | |
JPH10222454A (ja) | ユニット識別装置 | |
JPH0675923A (ja) | ワイヤレスicカード装置 | |
JPH08307522A (ja) | 回線インターフェースのシステムデータ構築方式 | |
JP2003223667A (ja) | 自動販売機の制御システム及び自動販売機に用いられる端末制御装置 | |
JP2006031234A (ja) | 情報処理装置、外部装置、ホスト装置、及び通信方法 | |
KR20000011643U (ko) | 시스템 아이디를 갖는 컴퓨터 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080918 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |