JP2000010903A - 多機能バス支援装置におけるリモ―ト機能制御及び委任のための方法及びシステム - Google Patents

多機能バス支援装置におけるリモ―ト機能制御及び委任のための方法及びシステム

Info

Publication number
JP2000010903A
JP2000010903A JP11130870A JP13087099A JP2000010903A JP 2000010903 A JP2000010903 A JP 2000010903A JP 11130870 A JP11130870 A JP 11130870A JP 13087099 A JP13087099 A JP 13087099A JP 2000010903 A JP2000010903 A JP 2000010903A
Authority
JP
Japan
Prior art keywords
function
slot
bus
adapter
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11130870A
Other languages
English (en)
Other versions
JP3488132B2 (ja
Inventor
Edward Movarl Paul
ポール・エドワード・モヴァール
Scott Graham Charles
チャールズ・スコット・グラハム
M Lambes Sean
ショーン・エム・ランベス
Frank Mortol Daniel
ダニエル・フランク・モートル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2000010903A publication Critical patent/JP2000010903A/ja
Application granted granted Critical
Publication of JP3488132B2 publication Critical patent/JP3488132B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling

Abstract

(57)【要約】 【課題】 現PCIバス仕様などのバス仕様を改善する
こと。 【解決手段】 バスに接続される多機能入出力装置アダ
プタを構成する方法、装置及びシステムが、スロット所
有者構成レジスタを用いて、多機能入出力装置アダプタ
内の各機能スロットの所有権を識別する。多機能入出力
装置アダプタ内の高機能入出力装置アダプタまたは制御
装置が、スロット所有者構成レジスタ内に提供される情
報を通じて、他の機能スロットに配置された他の入出力
アダプタを制御する。各スロットの所有権は最初にパワ
ーアップ時に、ホスト・ユニットまたはプロセッサ複合
体にセットされる。その後、各高機能入出力装置アダプ
タまたは制御装置が、制御される他の機能スロットにお
けるアダプタの存在を判断し、この情報をスロット所有
者構成レジスタ内に記録する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入出力装置を構成
する方法、装置、及びシステムに関して、特に、多機能
装置アダプタ内の1つ以上の機能の委任及び制御に関す
る。より詳細には、本発明は、多機能アダプタ内の別の
機能スロットに配置される装置により、多機能入出力装
置アダプタを構成し、多機能装置アダプタの1つ以上の
機能の機能制御及び委任を容易にするものである。
【0002】
【従来の技術】PCI(Peripheral Component Interco
nnect)ローカル・バスは、コンピュータ・プロセッサ
複合体を入出力装置アダプタに相互接続する業界標準入
出力バスである。コンピュータ・プロセッサ複合体は通
常、中央処理ユニット(CPU)及びシステム主記憶機
構を含む。PCI入出力装置アダプタは、ディスク、コ
ンピュータ・ネットワーク・インタフェース、及び他の
周辺装置などの入出力装置を、プロセッサ複合体に相互
接続し、これらの入出力装置の機能を制御するハードウ
ェア、及びことによると追加のプロセッサ及びプログラ
ミングを含む。
【0003】PCIローカル・バス仕様は、パーソナル
・コンピュータ及びPCサーバ業界内で影響力のある様
々な入出力装置及びコンピュータ・システム・ベンダか
ら成る特殊関心グループにより開発され、管理される。
この仕様は、IBMマイクロチャネルや拡張業界標準ア
ーキテクチャ(EISA)などの、他の既存の入出力バ
ス・アーキテクチャを置換するより高性能なものとし
て、明白に定義される。
【0004】PCIローカル・バス仕様はそれ自体、コ
ンピュータ業界の非常に大きなセグメント内において、
支配的な入出力バス・アーキテクチャを表す。更に、P
CIローカル・バス仕様は、企業規模ネットワーク・サ
ーバやメインフレーム・コンピュータなどの、基本的に
他の市場に参加するベンダにより、このセグメントの外
部で受け入れられた。従って、PCIローカル・バスを
使用するコンピュータ・システム及び入出力装置製品の
範囲は、コンピュータ業界全体内で急速に拡大しつつあ
る。
【0005】PCIローカル・バス仕様では、PCIバ
スへの物理/電気接続及びPCIバス信号プロトコル
が、PCIローカル・バス"構成読出し"信号プロトコル
または"構成書込み"信号プロトコルにより、特定のPC
Iバス接続のアドレッシングまたは"エージェント・ス
ロット"を指定する。これは特定の接続またはエージェ
ント・スロットを識別する"デバイス番号"の使用を通じ
て達成される。この構成プロトコルは、プロセッサ複合
体が、PCIバス信号定義の一部である物理選択信号を
用い、各PCIローカル・バス接続を個々にアドレス指
定し、各入出力装置アダプタに、プロセッサ・メモリ・
アドレスの範囲を割当てることを可能にし、その後プロ
セッサはそのアドレスにより、対応する入出力装置アダ
プタと通信する。
【0006】図1乃至図2は、一般的なPCIローカル
・バス構成の基本要素を示す。プロセッサ複合体100
がPCIバックプレーン200に接続され、バックプレ
ーンが更に1つ以上の入出力装置280に接続される。
プロセッサ複合体100は、中央処理ユニット(CP
U)110及びメモリ120を含み、これらはプロセッ
サ・バス130を介して相互接続される。
【0007】従来のPCIローカル・バス構成では、P
CIバックプレーン200は通常、PCIローカル・バ
ス230を有するマザーボード上に提供される。PCI
ローカル・バス230は通常、PCIホスト・ブリッジ
210により、プロセッサ・メモリ・バス130に接続
される。1つ以上のPCIコネクタ205が、1つ以上
の取り外し可能PCI多機能装置260をPCIローカ
ル・バス230に接続する。図1乃至図2は、前述の単
一の取り外し可能PCI多機能装置260だけを示す
が、PCIローカル・バス仕様は複数のバス接続また
は"エージェント・スロット"をサポートする。従って、
複数の多機能装置260がPCIローカル・バス230
に接続され得る。本願は主に、取り外し可能PCI多機
能装置260のオペレーションに関するが、PCI仕様
はPCI装置もサポートし、単機能装置及び多機能装置
の両方とも取り外し可能である必要はない。
【0008】前述したように、PCIホスト・ブリッジ
210はPCIローカル・バス230を、CPU110
及びメモリ120が通信するためのプロセッサ・メモリ
・バス130に相互接続する。PCIホスト・ブリッジ
210は、プロセッサ複合体100からの情報をPCI
バス仕様に変換し、PCIローカル・バス仕様に従うP
CIローカル・バス230から獲得された情報を、プロ
セッサ複合体100により読出し可能な情報形式に変換
することにより、PCIローカル・バス230とプロセ
ッサ・メモリ・バス130との間で情報を供給する。P
CI多機能装置260は、図1乃至図2に示されるよう
に、複数の機能が単一のPCIバス接続またはエージェ
ント・スロットにおいて、単一のPCI"装置番号"によ
りアクセスされることを可能にする。
【0009】取り外し可能PCI多機能装置260は、
プロセッサ複合体100と取り外し可能PCI多機能装
置の選択された機能間で、データ及び制御信号をルート
指定する機能ルータ270を含む。入出力装置アダプタ
252、254は、取り外し可能PCI多機能装置26
0の各機能を制御する。各入出力装置アダプタは単一の
または複数の入出力装置280に接続される。通常、機
能ルータ270は、プロセッサ複合体100と複数の入
出力装置アダプタ252、254の選択された1つとの
間で、データ及び制御信号をルート指定するマルチプレ
クサを含む。
【0010】こうした従来のシステムでは、PCI多機
能装置260は、複数のPCI入出力装置アダプタ機能
を、単一のPCIローカル・バス接続またはエージェン
ト・スロットに収集する。それにより構成要素が小型化
され、能力を増強するので、密集した物理的統合及び機
能の増加を可能にする。更に、単一の取り外し可能PC
I多機能装置260による複数の機能は、PCIローカ
ル・バス230上にまたはその関連PCIバックプレー
ン200上に、エージェント・スロットを追加すること
なく、たくさんの入出力装置アダプタの接続を可能にす
る。
【0011】図1乃至図2では、機能ルータ270の使
用により、入出力装置アダプタ252、254が単一の
PCI多機能装置260に統合された。プロセッサ複合
体100が、この特定のPCIバス接続または"エージ
ェント・スロット"に存在する、特定の入出力装置アダ
プタまたは"機能"を選択することを可能にするため、P
CIローカル・バス仕様構成プロトコルが、3ビットを
有する機能番号を装置番号に追加し、0乃至7の機能を
収容する。このように、この拡張定義により、単一のP
CI多機能装置260が最大8個の単機能装置を収容し
得る。従って、プロセッサ複合体100は、PCI多機
能装置260により制御される機能番号0乃至7の任意
の機能を指定し得、本来、各PCIバス接続または"エ
ージェント・スロット"が最大8個の入出力装置アダプ
タを収容することを可能にする。
【0012】このシステムの下では、単機能装置に"機
能0"を示す3ビット・コードを割当てることにより、
単機能装置がこの拡張定義により収容される。本来、こ
れは単機能PCI装置を多機能装置の単純化されたケー
スとして扱い、その機能ルータ要素は1機能、すなわち
機能0を実現するだけである。
【0013】PCI多機能装置260は従って、体系的
に最大8個の入出力装置アダプタ要素を単一の装置内に
組み込むことができ、PCIローカル・バス上に単一の
PCIエージェント・スロットを要求する。従って、図
1乃至図2の機能ルータ270は、多機能装置内に組み
込まれる複数の入出力装置アダプタ機能の間で、単一の
PCIエージェント・スロットの共用を容易にしなけれ
ばならない。特に、構成読出しプロトコル及び書込みプ
ロトコルの間、機能ルータ270はこのプロトコルから
の機能番号を用いて、このプロトコルの引き数を、PC
Iローカル・バスと割当てられたPCI入出力装置アダ
プタ252、254、及び関連入出力装置280との間
でルート指定する。
【0014】PCIローカル・バス仕様の1つの制限
は、PCIローカル・バス機能構成空間を通じて、ホス
ト(通常、プロセッサ複合体)に直接提供されなければ
ならない多機能装置の機能を決定する手段を欠くことで
ある。多機能装置において、この多機能装置の1機能空
間にある入出力装置アダプタが、多機能装置に接続され
る入出力装置アダプタの全体構成にもとづき、別の機能
空間に存在する入出力装置アダプタの完全なアクセス及
び制御を実行することが好ましい。
【0015】このタイプの構成活動の例として、多機能
装置の別々の機能位置に接続される1つ以上の総称入出
力装置アダプタのために、ホストまたはプロセッサ複合
体インタフェース活動を実行する制御装置が挙げられ
る。この状況において、PCIバス仕様は、多機能装置
のある機能が、多機能装置内の別の機能により制御また
はアクセスされることを可能にするシステムを有さな
い。従って、現PCIバス仕様に従えば、多機能装置内
の別の機能空間の入出力装置アダプタによる、ある機能
のローカル制御が、現PCIバス仕様により考慮されて
いないため、多機能装置の各機能が、プロセッサ複合体
によりアクセス及び制御されなければならない。
【0016】
【発明が解決しようとする課題】本発明の目的は、多機
能装置アダプタのある機能が、多機能装置アダプタ内の
別の機能スロットにより制御またはアクセスされること
を可能にすることにより、現PCIバス仕様などのバス
仕様を改善することである。
【0017】本発明の別の目的は、多機能入出力アダプ
タの特定の機能が、別の機能スロットにおいて提供され
る制御装置により局所的に制御されることを可能にする
ことにより、ホスト・ユニットまたは中央プロセッサ上
の負荷を軽減することである。
【0018】本発明の別の目的は、多機能入出力装置ア
ダプタまたは制御装置の各機能またはスロットの制御を
識別し、この情報を記録することにより、こうした機能
が多機能装置内の制御装置により、またはホスト・ユニ
ット若しくはプロセッサ複合体により、効率的に制御さ
れ得るようにすることである。
【0019】更に本発明の別の目的は、構成情報を含む
多機能装置または装置アダプタを提供することであり、
多機能装置に接続される複数の機能が、制御装置との通
信のために内部的に構成され、これはホスト・プロセッ
サからは本質的に見えない。
【0020】
【課題を解決するための手段】本発明の目的は、多機能
入出力装置の各機能を制御するスロットの位置を識別す
る、スロット所有者構成レジスタを提供することにより
達成される。このように、ルート指定/制御機構が、ホ
スト・ユニットまたはプロセッサ複合体により制御され
ている入出力装置アダプタ、並びに多機能入出力装置に
含まれる制御装置により制御されている入出力装置アダ
プタを追跡することができる。
【0021】各高機能入出力装置アダプタまたは制御装
置内に、各制御装置が機能ルート指定/制御機構内に提
供されるスロット所有者構成レジスタの構成を支援する
ことを可能にするソフトウェアが提供される。このソフ
トウェアにもとづき、制御装置は自身が所有するスロッ
ト、別の制御装置により所有されるスロット、所有済み
の制御装置により所有されるスロット、及びホスト・ユ
ニットまたはプロセッサ複合体により所有されるスロッ
トを判断することができる。
【0022】
【発明の実施の形態】図3乃至図4は、図1乃至図2の
従来技術で述べられたタイプのバス・アーキテクチャへ
の、本発明の原理の適用を示す。図3乃至図4のプロセ
ッサ複合体100は、図1乃至図2のプロセッサ複合体
100と等価であり、中央処理ユニット(CPU)11
0及びメモリ120を含み、これらはプロセッサ・メモ
リ・バス130を介して相互接続される。図3乃至図4
は更に、入出力バス300上に提供される入出力装置を
制御及び管理する、PCIデバイス・ドライバ140を
示す。この入出力バス300は、好適な実施例ではPC
Iバス300aであり、通常、図1乃至図2の従来技術
のPCIホスト・ブリッジ210及びPCIローカル・
バス230を含む。
【0023】図1乃至図2の各多機能装置260はもち
ろん、機能ルータ270を含む。本発明の教示に従え
ば、多機能装置260が代わりに、多機能装置260内
の別の機能による1つ以上の機能の制御を可能にする機
能ルータを提供される。従って、このブロックは図3乃
至図4において、機能ルート指定/制御機構400とし
て示される。機能ルート指定/制御機構400は、多機
能装置260内に配置され、入出力デバイス・ドライバ
140と入出力装置アダプタ250−0乃至250−N
との間で、データ及び制御信号をルート指定する。ここ
でNは、多機能装置260に接続される入出力装置28
0−Nの番号に対応する。機能ルート指定/制御機構4
00は機能構成レジスタ420、制御装置構成レジスタ
430、及びスロット所有者構成レジスタ440を含
む。
【0024】図3乃至図4の好適な実施例の入出力バス
300は、好適にはPCIローカル・バス仕様に準拠す
るPCIローカル・バスであり、プロセッサ複合体10
0及びPCI多機能装置260を相互接続する。PCI
ローカル・バスは通常、プロセッサ複合体100を1つ
以上の単機能装置または多機能装置に接続するが、PC
Iローカル・バスは、2次バス上に提供される単機能装
置または多機能装置をホスト・ユニットに接続する2次
バスでもあり、1995年6月1日付けのPCIローカ
ル・バス仕様、改訂版2.1で述べられるように、1次
PCIバスを2次PCIバスにブリッジする。従って、
本願の仕様は、1次、2次または他のPCIバスの先頭
に接続されるプロセッサ複合体100または任意の他の
処理装置を指し示すために、用語"ホスト・ユニット"を
使用する。PCIバス300aは、PCIローカル・バ
ス仕様に従い指定されるように、プロセッサ複合体10
0とPCI多機能装置アダプタ260との間で、全ての
信号を伝送するために提供される。
【0025】本願の教示によれば、PCIデバイス・ド
ライバ140が前述の関連出願RO997066で述べ
られるプロトコルに従う。本発明のオペレーションは、
好適には、前記関連出願の教示に従い実行される初期化
の終結以前に実現される。
【0026】本願の教示によれば、機能ルート指定/制
御機構400が、他の非高機能装置アダプタにより要求
される制御機能を引き受け、実行できる、1つ以上の高
機能入出力装置アダプタ250−0乃至250−Nに接
続され得る。
【0027】本願の好適な実施例では、機能0だけがこ
うした高機能装置アダプタとして選択される。しかしな
がら、本願の範囲内において、機能0以外の機能位置
が、本願のシステムにより支持される高機能装置アダプ
タの位置に該当してもよく、また2つ以上の高機能装置
アダプタが、単一のPCI多機能装置260内で使用さ
れてもよい。
【0028】機能構成レジスタ420は高機能入出力装
置アダプタが、PCI多機能装置260内で自身が接続
されるスロットを判断することを可能にする。機能構成
レジスタは、前記関連出願において詳述されている。機
能構成レジスタ420はまた、多機能装置260の入出
力装置アダプタ252、254に接続される各機能のス
テータスを示す。
【0029】機能ルート指定/制御機構400はまた、
制御装置構成レジスタ430を提供される。制御装置構
成レジスタ430は、各入出力装置アダプタ250−0
乃至250−Nの構成に関する情報を含む。例えば、制
御装置構成レジスタ430に含まれる情報は、入出力装
置アダプタ250−0乃至250−Nが存在するか否
か、制御され得るか否か、或いは制御装置であるか否か
を指定し得る。制御装置構成レジスタ430は、多機能
装置260に接続される各入出力装置アダプタ250−
0乃至250−Nの情報を含むので、機能ルート指定/
制御機構400は、いずれの機能0乃至Nが入出力装置
アダプタ250として使用されるかを判断できる。この
情報は、1つ以上の機能位置0乃至Nに提供され得る高
機能入出力装置アダプタまたは制御装置250−Int("
Int"は"高機能(Intelligent)"の意味)により、同様
に判断され得る。それにより、図3乃至図4の機能0に
配置される制御装置250−Intは、PCI多機能装置
260のいずれの他のスロットが、制御される制御装置
250−Intまたは機能を含むかを判断できる。
【0030】PCI多機能装置260の機能ルート指定
/制御機構400は更に、スロットの所有者を別のスロ
ットに割当てるために使用される、スロット所有者構成
レジスタ440を提供される。パワーアップ開始セット
アップ・プロシージャの間、このスロット所有者構成レ
ジスタ440は最初に、PCI多機能装置260の各機
能が、PCIバス300aの他端に配置されるホスト・
ユニットにより"所有"されるようにセットされる。図3
乃至図4の例では、PCIデバイス・ドライバ140を
介するプロセッサ複合体100は、ホスト・ユニットで
ある。しかしながら、図5及び図6に関連して詳述する
ように、スロット所有者構成レジスタは、スロットがP
CI多機能装置260の他のスロットの1つにより所有
されるように、所与のスロット0乃至Nに対して更新さ
れ得る。
【0031】機能0が機能1、2の高機能入出力アダプ
タまたは制御装置の例では、図3及び図4のホスト・プ
ロセッサすなわちプロセッサ複合体100は、機能1及
び2を実際に見ることはできず、高機能入出力アダプタ
または制御装置の位置に該当する機能0だけを見ること
ができる。
【0032】図5は、多機能装置260内のスロット所
有者を識別するために、高機能入出力装置アダプタまた
は制御装置250−Intにより実行されるプログラムを
示す。図5はステップS300で開始する。ステップS
302で、高機能入出力装置アダプタまたは制御装置2
50−Intが、機能構成レジスタ420内のフラグ位置
から、それ自身のスロットを判断する。
【0033】ステップS304では、高機能入出力装置
アダプタまたは制御装置250−Intが、各機能または
スロット0乃至Nに関連付けられる制御装置構成レジス
タ430を読出し、各入出力装置アダプタ250の属性
を判断する。従って、制御装置構成レジスタ430か
ら、高機能入出力装置アダプタまたは制御装置250−
Intを含む機能スロット0乃至7を判断することが可能
である。それ故、制御装置構成レジスタ空間430か
ら、図5のサブルーチンを実行する高機能入出力装置ア
ダプタまたは制御装置250−Intは、PCI多機能装
置260のいずれの多機能装置機能スロット0乃至N
が、入出力装置アダプタ250を含むかを判断する。
【0034】図5のサブルーチンでは、高機能入出力装
置アダプタまたは制御装置250−Intは、自身が制御
する全ての機能が数的に自身よりも大きいと仮定する。
従って、図5の実施例では、スロット4の高機能入出力
装置アダプタまたは制御装置250−Intは、スロット
3の入出力装置アダプタ250を制御することができな
い。ステップS306では、変数SLOTが、高機能入
出力装置アダプタまたは制御装置250−Intの自身の
スロット位置から増分される。制御装置250−Intが
スロット4の場合、SLOTは5に増分される。
【0035】次に図5のルーチンは、追加の各機能位置
の状態をテストする。図5の実施例では、各制御装置が
より高い数字のスロットだけを制御できるので、各高機
能入出力装置アダプタまたは制御装置250−Intは、
自身よりも低いスロットをポーリングする必要はない。
しかしながら、本願の教示内において、各高機能入出力
装置アダプタまたは制御装置250−Intに、自身より
も数的に高いスロットだけでなく、図6に示されるよう
に、使用可能な各スロットをポーリングさせてもよい。
【0036】ステップS308で、図5のサブルーチン
は、スロットが制御装置により被所有装置を含むか否か
を判断する。これは、そのスロットに対する制御装置構
成レジスタ空間430をポーリングし、それが制御され
る入出力装置アダプタ250の記述を含むか否かを判断
することにより実行される。スロットが、高機能入出力
装置アダプタまたは制御装置250−Intにより制御さ
れる入出力装置アダプタ250を含む場合、そのスロッ
トに対するスロット所有者構成レジスタ440内の位置
が、高機能入出力装置アダプタまたは制御装置250−
Intのスロットを識別する。
【0037】スロットNが、制御される入出力装置アダ
プタ250−Nを含まない場合、図5のサブルーチンの
ステップS310が、スロットが別の制御装置を含むか
否かを判断する。スロットが別の制御装置を含む場合、
図5のサブルーチンは、続くスロットが自身により制御
されないと仮定し、追加のスロットのポーリングを継続
しない。従って、ステップS310の応答が肯定の場
合、サブルーチンはステップS318に移行し、その高
機能入出力装置アダプタまたは制御装置に対して終了す
る。
【0038】従って、図5のサブルーチンでは、高機能
入出力装置アダプタまたは制御装置250−Int-aは、
別の高機能入出力装置アダプタまたは制御装置250−
Int-bのスロット番号よりも大きなスロット番号を有す
るスロットを制御できないことが明らかである。この仮
定は、処理効率を向上するために成されるものである。
しかしながら、本願の教示内において、もちろん、各ス
ロットが各装置によりポーリングされることが可能であ
り、その場合、これらの制限が図6に示されるように不
要である。
【0039】ステップS308及びS310はまた、他
の1つの可能性、すなわち機能スロットが空であること
を考慮する必要がある。好適な実施例では、空スロット
は直前の高機能入出力装置アダプタまたは制御装置25
0−Intに割当てられる。従って、空スロットは、ルー
チンを実行している制御装置により所有または制御され
るスロットと判断される。しかしながら、本願の範囲内
において、空スロットが別の態様で割当てられてもよい
し、完全に無視されてもよい。
【0040】前述のように、スロットが高機能入出力装
置アダプタまたは制御装置250−Intにより所有され
ると判断されると、ステップS312で示されるよう
に、そのスロットに対するスロット所有者構成が、図5
のサブルーチンを実行する制御装置の機能位置番号にセ
ットされる。ステップS314でスロット番号が更新さ
れ、別の制御装置が突き止められるか、多機能装置26
0内の残りの全てのスロットが考慮されるまで、ステッ
プS308、S310及びS312が繰り返し実行され
る。従って、ステップS316で、一旦スロット番号が
PCI多機能装置260の最大数値機能Nのスロット番
号に達すると、サブルーチンは終了ステップS318に
移行する。
【0041】図5のサブルーチンの結果、スロット所有
者構成レジスタ440が、多機能装置260内の高機能
制御装置250−Intにより制御される、各スロット0
乃至Nの所有者の機能位置を識別するように構成され
る。制御装置構成レジスタ430は、高機能入出力装置
アダプタまたは制御装置に該当するスロットを識別す
る。スロット所有者構成レジスタ440は、その位置に
存在する機能を制御しているスロットを判断するために
調査され得る。従って、スロット3がスロット1により
制御される場合、スロット3に関連付けられるスロット
所有者構成レジスタ440の部分が、スロット1が高機
能入出力装置アダプタまたは制御装置250−Intを含
むものと識別する。
【0042】図5のフロー図の代替実施例が、図6に示
される。再度、この代替実施例のサブルーチンは、各高
機能入出力装置アダプタまたは制御装置内に導入され、
各制御装置250−Intにより実行される。図6のステ
ップS400、S402及びS404は、図5のステッ
プS300、S302及びS304と同様に実行され
る。しかしながら、図6の実施例では、制御装置が任意
の機能位置に存在することが可能であり、更に任意のス
ロットが任意の制御装置により所有されることが可能で
あるので、ステップS406で、スロット番号が初期に
0にセットされる。
【0043】ステップS408で、サブルーチンは、ス
ロット0が制御装置を含むか否かを判断する。これは図
6のルーチンを現在実行している制御装置250−In
t、または別の制御装置であり得る。スロットが制御装
置を含む場合、そのスロットは別の制御装置に割当てら
れる必要がない。従って、サブルーチンはステップS4
16に移行し、そこでスロット番号が増分される。ステ
ップS418で、スロット番号がスロットの最大可能番
号と比較され、各スロットがステップS418でテスト
されると、プログラムはステップS420で終了する。
それ以外では、ステップS408乃至S418が繰り返
される。
【0044】ステップS408でスロットが制御装置を
含まない場合、スロット所有者構成レジスタがモニタさ
れ、またスロット所有者構成レジスタが、別の制御装置
がそのスロットを所有することを識別する場合、そのス
ロットが再度確立されるための所有権を要求しないの
で、サブルーチンはステップS416及びS418に移
行する。
【0045】ステップS410で、スロットが別の制御
装置により所有されないと判断されると、次にステップ
S412で、スロットが現制御装置250−Intにより
所有されるべきであるか否かを判断する。この問い合わ
せに対する回答が肯定の場合、そのスロットに対するス
ロット所有者構成レジスタ440内の位置が、ルーチン
を実行している高機能入出力装置アダプタまたは制御装
置250−Intのスロットを識別するようにセットされ
る。それ故、制御装置250−Intによる所有権が識別
される。スロットが現制御装置250−Intにより所有
されない場合、サブルーチンは直接ステップS416に
移行し、スロット番号を増分する。従って、各高機能入
出力装置アダプタまたは制御装置250−Intは、自身
により制御されるスロットを識別するので、その機能構
成が、制御されるスロットに関連付けられるスロット所
有者構成レジスタ440の位置にロードされる。
【0046】2つ以上の制御装置が、スロットが自身に
より所有されるべきであると見なすことがあり得る。し
かしながら、こうした状況では、そのスロットを最初に
主張する高機能入出力装置アダプタまたは制御装置がそ
れを制御する。なぜなら、図6のサブルーチンに従え
ば、ステップS410が、別の制御装置により既に所有
済みのスロットが、ポーリングを実行中の制御装置によ
り所有されるように識別されることを阻止するからであ
る。
【0047】多機能装置に含まれるいずれの制御装置に
よっても制御されないスロットは、通常、プロセッサ複
合体100または別のホスト・ユニット内に含まれるP
CIデバイス・ドライバ140により直接制御される。
従って、PCI多機能装置内の各機能は、高機能入出力
装置アダプタまたは制御装置250−Intであるか、高
機能入出力装置アダプタまたは制御装置250−Intに
より制御されるか、プロセッサ複合体またはホスト・ユ
ニット100により制御され得る。
【0048】本発明は、PCIバスなどのバス構成を使
用する装置の構成において、柔軟性を向上させる。本発
明の概念は、多機能装置内の各機能の制御をホストまた
はプロセッサ複合体に頼る代わりに、こうしたシステム
が多機能装置の別の機能位置から、多機能装置内のある
機能を制御することを可能にするものである。それ故、
多機能装置の機能のあるものは、高機能入出力装置アダ
プタまたは制御装置250−Intとの通信のために内部
的に構成され、本質的に、プロセッサ複合体100など
のホスト・ユニットからは見えない。この向上された柔
軟性は、プロセッサ複合体100または他のホスト・ユ
ニット上の処理負荷を減少することにより、多大な性能
利点を可能にする。
【0049】まとめとして、本発明の構成に関して以下
の事項を開示する。
【0050】(1)多機能バス支援装置を含む処理シス
テムであって、ホスト・プロセッサと、多機能バス支援
装置と、前記ホスト・プロセッサと前記多機能バス支援
装置とを接続するローカル・バスとを含み、前記多機能
バス支援装置が、少なくとも1つの入出力装置アダプタ
が、前記バス支援装置の別の前記入出力装置アダプタを
制御する制御装置であり、残りの前記入出力装置アダプ
タの少なくとも1つが被制御アダプタである、複数の入
出力装置アダプタと、前記ローカル・バスと前記入出力
装置アダプタとの間に接続され、前記ホスト・プロセッ
サと前記複数の入出力装置アダプタの少なくとも1つと
の間で、前記ローカル・バスを介して、データ及び制御
信号を伝送し、別の前記入出力装置アダプタまたは前記
ホスト・プロセッサによる前記各被制御アダプタの制御
を決定する、機能ルート指定/制御機構とを含む、処理
システム。 (2)前記ホスト・プロセッサが中央処理ユニットと、
プロセッサ・メモリ・バスを介して前記中央処理ユニッ
トに接続されるメモリとを含む、前記(1)記載の処理
システム。 (3)前記プロセッサ・メモリ・バス及び前記ローカル
・バスを相互接続するホスト・ブリッジを含む、前記
(1)記載の処理システム。 (4)前記入出力装置アダプタの少なくとも幾つかに接
続される入出力装置を含む、前記(1)記載の処理シス
テム。 (5)前記機能ルート指定/制御機構が、機能構成レジ
スタ及び制御装置構成レジスタを含む、前記(1)記載
の処理システム。 (6)前記制御装置が前記被制御アダプタのスロット所
有権を決定する、前記(1)記載の処理システム。 (7)前記制御装置により制御される前記被制御アダプ
タが、前記ホスト・プロセッサからは見えない、前記
(1)記載の処理システム。 (8)前記ローカル・バスが2次バスであり、前記ホス
ト・プロセッサが1次バスと2次バス間のブリッジ装置
の一部である、前記(1)記載の処理システム。 (9)通信バスを介してホスト・プロセッサと通信し、
複数の機能スロットを有する多機能バス支援装置であっ
て、別の入出力装置アダプタを制御可能な少なくとも1
つの制御装置と、少なくとも1つの被制御入出力装置ア
ダプタとを含む、複数の入出力装置アダプタと、前記入
出力装置アダプタ及びバスに接続され、前記入出力装置
アダプタと前記バスとの間でデータ及び制御信号を伝送
する、機能ルート指定/制御機構と、前記被制御入出力
装置アダプタの各々を制御する前記制御装置またはホス
ト・プロセッサを識別する、スロット所有者構成レジス
タとを含む、装置。 (10)前記複数の入出力装置アダプタの少なくとも幾
つかに接続される入出力装置を含む、前記(9)記載の
装置。 (11)前記機能ルート指定/制御機構が機能構成レジ
スタ及び制御装置構成レジスタを含む、前記(9)記載
の装置。 (12)前記制御装置が前記被制御入出力装置アダプタ
のスロット所有権を決定する、前記(9)記載の装置。 (13)前記制御装置により制御される前記被制御入出
力装置アダプタが、前記ホスト・プロセッサからは見え
ない、前記(9)記載の装置。 (14)前記ローカル・バスが2次バスであり、前記ホ
スト・プロセッサが1次バスと2次バス間のブリッジ装
置の一部である、前記(9)記載の装置。 (15)通信バスを介してホスト・プロセッサと通信
し、複数の機能スロットを有する多機能装置であって、
別の入出力装置アダプタを制御可能な少なくとも1つの
制御装置と、少なくとも1つの被制御入出力装置アダプ
タとを含む、複数の入出力装置アダプタと、前記入出力
装置アダプタ及びバスに接続され、前記入出力装置アダ
プタと前記バスとの間でデータ及び制御信号を伝送す
る、機能ルート指定/制御機構とを含み、前記制御装置
により制御される前記被制御入出力装置アダプタ及びそ
れらの関連入出力装置が、前記ホスト・プロセッサから
は見えない、多機能装置。 (16)前記被制御入出力装置アダプタの各々を制御す
る前記制御装置またはホスト・プロセッサを識別する、
スロット所有者構成レジスタを含む、前記(15)記載
の多機能装置。 (17)複数の機能スロットにおいて、複数の入出力装
置アダプタを有する多機能装置の機能を処理する方法で
あって、前記多機能装置が通信バスを介してホスト・ユ
ニットに接続され、前記機能性が前記ホスト・ユニット
からは見えないものにおいて、 a)少なくとも1つの制御装置を入出力装置アダプタと
して供給し、前記制御装置でない全ての入出力装置アダ
プタを、被制御入出力装置アダプタとして供給するステ
ップと、 b)前記各被制御入出力装置アダプタを制御する前記ホ
スト・ユニットまたは前記制御装置を識別する、スロッ
ト所有者構成レジスタを提供するステップと、 c)前記スロット所有者構成レジスタ内で識別される前
記制御装置により所有される各スロットに対して、該ス
ロットに存在する前記被制御入出力装置アダプタを前記
制御装置により制御するステップとを含む、方法。 (18)前記ステップc)で制御される前記各入出力装
置アダプタが、前記ホスト・ユニットからは見えない、
前記(17)記載の方法。 (19)通信バスを介してホスト・ユニットと通信し、
複数の機能スロットを有する多機能装置を含む処理シス
テムにおいて、別の機能スロットに配置される別の入出
力装置アダプタを制御可能な少なくとも1つの制御装置
と、前記別の機能スロットに配置される少なくとも1つ
の被制御入出力装置アダプタと、前記制御装置及び前記
被制御入出力装置アダプタに接続される機能ルート指定
/制御機構とを含み、前記制御装置を前記各被制御入出
力装置アダプタに割当てる方法であって、 a)前記被制御入出力装置アダプタの所有権を定義する
スロット所有者構成レジスタを提供するステップと、 b)前記各制御装置が前記機能スロットの各々に対し
て、該スロットが前記制御装置により所有されるべきか
否かを判断し、該スロットが前記制御装置により所有さ
れるべき場合、該スロットに対する前記スロット所有者
構成レジスタを前記制御装置スロットにより構成するス
テップとを含む、方法。 (20)前記ステップb)が、 i)前記各スロットが前記制御装置を含むか否かを判断
するステップと、 ii)前記各スロットが別の制御装置により所有されるか
否かを判断するステップと、前記サブステップi)で、
前記各スロットが前記制御装置を含まないと判断され、
前記サブステップii)で、別の前記制御装置により所有
されないと判断される場合、前記スロットが現前記制御
装置により所有されるべきか否かを判断するステップ
と、所有されるべき場合、前記スロットのスロット所有
権が現前記制御装置により所有されることを、前記スロ
ット所有者構成レジスタ内にセットするステップとを含
む、前記(19)記載の方法。 (21)前記ステップb)が、 i)数的にすぐ上のスロットが被所有装置を含むか否か
を判断するステップと、 ii)前記数的にすぐ上のスロットが前記被所有装置を含
む場合、該スロットのスロット所有権を現前記制御装置
にセットするステップと、 iii)前記サブステップi)で、前記数的にすぐ上のスロ
ットが前記被所有装置を含むと判断されない場合、前記
数的にすぐ上のスロットが別の制御装置を含むか否かを
判断し、含む場合、前記ステップb)を完了するステッ
プと、前記サブステップiii)で、前記スロットが前記
制御装置を含まないと判断される場合、スロット番号を
1増分し、全てのスロットが調査されるまで、前記サブ
ステップi)乃至iii)を繰り返すステップとを含む、前
記(19)記載の方法。
【図面の簡単な説明】
【図1】PCIローカル・バス仕様を実現し、複数の入
出力装置に接続される多機能PCI装置を含む、従来の
コンピュータ・システムを示す図である。
【図2】PCIローカル・バス仕様を実現し、複数の入
出力装置に接続される多機能PCI装置を含む、従来の
コンピュータ・システムを示す図である。
【図3】本発明の教示に従う多機能バス支援装置内のリ
モート機能制御及び委任の原理を示す、本発明の実施例
である。
【図4】本発明の教示に従う多機能バス支援装置内のリ
モート機能制御及び委任の原理を示す、本発明の実施例
である。
【図5】本発明の好適な実施例に従う入出力装置アダプ
タ250−0内における機能制御の識別のための高水準
フロー図である。
【図6】PCI多機能装置260内の別の機能スロット
における入出力装置アダプタ250に割当てられた機能
を識別するために、PCIデバイス・ドライバ140に
より実現される高水準フロー図である。
【符号の説明】
100 プロセッサ複合体 110 中央処理ユニット 120 メモリ 130 プロセッサ・バス 140 PCIデバイス・ドライバ 200 PCIバックプレーン 205 PCIコネクタ 210 PCIホスト・ブリッジ 230 PCIローカル・バス 252、254 入出力装置アダプタ 260 取り外し可能PCI多機能装置 270 機能ルータ 280 入出力装置 300 入出力バス 300a PCIバス 400 機能ルート指定/制御機構 420 機能構成レジスタ 430 制御装置構成レジスタ 440 スロット所有者構成レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール・エドワード・モヴァール アメリカ合衆国55901、ミネソタ州ロチェ スター、ノース・ウエスト、アーボレタ ム・ドライブ 4314 (72)発明者 チャールズ・スコット・グラハム アメリカ合衆国55901、ミネソタ州ロチェ スター、ノース・ウエスト、マノービュ ー・ドライブ 4420 (72)発明者 ショーン・エム・ランベス アメリカ合衆国55963、ミネソタ州パイ ン・アイランド、コーボン・ストリート 11 (72)発明者 ダニエル・フランク・モートル アメリカ合衆国55901、ミネソタ州ロチェ スター、ノース・ウエスト、ロングボー ト・ロード 5602

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】多機能バス支援装置を含む処理システムで
    あって、 ホスト・プロセッサと、 多機能バス支援装置と、 前記ホスト・プロセッサと前記多機能バス支援装置とを
    接続するローカル・バスとを含み、前記多機能バス支援
    装置が、 少なくとも1つの入出力装置アダプタが、前記バス支援
    装置の別の前記入出力装置アダプタを制御する制御装置
    であり、残りの前記入出力装置アダプタの少なくとも1
    つが被制御アダプタである、複数の入出力装置アダプタ
    と、 前記ローカル・バスと前記入出力装置アダプタとの間に
    接続され、前記ホスト・プロセッサと前記複数の入出力
    装置アダプタの少なくとも1つとの間で、前記ローカル
    ・バスを介して、データ及び制御信号を伝送し、別の前
    記入出力装置アダプタまたは前記ホスト・プロセッサに
    よる前記各被制御アダプタの制御を決定する、機能ルー
    ト指定/制御機構とを含む、処理システム。
  2. 【請求項2】前記ホスト・プロセッサが中央処理ユニッ
    トと、プロセッサ・メモリ・バスを介して前記中央処理
    ユニットに接続されるメモリとを含む、請求項1記載の
    処理システム。
  3. 【請求項3】前記プロセッサ・メモリ・バス及び前記ロ
    ーカル・バスを相互接続するホスト・ブリッジを含む、
    請求項1記載の処理システム。
  4. 【請求項4】前記入出力装置アダプタの少なくとも幾つ
    かに接続される入出力装置を含む、請求項1記載の処理
    システム。
  5. 【請求項5】前記機能ルート指定/制御機構が、機能構
    成レジスタ及び制御装置構成レジスタを含む、請求項1
    記載の処理システム。
  6. 【請求項6】前記制御装置が前記被制御アダプタのスロ
    ット所有権を決定する、請求項1記載の処理システム。
  7. 【請求項7】前記制御装置により制御される前記被制御
    アダプタが、前記ホスト・プロセッサからは見えない、
    請求項1記載の処理システム。
  8. 【請求項8】前記ローカル・バスが2次バスであり、前
    記ホスト・プロセッサが1次バスと2次バス間のブリッ
    ジ装置の一部である、請求項1記載の処理システム。
  9. 【請求項9】通信バスを介してホスト・プロセッサと通
    信し、複数の機能スロットを有する多機能バス支援装置
    であって、 別の入出力装置アダプタを制御可能な少なくとも1つの
    制御装置と、少なくとも1つの被制御入出力装置アダプ
    タとを含む、複数の入出力装置アダプタと、 前記入出力装置アダプタ及びバスに接続され、前記入出
    力装置アダプタと前記バスとの間でデータ及び制御信号
    を伝送する、機能ルート指定/制御機構と、 前記被制御入出力装置アダプタの各々を制御する前記制
    御装置またはホスト・プロセッサを識別する、スロット
    所有者構成レジスタとを含む、装置。
  10. 【請求項10】前記複数の入出力装置アダプタの少なく
    とも幾つかに接続される入出力装置を含む、請求項9記
    載の装置。
  11. 【請求項11】前記機能ルート指定/制御機構が機能構
    成レジスタ及び制御装置構成レジスタを含む、請求項9
    記載の装置。
  12. 【請求項12】前記制御装置が前記被制御入出力装置ア
    ダプタのスロット所有権を決定する、請求項9記載の装
    置。
  13. 【請求項13】前記制御装置により制御される前記被制
    御入出力装置アダプタが、前記ホスト・プロセッサから
    は見えない、請求項9記載の装置。
  14. 【請求項14】前記ローカル・バスが2次バスであり、
    前記ホスト・プロセッサが1次バスと2次バス間のブリ
    ッジ装置の一部である、請求項9記載の装置。
  15. 【請求項15】通信バスを介してホスト・プロセッサと
    通信し、複数の機能スロットを有する多機能装置であっ
    て、 別の入出力装置アダプタを制御可能な少なくとも1つの
    制御装置と、少なくとも1つの被制御入出力装置アダプ
    タとを含む、複数の入出力装置アダプタと、 前記入出力装置アダプタ及びバスに接続され、前記入出
    力装置アダプタと前記バスとの間でデータ及び制御信号
    を伝送する、機能ルート指定/制御機構とを含み、前記
    制御装置により制御される前記被制御入出力装置アダプ
    タ及びそれらの関連入出力装置が、前記ホスト・プロセ
    ッサからは見えない、多機能装置。
  16. 【請求項16】前記被制御入出力装置アダプタの各々を
    制御する前記制御装置またはホスト・プロセッサを識別
    する、スロット所有者構成レジスタを含む、請求項15
    記載の多機能装置。
  17. 【請求項17】複数の機能スロットにおいて、複数の入
    出力装置アダプタを有する多機能装置の機能を処理する
    方法であって、前記多機能装置が通信バスを介してホス
    ト・ユニットに接続され、前記機能性が前記ホスト・ユ
    ニットからは見えないものにおいて、 a)少なくとも1つの制御装置を入出力装置アダプタと
    して供給し、前記制御装置でない全ての入出力装置アダ
    プタを、被制御入出力装置アダプタとして供給するステ
    ップと、 b)前記各被制御入出力装置アダプタを制御する前記ホ
    スト・ユニットまたは前記制御装置を識別する、スロッ
    ト所有者構成レジスタを提供するステップと、 c)前記スロット所有者構成レジスタ内で識別される前
    記制御装置により所有される各スロットに対して、該ス
    ロットに存在する前記被制御入出力装置アダプタを前記
    制御装置により制御するステップとを含む、方法。
  18. 【請求項18】前記ステップc)で制御される前記各入
    出力装置アダプタが、前記ホスト・ユニットからは見え
    ない、請求項17記載の方法。
  19. 【請求項19】通信バスを介してホスト・ユニットと通
    信し、複数の機能スロットを有する多機能装置を含む処
    理システムにおいて、別の機能スロットに配置される別
    の入出力装置アダプタを制御可能な少なくとも1つの制
    御装置と、前記別の機能スロットに配置される少なくと
    も1つの被制御入出力装置アダプタと、前記制御装置及
    び前記被制御入出力装置アダプタに接続される機能ルー
    ト指定/制御機構とを含み、前記制御装置を前記各被制
    御入出力装置アダプタに割当てる方法であって、 a)前記被制御入出力装置アダプタの所有権を定義する
    スロット所有者構成レジスタを提供するステップと、 b)前記各制御装置が前記機能スロットの各々に対し
    て、該スロットが前記制御装置により所有されるべきか
    否かを判断し、該スロットが前記制御装置により所有さ
    れるべき場合、該スロットに対する前記スロット所有者
    構成レジスタを前記制御装置スロットにより構成するス
    テップとを含む、方法。
  20. 【請求項20】前記ステップb)が、 i)前記各スロットが前記制御装置を含むか否かを判断
    するステップと、 ii)前記各スロットが別の制御装置により所有されるか
    否かを判断するステップと、 前記サブステップi)で、前記各スロットが前記制御装
    置を含まないと判断され、前記サブステップii)で、別
    の前記制御装置により所有されないと判断される場合、
    前記スロットが現前記制御装置により所有されるべきか
    否かを判断するステップと、 所有されるべき場合、前記スロットのスロット所有権が
    現前記制御装置により所有されることを、前記スロット
    所有者構成レジスタ内にセットするステップとを含む、
    請求項19記載の方法。
  21. 【請求項21】前記ステップb)が、 i)数的にすぐ上のスロットが被所有装置を含むか否か
    を判断するステップと、 ii)前記数的にすぐ上のスロットが前記被所有装置を含
    む場合、該スロットのスロット所有権を現前記制御装置
    にセットするステップと、 iii)前記サブステップi)で、前記数的にすぐ上のスロ
    ットが前記被所有装置を含むと判断されない場合、前記
    数的にすぐ上のスロットが別の制御装置を含むか否かを
    判断し、含む場合、前記ステップb)を完了するステッ
    プと、 前記サブステップiii)で、前記スロットが前記制御装
    置を含まないと判断される場合、スロット番号を1増分
    し、全てのスロットが調査されるまで、前記サブステッ
    プi)乃至iii)を繰り返すステップとを含む、請求項1
    9記載の方法。
JP13087099A 1998-05-29 1999-05-12 多機能バス支援装置におけるリモート機能制御及び委任のための方法及びシステム Expired - Fee Related JP3488132B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/087637 1998-05-29
US09/087,637 US6101557A (en) 1998-05-29 1998-05-29 Method and system for remote function control and delegation within multifunction bus supported devices

Publications (2)

Publication Number Publication Date
JP2000010903A true JP2000010903A (ja) 2000-01-14
JP3488132B2 JP3488132B2 (ja) 2004-01-19

Family

ID=22206358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13087099A Expired - Fee Related JP3488132B2 (ja) 1998-05-29 1999-05-12 多機能バス支援装置におけるリモート機能制御及び委任のための方法及びシステム

Country Status (3)

Country Link
US (1) US6101557A (ja)
JP (1) JP3488132B2 (ja)
CN (1) CN1152319C (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6408347B1 (en) * 1998-12-10 2002-06-18 Cisco Technology, Inc. Integrated multi-function adapters using standard interfaces through single a access point
US6665753B1 (en) * 2000-08-10 2003-12-16 International Business Machines Corporation Performance enhancement implementation through buffer management/bridge settings
US20020178317A1 (en) * 2001-05-23 2002-11-28 Schmisseur Mark A. System and method for defining private functions of a multi-function peripheral device
US20020178316A1 (en) * 2001-05-23 2002-11-28 Schmisseur Mark A. System and method for defining private functions of a multi-function peripheral device
US20050172061A1 (en) * 2002-10-29 2005-08-04 Shinji Ushigami Device controller
US20050080961A1 (en) * 2003-10-09 2005-04-14 Bedwell Ryan D. Communication steering for use in a multi-master shared resource system
US20050080966A1 (en) * 2003-10-09 2005-04-14 Cruz Arnaldo R. Communication steering for use in a multi-master shared resource system
US7321985B2 (en) * 2004-02-26 2008-01-22 International Business Machines Corporation Method for achieving higher availability of computer PCI adapters
DE602004012108T2 (de) * 2004-10-08 2008-06-19 Agilent Technologies Inc., Santa Clara Fernkonfigurationsmanagement eines Datanverarbeitungssystems
US7751333B2 (en) * 2004-12-29 2010-07-06 Intel Corporation Method and apparatus to couple a module to a management controller on an interconnect
KR100833189B1 (ko) * 2006-11-03 2008-05-28 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의환경설정정보 설정 방법
US20110022662A1 (en) 2009-07-23 2011-01-27 International Business Machines Corporation Event triggered notifications for collaborative processes
US10010007B2 (en) 2015-12-09 2018-06-26 Mellanox Technologies, Ltd. Multi-slot plug-in card

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5850573A (en) * 1990-08-16 1998-12-15 Canon Kabushiki Kaisha Control method for peripheral device in host computer connectable to a plurality of peripheral devices
US5692134A (en) * 1995-09-22 1997-11-25 Adaptec, Inc. Preserving configuration information in a SCAM based SCSI system
US5960213A (en) * 1995-12-18 1999-09-28 3D Labs Inc. Ltd Dynamically reconfigurable multi-function PCI adapter device
US5751975A (en) * 1995-12-28 1998-05-12 Intel Corporation Method and apparatus for interfacing a device compliant to a first bus protocol to an external bus having a second bus protocol and for providing virtual functions through a multi-function intelligent bridge
US5793997A (en) * 1996-01-11 1998-08-11 Hewlett-Packard Company Interface architecture for connection to a peripheral component interconnect bus
KR100265708B1 (ko) * 1996-07-16 2000-09-15 윤종용 스카시아이-디자동설정장치
US5832238A (en) * 1996-10-18 1998-11-03 Advanced Micro Devices, Inc. Enabling PCI configuration space for multiple functions

Also Published As

Publication number Publication date
CN1238492A (zh) 1999-12-15
US6101557A (en) 2000-08-08
CN1152319C (zh) 2004-06-02
JP3488132B2 (ja) 2004-01-19

Similar Documents

Publication Publication Date Title
US5608884A (en) Commonly housed multiple processor type computing system and method of manufacturing the same
KR100264632B1 (ko) Pci버스컴퓨터용프로그래머블구성레지스터를구비한증설보드
US7085863B2 (en) I2C device including bus switches and programmable address
CN1085864C (zh) 用于pci总线计算机具有有效/无效扩充rom的内插式板卡
US6487651B1 (en) MIMD arrangement of SIMD machines
EP0780772A2 (en) A computer system with multiple PC card controllers and a method of controlling I/O transfers in the system
US5758099A (en) Plug and play protocol for bus adapter card
EP0044949A1 (en) Dynamic peripheral device address assignment method and unit
EP0689146A1 (en) Bus bridge
JP2000010903A (ja) 多機能バス支援装置におけるリモ―ト機能制御及び委任のための方法及びシステム
EP1358564B1 (en) System having i2c self bus switching devices
JPH04317156A (ja) ドッキング可能ポータブルコンピュータシステム及びそのシステムでの通信ポート割り当て自動構成方法
US20100017552A1 (en) Converter and control system
CA1264092A (en) Cascadable, high-bandwidth, multi-channel image transfer controller
US6216196B1 (en) System and method for multiple device drivers to arbitrate for a single device
JP2503183B2 (ja) バス・アダプタ・システム
EP0104545A2 (en) Input and output port control unit
CN116032746B (zh) 资源池的信息处理方法及装置、存储介质及电子装置
KR950012734B1 (ko) 컴퓨터 시스템
JP3477306B2 (ja) 拡張入出力インターフェイス
CA2299550A1 (en) Dynamic i/o allocation in a partitioned computer system
US6240476B1 (en) Dynamic allocation of bus master control lines to peripheral devices
JPS60207918A (ja) プログラマブルコントロ−ラ
JP2938049B1 (ja) コンピュータ本体への拡張入出力装置の活線挿抜制御装置
EP0316251B1 (en) Direct control facility for multiprocessor network

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees