JPH10240524A - 異なる命令コード相互間の動的変換装置及び方法 - Google Patents

Abstract

(57)【要約】 【課題】コードＡの命令をコードＢの命令に変換するた
めの装置及び方法を提供する。 【解決手段】変換は、変換されるべき命令に対応する再
構成情報をテーブルから得ることによって行われる。再
構成情報は、初期命令に機能的に対応するコードＢの命
令を生成するために、初期命令の命令エレメントを再構
成するために使用される。その再構成は多重化手段によ
って遂行可能である。その多重化手段は、コードＡの初
期命令の命令エレメントを入力として使用し、その命令
エレメントの１つ又は他のレジスタの内容を選択し、生
成されるべき命令にこの選択されたデータを送る。再構
成情報は、その多重化手段によって遂行される選択を制
御するために直接に使用される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１つの命令セット
から他の命令セットへの命令の変換に関するものであ
り、更に詳しく云えば、第１コンピュータ・アーキテク
チャのコードから第２コンピュータ・アーキテクチャの
コードへの変換に関するものである。

【０００２】

【従来の技術】各コンピュータ・システムには、プロセ
ッサが処理し得る命令の正確な定義、これらの命令のフ
ォーマットの正確な定義、及びこれらの命令が必要とす
る引数及びオペランドの正確な定義が存在しなければな
らない。プロセッサの命令セットのこの定義は、通常、
設計済みコード（ａｒｃｈｉｔｅｃｔｅｄ ｃｏｄｅ）
と呼ばれる。

【０００３】多くの異なるコードが存在し、各コードは
対応するプロセッサ・タイプによってのみ処理可能であ
る。高度な言語で書かれたプログラムを一連の基本的な
プロセッサ命令に変換するコンパイラは、１つの特定の
コンピュータ・アーキテクチャに対応したコードを作り
出すことができるだけである。種々のコードで書かれた
プログラムを１つのプロセッサ・タイプにより処理でき
ることが望ましい。それにより、異なるコンピュータ・
アーキテクチャのために書かれたプログラムが処理可能
となり、それは、各プロセッサ・タイプにとって使用可
能なプログラムの範囲が増加することを意味する。種々
のプロセッサ・タイプに適したコードを作り出すために
ソース・コードを再コンパイルすることは、最早、必要
ないであろう。

【０００４】１つのプロセッサ・タイプに対して命令セ
ットの種々なバージョンが存在することがよくある。従
って、１つの命令セットから他の命令セットに命令を変
換することができるということは、更新されたコードの
高速処理も可能にするであろう。

【０００５】長い間、ＣＩＳＣ（複雑命令セット・コン
ピューティング）又はＲＩＳＣ（縮小命令セット・コン
ピューティング）のどちらが高パフォーマンス・コンピ
ューティングによく適しているかということに関する論
争が進められてきた。ＣＩＳＣ命令が処理される時、多
くのタスクが並列に遂行される。ＣＩＳＣ命令は、通
常、長くしかも複雑である。その本来の並列性のため
に、大きなプロセッサ・サイクル・タイムが必要であ
る。ＣＩＳＣコンピューティングのための代表的なパイ
プラインはむしろ少量のパイプライン・ステージより成
る。ＣＩＳＣ命令は共通フォーマットをもたらし難い。

【０００６】対照的に、ＲＩＳＣ命令は短く且つ単純で
あり、それらが実行される時に多数の並列タスクを開始
させるものではない。それらは１つの明確に定義された
タスクを遂行するだけであり、それらは容易に１つの共
通フォーマットにされ得る。ＲＩＳＣ処理のための実行
ユニットは大量のパイプライン・ステージを持ったパイ
プラインより成る。ＲＩＳＣ処理のためのプロセッサ・
サイクルは非常に短くなり、それは、命令が種々のパイ
プライン・ステージを通して直ぐにクロック可能である
ことを意味する。

【０００７】最近のスーパスカラ処理コンセプトは、そ
れらの連続的な順序を離れて基本命令を処理することを
提案するものであり、それは、順次プログラムにおける
隠れた並列性が活用されることを意味する。パフォーマ
ンスの向上は、複数の完全に独立した命令を、命令スト
リームの種々のポイントから種々の実行ユニットに同じ
クロック・サイクルでディスパッチすることによって得
られる。多くの理由で、ＲＩＳＣ命令はＣＩＳＣ命令よ
りも順不同の処理に対して適している。一般的なＲＩＳ
Ｃ命令は１つのタスクを定義するだけであるため、命令
自体を、それのソース・オペランド及びターゲット・オ
ペランドと共に、簡単なフォーマットにすることが可能
である。更に、短いサイクル・タイムが可能である。こ
れは、レジスタの名前変更を含むデータ従属性の分解能
が主要な挑戦事項の１つであるので、順不同処理にとっ
て特に重要である。

【０００８】これらの論議を考察すると、ＲＩＳＣアー
キテクチャを有するスーパスカラ・プロセッサが望まし
いものであると結論することができる。一方、ＣＩＳＣ
は多くの分野において広範囲にわたる標準であり、ＣＩ
ＳＣアーキテクチャに対する多くのコードが存在する。
このために、外部ＣＩＳＣ命令を、スーパスカラＲＩＳ
Ｃプロセッサによって順不同に処理可能な複数の内部Ｒ
ＩＳＣ命令に分解することは意味あることである。その
ような処理コンセプトは強力なＣＩＳＣ−ＲＩＳＣコン
バータを必要とする。

【０００９】実行時にコード変換を行うための幾つもの
解決方法が提案されている。１９８８年３月発行の「縮
小命令セット・コンピュータのためのシステム／３７０
エミュレータ援助プロセッサ（System/370 Emulator As
sist Processor For A Reduced Instruction Set Compu
ter）」と題したＩＢＭ−ＴＤＢ刊行物の第３０巻、第
１０号における J. Garcia, E.S. Hannon, R. Kalla,
J.A. Mitchell 及び D.M. Mitchell の記事において、
ＣＩＳＣコードである外部Ｓ／３７０コードから内部Ｒ
ＩＳＣ命令へのマイクロコード制御された変換が開示さ
れている。先ず、「エミュレーション援助プロセッサ」
が、変換されるべき外部Ｓ／３７０の命令をロードす
る。次に、単一のＳ／３７０命令に対して複数のホスト
命令を生成するために、特別のローカル・マイクロコー
ド制御記憶装置からのマイクロコードが実行される。

【００１０】実際のハードウエア制御の変換に比べて、
マイクロコード・ルーチンを実行することによって行わ
れる変換は何れも遅い。実行時のコード変換に関して
は、外部ＣＩＳＣ命令から内部ＲＩＳＣ命令へのコード
変換は数サイクルしか要しない。マイクロコード制御の
変換は多くのサイクルを要する。それは、マイクロコー
ド・ルーチン全体が実行されなければならないためであ
る。

【００１１】更に、エミュレーション援助プロセッサ
は、一時に１つの命令しか変換できない。従って、同時
にディスパッチされた複数の命令を並列変換することは
不可能である。

【００１２】更に洗練された変換方式が、D.B. Witt 及
び M.D. Goddard による欧州特許出願６５１３２０Ａ１
「スーパスカラ命令デコーダ（Superscalar Instructio
n Decoder）」に開示されている。この文献では、ＣＩ
ＳＣ命令を複数のＲＩＳＣ命令に実行時に変換するデコ
ーダが開示されている。デコード・プロセスから発生す
るＲＩＳＣ命令はＲＩＳＣスーパスカラ・プロセッサに
送られる。従って、ＣＩＳＣ命令セットの使用を、スー
パスカラＲＩＳＣ処理の利点と結合することが可能であ
る。１つのＣＩＳＣ命令から発生されるべきＲＩＳＣ的
オペレーションの数に従って、２つの変換パスが開示さ
れている。発生されるべきＲＩＳＣオペレーションの数
が３を超える場合、コード変換はマイクロコード・ルー
チンを実行することによって行われる。４つよりも少な
いＲＩＳＣのようなオペレーションによって表すことが
できる複雑でないＣＩＳＣオペレーションのために、高
速変換パスが導入される。ＣＩＳＣ命令のレジスタ識別
子が、プログラム可能アレイ・ロジック（ＰＡＬ）によ
って、又は対応するＲＩＳＣのようなオペレーションの
ための組合せロジックによって経路指定される。

【００１３】外部コード又は内部コードに対して何らか
のアーキテクチャの変更が行われる場合、そのデコード
・ロジックは変更されなければならないであろう。変換
パスにおけるエラーが生じた場合にも変更されなければ
ならないであろう。組合せロジックの場合、ロジック全
体が再マップされなければならないであろう。プログラ
ム可能アレイ・ロジックの場合、変更を実施するために
は、そのロジックの再プログラミングが可能である。し
かし、選択的な変更を実施することは難しい。ＰＡＬの
或変換機能を再プログラムすることは、そのロジック全
体を再プログラムすることを必要とし、従って、より選
択的な方法で変換パスを変更することができることが望
ましい。

【００１４】

【発明が解決しようとする課題】本発明の目的は、従来
技術の欠点を回避し、しかも、実行時の高速命令デコー
ド、複数の命令を並列にデコードする可能性、及び変換
パスに対する変更の容易な実施を行い、命令をコードＡ
からコードＢに変換することができるコード変換器を提
供することにある。

【００１５】

【課題を解決するための手段】本発明は、コードＡの命
令の各々及びコードＢの命令の各々が命令エレメントよ
り成る場合にコードＡの命令をコードＢの命令に変換す
るための装置及び方法の両方を提供する。

【００１６】本発明によれば、第１ステップにおいて、
少なくとも１つのテーブルから再構成情報が得られる。
その再構成情報は、コードＢに変換されるべきコードＡ
の命令のうちの１つの命令に対応する。第２ステップに
おいて、コードＢの命令のうちの少なくとも１つの命令
を生成するために、コードＡの命令の命令エレメントが
その再構成情報に従って再構成される。

【００１７】前記再構成は再構成手段によって行われ
る。その再構成手段は、コードＡの命令の命令エレメン
トを第１入力として使用し、そのコードＡの命令に対応
する再構成情報を第２入力として使用する。しかも、そ
の再構成手段は、そのコードＡの命令に機能的に対応す
る前記コードＢの命令のうちの少なくとも１つの命令を
生成するために、その再構成情報に従ってそのコードＡ
の命令の命令エレメントを再構成する。

【００１８】コードＡの初期の命令は、コードＢの命令
を生成するために必要な論理的レジスタの識別子を含ん
でいる。コードＢの命令を生成するためには、論理手段
によってＯＰコード、レジスタ識別子、ステータス情
報、アドレス等を再構成する代わりに、コードＡの前記
初期の命令に関連したテーブルにおけるパターンに従っ
て再結合が行われる。

【００１９】これは、１サイクルしか必要としない高速
の命令変換を行う。それは、論理的レジスタ・アドレ
ス、ステータス・ビット、論理的レジスタ識別子等の正
しい経路指定を行うために、前記テーブルに記憶された
ビット・パターンがハードウエアによって直接に使用可
能であるためである。これは１サイクルを要するだけで
あり、従って、命令変換及びデコーディングを実行時に
行うことができる。

【００２０】本発明のもう１つの利点は、前記テーブル
に含まれる再構成情報が容易に交換可能であるというこ
とである。初期の命令の命令エレメントを新しい命令に
経路指定する方法に何らかの誤り又は矛盾が存在する場
合、これらの誤りはそのテーブルを変更することによっ
て容易に修正可能である。設計済みのコードＡ又はコー
ドＢを更新する場合、又は新しい特徴又は命令が両方の
コードの何れにも含まれる場合、そのテーブルに対して
必要な変更を容易に行うことができる。重要な点は、前
記変更が選択的に実施可能であるということであり、そ
れは、変更された命令しか更新される必要がないという
ことを意味する。

【００２１】パフォーマンスを高めるためには、コード
Ａの複数の命令を並列に変換することが望ましい。それ
らの命令の各々の再構成は、１つの共通テーブルをアク
セスすることによって行うことが可能である。それは、
そのテーブルの複数のエントリが並列にアクセス可能で
あるためである。しかし、変換されるべき初期の命令の
数に対応する多数の再構成手段を設けることが必要であ
る。何らかの変更が行われなければならない場合、その
変更は１つの中央テーブルに対して行われるだけでよ
い。それは、そのテーブルが必要な再構成情報をすべて
含んでいるためである。これは、各変換パスが変更され
なければならないロジック変換手段に比べてずっと簡単
な更新を可能にする。そのテーブル手段によって、命令
を変換する方法を検査することは容易である。

【００２２】本発明の更なる実施例では、前記テーブル
手段はＲＡＭテーブル手段として実現される。

【００２３】前記テーブル手段をＲＡＭテーブルとして
実施することは、テーブル内容を変更するための特に容
易な方法を与える。如何なる体系的な変更も容易に考慮
可能である。外部アーキテクチャは明確に定義可能であ
るが、それに対する追加機能を設計するか又は古くなっ
た命令を除去することも可能である。定義された命令の
サブセットしか必要としない環境が存在し得るし、或い
はすべての命令を使用することが許されないことがあ
る。そのテーブルにロードされたデータを変更すること
によって、これらの要件は考慮することができる。

【００２４】更なる利点は、エラーが容易に訂正可能で
あることである。命令が導入された時にエラーが生じそ
してそのエラーがその後の設計サイクルにおいて、例え
ば、最初のパワー・オンの後で検出された場合、その関
連の命令に対する回避手段の形成は前記テーブルの内容
を変更することによって可能となる。従って、その設計
のテストを継続することができ、それは出荷までの時間
（ｔｉｍｅ−ｔｏ−ｍａｒｋｅｔ）を減少させ、従っ
て、多額の金銭を節約することができる。

【００２５】本発明のもう１つの実施例では、前記テー
ブル手段はＲＯＭテーブル手段として実現される。

【００２６】体系的な変更のために或いはエラーのため
に必要となり得るテーブルのエントリの変更は、ＲＯＭ
を変更することによって処理可能である。しかし、この
実施方法の主たる利点は、ＲＯＭに対するアクセス・タ
イムが非常に短いことである。更なる利点は、ＲＯＭテ
ーブルのための必要なチップ領域が非常に小さいことで
ある。

【００２７】本発明の更なる実施例では、前記コードＡ
の命令はＣＩＳＣ命令であり、前記コードＢの命令はＲ
ＩＳＣ命令である。

【００２８】外部命令ストリームの各ＣＩＳＣ命令は少
なくとも１つの内部ＲＩＳＣ命令に変換される。この実
施例は、一連のＣＩＳＣ命令がスーパスカラＲＩＳＣプ
ロセッサによって処理されなければならない時、特に有
用である。各ＣＩＳＣ命令は、通常、複数のＲＩＳＣ命
令によって置換されなければならないので、必要な数の
ＲＩＳＣ命令を生成するための必要な再構成情報をすべ
て含むテーブル・エントリをアドレスすることが有利で
ある。高速且つ効率的なＣＩＳＣ／ＲＩＳＣデコードが
可能となる。外部ＣＩＳＣコード又は内部ＲＩＳＣコー
ドの両方の変更が容易に実施可能である。

【００２９】本発明のもう１つの実施例では、前記コー
ドＡの命令及び前記コードＢの命令の両方がＲＩＳＣ命
令である。

【００３０】１つのセットのＲＩＳＣ命令を異なるセッ
トのＲＩＳＣ命令に変換する可能性は、通常、命令コー
ドＢしか処理できないプロセッサによってコードＡの命
令ストリームを処理することを可能にする。再構成情報
を含む変換テーブルによって、１つのプロセッサは、そ
のプロセッサの設計されたコードではない種々の異なる
ＲＩＳＣコードを処理することが可能となる。種々のテ
ーブルを並列に使用することによって、或いは１つのテ
ーブルの内容を交換することによって、種々のコード相
互間で切り換わることが可能である。コード変換が実行
時に得られるので、１つのプロセッサが多くの異なるＲ
ＩＳＣコード・フレイバを「理解する」ことができる。

【００３１】本発明の好適な実施例では、前記再構成手
段は、前記コードＡの命令の命令エレメントを、前記コ
ードＢの命令の少なくとも１つの機能的に対応する命令
の命令エレメントを表すそれぞれのデータ・フィールド
に多重化する多重化手段として実現される。

【００３２】外部命令の命令エレメントをアセンブルし
直すためには、それらの命令エレメントは、それらの命
令エレメントを内部命令の種々のデータ・フィールドに
多重化するマルチプレクサに送られる。多くの理由で、
初期命令エレメントの再構成のためにマルチプレクサを
使用することは有利である。マルチプレクサは、安価で
且つ実施することが容易な標準的装置である。マルチプ
レクサは高速操作の装置として実現可能であり、従っ
て、その初期命令エレメントの再構成は１プロセッサ・
サイクルにおいて行われ得ることである。更に、制御線
は、その制御線が或マルチプレクサの出力に送られてそ
の結果生じる内部命令のデータ・フィールドに書き込ま
れるべき初期命令エレメントを選択することによって、
容易に実施可能である。

【００３３】本発明のもう１つの実施例によれば、前記
コードＡの命令に対応する前記再構成情報は、前記コー
ドＢの命令の命令エレメント毎の経路指定情報を含み、
その経路指定情報は、前記コードＡの命令の命令エレメ
ントのうちのどれが前記コードＢの命令の命令エレメン
トのうちの１つを表すそれぞれのデータ・フィールドに
送られるべきかを決定する。

【００３４】コードＡの外部命令がコードＢの内部命令
に変換される時、その外部命令に対応する前記テーブル
手段のテーブル・エントリがアクセスされる。このテー
ブル・エントリは前記再構成情報を含む。それは、内部
命令を生成するために、外部命令の種々の部分の再構成
を制御する。その再構成手段がマルチプレクサとして実
現される場合、その再構成情報はそのマルチプレクサを
直接に制御する。生成されるべきコードＢの内部命令の
各データ・フィールドに対して、そのデータ・フィール
ドに書き込まれるべきコードＡの外部命令の命令エレメ
ントの１つが選択されなければならない。従って、その
テーブル手段に含まれた再構成情報は、コードＢデータ
・フィールドに経路指定されるべき命令エレメントを選
択するそのコードＢデータ・フィールド毎の経路指定情
報を含まなければならない。外部コードＡの命令の命令
エレメントはすべてマルチプレクサへの入力として使用
され、そのマルチプレクサの出力は、生成されるべきコ
ードＢの命令のデータ・フィールドの１つに直接に書き
込まれる。そのような解決方法では、内部命令のデータ
・フィールド毎に１つのマルチプレクサが設けられなけ
ればならない。

【００３５】生成されるべき命令のデータ・フィールド
に従って前記再構成情報をセグメント化することは、そ
の再構成情報により前記再構成手段を直接に制御するこ
とを可能にする。それは、正しい入力を選択するために
その再構成情報を直接に使用することができるためであ
る。前記経路指定情報は、どの入力が前記マルチプレク
サの出力に送られるべきかを直接に決定するために使用
される。従って、その再構成情報をセグメント化すると
いうこの方法は簡単であり、高速の命令変換を可能にす
る。

【００３６】本発明のもう１つの実施例によれば、前記
テーブル手段は、前記コードＡの命令のうちの１つの命
令をコードＢの機能的に対応する命令の数に関連付け
る。

【００３７】命令を変換する時、外部命令によって遂行
されるオペレーションと全く同じオペレーションが複数
の内部命令によって（それらのコードは全く異なるけれ
ども）遂行されるように、その外部命令はそれらの内部
命令によって置換されなければならない。コードＢの命
令はコードＡの外部命令に機能的に対応しなければなら
ない。多くの場合、１つの外部命令を１つの対応する内
部命令によって置換することは不可能である。その代わ
り、その外部命令を完全にエミュレートするためには複
数の内部命令が必要である。

【００３８】これは、複雑なＣＩＳＣ命令を考察する時
に明らかになる。各ＣＩＳＣ命令は多数のタスクを遂行
し、従って、同じ機能を達成するためには、複数の内部
ＲＩＳＣ命令が必要である。

【００３９】複数の内部命令が生成されなければならな
い場合、外部命令に対応するテーブル・エントリが、生
成されるべき前記内部命令の数を含んでいる。再構成情
報が各内部命令に対して与えられる。従って、対応する
コードＢの命令はすべて並列に生成可能であり、それは
命令デコーディングをずっと速くする。

【００４０】特に、ＣＩＳＣ命令を実行時にデコードす
る時、各ＣＩＳＣ命令から生じるＲＩＳＣのようなオペ
レーションが並列に生成可能である。

【００４１】本発明の更にもう１つの実施例によれば、
前記テーブル手段は前記コードＡの命令を、前記コード
Ｂの機能的に対応する少なくとも１つの命令の少なくと
も１つのＯＰコードに関連付ける。

【００４２】変換されるべきコードＡの外部命令のＯＰ
コードは、前記テーブル手段における対応するエントリ
を見つけるために使用される。そのエントリは前記初期
ＯＰコードを、生成されるべき内部命令のすべてのＯＰ
コードに関連付ける。従って、各テーブル・エントリに
は、１つ又は複数のＯＰコードが含まれる。ＲＩＳＣ−
ＲＩＳＣ変換に対する通常の場合は、コードＡのＯＰコ
ードとコードＢのＯＰコードとの間の１対１対応である
けれども、ＣＩＳＣデコーディングの場合にはコードＡ
のＯＰコード当たりコードＢの複数のＯＰコードが存在
しなければならない。前記テーブル手段から得られるコ
ードＢのＯＰコードは、コードＢの対応する内部命令を
形成するために、外部命令に含まれたレジスタ識別子、
ステータス情報等と共に使用される。対応するコードＢ
のＯＰコードを前記テーブルに直接に記憶することは高
速の命令変換を行う。

【００４３】

【発明の実施の形態】図１は、ＣＩＳＣ命令又はＲＩＳ
Ｃ命令でよい外部命令（１００）を少なくとも１つの内
部命令（１０１）に変換する命令コンバータの一般的な
セットアップを示す。その内部命令がスーパスカラ・プ
ロセッサによって処理されるべき場合、ＲＩＳＣコード
を内部的に使用することは有利である。１つの共通フォ
ーマットに形成された内部ＲＩＳＣ命令は順不同の処理
に理想的に適している。

【００４４】コードＡの命令である外部命令１００は、
コードＡのＯＰコード（１０２）、「即値」データ・フ
ィールド（１１０）、その命令のソース・レジスタ及び
ターゲット・レジスタを指定する論理的レジスタ識別子
（１１１、１１２）、及びステータス・ビットのような
その命令に関する付加的情報より成る。

【００４５】「即値」データ・フィールドに含まれた値
は、「ＯＲ即値」、「ＡＮＤ即値」等のような、いわゆ
る「即値オペレーション」を遂行するために必要であ
る。その値は、その即値オペレーションの他のオペラン
ドとＡＮＤ又はＯＲされるべき定数を指定する。アドレ
ス演算では、「即値」データ・フィールドに含まれた値
は、アドレスの「変位」を指定するために使用される。

【００４６】外部命令（１００）を一組の内部命令（１
０１）に変換するために必要な再構成情報が変換テーブ
ル（１０６）に含まれている。その変換テーブルは、Ｒ
ＯＭテーブルとして又はＲＡＭテーブルとして実施可能
である。そのテーブルの各エントリ（１０５）は前記外
部コードの命令（１００）の１つに対応し、この特定な
命令の命令エレメントがその対応する内部命令（１０
１）を形成するためにどのように再構成されるべきであ
るかを決定する。

【００４７】各変換テーブル・エントリ（１０５）は１
つの外部コードＡの命令（１００）に対応するので、そ
の外部命令のＯＰコード（１０２）が正しい変換テーブ
ル・エントリを決定するために使用可能である。これは
そのＯＰコード（１０２）をアドレス生成ロジック（１
０４）に送ることによって行われ、そのアドレス生成ロ
ジックは、そのＯＰコードをそのテーブルにおける対応
するエントリのアドレスに変換する。そこで、このアド
レスは、対応する変換テーブル・エントリ（１０５）を
アクセスする（１０３）ために使用される。そのエント
リは、外部命令が変換されるべきすべての内部コードＢ
の命令のＯＰコード（１０７）、及び外部命令のエレメ
ントの再結合を制御するために使用されるマルチプレク
サ制御情報（１２９）を含む。

【００４８】そのテーブル・エントリに含まれたコード
ＢのＯＰコード（１０７）は、生成されるべき内部命令
のそれぞれのデータ・フィールド（１０９）に直接に送
られる（１０８）。

【００４９】「即値」データ（１１０）、論理的レジス
タ識別子（１１１、１１２）、ステータス情報、及びそ
の他（１１３、１１４）のような外部命令のエレメント
の再構成は一組のマルチプレクサ（１２０−１２４）に
よって行われる。各マルチプレクサは内部コードＢの命
令における１つのデータ・フィールドに対応し、各マル
チプレクサの出力はその対応するデータ・フィールドに
直接に書き込まれる。従って、ＭＵＸ１（１２０）はコ
ードＢの命令ＯＰ−Ｂ１のデータ・フィールド（１１
５）に直接に書き込まれ（１３１）、ＭＵＸ２（１２
１）はデータ・フィールド（１１６）に対応し、ＭＵＸ
３（１２２）の出力はデータ・フィールド（１１７）に
直接に送られる。

【００５０】マルチプレクサ（１２０−１２４）の各々
は種々の可能な入力を選択することができる。それらの
可能な入力は、「即値」データ・フィールド（１１
０）、ソース・レジスタ及びターゲット・レジスタの両
方に対する論理的レジスタ識別子（１１１、１１２）、
ステータス情報、及びその他（１１３、１１４）のよう
な外部コードＡの命令に含まれたデータすべてを含む。
外部命令に含まれたデータの他に、そのプロセッサの定
義された記憶セルに含まれたデータが前記マルチプレク
サへの入力として使用可能である。それらの記憶セルの
内容は、単に、それらの記憶セルに恒久的に含まれる定
数より成ることもある。記憶セル（１２５、１２６）は
２つの異なる定数を含むものと仮定し、更に、それらの
２つのセルはマルチプレクサ（１２０−１２４）のうち
の何れかへの入力として選択可能であるものと仮定す
る。記憶セル（１２５）が選択される場合、前記定数で
あるそれの内容が内部命令のデータ・フィールドに書き
込まれる。その定数は、例えば、或プロセッサ・レジス
タを指定することもあろう。これは、この特定のレジス
タの名前がマルチプレクサによって選択され、ソース又
はターゲット・レジスタとして内部命令に送られる。従
って、記憶セル（１２５、１２６）は、その内部命令に
よって使用されるべき論理的レジスタの名前を含む。

【００５１】更に、前記マルチプレクサへの入力として
も使用される補助レジスタ（１２７）が存在する。その
補助レジスタの内容が入力として選択される場合、それ
らの内容は内部命令のデータ・フィールドに送られる。
これらの補助レジスタは論理的レジスタの名前を一時的
に含む。

【００５２】例えば、命令（１００）は、複数の論理的
ソース・レジスタ及びターゲット・レジスタを使用する
複雑なＣＩＳＣ命令であると仮定しよう。このＣＩＳＣ
命令を複数の簡単なＲＩＳＣオペレーションにデコード
する時、そのＲＩＳＣオペレーションは中間結果を発生
する。１つのＣＩＳＣ命令に関連した種々のＲＩＳＣ命
令相互間で中間結果を回送するためには、論理的レジス
タが一時的に設けられなければならない。中間結果を保
持するそのような論理的レジスタの名前が記憶セル（１
２７）に含まれることがある。１つのＣＩＳＣ命令に対
応するＲＩＳＣ命令が形成される時、ソース・レジスタ
又はターゲット・レジスタを指定するために、前記中間
の論理的レジスタの名前が記憶セル（１２７）からＲＩ
ＳＣオペレーションのデータ・フィールドのうちの何れ
かに送られることがある。

【００５３】各マルチプレクサは前記の種々の入力（１
２８）の１つを選択し、その選択された入力をそれの出
力にリンクする。その選択は複数の制御線（１３０）に
よって遂行される。

【００５４】各変換テーブル・エントリは、初期コード
Ａの命令を変換するために必要なすべてのＭＵＸ制御情
報（１２９）を保持する。その制御情報は、形成されな
ければならない内部オペレーションの数に従って、及び
それらの内部命令のオペランドに従ってセグメント化さ
れる。内部命令のオペランド毎に、その内部命令のオペ
ランドのデータ・フィールドに送られるべき可能な入力
（１１０ー１１４、１２５、１２６、１２７）の１つを
選択する複数のビットが与えられる。従って、変換テー
ブル（１２９）におけるＭＵＸ制御情報は内部命令のオ
ペランドに対応する複数のビット・パターンとしてセグ
メント化される。

【００５５】そのようなセグメント化の利点は、前記ビ
ット・パターンがそれらの内部命令の１つのデータ・フ
ィールドに対応したマルチプレクサを制御するために直
接に使用可能である。例えば、ＭＵＸ２（１２１）は生
成されるべき第１内部命令の第２オペランドを保持す
る。そのＭＵＸ２は、データ・フィールド（１１６）に
送られるべき入力を選択するために、データ・フィール
ド（１１６）に対応したそのＭＵＸ制御情報（１２９）
の部分を有する。そのＲＡＭテーブル（１０６）によっ
て送られたビット・パターンは、可能な入力（１１０−
１１４、１２５、１２６、１２７）のうちのどれがＭＵ
Ｘ２の出力を介してデータ・フィールド（１１６）に送
られるべきかを制御するために（１３０）使用可能であ
る。

【００５６】図２には、１つの外部命令（１００）が複
数のＯＰコードによって定義される場合、その外部命令
に対応した正しい変換テーブル・エントリを見つける方
法を示す。図２の例では、２つのＯＰコード、即ち、Ｏ
Ｐ−Ａ１（２０１）及びＯＰ−Ａ２（２０２）が、両方
とも、変換テーブル（１０６）においてそれらのＯＰコ
ードをアドレスにデコードするためにアドレス生成ロジ
ック（２０３）に送られる。このテーブル・アドレスを
アクセスすることによって、対応するコードＢのＯＰコ
ード（１０７）及び対応するマルチプレクサ制御情報
（１２９）を決定することができる。

【００５７】図３は変換テーブル・エントリの構造を示
す。変換テーブル（１０６）は１つのアレイとして実施
可能である。この場合、そのアレイの各行は１つのコー
ドＡの命令に対応する情報を保持する。代表的なアレイ
は数百個のエントリを含むであろう。

【００５８】図３に示された例では、１つの外部命令が
複数の内部命令に変換されなければならない。エントリ
の第１データ・フィールドは、その外部コードＡの命令
に対応したｎ個の内部コードＢの命令を保持する。この
例では、ｎは４に等しく、従って、４個の内部命令が生
成されなければならない。

【００５９】制御情報は生成されるべき命令に従ってセ
グメント化され、そこには、命令１（３０２）に対する
制御データ、命令２（３０３）に対する制御データ、命
令３（３０４）に対する制御データ、及び命令４（３０
５）に対する制御データが存在する。生成されるべき各
命令に対応する制御情報は前記内部命令のコードＢのＯ
Ｐコードを含む。命令１（３０２）に対する制御データ
・フィールドには、ＯＰ−Ｂ１（３０６）が与えられ、
命令２乃至４に対する制御情報ブロックには、それに対
応して、ＯＰ−Ｂ２（３０７）、ＯＰ−Ｂ３（３０
８）、及びＯＰ−Ｂ４（３０９）が与えられる。

【００６０】次に、ステータス・ビットのようなエクス
トラ・ビット（３１０）が各コードＢのＯＰコードに与
えられる。例えば、内部命令の各々に対して、それがデ
ィスパッチされるべき実行ユニット（３１２）が指定さ
れる。そこで、ＭＵＸ制御（３１１）に対して使用され
るビット・パターンが与えられる。

【００６１】ＭＵＸ制御ビット・パターンが内部命令の
オペランドにどのように対応するかを理解するために、
命令２（３０３）の制御情報が更に詳細に示される。命
令２に対するＭＵＸ制御データ・フィールド（３１３）
は、内部命令２の各オペランドに対するビット・パター
ンを含んでいる。各ビット・パターンは、複数の可能な
入力のうちのどれが内部命令（この場合は、命令２）の
特定のオペランド・データ・フィールドに送られるべき
かを指定する。従って、内部命令オペランド（３１４、
３１５、３１７、３１８、３１９）毎に１つのビットパ
ターンが存在する。

【００６２】論理的ソース・レジスタは５ビット（３１
８、３１９）によって指定されなければならず、それに
よって、ソース・オペランド（３１７）として使用され
る条件コードは２ビットを必要とする。「即値」データ
・フィールド（３１６）に正しい命令部分を経路指定す
るためには５つの選択ビットが必要である。正しいコー
ドＡ命令部分を命令２のターゲット・データ・フィール
ドに経路指定するためには、５つの選択ビットが必要で
ある（３１５）。その内部命令２が実際の条件コードに
依存するかどうかを表すために、２ビットが与えられな
ければならない（３１７）。その命令２が新しい条件コ
ードを発生する（実際の条件コードが修正されることを
意味する）かどうかを表すために、２ビットが必要であ
る（３１４）。

【００６３】図４は、一般にはＲＩＳＣ命令である内部
命令のフォーマットを示す。図４に示された命令フォー
マットはオペランドをソース・オペランド及びターゲッ
ト・オペランドに分け、従って、スーパスカラＲＩＳＣ
プロセッサにおけるデータ従属性レゾリューションに十
分に適合する。内部命令のフォーマットは、コードＢの
ＯＰコード、即ち、ＯＰ−Ｂに対するデータ・フィール
ド（４０１）及び複数の制御ビット（４０２）を含む。
更に、対応するコードＡの命令の命令アドレスは対応す
る内部命令に送られ、データ・フィールド（４０３）に
記憶される。この命令アドレスによって、外部命令シー
ケンスにおけるジャンプ及びブランチが内部命令シーケ
ンスに変更可能である。データ・フィールド（４０４）
は「即値」データ・フィールドであり、それは、即値演
算又はアドレス演算において使用される定数を含んでい
る。データ・フィールド（４０５、４０６、４０７）は
内部命令のソース・オペランドを指定する。ソース・オ
ペランドとして使用されるべき２つの論理的レジスタの
名前がデータ・フィールド（４０６、４０７）に含まれ
る。

【００６４】実際の条件コードは、例えば、「条件付き
ブランチ」オペレーションにおけるソース・オペランド
として使用可能である。これらのケースでは、実際の条
件コードが命令の１つとして使用されるべきであること
がデータ・フィールド４０５において示される。

【００６５】その命令では、結果データがどこに書き込
まれるべきかが指定されなければならない。データ・フ
ィールド（４０９）は、ターゲット・レジスタとして使
用されるべき論理的レジスタの名前を含んでいる。更
に、命令は実際の条件コードを修正し、従って、新しい
条件コード値を生じさせてもよい。この場合、新しい条
件コードはターゲット・オペランドとして扱われること
になり、これはデータ・フィールド（４０８）において
表される。

【００６６】図５は、命令変換器のレイアウトを更に詳
細に示す。外部コードＡの命令（１００）はコードＢに
変換されるべきものである。これは、変換テーブル（１
０６）から再構成情報を得ることによって行われ、そし
てその再構成情報は一組のマルチプレクサ（５１０−５
１６）を制御するために使用される。各マルチプレクサ
の出力は、生成されるべき内部コードＢの命令（４０
０）の１つのデータ・フィールドに対応する。

【００６７】外部命令のＯＰ−Ａ（１０２）はアドレス
生成ロジック（１０４）に送られる。これは、ＯＰ−Ａ
に対応する変換テーブル・エントリを決定することを可
能にする。その変換テーブル・エントリは、マルチプレ
クサ（５１０−５１６）の各々にとって必要な制御情報
をすべて含んでいる。従って、その制御情報は、生成さ
れるべき内部命令のデータ・フィールドに従って構成さ
れる。制御情報の各部分は、各マルチプレクサの可能な
入力の１つを選択するために、それのそれぞれのマルチ
プレクサに送られる。その選択された入力はマルチプレ
クサの出力に送られ、そのマルチプレクサが対応する内
部命令（４００）のデータ・フィールドに書き込まれ
る。

【００６８】内部命令（４００）を生成するために、コ
ードＢのＯＰコード、即ち、ＯＰ−ＢがＯＰ−Ａに対応
する変換テーブル・エントリから読み取られ、その内部
命令に送られ、データ・フィールド４０１に記憶され
る。又、外部命令（１００）の命令アドレス（５００）
は、その内部命令の対応するデータ・フィールド（４０
３）に直接に送られる。

【００６９】その内部命令のこれらの２つのデータ・フ
ィールド、即ち、ＯＰコードに対するデータ・フィール
ド（４０１）、及び命令アドレスに対するデータ・フィ
ールド（４０３）は、マルチプレクサの出力に結合され
ないフィールドである。

【００７０】そのマルチプレクサが働く方法を理解する
ために、次に、論理的レジスタの名前を内部命令のソー
ス・データ・フィールド（４０６、４０７）に送る方法
を考察してみよう。対応するマルチプレクサ（５１５、
５１６）の各々は広範囲の可能な入力を有する。論理的
ソース・レジスタの名前を含み得る外部レジスタの命令
エレメント（５０１−５０５）はそれらのマルチプレク
サの入力である。

【００７１】命令のコンテキスト次第で、事前指定され
た論理的レジスタの名前を入力として使用することも意
味あることであろう。論理的レジスタのこれらの「一定
値」の名前は別個の記憶装置（５０８）に含まれる。こ
れらの「一定値」も前記マルチプレクサ（５１５）にハ
ード・ワイヤード入力として実施可能である。図５の例
では、論理的レジスタの名前「ＲＮ」、「４Ｃ」、及び
「４Ｆ」はマルチプレクサ（５１６）の一定値入力であ
る。

【００７２】しかし、これらの一定のレジスタ名を使用
する他に、論理的レジスタを動的に割り当てることも可
能である。それらのレジスタの名前は補助レジスタに書
き込まれる。それらのマルチプレクサは、その動的に割
り当てられたレジスタの名前をそれぞれのソース・デー
タ・フィールド（４０６、４０７）に送るために、それ
らの補助レジスタをアクセスすることができる。

【００７３】前記恒久的に割り当てられたレジスタ及び
動的に割り当てられたレジスタは、複雑な外部命令が複
数の内部ＲＩＳＣ命令に変換される時、特に有用であ
る。それらの対応するＲＩＳＣ命令相互間に、新たなデ
ータ従属性が生じる。例えば、第１ＲＩＳＣ命令によっ
て生じた中間結果は第２ＲＩＳＣ命令に送られなければ
ならない。このケースでは、それらの内部命令相互間で
データを送ることができるようにするために、第１命令
によるターゲット・レジスタとして、及び第２命令によ
るソース・レジスタとして使用される論理的レジスタが
予約されなければならない。

【００７４】基本的には、ターゲット・オペランドを指
定する方法を考察する時、同じ考えが適用される。対応
するマルチプレクサ（５１１）は、外部命令の命令エレ
メント（５０１−５０５）又は事前指定されたレジスタ
名をターゲット・オペランド・フィールド４０９に送る
ことができる。

【００７５】外部命令の前記命令エレメント（５０１−
５０５）はそれらのマルチプレクサに直接に送られるか
或いは、最初に、事前処理ロジック（５０６）によって
修正される。

【００７６】「即値」データ・フィールド（４０４）は
論理的レジスタの名前を含んでいない。それは一定値を
含んでいる。その一定値は、外部命令の命令エレメント
（５０１−５０５）から、又はマルチプレクサ（５１
３）の入力に直接に適用される「００００」又は「００
０１」のような一定の入力から得ることが可能である。
例えば、「０００１」を選択することによって、この値
が「即値」データ・フィールド（４０４）に書き込ま
れ、そして「即値加算」オペレーションが１だけのイン
クレメントを簡単に行うであろう。

【００７７】ソース・データ・フィールド（４０５）及
びターゲット・データ・フィールド（４０８）は条件コ
ードの処理を参照する。内部命令（４００）が実際の条
件コードに依存する場合、「ＣＣ」がマルチプレクサ
（５１４）によってデータ・フィールド（４０５）に送
られる。これは、実際の条件コードがソース・オペラン
ドとして使用されるべきであること表す。内部命令が条
件コードをソース・オペランドとして使用しない場合、
「ＣＮ」がデータ・フィールド（４０５）に書き込まれ
る。

【００７８】従って、ターゲット・データ・フィールド
（４０８）が処理される。内部命令（４００）が実際の
条件コードを修正する場合、新たな条件コードがターゲ
ット・オペランドとして考察され、「ＣＣ」がデータ・
フィールド（４０８）に書き込まれる。そうでない場
合、「ＣＸ」がそのデータ・フィールド（４０８）に記
憶される。

【００７９】内部命令の制御ビット（４０２）の幾つか
は、対応する変換テーブル・エントリから直接に得るこ
とが可能である。例えば、内部命令がディスパッチされ
るべき実行ユニット（３１２）は直接に得ることが可能
である。更に、例外（５１７）が生じる度に、それに従
ってその対応する制御ビットが修正されるように処理す
るマルチプレクサ（５１２）が存在する。

【００８０】多くの命令コードの場合、全命令セットの
うちの或サブセットが配線されるだけである。これらは
実基本命令である。その命令コードの他の命令はすべ
て、そのハード・ワイヤード命令に依存したマイクロコ
ード命令として実施される。各マイクロコード命令は一
連のハード・ワイヤード命令より成る。

【００８１】例えば、マイクロコード命令である「ムー
ブ・キャラクタ・ロング（ｍｏｖｅｃｈａｒａｃｔｅｒ
ｌｏｎｇ）」は、基本命令「ムーブ・キャラクタ（ｍ
ｏｖｅ ｃｈａｒａｃｔｅｒ）」及びループ制御より成
る。

【００８２】前述の命令変換機構をマイクロコード命令
に適用するための２つの可能な方法が存在する。第１の
方法は、コードＡの各マイクロコード命令をコードＢの
極めて多数の明確に定義された内部命令に関連付けるこ
とである。勿論、これらの内部命令は順次に生成されな
ければならないであろう。

【００８３】第２の方法は、先ず、コードＡのそれらマ
イクロコード命令をコードＡのハード・ワイヤード命令
の対応するシーケンスに変換することである。しかる
後、次のステップにおいて、そのハード・ワイヤード外
部命令の各々は、変換テーブル（１０６）によって内部
命令の対応するシーケンスに変換されなければならな
い。この第２の解決方法の利点は、各ハード・ワイヤー
ド外部命令に対して、対応する内部命令が並列に生成可
能であることである。

【００８４】そのような各マイクロコードの２ステップ
変換を行う時、そのマイクロコード命令の命令エレメン
トが、先ず、前記補助レジスタ（５０９）においてバッ
ファされなければならない。そこで、その外部マイクロ
コード命令に対応する変換テーブル・エントリがアクセ
スされる。このテーブル・エントリは、そのマイクロコ
ード命令に対応するハード・ワイヤード外部命令のシー
ケンスが記憶されるメモリ内のロケーションを指す。

【００８５】次に、そのハード・ワイヤード外部命令の
各々が順次に内部命令に変換可能である。マイクロコー
ド命令の論理的レジスタがアドレスされなければならな
い時、その論理的レジスタの名前をそれら補助レジスタ
から得ることが可能である。変換されるべき外部命令が
マイクロコード命令であるか或いはハード・ワイヤード
命令（５０７）であるかに従って、適当な変換モードが
選択可能である。

【００８６】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００８７】（１）コードＡの命令をコードＢの命令に
変換するための装置にして、前記コードＡの命令の各々
及び前記コードＢの命令の各々が命令エレメントより成
るものにおいて、前記コードＡの命令のうちの１つの命
令を前記コードＡの命令に対応した再構成情報に関連付
けるテーブル手段と、前記コードＡの命令に機能的に対
応する前記コードＢの命令のうちの少なくとも１つの命
令を生成するために、前記コードＡの命令の命令エレメ
ントを第１入力として使用し、前記コードＡの命令に対
応した再構成情報を使用し、前記再構成情報に従って前
記コードＡの命令の前記命令エレメントを再構成する再
構成手段と、を含むことを特徴とする装置。 （２）前記テーブル手段はＲＡＭテーブル手段として実
施されることを特徴とする上記（１）に記載の装置。 （３）前記テーブル手段はＲＯＭテーブル手段として実
施されることを特徴とする上記（１）に記載の装置。 （４）前記コードＡの命令はＣＩＳＣ命令であること、
及び前記コードＢの命令はＲＩＳＣ命令であること、を
特徴とする上記（１）乃至（３）の１つに記載の装置。 （５）前記コードＡの命令及び前記コードＢの命令の両
方ともＲＩＳＣ命令であることを特徴とする上記（１）
乃至（３）の１つに記載の装置。 （６）前記再構成手段は、前記コードＡの命令の前記命
令エレメントを少なくとも１つの前記コードＢの命令の
うちの機能的に対応する命令の命令エレメントを表すそ
れぞれのデータ・フィールドに多重化する多重化手段と
して実施されることを特徴とする上記（１）乃至（５）
の１つに記載の装置。 （７）前記コードＡの命令に対応する再構成情報は前記
コードＢの命令の命令エレメント毎の経路指定情報を含
むこと、前記コードＢの命令は前記コードＡの命令に機
能的に対応すること、及び前記経路指定情報は、前記コ
ードＡの命令の前記命令エレメントのうちのどれが前記
コードＢの命令の前記命令エレメントの１つを表すそれ
ぞれのデータ・フィールドに送られるべきかを決定する
ことを特徴とする上記（１）乃至（６）の１つに記載の
装置。 （８）前記テーブル手段は前記コードＡの命令のうちの
１つの命令を前記コードＢの命令のうちの少なくとも１
つの機能的に対応する命令の少なくとも１つのＯＰコー
ドに関連付けることを特徴とする上記（１）乃至（７）
の１つに記載の装置。 （９）前記テーブル手段は前記コードＡの命令のうちの
１つの命令を前記コードＢの機能的に対応する多数の命
令に関連付けることを特徴とする上記（１）乃至（８）
の１つに記載の装置。 （１０）コードＡの命令をコードＢの命令に変換するた
めの方法にして、前記コードＡの命令の各々及び前記コ
ードＢの命令の各々が命令エレメントより成るものにお
いて、コードＢに変換されるべき前記コードＡの命令の
うちの１つの命令に対応する再構成情報を少なくとも１
つのテーブルから得るステップと、前記コードＢの命令
のうちの少なくとも１つの命令を生成するために、前記
コードＡの命令の前記命令エレメントを前記再構成情報
に従って再構成するステップと、を含むことを特徴とす
る方法。 （１１）前記テーブルをＲＡＭテーブル又はＲＯＭテー
ブルとして設けることを特徴とする上記（１０）に記載
の方法。 （１２）前記テーブルをＲＯＭテーブルとして設けるこ
とを特徴とする上記（１０）に記載の方法。 （１３）前記コードＡの命令はＣＩＳＣ命令であるこ
と、及び前記コードＢの命令はＲＩＳＣ命令であるこ
と、を特徴とする上記（１０）乃至（１２）の１つに記
載の方法。 （１４）前記コードＡの命令及び前記コードＢの命令の
両方ともＲＩＳＣ命令であることを特徴とする上記（１
０）乃至（１２）の１つに記載の方法。 （１５）前記再構成情報に従って前記コードＡの前記命
令エレメントを前記コードＢの少なくとも１つの機能的
に対応する命令の命令エレメントを表すそれぞれのデー
タ・フィールドに多重化するステップを含むことを特徴
とする上記（１０）乃至（１４）の１つに記載の方法。 （１６）前記コードＡの命令に対応するコードＢの多数
の命令を前記テーブルから得るステップを含むことを特
徴とする上記（１０）乃至（１５）の１つに記載の方
法。 （１７）前記コードＡの命令に機能的に対応する前記コ
ードＢの命令のうちの少なくとも１つの命令の少なくと
も１つのＯＰコードを前記テーブルから得るステップを
含むことを特徴とする上記（１０）乃至（１６）の１つ
に記載の方法。 （１８）前記コードＡの命令に機能的に対応する前記コ
ードＢの命令の命令エレメント毎の経路指定情報を与え
るステップと、前記経路指定情報に従って、前記コード
Ａの命令の前記命令エレメントのうちのどれが前記コー
ドＢの命令の前記命令エレメントの１つを表すそれぞれ
のデータ・フィールドに送られるべきかを決定するステ
ップと、を含むことを特徴とする上記（１０）乃至（１
７）の１つに記載の方法。

【００８８】

【発明の効果】本発明によって、従来技術の欠点を回避
し、しかも、実行時の高速命令デコード、複数の命令を
並列にデコードする可能性、及び変換パスに対する変更
の容易な実施を行い、命令をコードＡからコードＢに変
換することができるコード変換器が得られる。

【図面の簡単な説明】

【図１】外部命令を複数の内部命令に変換する命令コン
バータの一般的なセットアップを示す。

【図２】外部命令を変換するために必要な情報を保持す
るテーブルの正しいエントリをアクセスするために外部
命令のＯＰコードを使用する方法を示す。

【図３】変換テーブルにおけるエントリの構造を示す。

【図４】内部命令が持ち得るフォーマットの例を示す。

【図５】命令変換のために複数のマルチプレクサを使用
する命令変換器のレイアウトを示す。

【符号の説明】

１００ 外部命令 １０１ 内部命令 １２８ マルチプレクサ入力 １３０ 制御線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハルムート・シュベルマー ドイツ国スタットガルト、ヴァンネンスト ラッセ 21 (72)発明者 ヴェルナール・ゾエル ドイツ国シェーナイッヒ、ホーエンスタウ フェンストラッセ 15

Claims (18)

【特許請求の範囲】
1. 【請求項１】コードＡの命令をコードＢの命令に変換す
   るための装置にして、前記コードＡの命令の各々及び前
   記コードＢの命令の各々が命令エレメントより成るもの
   において、 前記コードＡの命令のうちの１つの命令を前記コードＡ
   の命令に対応した再構成情報に関連付けるテーブル手段
   と、 前記コードＡの命令に機能的に対応する前記コードＢの
   命令のうちの少なくとも１つの命令を生成するために、
   前記コードＡの命令の命令エレメントを第１入力として
   使用し、前記コードＡの命令に対応した再構成情報を使
   用し、前記再構成情報に従って前記コードＡの命令の前
   記命令エレメントを再構成する再構成手段と、 を含むことを特徴とする装置。
2. 【請求項２】前記テーブル手段はＲＡＭテーブル手段と
   して実施されることを特徴とする請求項１に記載の装
   置。
3. 【請求項３】前記テーブル手段はＲＯＭテーブル手段と
   して実施されることを特徴とする請求項１に記載の装
   置。
4. 【請求項４】前記コードＡの命令はＣＩＳＣ命令である
   こと、及び前記コードＢの命令はＲＩＳＣ命令であるこ
   と、 を特徴とする請求項１乃至請求項３の１つに記載の装
   置。
5. 【請求項５】前記コードＡの命令及び前記コードＢの命
   令の両方ともＲＩＳＣ命令であることを特徴とする請求
   項１乃至請求項３の１つに記載の装置。
6. 【請求項６】前記再構成手段は、前記コードＡの命令の
   前記命令エレメントを少なくとも１つの前記コードＢの
   命令のうちの機能的に対応する命令の命令エレメントを
   表すそれぞれのデータ・フィールドに多重化する多重化
   手段として実施されることを特徴とする請求項１乃至請
   求項５の１つに記載の装置。
7. 【請求項７】前記コードＡの命令に対応する再構成情報
   は前記コードＢの命令の命令エレメント毎の経路指定情
   報を含むこと、 前記コードＢの命令は前記コードＡの命令に機能的に対
   応すること、及び前記経路指定情報は、前記コードＡの
   命令の前記命令エレメントのうちのどれが前記コードＢ
   の命令の前記命令エレメントの１つを表すそれぞれのデ
   ータ・フィールドに送られるべきかを決定することを特
   徴とする請求項１乃至請求項６の１つに記載の装置。
8. 【請求項８】前記テーブル手段は前記コードＡの命令の
   うちの１つの命令を前記コードＢの命令のうちの少なく
   とも１つの機能的に対応する命令の少なくとも１つのＯ
   Ｐコードに関連付けることを特徴とする請求項１乃至請
   求項７の１つに記載の装置。
9. 【請求項９】前記テーブル手段は前記コードＡの命令の
   うちの１つの命令を前記コードＢの機能的に対応する多
   数の命令に関連付けることを特徴とする請求項１乃至請
   求項８の１つに記載の装置。
10. 【請求項１０】コードＡの命令をコードＢの命令に変換
    するための方法にして、前記コードＡの命令の各々及び
    前記コードＢの命令の各々が命令エレメントより成るも
    のにおいて、 コードＢに変換されるべき前記コードＡの命令のうちの
    １つの命令に対応する再構成情報を少なくとも１つのテ
    ーブルから得るステップと、 前記コードＢの命令のうちの少なくとも１つの命令を生
    成するために、前記コードＡの命令の前記命令エレメン
    トを前記再構成情報に従って再構成するステップと、 を含むことを特徴とする方法。
11. 【請求項１１】前記テーブルをＲＡＭテーブル又はＲＯ
    Ｍテーブルとして設けることを特徴とする請求項１０に
    記載の方法。
12. 【請求項１２】前記テーブルをＲＯＭテーブルとして設
    けることを特徴とする請求項１０に記載の方法。
13. 【請求項１３】前記コードＡの命令はＣＩＳＣ命令であ
    ること、及び前記コードＢの命令はＲＩＳＣ命令である
    こと、 を特徴とする請求項１０乃至請求項１２の１つに記載の
    方法。
14. 【請求項１４】前記コードＡの命令及び前記コードＢの
    命令の両方ともＲＩＳＣ命令であることを特徴とする請
    求項１０乃至請求項１２の１つに記載の方法。
15. 【請求項１５】前記再構成情報に従って前記コードＡの
    前記命令エレメントを前記コードＢの少なくとも１つの
    機能的に対応する命令の命令エレメントを表すそれぞれ
    のデータ・フィールドに多重化するステップを含むこと
    を特徴とする請求項１０乃至請求項１４の１つに記載の
    方法。
16. 【請求項１６】前記コードＡの命令に対応するコードＢ
    の多数の命令を前記テーブルから得るステップを含むこ
    とを特徴とする請求項１０乃至請求項１５の１つに記載
    の方法。
17. 【請求項１７】前記コードＡの命令に機能的に対応する
    前記コードＢの命令のうちの少なくとも１つの命令の少
    なくとも１つのＯＰコードを前記テーブルから得るステ
    ップを含むことを特徴とする請求項１０乃至請求項１６
    の１つに記載の方法。
18. 【請求項１８】前記コードＡの命令に機能的に対応する
    前記コードＢの命令の命令エレメント毎の経路指定情報
    を与えるステップと、 前記経路指定情報に従って、前記コードＡの命令の前記
    命令エレメントのうちのどれが前記コードＢの命令の前
    記命令エレメントの１つを表すそれぞれのデータ・フィ
    ールドに送られるべきかを決定するステップと、 を含むことを特徴とする請求項１０乃至請求項１７の１
    つに記載の方法。