JPH10233513A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH10233513A JPH10233513A JP5384297A JP5384297A JPH10233513A JP H10233513 A JPH10233513 A JP H10233513A JP 5384297 A JP5384297 A JP 5384297A JP 5384297 A JP5384297 A JP 5384297A JP H10233513 A JPH10233513 A JP H10233513A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- convex
- film
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims description 43
- 239000010409 thin film Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 12
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- -1 Phosphorus ions Chemical class 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
トランジスタを絶縁表面上に形成する構成を提供する。 【解決手段】 絶縁基板101上に突起部を有する半導
体層102が形成され、前記半導体層102の突起部の
上部にソース領域103が形成され、下部にはドレイン
領域104が形成され、ドレイン領域104とチャネル
形成領域107との界面の面積は、ソース領域103と
チャネル領域107との界面の面積よりも広くなってい
る。
Description
大電力を扱うのに適する絶縁表面上に形成される絶縁ゲ
イト型の電界効果トランジスタの構成に関する。またそ
の作製方法に関する。
れた珪素薄膜を利用してトランジスタを作製する技術が
研究されている。また一部では商品化されている。この
トランジスタは、薄膜トランジスタやTFTと称されて
いる。
置に利用するためである。これは、マトリクス状に配置
された多数の画素の一つ一つにTFTをスイッチング素
子として配置し、画素電極に保持させる電荷をTFTに
より制御する構成を有している。
ブマトリクス回路以外に該回路を駆動するための周辺駆
動回路をもTFTで構成し、さらに集積度を高めた構成
も知られている。
扱う回路や外部との情報をやり取りするための回路を薄
膜トランジスタで構成することも考えられている。
ュータと称されるような携帯型の情報処理端末が発達し
てきている。この携帯型の情報処理端末には、薄膜ディ
スプレイ(フラットパネルディスプレイとも称される)
が搭載され、さらに小型軽量化を図るためにこのディス
プレイと同一基板上に各種回路を集積化させたものが理
想となる。
部との情報のやり取りをするための回路が必要になる。
そして、外部に情報を送り出す回路には、それなりの電
力を扱うことが必要とされる。
線を介して行われることになるが、電話回線に情報を送
り込む回路には、少なくとも数mW程度以上の出力でも
って信号を送り出すことができる素子が必要とされる。
は、1000Å程度以下というような薄膜半導体を用い
ており、大電力を扱うことができない。
材料が利用されており、放熱に難がある。 (3)大電力化した場合、チャネルとドレイン境界近傍
に加わる高電界の問題が顕在化する。
る事項であるが、特に(3)の事項が重大な問題とな
る。
用の絶縁層を設けたり、層間絶縁膜に高熱伝導性を有す
る材料を利用する等して対処することができるが、薄膜
を用いるという構造上の問題から、(3)の問題を回避
すること困難である。
(ライトドープドレイン)領域やオフセットゲイト領域
というような高抵抗領域をチャネル形成領域とドレイン
領域との間に配置し、チャネル形成領域とドレイン領域
との間に形成される高電界を緩和させる構造が採用され
ている。
ドレイン領域との距離を離すことにより、電界を緩和す
るものであり、ソース/ドレイン間の抵抗を低減するこ
とに関しては不利な構造となる。
造やオフセットゲイト構造を採用すると、ソース/ドレ
イン間の抵抗の増加にともなう発熱量の増加、扱える電
力値の低下、高周波特性の低下といった問題が発生す
る。
ET等においては、基板の厚さ方向に電流が流れるよう
な構造を採用することにより、上述するような問題を解
決している。
MOSFETを石英基板やガラス基板等の絶縁表面を有
する基板上に作製することはできない。(貼り付けたり
する方法もあるが、生産性に問題がある)
点を解決する構成を構成を提供することを課題とする。
の一つは、絶縁表面を有する基板上に形成された薄膜半
導体と、該薄膜半導体上の一部に形成された凸状の半導
体領域と、を有し、前記薄膜半導体の表面と前記凸状の
半導体領域の側面とに連続したチャネル領域が形成され
ることを特徴とする。
上に形成された薄膜半導体と、該薄膜半導体上の一部に
形成された凸状の半導体領域と、を有し、前記凸状の半
導体領域の上部にソース領域が形成され、前記凸状の半
導体領域周囲の薄膜半導体領域にドレイン領域が形成さ
れていることを特徴とする。
上に形成された薄膜半導体と、該薄膜半導体上の一部に
形成された凸状の半導体領域と、を有し、前記薄膜半導
体の表面と前記凸状の半導体領域の側面とを利用してチ
ャネル領域が形成され、前記凸状の半導体領域の上部に
ソース領域が形成され、前記凸状の半導体領域周囲の薄
膜半導体領域にドレイン領域が形成され、チャネル領域
とソース領域との界面の長さより、チャネル領域とドレ
イン領域との界面の長さの方が長いことを特徴とする。
上に形成された薄膜半導体と、該薄膜半導体の一部に形
成された凸状の半導体領域と、を有し、前記凸状の半導
体領域の上部にソース領域が形成され、前記凸状の半導
体領域周囲の薄膜半導体領域にドレイン領域が形成さ
れ、前記凸状の半導体領域を利用して該領域の側面に自
己整合的にゲイト電極が形成され、前記凸状の半導体領
域の側面及び前記凸状の半導体領域が設けられた周囲の
前記薄膜半導体の表面にチャネルが形成されることを特
徴とする。
上に凸状の領域を形成する工程と、前記凸状の領域を覆
って非晶質半導体膜を成膜する工程と、加熱処理を施す
ことにより、非晶質珪素膜を結晶化させる工程と、前記
凸状の領域を利用して該領域の側面に自己整合的にゲイ
ト電極を形成する工程と、前記ゲイト電極をマスクとし
て導電型を付与する不純物元素のイオンを加速注入し、
前記凸状の領域の上部にソース領域と、前記半導体膜の
前記凸状の領域から離間した領域にドレイン領域とを自
己整合的に形成する工程と、を有することを特徴とす
る。
す。図1(B)は、本明細書で開示する発明を利用した
Nチャネル型の薄膜トランジスタの上面図である。ま
た、図1(A)は、図1(B)におけるX−X’面での
断面図である。
表面を有する基板101上に凸状の半導体領域102が
形成されている。この半導体領域には、凸状の上部にソ
ース領域103、下部にドレイン領域104が形成され
ている。
ゲイト絶縁膜105が形成され、このゲイト絶縁膜10
5上の凸状のコーナー部にゲイト電極106が形成され
ている。
部103に形成されている。
れた半導体膜の一部104に形成されている。
電極106に面した部分がチャネル形成領域107にな
る。
の側面と凸状の半導体領域の周囲に存在する半導体膜の
表面に形成される。
チャネルが形成される構造となる。
02の側面を利用して自己整合的に形成される。この形
成方法は、MOS型トランジスタのゲイト電極の側面に
形成される絶縁物であるサイドウォールの形成方法と基
本的に同じである。
106上に層間絶縁膜108、109が形成され、これ
らの層間絶縁膜に開口を形成して、ソース電極110お
よびドレイン電極111、112が形成されている。
電流は矢印113、114で示すようにソース領域10
3からガラス基板に向かって流れ、さらに途中で進行方
向を曲げてガラス基板に平行にドレイン領域104へと
流れる。この様子を上面からみたものが、図1(B)中
の矢印である。
電流はソース領域からドレイン領域に向かって広がるよ
うにして流れる。これは、ドレイン領域104とチャネ
ル形成領域107との界面の長さが、ソース領域103
とチャネル形成領域107との界面の長さよりも長いた
めである。(またはその界面の面積が大きいためという
ことができる)
領域107とドレイン領域104との間の電界集中を緩
和し、耐圧を上げることができる。
きるので、大電力化することができる。
可能とする薄膜トランジスタを得ることができる。
チャネル形成領域とドレイン領域との間にLDD構造ま
たはオフセット構造を設けてもよい。
おいて、高耐圧化が図られているので、LDD領域及び
オフセットゲイト領域の存在を大電力化および高速動作
化の妨げにならない程度のものとすることができる。
の作製工程を説明する。
1を用意し、その上に減圧熱CVD法で非晶質珪素膜を
400nmの厚さに成膜し、それをパターニングするこ
とにより、203で示される凸状の領域を形成する。
膜202を50nmの厚さに成膜する。
m含有したニッケル酢酸塩溶液をスピンコート法で塗布
し、204で示されるようにニッケル元素が表面に接し
て保持された状態を得る。
圧の窒素雰囲気中において、600℃、8時間の条件で
行う。この加熱処理における温度は、450℃〜110
0℃の温度範囲から選択することができる。
る凸状の領域203と、その表面を覆って成膜された非
晶質珪素膜203は結晶化し、一体化する。この結晶化
は、ニッケル元素の作用により促進される。
等の珪素の結晶化を助長する金属元素を利用することが
できる。また、その導入方法としても、スパッタ法、ガ
ス吸着法、CVD法、プラズマ処理、イオン注入法等を
利用することができる。
珪素膜206の一部に結晶性珪素でなる凸状の領域20
6が形成された状態が得られる。
nmの厚さに成膜し、さらに熱酸化を行い酸化珪素膜と
珪素膜との界面に熱酸化膜を20nmの厚さに成膜す
る。
素膜とをパターニングして、図2(C)の珪素膜207
とその上の酸化珪素膜209とを得る。
ウム膜を8000Åの厚さに成膜する。そしてRIE法
によるドライエッチングを行い、210と211で示さ
れるアルミニウムパターンを自己整合的に形成する。
元素のドーピングを行う。ここでは、Nチャネル型の電
界効果トランジスタを作製するためにP(リン)イオン
のドーピングを行う。
製するためにはB(ボロン)イオンのドーピングを行え
ばよい。
酸化珪素膜209を介して残存したアルミニウム膜21
0と211とがマスクとなることにより、212、21
3、214の領域にリンイオンが注入される。
213と214の領域がドレイン領域となる。また21
2の領域がソース領域となる。(図2(D))
化珪素膜または酸化珪素膜、もしくはそれらの積層を成
膜する。さらに第2の層間絶縁膜216として平坦化
膜、例えば酸化珪素膜や有機樹脂膜を成膜する。
ス電極219およびドレイン電極217、218を形成
する。本実施例ではアルミニウムを用いる。
る。
加熱温度によってはガラス基板を用いてもよい。また、
半導体層には結晶性珪素を用いたが、非晶質珪素を用い
てもよい。
なる作製工程でもって、本明細書で開示する発明を利用
した薄膜トランジスタを作製する例を示す。
例では、図4(A)に示すように、まず非晶質珪素膜2
02を成膜した後に非晶質珪素膜でなるパターン(凸状
のパターン)401を形成する。
に加熱処理を施す。そして結晶性珪素膜206の一部に
凸状の領域205を有する状態を得る。(図4(B))
製工程同じである。
のより、チャネル形成領域とドレイン領域との間の電界
集中を緩和し、耐圧を上げることができる。さらに、ソ
ース/ドレイン間の抵抗を低減し、発熱量を抑え、大電
力化が可能となる。
図。
図。
Claims (5)
- 【請求項1】絶縁表面を有する基板上に形成された薄膜
半導体と、 該薄膜半導体上の一部に形成された凸状の半導体領域
と、 を有し、 前記薄膜半導体の表面と前記凸状の半導体領域の側面と
に連続したチャネル領域が形成されることを特徴とする
半導体装置。 - 【請求項2】絶縁表面を有する基板上に形成された薄膜
半導体と、 該薄膜半導体上の一部に形成された凸状の半導体領域
と、 を有し、 前記凸状の半導体領域の上部にソース領域が形成され、 前記凸状の半導体領域周囲の薄膜半導体領域にドレイン
領域が形成されていることを特徴とする半導体装置。 - 【請求項3】絶縁表面を有する基板上に形成された薄膜
半導体と、 該薄膜半導体上の一部に形成された凸状の半導体領域
と、 を有し、 前記薄膜半導体の表面と前記凸状の半導体領域の側面と
を利用してチャネル領域が形成され、 前記凸状の半導体領域の上部にソース領域が形成され、 前記凸状の半導体領域周囲の薄膜半導体領域にドレイン
領域が形成され、 チャネル領域とソース領域との界面の長さより、チャネ
ル領域とドレイン領域との界面の長さの方が長いことを
特徴とする半導体装置。 - 【請求項4】絶縁表面を有する基板上に形成された薄膜
半導体と、 該薄膜半導体の一部に形成された凸状の半導体領域と、 を有し、 前記凸状の半導体領域の上部にソース領域が形成され、 前記凸状の半導体領域周囲の薄膜半導体領域にドレイン
領域が形成され、 前記凸状の半導体領域を利用して該領域の側面に自己整
合的にゲイト電極が形成され、 前記凸状の半導体領域の側面及び前記凸状の半導体領域
が設けられた周囲の前記薄膜半導体の表面にチャネルが
形成されることを特徴とする半導体装置。 - 【請求項5】絶縁表面を有する基板上に凸状の領域を形
成する工程と、 前記凸状の領域を覆って非晶質半導体膜を成膜する工程
と、 加熱処理を施すことにより、非晶質珪素膜を結晶化させ
る工程と、 前記凸状の領域を利用して該領域の側面に自己整合的に
ゲイト電極を形成する工程と、 前記ゲイト電極をマスクとして導電型を付与する不純物
元素のイオンを加速注入し、前記凸状の領域の上部にソ
ース領域と、前記半導体膜の前記凸状の領域から離間し
た領域にドレイン領域とを自己整合的に形成する工程
と、 を有することを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5384297A JP4090531B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体装置およびその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5384297A JP4090531B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体装置およびその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10233513A true JPH10233513A (ja) | 1998-09-02 |
JP4090531B2 JP4090531B2 (ja) | 2008-05-28 |
Family
ID=12954042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5384297A Expired - Fee Related JP4090531B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体装置およびその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4090531B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014136636A1 (ja) * | 2013-03-06 | 2017-02-09 | 住友化学株式会社 | 薄膜トランジスタ |
-
1997
- 1997-02-20 JP JP5384297A patent/JP4090531B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014136636A1 (ja) * | 2013-03-06 | 2017-02-09 | 住友化学株式会社 | 薄膜トランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP4090531B2 (ja) | 2008-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7678624B2 (en) | Semiconductor device and method for manufacturing same | |
KR19980081004A (ko) | 반도체 장치를 제조하는 방법 | |
US5904508A (en) | Semiconductor device and a method of manufacturing the same | |
CN112992936B (zh) | 一种显示背板的制作方法、显示背板及显示装置 | |
US6365444B2 (en) | Process for forming polycrystalline thin film transistor liquid crystal display | |
CN110993697B (zh) | 薄膜晶体管及其制造方法、显示面板 | |
JP2004079735A (ja) | 薄膜トランジスタの製造方法 | |
KR20060062139A (ko) | 이중 열처리에 의한 다결정 박막트랜지스터 제조방법 | |
WO2020088020A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
JPH09129889A (ja) | 半導体装置の製造方法 | |
KR100815894B1 (ko) | Ldd구조의 cmos 다결정 실리콘 박막트랜지스터의제조방법 | |
JP4090531B2 (ja) | 半導体装置およびその作製方法 | |
JP2002185005A (ja) | 混成tftアレー基板とその製造方法 | |
JP4537610B2 (ja) | 液晶表示装置及びその製造方法 | |
CN111933648A (zh) | 阵列基板及其制备方法和显示装置 | |
JP2014033136A (ja) | 表示装置およびその製造方法 | |
JP2001111055A (ja) | 薄膜トランジスタ及びその製造方法 | |
US6919250B2 (en) | Multiple-gate MOS device and method for making the same | |
JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
JP2847745B2 (ja) | 薄膜トランジスタ | |
CN108878456B (zh) | 结晶金属氧化物层的制造方法、主动元件基板及制造方法 | |
JP2777101B2 (ja) | トランジスタとその製造方法 | |
JP2009141145A (ja) | 半導体素子及びその製造方法並びに表示装置 | |
JP2004071590A (ja) | 薄膜トランジスタを備えた装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071211 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |