JPH1022806A - デジタル出力回路 - Google Patents
デジタル出力回路Info
- Publication number
- JPH1022806A JPH1022806A JP8169231A JP16923196A JPH1022806A JP H1022806 A JPH1022806 A JP H1022806A JP 8169231 A JP8169231 A JP 8169231A JP 16923196 A JP16923196 A JP 16923196A JP H1022806 A JPH1022806 A JP H1022806A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- output
- failure
- digital output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 ２重化用の切り替え器が不要であって、故障
検出機能も向上したデジタル出力回路を提供する。 【解決手段】 ２個のトランジスタＴＲ11、ＴＲ12を直
列接続した第１の回路１１と、２個のトランジスタＴＲ
21、ＴＲ22を直列に接続した第２の回路１２のトランジ
スタＴＲ12とＴＲ22の入力に制御信号Ｃs を、トランジ
スタＴＲ11、ＴＲ 21の入力に制御信号Ｃs をディレイ回
路１３で遅延させて加え、第１の回路１１の出力と第２
の回路１２の出力をワイヤードＯＲで２重化して負荷Ｚ
L に接続する一方、第１の回路１１の出力より故障検出
信号ＣＨＫ１を、第２の回路１２の出力より故障検出信
号ＣＨＫ２を導出するようにした。
検出機能も向上したデジタル出力回路を提供する。 【解決手段】 ２個のトランジスタＴＲ11、ＴＲ12を直
列接続した第１の回路１１と、２個のトランジスタＴＲ
21、ＴＲ22を直列に接続した第２の回路１２のトランジ
スタＴＲ12とＴＲ22の入力に制御信号Ｃs を、トランジ
スタＴＲ11、ＴＲ 21の入力に制御信号Ｃs をディレイ回
路１３で遅延させて加え、第１の回路１１の出力と第２
の回路１２の出力をワイヤードＯＲで２重化して負荷Ｚ
L に接続する一方、第１の回路１１の出力より故障検出
信号ＣＨＫ１を、第２の回路１２の出力より故障検出信
号ＣＨＫ２を導出するようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、２重化の必要な
装置のデジタル出力回路に関する。
装置のデジタル出力回路に関する。
【０００２】
【従来の技術】オープンコレクタデジタル出力を２重化
する場合、従来は図５に示すように、一方のオープンコ
レクタデジタル出力部１であるトランジスタＴＲ1 のコ
レクタと負荷ＺL 、他方のオープンコレクタデジタル出
力部２であるトランジスタＴＲ 2 のコレクタと負荷ＺL
は、切り替え器３によりいずれか一方が接続されるよう
にし、また、それぞれの入力（ベース）に制御信号を入
力するようにしている。そして、切り替え器３の切り替
えは、入力の制御信号とは別の信号で行っていた。
する場合、従来は図５に示すように、一方のオープンコ
レクタデジタル出力部１であるトランジスタＴＲ1 のコ
レクタと負荷ＺL 、他方のオープンコレクタデジタル出
力部２であるトランジスタＴＲ 2 のコレクタと負荷ＺL
は、切り替え器３によりいずれか一方が接続されるよう
にし、また、それぞれの入力（ベース）に制御信号を入
力するようにしている。そして、切り替え器３の切り替
えは、入力の制御信号とは別の信号で行っていた。
【０００３】
【発明が解決しようとする課題】上記した従来の２重化
回路では、オープンコレクタデジタル出力部のほかに、
切り替え器及びその駆動部が別途必要である上に、切り
替え器が故障し、修理する場合に、必ず出力を切り離さ
なければならないという問題がある。この発明は上記問
題点に着目してなされたものであって、切り替え器が不
要であり、また故障しても出力を切り離すことなく、故
障修理の不要な２重化用のデジタル出力回路を提供する
ことを目的とする。
回路では、オープンコレクタデジタル出力部のほかに、
切り替え器及びその駆動部が別途必要である上に、切り
替え器が故障し、修理する場合に、必ず出力を切り離さ
なければならないという問題がある。この発明は上記問
題点に着目してなされたものであって、切り替え器が不
要であり、また故障しても出力を切り離すことなく、故
障修理の不要な２重化用のデジタル出力回路を提供する
ことを目的とする。
【０００４】
【課題を解決するための手段】この発明のデジタル出力
回路は、信号入力によってオンする２個のスイッチング
素子（ＴＲ11、ＴＲ12）が直列に接続される第１の回路
（１１）と、信号入力によってオンする２個のスイッチ
ング素子（ＴＲ21、ＴＲ22）が直列に接続される第２の
回路（１２）と、前記第１の回路の出力と前記第２の回
路の出力をワイヤードＯＲにより２重化した出力部（１
４）と、前記第１と第２の回路のそれぞれの２個のスイ
ッチング素子のそれぞれの一方に制御信号を、それぞれ
の２個のスイッチング素子のそれぞれの他方に前記制御
信号より遅延した制御信号を入力する制御信号入力部
（ＣS 、１３）と、前記第１の回路の出力に接続した第
１の故障検出回路（１５）と、前記第２の回路の出力に
接続した第２の故障検出回路（１６）と、を備えてい
る。
回路は、信号入力によってオンする２個のスイッチング
素子（ＴＲ11、ＴＲ12）が直列に接続される第１の回路
（１１）と、信号入力によってオンする２個のスイッチ
ング素子（ＴＲ21、ＴＲ22）が直列に接続される第２の
回路（１２）と、前記第１の回路の出力と前記第２の回
路の出力をワイヤードＯＲにより２重化した出力部（１
４）と、前記第１と第２の回路のそれぞれの２個のスイ
ッチング素子のそれぞれの一方に制御信号を、それぞれ
の２個のスイッチング素子のそれぞれの他方に前記制御
信号より遅延した制御信号を入力する制御信号入力部
（ＣS 、１３）と、前記第１の回路の出力に接続した第
１の故障検出回路（１５）と、前記第２の回路の出力に
接続した第２の故障検出回路（１６）と、を備えてい
る。
【０００５】このデジタル出力回路では、第１の回路と
第２の回路は制御信号が、それぞれ２個のスイッチング
素子の一方に対し、他方が遅延して入力されるが、互い
に並行して同じ動作をする。この場合、例えば第１の回
路の２段になったスイッチング素子の一方がショート故
障しても、他方のスイッチング素子が正常ならば、出力
は正常となる。また、第１の回路の２段になったスイッ
チング素子の一方がオープン故障を起こしても、第２の
回路が正常ならワイヤードＯＲ出力なので、出力は正常
となる。第２の回路側が故障の場合も同様である。
第２の回路は制御信号が、それぞれ２個のスイッチング
素子の一方に対し、他方が遅延して入力されるが、互い
に並行して同じ動作をする。この場合、例えば第１の回
路の２段になったスイッチング素子の一方がショート故
障しても、他方のスイッチング素子が正常ならば、出力
は正常となる。また、第１の回路の２段になったスイッ
チング素子の一方がオープン故障を起こしても、第２の
回路が正常ならワイヤードＯＲ出力なので、出力は正常
となる。第２の回路側が故障の場合も同様である。
【０００６】
【発明の実施の形態】以下、実施の形態により、この発
明をさらに詳細に説明する。図１は、この発明の一実施
形態デジタル出力回路を示す回路図である。図１におい
て、ＮＰＮ形のトランジスタＴＲ11、ＴＲ12が直列に接
続され、トランジスタＴＲ12のエミッタが接地接続され
て第１の回路１１を構成している。また、同じくＮＰＮ
形のトランジスタＴＲ21、ＴＲ22が直列に接続され、ト
ランジスタＴＲ22のエミッタが接地接続されて、第２の
回路１２を構成している。
明をさらに詳細に説明する。図１は、この発明の一実施
形態デジタル出力回路を示す回路図である。図１におい
て、ＮＰＮ形のトランジスタＴＲ11、ＴＲ12が直列に接
続され、トランジスタＴＲ12のエミッタが接地接続され
て第１の回路１１を構成している。また、同じくＮＰＮ
形のトランジスタＴＲ21、ＴＲ22が直列に接続され、ト
ランジスタＴＲ22のエミッタが接地接続されて、第２の
回路１２を構成している。
【０００７】制御信号Ｃs が第１の回路１１のトランジ
スタＴＲ12と、第２の回路１２のトランジスタＴＲ22の
ベースに加えられ、さらに制御信号Ｃs がディレイ部１
３で遅延されて第１の回路１１のトランジスタＴＲ11と
第２の回路１２のトランジスタＴＲ21のベースに加えら
れている。また、第１の回路１１のトランジスタＴＲ 11
のコレクタがダイオードＤ11を介して負荷ＺL に接続さ
れ、同じく第２の回路１２のトランジスタＴＲ21のコレ
クタもダイオードＤ21を介して負荷ＺL に接続され、負
荷ＺL は負荷電源ＶLDに接続されている。これら負荷Ｚ
L 、ダイオードＤ11、Ｄ21でワイヤードＯＲで２重化し
た出力部１４を構成している。
スタＴＲ12と、第２の回路１２のトランジスタＴＲ22の
ベースに加えられ、さらに制御信号Ｃs がディレイ部１
３で遅延されて第１の回路１１のトランジスタＴＲ11と
第２の回路１２のトランジスタＴＲ21のベースに加えら
れている。また、第１の回路１１のトランジスタＴＲ 11
のコレクタがダイオードＤ11を介して負荷ＺL に接続さ
れ、同じく第２の回路１２のトランジスタＴＲ21のコレ
クタもダイオードＤ21を介して負荷ＺL に接続され、負
荷ＺL は負荷電源ＶLDに接続されている。これら負荷Ｚ
L 、ダイオードＤ11、Ｄ21でワイヤードＯＲで２重化し
た出力部１４を構成している。
【０００８】トランジスタＴＲ11のコレクタは、ダイオ
ードＤ12、抵抗Ｒ13を介して電源Ｖ c に接続されてお
り、これらで第１の故障検出回路１５を構成している。
また、トランジスタＴＲ21のコレクタはダイオード
Ｄ22、抵抗Ｒ23を介して電源Ｖc に接続されており、こ
れらで第２の故障検出回路１６を構成している。次に、
上記実施形態デジタル出力回路の動作を図２に示す波形
タイムチャートを参照して説明する。なお、以下では第
１の回路１１について説明するが、第２の回路１２につ
いても、同様に考えることができる。ここで、トランジ
スタＴＲ 12が制御信号Ｃs の信号が加えられてオフした
タイミングをｔ1 、その後、制御信号Ｃs がＴだけ遅延
されてトランジスタＴＲ11に加えられ、トランジスタＴ
Ｒ 11がオフするタイミングをｔ2 、次に同じくトランジ
スタＴＲ12がオフからオンとなるタイミングをｔ3 、ｔ
4 とする。トランジスタＴＲ11、ＴＲ12とも正常の場合
には、タイミングｔ1 に至るまではトランジスタＴ
Ｒ11、ＴＲ12ともにオンで、負荷電源ＶLD、負荷ＺL 、
ダイオードＤ11、トランジスタＴＲ11、ＴＲ12を通して
電流が流れ、出力は「Ｌ」、また電源Ｖc 、抵抗Ｒ13、
ダイオードＤ12、トランジスタＴＲ11、ＴＲ12を通して
も電流が流れるので、故障検出回路１５の出力ＣＨＫ１
は「Ｌ」である。
ードＤ12、抵抗Ｒ13を介して電源Ｖ c に接続されてお
り、これらで第１の故障検出回路１５を構成している。
また、トランジスタＴＲ21のコレクタはダイオード
Ｄ22、抵抗Ｒ23を介して電源Ｖc に接続されており、こ
れらで第２の故障検出回路１６を構成している。次に、
上記実施形態デジタル出力回路の動作を図２に示す波形
タイムチャートを参照して説明する。なお、以下では第
１の回路１１について説明するが、第２の回路１２につ
いても、同様に考えることができる。ここで、トランジ
スタＴＲ 12が制御信号Ｃs の信号が加えられてオフした
タイミングをｔ1 、その後、制御信号Ｃs がＴだけ遅延
されてトランジスタＴＲ11に加えられ、トランジスタＴ
Ｒ 11がオフするタイミングをｔ2 、次に同じくトランジ
スタＴＲ12がオフからオンとなるタイミングをｔ3 、ｔ
4 とする。トランジスタＴＲ11、ＴＲ12とも正常の場合
には、タイミングｔ1 に至るまではトランジスタＴ
Ｒ11、ＴＲ12ともにオンで、負荷電源ＶLD、負荷ＺL 、
ダイオードＤ11、トランジスタＴＲ11、ＴＲ12を通して
電流が流れ、出力は「Ｌ」、また電源Ｖc 、抵抗Ｒ13、
ダイオードＤ12、トランジスタＴＲ11、ＴＲ12を通して
も電流が流れるので、故障検出回路１５の出力ＣＨＫ１
は「Ｌ」である。
【０００９】タイミングｔ1 以後になると、タイミング
ｔ1 〜ｔ2 でトランジスタＴＲ12がタイミングｔ2 〜ｔ
3 ではトランジスタＴＲ11、ＴＲ12が、タイミングｔ3
〜ｔ 4 では、トランジスタＴＲ11がそれぞれオフなの
で、この期間はトランジスタＴＲ11、ＴＲ12に電流が流
れず、出力、ＣＨＫ１とも「Ｈ」である。タイミングｔ
4 を過ぎると、トランジスタＴＲ11、ＴＲ12はいずれも
オンするので、負荷ＺL、及び抵抗Ｒ13に電流が流れ、
出力、ＣＨＫ１とも「Ｌ」となる。
ｔ1 〜ｔ2 でトランジスタＴＲ12がタイミングｔ2 〜ｔ
3 ではトランジスタＴＲ11、ＴＲ12が、タイミングｔ3
〜ｔ 4 では、トランジスタＴＲ11がそれぞれオフなの
で、この期間はトランジスタＴＲ11、ＴＲ12に電流が流
れず、出力、ＣＨＫ１とも「Ｈ」である。タイミングｔ
4 を過ぎると、トランジスタＴＲ11、ＴＲ12はいずれも
オンするので、負荷ＺL、及び抵抗Ｒ13に電流が流れ、
出力、ＣＨＫ１とも「Ｌ」となる。
【００１０】トランジスタＴＲ11がショート故障する
と、トランジスタＴＲ11はオンしたままとなり、第１の
回路１１に電流が流れないのは、トランジスタＴＲ12の
オフしている期間、つまりｔ1 〜ｔ3 となり、期間ｔ3
〜ｔ4 において正常の場合にＣＨＫ１が「Ｈ」であるに
対し、ショート故障の場合ｔ3 〜ｔ4 に電流が流れるの
でＣＨＫ１が「Ｌ」となる。そのため、この期間におけ
るＣＨＫ１の論理状態により、トランジスタＴＲ11のシ
ョート故障を検知できる。
と、トランジスタＴＲ11はオンしたままとなり、第１の
回路１１に電流が流れないのは、トランジスタＴＲ12の
オフしている期間、つまりｔ1 〜ｔ3 となり、期間ｔ3
〜ｔ4 において正常の場合にＣＨＫ１が「Ｈ」であるに
対し、ショート故障の場合ｔ3 〜ｔ4 に電流が流れるの
でＣＨＫ１が「Ｌ」となる。そのため、この期間におけ
るＣＨＫ１の論理状態により、トランジスタＴＲ11のシ
ョート故障を検知できる。
【００１１】逆に、トランジスタＴＲ12がショート故障
すると、やはりトランジスタＴＲ12がオンしたままとな
り、第１の回路１１に電流が流れないのは、トランジス
タＴＲ11のオフしている期間ｔ2 〜ｔ4 となり、期間ｔ
1 〜ｔ2 において正常の場合にＣＨＫ１が「Ｈ」である
に対し、ｔ1 〜ｔ2 で電流が流れるので、ＣＨＫ１が
「Ｌ」となる。そのため、この期間におけるＣＨＫ１の
論理状態により、トランジスタＴＲ12のショート故障を
検知できる。第２の回路１２のトランジスタＴＲ 21、Ｔ
Ｒ22のショート故障も同様にして検知できる。
すると、やはりトランジスタＴＲ12がオンしたままとな
り、第１の回路１１に電流が流れないのは、トランジス
タＴＲ11のオフしている期間ｔ2 〜ｔ4 となり、期間ｔ
1 〜ｔ2 において正常の場合にＣＨＫ１が「Ｈ」である
に対し、ｔ1 〜ｔ2 で電流が流れるので、ＣＨＫ１が
「Ｌ」となる。そのため、この期間におけるＣＨＫ１の
論理状態により、トランジスタＴＲ12のショート故障を
検知できる。第２の回路１２のトランジスタＴＲ 21、Ｔ
Ｒ22のショート故障も同様にして検知できる。
【００１２】トランジスタＴＲ11、ＴＲ12の両方がオー
プン故障の場合には、ＣＨＫ１が「Ｈ」のままなので、
これを検知することができる。第１の回路１１のトラン
ジスタＴＲ11、ＴＲ12のいずれか一方がショート故障し
ても、他方が正常なら、図２のｔ2 〜ｔ4 あるいはｔ1
〜ｔ3 で、出力が「Ｈ」となるので、制御信号に従った
正常な出力を得ることができる。第１の回路１１のトラ
ンジスタＴＲ11、ＴＲ12の一方がオープン故障を起こし
た場合、この故障によって負荷に電流が流れなくなり、
第１の回路１１が切り離された状態と同等になる。この
場合、第２の回路１２が正常なら、２重化出力に問題は
起こらない。第２の回路が故障の場合も同様の動作を行
う。
プン故障の場合には、ＣＨＫ１が「Ｈ」のままなので、
これを検知することができる。第１の回路１１のトラン
ジスタＴＲ11、ＴＲ12のいずれか一方がショート故障し
ても、他方が正常なら、図２のｔ2 〜ｔ4 あるいはｔ1
〜ｔ3 で、出力が「Ｈ」となるので、制御信号に従った
正常な出力を得ることができる。第１の回路１１のトラ
ンジスタＴＲ11、ＴＲ12の一方がオープン故障を起こし
た場合、この故障によって負荷に電流が流れなくなり、
第１の回路１１が切り離された状態と同等になる。この
場合、第２の回路１２が正常なら、２重化出力に問題は
起こらない。第２の回路が故障の場合も同様の動作を行
う。
【００１３】上記、実施形態デジタル出力回路におい
て、ディレイ回路１３を設けない場合、すなわち制御信
号Ｃs をトランジスタＴＲ11、ＴＲ12、ＴＲ21、ＴＲ22
に同時に加える場合でも、２重化出力は得ることができ
る。しかし、検出できる故障は次の場合だけであり、故
障トランジスタの特定や片方のトランジスタがショート
故障を起こしている状態の検出ができない。
て、ディレイ回路１３を設けない場合、すなわち制御信
号Ｃs をトランジスタＴＲ11、ＴＲ12、ＴＲ21、ＴＲ22
に同時に加える場合でも、２重化出力は得ることができ
る。しかし、検出できる故障は次の場合だけであり、故
障トランジスタの特定や片方のトランジスタがショート
故障を起こしている状態の検出ができない。
【００１４】トランジスタＴＲ11、ＴＲ12をオンさせ
る信号が与えられている時、すなわち出力が「Ｌ」の状
態にあるとする時、信号ＣＨＫ１が「Ｈ」であれば、ど
ちらかのトランジスタがオープン故障を起こしている。 トランジスタＴＲ11、ＴＲ12をオフさせる信号が与え
られている時、ＣＨＫ１が「Ｌ」なら、トランジスタＴ
Ｒ11、ＴＲ12共にショート故障を起こしている（ワイヤ
ードＯＲで２重化した場合、トランジスタＴＲ11、ＴＲ
12両方がショート状態にならないと検出できないのは問
題である）。
る信号が与えられている時、すなわち出力が「Ｌ」の状
態にあるとする時、信号ＣＨＫ１が「Ｈ」であれば、ど
ちらかのトランジスタがオープン故障を起こしている。 トランジスタＴＲ11、ＴＲ12をオフさせる信号が与え
られている時、ＣＨＫ１が「Ｌ」なら、トランジスタＴ
Ｒ11、ＴＲ12共にショート故障を起こしている（ワイヤ
ードＯＲで２重化した場合、トランジスタＴＲ11、ＴＲ
12両方がショート状態にならないと検出できないのは問
題である）。
【００１５】また、図３のように、トランジスタＴ
Ｒ11、ＴＲ12に同時に制御信号を入力する場合におい
て、トランジスタＴＲ12のコレクタと接地間に抵抗Ｒ14
を設ければ、トランジスタＴＲ11、ＴＲ12をオンさせる
信号が与えられている時に、ＣＨＫ１が「Ｈ」でＣＨＫ
３が「Ｈ」の場合は、トランジスタＴＲ12がオープン故
障であり、ＣＨＫ３が「Ｌ」の場合はトランジスタＴＲ
11がオープン故障であり、トランジスタＴＲ11、ＴＲ12
のオープン故障が検知できる。また、トランジスタＴＲ
11、ＴＲ12をオフさせる信号が与えられる時、ＣＨＫ３
が「Ｈ」ならトランジスタＴＲ11がショート故障であ
り、ＣＨＫ３が「Ｌ」ならトランジスタＴＲ12がショー
ト故障であり、トランジスタＴＲ11、ＴＲ12のショート
故障を検知できる。
Ｒ11、ＴＲ12に同時に制御信号を入力する場合におい
て、トランジスタＴＲ12のコレクタと接地間に抵抗Ｒ14
を設ければ、トランジスタＴＲ11、ＴＲ12をオンさせる
信号が与えられている時に、ＣＨＫ１が「Ｈ」でＣＨＫ
３が「Ｈ」の場合は、トランジスタＴＲ12がオープン故
障であり、ＣＨＫ３が「Ｌ」の場合はトランジスタＴＲ
11がオープン故障であり、トランジスタＴＲ11、ＴＲ12
のオープン故障が検知できる。また、トランジスタＴＲ
11、ＴＲ12をオフさせる信号が与えられる時、ＣＨＫ３
が「Ｈ」ならトランジスタＴＲ11がショート故障であ
り、ＣＨＫ３が「Ｌ」ならトランジスタＴＲ12がショー
ト故障であり、トランジスタＴＲ11、ＴＲ12のショート
故障を検知できる。
【００１６】しかし、図３の回路では、 電流でトランジスタＴＲ11の故障検出を行うと、トラ
ンジスタＴＲ11故障時に、負荷に流れる電流が変化す
る。 負荷条件によって検出部分に加わる電圧が異なり、検
出部に保護回路が必要である。あるいは負荷への制約が
厳しくなる。
ンジスタＴＲ11故障時に、負荷に流れる電流が変化す
る。 負荷条件によって検出部分に加わる電圧が異なり、検
出部に保護回路が必要である。あるいは負荷への制約が
厳しくなる。
【００１７】回路構成部品が多くなる。これに対し、
図１の実施形態回路のように、ディレイ回路１３を設
け、トランジスタＴＲ11とトランジスタＴＲ12の制御信
号のタイミングを、図２のようにＴだけずらし、上述の
如きチェックを行えば、図３の例の上記、、の問
題を生じることなく、ショート故障の検出、特定が可能
となる。
図１の実施形態回路のように、ディレイ回路１３を設
け、トランジスタＴＲ11とトランジスタＴＲ12の制御信
号のタイミングを、図２のようにＴだけずらし、上述の
如きチェックを行えば、図３の例の上記、、の問
題を生じることなく、ショート故障の検出、特定が可能
となる。
【００１８】また、図１の実施形態回路において、図４
に示すように、トランジスタＴＲ11とＴＲ12の接続点
に、ダイオードＤ13のカソードを接続し、ダイオードＤ
13のアノードを抵抗Ｒ14を介して電源Ｖc に接続し、ダ
イオードＤ13のアノードより故障検出信号ＣＨＫ３を出
力する故障検出回路１７を追加すれば、トランジスタＴ
Ｒ11、ＴＲ12のオープン故障の検出、故障トランジスタ
の特定が可能となる。この図４の回路を追加した実施形
態デジタル出力回路では、制御回路Ｃs がトランジスタ
ＴＲ12をオンするタイミングでは、正常の場合、電源Ｖ
c 、抵抗14、ダイオードＤ13、トランジスタＴＲ12を通
して電流が流れ、ＣＨＫ３は「Ｌ」となる。
に示すように、トランジスタＴＲ11とＴＲ12の接続点
に、ダイオードＤ13のカソードを接続し、ダイオードＤ
13のアノードを抵抗Ｒ14を介して電源Ｖc に接続し、ダ
イオードＤ13のアノードより故障検出信号ＣＨＫ３を出
力する故障検出回路１７を追加すれば、トランジスタＴ
Ｒ11、ＴＲ12のオープン故障の検出、故障トランジスタ
の特定が可能となる。この図４の回路を追加した実施形
態デジタル出力回路では、制御回路Ｃs がトランジスタ
ＴＲ12をオンするタイミングでは、正常の場合、電源Ｖ
c 、抵抗14、ダイオードＤ13、トランジスタＴＲ12を通
して電流が流れ、ＣＨＫ３は「Ｌ」となる。
【００１９】もし、トランジスタＴＲ12がオープン故障
を起こしていると、トランジスタＴＲ12をオンするタイ
ミングで、電源Ｖc 、抵抗Ｒ14、ダイオードＤ13、トラ
ンジスタＴＲ12を通して電流が流れないから、ＣＨＫ３
は「Ｈ」となる。したがって、トランジスタＴＲ12をオ
ンするタイミングでＣＨＫ３が「Ｈ」であるか否かを判
別することにより、トランジスタＴＲ12のオープン故障
を検知できる。
を起こしていると、トランジスタＴＲ12をオンするタイ
ミングで、電源Ｖc 、抵抗Ｒ14、ダイオードＤ13、トラ
ンジスタＴＲ12を通して電流が流れないから、ＣＨＫ３
は「Ｈ」となる。したがって、トランジスタＴＲ12をオ
ンするタイミングでＣＨＫ３が「Ｈ」であるか否かを判
別することにより、トランジスタＴＲ12のオープン故障
を検知できる。
【００２０】次に、トランジスタＴＲ11、ＴＲ12のいず
れかがオープン故障を起こしていると、トランジスタＴ
Ｒ11、ＴＲ12の両方がオンするタイミングにトランジス
タＴＲ11、ＴＲ12に電流が流れないから、ＣＨＫ１が
「Ｈ」となる。したがって、トランジスタＴＲ11、ＴＲ
12がともにオンするタイミングにＣＨＫ１が「Ｈ」であ
ると、トランジスタＴＲ11、ＴＲ12のいずれかがオープ
ン状態であると検知できる。そして、この状態でＣＨＫ
３が「Ｌ」であれば、トランジスタＴＲ12はオンしてい
るといえるので、ＣＨＫ１が「Ｈ」、ＣＨＫ３が「Ｌ」
でトランジスタＴＲ11のオープン故障を検知できる。
れかがオープン故障を起こしていると、トランジスタＴ
Ｒ11、ＴＲ12の両方がオンするタイミングにトランジス
タＴＲ11、ＴＲ12に電流が流れないから、ＣＨＫ１が
「Ｈ」となる。したがって、トランジスタＴＲ11、ＴＲ
12がともにオンするタイミングにＣＨＫ１が「Ｈ」であ
ると、トランジスタＴＲ11、ＴＲ12のいずれかがオープ
ン状態であると検知できる。そして、この状態でＣＨＫ
３が「Ｌ」であれば、トランジスタＴＲ12はオンしてい
るといえるので、ＣＨＫ１が「Ｈ」、ＣＨＫ３が「Ｌ」
でトランジスタＴＲ11のオープン故障を検知できる。
【００２１】なお、上記実施形態回路では、スイッチン
グ素子としてトランジスタＴＲ11、ＴＲ12、ＴＲ21、Ｔ
Ｒ22を用いた場合を説明したが、この発明ではこれらト
ランジスタに代えて他のスイッチング素子を用いてもよ
い。
グ素子としてトランジスタＴＲ11、ＴＲ12、ＴＲ21、Ｔ
Ｒ22を用いた場合を説明したが、この発明ではこれらト
ランジスタに代えて他のスイッチング素子を用いてもよ
い。
【００２２】
【発明の効果】この発明によれば、出力部にワイヤード
ＯＲを採用することで、切り替え器及びその駆動部が不
要となり、切り替え器を使用した場合と同等の機能が得
られ、切り替え器の修理時のように出力が切り離される
ことがない。また、スイッチング素子に加える制御信号
をずらせることにより、スイッチング素子のショート箇
所特定が可能である。
ＯＲを採用することで、切り替え器及びその駆動部が不
要となり、切り替え器を使用した場合と同等の機能が得
られ、切り替え器の修理時のように出力が切り離される
ことがない。また、スイッチング素子に加える制御信号
をずらせることにより、スイッチング素子のショート箇
所特定が可能である。
【図１】この発明の一実施形態デジタル出力回路を示す
回路図である。
回路図である。
【図２】同実施形態デジタル出力回路の動作を説明する
ための波形タイムチャートである。
ための波形タイムチャートである。
【図３】同実施形態デジタル出力回路を他の回路と比較
的に説明するための参考回路を示す回路図である。
的に説明するための参考回路を示す回路図である。
【図４】図１の実施形態デジタル出力回路に追加して、
故障検出の機能をアップするための回路図である。
故障検出の機能をアップするための回路図である。
【図５】従来のデジタル出力回路の構成を概略的に示す
ブロック図である。
ブロック図である。
１１ 第１の回路 １２ 第２の回路 １３ ディレイ回路 １４ 出力部 １５ 第１の故障検出回路 １６ 第２の故障検出回路 ＴＲ11、ＴＲ12、ＴＲ21、ＴＲ22 トランジスタ ＺL 負荷
Claims (1)
- 【請求項１】信号入力によってオンする２個のスイッチ
ング素子が直列に接続される第１の回路と、 信号入力によってオンする２個のスイッチング素子が直
列に接続される第２の回路と、 前記第１の回路の出力と前記第２の回路の出力をワイヤ
ードＯＲにより２重化した出力部と、 前記第１と第２の回路のそれぞれの２個のスイッチング
素子のそれぞれの一方に制御信号を、それぞれの２個の
スイッチング素子のそれぞれの他方に前記制御信号より
遅延した制御信号を入力する制御信号入力部と、 前記第１の回路の出力に接続した第１の故障検出回路
と、 前記第２の回路の出力に接続した第２の故障検出回路
と、 を備えたことを特徴とするデジタル出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16923196A JP3446481B2 (ja) | 1996-06-28 | 1996-06-28 | デジタル出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16923196A JP3446481B2 (ja) | 1996-06-28 | 1996-06-28 | デジタル出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022806A true JPH1022806A (ja) | 1998-01-23 |
| JP3446481B2 JP3446481B2 (ja) | 2003-09-16 |
Family
ID=15882670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16923196A Expired - Fee Related JP3446481B2 (ja) | 1996-06-28 | 1996-06-28 | デジタル出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3446481B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6913852B2 (en) | 1998-03-19 | 2005-07-05 | Sanyo Electric Co., Ltd. | Battery module and container for battery module |
| CN109387778A (zh) * | 2017-08-10 | 2019-02-26 | 联合汽车电子有限公司 | 数字开关检测电路及方法 |
-
1996
- 1996-06-28 JP JP16923196A patent/JP3446481B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6913852B2 (en) | 1998-03-19 | 2005-07-05 | Sanyo Electric Co., Ltd. | Battery module and container for battery module |
| CN109387778A (zh) * | 2017-08-10 | 2019-02-26 | 联合汽车电子有限公司 | 数字开关检测电路及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3446481B2 (ja) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5216674A (en) | Method of and device for bringing a network interface out of a sleep mode into a wake-up state | |
| JP4071675B2 (ja) | 無停電電源装置の並列運転システム | |
| US4178620A (en) | Three state bus driver with protection circuitry | |
| JPH05196677A (ja) | 駆動回路の故障検出装置 | |
| US5672917A (en) | Semiconductor power switch system | |
| JP3660024B2 (ja) | 電源を切り換えて欠陥に対して解列するシステム | |
| US3937936A (en) | Equipment self-repair by adaptive multifunction modules | |
| KR100363144B1 (ko) | 구동회로 | |
| JPH0883909A (ja) | 半導体集積回路 | |
| US8258829B2 (en) | Power switch circuit and semiconductor integrated circuit device | |
| JPH1022806A (ja) | デジタル出力回路 | |
| KR100436351B1 (ko) | 반도체 장치 | |
| US6211693B1 (en) | Testability circuit for cascode circuits used for high voltage interface | |
| US20070097587A1 (en) | Inductive load drive device and drive method | |
| JPH0317923A (ja) | 駆動回路の診断方式 | |
| JP3103423B2 (ja) | 負荷制御装置 | |
| US5418484A (en) | Line fault detection system with a differential driver | |
| JPH11311651A (ja) | 電磁コイル動作装置の故障判別装置 | |
| JP2885575B2 (ja) | 補助リレー駆動回路 | |
| JP3178569B2 (ja) | マトリックス形選択回路 | |
| RU2054787C1 (ru) | Драйвер двигателя | |
| JPH08168171A (ja) | 電気的負荷の制御装置 | |
| JP2703140B2 (ja) | しや断器操作制御回路 | |
| JP2003294796A (ja) | アクチュエータ試験装置 | |
| JP3079582B2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |