JPH1022681A - 高周波用半導体実装装置 - Google Patents

高周波用半導体実装装置

Info

Publication number
JPH1022681A
JPH1022681A JP8197425A JP19742596A JPH1022681A JP H1022681 A JPH1022681 A JP H1022681A JP 8197425 A JP8197425 A JP 8197425A JP 19742596 A JP19742596 A JP 19742596A JP H1022681 A JPH1022681 A JP H1022681A
Authority
JP
Japan
Prior art keywords
semiconductor element
terminal
semiconductor
resin
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8197425A
Other languages
English (en)
Inventor
Masakaze Hosoya
正風 細矢
Hideki Tsunetsugu
秀起 恒次
Nobuo Sato
信夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8197425A priority Critical patent/JPH1022681A/ja
Publication of JPH1022681A publication Critical patent/JPH1022681A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 電磁シールドでノイズを遮断しかつ適用周波
数帯域を拡大させる。 【解決手段】 半導体素子１の電極端子１ａと、端子間
接続手段４と、パッケージ内部端子と、接地配線を除く
他の配線露出部分とを絶縁性樹脂２１で被覆する。この
被覆部分および半導体素子１を、導線性樹脂２２で覆
う。この導電性樹脂２２をパッケージ２および半導体素
子１の接地電極に電気的に接続した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波用半導体素
子の樹脂封止してなる高周波用半導体実装装置に関する
ものである。
【０００２】
【従来の技術】従来、例えば通信システムに用いる半導
体実装装置は、システムの高速化ならびに広帯域化を図
るために、動作する周波数帯域（以下、適用周波数帯域
という）が拡大されるようになってきた。
【０００３】従来の半導体装置を図８ないし図１１によ
って説明する。図８は中空パッケージに半導体素子を収
容し封止した従来の半導体実装装置を示す図で、同図
（ａ）は半導体素子封止部を破断して示す斜視図、同図
（ｂ）は縦断面図である。図９は封止樹脂をモールド成
型した従来の半導体実装装置を示す図で、同図（ａ）は
半導体素子封止部を破断して示す斜視図、同図（ｂ）は
縦断面図である。
【０００４】図１０は配線基板に搭載した半導体素子を
樹脂封止してなる従来の半導体実装装置を示す図で、同
図（ａ）は半導体素子封止部を破断して示す斜視図、同
図（ｂ）は縦断面図である。図１１はフリップチップボ
ンディング技術を適用した従来の半導体実装装置を示す
図で、同図（ａ）は半導体素子封止部を破断して示す斜
視図、同図（ｂ）は縦断面図である。
【０００５】図８において、１は半導体素子、２は前記
半導体素子１を収容するパッケージ、３はパッケージ封
止キャップ、４は前記半導体素子１の電極端子１ａとパ
ッケージ内部端子とを電気的に接続する端子間接続手段
としてのボンディングワイヤ、５はパッケージ１の外部
リードを示す。
【０００６】この従来例における半導体実装装置は、セ
ラミックあるいは絶縁性高分子樹脂などを材料としたパ
ッケージ２の内部に半導体素子１を配置し、端子間接続
手段４によって所定の端子接続を行った後に、パッケー
ジ封止キャップ３を取付けている。パッケージ２を使用
した図８のような半導体実装装置を、高周波用半導体素
子の実装に適用する場合には、パッケージ２の内部に封
止する半導体素子１への外部ノイズの影響あるいは半導
体素子１からの放射ノイズを遮断するために、パッケー
ジ２の外壁あるいは凹陥部６の内壁をメタライズして接
地し、パッケージ封止キャップ３も金属あるいはメタラ
イズしたものを用いて、電磁シールドを施すことが一般
的に行われる。
【０００７】なお、図８中に符号７で示すものは、前記
凹陥部２の内側底面に設けた接地用導体である。この接
地用導体７は、図示してないボンディングワイヤを介し
て半導体素子１の接地用電極（図示せず）に接続してい
る。なお、図８（ａ）では、この接地用導体７と前記パ
ッケージ内部端子とにハッチングを施している。前記接
地用導体７は、図８（ｂ）に示すように、前記内側底面
の他に、パッケージ２の内部にも複数層にわたって設け
ている。また、これらの接地用導体７は、ビアホール８
を介して互いに導通している。
【０００８】図９において、符号９は金属ベース、１０
は端子引出しリード、１１は絶縁性封止樹脂を示す。図
９に示す高周波用半導体実装装置は、金属ベース９と端
子引出しリード１０を一体形成したいわゆるリードフレ
ームと呼ばれる金属構成体の金属ベース９上に半導体素
子１を搭載し、端子間接続手段４によって所定の端子接
続を行った後に、絶縁性封止樹脂１１をモールド成型し
ている。
【０００９】図１０において、符号１２は配線基板を示
す。この図１０に示した半導体実装装置は、前記配線基
板１２の所定位置に半導体素子１を搭載し、端子間接続
手段４によって所定の端子接続を行った後に、絶縁性封
止樹脂１１によって封止している。この絶縁性封止樹脂
１１は、配線基板１２上にポッティング法によって塗布
し固化させており、配線基板１２上における半導体素子
１の周辺のみを封止している。また、図１０中に符号１
３で示すものは接地用導体である。この接地用導体１３
は、半導体素子１の接地用電極（図示せず）に接続して
いる。なお、図１０（ａ）では、この接地用導体１３と
配線基板１２上の外部接続用導体１２ａとにハッチング
を施している。
【００１０】図１１において、符号１４はキャリア基
板、１５は接続用バンプを示す。この図１１に示す半導
体実装装置は、半導体素子１をキャリア基板１４上にフ
リップチップボンディングした後に、絶縁性封止樹脂１
１によって封止している。この図１１に示す半導体実装
装置構造は、いわゆるＢＧＡ（Ball Grid Array） と呼
ばれるもののの一種で、小形、高密度な半導体実装装置
として、近年、適用され始めているものである。
【００１１】図１１中に符号１６はキャリア基板１４上
に形成した外部接続用導体、１７はキャリア基板１４の
裏面に設けたボールバンプ、１８は前記外部接続用導体
１６とボールバンプ１７とを接続するためのスルーホー
ルを示す。
【００１２】
【発明が解決しようとする課題】上述したように構成し
た半導体実装装置において適用周波数帯域の拡大を図る
に当たっては、放射ノイズあるいは外来ノイズが問題に
なる。これは、半導体素子が高い周波数で動作すればす
るほど放射ノイズが増大するとともに、外来ノイズの影
響を受け易くなるからである。すなわち、適用周波数帯
域を拡大するにも上述したような放射ノイズ・外来ノイ
ズが障害になってしまう。
【００１３】前記放射ノイズ・外来ノイズは、パッケー
ジあるいは半導体素子を封止する部分を電磁シールドす
ることによって遮断することができる。電磁シールドす
るに当たっては、前記図８に示した半導体実装装置では
パッケージ２の凹陥部６の内側壁にメタライズ処理を施
すことによって半導体素子１を囲む導体層を設け、この
導体層を半導体素子１の接地用電極および金属製封止キ
ャップ３に導通させる手法を採る。すなわち、半導体素
子１の側方に前記接地された導体層が存在し、半導体素
子１の上方に前記導体層と導通して接地された金属製封
止キャップ３が存在し、半導体素子１の下方に接地用導
体７が存在するので、接地された導体で半導体素子１を
囲んで電磁シールドすることができる。
【００１４】なお、凹陥部２を閉塞する封止キャップ３
をセラミックあるいは合成樹脂によって形成した場合に
は、この封止キャップ３の裏面（凹陥部６側の面）に導
体層を設ける。また、パッケージ２の外表面にメタライ
ズ処理を施すことによって導体層を設け、この導体層を
接地させる構造を採ることもある。この場合には、接地
用途以外のリード５と接地導体層とが導通しないように
する。
【００１５】しかしながら、上述したように中空パッケ
ージを電磁シールドすると、半導体素子１の適用周波数
をある値からそれ以上には高くすることができないとい
う新たな問題が生じた。これは、半導体素子１の周囲に
導体で囲まれた空間が形成されてしまうことに起因して
いる。この空間を図８（ｂ）中に符号Ｓで示す。
【００１６】すなわち、前記空間Ｓ内で半導体素子１が
高い周波数で動作すると内部共振（キャビティ共振）が
起こり、半導体素子１はこの内部共振周波数より高い周
波数では動作できなくなるからである。前記内部共振周
波数は前記空間Ｓの寸法に応じて決まるので、半導体素
子１の外形寸法や、この半導体素子１をパッケージ２に
搭載する組立装置（図示せず）から規制される実装上の
寸法制約を解消できるように空間Ｓを形成すると、従来
のパッケージ２の構成では半導体素子１の適用周波数の
限界は２０〜３０ＧＨｚである。
【００１７】図９に示した半導体実装装置は、図示した
状態では電磁シールドされていないために周波数限界は
数ＧＨｚになる。この半導体実装装置において電磁シー
ルドするには、絶縁性封止樹脂１１をモールド成形した
後にこの封止樹脂１１の外面にメタライズ処理を施すこ
とによって導体層を設け、この導体層を接地させること
が考えられる。
【００１８】しかし、この半導体実装装置において上述
したように電磁シールドしたとしても、図８（ｂ）に示
した空間Ｓの内部を誘電体（封止樹脂１１）で満たした
状態と同じ状態になるので、内部共振によって適用周波
数が制限されてしまう。
【００１９】図１０に示した半導体実装装置は、図示し
た状態では電磁シールドされていないため、前記ノイズ
が障害となって半導体素子１の適用周波数を１０ＧＨｚ
程度より高くすることはできない。なお、この半導体実
装装置は、配線基板１１の上面に外部接続用導体１２ａ
が露出しているので、封止樹脂１１および配線基板１２
の外周囲を導体層で覆って電磁シールドすることはでき
ない。
【００２０】図１１に示した半導体実装装置も図示した
状態では電磁シールドされていないために半導体素子１
の適用周波数を１０ＧＨｚ程度より高くすることはでき
ない。また、この半導体実装装置において、樹脂封止後
に封止樹脂１１の外表面にメタライズ処理によって導体
を設けて電磁シールドしたとしても、図９で示した半導
体実装装置と同様に、導体層で囲まれた空間内を誘電体
（封止樹脂１１）で満たした構成になるので、内部共振
によって適用周波数が制限されてしまう。
【００２１】本発明はこのような問題点を解消するため
になされたもので、電磁シールドで放射ノイズや外来ノ
イズを遮断するとともに、電磁シールドすることに起因
して生じる内部共振がより高い周波数域で発生するよう
にして適用周波数帯域を拡大することができる高周波用
半導体実装装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】上記本発明の目的を達成
するために、本発明は、パッケージ内部に収容された半
導体素子の電極端子と前記パッケージの内部端子とが端
子間接続手段によって接続され、かつ前記パッケージが
封止された半導体実装装置において、前記半導体素子の
電極端子と、パッケージの内部端子と、端子間接続手段
と、接地配線を除く他の配線露出部分とを、絶縁性を有
する合成樹脂からなる絶縁膜で被覆するとともに、この
被覆部分および前記半導体素子を導電性を有する合成樹
脂で封止し、この封止用樹脂を前記パッケージおよび前
記半導体素子の接地電極に電気的に接続して高周波用半
導体実装装置とするものである。
【００２３】また、本発明は、半導体素子搭載部と端子
引出しリードとを備え、前記半導体素子搭載部に配置し
た半導体素子の電極端子と端子引出しリードとが端子間
接続手段によって接続され、かつ封止樹脂により前記半
導体素子と端子引出しリードとが一体に封止成型された
半導体実装装置において、前記半導体素子の電極端子
と、前記端子引出しリードと、前記端子間接続手段と、
接地配線を除く他の配線露出部分とを、絶縁性を有する
合成樹脂からなる絶縁膜で被覆するとともに、これらの
外周囲を導電性を有する合成樹脂によって封止し、この
封止用樹脂を前記半導体素子の接地電極ならびに接地端
子引出しリードに電気的に接続して半導体実装装置とす
るものである。
【００２４】さらに、本発明は、配線基板上に搭載され
た半導体素子の電極端子と前記配線基板上の電極端子と
が端子間接続手段によって接続され、前記端子間接続部
分が半導体素子とともに封止樹脂によって封止された半
導体実装装置において、前記半導体素子の電極端子と、
前記端子間接続手段と、接地配線を除く他の配線露出部
分を、絶縁性を有する合成樹脂からなる絶縁膜で被覆す
るとともに、これらの外周囲を導電性を有する合成樹脂
によって封止し、この封止用樹脂を前記半導体素子の接
地電極ならびに前記配線基板上の接地配線に電気的に接
続して半導体実装装置とするものである。
【００２５】加えて、本発明の半導体実装装置は、配線
基板と半導体素子との端子間がフリップチップボンディ
ングにより接続され、この端子間接続部分が半導体素子
とともに封止樹脂によって封止された半導体実装装置に
おいて、前記半導体素子の電極端子と、前記端子間接続
部分と、接地配線を除く他の配線露出部分を、絶縁性を
有する合成樹脂からなる絶縁膜で被覆するとともに、こ
れらの外周囲を導電性を有する合成樹脂によって封止
し、この封止用樹脂を前記半導体素子の接地電極ならび
に前記配線基板上の接地配線に電気的に接続して半導体
実装装置とするものである。
【００２６】本発明の半導体実装装置においては、上述
した何れの実装構造においても、半導体素子の電極端子
と、端子間接続部分と、接地配線を除く他の配線露出部
分とを絶縁性樹脂で覆い、その外周囲を導電性樹脂によ
り封止する構造としており、接地領域は半導体素子とと
もに全て導電性樹脂によって覆われて、電気的に接続さ
れている。
【００２７】したがって、封止用の導電性樹脂が電磁シ
ールドの役目を担い、半導体素子への外部ノイズの影響
あるいは外部への放射ノイズを遮断することができる。
また、導電性樹脂は半導体素子の外周囲に接するように
充填しているので、電磁シールド内の領域寸法が半導体
素子寸法とほぼ等価になり、信号入力端から見た電磁シ
ールド内の幅と長さによって定まる内部共振（キャビテ
ィ共振）周波数はきわめて高い領域側にシフトし、半導
体実装装置の適用周波数帯域を拡大することができる。
【００２８】さらに、本発明の半導体実装装置の製造に
おいては、従来用いていた封止用の絶縁性高分子樹脂を
導電性樹脂に変更し、従来の製造工程に、端子接続部分
および接地配線を除く他の配線露出部分への絶縁性樹脂
被覆工程を追加するだけでよいため、容易に電磁シール
ド層が形成できる。
【００２９】
【発明の実施の形態】
第１の実施の形態 以下、本発明に係る高周波用半導体実装装置の一実施の
形態を図１によって詳細に説明する。
【００３０】図１は中空パッケージを流用して形成した
本発明に係る高周波用半導体実装装置を示す図で、同図
（ａ）は半導体素子の封止部を破断して示す斜視図、同
図（ｂ）は縦断面図である。
【００３１】図１において、１は半導体素子、２は前記
半導体素子１を収容するパッケージを示す。このパッケ
ージ２は、内底面、外底面あるいは底部内層の何れかに
接地配線層を設けている。４は半導体素子１の電極端子
１ａとパッケージ内部端子とを電気的に接続する端子間
接続手段としてのボンディングワイヤ、５はパッケージ
１の外部リード、２１は絶縁樹脂、２２は導電性樹脂を
示す。
【００３２】この高周波用半導体実装装置を製造するに
は、先ず、半導体素子１をパッケージ内部に配置してダ
イボンディングし、電極端子１ａとパッケージ２の内部
端子間を端子間接続手段４によって所定の接続を行う。
このときには、パッケージ２の凹陥部６の四隅と対応す
る部位に形成した接地用導体７の少なくとも一つを、端
子間接続手段４によって半導体素子１の接地用電極２３
に接続する。なお、凹陥部６の他の接地用導体７やパッ
ケージ２内の各接地用導体７は、前記端子間接続手段４
に接続した接地用導体７に従来と同様にビアホール８を
介して導通している。
【００３３】次いで、前記半導体素子１の電極端子１ａ
とパッケージ２の内部端子との接続部分と、端子間接続
手段４と、接地配線を除く他の配線露出部分とに絶縁性
樹脂２１を塗布してこれらを絶縁保護する。絶縁性樹脂
２１を塗布するに当たっては、刷毛塗りやポッティング
法など、その手法は適宜選択することができる。この実
施の形態では、刷毛を用いて塗布している。このように
絶縁性樹脂２１を塗布することによって、前記半導体素
子１の電極端子１ａとパッケージ２の内部端子との接続
部分と、端子間接続手段４と、接地配線を除く他の配線
露出部分とが絶縁性樹脂２１からなる絶縁膜で被覆され
る。
【００３４】この実施の形態では、パッケージ２の内部
端子に絶縁性樹脂２１を塗布するに当たっては、隣接す
るリード５どうしの間で凹陥部６の内側底面が露出する
部分の面積が可及的大きくなるようにしている。すなわ
ち、リード５どうしの間にパッケージ２の露出部分を形
成している。この露出部分を図１（ａ）中に符号２４で
示す。このようにパッケージ２を露出させるのは、後述
する導電性樹脂の内部に含まれる部材の体積を可及的小
さくするためである。
【００３５】上述したように絶縁性樹脂２１を塗布した
後、導電性樹脂２２をパッケージキャビティ（凹陥部
６）内部に充填封止することによって、高周波用半導体
実装装置が完成する。このとき、半導体素子１は表面配
線形成部と電極端子部を除く全ての部分が導電性樹脂２
２によって覆われ、かつパッケージ２内部の全ての接地
配線と導電性樹脂２２によって導通が図られるようにす
る。すなわち、導電性樹脂２２が半導体素子１と、前記
絶縁性樹脂２１で被覆した部分とが覆われるとともに、
凹陥部６の内側底面に露出している接地用導体７やこれ
に接続した端子間接続手段４に導電性樹脂２２が接触す
る。
【００３６】このような構造とすることによって、封止
用の導電性樹脂２２が電磁シールドの役目を担い、半導
体素子１への外部ノイズの影響あるいは外部への放射ノ
イズを遮断することができる。また、導電性樹脂２２は
半導体素子１を直接に覆っているので、図８に例示した
従来の半導体実装装置のようにパッケージ２内部にキャ
ビティを構成することはなくなる。すなわち、電磁シー
ルド内の領域寸法は、半導体素子１の寸法とほぼ等価に
なり、信号入力端から見た電磁シールド内の幅と長さに
よって定まる内部共振（キャビティ共振）周波数は高い
領域側にシフトし、半導体実装装置の適用周波数帯域を
拡大することができる。
【００３７】パッケージの前記内部共振周波数（ｆ0）
は、下記に示す数式（１）によって求めることができ
る。 ｆ0 ∝｛（１／ａ）2＋（１／ｂ）2｝1/2 ………（１） この数式（１）において、ａは電磁シールド内の領域の
幅寸法（以下、この寸法をキャビティ幅という）であ
り、ｂは電磁シールド内の領域の長さ（以下、この長さ
をキャビティ長という）である。
【００３８】また、電磁シールド内の領域が全て空気以
外の誘電体で満たされた場合の共振周波数ｆr は、下記
に示す数式（２）で求めることができる。 ｆr ＝ｆ0・（１／εr）1/2 ………（２） この数式（２）においてεr は電磁シールド内に存在す
る誘電体の比誘電率である。このため、数式（１）で求
めた内部共振周波数ｆ0 を数式（２）に代入することに
よって、本発明に係る高周波用半導体実装装置の共振周
波数を求めることができる。
【００３９】例えば、前記キャビティ幅、キャビティ長
がともに１０mmで、半導体素子１の比誘電率εr が１２
の場合には、従来の構造を採ると共振周波数ｆr は約２
０ＧＨｚになるのに対し、本発明の構造を採ると、共振
周波数ｆr を約４１ＧＨｚに高めることができる。
【００４０】さらに、この実施の形態で示した高周波用
半導体実装装置の製造においては、端子接続部分と、接
地配線を除く他の配線露出部分への絶縁性樹脂２１の塗
布工程を追加することと、従来用いていた封止用の絶縁
性高分子樹脂を導電性樹脂２２に変更するだけでよいた
め、電磁シールド層の形成が容易である。
【００４１】なお、絶縁性樹脂２１は、端子接続部ある
いは配線その他の部分を腐食させる等の悪影響を及ぼさ
ない材料であれば、シリコン系あるいはエポキシ系など
様々なものを選択できる。また、導線性樹脂２２は、腐
食性イオンを含まず、絶縁性樹脂２１との親和性があ
り、かつ封止効果が確保できる材料であればよい。
【００４２】第２の実施の形態 半導体素子１の電極端子１ａとパッケージ２の内部端子
はＴＡＢによって接続することもできる。図２は端子間
接続手段にＴＡＢを適用した高周波用半導体実装装置を
示す図で、同図（ａ）は半導体素子の封止部を破断して
示す斜視図、同図（ｂ）は縦断面図である。これらの図
において前記図１および図８で説明したものと同一もし
くは同等部材については、同一符号を付し詳細な説明は
省略する。
【００４３】図２において、符号２５はＴＡＢ（Tape A
utomated Bonding）を適用した端子間接続手段を示す。
この端子間接続手段２５は、キャリアテープ２５ａと、
このキャリアテープ２５ａに支持させた導体２５ｂとか
ら構成している。この実施の形態では、半導体素子１の
電極端子１ａとパッケージ内部端子とを前記導体２５ｂ
によって接続している。また、接地用導体７と半導体素
子１の接地用電極とを接続するためにもこの導体２５ｂ
を用いている。そして、この端子間接続手段２５の全域
を絶縁性樹脂２１で覆っている。他の構成は前記第１の
実施の形態を採るときと同じである。このように構成し
ても第１の実施の形態を採るときと同等の効果が得られ
る。
【００４４】第３の実施の形態 図３は封止樹脂をモールド成型した高周波用半導体実装
装置を示す図で、同図（ａ）は半導体素子封止部を破断
して示す斜視図、同図（ｂ）は縦断面図である。これら
の図において、前記図１および図９で説明したものと同
一もしくは同等部材については、同一符号を付し詳細な
説明は省略する。
【００４５】図３に示す高周波用半導体実装装置は、金
属ベース９と端子引出しリード１０を一体形成した、い
わゆるリードフレームと呼ばれる金属構成体を用いたも
ので、金属ベース９上に、半導体素子１をダイボンディ
ングし、半導体素子１の電極端子１ａと端子引出しリー
ド１０間を端子間接続手段４によって所定の接続を行
う。次いで、前記半導体素子１の電極端子１ａならびに
端子引出しリード１０の接続部分と、端子間接続手段４
と、接地配線を除く他の配線露出部分を絶縁性樹脂２１
の塗布、滴下等の手法によって絶縁保護し、その後に導
電性樹脂２２をモールド成型している。
【００４６】このとき、半導体素子１の外周囲が導電性
樹脂２２によって覆われ、かつ端子引出しリード１０の
うちの接地配線と導通が図られるようにする。このよう
な構造とすることによって、モールド成型した導電性樹
脂２２が電磁シールドの役目を担うことができ、図９に
例示した従来の構造を採る場合ではきわめて困難であっ
た半導体素子１へのノイズ遮断が可能になる。
【００４７】また、半導体素子１は直接あるいは薄い絶
縁保護膜を介して導電性樹脂２２によって覆っているの
で、電磁シールド内、すなわち導電性樹脂２２に囲まれ
た内部領域の寸法は、半導体素子１の寸法とほぼ等価に
なり、第１の実施の形態を採るときと同様の高い内部共
振（キャビティ共振）周波数をもつ。このため、数ＧＨ
ｚ領域にしか適用できなかったモールド構造の半導体実
装装置を、高周波領域で使用することができるようにな
る。
【００４８】さらに、この実施の形態で示した高周波用
半導体実装装置の製造においては、端子接続部分と、接
地配線を除く他の配線露出部分への絶縁性樹脂２１の塗
布あるいは滴下の工程を追加することと、従来用いてい
たモールド用の絶縁性高分子樹脂を導電性樹脂２２に変
更するだけでよいため、電磁シールド層の形成が容易で
ある。なお、絶縁性樹脂２１は、端子接続部あるいは配
線その他の部分を腐食させる等の悪影響を及ぼさない材
料であれば、シリコン系あるいはエポキシ系など、材料
を限定する必要はない。また、導電性樹脂２２は、腐食
性イオンを含まず、絶縁性樹脂２１との親和性があり、
かつ封止効果ならびにモールド成型性が確保できる材料
であればよい。
【００４９】第４の実施の形態 封止樹脂をモールド成型する構造の高周波用半導体実装
装置でも図４に示すように端子間接続手段にＴＡＢを適
用することができる。図４は端子間接続手段にＴＡＢを
適用し封止樹脂をモールド成型した高周波用半導体実装
装置を示す図で、同図（ａ）は半導体素子封止部を破断
して示す斜視図、同図（ｂ）は縦断面図である。これら
の図において、前記図１〜図３および図９で説明したも
のと同一もしくは同等部材については、同一符号を付し
詳細な説明は省略する。
【００５０】図４に示す高周波用半導体実装装置は、Ｔ
ＡＢを適用した端子間接続手段２５の導体２５ｂが端子
引出しリードを構成し、この導体２５ｂに半導体素子１
の電極端子１ａを接続している。また、絶縁性樹脂２１
は、半導体素子１の電極端子１ａならびに前記導体２５
ｂの接続部分と、端子間接続手段２５と、接地配線を除
く他の配線露出部分を塗布、滴下等の手法によって設
け、絶縁保護している。この絶縁性樹脂２１を設けた後
に導電性樹脂２２をモールド成型している。このように
構成しても図３で示した形態を採るときと同等の効果が
得られる。
【００５１】第５の実施の形態 図５は配線基板に搭載した半導体素子を樹脂封止してな
る高周波用半導体実装装置を示す図で、同図（ａ）は半
導体素子封止部を破断して示す斜視図、同図（ｂ）は縦
断面図である。これらの図において、前記図１〜図４お
よび図１０で説明したものと同一もしくは同等部材につ
いては、同一符号を付し詳細な説明は省略する。図５に
おいて、符号１２は配線基板であって、表面および下面
あるいは基板内層の何れかに接地配線層を設けている。
１２ａは外部接続用導体、１３は接地用導体、２２は絶
縁性樹脂、２２は導電性樹脂、２３は半導体素子１の接
地用電極を示す。
【００５２】この高周波用半導体実装装置を製造するに
は、先ず、配線基板１２上の所定位置に半導体素子１を
ダイボンディングし、半導体素子１の電極端子１ａと配
線基板９の電極端子パターン（外部接続用導体１２ａ）
間を端子間接続手段４によって所定の接続を行う。次い
で、半導体素子１の電極端子１ａならびに配線基板１２
の電極端子パターンの接続部分と、端子間接続手段４
と、接地配線パターンを除く他の配線パターン露出部分
とを、絶縁性樹脂２１の塗布、滴下などの手法によって
絶縁保護する。その後、半導体素子１の全体を導電性樹
脂２２を塗布、滴下などの手法により覆うことによっ
て、高周波用半導体実装装置が完成する。このとき、導
電性樹脂２２は配線基板１２上の接地配線パターンと導
通が図られるようにする。
【００５３】このような構造とすることによって、導電
性樹脂２２が電磁シールドの役目を担うことができ、図
１０に示した従来の構造を採る場合には困難であった半
導体素子１へのノイズ遮断が可能となる。また、半導体
素子１は直接あるいは薄い絶縁保護膜を介して導電性樹
脂２２によって覆っているので、電磁シールド内、すな
わち導電性樹脂２２に囲まれた内部領域の寸法は半導体
素子１の寸法とほぼ等価になり、第１の実施の形態を採
るときと同様の高い内部共振（キャビティ共振）周波数
をもつ。このため、従来１０ＧＨｚ程度の領域にしか適
用できなかった上記構造の半導体実装装置を、高周波領
域で使用することができるようになる。
【００５４】さらに、この実施の形態で示した高周波用
半導体実装装置の製造においては、端子接続部分と、接
地配線パターンを除く他の配線パターン露出部分への絶
縁性樹脂２１の塗布あるいは滴下の工程を追加すること
と、従来用いていた絶縁保護用の高分子樹脂を導電性樹
脂２２に変更するだけでよいため、電磁シールド層の形
成が容易である。
【００５５】なお、絶縁性樹脂２１は、端子接続部ある
いは配線その他の部分を腐食させるなどの悪影響を及ぼ
さない材料であれば、シリコン系、エポキシ系など材料
を限定する必要はない。また、導電性樹脂２２は、腐食
性イオンを含まず、絶縁性樹脂２１との親和性があり、
かつ封止効果が確保できる材料であればよい。
【００５６】第６の実施の形態 配線基板に半導体素子を搭載して高周波用半導体実装装
置を形成するには、図６に示すように、端子間接続手段
をリボンによって構成することもできる。図６は配線基
板にリボンによって半導体素子を接続した高周波用半導
体実装装置を示す図で、同図（ａ）は半導体素子封止部
を破断して示す斜視図、同図（ｂ）は縦断面図である。
これらの図において、前記図１〜図５および図１０で説
明したものと同一もしくは同等部材については、同一符
号を付し詳細な説明は省略する。
【００５７】図６において、符号２６は端子間接続手段
としてのリボンを示す。このリボン２６は、半導体素子
１の電極端子１ａと配線基板１２上の電極端子パターン
１２ａとを接続している。絶縁性樹脂２１および導電性
樹脂２２の構成は、前記第５の実施の形態を採るときと
同じである。このようにリボン２６を使用しても前記実
施の形態を採るときと同等の効果を奏する。
【００５８】第７の実施の形態 図７はフリップチップボンディング技術を適用した高周
波用半導体実装装置を示す図で、同図（ａ）は半導体素
子封止部を破断して示す斜視図、同図（ｂ）は縦断面図
である。これらの図において、前記図１〜図６および図
１１で説明したものと同一もしくは同等部材について
は、同一符号を付し詳細な説明は省略する。
【００５９】図７において、符号１３は接地用導体、１
４はキャリア基板、１５は接続用バンプ、１６は外部接
続用導体、１７はボールバンプ、１８はスルーホール、
２１は絶縁性樹脂、２２は導電性樹脂を示す。この高周
波用半導体実装装置を製造するには、先ず、キャリア基
板１４上の所定位置に半導体素子１の電極端子１に形成
された接続用バンプ１５を位置合わせしてフリップチッ
プボンディングする。次いで、前記半導体素子１とキャ
リア基板１４との間隙内と、接地配線パターンを除く他
の配線パターン露出部分を絶縁性樹脂２１の塗布、滴下
などの手法によって絶縁保護する。その後、半導体素子
１の全体を導電性樹脂２２の塗布、滴下などの手法によ
って覆うことによって高周波用半導体実装装置が完成す
る。このとき、導電性樹脂２２はキャリア基板１４上の
接地配線パターンと導通が図られるようにする。
【００６０】このような構造とすることによって、導電
性樹脂２２が電磁シールドの役目を担うことができ、図
１１に例示した従来の半導体実装装置では困難であった
半導体素子１へのノイズ遮断が可能になる。また、半導
体素子１は直接に導電性樹脂２２によって覆っているの
で、電磁シールド内、すなわち導電性樹脂２２に囲まれ
た内部領域の寸法は、半導体素子１の寸法とほぼ等価に
なり、第１の実施の形態を採るときと同様の高い内部共
振（キャビティ共振）周波数をもつ。これにより、従来
１０ＧＨｚ程度の領域にしか適用できなかった上記構造
の半導体実装装置を、高周波領域で使用することができ
るようになる。
【００６１】さらに、この実施の形態で示した高周波用
半導体実装装置の製造においては、半導体素子１とキャ
リア基板１４との間隙内と、接地配線パターンを除く他
の配線パターン露出部分への絶縁性樹脂２１の塗布ある
いは滴下の工程を追加することと、従来用いていた絶縁
保護用の高分子樹脂を導電性樹脂１３に変更するだけで
よいため、電磁シールド層の形成が容易である。
【００６２】なお、絶縁性樹脂２１は、端子接続部ある
いは配線その他の部分を腐食させるなどの悪影響を及ぼ
さない材料であれば、シリコン系、エポキシ系など材料
を限定する必要はない。また、導電性樹脂２２は、腐食
性イオンを含まず、絶縁性樹脂２１との親和性があり、
かつ封止効果が確保できる材料であればよい。
【００６３】
【発明の効果】以上詳細に説明したように、本発明に係
る高周波用半導体実装装置では、外装用の樹脂に導電性
樹脂を採用し、この導電性樹脂を電磁シールド層として
半導体素子を覆うように封止形成した。導電性樹脂は半
導体素子の外周囲に接するように充填しているので、電
磁シールド内の領域寸法が半導体素子寸法とほぼ等価に
なり、内部共振（キャビティ共振）周波数が従来より高
い領域に励起される。
【００６４】したがって、従来、電磁シールドが困難
で、狭い周波数帯域でしか適用できなかなった構造の半
導体実装装置の適用周波数帯域を大幅に拡大できるよう
になり、通信システムの高速・高周波・広帯域化に大き
く貢献できる。また、本発明の高周波用半導体実装装置
の製造においては、従来用いていた封止用の絶縁性高分
子樹脂を導電性樹脂に変更し、工程は、端子接続部分
と、接地配線を除く他の配線露出部分への絶縁性樹脂被
覆工程を追加するだけでよいため、容易に電磁シールド
層が形成でき、安価に高速・高周波・広帯域な高周波用
半導体実装装置が実現できる。
【図面の簡単な説明】
【図１】 中空パッケージを流用して形成した本発明に
係る高周波用半導体実装装置を示す図である。
【図２】 端子間接続手段にＴＡＢを適用した高周波用
半導体実装装置を示す図である。
【図３】 封止樹脂をモールド成型した高周波用半導体
実装装置を示す図である。
【図４】 端子間接続手段にＴＡＢを適用し封止樹脂を
モールド成型した高周波用半導体実装装置を示す図であ
る。
【図５】 配線基板に搭載した半導体素子を樹脂封止し
てなる高周波用半導体実装装置を示す図である。
【図６】 配線基板にリボンによって半導体素子を接続
した高周波用半導体実装装置を示す図である。
【図７】 フリップチップボンディング技術を適用した
高周波用半導体実装装置を示す図である。
【図８】 中空パッケージに半導体素子を収容し封止し
た従来の半導体実装装置を示す図である。
【図９】 封止樹脂をモールド成型した従来の半導体実
装装置を示す図である。
【図１０】 配線基板に搭載した半導体素子を樹脂封止
してなる従来の半導体実装装置を示す図である。
【図１１】 フリップチップボンディング技術を適用し
た従来の半導体実装装置を示す図である。
【符号の説明】
１…半導体素子、１ａ…電極端子、２…パッケージ、
４，２５…端子間接続手段、５…リード、９…金属ベー
ス、１０…端子引出しリード、１２…配線基板、１４…
キャリア基板、２１…絶縁性樹脂、２２…導電性樹脂、
２６…リボン。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 パッケージ内部に収容された半導体素子
    の電極端子と前記パッケージの内部端子とが端子間接続
    手段によって接続され、かつ前記パッケージが封止され
    た半導体実装装置において、前記半導体素子の電極端子
    と、パッケージの内部端子と、端子間接続手段と、接地
    配線を除く他の配線露出部分とを、絶縁性を有する合成
    樹脂からなる絶縁膜で被覆するとともに、この被覆部分
    および前記半導体素子を導電性を有する合成樹脂で封止
    し、この封止用樹脂を前記パッケージおよび前記半導体
    素子の接地電極に電気的に接続したことを特徴とする高
    周波用半導体実装装置。
  2. 【請求項２】 半導体素子搭載部と端子引出しリードと
    を備え、前記半導体素子搭載部に配置した半導体素子の
    電極端子と端子引出しリードとが端子間接続手段によっ
    て接続され、かつ封止樹脂により前記半導体素子と端子
    引出しリードとが一体に封止成型された半導体実装装置
    において、前記半導体素子の電極端子と、前記端子引出
    しリードと、前記端子間接続手段と、接地配線を除く他
    の配線露出部分とを、絶縁性を有する合成樹脂からなる
    絶縁膜で被覆するとともに、これらの外周囲を導電性を
    有する合成樹脂によって封止し、この封止用樹脂を前記
    半導体素子の接地電極ならびに接地端子引出しリードに
    電気的に接続したことを特徴とする高周波用半導体実装
    装置。
  3. 【請求項３】 配線基板上に搭載された半導体素子の電
    極端子と前記配線基板上の電極端子とが端子間接続手段
    によって接続され、前記端子間接続部分が半導体素子と
    ともに封止樹脂によって封止された半導体実装装置にお
    いて、前記半導体素子の電極端子と、前記端子間接続手
    段と、接地配線を除く他の配線露出部分とを、絶縁性を
    有する合成樹脂からなる絶縁膜で被覆するとともに、こ
    れらの外周囲を導電性を有する合成樹脂によって封止
    し、この封止用樹脂を前記半導体素子の接地電極ならび
    に前記配線基板上の接地配線に電気的に接続したことを
    特徴とする高周波用半導体実装装置。
  4. 【請求項４】 配線基板と半導体素子との端子間がフリ
    ップチップボンディングにより接続され、この端子間接
    続部分が半導体素子とともに封止樹脂によって封止され
    た半導体実装装置において、前記半導体素子の電極端子
    と、前記端子間接続部分と、接地配線を除く他の配線露
    出部分とを、絶縁性を有する合成樹脂からなる絶縁膜で
    被覆するとともに、これらの外周囲を導電性を有する合
    成樹脂によって封止し、この封止用樹脂を前記半導体素
    子の接地電極ならびに前記配線基板上の接地配線に電気
    的に接続したことを特徴とする高周波用半導体実装装
    置。
JP8197425A 1996-05-02 1996-07-26 高周波用半導体実装装置 Pending JPH1022681A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8197425A JPH1022681A (ja) 1996-05-02 1996-07-26 高周波用半導体実装装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11141196 1996-05-02
JP8-111411 1996-05-02
JP8197425A JPH1022681A (ja) 1996-05-02 1996-07-26 高周波用半導体実装装置

Publications (1)

Publication Number Publication Date
JPH1022681A true JPH1022681A (ja) 1998-01-23

Family

ID=26450808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8197425A Pending JPH1022681A (ja) 1996-05-02 1996-07-26 高周波用半導体実装装置

Country Status (1)

Country Link
JP (1) JPH1022681A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250873A (ja) * 2000-01-24 2001-09-14 Infineon Technologies Ag 防護装置および装置を有する電気的な構成素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250873A (ja) * 2000-01-24 2001-09-14 Infineon Technologies Ag 防護装置および装置を有する電気的な構成素子

Similar Documents

Publication Publication Date Title
US6472598B1 (en) Electromagnetic interference shield device with conductive encapsulant and dam
US5436203A (en) Shielded liquid encapsulated semiconductor device and method for making the same
US7049682B1 (en) Multi-chip semiconductor package with integral shield and antenna
KR100367069B1 (ko) 반도체장치
US5656857A (en) Semiconductor device with insulating resin layer and substrate having low sheet resistance
US9054115B2 (en) Methods for fabricating an overmolded semiconductor package with wirebonds for electromagnetic shielding
JP2823461B2 (ja) 高周波帯ｉｃ用パッケージ
CN102881986B (zh) 半导体封装
KR100987089B1 (ko) 고주파 소자 모듈 및 그 제조 방법
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
EP1215724A1 (en) Wire bonded semiconductor device with low capacitance coupling
US20120188727A1 (en) EMI Shielding in a Package Module
JP7046723B2 (ja) 無線モジュールおよびその製造方法並びに電子装置
TWI605564B (zh) 封裝結構及其製法
CN108735716B (zh) 封装结构
CN106711123A (zh) 半导体封装件及其制造方法
KR100788858B1 (ko) 집적 회로 패키지의 구조물 및 어셈블리 방법
JP2006511071A (ja) 表面実装を伴うマイクロ波パッケージ、および多層回路を備えた対応する実装体
JP2003086726A (ja) 高電力モノリシックマイクロ波集積回路パッケージ
JP2689467B2 (ja) 半導体集積回路装置のパッケージ
US20040089929A1 (en) Semiconductor package structure and method for manufacturing the same
JP2616698B2 (ja) 複合高周波回路モジュール
JPH1022681A (ja) 高周波用半導体実装装置
US20070052087A1 (en) Method and apparatus for decoupling conductive portions of a microelectronic device package
JPH08279571A (ja) 半導体装置