JPH10223616A - レジストパターン整形方法 - Google Patents
レジストパターン整形方法Info
- Publication number
- JPH10223616A JPH10223616A JP3981597A JP3981597A JPH10223616A JP H10223616 A JPH10223616 A JP H10223616A JP 3981597 A JP3981597 A JP 3981597A JP 3981597 A JP3981597 A JP 3981597A JP H10223616 A JPH10223616 A JP H10223616A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- etching
- gaas
- plasma treatment
- shaping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ＧａＡｓ表面に酸化膜が形成されないレジス
トパターンの整形方法を提供すること。 【解決手段】 ６弗化硫黄ガスを用いてレジストパター
ンを整形することにより、化合物半導体表面に酸化膜を
形成することなくレジストパターンを整形すること。
トパターンの整形方法を提供すること。 【解決手段】 ６弗化硫黄ガスを用いてレジストパター
ンを整形することにより、化合物半導体表面に酸化膜を
形成することなくレジストパターンを整形すること。
Description
【０００１】
【発明の属する技術分野】本発明は、レジストパターン
整形方法に係わり、特に、化合物半導体基板あるいは化
合物半導体層上に形成されたレジストパターンの整形方
法に関するものである。
整形方法に係わり、特に、化合物半導体基板あるいは化
合物半導体層上に形成されたレジストパターンの整形方
法に関するものである。
【０００２】
【従来の技術】光電子集積回路あるいは高移動度トラン
ジスタの構成材料として用いられているＧａＡｓはＡｌ
ＧａＡｓ，ＩｎＧａＡｓ，ＩｎＧａＰなどのヘテロ接合
材料と格子整合のとれる結晶材料として重要なものとな
っている。これらの材料の微細加工は、フォトリソグラ
フィ技術により形成されたレジストパターンをマスクに
して、反応性イオンエッチング法（ＲＩＥと呼称する）
あるいは電子サイクロトロン共鳴型反応性イオンビーム
エッチング法（ＥＣＲ ＲＩＢＥと呼称する）などによ
り行われる。ＧａＡｓ基板上あるいは結晶成長したＧａ
Ａｓ層上にレジストパターンを形成する場合、露光工程
における定在波に起因するレジストパターンの裾引き現
象が発生する。すなわち、下地からの反射波による定在
波の影響でレジストパターンに裾引きが生じ、レジスト
パターン下部の線幅が上部の線幅より太く形成されてし
まう。このような形状のレジストパターンをマスクにし
てＧａＡｓ基板あるいはＧａＡｓ層をＲＩＥ法あるいは
ＥＣＲ ＲＩＢＥ法によりエッチングした場合、エッチ
ングパターン形状はレジストパターンの裾引きの影響を
受け、側壁が垂直に形成できなかったり、側壁が平滑に
形成できないなど高精度の加工寸法を維持することが困
難となる。
ジスタの構成材料として用いられているＧａＡｓはＡｌ
ＧａＡｓ，ＩｎＧａＡｓ，ＩｎＧａＰなどのヘテロ接合
材料と格子整合のとれる結晶材料として重要なものとな
っている。これらの材料の微細加工は、フォトリソグラ
フィ技術により形成されたレジストパターンをマスクに
して、反応性イオンエッチング法（ＲＩＥと呼称する）
あるいは電子サイクロトロン共鳴型反応性イオンビーム
エッチング法（ＥＣＲ ＲＩＢＥと呼称する）などによ
り行われる。ＧａＡｓ基板上あるいは結晶成長したＧａ
Ａｓ層上にレジストパターンを形成する場合、露光工程
における定在波に起因するレジストパターンの裾引き現
象が発生する。すなわち、下地からの反射波による定在
波の影響でレジストパターンに裾引きが生じ、レジスト
パターン下部の線幅が上部の線幅より太く形成されてし
まう。このような形状のレジストパターンをマスクにし
てＧａＡｓ基板あるいはＧａＡｓ層をＲＩＥ法あるいは
ＥＣＲ ＲＩＢＥ法によりエッチングした場合、エッチ
ングパターン形状はレジストパターンの裾引きの影響を
受け、側壁が垂直に形成できなかったり、側壁が平滑に
形成できないなど高精度の加工寸法を維持することが困
難となる。
【０００３】このような不具合を解消するために、通
常、酸素プラズマを用いてレジストパターンを数十ｎｍ
エッチングするデスカム処理と呼ばれるレジストパター
ンの裾切り処理を行っている。しかし、酸素プラズマに
よるデスカム処理を行うと、ＧａＡｓ基板あるいはＧａ
Ａｓ層の表面が酸素プラズマに曝されるためにＧａＡｓ
表面が酸化される。自然酸化膜のような薄いものであれ
ば、次工程のＲＩＥあるいはＥＣＲ ＲＩＢＥによるＧ
ａＡｓパターン形成は問題なく行われる。通常、酸素プ
ラズマに曝されたＧａＡｓ表面には数ｎｍの酸化膜が形
成されるために、次工程のＲＩＥあるいはＥＣＲ ＲＩ
ＢＥによるＧａＡｓエッチングの際に、初期のエッチン
グ速度の低減現象などの問題が生じる。この対策として
は、酸素プラズマ処理によってＧａＡｓ表面に形成され
た酸化膜層をバッファ弗酸液などにより除去することが
必要となる。すなわち、酸化膜層を除去する工程を追加
する必要があり、工程増を来してしまう。
常、酸素プラズマを用いてレジストパターンを数十ｎｍ
エッチングするデスカム処理と呼ばれるレジストパター
ンの裾切り処理を行っている。しかし、酸素プラズマに
よるデスカム処理を行うと、ＧａＡｓ基板あるいはＧａ
Ａｓ層の表面が酸素プラズマに曝されるためにＧａＡｓ
表面が酸化される。自然酸化膜のような薄いものであれ
ば、次工程のＲＩＥあるいはＥＣＲ ＲＩＢＥによるＧ
ａＡｓパターン形成は問題なく行われる。通常、酸素プ
ラズマに曝されたＧａＡｓ表面には数ｎｍの酸化膜が形
成されるために、次工程のＲＩＥあるいはＥＣＲ ＲＩ
ＢＥによるＧａＡｓエッチングの際に、初期のエッチン
グ速度の低減現象などの問題が生じる。この対策として
は、酸素プラズマ処理によってＧａＡｓ表面に形成され
た酸化膜層をバッファ弗酸液などにより除去することが
必要となる。すなわち、酸化膜層を除去する工程を追加
する必要があり、工程増を来してしまう。
【０００４】
【発明が解決しようとする課題】本発明の目的は、上記
の欠点を改善するために提案されたもので、ＧａＡｓ表
面に酸化膜が形成されないレジストパターン整形方法を
提供することにある。
の欠点を改善するために提案されたもので、ＧａＡｓ表
面に酸化膜が形成されないレジストパターン整形方法を
提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め本発明は化合物半導体層上にレジストを塗布する工程
と、リソグラフィ工程により所定のレジストパターンを
形成する工程と、前記レジストパターンをプラズマ処理
する工程とを少なくとも有するレジストパターン整形方
法において、前記プラズマ処理を６弗化硫黄を用いて行
うことを特徴とするレジストパターン整形方法を発明の
特徴とするものである。すなわち、本発明は、６弗化硫
黄ガスを用いてレジストパターンの整形を行うことを最
も主要な特徴とする。
め本発明は化合物半導体層上にレジストを塗布する工程
と、リソグラフィ工程により所定のレジストパターンを
形成する工程と、前記レジストパターンをプラズマ処理
する工程とを少なくとも有するレジストパターン整形方
法において、前記プラズマ処理を６弗化硫黄を用いて行
うことを特徴とするレジストパターン整形方法を発明の
特徴とするものである。すなわち、本発明は、６弗化硫
黄ガスを用いてレジストパターンの整形を行うことを最
も主要な特徴とする。
【０００６】
【発明の実施の形態】本発明では、６弗化硫黄ガスを用
いてレジストパターンを整形することにより、化合物半
導体表面に酸化膜を形成することなくレジストパターン
を整形することが可能である。
いてレジストパターンを整形することにより、化合物半
導体表面に酸化膜を形成することなくレジストパターン
を整形することが可能である。
【０００７】
【実施例】図１（ａ）〜（ｂ）は、本発明のレジストパ
ターン整形方法を光半導体デバイス形成工程に適用した
一実施例を説明するための各工程における形成構造の断
面図である。本実施例のレジストパターン整形方法は、
まず、図１（ａ）に示すように、ｎ形のＧａＡｓからな
る基板１上に、ｎ形のＡｌＧａＡｓからなる下部クラッ
ド層２、多重量子井戸構造の活性層３、ｐ形のＡｌＧａ
Ａｓからなる上部クラッド層４、ｐ形のＧａＡｓからな
るキャップ層５を形成する。ついで、キャップ層５上に
フォトリソグラフィ技術により、所望のレジストパター
ン６を形成する。この際、レジストパターン下部には、
定在波に起因する裾引き６ａが生じている。
ターン整形方法を光半導体デバイス形成工程に適用した
一実施例を説明するための各工程における形成構造の断
面図である。本実施例のレジストパターン整形方法は、
まず、図１（ａ）に示すように、ｎ形のＧａＡｓからな
る基板１上に、ｎ形のＡｌＧａＡｓからなる下部クラッ
ド層２、多重量子井戸構造の活性層３、ｐ形のＡｌＧａ
Ａｓからなる上部クラッド層４、ｐ形のＧａＡｓからな
るキャップ層５を形成する。ついで、キャップ層５上に
フォトリソグラフィ技術により、所望のレジストパター
ン６を形成する。この際、レジストパターン下部には、
定在波に起因する裾引き６ａが生じている。
【０００８】次に、図１（ｂ）に示すように、エッチン
グガスに６弗化硫黄（ＳＦ6 ）を用いたＲＩＥ法により
レジストパターン６を数十ｎｍエッチングする。このプ
ラズマ処理により、図１（ａ）に示したレジストパター
ン６下部の裾引き６ａ除去され、垂直側壁のレジストパ
ターン６が形成される。このときのエッチング条件は、
ＳＦ6 流量４０ｓｃｃｍ、ガス圧力２０Ｐａ、ＲＦ電力
１００Ｗとした。この条件におけるレジストおよびＧａ
Ａｓのエッチレートは、５５０Å／分および３０Å／分
であった。したがって、同上条件で約１分間プラズマ処
理をすれば、レジストパターン６の裾引き６ａを除去す
ることができる。このときの下地ＧａＡｓ層のエッチン
グ量は３０Åであり、次工程のプロセスには影響を及ぼ
さない。
グガスに６弗化硫黄（ＳＦ6 ）を用いたＲＩＥ法により
レジストパターン６を数十ｎｍエッチングする。このプ
ラズマ処理により、図１（ａ）に示したレジストパター
ン６下部の裾引き６ａ除去され、垂直側壁のレジストパ
ターン６が形成される。このときのエッチング条件は、
ＳＦ6 流量４０ｓｃｃｍ、ガス圧力２０Ｐａ、ＲＦ電力
１００Ｗとした。この条件におけるレジストおよびＧａ
Ａｓのエッチレートは、５５０Å／分および３０Å／分
であった。したがって、同上条件で約１分間プラズマ処
理をすれば、レジストパターン６の裾引き６ａを除去す
ることができる。このときの下地ＧａＡｓ層のエッチン
グ量は３０Åであり、次工程のプロセスには影響を及ぼ
さない。
【０００９】ＳＦ6 ＲＩＥによりプラズマ処理したＧａ
Ａｓ表面を走査形電子顕微鏡（ＳＥＭ）で観察したとこ
ろ、図２に示すように、ＧａＡｓ表面に数十ｍｍ径の斑
点が生じていた。また、同様な処理をしたＧａＡｓ基板
表面をオージェ電子分析（ＡＥＳ）で調べたところ、図
３に示すように、ＳＦ6 ＲＩＥによりプラズマ処理した
ＧａＡｓ基板表面にはＳとＯの信号強度が強く検出さ
れ、これを水洗するとＯの信号が減少しているというこ
とが明らかになった。さらに、水洗後のＧａＡｓ表面を
ＳＥＭで観察したところ、斑点は消失していた。
Ａｓ表面を走査形電子顕微鏡（ＳＥＭ）で観察したとこ
ろ、図２に示すように、ＧａＡｓ表面に数十ｍｍ径の斑
点が生じていた。また、同様な処理をしたＧａＡｓ基板
表面をオージェ電子分析（ＡＥＳ）で調べたところ、図
３に示すように、ＳＦ6 ＲＩＥによりプラズマ処理した
ＧａＡｓ基板表面にはＳとＯの信号強度が強く検出さ
れ、これを水洗するとＯの信号が減少しているというこ
とが明らかになった。さらに、水洗後のＧａＡｓ表面を
ＳＥＭで観察したところ、斑点は消失していた。
【００１０】上記の結果から、ＳＦ6 ＲＩＥによりプラ
ズマ処理してレジストパターンを整形することにより、
ＧａＡｓ表面はＳ原子あるいはＳ化合物で覆われ、さら
に、これを水洗すると、ＧａＡｓ表面のＳ化合物のうち
ＳＯn は脱離して除去されるということが分かる。すな
わち、上記の結果は、ＧａＡｓ試料をＳＦ6 ＲＩＥによ
りプラズマ処理をした後、水洗処理を行うことによりＧ
ａＡｓ表面に形成されていた酸化膜が除去されるという
ことを示唆している。また、ＳＦ6 ＲＩＥ後にＧａＡｓ
表面に発生している斑点は、試料を大気中に数時間放置
した場合にも消失している。上記のＳＯn 化合物がＧａ
Ａｓ表面に斑点として存在しているとすれば、ＳＯn 化
合物は非常に脱離し易い性質を有する物質であり、次工
程のＧａＡｓ層のエッチングに及ぼす影響は殆どないと
推測される。ＳＦ6 ガスを用いたプラズマ処理によりレ
ジストパターンを整形した後、すぐに、次工程のＧａＡ
ｓ層のエッチングを実施したが、エッチレートの低減や
表面荒れなどの不具合は見られなかった。上記の実施例
では、ＳＦ6 ガスを用いたＲＩＥの場合について述べた
が、本発明は他のプラズマ処理装置、例えば、ＥＣＲプ
ラズマエッチング装置などを用いても実現できることは
明らかである。
ズマ処理してレジストパターンを整形することにより、
ＧａＡｓ表面はＳ原子あるいはＳ化合物で覆われ、さら
に、これを水洗すると、ＧａＡｓ表面のＳ化合物のうち
ＳＯn は脱離して除去されるということが分かる。すな
わち、上記の結果は、ＧａＡｓ試料をＳＦ6 ＲＩＥによ
りプラズマ処理をした後、水洗処理を行うことによりＧ
ａＡｓ表面に形成されていた酸化膜が除去されるという
ことを示唆している。また、ＳＦ6 ＲＩＥ後にＧａＡｓ
表面に発生している斑点は、試料を大気中に数時間放置
した場合にも消失している。上記のＳＯn 化合物がＧａ
Ａｓ表面に斑点として存在しているとすれば、ＳＯn 化
合物は非常に脱離し易い性質を有する物質であり、次工
程のＧａＡｓ層のエッチングに及ぼす影響は殆どないと
推測される。ＳＦ6 ガスを用いたプラズマ処理によりレ
ジストパターンを整形した後、すぐに、次工程のＧａＡ
ｓ層のエッチングを実施したが、エッチレートの低減や
表面荒れなどの不具合は見られなかった。上記の実施例
では、ＳＦ6 ガスを用いたＲＩＥの場合について述べた
が、本発明は他のプラズマ処理装置、例えば、ＥＣＲプ
ラズマエッチング装置などを用いても実現できることは
明らかである。
【００１１】
【発明の効果】以上説明したように、本発明のレジスト
パターン整形方法によれば、ＳＦ6 をエッチングガスと
したプラズマを用いて、前記ＧａＡｓ層上に形成された
裾引きのあるレジストパターンをエッチングしてこれを
整形することができる。すなわち、ＧａＡｓ層表面を酸
化することなしにレジストパターンを整形することがで
きるので、次工程のＧａＡｓ層エッチングの際に、エッ
チレートの低減や表面荒れのないエッチングが実現でき
る。さらに、有利なことは、ＧａＡｓ表面をＳＦ6 プラ
ズマに曝らすことにより、Ｓ原子が表面を覆い、その一
部は表面酸化膜と結合し、表面から脱離し易いＳＯn 化
合物を形成していると考えられることである。上述のよ
うに、ＡＥＳにおいて、水洗するとＯ原子が大幅に減少
しているということは、ＳＦ6 プラズマは表面酸化膜の
除去効果を有している証拠である。したがって、本発明
によれば、ＧａＡｓ表面の酸化膜の形成を除去しつつ、
レジストパターンを整形しているので、プロセスの簡略
化を図れるという効果を有する。
パターン整形方法によれば、ＳＦ6 をエッチングガスと
したプラズマを用いて、前記ＧａＡｓ層上に形成された
裾引きのあるレジストパターンをエッチングしてこれを
整形することができる。すなわち、ＧａＡｓ層表面を酸
化することなしにレジストパターンを整形することがで
きるので、次工程のＧａＡｓ層エッチングの際に、エッ
チレートの低減や表面荒れのないエッチングが実現でき
る。さらに、有利なことは、ＧａＡｓ表面をＳＦ6 プラ
ズマに曝らすことにより、Ｓ原子が表面を覆い、その一
部は表面酸化膜と結合し、表面から脱離し易いＳＯn 化
合物を形成していると考えられることである。上述のよ
うに、ＡＥＳにおいて、水洗するとＯ原子が大幅に減少
しているということは、ＳＦ6 プラズマは表面酸化膜の
除去効果を有している証拠である。したがって、本発明
によれば、ＧａＡｓ表面の酸化膜の形成を除去しつつ、
レジストパターンを整形しているので、プロセスの簡略
化を図れるという効果を有する。
【図１】本発明の実施の形態におけるレジストパターン
整形方法を適用した光半導体デバイスの一部製造工程を
示す説明図である。（ａ），（ｂ）は各工程を示す。
整形方法を適用した光半導体デバイスの一部製造工程を
示す説明図である。（ａ），（ｂ）は各工程を示す。
【図２】本発明の実施の形態におけるＳＦ6 ＲＩＥによ
りプラズマ処理したＧａＡｓ表面の走査形電子顕微鏡像
を示す。
りプラズマ処理したＧａＡｓ表面の走査形電子顕微鏡像
を示す。
【図３】本発明の実施の形態におけるＳＦ6 ＲＩＥによ
りプラズマ処理したＧａＡｓ表面のオージェ分析結果を
示す。
りプラズマ処理したＧａＡｓ表面のオージェ分析結果を
示す。
１ 基板 ２ 下層クラッド層 ３ 活性層 ４ 上部クラッド層 ５ キャップ層 ６ レジストパターン ６ａ 裾引き
Claims (2)
- 【請求項１】 化合物半導体層上にレジストを塗布する
工程と、リソグラフィ工程により所定のレジストパター
ンを形成する工程と、前記レジストパターンをプラズマ
処理する工程とを少なくとも有するレジストパターン整
形方法において、前記プラズマ処理を６弗化硫黄を用い
て行うことを特徴とするレジストパターン整形方法。 - 【請求項２】 請求項１に記載されたレジストパターン
整形方法において、前記化合物半導体がＧａＡｓである
ことを特徴とするレジストパターン整形方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3981597A JPH10223616A (ja) | 1997-02-06 | 1997-02-06 | レジストパターン整形方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3981597A JPH10223616A (ja) | 1997-02-06 | 1997-02-06 | レジストパターン整形方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223616A true JPH10223616A (ja) | 1998-08-21 |
Family
ID=12563476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3981597A Pending JPH10223616A (ja) | 1997-02-06 | 1997-02-06 | レジストパターン整形方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223616A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003309105A (ja) * | 2002-04-15 | 2003-10-31 | Matsushita Electric Ind Co Ltd | プラズマ処理方法 |
-
1997
- 1997-02-06 JP JP3981597A patent/JPH10223616A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003309105A (ja) * | 2002-04-15 | 2003-10-31 | Matsushita Electric Ind Co Ltd | プラズマ処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0734428B2 (ja) | 半導体素子の製造方法 | |
| US5652179A (en) | Method of fabricating sub-micron gate electrode by angle and direct evaporation | |
| JPH0582560A (ja) | 電界効果型トランジスタの製造方法 | |
| KR100355691B1 (ko) | Iii-v족반도체구조의 제조방법 | |
| US5527425A (en) | Method of making in-containing III/V semiconductor devices | |
| EP0374036B1 (en) | Method of fabricating a semiconductor device using U.V. assisted selective multilayer etching | |
| JP4537549B2 (ja) | 化合物半導体装置の製造方法 | |
| EP0892441B1 (en) | Method for manufacturing a field effect transistor with recessed gate | |
| JPH10223616A (ja) | レジストパターン整形方法 | |
| JP2870579B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR20190068464A (ko) | 기판을 멀티 패터닝하는 기술 | |
| JP3109590B2 (ja) | 半導体装置の製造方法 | |
| JPH06209017A (ja) | 半導体装置の製造方法 | |
| JP2551315B2 (ja) | 半導体装置の製造方法 | |
| JPH04105319A (ja) | 選択エッチング方法 | |
| JP2004363150A (ja) | パターン形成方法 | |
| JP2776053B2 (ja) | 半導体装置の製造方法 | |
| US5380398A (en) | Method for selectively etching AlGaAs | |
| JPH06224158A (ja) | ドライエッチング方法 | |
| JPH06209018A (ja) | 微細ゲート電極の形成方法 | |
| KR100236662B1 (ko) | InGaP층의 식각방법 | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| JPH0831801A (ja) | ドライエッチング方法 | |
| US20030118948A1 (en) | Method of etching semiconductor material to achieve structure suitable for optics | |
| JP3420617B2 (ja) | エッチング方法及び半導体装置の製造方法 |