JPH1022331A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1022331A
JPH1022331A JP8170284A JP17028496A JPH1022331A JP H1022331 A JPH1022331 A JP H1022331A JP 8170284 A JP8170284 A JP 8170284A JP 17028496 A JP17028496 A JP 17028496A JP H1022331 A JPH1022331 A JP H1022331A
Authority
JP
Japan
Prior art keywords
region
substrate
semiconductor device
external connection
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8170284A
Other languages
English (en)
Inventor
Mamoru Ando
守 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8170284A priority Critical patent/JPH1022331A/ja
Publication of JPH1022331A publication Critical patent/JPH1022331A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 半導体装置の有効面積率を向上させる。 【解決手段】 半導体基板６０上に前記ベース領域７
１、前記エミッタ領域７２に接続される配線パターン６
７が形成された配線基板６５が固着配置され、前記半導
体基板６０に形成された複数のスリット孔８０により前
記素子領域６１及び外部接続電極領域６３Ａ，６４Ａと
を分離し、それぞれ前記コレクタ領域、ベース領域７
１、及びエミッタ領域７２用の外部接続用極６４、６３
とし、前記ベース及びエミッタ用外部接続電極となる前
記外部接続電極領域に一導電型の高濃度不純物拡散層８
１を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、半導体装置のチップ面積と、半導体装置をプリン
ト基板等の実装基板上に実装する実装面積との比率で表
す実装有効面積率を向上させた半導体装置に関する。
【０００２】
【従来の技術】一般的にシリコン基板上にトランジスタ
素子が形成された半導体装置は、図５に示すような構成
が主に用いられる。１はシリコン基板、２はシリコン基
板１が実装される放熱板等のアイランド、３はリード端
子、及び４は封止用の樹脂モールドである。
【０００３】シリコン基板１１に形成されるトランジス
タ素子は、図６に示すように、例えば、Ｎ型シリコン基
板１１にコレクタ領域となるＮ型のエピタキシャル層１
２にボロン等のＰ型の不純物を拡散してベース領域１３
が形成され、そのベース領域１３内にリン等のＮ型の不
純物を拡散してエミッタ領域１４が形成される。シリコ
ン基板１１の表面にベース領域１３、エミッタ領域１４
の一部を露出させる開口部を有した絶縁膜１５が形成さ
れ、その露出されたベース領域１３、エミッタ領域１４
上にアルミニウム等の金属が蒸着されベース電極１６、
エミッタ電極１７が形成される。このような構成のトラ
ンジスタではシリコン基板がコレクタ電極１８となる。
【０００４】上記のように、トランジスタ素子が形成さ
れたシリコン基板１は、図４に示すように、銅ベースの
放熱板等のアイランド２に半田等のろう材５を介して固
着実装され、シリコン基板１の周辺に配置されたリード
端子３にトランジスタ素子のベース電極、エミッタ電極
とがそれぞれワイヤーボンディングによってワイヤーで
電気的に接続されている。コレクタ電極に接続されるリ
ード端子はアイランドと一体に形成されており、シリコ
ン基板をアイランド上に実装することで電気的に接続さ
れた後、エポキシ樹脂等の熱硬化型樹脂４によりトラン
スファーモールドによって、シリコン基板とリード端子
の一部を完全に被覆保護し、３端子構造の半導体装置が
提供される。
【０００５】
【発明が解決しようとする課題】樹脂モールドされた半
導体装置は、通常、ガラスエポキシ基板等の配線基板に
実装され、実装基板上に実装された他の半導体装置、回
路素子と電気的に接続され所定の回路動作を行うための
一部品として取り扱われる。図８は、実装基板上に半導
体装置を実装したときの断面図を示し、２０は半導体装
置、２１、２３はベース又はエミッタ電極用のリード端
子、２２はコレクタ用のリード端子、３０は実装基板で
ある。
【０００６】実装基板３０上に半導体装置２０が実装さ
れる実装面積は、リード端子２１、２２、２３とそのリ
ード端子と接続される導電パッドで囲まれた領域によっ
て表される。実装面積は半導体装置２０内のシリコン基
板（半導体チップ）面積に比べ大きく、実際に機能を持
つ半導体チップの面積に比べ実装面積の殆どはモールド
樹脂、リード端子によって取られている。
【０００７】ここで、実際に機能を持つ半導体チップ面
積と実装面積との比率を有効面積率として考慮すると、
樹脂モールドされた半導体装置では有効面積率が極めて
低いことが確認されている。有効面積率が低いことは、
半導体装置２０を配線基板３０上の他の回路素子と接続
使用とする場合に、実装面積の殆どが機能を有する半導
体チップとは直接関係のないデッドスペースとなる。有
効面積率が小さいと上記したように、実装基板３０上で
デットスペースが大きくなり、実装基板３０の高密度小
型化の妨げとなる。
【０００８】特に、この問題はパッケージサイズが小さ
い半導体装置に顕著に現れる。例えば、ＥＩＡＪ規格の
ＳＣ７５Ａ外形に搭載される半導体チップの最大サイズ
は、図７に示すように、０．４０mm×０．４０mmが最小
である。この半導体チップを金属リード端子とワイヤー
で接続し、樹脂モールドすると半導体装置の全体のサイ
ズは、１．６mm×１．６mmとなる。この半導体装置のチ
ップ面積は０．１６mmで、半導体装置を実装する実装面
積は半導体装置の面積とほぼ同様として考えて、２．５
６mmであるため、この半導体装置の有効面積率は約６．
２５％となり、実装面積の殆どが機能を持つ半導体チッ
プ面積と直接関係のないデットスペースとなっている。
【０００９】この有効面積率に関する問題は、特に、上
記したようにパッケージサイズが極めて小さい半導体装
置において顕著に現れるが、半導体チップを金属リード
端子でワイヤー接続し、樹脂モールドする、樹脂封止型
の半導体装置であっても同様に問題となる。近年の電子
機器、例えば、パーソナルコンピュータ、電子手帳等の
携帯情報処理装置、８ｍｍビデオカメラ、携帯電話、カ
メラ、液晶テレビ等において用いられる配線基板は、電
子機器本体の小型化に伴い、その内部に使用される実装
基板も高密度小型化の傾向にある。
【００１０】しかし、上記の先行技術の樹脂封止型の半
導体装置では、上述したように、半導体装置を実装する
実装面積にデットスペースが大きいため、実装基板の小
型化に限界があり、実装基板の小型化の妨げの一つの要
因となっていた。ところで、有効面積率を向上させる先
行技術として特開平３−２４８５５１号公報がある。こ
の先行技術について、図９にもとずいて簡単に説明す
る。この先行技術は、樹脂モールド型半導体装置を実装
基板等に実装したときの実装面積をできるだけ小さくす
るために、半導体チップ４０のベース、エミッタ、及び
コレクタ電極と接続するリード端子４１、４２、４３を
樹脂モールド４４の側面より外側に導出させず、リード
端子４１、４２、４３を樹脂モールド４４側面と同一面
となるように形成することが記載されている。
【００１１】この構成によれば、リード端子４１、４
２、４３の先端部分が導出しない分だけ実装面積を小さ
くすることができ、有効面積率を若干向上させることは
できるが、デッドスペースの大きさはあまり改善されな
い。有効面積率を向上させるためには、半導体装置の半
導体チップ面積と実装面積とをほぼ同一にするこが条件
であり、樹脂モールド型の半導体装置では、この先行技
術の様に、リード端子の先端部を導出させなくても、モ
ールド樹脂の存在によって有効面積率を向上させること
は困難である。
【００１２】また、上記の半導体装置では、半導体チッ
プと接続するリード端子、モールド樹脂を必要不可欠と
するために、半導体チップとリード端子とのワイヤ接続
工程、モールド樹脂の射出成形工程という工程を必要と
し、材料コスト面及び製造工程が煩雑となり、製造コス
トを低減できない課題がある。有効面積率を最大限大き
くするには、上記したように、半導体チップを直接実装
基板上に実装することにより、半導体チップ面積と実装
面積とがほぼ同一となり有効面積率が最大となる。
【００１３】半導体チップを実装基板等の基板上に実装
する一つの先行技術として、例えば、特開平６−３３８
５０４号公報に示すように、半導体チップ４５上に複数
のバンプ電極４６を形成したフリップチップを実装基板
４７フェイスダウンボンディングする技術が知られてい
る（図１０参照）。この先行技術は、通常、ＭＯＳＦＥ
Ｔ等、シリコン基板の同一主面にゲート（ベース）電
極、ソース（エミッタ）電極、ドレイン（コレクタ）電
極が形成され、電流或いは電圧のパスが横方向に形成さ
れる比較的発熱量の少ない横型の半導体装置に主に用い
られる。
【００１４】しかし、トランジスタデバイス等のように
シリコン基板が電極の一つとなり、各電極が異なる面に
形成され電流のパスが縦方向に流れる縦型の半導体装置
では、上記のフリップチップ技術を使用することは困難
である。半導体チップを実装基板等の基板上に実装する
他の先行技術として、例えば、特開平７−３８３３４号
公報に示すように、実装基板５１上に形成された導電パ
ターン５２上に半導体チップ５３をダイボンディング
し、半導体チップ５３周辺に配置された導電パターン５
２と半導体チップ５３との電極をワイヤ５４で接続する
技術が知られている（図１１参照）。この先行技術で
は、先に述べたシリコン基板が一つの電極を構成した縦
型構造のトランジスタ等の半導体チップに用いることは
できる。
【００１５】半導体チップ５３とその周辺に配置された
導電パターン５２とを接続するワイヤ５４は通常、金細
線が用いられることから、金細線とボンディング接続さ
れるボンディング接合部のピール強度（引張力）を大き
くするために、約２００℃〜３００℃の加熱雰囲気中で
ボンディングを行うことが好ましい。しかし、絶縁樹脂
系の実装基板上に半導体チップをダイボンディングする
場合には、上記した温度まで加熱すると配線基板に歪み
が生じること、及び、実装基板上に実装されたチップコ
ンデンサ、チップ抵抗等の他の回路素子を固着する半田
が溶融するために、加熱温度を約１００℃〜１５０℃程
度にしてワイヤボンディング接続が行われているため、
ボンディング接合部のピール強度が低下する問題があ
る。
【００１６】この先行技術では、通常、ダイボンディン
グされた半導体チップはエポキシ樹脂等の熱硬化性樹脂
で被覆保護されるために、ピール強度の低下はエポキシ
樹脂の熱硬化時の収縮等によって接合部が剥離されると
いう問題がある。本発明は、上述した事情に鑑みて成さ
れたものであり、本発明は、半導体チップと接続される
リード端子、及びモールド樹脂を必要とせず、半導体チ
ップ面積と実装基板上に実装する実装面積との比率であ
る有効面積率を最大限向上させ、実装面積のデットスペ
ース最小限小さくした半導体装置を提供する。
【００１７】
【課題を解決するための手段】本発明は、上記の課題を
解決するために以下の構成を採用した。即ち、本発明の
半導体装置は、一導電型の半導体基板に、前記基板上に
形成されたコレクタ領域となる同導電型のエピタキシャ
ル層と、前記基板の素子形成領域に形成された逆導電型
のベース領域と前記ベース領域内に形成された一導電型
のエミッタ領域とから構成される能動素子を形成した素
子領域と、前記能動素子のベース領域、エミッタ領域と
電気的に接続される外部接続電極領域とが設けられ、前
記半導体基板上に前記ベース領域、前記エミッタ領域に
接続される配線パターンが形成された配線基板が固着配
置され、前記半導体基板に形成された複数のスリット孔
により前記素子領域及び外部接続電極領域とを分離し、
それぞれ前記コレクタ領域、ベース領域、及びエミッタ
領域用の外部接続用極とし、前記ベース及びエミッタ用
外部接続電極となる前記外部接続電極領域に一導電型の
高濃度不純物拡散層が形成されていることを特徴として
いる。
【００１８】ここで、前記配線基板は、シリコン基板、
ガラスエポキシ基板、セラミックス基板、或いは金属薄
膜基板を用いることを特徴としている。また、前記半導
体基板と前記配線基板とは絶縁接着樹脂層を介して配置
されることを特徴としている。上述したように、本発明
の半導体装置によれば、前記半導体基板上に前記ベース
領域、前記エミッタ領域に接続される配線パターンが形
成された配線基板が固着配置され、前記半導体基板に形
成された複数のスリット孔により前記素子領域及び外部
接続電極領域とを分離し、それぞれ前記コレクタ領域、
ベース領域、及びエミッタ領域用の外部接続用極とし、
前記ベース及びエミッタ用外部接続電極となる前記外部
接続電極領域に一導電型の高濃度不純物拡散層が形成さ
れていることにより、従来の半導体装置のように、外部
電極と接続する金属製のリード端子、保護用の封止モー
ルドが不必要となり、半導体装置の外観寸法を著しく小
型化にすることができる。
【００１９】さらに、外部接続電極領域に高濃度拡散層
が形成されているために配線基板を介して冗長される配
線抵抗を緩和することができる。
【００２０】
【発明の実施の形態】以下に、本発明の半導体装置の実
施形態について説明する。本発明の半導体装置は、図１
に示すように、半導体基板６０と、能動素子が形成され
る能動素子形成領域６１と、能動素子形成領域６１に形
成された能動素子の一の電極であり、外部接続するため
の一の外部接続用電極６２と、能動素子形成領域６１と
電気的に分離され基板６０の一部分を能動素子の他の電
極の外部電極とする他の外部接続用電極６３、６４と、
外部接続用電極６３、６４の電極領域６３Ａ，６４Ａに
形成された高濃度拡散層８１と、能動素子の他の電極と
他の外部接続用電極６３、６４とを接続する配線パター
ンが形成された配線基板６５とをから構成されている。
【００２１】半導体基板６０は、Ｎ+型の単結晶シリコ
ン基板が用いられ、その基板６０上にエピタキシャル成
長技術によりN-型のエピタキシャル層６６が形成され
る。半導体基板６０の所定領域はパワーＭＯＳ、トラン
ジスタ等の能動素子が形成される能動素子形成領域６１
と能動素子の電極接続され外部接続用電極６３、６４と
なる外部接続電極領域６３Ａ，６４Ａとが設けられてい
る。
【００２２】この能動素子形成領域６１に上記した能動
素子が形成される。ここでは、N-型のエピタキシャル層
をコレクタ領域６６Ａとしたトランジスタが形成され
る。能動素子形成領域６１上にホトレジストを形成し、
ホトレジストによって露出された領域にボロン（Ｂ）等
のＰ型の不純物を選択的に熱拡散して所定の深さを有し
た島状のベース領域７１が形成される。
【００２３】ベース領域７１形成後、能動素子形成領域
６１上に再度ホトレジストを形成し、ホトレジストによ
って露出されたベース領域７１内にリン（Ｐ）、アンチ
モン（Ｓｂ）等のＮ型の不純物を選択的に熱拡散してト
ランジスタのエミッタ領域７２が形成される。このエミ
ッタ領域７２を形成する際に、ベース領域７１を囲むリ
ング状のガードリング用のＮ+型の拡散領域７３を形成
しておく場合もある。さらに、Ｎ+型のエミッタ領域７
２を形成する際、Ｎ+型の拡散は外部接続用電極となる
電極領域６３Ａ，６４Ａ上にも行われ、電極領域６３
Ａ、６４Ａに高濃度拡散層８１が形成される。
【００２４】半導体基板６０の表面には、ベース領域７
１表面を露出するベースコンタクト孔及びエミッタ領域
７２表面を露出するエミッタコンタクト孔を有するシリ
コン酸化膜、或いはシリコン窒化膜等の絶縁膜７４が形
成される。ガードリング用の拡散領域７３を形成した場
合には、かかる、拡散領域７３表面を露出するガードリ
ングコンタクト孔が形成される。この絶縁膜７４は、外
部接続用電極となる電極領域６３Ａ，６４Ａ上にも形成
され、電極領域６３Ａ，６４Ａの表面を露出する外部接
続用コンタクト孔が形成されている。
【００２５】ベースコンタクト孔、エミッタコンタクト
孔、外部接続用コンタクト孔及びガードリングコンタク
ト孔によって露出されたベース領域７１、エミッタ領域
７２、電極領域６３Ａ，６４Ａ及びガードリング拡散領
域７３上には、選択的にアルミニウム等の金属材料で蒸
着されたベース電極７５、エミッタ電極７６、接続用電
極７７が形成される。
【００２６】ベース電極７５、エミッタ電極７６、及び
接続用電極７７にアルミニウムを用いた場合には、基板
６０上にＰＳＧ膜、ＳｉＮ、ＳｉＮｘ等の絶縁物からな
るパッシベーション膜を形成し、ベース電極７５、エミ
ッタ電極７６、接続用電極７７上のパッシベーション膜
を選択的に除去し、各電極７５、７６、７７の表面を露
出させる。さらに、露出された領域内にクロム、銅等を
選択的にメッキしてメッキ層７９を形成し各電極７５、
７６、７７の腐食による不具合を防止する必要がある。
【００２７】能動素子形成領域６１及び外部接続電極領
域６３Ａ，６４Ａは、半導体基板６０の所定の任意の領
域に形成することができ、この実施形態では、図２に示
すように、基板６０の中央部分に能動素子形成領域６１
が形成され、その領域６１の挟んでトライアングル形状
に成るように外部接続用電極領域６３Ａ，６４Ａが形成
される。
【００２８】トランジスタが形成された能動素子形成領
域６１と外部接続電極領域６３Ａ，６４Ａとを有した半
導体基板６０表面上にはシリコン系、エポキシ系或いは
ポリイミド系或いは光硬化性の絶縁接着樹脂層７８を介
して配線基板６５が固着される。配線基板６５上にはア
ルミニウム、銅等の配線パターン６７が形成されてお
り、この配線パターン６７によって、トランジスタのベ
ース電極７５、エミッタ電極７６と外部接続電極領域６
３Ａ，６４Ａとの電気的が接続がそれぞれ行われる。
【００２９】配線基板６５は、ガラスエポキシ基板、セ
ラミックス基板、絶縁処理された金属基板、フェノール
基板、シリコン基板等の基板を用いることができる。例
えば、シリコン基板を配線基板６５として用いた場合、
表面にＳｉＯ2或いはＳｉＮ×等の絶縁層を形成し、そ
の絶縁層上にアルミニウム等の金属を選択的に蒸着し、
所定形状の配線パターン６７が形成される。これら基板
の中でシリコン基板の使用がもっとも好ましい。
【００３０】配線基板６５にシリコン基板を用いる大き
な理由は、第１に、既存の半導体製造装置をそのまま使
用することができ、新たに設備導入を行う必要がない。
第２に、基板６０と固着したときに両基板６０、６５が
共にシリコン基板であると熱膨張係数αが等しいため外
部加熱或いは自己発熱による熱発生が生じた場合でも上
下で同一応力が加わり相殺するために基板６０、６５の
歪による悪影響を抑制することができるためである。
【００３１】配線基板６５上に形成される配線パターン
６７は、ここでは、トランジスタのベース、エミッタ電
極を冗長させるパターンのみが形成されるが、必要に応
じて冗長パターン以外のパターン形成する場合もある。
配線パターン６７にアルミニウムを用いた場合には、上
記したように、配線基板６５上にＰＳＧ膜、ＳｉＮ、Ｓ
ｉＮｘ等の絶縁物からなるパッシベーション膜を形成
し、配線パターン６７上のパッシベーション膜を選択的
に除去し、バンプ電極６８が形成される配線パターン６
７の表面を露出させる。さらに、露出された領域内にク
ロム、銅等を選択的にメッキしてメッキ層６９を形成し
配線パターン６７の腐食による不具合を防止している。
メッキ層６９上には、高さ約３μ〜２５μの金等の金属
からなるバンプ電極６８が形成され、このバンプ電極６
８により、外部接続電極領域６３Ａ，６４Ａに形成され
た接続電極７７との接触が行われ電気的導通が成され
る。
【００３２】半導体基板６０と配線基板６５とを接着す
る樹脂層７８は、上記したように、種々の材料が存在す
るが、例えば、紫外線で硬化するアクリル樹脂等の光硬
化性樹脂とエポキシ樹脂等の熱硬化性樹脂とを混合させ
たハイブリッドタイプの光熱硬化性樹脂を用いるものと
する。光熱硬化性樹脂を基板６０上に塗布し、能動素子
形成領域６１上に形成されたトランジスタのベース電極
７５、エミッタ電極７６および外部接続電極領域６３
Ａ、６４Ａ上に形成された接続電極７７と配線基板６５
上に形成したバンプ電極６８とが一致するように両基板
６０、６５との位置合わせを行い密着させる。
【００３３】その後、約８０℃〜１００℃程度の加熱処
理を行い樹脂層７８を熱硬化させ、両基板６０、６５を
固着一体化する。この時、各電極７５、７６、７７とバ
ンプ電極６８とは接触し電気的導通は行われているが、
十分な導通状態ではない。その後、紫外線を照射するこ
とで樹脂層７８中の光硬化性樹脂の硬化が始まり、その
光熱硬性樹脂の硬化時の収縮力で両基板６０、６５が互
いに引き合わさられ、基板６０上の各電極７５、７６、
７７とバンプ電極６８との接触が十分に保たれ電気的導
通が確実に行われる。樹脂層７８は各電極７５、７６、
７７とバンプ電極６８とを良好に導通させるとともに、
両基板６０、６５の接着をも同時に行うものである。
【００３４】ところで、配線パターン６７上に形成する
バンプ電極６８の高さが低い場合には、基板６０上の形
成した各電極上にもバンプ電極を形成することが好まし
い。配線パターン６７上に形成したバンプ電極６８の高
さが低すぎると両基板６０、６５の離間距離、即ち樹脂
層７８の膜厚が薄くなり、後述するスリット孔８０を形
成したときに、スリット孔８０の先端部分が配線基板６
５の表面まで達し配線パターン６７が断線する可能性が
あり、両基板６０、６５の離間距離を十分に考慮する必
要がある。
【００３５】同一基板６０上に形成された能動素子形成
領域６１と外部接続電極領域６３Ａ，６４Ａとは、基板
６０の裏面側から形成されたスリット孔８０によって、
それぞれ電気的に分離され、個々の領域６１、６３Ａ，
６４Ａがトランジスタの外部接続用電極６２、６３、６
４となる。即ち、能動素子形成領域６１の基板６０はト
ランジスタのコレクタ電極用の外部接続用電極６２、一
の外部接続電極領域６４Ａの基板６０はトランジスタの
ベース電極用の外部接続用電極６４、及び他の外部接続
電極領域６３Ａの基板６０はトランジスタのエミッタ電
極用の外部接続用電極６３となり、同一の半導体基板６
０を用い、且つ、同一平面上にトランジスタの各電極の
外部接続用電極６２、６３、６４が形成されることにな
る。
【００３６】トランジスタのベース電極用の外部接続用
電極６４、エミッタ電極用外部接続用電極６３となる電
極領域６４Ａ，６３Ａには、上記したように、高濃度拡
散層８１を形成しており、ベース電極７５とベース電極
用の外部接続用電極６４、及びエミッタ電極７６とエミ
ッタ電極用の外部接続用電極６３間の配線抵抗によるロ
スを緩和している。この高濃度拡散層８１は、電極領域
６４Ａ，６３Ａのエピタキシャル層６６の膜厚が比較的
薄い場合、上記したように、エミッタ領域７２を形成す
る拡散工程で形成される。
【００３７】エピタキシャル層６０の膜厚が比較的厚い
場合には、エピタキシャル層６０を形成する前に、電極
領域６３Ａ，６４Ａ上にＮ＋型の不純物をデポジション
し、その後、エピタキシャル層６０を形成し、さらに熱
拡散工程を行い基板６０側から高濃度拡散領域８１を成
長させておいた状態にしておけば、エミッタ領域７２を
形成するときに高濃度拡散領域８１、８１が接触し、電
極領域６３Ａ，６４Ａ内に高濃度拡散層８１を形成する
ことができる。
【００３８】各外部接続用電極６２、６３、６４を電気
的に分離するスリット孔８０は、上記のように、半導体
基板６０の裏面側から樹脂層７８まで達するように形成
され、例えば、イオンビーム、レーザ等を照射する光学
的方法、ドライエッチング、ウエットエッチングによる
化学的方法、或いはダイシング装置によるダイシングブ
レードを用いた機械的方法等により形成される。上記の
いずれの方法によってもスリット孔８０を形成すること
はできる。
【００３９】ここで重要なことは、スリット孔８０の深
さが浅くなると各外部接続用電極６２、６３、６４の電
気分離が十分に行なわれず短絡不良となる不具合が生じ
るため、各外部接続用電極６２、６３、６４が完全に電
気的に分離するように、スリット孔８０の先端部（底
部）は樹脂層７８内に約２μ〜６μ程度入るように形成
される。スリット孔８０によって各外部接続用電極６
２、６３、６４は完全に分離区画されるが、樹脂層７８
によって同一平面に支持固定される。また、各外部接続
用電極６２、６３、６４となる基板６０表面には、半田
メッキ等のメッキ層が形成され、配線基板上に形成され
た導電パターンとの半田接続を良好にする。
【００４０】半導体基板６０にスリット孔８０を設け
て、トランジスタの各外部接続用電極６２、６３、６４
を電気的に分離した半導体装置は、セラミックス基板、
ガラスエポキシ基板、フェノール基板、絶縁処理を施し
た金属基板等の配線基板上に形成された導電パターンの
パッド上に固着実装される。このパッド上には半田クリ
ームが予め印刷形成された半田層が形成されており、半
田を溶融させて本発明の半導体装置を搭載すれば配線基
板のパッド上に半導体装置を固着実装することができ
る。この固着実装工程は、図示されないが、実装基板上
に実装されるチップコンデンサ、チップ抵抗等の半田実
装される他の回路素子の実装工程と同一の工程ででき
る。
【００４１】また、本発明の半導体装置を配線基板上に
実装した時、各外部接続用電極６２、６３、６４はスリ
ット孔８０の間隔分だけ離間されているために実装基板
と固着する半田は隣接配置された外部接続用電極６２、
６３、６４を短絡させることはない。ところで、図２に
示すように、本実施形態の半導体装置で、例えば、従来
例で説明した半導体装置とほぼ同じ機能をもつ能動素子
能動素子形成領域６１を０．５mm×０．５mmサイズと
し、ベース、エミッタ電極となる接続電極領域６３Ａ，
６４Ａを０．３mm×０．２mmサイズとし、スリット孔８
０の幅を０．１mmとする半導体装置では有効面積率は次
のようになる。即ち、素子面積が０．２５mmであり、実
装面積となる半導体装置の面積が１．２８mmとなること
から、有効面積率は約１９．５３％となる。
【００４２】従来例で説明した０．４０mm×０．４０mm
のチップサイズを有する半導体装置の有効面積率は上記
したように６．２５％であることから、本発明の半導体
装置では有効面積率で約３．１２倍大きくなり、実装基
板上に実装する実装面積のデットスペースを小さくする
ことができ、実装基板の小型化に寄与することができ
る。
【００４３】本実施形態では、実装基板との接続容易性
を考慮し、外部接続用電極６２、６３、６４がトライア
ングルとなるように配置したが、外部接続電極６２、６
３、６４を直線上に配置すれば、半導体基板６０上の不
使用領域を無くすことができ、有効面積率をさらに向上
させることが可能である。上述したように、本発明によ
れば、半導体基板６０に半導体基板６０をコレクタ電極
用の外部接続用電極６２としたトランジスタを形成した
能動素子形成領域６１と電気的に分離した半導体基板６
０の一部分をトランジスタのベース電極７５、エミッタ
電極７６用の外部接続用電極６３、６４とし用いること
により、従来の半導体装置のように、外部電極と接続す
る金属製のリード端子、保護用の封止モールドが不必要
となり、半導体装置の外観寸法を著しく小型化にするこ
とができ、有効面積率を大きくすることができる。
【００４４】本実施形態では、能動素子形成領域６１に
トランジスタを形成したが、縦型或いは比較的発熱量の
少ない横型のデバイスであればこれに限らず、例えば、
パワーＭＯＳＦＥＴ、ＩＧＢＴ、ＨＢＴ等のデバイスに
本発明を応用することができることは説明するまでもな
い。ところで、上記の実施形態では、樹脂層７８に光熱
硬化性樹脂を用いて基板６０の各電極と配線基板６５の
配線パターンとの電気的導通を行ったが、本発明では、
この両者の電気的導通はいかなる手段にも応用すること
ができ、例えば、図３に示す用に異方導電性樹脂を樹脂
層７８として用いても基板６０の各電極と配線基板６５
の配線パターンとの接続が容易に行うことができる。
【００４５】異方導電性樹脂は、粒径の導電物８１を樹
脂ペースト中に混入したものと、粒径の導電物を樹脂シ
ート中に散布したものとがあり、どちらのタイプの樹脂
を用いることも可能である。異方導電性樹脂は両基板６
０、６５上に形成された配線パターン等が重畳する領域
が粒径の導電物８１を介して電気的接続が行われるもで
ある。異方導電性樹脂を用いる場合には、基板６０上の
各電極７５、７６、７７及び配線基板６５上の配線パタ
ーン６７上のそれぞれにバンプ電極６８を形成すること
が好ましい。
【００４６】例えば、異方導電性シートを基板６０上に
配置し、基板６０上のバンプ電極６８と配線基板６５上
のバンプ電極６８とが一致するように位置あわせを行い
両基板６０、６５に所定の圧力を加えながら約１２０℃
程度の加熱処理を行い導電性シートを溶かして樹脂層７
８とし、粒径の導電物８１により各電極７５、７６、７
７と配線パターン６７との導通が行われる。各電極７
５、７６、７７、及び配線パターン６７上にバンプ電極
６８を形成することで、配線パターン６７と重畳するガ
ードリング用電極とは異方導電性樹脂の導電物が接触さ
れないため導通せず、確実に各電極７５、７６、７７の
バンプ電極６８と配線基板６５上のバンプ電極６８とが
接触し電気的導通が行われる。
【００４７】他の電気的導通の方法として、図４に示す
ように、両基板６０、６５上に形成したバンプ電極８
３、８３を一致するように両基板６０、６５の位置合わ
せを行い、溶融しバンプ電極８３、８３の接続を行い、
基板６０上の各電極７５、７６、７７と配線基板６５上
の配線パターン６７との電気的導通が行われる。その
後、両基板６０、６５に圧力を加えながら、両基板６
０、６５のすき間に液状の熱硬化性樹脂からなる含浸材
を流し込み熱処理を行い樹脂層７８形成し、スリット孔
８０が形成される。
【００４８】本発明では、各電極７５、７６、７７と配
線パターン６７とが接続されるものであれば、いかなる
構造、いかなる材料を用いて行うことができる。
【００４９】
【発明の効果】以上に詳述したように、本発明の半導体
装置によれば、前記半導体基板上に前記ベース領域、前
記エミッタ領域に接続される配線パターンが形成された
配線基板が固着配置され、前記半導体基板に形成された
複数のスリット孔により前記素子領域及び外部接続電極
領域とを分離し、それぞれ前記コレクタ領域、ベース領
域、及びエミッタ領域用の外部接続用極とし、前記ベー
ス及びエミッタ用外部接続電極となる前記外部接続電極
領域に一導電型の高濃度不純物拡散層が形成されている
ことにより、従来の半導体装置のように、外部電極と接
続する金属製のリード端子、保護用の封止モールドが不
必要となり、半導体装置の外観寸法を著しく小型化にす
ることができ、実装基板上に実装したときの不必要なデ
ットスペースを小さくすることができ、実装基板の小型
化に大きく寄与することができる。
【００５０】また、本発明の半導体装置では、上記した
ように、外部接続用の金属リード端子、及び樹脂封止用
モールドが不要であるために、半導体装置の製造コスト
を著しく低減化することができる。さらに、外部接続電
極領域に高濃度拡散層が形成されているために配線抵抗
を緩和することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置を示す断面図。
【図２】本発明の半導体装置の裏面を示す図。
【図３】本発明の半導体装置を示す断面図。
【図４】本発明の半導体装置を示す断面図。
【図５】従来の半導体装置を示す断面図。
【図６】一般的なトランジスタの断面図。
【図７】従来の半導体装置を配線基板上に実装した断面
図。
【図８】従来の半導体装置の平面図。
【図９】従来の半導体装置の平面図。
【図１０】従来の半導体装置を示す図。
【図１１】従来の半導体装置を示す図。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 一導電型の半導体基板に、前記基板上に
    形成されたコレクタ領域となる同導電型のエピタキシャ
    ル層と、前記基板の素子形成領域に形成された逆導電型
    のベース領域と前記ベース領域内に形成された一導電型
    のエミッタ領域とから構成される能動素子を形成した素
    子領域と、前記能動素子のベース領域、エミッタ領域と
    電気的に接続される外部接続電極領域とが設けられ、前
    記半導体基板上に前記ベース領域、前記エミッタ領域に
    接続される配線パターンが形成された配線基板が固着配
    置され、前記半導体基板に形成された複数のスリット孔
    により前記素子領域及び外部接続電極領域とを分離し、
    それぞれ前記コレクタ領域、ベース領域、及びエミッタ
    領域用の外部接続用電極とし、前記ベース及びエミッタ
    用外部接続電極となる前記外部接続電極領域に一導電型
    の高濃度不純物拡散層が形成されていることを特徴とす
    る半導体装置。
  2. 【請求項２】 前記配線基板は、シリコン基板、ガラス
    エポキシ基板、セラミックス基板、或いは金属薄膜基板
    を用いることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記半導体基板と前記配線基板とは絶縁
    接着樹脂層を介して配置されることを特徴する請求項１
    記載の半導体装置。
JP8170284A 1996-06-28 1996-06-28 半導体装置 Pending JPH1022331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8170284A JPH1022331A (ja) 1996-06-28 1996-06-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8170284A JPH1022331A (ja) 1996-06-28 1996-06-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH1022331A true JPH1022331A (ja) 1998-01-23

Family

ID=15902103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8170284A Pending JPH1022331A (ja) 1996-06-28 1996-06-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH1022331A (ja)

Similar Documents

Publication Publication Date Title
KR100272686B1 (ko) 반도체장치및그제조방법
US6569764B1 (en) Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material
JP4026882B2 (ja) 半導体装置
US6075279A (en) Semiconductor device
JP3500015B2 (ja) 半導体装置及びその製造方法
JP3819483B2 (ja) 半導体装置
JP3717597B2 (ja) 半導体装置
JPH1027767A (ja) 半導体装置の製造方法
JP2007027654A (ja) 半導体装置
JPH1022336A (ja) 半導体装置の製造方法
JP3609540B2 (ja) 半導体装置
JP3883612B2 (ja) 半導体装置
JP3609542B2 (ja) 半導体装置
JP3663036B2 (ja) 半導体装置及びその製造方法
JP4127872B2 (ja) 半導体装置
JP3960641B2 (ja) 半導体装置
JP4190518B2 (ja) 半導体装置
JPH1022331A (ja) 半導体装置
JP2004297091A (ja) 半導体装置
JP3639390B2 (ja) 半導体装置
JP3500016B2 (ja) 半導体装置及びその製造方法
JP2006032985A (ja) 半導体装置および半導体モジュール
JP2004356643A (ja) 半導体装置
JP2006054482A (ja) 半導体モジュール
JP4318723B2 (ja) 半導体装置