JPH10222398A - Ｄｓｐシミュレーション装置およびｄｓｐシミュレーション方法 - Google Patents

Abstract

(57)【要約】 【課題】 ユーザがデータ入力のためのプログラムを作
成する必要がない、汎用性の高いＤＳＰシミュレーショ
ン装置を提供すること。 【解決手段】 ＤＳＰの命令をシミュレートするための
シミュレーション部１３と、所定時間が設定され、所定
時間の周期にタイミング信号を出力するためのタイミン
グ信号生成部１７と、タイミング信号生成部１７によっ
て生成されたタイミング信号に基づいて、シミュレーシ
ョン部１３によって演算されるデータを入力するための
入力部１２と、タイミング信号生成部１７によって生成
されたタイミング信号に基づいて、シミュレーション部
１３によって演算されたデータを出力するための出力部
１５とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＳＰ（Digital
Signal Processor）のプログラムの開発に使用されるシ
ミュレーション装置に関し、特に、演算すべきデータお
よび演算されたデータの入出力を含めたＤＳＰシミュレ
ーション装置およびＤＳＰシミュレーション方法に関す
る。

【０００２】

【従来の技術】近年、音声認識や伝送データの圧縮／伸
長機能が必要なＦＡＸモデム等の高速な演算処理が必要
な分野において、ＤＳＰは広く使用されている。このＤ
ＳＰの開発ツールとして、ユーザにアセンブラ、リン
カ、シミュレータあるいはＩＣＥ（In Circuit Emulato
r ）が提供されている。

【０００３】ユーザがプログラムをアセンブラ言語で記
述すると、アセンブラによってソースコードが機械語に
変換される。そして、リンカを用いることによって、機
械語のプログラムが結合され、メモリ上の格納領域が決
定されて実行ファイルが作成される。ユーザは、シミュ
レータやＩＣＥを用いることによって作成された実行フ
ァイルのデバッグが行なえる。この開発環境は、上述し
たＦＡＸモデム用ＬＳＩ（Large Scale Integration
）、音声認識用ＬＳＩの開発などで活用されており、
これら開発ツールの機能向上に対する要望が高まってい
る。その中のもっとも重要なものの１つとして、シミュ
レーション装置（シミュレータ）の機能の向上が挙げら
れる。このシミュレーション装置の機能向上の一例を以
下に示す。

【０００４】図４は、ＤＳＰを実際に使用した場合の周
辺回路の構成の一例を示す図である。この回路は、Ａ／
Ｄ（Analog／Digital ）変換器２１、プログラムが記憶
されたメモリ２３を内蔵したＤＳＰ２２およびＤ／Ａ
（Digital ／Analog）変換器２４を含む。この回路構成
において音声処理を行なおうとすると、まずＡ／Ｄ変換
器２１は入力された音声をアナログ信号からデジタル信
号に変換して出力する。ＤＳＰ２２は、Ａ／Ｄ変換器２
１によって変換されたデジタル信号をデータとして入力
し、メモリ２３に記憶しているプログラムに従って、入
力されたデータを演算する。そして、ＤＳＰ２２は演算
したデータをＤ／Ａ変換器２４に出力し、Ｄ／Ａ変換器
２４がこの演算されたデータをアナログ信号に変換して
音声を再生する。

【０００５】図５は、図４に示す回路をシミュレートす
るための従来のシミュレーション装置の構成を示すブロ
ック図である。このシミュレーション装置は、入力デー
タファイル３１、入力データファイル３１からデータを
読出して出力するための入力部３２、入力部３２からの
データを入力して実際のＤＳＰ内における処理をシミュ
レートするためのシミュレーション部３３、シミュレー
ション部３３によって演算されたデータを読出して出力
するための出力部３５および出力部３５が出力したデー
タが格納される出力データファイル３６を含む。シミュ
レーション部３３は、シミュレーション部３３が実行す
るプログラムが記憶されるメモリ３４を含んでいる。

【０００６】図４に示すＡ／Ｄ変換器２１は図５に示す
入力データファイル３１と入力部３２とに、図４に示す
ＤＳＰ２２とメモリ２３とが図５に示すシミュレーショ
ン部３３とメモリ３４とに、図４に示すＤ／Ａ変換器２
４が図５に示す出力部３５と出力データファイル３６と
にそれぞれ対応している。すなわち、音声信号がＡ／Ｄ
変換器２１によってＡ／Ｄ変換されたデータを予め入力
データファイル３１に格納しておき、入力部３２が逐次
読出すことによってＡ／Ｄ変換器２１の機能を実現して
いる。同様に、シミュレーション部３３によって演算さ
れたデータを出力部３５が逐次読出し、出力データファ
イル３６に格納することによってＤ／Ａ変換器２４の機
能を実現している。

【０００７】このように、図４に示すＤＳＰの周辺回路
と同じ機能をシミュレーション装置内に取込むことによ
って、シミュレーション装置の機能の向上を図ってい
る。

【０００８】

【発明が解決しようとする課題】ＤＳＰはさまざまな用
途に使用されるため、ＤＳＰに入力されるデータのデー
タ量、データ転送速度等はＤＳＰの使用用途によってま
ちまちである。したがって、図５に示す入力部３２の処
理プログラムは、ＤＳＰの使用用途に合わせてユーザが
独自に作成する必要があり、シミュレーション装置の提
供者が入力部３２の処理プログラムを提供することがで
きないという問題点があった。

【０００９】本発明は、上記問題点を解決するためにな
されたものであり、請求項１に記載の発明の目的は、ユ
ーザがデータ入力のためのプログラムを作成する必要が
ない、汎用性の高いＤＳＰシミュレーション装置を提供
することである。

【００１０】請求項２に記載の発明の目的は、ユーザが
データ入力のためのプログラムを作成する必要がない、
汎用性の高いＤＳＰシミュレーション方法を提供するこ
とである。

【００１１】

【課題を解決するための手段】請求項１に記載のＤＳＰ
シミュレーション装置は、ＤＳＰの命令をシミュレート
するためのシミュレーション手段と、所定時間が設定さ
れ、所定時間の周期でタイミング信号を出力するための
タイミング信号生成手段と、タイミング信号生成手段に
よって生成されたタイミング信号に基づいて、シミュレ
ーション手段によって演算されるデータを入力するため
の入力手段と、タイミング信号生成手段によって生成さ
れたタイミング信号に基づいて、シミュレーション手段
によって演算されたデータを出力するための出力手段と
を含む。

【００１２】入力手段は、タイミング信号生成手段によ
って生成されたタイミング信号に基づいて、シミュレー
ション手段によって演算されるデータを入力する。タイ
ミング信号は所定の周期で出力されるため、シミュレー
ション手段によって演算されるデータ量は一意的に定ま
り、入力手段がシミュレーション手段に入力すべきデー
タのデータ量が一定量となる。

【００１３】請求項２に記載のＤＳＰシミュレーション
方法は、所定の時間を設定するステップと、所定時間の
周期でデータを入力するステップと、入力されたデータ
をＤＳＰの命令のシミュレートによって演算するステッ
プと、所定時間の周期で、演算されたデータを出力する
ステップとを含む。

【００１４】

【発明の実施の形態】図１は、本発明の実施の形態にお
けるＤＳＰシミュレーション装置のハードウェア構成を
示す図である。ＤＳＰシミュレーション装置は、装置全
体の制御を行なうためのＣＰＵ（Central Processing U
nit ）１、メモリ２、ハードディスク３およびフロッピ
ーディスク４に対してデータの読出／書込を行なうため
の外部記憶制御装置５、通信網に接続され外部の計算機
との間で通信を行なうための通信制御装置６、ＣＰＵ１
から出力される制御信号を入力してメモリ２等の制御信
号を生成するための制御回路７、およびバス８を含む。

【００１５】ＤＳＰシミュレーション装置を制御するた
めのシミュレーションプログラムは、フロッピーディス
ク４等の媒体によって提供される。ＣＰＵ１は、外部記
憶制御装置５を介して、フロッピーディスク４に記録さ
れたシミュレーションプログラムを読取り、一旦ハード
ディスク３に格納する。ＣＰＵ１は、ハードディスク３
から適宜シミュレーションプログラムをメモリ２にロー
ドして実行することによってシミュレータが起動され
る。また、シミュレーションプログラムは、通信網を介
して通信制御装置６によって受信され、ハードディスク
３に格納されてもよい。

【００１６】図２は、本発明の実施の形態におけるＤＳ
Ｐシミュレーション装置の構成を示すブロック図であ
る。ＤＳＰシミュレーション装置は、入力データファイ
ル１１、入力データファイル１１からデータを読出して
出力するための入力部１２、入力部１２からのデータを
入力して実際のＤＳＰ内における処理をシミュレートす
るためのシミュレーション部１３、シミュレーション部
１３によって演算されたデータを読出して出力するため
の出力部１５、出力部１５が出力したデータが格納され
る出力データファイル１６、入力部１２と出力部１６と
に対して所定周期のタイミング信号を生成して出力する
ためのタイミング信号生成部１７およびタイミング信号
生成部１７が生成するタイミング信号の周期等のパラメ
ータを格納するためのシステム定義ファイル１８を含
む。シミュレーション部１３はシミュレーション部１３
が実行するプログラムが記憶されるメモリ１４を含む。

【００１７】入力データファイル１１と出力データファ
イル１６とは、ハードディスク３内に格納される。シス
テム定義ファイル１８には、実際のＤＳＰがリセットさ
れた後、処理を開始してから外部のデータを取込める
（レディ）状態になるまでの時間ｐ１と、実際のＤＳＰ
が外部のデータを取込む周期ｐ２等のパラメータが格納
される。このシステム定義ファイルは、メモリ２あるい
はハードディスク３内に設定される。

【００１８】パラメータｐ１は、メモリ１４に格納され
たプログラムによって変化するパラメータであり、プロ
グラム内容によって一意的に定まる。また、パラメータ
ｐ２はユーザによって任意の値が設定される。パラメー
タｐ２に設定された時間によって、実際のＤＳＰが外部
から取込むデータ量が求まる。すなわち、処理（演算）
時間と処理されるデータ量とは比例するというＤＳＰの
特性を利用したものである。

【００１９】シミュレーション部１３は、メモリ１４に
記憶されたプログラムを解析して、順に処理を行なう。
すなわち、シミュレーション部１３は、プログラムの命
令コードを分析し、その分析結果に基づいてデータに対
する演算を行なう。このように、シミュレーション部１
３は、実際のＤＳＰ内部で行なわれる処理をシミュレー
トしながらプログラムを実行するので、シミュレーショ
ン部１３における処理時間は通常ＤＳＰ内部で行なわれ
る処理時間と比較してかなり長い時間を必要とする。

【００２０】しかし、このシミュレーション部１３にお
ける処理時間は、ＤＳＰ内部での処理時間に比例するの
で、上述したＤＳＰにおける処理時間ｐ２（以後、この
処理時間に処理できるデータ量を１フレームと呼ぶ）に
相当するシミュレーション部１３における処理時間を算
出することが可能である。タイミング信号生成部１７
は、このｐ２に相当するシミュレーション部１３におけ
る処理時間を算出し、この算出した時間に入力部１２お
よび出力部１３におけるデータの転送に要する時間を加
算した時間を周期とするタイミング信号を生成して出力
する。

【００２１】したがって、タイミング信号生成部１７が
生成するタイミング信号の周期はｐ２と比較して大きな
値となるが、その間にシミュレーション部１３が演算す
るデータ量は、実際のＤＳＰが時間ｐ２に演算するデー
タ量と同じであり、入力部１２はタイミング信号が入力
されるたびに入力データファイル１１からこのデータ量
のデータをシミュレーション部１３へ出力すればよいこ
とになる。同様に、出力部１６はタイミング信号が入力
されるたびに一定のデータ量のデータをシミュレーショ
ン部１３から読出し、出力データファイル１６に格納す
る。

【００２２】図３は、本発明の実施の形態におけるＤＳ
Ｐシミュレーション装置の処理手順を示すフローチャー
トである。まず、レジスタのインシャライズ等の初期化
処理を行なう（Ｓ１）。この初期化に要する時間は、上
述したパラメータｐ１から求めることができる。

【００２３】入力部１２は、上述した１フレームで処理
されるデータをタイミング信号に同期して入力データフ
ァイル１１から読出す（Ｓ２）。入力部１２は、入力デ
ータファイル１１に読出すべきデータがなければ、処理
を終了する。入力データファイル１１に読出すべきデー
タがあれば、入力部１２は読出した１フレーム分のデー
タをシミュレーション部１３に入力する（Ｓ３）。

【００２４】シミュレーション部１３は、メモリ１４に
記憶されたフィルタ、圧縮／伸長または音声認識等のプ
ログラムに基づいて１フレーム分のデータの処理を実行
する（Ｓ４）。この処理に要する時間ｔ２は、実際のＤ
ＳＰにおける処理時間ｐ２に相当するシミュレーション
部１３における処理時間である。シミュレーション部１
３は、処理された１フレーム分のデータを出力部１５へ
転送する（Ｓ５）。そして、出力部１５はこの１フレー
ム分のデータを出力データファイル１６へ格納した後、
ステップＳ２へ戻りステップＳ２〜Ｓ６の処理を繰返
す。

【００２５】このステップＳ２〜Ｓ６に要する時間（ｔ
１＋ｔ２＋ｔ３）がタイミング信号生成部１７が生成す
るタイミング信号の周期である。

【００２６】以上説明したように、パラメータｐ２で設
定された時間に基づいて実際のＤＳＰが処理するデータ
量を求め、入力部１２はこのデータ量のデータを入力デ
ータファイル１１から読出してシミュレーション部１３
へ転送することによって、シミュレーション装置は処理
を行なう。したがって、ユーザはＤＳＰの使用用途に合
わせて入力部１２のプログラムを作成する必要がなく、
ユーザはパラメータｐ２を設定するだけでＤＳＰのシミ
ュレーションが行なえるようになる。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるＤＳＰシミュレー
ション装置のハードウェア構成を示す図である。

【図２】本発明の実施の形態におけるＤＳＰシミュレー
ション装置の構成を示すブロック図である。

【図３】本発明の実施の形態におけるＤＳＰシミュレー
ション装置の処理手順を示すフローチャートである。

【図４】ＤＳＰを実際に使用した場合の周辺回路の構成
の一例を示す図である。

【図５】図４に示す回路をシミュレートするための従来
のシミュレーション装置の構成を示すブロック図であ
る。

【符号の説明】

１ ＣＰＵ ２ メモリ ３ ハードディスク ４ フロッピーディスク ５ 外部記憶制御装置 ６ 通信制御装置 ７ 制御回路 ８ バス １１ 入力データファイル １２ 入力部 １３ シミュレーション部 １４ メモリ １５ 出力部 １６ 出力データファイル １７ タイミング信号生成部 １８ システム定義ファイル

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＤＳＰの命令をシミュレートするための
   シミュレーション手段と、 所定時間が設定され、該所定時間の周期でタイミング信
   号を出力するためのタイミング信号生成手段と、 前記タイミング信号生成手段によって生成されたタイミ
   ング信号に基づいて、前記シミュレーション手段によっ
   て演算されるデータを入力するための入力手段と、 前記タイミング信号生成手段によって生成されたタイミ
   ング信号に基づいて、前記シミュレーション手段によっ
   て演算されたデータを出力するための出力手段とを含む
   ＤＳＰシミュレーション装置。
2. 【請求項２】 所定の時間を設定するステップと、 前記所定時間の周期でデータを入力するステップと、 前記入力されたデータをＤＳＰの命令のシミュレートに
   よって演算するステップと、 前記所定時間の周期で、前記演算されたデータを出力す
   るステップとを含むＤＳＰシミュレーション方法。