JPH1022232A - 窒素イオン注入を用いる浅いｐ型接合および製造方法 - Google Patents
窒素イオン注入を用いる浅いｐ型接合および製造方法Info
- Publication number
- JPH1022232A JPH1022232A JP5723297A JP5723297A JPH1022232A JP H1022232 A JPH1022232 A JP H1022232A JP 5723297 A JP5723297 A JP 5723297A JP 5723297 A JP5723297 A JP 5723297A JP H1022232 A JPH1022232 A JP H1022232A
- Authority
- JP
- Japan
- Prior art keywords
- boron
- silicon substrate
- junction
- shallow
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】現在、IC内の構成素子サイズの縮小が求められ
ている。例えば、電界効果トランジスタ(FET)のチャネ
ル長を短くすれば、FETのスイッチング速度が増し、短
いチャネル長と相俟って、FETのドレインとソースを形
成する接合が浅くなり、さらにドレインとソース間の電
流漏洩を防ぐことができる。これらの特徴を有する集積
回路(IC)を提供するために、従来のプロセスと装置を使
い、かつ製造の効率を落とすことなく実現する方法を開
示する。 【解決手段】本願発明では、シリコン基板に浅いp型接
合を形成するのに、在来のプロセスと装置を用いてい
る。接合深度を制御するために、窒素層をシリコン基板
中にイオン注入する。p型接合は、シリコン基板中、窒
素層より浅くホウ素をイオン注入して形成する。窒素層
は、イオン注入されるホウ素に対する拡散障壁として作
用し、ホウ素がシリコン基板中に拡散する深さを制限す
る。
ている。例えば、電界効果トランジスタ(FET)のチャネ
ル長を短くすれば、FETのスイッチング速度が増し、短
いチャネル長と相俟って、FETのドレインとソースを形
成する接合が浅くなり、さらにドレインとソース間の電
流漏洩を防ぐことができる。これらの特徴を有する集積
回路(IC)を提供するために、従来のプロセスと装置を使
い、かつ製造の効率を落とすことなく実現する方法を開
示する。 【解決手段】本願発明では、シリコン基板に浅いp型接
合を形成するのに、在来のプロセスと装置を用いてい
る。接合深度を制御するために、窒素層をシリコン基板
中にイオン注入する。p型接合は、シリコン基板中、窒
素層より浅くホウ素をイオン注入して形成する。窒素層
は、イオン注入されるホウ素に対する拡散障壁として作
用し、ホウ素がシリコン基板中に拡散する深さを制限す
る。
Description
【０００１】
【産業上の利用分野】本願発明は半導体素子に関し、よ
り詳細には、シリコン基板における浅いp型接合の形成
に関する。
り詳細には、シリコン基板における浅いp型接合の形成
に関する。
【０００２】
【従来の技術】現代の集積回路(IC)で達成できる高性能
・高素子密度は、IC内の構成素子サイズの縮小に寄与し
得るものである。例えば、電界効果トランジスタ(FET)
のチャネル長を短くすれば、FETのスイッチング速度が
増す。短いチャネル長と相俟って、FETのドレインとソ
ースを形成する接合が浅くなり、ドレインとソース間の
電流漏洩を防ぐことができる。
・高素子密度は、IC内の構成素子サイズの縮小に寄与し
得るものである。例えば、電界効果トランジスタ(FET)
のチャネル長を短くすれば、FETのスイッチング速度が
増す。短いチャネル長と相俟って、FETのドレインとソ
ースを形成する接合が浅くなり、ドレインとソース間の
電流漏洩を防ぐことができる。
【０００３】典型的には、FETのドレインとソースは、
それぞれ、ホウ素のようなドーパントをシリコン基板中
にイオン注入して形成したp型接合を含む。低い寄生抵
抗は、その接合に高いドーパント濃度を適用することに
よって達成される。しかし、ホウ素は高拡散性であり、
シリコン基板中に深く拡散して、接合深度を増大する。
ホウ素の拡散は、イオン注入で損傷した結晶構造を修復
するためにシリコン基板を加熱アニーリングしている間
は、特に制限することが困難である。比較的低い注入エ
ネルギーで十分に低い寄生抵抗を得るためには、注入エ
ネルギーを低くしてホウ素のイオン注入深度を減らして
もよいが、イオン注入の所要時間が増し、ICの組立スル
ープットを低下させることになる。
それぞれ、ホウ素のようなドーパントをシリコン基板中
にイオン注入して形成したp型接合を含む。低い寄生抵
抗は、その接合に高いドーパント濃度を適用することに
よって達成される。しかし、ホウ素は高拡散性であり、
シリコン基板中に深く拡散して、接合深度を増大する。
ホウ素の拡散は、イオン注入で損傷した結晶構造を修復
するためにシリコン基板を加熱アニーリングしている間
は、特に制限することが困難である。比較的低い注入エ
ネルギーで十分に低い寄生抵抗を得るためには、注入エ
ネルギーを低くしてホウ素のイオン注入深度を減らして
もよいが、イオン注入の所要時間が増し、ICの組立スル
ープットを低下させることになる。
【０００４】
【発明が解決しようとする課題】シリコン基板に浅いp
型接合をもたらす試みには、プロジェクションガス浸漬
レーザドーピング(projection gas immersion laser do
ping - P-GILT)のような在来の処理技術は、ほとんど採
用されてこなかった。P-GILTは、XeClレーザを使って、
BF2ガスの存在において接合部位のシリコンを溶融し、
ホウ素を溶融シリコン中に拡散させるものである。P-GI
LTを使って浅いp型接合を形成してよいが、シリコンを
高出力のXeClレーザから選択的に遮蔽するのに用いるマ
スクは高価である。P-GILTは、在来のIC処理装置及び方
法とは容易には置き換えられず、IC組立のコストと複雑
さを増大させる。
型接合をもたらす試みには、プロジェクションガス浸漬
レーザドーピング(projection gas immersion laser do
ping - P-GILT)のような在来の処理技術は、ほとんど採
用されてこなかった。P-GILTは、XeClレーザを使って、
BF2ガスの存在において接合部位のシリコンを溶融し、
ホウ素を溶融シリコン中に拡散させるものである。P-GI
LTを使って浅いp型接合を形成してよいが、シリコンを
高出力のXeClレーザから選択的に遮蔽するのに用いるマ
スクは高価である。P-GILTは、在来のIC処理装置及び方
法とは容易には置き換えられず、IC組立のコストと複雑
さを増大させる。
【０００５】
【課題を解決するための手段】本願発明では、シリコン
基板に浅いp型接合を形成するのに、在来のプロセスと
装置を用いている。浅いp型接合により、ヒ化ガリウムI
Cを作るのが比較的費用がかかりかつ困難であるのに対
抗して、シリコンICにおいて短チャネル素子で高性能が
達成できる。接合深度を制御するために、窒素層をシリ
コン基板中にイオン注入する。p型接合は、シリコン基
板中、窒素層の上にホウ素をイオン注入して形成する。
窒素層は、イオン注入されるホウ素に対する拡散障壁と
して作用し、ホウ素がシリコン基板中に拡散する深さを
制限する。イオン注入後、注入済みシリコン基板を熱的
にアニーリングしてシリコン基板の結晶構造を修復す
る。浅いp型接合上に金属接点を形成するこれらは、電
界効果トランジスタのドレインとソースとして、又はシ
リコンICにおける別の素子の一部として用いることがで
きる。
基板に浅いp型接合を形成するのに、在来のプロセスと
装置を用いている。浅いp型接合により、ヒ化ガリウムI
Cを作るのが比較的費用がかかりかつ困難であるのに対
抗して、シリコンICにおいて短チャネル素子で高性能が
達成できる。接合深度を制御するために、窒素層をシリ
コン基板中にイオン注入する。p型接合は、シリコン基
板中、窒素層の上にホウ素をイオン注入して形成する。
窒素層は、イオン注入されるホウ素に対する拡散障壁と
して作用し、ホウ素がシリコン基板中に拡散する深さを
制限する。イオン注入後、注入済みシリコン基板を熱的
にアニーリングしてシリコン基板の結晶構造を修復す
る。浅いp型接合上に金属接点を形成するこれらは、電
界効果トランジスタのドレインとソースとして、又はシ
リコンICにおける別の素子の一部として用いることがで
きる。
【０００６】
【実施例】図1は、本願発明の浅いp型接合の断面図を示
す。この実施例では、２つの浅いp型接合、即ち２つの
接合1が電界効果トランジスタ(FET)10に組込まれてお
り、１つの接合1がFET 10のドレインを設定し、他の接
合1がソースを設定する。FET10は、結晶性シリコン基板
3に形成される。チャネル5はリン又はヒ素を使って注入
し、SiO2のゲート酸化層7はチャネル5の上に作る。多結
晶シリコンゲート9はゲート酸化層7の上に形成する。チ
ャネル5の両サイドにドレインとソースを形成する。ド
レインとソース間のチャネル5中の伝導性の制御は、ゲ
ート9に電圧を印加して実施する。
す。この実施例では、２つの浅いp型接合、即ち２つの
接合1が電界効果トランジスタ(FET)10に組込まれてお
り、１つの接合1がFET 10のドレインを設定し、他の接
合1がソースを設定する。FET10は、結晶性シリコン基板
3に形成される。チャネル5はリン又はヒ素を使って注入
し、SiO2のゲート酸化層7はチャネル5の上に作る。多結
晶シリコンゲート9はゲート酸化層7の上に形成する。チ
ャネル5の両サイドにドレインとソースを形成する。ド
レインとソース間のチャネル5中の伝導性の制御は、ゲ
ート9に電圧を印加して実施する。
【０００７】高速動作が可能なFET 10は、短いゲート長
Lg、短い有効チャネル長Le及び浅いp型接合を設けるこ
とにより実現する。ゲート長Lgと有効チャネル長Leにつ
いての代表的値は、それぞれ、0.18 umと0.1 umであ
る。浅いp型接合1の接合深度Xjは、該短チャネルFET 10
に対して有効なゲート制御を実施するには、約700オン
グストローム(Å)以下である。これらの短チャネルFET
10に対して700Åを大きく越える接合深度Xjは、バルク
パンチスルー(bulk punch through)、ドレインとソース
間の電流漏洩の原因となる。接合深度Xjが深すぎると、
ゲート9に印加される電圧は、ドレインとソース間のチ
ャネル5中の伝導性の遮断に効果が無く、これもまた、
ドレインとソース間に電流漏洩を生ずる。
Lg、短い有効チャネル長Le及び浅いp型接合を設けるこ
とにより実現する。ゲート長Lgと有効チャネル長Leにつ
いての代表的値は、それぞれ、0.18 umと0.1 umであ
る。浅いp型接合1の接合深度Xjは、該短チャネルFET 10
に対して有効なゲート制御を実施するには、約700オン
グストローム(Å)以下である。これらの短チャネルFET
10に対して700Åを大きく越える接合深度Xjは、バルク
パンチスルー(bulk punch through)、ドレインとソース
間の電流漏洩の原因となる。接合深度Xjが深すぎると、
ゲート9に印加される電圧は、ドレインとソース間のチ
ャネル5中の伝導性の遮断に効果が無く、これもまた、
ドレインとソース間に電流漏洩を生ずる。
【０００８】サブミクロンのゲート長Lgと有効チャネル
長Leを有するFET 10及び他のシリコンデバイスの組立法
は、当分野で周知である。しかし、ドーパントとしてホ
ウ素をイオン注入することにより形成される浅いp型接
合1は、ホウ素のシリコン基板3中への高拡散性のため、
作製が困難である。ホウ素の拡散は、イオン注入によっ
て損傷された結晶構造を修復するためにシリコン基板3
のアニーリング中、加速される。ホウ素の拡散によっ
て、ホウ素がイオン注入される元々の深さより著しく深
い接合が形成される。
長Leを有するFET 10及び他のシリコンデバイスの組立法
は、当分野で周知である。しかし、ドーパントとしてホ
ウ素をイオン注入することにより形成される浅いp型接
合1は、ホウ素のシリコン基板3中への高拡散性のため、
作製が困難である。ホウ素の拡散は、イオン注入によっ
て損傷された結晶構造を修復するためにシリコン基板3
のアニーリング中、加速される。ホウ素の拡散によっ
て、ホウ素がイオン注入される元々の深さより著しく深
い接合が形成される。
【０００９】本願発明の浅いp型接合1では、イオン注入
したホウ素層13の拡散深度が制御される。ホウ素層13に
加えてシリコン基板3中へイオン注入された窒素層11
は、イオン注入されるホウ素に対する拡散障壁として作
用し、ホウ素がシリコン基板3中へ拡散する深度を制限
する。イオン注入後、注入済みシリコン基板3は、急速
熱アニール法(RTA)又は炉アニール法を使って熱的にア
ニールされる。RTAは、様々な熱サイクルを含んでよ
い。典型的サイクルは、ほぼ1000℃の高温に達するまで
50〜100℃／秒の温度勾配を含んでよい。その高温を１
分足らず維持し、それから注入済みシリコン基板3を室
温まで冷却する。この特定の温度サイクルからの変形も
またイオン注入で損傷したシリコン基板3の結晶構造を
修復しかつホウ素ドーパントを活性化する。
したホウ素層13の拡散深度が制御される。ホウ素層13に
加えてシリコン基板3中へイオン注入された窒素層11
は、イオン注入されるホウ素に対する拡散障壁として作
用し、ホウ素がシリコン基板3中へ拡散する深度を制限
する。イオン注入後、注入済みシリコン基板3は、急速
熱アニール法(RTA)又は炉アニール法を使って熱的にア
ニールされる。RTAは、様々な熱サイクルを含んでよ
い。典型的サイクルは、ほぼ1000℃の高温に達するまで
50〜100℃／秒の温度勾配を含んでよい。その高温を１
分足らず維持し、それから注入済みシリコン基板3を室
温まで冷却する。この特定の温度サイクルからの変形も
またイオン注入で損傷したシリコン基板3の結晶構造を
修復しかつホウ素ドーパントを活性化する。
【００１０】接合1へ接続できるよう、既知技術を使っ
て金属接点を形成する。例えば、ホウ素層13に隣接して
シリコン基板3上にチタンをスパッタしてTiSi2の下方接
点15を形成する。タングステンの金属プラグ17が下方接
点15から延びそして絶縁膜の被覆１８を通してアルミニ
ウムの上方接点19に接続する。図示されていないが、多
結晶シリコンゲート9への接続も、TiSi2の下方接点、金
属プラグ及びアルミニウムの上方接点を用いて形成する
ことが出来る。浅いp型接合1がFETに組込まれると、深
い接合6がTiSi2の下方接点15とバルクシリコン基板3間
を分離する。深い接合6は、各浅いp型接合1の下にホウ
素をイオン注入して形成する。
て金属接点を形成する。例えば、ホウ素層13に隣接して
シリコン基板3上にチタンをスパッタしてTiSi2の下方接
点15を形成する。タングステンの金属プラグ17が下方接
点15から延びそして絶縁膜の被覆１８を通してアルミニ
ウムの上方接点19に接続する。図示されていないが、多
結晶シリコンゲート9への接続も、TiSi2の下方接点、金
属プラグ及びアルミニウムの上方接点を用いて形成する
ことが出来る。浅いp型接合1がFETに組込まれると、深
い接合6がTiSi2の下方接点15とバルクシリコン基板3間
を分離する。深い接合6は、各浅いp型接合1の下にホウ
素をイオン注入して形成する。
【００１１】図2は、ホウ素22、23及び窒素21の濃度分
布ー対ーシリコン基板3中の垂直深度Zの関係を示す。注
入濃度分布22は、シリコン基板中へイオン注入時のシリ
コン基板3の１立方センチメートル当りの原子数の単位
でホウ素濃度を示す。シリコン基板3中へのホウ素濃度
のピーク33の深度Zは、注入エネルギーによって変化さ
せることが出来る。より高い注入エネルギーは、一般
に、より深いホウ素イオン注入を生ずる。イオン注入さ
れたホウ素の濃度は、注入用量によって変化することも
ある。より高い注入用量は、より高いホウ素濃度を生ず
る。この実施例では、シリコン基板3の表面近くにホウ
素濃度のピーク33を有するホウ素層13を形成できるよ
う、注入エネルギーと注入用量を調節する。シリコン基
板3中への700Å未満の深度で、1018〜1020個のホウ素原
子/ｃｍ3のホウ素濃度ピーク33は、注入エネルギー10 K
eVでBF2の注入を行なって得られたものである。
布ー対ーシリコン基板3中の垂直深度Zの関係を示す。注
入濃度分布22は、シリコン基板中へイオン注入時のシリ
コン基板3の１立方センチメートル当りの原子数の単位
でホウ素濃度を示す。シリコン基板3中へのホウ素濃度
のピーク33の深度Zは、注入エネルギーによって変化さ
せることが出来る。より高い注入エネルギーは、一般
に、より深いホウ素イオン注入を生ずる。イオン注入さ
れたホウ素の濃度は、注入用量によって変化することも
ある。より高い注入用量は、より高いホウ素濃度を生ず
る。この実施例では、シリコン基板3の表面近くにホウ
素濃度のピーク33を有するホウ素層13を形成できるよ
う、注入エネルギーと注入用量を調節する。シリコン基
板3中への700Å未満の深度で、1018〜1020個のホウ素原
子/ｃｍ3のホウ素濃度ピーク33は、注入エネルギー10 K
eVでBF2の注入を行なって得られたものである。
【００１２】窒素濃度分布21は、シリコン基板3におけ
る窒素濃度を示す。図示のように、窒素は、ホウ素より
深くイオン注入される。窒素濃度ピーク31がシリコン基
板3においてホウ素濃度ピーク33より深い位置に来るよ
うに窒素をイオン注入するには、より高い注入エネルギ
ーを用いる。窒素濃度ピーク31は、シリコン基板3中へ
のホウ素の拡散を制限するため、注入用量と注入エネル
ギーによって調節される。
る窒素濃度を示す。図示のように、窒素は、ホウ素より
深くイオン注入される。窒素濃度ピーク31がシリコン基
板3においてホウ素濃度ピーク33より深い位置に来るよ
うに窒素をイオン注入するには、より高い注入エネルギ
ーを用いる。窒素濃度ピーク31は、シリコン基板3中へ
のホウ素の拡散を制限するため、注入用量と注入エネル
ギーによって調節される。
【００１３】アニール後の濃度分布23は、注入済みシリ
コン基板の熱アニール後のシリコン基板3におけるホウ
素の濃度を示す。アニール後の濃度分布23と窒素濃度分
布21は、図1に示した浅いp型接合1を形成する。ホウ素
層13は、シリコン基板3におけるホウ素の濃度で規定さ
れ、一方、窒素層11は、シリコン基板における窒素の濃
度で規定される。接合深度Xjはシリコン基板中への垂直
深度Zであり、垂直深度Zが接合深度Xjより深くなると、
ホウ素濃度は予定値濃度Ｃより少なくなる。短チャネル
長のFET 10では、典型的接合深度Xjは700Åであってよ
くかつ典型的予定濃度は1018原子/ｃｍ3であってよい。
浅いp型接合1の所望の電気特性に応じて、ホウ素層13と
窒素層11をシリコン基板3中にイオン注入するのに用い
る注入エネルギーと注入用量を調節して、接合深度Xjと
予定濃度Cを適合させることが出来る。
コン基板の熱アニール後のシリコン基板3におけるホウ
素の濃度を示す。アニール後の濃度分布23と窒素濃度分
布21は、図1に示した浅いp型接合1を形成する。ホウ素
層13は、シリコン基板3におけるホウ素の濃度で規定さ
れ、一方、窒素層11は、シリコン基板における窒素の濃
度で規定される。接合深度Xjはシリコン基板中への垂直
深度Zであり、垂直深度Zが接合深度Xjより深くなると、
ホウ素濃度は予定値濃度Ｃより少なくなる。短チャネル
長のFET 10では、典型的接合深度Xjは700Åであってよ
くかつ典型的予定濃度は1018原子/ｃｍ3であってよい。
浅いp型接合1の所望の電気特性に応じて、ホウ素層13と
窒素層11をシリコン基板3中にイオン注入するのに用い
る注入エネルギーと注入用量を調節して、接合深度Xjと
予定濃度Cを適合させることが出来る。
【００１４】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。
が、以下、本発明の各実施態様の例を示す。
【００１５】（実施態様１）シリコン基板(3)に形成さ
れる浅いp型接合(1)において、以下の（ａ）ないし
（ｃ）を含むことを特徴とする浅いp型接合(1)、（ａ）
窒素層(11)であって、前記シリコン基板(3)内に窒素濃
度のピーク(31)を有する窒素濃度分布(21)をもつ窒素層
(11)と、（ｂ）ホウ素層(13)であって、前記シリコン基
板(3)内にホウ素濃度のピーク(33)を有するホウ素濃度
分布(23)をもち、前記窒素濃度のピーク(31)が前記シリ
コン基板(3)において前記ホウ素濃度のピーク(33)より
深いホウ素層(13)と、（ｃ）前記シリコン基板(3)内の
接合深度(xj)であって、接合深度(xj)より深くなると、
前記ホウ素濃度は予定値より少なくなる接合深度(xj)。
れる浅いp型接合(1)において、以下の（ａ）ないし
（ｃ）を含むことを特徴とする浅いp型接合(1)、（ａ）
窒素層(11)であって、前記シリコン基板(3)内に窒素濃
度のピーク(31)を有する窒素濃度分布(21)をもつ窒素層
(11)と、（ｂ）ホウ素層(13)であって、前記シリコン基
板(3)内にホウ素濃度のピーク(33)を有するホウ素濃度
分布(23)をもち、前記窒素濃度のピーク(31)が前記シリ
コン基板(3)において前記ホウ素濃度のピーク(33)より
深いホウ素層(13)と、（ｃ）前記シリコン基板(3)内の
接合深度(xj)であって、接合深度(xj)より深くなると、
前記ホウ素濃度は予定値より少なくなる接合深度(xj)。
【００１６】（実施態様２）実施態様1記載の浅いp型接
合(1)であって、前記窒素層(11)が前記シリコン基板(3)
中にイオン注入され、かつ前記ホウ素層(13)が前記シリ
コン基板(3)中にイオン注入されることを特徴とする浅
いp型接合(1)。
合(1)であって、前記窒素層(11)が前記シリコン基板(3)
中にイオン注入され、かつ前記ホウ素層(13)が前記シリ
コン基板(3)中にイオン注入されることを特徴とする浅
いp型接合(1)。
【００１７】（実施態様３）実施態様2記載の浅いp型接
合(1)であって、ホウ素濃度の予定値(C)がホウ素濃度ピ
ーク(33)の予定値を下回ることを特徴とする浅いp型接
合(1)。
合(1)であって、ホウ素濃度の予定値(C)がホウ素濃度ピ
ーク(33)の予定値を下回ることを特徴とする浅いp型接
合(1)。
【００１８】（実施態様４）実施態様3記載の浅いp型接
合(1)であって、さらに前記ホウ素層(13)に下方接点(1
5)を包含することを特徴とする浅いp型接合(1)。
合(1)であって、さらに前記ホウ素層(13)に下方接点(1
5)を包含することを特徴とする浅いp型接合(1)。
【００１９】（実施態様５）実施態様4記載の浅いp型接
合(1)であって、さらに、前記下方接点(15)の第一の端
末に接続された金属プラグ(17)を包含し、かつ前記金属
プラグ(17)の第二の端末に接続された上方接点(19)を包
含することを特徴とする浅いp型接合(1)。
合(1)であって、さらに、前記下方接点(15)の第一の端
末に接続された金属プラグ(17)を包含し、かつ前記金属
プラグ(17)の第二の端末に接続された上方接点(19)を包
含することを特徴とする浅いp型接合(1)。
【００２０】（実施態様６）実施態様5記載の浅いp型接
合(1)であって、前記下方接点(15)がTiSi2であり、前記
金属プラグ(17)がタングステンでありかつ前記上方接点
(15)がアルミニウムであることを特徴とする浅いp型接
合(1)。
合(1)であって、前記下方接点(15)がTiSi2であり、前記
金属プラグ(17)がタングステンでありかつ前記上方接点
(15)がアルミニウムであることを特徴とする浅いp型接
合(1)。
【００２１】（実施態様７）実施態様5記載の浅いp型接
合(1)であって、前記浅いp型接合が電界効果トランジス
タ(10)のソースを形成することを特徴とする浅いp型接
合(1)。
合(1)であって、前記浅いp型接合が電界効果トランジス
タ(10)のソースを形成することを特徴とする浅いp型接
合(1)。
【００２２】（実施態様８）実施態様7記載の浅いp型接
合(1)であって、前記電界効果トランジスタ(10)が、前
記シリコン基板(3)において前記ホウ素層(13)の下に形
成された深いホウ素接合(6)をさらに包含することを特
徴とする浅いp型接合(1)。
合(1)であって、前記電界効果トランジスタ(10)が、前
記シリコン基板(3)において前記ホウ素層(13)の下に形
成された深いホウ素接合(6)をさらに包含することを特
徴とする浅いp型接合(1)。
【００２３】（実施態様９）実施態様5記載の浅いp型接
合(1)であって、前記浅いp型接合が前記電界効果トラン
ジスタ(10)のドレインを形成することを特徴とする浅い
p型接合(1)。
合(1)であって、前記浅いp型接合が前記電界効果トラン
ジスタ(10)のドレインを形成することを特徴とする浅い
p型接合(1)。
【００２４】（実施態様１０）実施態様9記載の浅いp型
接合(1)であって、前記電界効果トランジスタ(10)が、
前記シリコン基板(3)において前記ホウ素層(13)の下に
形成された深いホウ素接合(6)をさらに包含することを
特徴とする浅いp型接合(1)。
接合(1)であって、前記電界効果トランジスタ(10)が、
前記シリコン基板(3)において前記ホウ素層(13)の下に
形成された深いホウ素接合(6)をさらに包含することを
特徴とする浅いp型接合(1)。
【００２５】（実施態様１１）シリコン基板に浅いp型
接合を形成する方法において、以下の（ａ）ないし
（ｄ）のステップを含むことを特徴とする方法、（ａ）
窒素層(11)をシリコン基板(3)中にイオン注入するステ
ップと、（ｂ）ホウ素層(13)を前記シリコン基板(3)中
の前記窒素層(11)の上にイオン注入するステップと、
（ｃ）イオン注入した前記シリコン基板(3)をアニーリ
ングするステップと、（ｄ）前記シリコン基板(3)上の
前記ホウ素層(13)の上に金属接点(15)をスパッタするス
テップ。
接合を形成する方法において、以下の（ａ）ないし
（ｄ）のステップを含むことを特徴とする方法、（ａ）
窒素層(11)をシリコン基板(3)中にイオン注入するステ
ップと、（ｂ）ホウ素層(13)を前記シリコン基板(3)中
の前記窒素層(11)の上にイオン注入するステップと、
（ｃ）イオン注入した前記シリコン基板(3)をアニーリ
ングするステップと、（ｄ）前記シリコン基板(3)上の
前記ホウ素層(13)の上に金属接点(15)をスパッタするス
テップ。
【００２６】（実施態様１２）実施態様11記載の方法で
あって、イオン注入した前記シリコン基板(3)をアニー
リングする前記ステップが、温度1000℃まで50ないし10
0℃／秒の割合で前記シリコン基板(3)を加熱することを
含むことを特徴とする方法。
あって、イオン注入した前記シリコン基板(3)をアニー
リングする前記ステップが、温度1000℃まで50ないし10
0℃／秒の割合で前記シリコン基板(3)を加熱することを
含むことを特徴とする方法。
【００２７】（実施態様１３）実施態様12記載の方法で
あって、さらに、前記金属接点(15)に接触する第一の端
末に金属プラグ(17)を堆積させるステップと、前記金属
プラグ(17)の第二の端末にアルミニウム接続(19)を形成
するステップとを包含することを特徴とする方法。
あって、さらに、前記金属接点(15)に接触する第一の端
末に金属プラグ(17)を堆積させるステップと、前記金属
プラグ(17)の第二の端末にアルミニウム接続(19)を形成
するステップとを包含することを特徴とする方法。
【００２８】（実施態様１４）実施態様13記載の方法で
あって、さらに、前記ホウ素層(13)の下に深いホウ素接
合(6)をイオン注入するステップを包含することを特徴
とする方法。
あって、さらに、前記ホウ素層(13)の下に深いホウ素接
合(6)をイオン注入するステップを包含することを特徴
とする方法。
【図１】本発明の浅いp型接合の断面図を示す図であ
る。
る。
【図２】本発明におけるホウ素と窒素の濃度分布を示す
図である。
図である。
１：１つの接合 ３：シリコン基板 ５：チャネル ６：深い接合 ７：ゲート酸化層 ９：多結晶シリコンゲート １０：電界効果トランジスタ １１：窒素層 １３：ホウ素層 １５：下方接点 １７：金属プラグ １８：絶縁膜の被覆 １９：上方接点 ２１：窒素濃度分布 ２２、２３：ホウ素濃度分布 ３１：窒素濃度のピーク ３３：ホウ素濃度のピーク
Claims (1)
- 【請求項１】シリコン基板(3)に形成される浅いp型接合
(1)において、以下の（ａ）ないし（ｃ）を含むことを
特徴とする浅いp型接合(1)、（ａ）窒素層(11)であっ
て、前記シリコン基板(3)内に窒素濃度のピーク(31)を
有する窒素濃度分布(21)をもつ窒素層(11)と、（ｂ）ホ
ウ素層(13)であって、前記シリコン基板(3)内にホウ素
濃度のピーク(33)を有するホウ素濃度分布(23)をもち、
前記窒素濃度のピーク(31)が前記シリコン基板(3)にお
いて前記ホウ素濃度のピーク(33)より深いホウ素層(13)
と、（ｃ）前記シリコン基板(3)内の接合深度(xj)であ
って、接合深度(xj)より深くなると、前記ホウ素濃度は
予定値より少なくなる接合深度(xj)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US618,677 | 1975-10-01 | ||
| US61867796A | 1996-03-19 | 1996-03-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1022232A true JPH1022232A (ja) | 1998-01-23 |
Family
ID=24478686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5723297A Pending JPH1022232A (ja) | 1996-03-19 | 1997-03-12 | 窒素イオン注入を用いる浅いｐ型接合および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1022232A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469348B2 (en) | 2001-01-09 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device |
-
1997
- 1997-03-12 JP JP5723297A patent/JPH1022232A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469348B2 (en) | 2001-01-09 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297115B1 (en) | Cmos processs with low thermal budget | |
| US6184112B1 (en) | Method of forming a MOSFET transistor with a shallow abrupt retrograde dopant profile | |
| US6436783B1 (en) | Method of forming MOS transistor | |
| US6849516B2 (en) | Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer | |
| US6180476B1 (en) | Dual amorphization implant process for ultra-shallow drain and source extensions | |
| JPH1079506A (ja) | 半導体装置およびその製造方法 | |
| JP2003338622A (ja) | デカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法 | |
| JP2005524243A (ja) | シリサイドを使用する金属ゲート電極およびこれを形成する方法 | |
| JPS63141373A (ja) | Ｍｏｓ電界効果トランジスタ構造、集積回路とその製法 | |
| US6265293B1 (en) | CMOS transistors fabricated in optimized RTA scheme | |
| US6258646B1 (en) | CMOS integrated circuit and method for implanting NMOS transistor areas prior to implanting PMOS transistor areas to optimize the thermal diffusivity thereof | |
| US5874343A (en) | CMOS integrated circuit and method for forming source/drain areas prior to forming lightly doped drains to optimize the thermal diffusivity thereof | |
| KR101022854B1 (ko) | 도핑된 고유전 측벽 스페이서들을 구비한 전계 효과트랜지스터의 드레인/소스 확장 구조 | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| JP3205985B2 (ja) | 拡散層の形成方法 | |
| JPH09172176A (ja) | Ｍｏｓデバイス製造方法 | |
| JPH1022232A (ja) | 窒素イオン注入を用いる浅いｐ型接合および製造方法 | |
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| JPH0653157A (ja) | 半導体装置の製造方法 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| KR20030055391A (ko) | 반도체소자의 실리사이드층 형성 방법 | |
| KR100334965B1 (ko) | 모스전계효과트랜지스터 소자의 제조방법 | |
| US20010031546A1 (en) | Method of manufacturing a semiconductor device | |
| KR100881410B1 (ko) | 반도체소자의 제조 방법 | |
| KR100642386B1 (ko) | 실리사이드층 형성 방법 및 이를 이용한 반도체 소자의제조 방법 |