JPH10222132A - 走査回路およびマトリクス型画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】スキャン制御信号線の本数を従来の走査回路よ
りも増加させることなしに、スキャン制御信号線からパ
ルス生成回路までの配線とスキャン制御信号との交点の
数を減らし、回路の消費電流の低減化および回路の小型
化を実現する走査回路、並びに該走査回路を備えるマト
リクス型画像表示装置を提供する。 【解決手段】それぞれ互いに異なるスキャン制御信号が
入力される複数のスキャン制御信号線と、上記スキャン
制御信号線のうちから互いに異なる組み合わせで選択さ
れるｍ本の信号線から入力される信号の論理演算に基づ
き、それぞれパルス信号を出力する複数のパルス生成回
路とを備え、２個以上のパルス生成回路からなるパルス
生成回路群において、上記スキャン制御信号線の内、当
該パルス生成回路群内で用いられるスキャン制御信号線
が用いられないスキャン制御信号線よりもパルス生成回
路に近い場所に配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＴＶやコンピュー
タ装置の表示装置として用いられるマトリクス型画像表
示装置のデータ信号線駆動回路および走査信号線駆動回
路の少なくとも一方に適用される走査回路およびこの走
査回路を備えたマトリクス型画像表示装置に関するもの
である。

【０００２】

【従来の技術】液晶表示装置等のマトリクス型表示装置
は、従来より、図９に示す構成のものが知られている。
この画像表示装置では、一対の基板５１の片方もしくは
それぞれにデータ信号線５４および走査信号線５５が直
交して設けられ、両信号線５４、５５の各交点に画素
（図示せず）が形成されている。

【０００３】データ信号線５４はデータ信号線駆動回路
５２に接続され、画素に印加されるデータ信号（画像信
号）がデータ信号線５４に対してデータ信号線駆動回路
５２より供給される。一方、走査信号線５５は走査信号
線駆動回路５３に接続され、走査信号線５５には、デー
タ信号線５４に供給されているデータ信号を受け取る画
素を選択するための走査信号が走査信号線駆動回路５３
より供給される。

【０００４】データ信号線駆動回路５２の構成の概略を
図１０に示す。データ信号線駆動回路５２は、一定の時
間間隔でパルス信号を次々と出力する走査回路５７と走
査回路５７の信号を受け外部より入力されるデータ信号
をサンプリングし出力するサンプルホールド回路５８と
を備えている。走査信号線駆動回路５３の構成もほぼ同
様で、通常、サンプルホールド回路５８の代わりにバッ
ファ回路が用いられる。

【０００５】上記駆動回路５２、５３のいずれにおいて
も走査回路５７は必要となるが、走査回路５７を構成す
る手段として、シフトレジスタを用いるものと、複
数のパルス信号の入力に対して単純な論理演算を行って
パルス信号を出力するデコーダ回路やマルチプレクサ回
路などを用いるものとがある。

【０００６】後者の一例としてデコード回路を用いた
場合の回路構成を図１１に示す。尚、説明の便宜上、同
図において信号線などの数は単純化されている。この走
査回路５７は、スキャン制御信号線６１−１〜１−８か
らなるスキャン制御信号線６１と、パルス生成回路６２
−１〜６２−１６（６１−６〜６１−１６は図示せず）
からなるパルス生成回路６２とを有しており、各パルス
生成回路６２はスキャン制御信号線６１から入力される
信号を論理演算し出力する。

【０００７】各パルス生成回路６２は、ｍ（この例では
ｍ＝４）個の入力端子をもち、ｎ（ｎ≦ｍ）番目の入力
端子には、スキャン制御信号線６１−２ｎ−１もしくは
スキャン制御信号線６１−２ｎのいずれか一方から信号
が入力される。また、パルス生成回路６２−１〜６２−
１６において、各回路に入力されるスキャン制御信号の
組み合わせは相互に異なるものとなっている。これによ
り、最大で２⁴＝１６個のパルス信号が制御される。

【０００８】図１２は、上記走査回路５７の各部に印加
される信号波形の一例を示すタイミングチャートであ
る。スキャン制御信号線６１−１〜６１−８には、スキ
ャン制御信号ＳＣＳ１〜ＳＣＳ８が入力される。つま
り、スキャン制御信号線６１−２ｎ−１およびスキャン
制御信号線６１−２ｎには、位相差が相互に１８０度異
なり、周期およびパルス幅がそれぞれ基準となる時間間
隔ｔ１の２ⁿ倍および２^n-1倍である信号が走査期間中に
入力される。これにより、パルス生成回路６２−１〜６
２−１６に入力されるスキャン制御信号の組み合わせは
それぞれ基準となる時間間隔ｔ１毎に異なるものとな
り、その組み合わせに応じて、パルス信号ＰＳ１〜ＰＳ
１６が出力される。

【０００９】

【発明が解決しようとする課題】ところで、近年におい
ては、マトリクス型画像表示装置に対して、ＳＶＧＡ，
ＸＧＡ，あるいはハイビジョンといった高精細の画像の
表示が要求されるようになってきている。この場合、デ
ータ信号線５４や走査信号線５５の本数が増加するた
め、それに伴ってスキャン制御信号線６１の本数とパル
ス生成回路６２の入力端子数が増加することになる。

【００１０】パルス生成回路６２の入力端子数の増加
は、スキャン制御信号線６１とスキャン制御信号線６１
からパルス生成回路６２の入力端子までの配線のクロス
部の増加を引き起こす。このため、スキャン制御信号線
６１に生じる寄生容量が増加することになり走査回路５
５全体の消費電流を増大させることになる。

【００１１】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、スキャン制御信号線の
本数を従来の走査回路よりも増加させることなしに、ス
キャン制御信号線からパルス生成回路までの配線とスキ
ャン制御信号との交点の数を減らし、回路の消費電流の
低減化および回路の小型化を実現する走査回路、並びに
該走査回路を備えるマトリクス型画像表示装置を提供す
ることにある。

【００１２】

【課題を解決するための手段】本発明の走査回路は、上
記の課題を解決するために、それぞれ互いに異なるスキ
ャン制御信号が入力される複数のスキャン制御信号線
と、上記スキャン制御信号線のうちから互いに異なる組
み合わせで選択されるｍ本の信号線に入力される信号の
論理演算に基づき、それぞれ異なるパルス信号を出力す
る複数のパルス生成回路を設け、該パルス生成回路から
選択した２個以上のパルス生成回路からなるパルス生成
回路群を複数個設けた走査回路において、上記各パルス
生成回路群は上記スキャン制御信号線の内、当該パルス
生成回路群内で用いられるスキャン制御信号線が、当該
パルス生成回路群内で用いられないスキャン制御信号線
よりもパルス生成回路に近い場所に配置されることを特
徴としている。

【００１３】上記の構成にすることにより、後に詳述す
るように、従来に比して、スキャン制御信号線の本数を
従来の走査回路よりも増加させることなしに、スキャン
制御信号線からパルス生成回路までの配線とスキャン制
御信号との交点の数を減らし、回路の消費電流の低減化
を実現できる。

【００１４】また、上記の構成において、上記各パルス
生成回路群では、当該パルス生成回路群内のパルス生成
回路に信号を入力するスキャン制御信号線は信号の周波
数の低いものから順にパルス生成回路に近い場所に配置
し、当該パルス生成回路群内のパルス生成回路に信号を
入力しないスキャン制御信号線は周波数の高いものから
順にパルス生成回路に近い場所に配置する。このように
信号線の配置を調整することで更にスキャン制御信号線
からパルス生成回路までの配線とスキャン制御信号線と
の交点の数を減らすことができる。

【００１５】また、それぞれ互いに異なるスキャン制御
信号が入力される複数のスキャン制御信号線と、上記ス
キャン制御信号線のうちから互いに異なる組み合わせで
選択されるｍ本の信号線から入力される信号の論理演算
に基づき、それぞれ異なるパルス信号を出力する複数の
パルス生成回路を設け、該パルス生成回路から選択した
２個以上のパルス生成回路からなるパルス生成回路群を
複数個設けた走査回路において、上記スキャン制御信号
線のすべては、幅の広い主スキャン制御信号線によって
構成され、少なくとも一つ以上の上記主スキャン制御信
号線は、少なくとも一つ以上の上記パルス生成回路群に
信号を入力するための主スキャン制御信号線から引き出
された幅の狭い副スキャン制御信号線を有し、副スキャ
ン制御信号線を有する主スキャン制御信号線のスキャン
制御信号は、上記副スキャン制御信号線を通じてパルス
生成回路に入力するようにしたことを特徴としている。

【００１６】上記の構成により、後に詳述するように、
従来に比して、スキャン制御信号線の本数を従来の走査
回路よりも増加させることなしに、スキャン制御信号線
からパルス生成回路までの配線とスキャン制御信号線と
の交点の数を減らすとともにクロス部の面積を小さく
し、スキャン制御信号線に生じる寄生容量を低減するこ
とができる。これにより回路の消費電流のさらなる低減
化を実現できる。

【００１７】また、上記の構成において、各パルス生成
回路群にでは、当該パルス生成回路群内で用いられる副
スキャン制御信号線と副スキャン制御信号線を有さない
主スキャン制御信号線が信号の周波数の低いものから順
に、パルス生成回路に近い場所に配置され、副スキャン
制御信号線を有する主スキャン制御信号線は周波数の高
いものから順に、パルス生成回路に近い場所に配置す
る。このように信号線の配置を調整することで更にスキ
ャン制御信号線からパルス生成回路までの配線とスキャ
ン制御信号との交点の数を減らすことができる。

【００１８】また、以上のすべての構成において、上記
スキャン制御信号線は、入力されるｍ桁の信号に対応す
るｍ個のスキャン制御信号線群からなり、各スキャン制
御信号線群のうち少なくともｍ−１個の桁の信号は、互
いに位相の異なる３つまたは４つの信号からそれぞれな
り、上記各パルス生成回路に信号を送るｍ本のスキャン
制御線号線は、上記各スキャン制御信号線群から１本ず
つ選択されることを特徴とする。これによりパルス生成
回路の入力端子の数を少なくすることができ、スキャン
制御信号線からパルス生成回路までの配線とスキャン制
御信号との交点の数を更に減らすことができる。

【００１９】また、本発明のマトリクス型画像表示装置
は、マトリクス状に設けられて表示を行う画素と、この
画素に画像信号を供給する複数のデータ信号線と、デー
タ信号線と交差するように配されて画素への画像信号の
供給を順次選択する複数の走査信号線と、データ信号線
に画像信号を出力するデータ信号線駆動回路と、走査信
号線に走査信号を出力する走査信号線駆動回路とを備え
たマトリクス型画像表示装置において、上記データ信号
線駆動回路および上記走査信号線駆動回路の少なくとも
一方が上述するいずれかに記載の走査回路を備えている
ことを特徴としている。

【００２０】すなわち、データ信号線駆動回路および走
査信号線駆動回路の少なくとも一方に、消費電流の低減
化を実現する上述したいずれか一つの走査回路を備える
ことにより、画像表示装置全体の消費電流を低減するこ
とが可能になる。

【００２１】ここで、本発明の走査回路について詳述す
る。本発明の走査回路では、各パルス生成回路群内で用
いられるスキャン制御信号線を、当該パルス生成回路群
内で用いられないスキャン制御信号線よりもパルス生成
回路に近い場所に配置するため、スキャン制御信号線か
らパルス生成回路の入力端子までの配線とパルス生成回
路群内で用いられないスキャン制御信号線との交差を配
線の配置を入れ替えるときだけにすることができ、交点
の数を少なくすることができる。

【００２２】また、各パルス生成回路群内で用いられる
スキャン制御信号線において、入力される信号の周波数
がある程度高い信号線が信号を入力するパルス生成回路
の割合は半分以下であるが、入力される信号の周波数が
それよりも低いスキャン制御信号線はパルス生成回路群
内のすべてのパルス生成回路に信号を入力する。

【００２３】このため、パルス生成回路群内のパルス生
成回路に信号を入力するスキャン制御信号線を、入力さ
れる信号の周波数が高いものから順にパルス生成回路に
近い場所に配置すると、パルス生成回路群においてすべ
てのパルス生成回路に信号を入力するスキャン制御信号
線からパルス生成回路の入力端子までの配線が、信号を
入力するパルス生成回路の割合が半分以下であるすべて
のスキャン制御信号線と交差することになる。

【００２４】このため、すべてのパルス生成回路に信号
を入力する一本のスキャン制御信号線と信号を入力する
パルス生成回路の割合が半分以下である一本のスキャン
制御信号線との間に生じる交点はパルス生成回路群内の
パルス生成回路の数に等しくなる。

【００２５】そこで、パルス生成回路群内のパルス生成
回路に信号を入力するスキャン制御信号線を、入力され
る信号の周波数が高いものから順にパルス生成回路に近
い場所に配置すると、パルス生成回路群において信号を
入力するパルス生成回路の割合が半分以下であるスキャ
ン制御信号線からパルス生成回路の入力端子までの配線
が、すべてのパルス生成回路に信号を入力するスキャン
制御信号線と交差することになる。

【００２６】このため、すべてのパルス生成回路に信号
を入力する一本のスキャン制御信号線と信号を入力する
パルス生成回路の割合が半分以下である一本のスキャン
制御信号線との間に生じる交点はパルス生成回路群内の
パルス生成回路の数の約半分よりも小さくなり交点の数
を少なくすることができる。

【００２７】同時に、各パルス生成回路群において当該
パルス生成回路群内のパルス生成回路に信号を入力しな
いスキャン制御信号線は入力される信号の周波数の高い
ものほど配置の入れ替えが頻繁に起こることから、入力
される信号の周波数の高いものから順にパルス生成回路
に近い場所に配置することで、配置の入れ替えに伴う配
線の交点を少なくすることができる。

【００２８】あるいは、少なくとも一つ以上のスキャン
制御信号線が、少なくとも一つ以上の上記パルス生成回
路群に信号を入力するため主スキャン制御信号線から引
き出された幅の狭い副スキャン制御信号線を有し、副ス
キャン制御信号線を有するスキャン制御信号線は、副ス
キャン制御信号線を通じてパルス生成回路に信号を入力
することで、副スキャン制御信号線を有さないスキャン
制御信号線と副スキャン制御信号線を有するスキャン制
御信号線の交点は、スキャン制御信号線からパルス生成
回路の入力端子までの配線と副スキャン制御信号線の間
に生じるため、クロス部の面積を小さくすることができ
る。

【００２９】また、上記の構成において、各パルス生成
回路群での、当該パルス生成回路群内で用いられる副ス
キャン制御信号線と副スキャン制御信号線を有さない主
パルス信号線が信号の周波数の低いものから順にパルス
生成回路に近い場所に配置することで、上述した副走査
信号線を有さない場合と同様に、すべてのパルス生成回
路に信号を入力する一本のスキャン制御信号線と信号を
入力するパルス生成回路の割合が半分以下である一本の
スキャン制御信号線との間に生じる交点はパルス生成回
路群内のパルス生成回路の数の半分以下となり交点の数
を少なくすることができる。

【００３０】同時に、各パルス生成回路群において副ス
キャン制御信号線を有する主スキャン制御信号線は、入
力される信号の周波数の高いものほど副スキャン制御信
号線が頻繁に引き出されることから、入力される信号の
周波数の高いものから順にパルス生成回路に近い場所に
配置することで、副スキャン制御信号線の引き出しに伴
う配線の交点を少なくすることができる。

【００３１】また、以上のすべての構成において、上記
スキャン制御信号線がｍ個のスキャン制御信号線群から
なり、各スキャン制御信号線群のうち少なくともｍ−１
個の桁の信号は、互いに位相の異なる３つまたは４つの
信号からそれぞれなり、上記各パルス生成回路に信号を
送るｍ本のスキャン制御信号線は、上記各スキャン制御
信号線群から１本ずつ選択するようにすることで、パル
ス生成回路の入力端子の数を少なくすることができ、ス
キャン制御信号線からパルス生成回路までの配線とスキ
ャン制御信号との交点の数を更に減らすことができる。

【００３２】以上に示すように本発明の走査回路および
それを用いたマトリクス型画像表示装置は、従来よりも
スキャン制御信号線に生じる配線の交点を少なくするこ
とができ、回路の消費電流の低減化を実現できる。

【００３３】以上の作用・効果を奏する本発明の走査回
路は、次のように言うことができる。すなわち、パルス
生成回路は複数のパルス生成回路群に分けられ、各パル
ス生成回路群において、スキャン制御信号線のうちパル
ス生成回路に信号を入力するものをパルス生成回路の近
くに配置し、パルス生成回路に信号を入力しないものは
遠くに配置する。

【００３４】好ましくは、各パルス生成回路群において
パルス生成回路に信号を入力するスキャン制御信号線は
入力される信号の周波数の低いものを周波数の高いもの
よりもパルス生成回路の近くに配置し、パルス生成回路
に信号を入力しないスキャン制御信号線は入力される信
号の周波数の高いものを周波数の低いものよりもパルス
生成回路の近くに配置する。

【００３５】少なくとも一つ以上のスキャン制御信号線
が、少なくとも一つ以上の上記パルス生成回路群に信号
を入力するため主スキャン制御信号線から引き出された
幅の狭い副スキャン制御信号線とすると配線のクロス部
の面積を小さくすることができる。上記スキャン制御信
号線をｍ個のスキャン制御信号線群に分け、少なくとも
ｍ−１個のスキャン制御信号線群は３本または４本のス
キャン制御信号線からそれぞれなり、各スキャン制御信
号線群から１本ずつパルス生成回路に信号を送るように
することで、パルス生成回路の入力端子の数を少なくす
ることができ、スキャン制御信号線に生じる配線の交点
を少なくすることができる。

【００３６】

【発明の実施の形態】

［実施形態１］本発明の実施の一形態について図１〜図
３に基づいて説明すれば以下の通りである。本実施形態
に係る走査回路は、液晶表示装置等のマトリクス型画像
表示装置の駆動回路に適用される。例えば、アクティブ
マトリクス型画像表示装置の概略的構成が図３に示され
る。この液晶表示装置は、複数のデータ信号線４と複数
の走査信号線５が設けられた液晶パネル１と、データ信
号線駆動回路２と、走査信号線駆動回路３とを備えてい
る。液晶パネル１は、一対の基板が張り合わされ、その
間に液晶が封入されて構成されている。

【００３７】液晶パネル１には、一対の基板の片方もし
くはそれぞれに、データ信号線４と走査信号線５とが相
互に直交するように配されている。また隣接するデータ
信号線４と隣接する走査信号線５とで囲まれた領域に
は、画素６が１つずつ設けられており、全体で画素６は
マトリクス状に配列されている。

【００３８】そして、各画素６に印加される電圧によ
り、液晶の透過率または反射率が変調されて表示が行わ
れる。データ信号線４はデータ信号線駆動回路２に接続
され、画素６に印加されるデータ信号（画像信号）がデ
ータ信号線駆動回路２からデータ信号線４に供給され
る。一方、走査信号線５は走査信号線駆動回路３に接続
され、データ信号線４に供給されているデータ信号を受
け取る画素６を選択するための走査信号が、走査信号線
駆動回路３より走査信号線５に供給される。

【００３９】データ信号線駆動回路２は、一定の時間間
隔でパルス信号を次々と出力する走査回路７と、走査回
路７の信号を受け外部より入力されるデータ信号をサン
プリングし出力するサンプル・ホールド回路８とを備え
ている。一方走査信号線駆動回路３は、走査信号線５に
走査信号を順次出力するため、走査回路９とバッファ回
路１０とを備えている。なお、これら両駆動回路２、３
は、基板を共有にして液晶パネル１と一体に形成される
こともある。また、これら両駆動回路２、３の走査回路
７、９として本実施形態の走査回路が適用される。

【００４０】図１は、本実施形態の走査回路の概略的な
構成を示す回路図である。なお、説明の便宜上、同図に
おいて、信号線および回路などの数は単純化されてい
る。従って、以下に説明する信号線および回路の数につ
いては、特に限定されるものではなく、走査回路全体で
これを越える数となっていても勿論よい。

【００４１】この走査回路は、８本のスキャン制御信号
線２１−１〜２１−８からなるスキャン制御信号線２１
と、１６個のパルス生成回路２２−１〜２２−１６から
なるパルス生成回路２２とを有しており、各パルス生成
回路２２−１〜２２−１６はスキャン制御信号線２１−
１〜２１−８から入力される信号を論理演算し出力す
る。

【００４２】各パルス生成回路２１−１〜２１−１６
は、４個の入力端子をもち、ｎ（ｎ≦４）番目の入力端
子には、スキャン制御信号線２１−２ｎ−１もしくはス
キャン制御信号線２１−２ｎのいずれか一方の信号が入
力される。また、各パルス生成回路２２−１〜２２−１
６に入力されるスキャン制御信号２１−１〜２１−８の
組み合わせは、相互に異なるものとなっている。これに
より、最大で２⁴＝１６個のパルス信号が制御される。

【００４３】図２は、上記走査回路の各部に印加される
信号波形を示すタイミングチャートである。各スキャン
制御信号線２１−１〜２１−８には、スキャン制御信号
ＳＣＳ１〜ＳＣＳ８が入力される。つまり、スキャン制
御信号線２１−２ｎ−１およびスキャン制御信号線２１
−２ｎには、位相差が相互に１８０度異なり、周期およ
びパルス幅がそれぞれ基準となる時間間隔ｔ１の２ⁿ倍
および２^n-1倍である信号が走査期間中に入力される。

【００４４】これにより、各パルス生成回路２２−１〜
２２−１６に入力されるスキャン制御信号の組み合わせ
は、それぞれ基準となる時間間隔ｔ１毎に異なるものと
なり、その組み合わせに応じて、スキャン信号となるパ
ルス信号ＰＳ１〜ＰＳ１６が出力される。

【００４５】上記走査回路では、スキャン制御信号線２
１−１〜２１−８の配置を、パルス生成回路群２３−１
ではスキャン制御信号線２１−５と２１−７をスキャン
制御信号線２１−６と２１−８よりもパルス生成回路２
２−１〜２２−４の近くに配置している。

【００４６】同様に、パルス生成回路群２３−２ではス
キャン制御信号線２１−６と２１−７をスキャン制御信
号線２１−５と２１−８よりもパルス生成回路２２−５
〜２２−８の近くに、パルス生成回路群２３−３ではス
キャン制御信号線２１−５と２１−８をスキャン制御信
号線２１−６と２１−７よりもパルス生成回路２２−９
〜２２−１２の近くに、パルス生成回路群２３−４では
スキャン制御信号線２１−６と２１−８をスキャン制御
信号線２１−５と２１−７よりもパルス生成回路２２−
１３〜２２−１６の近くに配置している。

【００４７】これにより図１１に示す従来の走査回路に
おいてスキャン制御信号線６１−５〜８の間で相互に生
じる交点の数と、図１に示す本実施形態においてスキャ
ン制御信号線２１−５〜８の間で相互に生じる交点の数
とを比較すると表１に示すようになる。

【００４８】

【表１】

【００４９】表１から明らかなように、従来の走査回路
よりも本実施形態ではスキャン制御信号線２１−５〜８
の間で相互に生じる交点の数が少なくなる。この場合、
スキャン制御信号線２１−１〜２１−４は従来例と変わ
りはない。

【００５０】以上のように、本実施形態の走査回路で
は、各パルス生成回路２２−１〜２１−１６までのスキ
ャン制御信号線の配線と他のスキャン制御信号線との交
点の数を、従来よりも少なくできるため、スキャン制御
信号線に生じる寄生容量を少なくすることができ、回路
の消費電力を低減することができる。また、本実施形態
の走査回路を上述の構成または他の構成のマトリクス型
画像表示装置に適用することによって、装置全体の消費
電力を低減することができる。

【００５１】［実施形態２］本発明の他の実施形態につ
いて図４に基づいて説明すれば以下の通りである。な
お、本実施形態において、実施形態１における構成要素
と同等の機能を有するものについては、同一の符号を付
記してその説明を省略する。図４は、本実施形態の走査
回路の概略的な構成を示す回路図である。なお、説明の
便宜上、同図において、信号線および回路などの数は単
純化されている。

【００５２】従って、以下に説明する信号線および回路
の数については、特に限定されるものではなく、走査回
路全体でこれを越える数となっていても勿論よい。この
走査回路は、８本のスキャン制御信号線２１−１〜２１
−８と、１６個のパルス生成回路２２−１〜２２−１６
とを有しており、各パルス生成回路２２−１〜２２−１
６のｎ（ｎ≦４）番目の入力端子には、スキャン制御信
号線２１−２ｎ−１もしくはスキャン制御信号線２１−
２ｎのいずれか一方から信号が入力される。また、パル
ス生成回路２２−１〜２２−１６において、各回路に入
力されるスキャン制御信号の組み合わせは相互に異なる
ものとなっている。

【００５３】上記走査回路の各部には、実施形態１と同
様に図２に示す信号が印加される。つまり、スキャン制
御信号線２１−２ｎ−１およびスキャン制御信号線２１
−２ｎには、位相差が相互に１８０度異なり、周期およ
びパルス幅がそれぞれ基準となる時間間隔ｔ１の２ⁿ倍
および２^n-1倍である信号が走査期間中に入力される。

【００５４】上記走査回路では、スキャン制御信号線２
１−１〜２１−８の配置を、パルス生成回路群２３−１
ではスキャン制御信号線２１−５と２１−７をスキャン
制御信号線２１−６と２１−８よりもパルス生成回路２
２−１〜２２−４の近くに配置している。

【００５５】同様に、パルス生成回路群２３−２ではス
キャン制御信号線２１−６と２１−７をスキャン制御信
号線２１−５と２１−８よりもパルス生成回路２２−５
〜２２−８の近くに、パルス生成回路群２３−３ではス
キャン制御信号線２１−５と２１−８をスキャン制御信
号線２１−６と２１−７よりもパルス生成回路２２−９
〜２２−１２の近くに、パルス生成回路群２３−４では
スキャン制御信号線２１−６と２１−８をスキャン制御
信号線２１−５と２１−７よりもパルス生成回路２２−
１３〜２２−１６の近くに配置している。

【００５６】ここで本発明の実施形態２を上述する実施
形態１と比較した場合、当該パルス生成回路に信号を入
力するスキャン制御信号線は信号の周波数の低いものか
ら順にパルス生成回路に近い場所に配置している点が異
なる。これにより、各スキャン制御信号線２１−５〜２
１−８と他のスキャン制御信号線２１−５〜２１−８と
の交点は、図１１，図１および図４から明らかなよう
に、従来の走査回路および実施形態１の走査回路と比較
して約半分程度になる。

【００５７】また、当該パルス生成回路群内でパルス生
成回路に信号を入力しないスキャン制御信号線は周波数
の高いものから順にパルス生成回路に近い場所に配置す
ることで、スキャン制御信号線２１−５〜８の間で相互
に生じる交点の数が、図１に示す実施形態１の走査回路
と比較すると表２に示すようになる。

【００５８】

【表２】

【００５９】表２から明らかなように、実施形態１の走
査回路よりも本実施形態ではスキャン制御信号線２１−
５〜８の間で相互に生じる交点の数が少なくなる。

【００６０】以上のように、本実施形態の走査回路で
は、各パルス生成回路２２−１〜２１−１６までのスキ
ャン制御信号線２１−１〜２１−８の配線と他のスキャ
ン制御信号線２１−１〜２１−８との交点の数を、従来
および実施形態１よりも少なくできるため、スキャン制
御信号線に生じる寄生容量を少なくすることができ、回
路の消費電力を低減することができる。また、本実施形
態の走査回路を上述の構成または他の構成のマトリクス
型画像表示装置に適用することによって、装置全体の消
費電力を低減することができる。

【００６１】［実施形態３］本発明のさらに他の実施形
態について図５に基づいて説明すれば以下の通りであ
る。なお、本実施形態において、実施形態１、２におけ
る構成要素と同等の機能を有するものについては、同一
の符号を付記してその説明を省略する。図５は、本実施
形態の走査回路の概略的構成を示す回路図である。

【００６２】なお、説明の便宜上、同図において、信号
線および回路などの数は単純化されている。従って、以
下に説明する信号線および回路の数については、特に限
定されるものではなく、走査回路全体でこれを越える数
となっていても勿論よい。この走査回路は、８本のスキ
ャン制御信号線２１−１〜２１−８と、１６個のパルス
生成回路２２−１〜２２−１６とを有しており、各パル
ス生成回路２２−１〜２２−１６のｎ（ｎ≦４）番目の
入力端子には、スキャン制御信号線２１−２ｎ−１もし
くはスキャン制御信号線２１−２ｎのいずれか一方から
信号が入力される。また、パルス生成回路２２−１〜２
２−１６に入力されるスキャン制御信号２１−１〜２１
−８の組み合わせは相互に異なるものとなっている。

【００６３】ここで左右方向に配置されたスキャン制御
信号線２１−１〜２１−８のうち、図上で太く描かれた
スキャン制御信号線は主スキャン制御信号線を、細く描
かれた信号線は副スキャン制御信号線を示しており、各
パルス生成回路２２−１〜２２−１６の３，４番目の入
力端子には、副スキャン制御信号線を通じて信号が入力
される。上記走査回路の各部には、実施形態１、２と同
様に図２に示す信号が印加される。つまり、スキャン制
御信号線２１−２ｎ−１およびスキャン制御信号線２１
−２ｎには、位相差が相互に１８０度異なり、周期およ
びパルス幅がそれぞれ基準となる時間間隔ｔ１の２ⁿ倍
および２^n-1倍である信号が走査期間中に入力される。

【００６４】上記走査回路では、スキャン制御信号線２
１−１〜２１−８の配置を、パルス生成回路群２３−１
ではスキャン制御信号線２１−５と２１−７の副スキャ
ン制御信号線をスキャン制御信号線２１−５〜２１−８
の主スキャン制御信号線よりもパルス生成回路２２−１
〜２２−４の近くに配置している。

【００６５】同様に、パルス生成回路群２３−２ではス
キャン制御信号線２１−６と２１−７の副スキャン制御
信号線をスキャン制御信号線２１−５〜２１−８の主ス
キャン制御信号線よりもパルス生成回路２２−５〜２２
−８の近くに、パルス生成回路群２３−３ではスキャン
制御信号線２１−５と２１−８の副スキャン制御信号線
をスキャン制御信号線２１−５〜２１−８の主スキャン
制御信号線よりもパルス生成回路２２−９〜２２−１２
の近くに、パルス生成回路群２３−４ではスキャン制御
信号線２１−６と２１−８の副スキャン制御信号線をス
キャン制御信号線２１−５〜２１−８の主スキャン制御
信号線よりもパルス生成回路２２−１３〜２２−１６の
近くに配置している。

【００６６】これにより、スキャン制御信号線２１−５
〜８の相互間で生じる交点の数を図１に示す実施形態１
と、図５に示す本実施形態で比較すると表３に示すよう
になる。

【００６７】

【表３】

【００６８】表３から明らかなように、実施形態１より
も本実施形態ではスキャン制御信号線２１−５〜８の間
で相互に生じる交点の数が少なくなる。

【００６９】また従来の走査回路や実施形態１、２の走
査回路ではスキャン制御信号線６１−１〜６１−８，２
１−１〜２１−８は、本実施形態の主スキャン制御信号
線と同じ幅の配線が用いられるが、本実施形態４では主
スキャン制御信号線よりも幅の狭い副スキャン制御信号
線が用いられるため、クロス部の面積そのものが小さく
なる。

【００７０】以上のように、本実施形態の走査回路で
は、各パルス生成回路２２−１〜２２−１６までの各ス
キャン制御信号線２１−１〜２１−８の配線と他のスキ
ャン制御信号線２１−１〜２１−８との交点の数を、従
来や実施形態１の走査回路よりも少なくできるととも
に、一部の交点では一つ当りのクロス部の面積を小さく
することができるため、スキャン制御信号線に生じる寄
生容量を少なくすることができ、回路の消費電力を低減
させることができる。また、本実施形態の走査回路を上
述の構成または他の構成のマトリクス型画像表示装置に
適用することによって、装置全体の消費電力を低減する
ことができる。

【００７１】［実施形態４］本発明のさらに他の実施形
態について図６に基づいて説明すれば以下の通りであ
る。なお、本実施形態において、実施形態１〜３におけ
る構成要素と同等の機能を有するものについては、同一
の符号を付記してその説明を省略する。図６は、本実施
形態の走査回路の概略的構成を示す回路図である。な
お、説明の便宜上、同図において、信号線および回路な
どの数は単純化されている。従って、以下に説明する信
号線および回路の数については、特に限定されるもので
はなく、走査回路全体でこれを超える数となっていても
勿論よい。

【００７２】この走査回路は、８本のスキャン制御信号
線２１−１〜２１−８と、１６個のパルス生成回路２２
−１〜２２−１６とを有しており、各パルス生成回路２
２−１〜２２−１６のｎ（ｎ≦４）番目の入力端子に
は、スキャン制御信号線２１−２ｎ−１もしくはスキャ
ン制御信号線２１−２ｎのいずれか一方から信号が入力
される。また、各パルス生成回路２２−１〜２２−１６
に入力されるスキャン制御信号２１−１〜２１−８の組
み合わせは相互に異なるものとなっている。

【００７３】ここで左右右方向に配置されたスキャン制
御信号線２１−１〜２１−８のうち、図上で太く描かれ
た信号線は主スキャン制御信号線を、細く描かれた信号
線は副スキャン制御信号線を示しており、各パルス生成
回路２２−１〜２２−１６の３，４番目の入力端子に
は、副スキャン制御信号線を通じて信号が入力される。

【００７４】上記走査回路の各部には、実施形態１と同
様に図２に示す信号が印加される。つまり、スキャン制
御信号線２１−２ｎ−１およびスキャン制御信号線２１
−２ｎには、位相差が相互に１８０度異なり、周期およ
びパルス幅がそれぞれ基準となる時間間隔ｔ１の２ⁿ倍
および２^n-1倍である信号が走査期間中に入力される。

【００７５】上記走査回路では、スキャン制御信号線２
１−１〜２１−８の配置を、パルス生成回路群２３−１
ではスキャン制御信号線２１−５と２１−７の副スキャ
ン制御信号線をスキャン制御信号線２１−５〜２１−８
の主スキャン制御信号線よりもパルス生成回路２２−１
〜２２−４の近くに配置している。

【００７６】同様に、パルス生成回路群２３−２ではス
キャン制御信号線２１−６と２１−７の副スキャン制御
信号線をスキャン制御信号線２１−５〜２１−８の主ス
キャン制御信号線よりもパルス生成回路２２−５〜２２
−８の近くに、パルス生成回路群２３−３ではスキャン
制御信号線２１−５と２１−８の副スキャン制御信号線
をスキャン制御信号線２１−５〜２１−８の主スキャン
制御信号線よりもパルス生成回路２２−９〜２２−１２
の近くに、パルス生成回路群２３−４ではスキャン制御
信号線２１−６と２１−８の副スキャン制御信号線をス
キャン制御信号線２１−５〜２１−８の主スキャン制御
信号線よりもパルス生成回路２２−１３〜２２−１６の
近くに配置している。

【００７７】ここで本発明の実施形態４を本発明の実施
形態１および実施形態３と比較した場合、当該パルス生
成回路群内のパルス生成回路に信号を入力するスキャン
制御信号線は信号の周波数の低いものから順にパルス生
成回路に近い場所に配置している点が異なる。これによ
り、各スキャン制御信号線２１−５〜２１−８と他の各
スキャン制御信号線２１−５〜２１−８の交点は、図１
１，図１，図５，図６から明らかなように、従来の走査
回路，実施形態１および実施形態３の走査回路と比較し
て約半分程度になる。

【００７８】また、副スキャン制御信号線を有するスキ
ャン制御信号線２１−５〜８の主スキャン制御信号線
を、周波数の高いものから順にパルス生成回路に近い場
所に配置している。これにより、周波数の高い、すなわ
ち、主スキャン制御信号線から副スキャン制御信号線に
信号が引き出される頻度の高いスキャン制御信号線２１
が、周波数の低い、すなわち、主スキャン制御信号線か
ら副スキャン制御信号線に信号が引き出される頻度の低
いスキャン制御信号線２１よりもパルス生成回路２２−
１〜２２−１６に近い位置に配置されるため、スキャン
制御信号線２１−５〜８間で主スキャン制御信号線から
副スキャン制御信号線に信号を引き出す際に相互に生じ
る交点の数を少なくすることができる。

【００７９】また、従来の走査回路や実施形態１、２の
走査回路ではスキャン制御信号線２１（６１）は、本実
施形態の主スキャン制御信号線と同じ幅の配線が用いら
れるが、本発明では主スキャン制御信号線よりも幅の狭
い副スキャン制御信号線が用いられるため、クロス部の
面積そのものが小さくなる。

【００８０】以上のように本実施形態の走査回路では、
各パルス生成回路２２−１〜２２−１６までの各スキャ
ン制御信号線２１−１〜２１−８の配線とスキャン制御
信号線２１−１〜２１−８との交点の数を、従来例や実
施形態１〜３の走査回路よりも少なくできると同時に、
一部の交点では一つ当りのクロス部の面積を小さくする
ことができるため、スキャン制御信号線に生じる寄生容
量を少なくすることができ、回路の消費電力を低減する
ことができる。また、本実施形態の走査回路を上述の構
成または他の構成のマトリクス型画像表示装置に適用す
ることによって、装置全体の消費電力を低減することが
できる。

【００８１】［実施形態５］本発明のさらに他の実施形
態について図７および図８に基づいて説明すれば以下の
通りである。なお、本実施形態において、実施形態１〜
４における構成要素と同等の機能を有するものについて
は、同一の符号を付記してその説明を省略する。図７
は、本実施形態の走査回路の概略的構成を示す回路図で
ある。なお、説明の便宜上、同図において、信号線およ
び回路などの数は単純化されている。従って、以下に説
明する信号線および回路の数については、特に限定され
るものではなく、走査回路全体でこれを超える数となっ
ていても勿論よい。

【００８２】この走査回路は、８本のスキャン制御信号
線２１−１〜２１−８と、１６個のパルス生成回路２２
−１〜２２−１６とを有しており、各パルス生成回路２
２−１〜２２−１６の１番目の入力端子には、スキャン
制御信号線群２４−１のスキャン制御信号線２１−１〜
２１−４のいずれか１つから、また、各パルス生成回路
２２−１〜２２−１６の２番目の入力端子には、スキャ
ン制御信号線群２４−２のスキャン制御信号線２１−５
〜２１−８のいずれか１つから信号が入力される。

【００８３】また、パルス生成回路２２−１〜２２−１
６において、各回路に入力されるスキャン制御信号の組
み合わせは相互に異なるものとなっている。ここで左右
方向に配置されたスキャン制御信号線２１−１〜２１−
８のうち、図上で太く描かれた信号線は主スキャン制御
信号線を、細く描かれた信号線は副スキャン制御信号線
を示しており、各パルス生成回路２２−１〜２２−１６
の２番目の入力端子には、副スキャン制御信号線を通じ
て信号が入力される。

【００８４】図８は、上記走査回路の各部に印加される
信号波形を示すタイミングチャートである。スキャン制
御信号線２１−１〜２１−８には、スキャン制御信号Ｓ
ＣＳ１〜ＳＣＳ８が入力される。つまり、スキャン制御
信号線群２４−１のスキャン制御信号線２１−１〜２１
−４には、位相が相互に９０度異なり、周期およびパル
ス幅がそれぞれ基準となる時間間隔ｔ１の４倍および１
倍である信号が、スキャン制御信号線群２４−２のスキ
ャン制御信号線２１−５〜２１−８には、位相が相互に
９０度異なり、周期およびパルス幅がそれぞれ基準とな
る時間間隔ｔ１の１６倍および４倍である信号が走査期
間中に入力される。

【００８５】上記走査回路では、スキャン制御信号線２
１−１〜２１−８の配置を、パルス生成回路群２３−１
ではスキャン制御信号線２１−５の副スキャン制御信号
線をスキャン制御信号線２１−１〜２１−８の主スキャ
ン制御信号線よりもパルス生成回路２２−１〜２２−４
の近くに配置している。

【００８６】同様に、パルス生成回路群２３−２ではス
キャン制御信号線２１−６の副スキャン制御信号線をス
キャン制御信号線２１−１〜２１−８の主スキャン制御
信号線よりもパルス生成回路２２−５〜２２−８の近く
に、パルス生成回路群２３−３ではスキャン制御信号線
２１−７の副スキャン制御信号線をスキャン制御信号線
２１−１〜２１−８の主スキャン制御信号線よりもパル
ス生成回路２２の近くに、パルス生成回路群２３−４で
はスキャン制御信号線２１−８の副スキャン制御信号線
をスキャン制御信号線２１−１〜２１−８の主スキャン
制御信号線よりもパルス生成回路２２の近くに配置して
いる。また、本実施形態の走査回路を上述の構成または
他の構成のマトリクス型画像表示装置に適用することに
よって装置全体の消費電力を低減することができる。

【００８７】ここで、従来の走査回路、および、本発明
の実施形態１〜４と本実施形態を比較した場合、パルス
生成回路２２−１〜２２−１６の信号入力端子はそれぞ
れ２本づつになっている。これにより、各パルス生成回
路２２−１〜２２−１６においてスキャン制御信号線２
１−１〜２１−８から信号を入力する信号線の数が少な
くなるため、図１１，図１，図４〜７から明らかなよう
に、スキャン制御信号線２１−１〜２１−８からパルス
生成回路２２−１〜２２−１６までの配線とスキャン制
御信号線２１−１〜２１−８との交点の数を、従来や実
施形態１〜４の走査回路よりも更に少なくすることがで
き、スキャン制御信号線に生じる寄生容量が少なくな
り、回路の消費電力を低減することができる。

【００８８】

【発明の効果】請求項１の発明に係る走査回路は、以上
のように、それぞれ互いに異なるスキャン制御信号が入
力される複数のスキャン制御信号線と、上記スキャン制
御信号線のうちから互いに異なる組み合わせで選択され
るｍ本の信号線に入力される信号の論理演算に基づき、
それぞれ異なるパルス信号を出力する複数のパルス生成
回路を設け、該パルス生成回路から選択した２個以上の
パルス生成回路からなるパルス生成回路群において、上
記各パルス生成回路群は、上記スキャン制御信号線の
内、当該パルス生成回路群内で用いられるスキャン制御
信号線が、当該パルス生成回路群内で用いられないスキ
ャン制御信号線よりもパルス生成回路に近い場所に配置
されている構成である。

【００８９】これにより、従来に比して、スキャン制御
信号線の本数を従来の走査回路よりも増加させることな
しに、スキャン制御信号線からパルス生成回路までの配
線とスキャン制御信号との交点の数を減らすことができ
る。従って、回路の消費電流の低減化を達成できるとい
う効果を奏する。

【００９０】請求項２の発明に係る走査回路は、請求項
１の構成において、上記各パルス生成回路群では、当該
パルス生成回路群内のパルス生成回路に信号を入力する
スキャン制御信号線は信号の周波数の低いものから順に
パルス生成回路に近い場所に配置し、当該パルス生成回
路群内のパルス生成回路に信号を入力しないスキャン制
御信号線は周波数の高いものから順にパルス生成回路に
近い場所に配置されている構成である。

【００９１】上記のように信号線の配置を調整すれば、
更にスキャン制御信号線からパルス生成回路までの配線
とスキャン制御信号線との交点の数を減らすことがで
き、さらなる回路の消費電流の低減化を達成させること
ができる。

【００９２】請求項３の発明に係る走査回路は、それぞ
れ互いに異なるスキャン制御信号が入力される複数のス
キャン制御信号線と、上記スキャン制御信号線のうちか
ら互いに異なる組み合わせで選択されるｍ本の信号線か
ら入力される信号の論理演算に基づき、それぞれ異なる
パルス信号を出力する複数のパルス生成回路を設け、該
パルス生成回路から選択した２個以上のパルス生成回路
からなるパルス生成回路群を複数個設けた走査回路にお
いて、上記スキャン制御信号線のすべては、幅の広い主
スキャン制御信号線によって構成され、少なくとも一つ
以上の上記主スキャン制御信号線は、少なくとも一つ以
上の上記パルス生成回路群に信号を入力するための主ス
キャン制御信号線から引き出された幅の狭い副スキャン
制御信号線を有し、副スキャン制御信号線を有する主ス
キャン制御信号線のスキャン制御信号は、上記副スキャ
ン制御信号線を通じてパルス生成回路に入力するように
構成する。

【００９３】従って、従来に比して、スキャン制御信号
線の本数を従来の走査回路よりも増加させることなし
に、スキャン制御信号線からパルス生成回路までの配線
とスキャン制御信号線との交点の数を減らすとともにク
ロス部の面積を小さくし、スキャン制御信号線に生じる
寄生容量を更に小さくすることができる。これにより、
回路の消費電流のさらなる低減化を達成できるという効
果を奏する。

【００９４】請求項４の発明に係る走査回路は、請求項
３の各パルス生成回路群において、当該パルス生成回路
群内で用いられる副スキャン制御信号線と副スキャン制
御信号線を有さない主スキャン制御信号線が信号の周波
数の低いものから順に、パルス生成回路に近い場所に配
置され、副スキャン制御信号線を有する主スキャン制御
信号線は周波数の高いものから順にパルス生成回路に近
い場所に配置するように構成する。

【００９５】従って、上記のように信号線の配置を調整
することで更にスキャン制御信号線からパルス生成回路
までの配線とスキャン制御信号との交点の数を減らすこ
とができる、これにより、回路の消費電流のさらなる低
減化を達成できる。

【００９６】請求項５の発明に係る走査回路は、請求項
１〜４のいずれかの構成において、上記スキャン制御信
号線は、入力されるｍ桁の信号に対応するｍ個のスキャ
ン制御信号線群からなり、各スキャン制御信号線群のう
ち少なくともｍ−１個の桁の信号は、互いに位相の異な
る３つまたは４つの信号からそれぞれなり、上記各パル
ス生成回路に信号を送るｍ本のスキャン制御線号線は、
上記各スキャン制御信号線群から１本ずつ選択するよう
に構成する。

【００９７】従って、上記の構成により、パルス生成回
路の入力端子の数を少なくすることができ、スキャン制
御信号線からパルス生成回路までの配線とスキャン制御
信号との交点の数を更に減らすことができる。これによ
り、回路の消費電流のさらなる低減化を達成することが
できる。

【００９８】請求項６の発明に係るマトリクス型画像表
示装置は、以上のように、データ信号線駆動回路および
走査信号線駆動回路の少なくとも一方が請求項１〜５の
いずれかに記載の走査回路を備えている構成である。従
って、データ信号線駆動回路および走査信号線駆動回路
の少なくとも一方に、消費電流の低減化を実現する上述
した何れか一つの走査回路を備えることにより、画像表
示装置全体の消費電流を低減することができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係る走査回路の概略的
構成を示す回路図である。

【図２】上記走査回路のスキャン制御信号線に入力され
るスキャン制御信号およびパルス生成回路から出力され
るパルス信号を示すタイミングチャートである。

【図３】上記走査回路を備える液晶表示装置の主要部の
構成を示す説明図である。

【図４】本発明の他の実施形態に係る走査回路の概略的
構成を示す回路図である。

【図５】本発明のさらに他の実施形態に係る走査回路の
概略的構成を示す回路図である。

【図６】本発明のさらに他の実施形態に係る走査回路の
概略的構成を示す回路図である。

【図７】本発明のさらに他の実施形態に係る走査回路の
概略的構成を示す回路図である。

【図８】上記走査回路のスキャン制御信号線に入力され
るスキャン制御信号およびパルス生成回路から出力され
るパルス信号を示すタイミングチャートである。

【図９】従来のマトリクス型画像表示装置の構成を概略
的に示す説明図である。

【図１０】従来のマトリクス型画像表示装置で用いられ
るデータ信号線駆動回路の構成を概略的に示す説明図で
ある。

【図１１】従来のデコード回路を用いた走査回路を概略
的に示す説明図である。

【図１２】従来の走査回路のスキャン制御信号線に入力
されるスキャン制御信号およびパルス生成回路から出力
されるパルス信号を示すタイミングチャートである。

【符号の説明】

１ 液晶パネル ２ データ信号線駆動回路 ３ 走査信号線駆動回路 ４ データ信号線 ５ 走査信号線 ６ 画素 ７ 走査回路 ８ サンプル・ホールド回路 ９ 走査回路 １０ バッファ回路 ２１ スキャン制御信号線 ２１−１〜２１−８ スキャン制御信号線 ２２ パルス生成回路 ２２−１〜２２−１６ パルス生成回路 ２３−１〜２３−４ パルス生成回路群 ２４−１〜２４−２ スキャン制御信号線群 ＳＣＳ スキャン制御信号 ＰＳ パルス信号

Claims (6)

【特許請求の範囲】
1. 【請求項１】 それぞれ互いに異なるスキャン制御信号
   が入力される複数のスキャン制御信号線と、 上記スキャン制御信号線のうちから互いに異なる組み合
   わせで選択されるｍ本の信号線に入力される信号の論理
   演算に基づき、それぞれ異なるパルス信号を出力する複
   数のパルス生成回路を設け、 該パルス生成回路から選択した２個以上のパルス生成回
   路からなるパルス生成回路群を複数個設けた走査回路に
   おいて、 上記各パルス生成回路群は上記スキャン制御信号線の
   内、当該パルス生成回路群内で用いられるスキャン制御
   信号線が、当該パルス生成回路群内で用いられないスキ
   ャン制御信号線よりもパルス生成回路に近い場所に配置
   されることを特徴とする走査回路。
2. 【請求項２】 上記各パルス生成回路群において、当該
   パルス生成回路群内のパルス生成回路に信号を入力する
   スキャン制御信号線は信号の周波数の低いものから順に
   パルス生成回路に近い場所に配置し、当該パルス生成回
   路群内のパルス生成回路に信号を入力しないスキャン制
   御信号線は周波数の高いものから順にパルス生成回路に
   近い場所に配置することを特徴とする請求項１に記載の
   走査回路。
3. 【請求項３】 それぞれ互いに異なるスキャン制御信号
   が入力される複数のスキャン制御信号線と、 上記スキャン制御信号線のうちから互いに異なる組み合
   わせで選択されるｍ本の信号線から入力される信号の論
   理演算に基づき、それぞれ異なるパルス信号を出力する
   複数のパルス生成回路を設け、 該パルス生成回路から選択した２個以上のパルス生成回
   路からなるパルス生成回路群を複数個設けた走査回路に
   おいて、 上記スキャン制御信号線のすべては、幅の広い主スキャ
   ン制御信号線によって構成され、 少なくとも一つ以上の上記主スキャン制御信号線は、少
   なくとも一つ以上の上記パルス生成回路群に信号を入力
   するための主スキャン制御信号線から引き出された幅の
   狭い副スキャン制御信号線を有し、 副スキャン制御信号線を有する主スキャン制御信号線の
   スキャン制御信号は、上記副スキャン制御信号線を通じ
   てパルス生成回路に入力するようにしたことを特徴とす
   る走査回路。
4. 【請求項４】 上記の各パルス生成回路群において、当
   該パルス生成回路群内で用いられる副スキャン制御信号
   線と副スキャン制御信号線を有さない主スキャン制御信
   号線が信号の周波数の低いものから順に、パルス生成回
   路に近い場所に配置され、副スキャン制御信号線を有す
   る主スキャン制御信号線は周波数の高いものから順にパ
   ルス生成回路に近い場所に配置されることを特徴とする
   請求項３に記載の走査回路。
5. 【請求項５】 上記スキャン制御信号線は、入力される
   ｍ桁の信号に対応するｍ個のスキャン制御信号線群から
   なり、 各スキャン制御信号線群のうち少なくともｍ−１個の桁
   の信号は、互いに位相の異なる３つまたは４つの信号か
   らそれぞれなり、 上記各パルス生成回路に信号を送るｍ本のスキャン制御
   線号線は、上記各スキャン制御信号線群から１本ずつ選
   択されることを特徴とする請求項１〜４のいずれかに記
   載の走査回路。
6. 【請求項６】 マトリクス状に設けられて表示を行う画
   素と、この画素に画像信号を供給する複数のデータ信号
   線と、データ信号線と交差するように配されて画素への
   画像信号の供給を順次選択する複数の走査信号線と、デ
   ータ信号線に画像信号を出力するデータ信号線駆動回路
   と、走査信号線に走査信号を出力する走査信号線駆動回
   路とを備えたマトリクス型画像表示装置において、 上記データ信号線駆動回路および上記走査信号線駆動回
   路の少なくとも一方が請求項１〜５のいずれかに記載の
   走査回路を備えていることを特徴とするマトリクス型画
   像表示装置。