JPH10214839A - Formation of solder bumps - Google Patents

Formation of solder bumps

Info

Publication number
JPH10214839A
JPH10214839A JP9015404A JP1540497A JPH10214839A JP H10214839 A JPH10214839 A JP H10214839A JP 9015404 A JP9015404 A JP 9015404A JP 1540497 A JP1540497 A JP 1540497A JP H10214839 A JPH10214839 A JP H10214839A
Authority
JP
Japan
Prior art keywords
solder
flux
electrode pad
pad
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9015404A
Other languages
Japanese (ja)
Other versions
JP2962256B2 (en
Inventor
Masayuki Kaneko
真之 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9015404A priority Critical patent/JP2962256B2/en
Publication of JPH10214839A publication Critical patent/JPH10214839A/en
Application granted granted Critical
Publication of JP2962256B2 publication Critical patent/JP2962256B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Abstract

PROBLEM TO BE SOLVED: To enable easy and reliable formation of solder bumps at low costs. SOLUTION: A printing screen mask 2 having openings 2a, 2a,... arranged in the form of a lattice is applied onto a semiconductor chip 1 having pad area 11a, 11a,... exposed thereon, and then flux 3 is printingly applied on the chip 1 containing a predetermined zone of the pad areas 11a. Then respective openings of a punching die and punches are positioned above the respective pad areas 11a, a solder tape is inserted between the punching die and punches, the punches are moved down to punch out many solder pieces from the solder tape, and then these solder pieces are set on the respective pad areas 11a having the flux 3 printingly coated thereon. And the chip 1 having the solder pieces temporarily set thereon by the adhesive force of the flux 3 is heated at 220 to 230 deg.C to reflow the solder pieces, and thereafter the flux 3 is removed and cleaned to obtain solder bumps arranged in the form of a lattice.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、はんだバンプの
形成方法に係り、詳しくは、LSI等の半導体装置製造
プロセスの後工程で必要なはんだバンプの形成方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a solder bump, and more particularly, to a method for forming a solder bump required in a post-process of manufacturing a semiconductor device such as an LSI.

【0002】[0002]

【従来の技術】電子機器の小型化・高性能化が進む中
で、半導体装置は、多端子数・ファインピッチ化等によ
る平面上での高密度化が図られている。これに伴い、例
えば、略半導体チップの寸法のまま、実装基板の配線
に、はんだバンプを用いて接続が可能なCSP(Chip S
ize Package)構造の半導体装置が提案されている。ま
た、例えば、半導体チップ表面のパッド上に、ボール状
のはんだバンプを、格子状に、かつ、ファインピッチで
形成して外部接続用電極とするFPBGA(Fine Pitch
Ball Grid Array)方式が、しばしば採用される。半導
体チップ表面のパッド上に、はんだバンプを形成するに
は、従来より、はんだテープ打抜き法やはんだボール搭
載法等が用いられる。
2. Description of the Related Art As electronic devices become smaller and have higher performance, the density of semiconductor devices on a plane is increased by increasing the number of terminals and increasing the fine pitch. Along with this, for example, a CSP (Chip Chip) that can be connected to the wiring of the mounting board using solder bumps while maintaining the dimensions of the semiconductor chip substantially.
A semiconductor device having a (ize package) structure has been proposed. Also, for example, an FPBGA (Fine Pitch) is formed on a pad on the surface of a semiconductor chip by forming ball-shaped solder bumps in a grid pattern at a fine pitch to serve as external connection electrodes.
Ball Grid Array) is often adopted. To form a solder bump on a pad on the surface of a semiconductor chip, a solder tape punching method, a solder ball mounting method, or the like has been conventionally used.

【0003】はんだテープ打抜き法は、微細ポンチとダ
イスを用いて、薄板状のはんだテープからはんだ片を打
ち抜いて、このはんだ片を、予めフラックスが塗布され
た半導体チップのパッドの上に載せた後、半導体チップ
をはんだの融点以上に加熱することによってはんだバン
プを形成する方法である。また、はんだボール搭載法
は、多数のはんだボールを、予めフラックスが塗布され
た半導体チップのパッドの上に、多数のはんだボールを
一旦吸い付ける専用の冶具を用いて、一括して載せた
後、半導体チップをはんだの融点以上に加熱することに
よってはんだバンプを形成する方法である。
[0003] Solder tape punching is a method of punching a solder piece from a thin solder tape using a fine punch and a die, and placing the solder piece on a pad of a semiconductor chip to which flux has been applied in advance. In this method, a semiconductor bump is formed by heating a semiconductor chip to a temperature equal to or higher than the melting point of solder. In the solder ball mounting method, after a large number of solder balls are collectively placed on a pad of a semiconductor chip to which flux has been applied in advance, using a special jig for temporarily sucking the large number of solder balls, This is a method of forming a solder bump by heating a semiconductor chip to a temperature equal to or higher than the melting point of solder.

【0004】上記2つの方法において、図5に示すよう
に、フラックス101は、スクリーン印刷やスピンコー
ト等によって、各パッド102aを含む半導体チップ1
02の上全面に塗布される。しかしながら、フラックス
を全面に塗布した場合には、特に、ファインピッチで、
微小なはんだバンプを多数形成しようとすると、フラッ
クスの量が必要以上に多くなり、リフローの加熱の際に
フラックスが流動して、これに伴って、はんだ片(はん
だボール)も移動して、パッドの位置から外れてしまっ
たり、また、隣接するはんだバンプに吸収されてしまっ
て、不良品の発生原因となるという問題点がある。そこ
で、特開平6−124954号公報に記載されているよ
うな方法が提案されている。この方法は、図6に示すよ
うに、半導体チップ102の各パッド102aに対応し
た多数の開口部を有したスクリーンを用意し、このスク
リーンの各開口部を各パッド102aと相対応させて、
位置合わせを行った後、スクリーンを用いてフラックス
101を印刷塗布するものである。
[0005] In the above two methods, as shown in FIG. 5, the flux 101 is applied to the semiconductor chip 1 including the respective pads 102 a by screen printing or spin coating.
02 is applied over the entire surface. However, when the flux is applied to the entire surface, especially at a fine pitch,
When trying to form a large number of small solder bumps, the amount of flux increases more than necessary, and the flux flows during reflow heating, so that solder pieces (solder balls) also move and the pad There is a problem that the product is deviated from the position, or is absorbed by an adjacent solder bump, thereby causing a defective product. Therefore, a method as described in JP-A-6-124954 has been proposed. In this method, as shown in FIG. 6, a screen having a number of openings corresponding to each pad 102a of the semiconductor chip 102 is prepared, and each opening of the screen is made to correspond to each pad 102a.
After the alignment, the flux 101 is applied by printing using a screen.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記公
報記載の方法では、スクリーンの位置合わせを高い精度
で行う必要があるために、複雑な作業を要するほか、工
程数が増えてコストが嵩むという不都合がある。
However, in the method described in the above-mentioned publication, since it is necessary to perform screen alignment with high accuracy, complicated operations are required, and the number of steps is increased and the cost is increased. There is.

【0006】この発明は、上述の事情に鑑みてなされた
もので、低コストで、容易かつ確実に、はんだバンプを
形成するための方法を提供することを目的としている。
The present invention has been made in view of the above circumstances, and has as its object to provide a low-cost, easy and reliable method for forming solder bumps.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、半導体装置製造プロセスの
後工程において、半導体基板上に予め設けられた電極パ
ッドの上に外部接続用電極としてのはんだバンプを形成
するための方法であって、規則的に又は不規則的に、か
つ、2次元的に散在する多数の開口部を持つスクリーン
マスクを用いて、上記電極パッドにフラックスを印刷塗
布するフラックス塗布工程と、該フラックス塗布工程に
おいて上記電極パッドに印刷塗布された上記フラックス
の粘着力により、片状又は球状のはんだを上記電極パッ
ドの上に仮着するはんだ仮着工程と、該はんだ仮着工程
において上記はんだが仮着された上記半導体基板を、上
記はんだの融点以上に加熱することによって、上記電極
パッドの上に上記はんだを固着するリフロー工程とから
なることを特徴としている。
According to a first aspect of the present invention, there is provided a semiconductor device manufacturing method comprising the steps of: providing an external connection on an electrode pad provided on a semiconductor substrate in a subsequent step; A method for forming solder bumps as electrodes, wherein a flux is applied to the electrode pads by using a screen mask having a large number of openings scattered regularly or irregularly and two-dimensionally. A flux application step of printing and applying, and a solder temporary attachment step of temporarily attaching a flaky or spherical solder on the electrode pad by the adhesive force of the flux printed and applied to the electrode pad in the flux application step, The semiconductor substrate on which the solder is temporarily attached in the solder temporary attachment step is heated above the melting point of the solder, so that the It is characterized in that it consists of a reflow process to fix the I.

【0008】また、請求項2記載の発明は、請求項1記
載のはんだバンプの形成方法であって、上記はんだ仮着
工程では、テープ状のはんだを上記電極パッドに対応す
る形状に打ち抜き、上記打ち抜いたはんだを、上記フラ
ックスが印刷塗布された上記電極パッドの上に着地せし
めることで、上記フラックスの粘着力により仮着するこ
とを特徴としている。
According to a second aspect of the present invention, there is provided the method of forming a solder bump according to the first aspect, wherein in the solder temporary attaching step, a tape-shaped solder is punched into a shape corresponding to the electrode pad. The punched-out solder is landed on the electrode pad on which the flux is printed and applied, so that the solder is temporarily attached by the adhesive force of the flux.

【0009】さらにまた、請求項3記載の発明は、請求
項1又は2記載のはんだバンプの形成方法であって、上
記多数の開口部の配列ピッチは、上記電極パッドの直径
又は所定の長さ寸法よりも小さく設定されていることを
特徴としている。
Further, the invention according to claim 3 is the method for forming a solder bump according to claim 1 or 2, wherein the arrangement pitch of the plurality of openings is a diameter or a predetermined length of the electrode pad. It is characterized in that it is set smaller than the dimensions.

【0010】[0010]

【作用】この発明の構成によれば、フラックス塗布工程
においては、散在する多数の開口部を持つスクリーンマ
スクを用いて、電極パッドが設けられた半導体基板の上
にフラックスを印刷塗布するため、上記半導体基板の上
の全面にはフラックスは塗布されないので、フラックス
の量が必要以上に多くなって、リフロー工程における加
熱時のフラックスの流動によって、はんだが移動して電
極パッドの位置から外れてしまったり、隣接するはんだ
バンプに吸収されてしまうようなことがない。それ故、
はんだバンプを電極パッド上に確実に形成することがで
きるので、歩留まりを向上させ、信頼性の高い半導体装
置を製造することができる。また、スクリーンマスクを
精密な位置合わせをすることなく、半導体基板に当て
て、各電極パッド上の所定の領域にフラックスを塗布す
ることができるので、低コストで、容易かつ確実に、は
んだバンプを形成することができる。
According to the structure of the present invention, in the flux applying step, the flux is printed and applied on the semiconductor substrate provided with the electrode pads using a screen mask having a large number of scattered openings. Since the flux is not applied to the entire surface on the semiconductor substrate, the amount of the flux becomes larger than necessary, and the flux moves during heating in the reflow process, causing the solder to move out of the position of the electrode pad. In addition, there is no possibility of being absorbed by the adjacent solder bumps. Therefore,
Since the solder bumps can be reliably formed on the electrode pads, the yield can be improved and a highly reliable semiconductor device can be manufactured. In addition, the flux can be applied to a predetermined area on each electrode pad by applying the screen mask to the semiconductor substrate without precise alignment, so that the solder bumps can be formed easily and reliably at low cost. Can be formed.

【0011】[0011]

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第1実施例 図1乃至図3は、この発明の第1実施例であるはんだバ
ンプの形成方法を説明するための工程図である。この例
のはんだバンプの形成方法は、例えば、CSP構造の半
導体装置を実装基板の配線に接続する際に用いる外部接
続用電極としてのはんだバンプを、半導体チップ表面の
パッド上にファインピッチで形成する場合に用いて好適
な方法である。この例の半導体装置は、図3(i)に示
すように、CMOS構造のLSI等の集積回路が形成さ
れた半導体チップ1の表面に形成された略円形のパッド
部11a,11a,…に、はんだバンプ8b,8b,…
が接合されて概略なっている。また、図1(a)、
(b)に示すように、半導体チップ1は、導体層11表
面のうち各パッド部11aのみ残して絶縁層12で覆わ
れてなっている。また、各はんだバンプ8bは、格子状
に略500μmのピッチで配列されている。
Embodiments of the present invention will be described below with reference to the drawings. The description will be specifically made using an embodiment. First Embodiment FIGS. 1 to 3 are process diagrams for explaining a method of forming a solder bump according to a first embodiment of the present invention. In the method of forming a solder bump in this example, for example, a solder bump as an external connection electrode used when connecting a semiconductor device having a CSP structure to a wiring of a mounting board is formed at a fine pitch on a pad on the surface of a semiconductor chip. This is the preferred method for use in such cases. In the semiconductor device of this example, as shown in FIG. 3 (i), substantially circular pads 11a, 11a,... Formed on the surface of a semiconductor chip 1 on which an integrated circuit such as an LSI having a CMOS structure is formed. Solder bumps 8b, 8b, ...
Are joined together. FIG. 1 (a),
As shown in (b), the semiconductor chip 1 is covered with an insulating layer 12 except for each pad portion 11a on the surface of the conductor layer 11. The solder bumps 8b are arranged in a grid at a pitch of about 500 μm.

【0012】まず、同図に示すように、半導体チップ1
を用意する。ここで、パッド部11a,11a,…の直
径は、略180μmであり、略500μmのピッチで格
子状に配列されている。次に、同図(c)に示すよう
に、略方形の開口部2a,2a,…を有する印刷用のス
クリーンマスク2を半導体チップ1に当てる。ここで、
開口部2a,2a,…は、略120μm角の大きさであ
り、略200μmのピッチで格子状に配列されている。
また、スクリーンマスク2は、例えば、ステンレス鋼製
の網部材が開口部2a,2a,…を除いて、ラッカー等
で被覆されてなっている。
First, as shown in FIG.
Prepare Here, the diameters of the pad portions 11a, 11a,... Are approximately 180 μm, and are arranged in a grid at a pitch of approximately 500 μm. Next, as shown in FIG. 1C, a printing screen mask 2 having substantially rectangular openings 2a, 2a,. here,
The openings 2a, 2a,... Have a size of about 120 μm square and are arranged in a lattice at a pitch of about 200 μm.
The screen mask 2 is, for example, a stainless steel mesh member covered with a lacquer or the like except for the openings 2a.

【0013】次に、同図(d)に示すように、スクリー
ンマスク2の上からスキージ4をフラックス3を押さえ
つけるように動かして、半導体チップ1の上の各開口部
2aの真下にあたる箇所にフラックス3を塗布する。こ
れにより、図2(e)、(f)に示すように、各パッド
部11aは、略1/4の領域にフラックス3が10〜3
0μmの厚さで塗布される。次に、スクリーンマスク2
を取り除いた後、同図(g)に示すように、半導体チッ
プ1の各パッド部11aに対応する開口部5a,5a,
…を有した打抜型5と、打抜型5の開口部5a,5a,
…にそれぞれ嵌め込まれる微細な突起部6a,6a,…
を有する打抜ポンチ6とを、フラックス3が塗布された
半導体チップ1の上に配置する。この際、打抜型5は、
各開口部5aが半導体チップ1の各パッド部11aの真
上に位置するように、また、打抜ポンチ6は、各突起部
6aが、各開口部5aの真上に配置されるように、ガイ
ド7を用いて位置合わせする。ここで、各突起部6a
は、直径が略250μmの円形の先端を有している。
Next, as shown in FIG. 1D, the squeegee 4 is moved from above the screen mask 2 so as to press the flux 3 so that the flux is applied to a position directly below each opening 2 a on the semiconductor chip 1. 3 is applied. As a result, as shown in FIGS. 2E and 2F, each of the pad portions 11a has a flux 3 of 10 to 3 in a substantially 1/4 region.
It is applied with a thickness of 0 μm. Next, screen mask 2
After the removal of the openings 5a, 5a, 5a, 5a, 5a,
, And the openings 5a, 5a,
, Respectively, are inserted into fine projections 6a, 6a,.
And a punch 6 having the above-mentioned configuration are arranged on the semiconductor chip 1 on which the flux 3 is applied. At this time, the punching die 5
Each punch 5a is positioned so as to be directly above each pad 11a of the semiconductor chip 1, and the punch 6 is arranged such that each protrusion 6a is disposed directly above each opening 5a. Positioning is performed using the guide 7. Here, each protrusion 6a
Has a circular tip with a diameter of approximately 250 μm.

【0014】そして、打抜型5と打抜ポンチ6との間
に、はんだテープ8を差し入れ、打抜ポンチ6を降ろし
て、各突起部6aをはんだテープ8に突き刺し、打抜型
5の各開口部5aに嵌め込んで、はんだテープ8からは
んだ片8a,8a,…を打抜き、フラックス3が印刷塗
布されたパッド部11a,11a,…の上に着地させ
る。ここで、はんだテープ8は、錫と鉛との共晶合金で
あり、その厚さは、略100μmである。この結果、図
3(h)に示すように、各パッド部11aには、フラッ
クス3の粘着力によって、厚さが略100μmで、直径
が略250μmの断面が円形のはんだ片8aが仮着され
る。
Then, a solder tape 8 is inserted between the punching die 5 and the punching punch 6, the punching punch 6 is lowered, and each projection 6a is pierced into the soldering tape 8, and each opening of the punching die 5 is opened. 5a, the solder pieces 8a, 8a,... Are punched out of the solder tape 8 and landed on the pads 11a, 11a,. Here, the solder tape 8 is a eutectic alloy of tin and lead, and has a thickness of about 100 μm. As a result, as shown in FIG. 3H, a solder piece 8a having a thickness of about 100 μm and a diameter of about 250 μm and having a circular cross section is temporarily attached to each pad portion 11a by the adhesive force of the flux 3. You.

【0015】次に、はんだ片8a,8a,…が仮着され
た半導体チップ1を、220〜230℃で加熱すること
によって、はんだ片8a,8a,…をリフローした後、
フラックス3を溶解する洗浄液を用いて、フラックス3
の残り滓を取り除いて、同図(i)に示すように、パッ
ド部11a,11a,…に固着された直径略200μm
のはんだバンプ8b,8b,…を形成する。こうして、
格子状に略500μmのピッチで配列された、例えば、
200個のはんだバンプ8b,8b,…を持つ半導体装
置を得る。これらのはんだバンプ8b,8b,…は、半
導体装置を実装基板の配線に接続するための外部接続用
電極として用いられる。
Next, the semiconductor chips 1 to which the solder pieces 8a, 8a,... Are temporarily attached are heated at 220 to 230 ° C. to reflow the solder pieces 8a, 8a,.
Using a washing solution that dissolves flux 3, flux 3
Is removed and, as shown in FIG. 1 (i), a diameter of about 200 μm fixed to the pads 11a, 11a,.
Of the solder bumps 8b, 8b,. Thus,
Arranged in a grid at a pitch of about 500 μm, for example,
A semiconductor device having 200 solder bumps 8b, 8b,... Is obtained. These solder bumps 8b are used as external connection electrodes for connecting the semiconductor device to the wiring of the mounting board.

【0016】はんだバンプ8b,8b,…を形成した半
導体装置を、300個のロットサイズで3ロット分製造
し、検査を行った結果、リフローのための加熱時に、は
んだがパッド部11a,11a,…から外れて、隣接す
るはんだバンプに吸収される不良数が、従来の1/10
まで低減されていることがわかった。
The semiconductor devices on which the solder bumps 8b, 8b,... Are formed are manufactured in three lots in a lot size of 300 pieces, and are inspected. As a result, during heating for reflow, the solder becomes the pad portions 11a, 11a,. , And the number of defects absorbed by adjacent solder bumps is 1/10
It was found that it was reduced to.

【0017】上記構成によれば、開口部2a,2a,…
を有するスクリーンマスク2を用いて、パッド部11
a,11a,…が設けられた半導体チップ1の上にフラ
ックス3を印刷塗布するため、半導体チップ1の上の全
面にはフラックス3は塗布されないので、フラックス3
の量が必要以上に多くなって、はんだ片8a,8a,…
を仮着した後のリフローのための加熱時のフラックス3
の流動によって、はんだが移動してパッド部11a,1
1a,…の位置から外れてしまったり、隣接するはんだ
バンプに吸収されてしまうようなことがない。それ故、
はんだバンプ8bを、パッド部11a上に確実に形成す
ることができるので、歩留まりを向上させて、信頼性の
高い半導体装置を製造することができる。また、スクリ
ーンマスク2を精密な位置合わせをすることなく、半導
体チップ1に当てて、各パッド部11a上の所定の領域
にフラックス3を塗布することができるので、低コスト
で、容易かつ確実に、はんだバンプを形成することがで
きる。
According to the above configuration, the openings 2a, 2a,.
Pad portion 11 using screen mask 2 having
Since the flux 3 is printed and applied on the semiconductor chip 1 provided with the a, 11a,..., the flux 3 is not applied on the entire surface of the semiconductor chip 1;
Of the solder pieces 8a, 8a,.
Flux during heating for reflow after temporary attachment of 3
Due to the flow of the solder, the solder moves and the pad portions 11a, 1
1a,... And are not absorbed by adjacent solder bumps. Therefore,
Since the solder bumps 8b can be reliably formed on the pad portions 11a, the yield can be improved and a highly reliable semiconductor device can be manufactured. Further, the flux 3 can be applied to a predetermined area on each pad portion 11a by applying the screen mask 2 to the semiconductor chip 1 without performing precise alignment, so that the cost can be reduced easily and reliably. , A solder bump can be formed.

【0018】◇第2実施例 図4は、この発明の第2実施例であるはんだバンプの形
成方法を説明するための平面図である。この第2実施例
が上述の第1実施例と大きく異なるところは、図4に示
すように、フラックス3を塗布する際に、円形の開口部
9a,9a,…を千鳥配列とされたスクリーンマスク9
を用いている点である。また、各開口部9aの面積を、
開口部9aを通して塗布されたフラックス3の粘着力に
よって、各はんだ片8aが仮着し、良好に各パッド部1
1aと接合させることができる必要最小限の大きさとし
た。これ以外は第1実施例と略同一であるのでその説明
を省略する。
Second Embodiment FIG. 4 is a plan view for explaining a method of forming solder bumps according to a second embodiment of the present invention. The second embodiment is largely different from the first embodiment in that, as shown in FIG. 4, a screen mask in which circular openings 9a, 9a,. 9
This is the point that is used. Also, the area of each opening 9a is
Due to the adhesive force of the flux 3 applied through the opening 9a, each solder piece 8a is temporarily attached, and each pad 1
The minimum size required to be able to be joined to 1a. Except for this, the configuration is substantially the same as that of the first embodiment, and the description thereof is omitted.

【0019】上記構成によれば、加熱時のフラックス3
の流動によって、はんだが移動して各パッド部11aの
位置から外れたり、隣接するはんだバンプに吸収され
て、得られた半導体装置が不良品となることを、一段と
確実に防ぐことができる。
According to the above configuration, the flux 3 during heating is
By this flow, the movement of the solder to be displaced from the position of each pad portion 11a or being absorbed by an adjacent solder bump, and the resulting semiconductor device can be more reliably prevented from becoming defective.

【0020】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、上述した
実施例では、必要な部分だけフラックスが通過できる網
をスクリーンマスクとして用いた場合について述べた
が、金属箔に開口部を設けたメタルマスクを用いるよう
にしても良い。また、はんだをパッドに仮着するには、
はんだテープからはんだ片を打ち抜いて着地させる方法
に限らず、専用の冶具を用いてはんだボールをパッド上
に載せる方法によっても良い。また、スクリーンマスク
の開口部の形状は、方形や円形に限らず、他の多角形で
も良いし任意の形状として良い。また、個々の開口部の
形状は、必ずしも同一である必要もない。
Although the embodiment of the present invention has been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and there are design changes and the like that do not depart from the gist of the present invention. Is also included in the present invention. For example, in the above-described embodiment, a case has been described in which a screen through which flux can pass through only a necessary portion is used as a screen mask. However, a metal mask having openings in a metal foil may be used. Also, to temporarily attach solder to the pad,
The method is not limited to a method in which a solder piece is punched out from a solder tape and landing is performed, but a method in which a solder ball is mounted on a pad using a dedicated jig may be used. The shape of the opening of the screen mask is not limited to a square or a circle, but may be another polygon or an arbitrary shape. Also, the shapes of the individual openings need not necessarily be the same.

【0021】[0021]

【発明の効果】以上説明したように、この発明の構成に
よれば、フラックス塗布工程においては、散在する多数
の開口部を持つスクリーンマスクを用いて、電極パッド
が設けられた半導体基板の上にフラックスを印刷塗布す
るため、上記半導体基板の上の全面にはフラックスは塗
布されないので、フラックスの量が必要以上に多くなっ
て、リフロー工程における加熱時のフラックスの流動に
よって、はんだが移動して電極パッドの位置から外れて
しまったり、隣接するはんだバンプに吸収されてしまう
ようなことがない。それ故、はんだバンプを電極パッド
上に確実に形成することができるので、歩留まりを向上
させ、信頼性の高い半導体装置を製造することができ
る。また、スクリーンマスクを精密な位置合わせをする
ことなく、半導体基板に当てて、各電極パッド上の所定
の領域にフラックスを塗布することができるので、低コ
ストで、容易かつ確実に、はんだバンプを形成すること
ができる。
As described above, according to the structure of the present invention, in the flux application step, a screen mask having a large number of scattered openings is used to cover a semiconductor substrate provided with electrode pads. Because the flux is applied by printing, the flux is not applied to the entire upper surface of the semiconductor substrate, so that the amount of the flux becomes larger than necessary, and the flux moves at the time of heating in the reflow process, so that the solder moves and the electrode moves. It does not come off the pad position or be absorbed by the adjacent solder bump. Therefore, since the solder bumps can be reliably formed on the electrode pads, the yield can be improved and a highly reliable semiconductor device can be manufactured. In addition, the flux can be applied to a predetermined area on each electrode pad by applying the screen mask to the semiconductor substrate without precise alignment, so that the solder bumps can be formed easily and reliably at low cost. Can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1実施例であるはんだバンプの形
成方法を説明するための工程図である。
FIG. 1 is a process chart for explaining a method of forming a solder bump according to a first embodiment of the present invention.

【図2】同はんだバンプの形成方法を説明するための工
程図である。
FIG. 2 is a process chart for explaining a method of forming the solder bump.

【図3】同はんだバンプの形成方法を説明するための工
程図である。
FIG. 3 is a process chart for explaining a method of forming the solder bump.

【図4】この発明の第2実施例であるはんだバンプの形
成方法を説明するための平面図である。
FIG. 4 is a plan view for explaining a method of forming solder bumps according to a second embodiment of the present invention.

【図5】従来技術を説明するための説明図である。FIG. 5 is an explanatory diagram for explaining a conventional technique.

【図6】従来技術を説明するための説明図である。FIG. 6 is an explanatory diagram for explaining a conventional technique.

【符号の説明】[Explanation of symbols]

1 半導体チップ(半導体基板) 11a パッド部(電極パッド) 2 スクリーンマスク 2a 開口部 3 フラックス 7 はんだテープ 7a はんだ片 7b はんだバンプ DESCRIPTION OF SYMBOLS 1 Semiconductor chip (semiconductor substrate) 11a Pad part (electrode pad) 2 Screen mask 2a Opening part 3 Flux 7 Solder tape 7a Solder piece 7b Solder bump

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置製造プロセスの後工程におい
て、半導体基板上に予め設けられた電極パッドの上に外
部接続用電極としてのはんだバンプを形成するための方
法であって、 規則的に又は不規則的に、かつ、2次元的に散在する多
数の開口部を持つスクリーンマスクを用いて、前記電極
パッドにフラックスを印刷塗布するフラックス塗布工程
と、 該フラックス塗布工程において前記電極パッドに印刷塗
布された前記フラックスの粘着力により、片状又は球状
のはんだを前記電極パッドの上に仮着するはんだ仮着工
程と、 該はんだ仮着工程において前記はんだが仮着された前記
半導体基板を、前記はんだの融点以上に加熱することに
よって、前記電極パッドの上に前記はんだを固着するリ
フロー工程とからなることを特徴とするはんだバンプの
形成方法。
1. A method for forming a solder bump as an electrode for external connection on an electrode pad provided in advance on a semiconductor substrate in a later step of a semiconductor device manufacturing process, the method comprising: A flux application step of printing and applying a flux to the electrode pad using a screen mask having a large number of openings scattered regularly and two-dimensionally; and in the flux application step, a flux is applied to the electrode pad by printing. A solder temporary attaching step of temporarily attaching a flaky or spherical solder on the electrode pad by the adhesive force of the flux, and the semiconductor substrate on which the solder is temporarily attached in the solder temporary attaching step is provided by the solder A reflow step of fixing the solder on the electrode pad by heating to a temperature equal to or higher than the melting point of the solder pad. The method of forming the pump.
【請求項2】 前記はんだ仮着工程では、テープ状のは
んだを前記電極パッドに対応する形状に打ち抜き、前記
打ち抜いたはんだを、前記フラックスが印刷塗布された
前記電極パッドの上に着地せしめることで、前記フラッ
クスの粘着力により仮着することを特徴とする請求項1
記載のはんだバンプの形成方法。
2. In the solder temporary attaching step, a tape-shaped solder is punched into a shape corresponding to the electrode pad, and the punched solder is landed on the electrode pad on which the flux is printed and applied. 2. The method according to claim 1, wherein the flux is temporarily attached by an adhesive force.
The method for forming a solder bump according to the above.
【請求項3】 前記多数の開口部の配列ピッチは、前記
電極パッドの直径又は所定の長さ寸法よりも小さく設定
されていることを特徴とする請求項1又は2記載のはん
だバンプの形成方法。
3. The method according to claim 1, wherein an arrangement pitch of the plurality of openings is set smaller than a diameter or a predetermined length of the electrode pad. .
JP9015404A 1997-01-29 1997-01-29 Solder bump formation method Expired - Fee Related JP2962256B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9015404A JP2962256B2 (en) 1997-01-29 1997-01-29 Solder bump formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9015404A JP2962256B2 (en) 1997-01-29 1997-01-29 Solder bump formation method

Publications (2)

Publication Number Publication Date
JPH10214839A true JPH10214839A (en) 1998-08-11
JP2962256B2 JP2962256B2 (en) 1999-10-12

Family

ID=11887803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9015404A Expired - Fee Related JP2962256B2 (en) 1997-01-29 1997-01-29 Solder bump formation method

Country Status (1)

Country Link
JP (1) JP2962256B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG96575A1 (en) * 1999-10-21 2003-06-16 Ibm Wafer integrated rigid support ring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG96575A1 (en) * 1999-10-21 2003-06-16 Ibm Wafer integrated rigid support ring

Also Published As

Publication number Publication date
JP2962256B2 (en) 1999-10-12

Similar Documents

Publication Publication Date Title
KR101018520B1 (en) Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
KR100209994B1 (en) Method of manufacturing chip-size package type semiconductor device
KR101156819B1 (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
JP4270282B2 (en) Manufacturing method of semiconductor device
JP2002076047A (en) Bump forming method, semiconductor device and its manufacturing method, circuit board and electronic equipment
JP2005109496A (en) Semiconductor package substrate for forming pre-solder structure, the semiconductor package substrate in which pre-solder structure is formed, and the manufacturing methods
JPH0273648A (en) Electronic circuit and its manufacture
KR100614548B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP5784280B2 (en) Electronic device package and manufacturing method
WO2009009694A2 (en) Solder cap application process on copper bump using solder powder film
JP2010114140A (en) Semiconductor device and method of manufacturing the same
US5895231A (en) External terminal fabrication method for semiconductor device package
JP2001250876A (en) Semiconductor device and its manufacturing method
JP2962256B2 (en) Solder bump formation method
JPH08111578A (en) Manufacture of board for mounting ball grid array package
JP3522403B2 (en) Semiconductor device
JP3084648B2 (en) Semiconductor device
JP5131206B2 (en) Semiconductor device
JP2001230537A (en) Method for forming solder bump
JP2000100875A (en) Semiconductor integrated circuit device, manufacturing method and equipment thereof
JP2006319030A (en) Circuit board, its manufacturing method, semiconductor device and its manufacturing method
JPH09293961A (en) Packaging method of electronic part
JPH05251505A (en) Method of connecting ic chip to area tape
JP2002270629A (en) Electronic component and manufacturing method therefor
JPH03184353A (en) Film carrier with bump and manufacture thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees