JPH10213623A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH10213623A JPH10213623A JP9014349A JP1434997A JPH10213623A JP H10213623 A JPH10213623 A JP H10213623A JP 9014349 A JP9014349 A JP 9014349A JP 1434997 A JP1434997 A JP 1434997A JP H10213623 A JPH10213623 A JP H10213623A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- low
- pin electronics
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/22—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using conversion of ac into dc
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 電源ケーブルの電流損失を抑えることで、こ
の電源ケーブルの細線化およびこれによる設備コストの
低減を図り、かつピンエレクトロニクス回路単位にて、
電源供給ラインの増減を可能にする。 【解決手段】 商用交流電源電圧を直流高電圧に変換し
て出力する直流高電圧変換電源回路Ｇと、これが出力す
る直流高電圧を電源ケーブル２，２１，２２を介して受
けて、必要とする直流低電圧に変換する複数の直流低電
圧変換回路Ｂ，Ｂ１，Ｂ２とを設けて、これらの各直流
低電圧変換回路Ｂ，Ｂ１，Ｂ２に、これらが出力する直
流低電圧を受けて、試験対象となる半導体デバイスＥ，
Ｅ１，Ｅ２に試験用信号を印加するピンエレクトロニク
ス回路Ｄ，Ｄ１，Ｄ２を接続する。
の電源ケーブルの細線化およびこれによる設備コストの
低減を図り、かつピンエレクトロニクス回路単位にて、
電源供給ラインの増減を可能にする。 【解決手段】 商用交流電源電圧を直流高電圧に変換し
て出力する直流高電圧変換電源回路Ｇと、これが出力す
る直流高電圧を電源ケーブル２，２１，２２を介して受
けて、必要とする直流低電圧に変換する複数の直流低電
圧変換回路Ｂ，Ｂ１，Ｂ２とを設けて、これらの各直流
低電圧変換回路Ｂ，Ｂ１，Ｂ２に、これらが出力する直
流低電圧を受けて、試験対象となる半導体デバイスＥ，
Ｅ１，Ｅ２に試験用信号を印加するピンエレクトロニク
ス回路Ｄ，Ｄ１，Ｄ２を接続する。
Description
【０００１】
【発明の属する技術分野】この発明は、複数の半導体デ
バイスの特性などを同時測定するのに用いる半導体試験
装置に関する。
バイスの特性などを同時測定するのに用いる半導体試験
装置に関する。
【０００２】
【従来の技術】従来の半導体試験装置として、例えば図
４および図５に示すものがある。これについて述べる
と、同図において、Ａ，Ａ１，Ａ２は交流２００Ｖを所
望の直流の低電圧に変換する直流低電圧変換電源回路で
あり、これらは本体部７に設けられている。また、Ｄ，
Ｄ１，Ｄ２は各半導体デバイスＥ，Ｅ１，Ｅ２に試験用
信号を供給するカード構成のピンエレクトロニクス回路
であり、これらに設けられた各コネクタ５６乃至６１が
バックボードＣ上に設けられた各コネクタ５，５１乃至
５５にそれぞれ装着されている。
４および図５に示すものがある。これについて述べる
と、同図において、Ａ，Ａ１，Ａ２は交流２００Ｖを所
望の直流の低電圧に変換する直流低電圧変換電源回路で
あり、これらは本体部７に設けられている。また、Ｄ，
Ｄ１，Ｄ２は各半導体デバイスＥ，Ｅ１，Ｅ２に試験用
信号を供給するカード構成のピンエレクトロニクス回路
であり、これらに設けられた各コネクタ５６乃至６１が
バックボードＣ上に設けられた各コネクタ５，５１乃至
５５にそれぞれ装着されている。
【０００３】さらに、各コネクタ５，５２，５４に対応
する位置のバックボードＣの裏面には、各コネクタ５，
５２，５４に対しバックボードＣ表面上の回路パターン
６，６３，６４を介して接続されるコネクタ３，３１，
３２が設けられている。なお、前記バックボードＣおよ
びこれに取り付けられたピンエレクトロニクス回路Ｄ，
Ｄ１，Ｄ２はテストステーション８を構成している。ま
た、前記各コネクタ３，３１，３２は、各一の電源ケー
ブル２，２１，２２を介してコネクタ１，１１，１２に
接続され、これらの各コネクタ１，１１，１２は直流低
電圧変換電源回路Ａ，Ａ１，Ａ２の出力端子として用い
られるコネクタ１ａ，１１ａ，１２ａに接続されてい
る。
する位置のバックボードＣの裏面には、各コネクタ５，
５２，５４に対しバックボードＣ表面上の回路パターン
６，６３，６４を介して接続されるコネクタ３，３１，
３２が設けられている。なお、前記バックボードＣおよ
びこれに取り付けられたピンエレクトロニクス回路Ｄ，
Ｄ１，Ｄ２はテストステーション８を構成している。ま
た、前記各コネクタ３，３１，３２は、各一の電源ケー
ブル２，２１，２２を介してコネクタ１，１１，１２に
接続され、これらの各コネクタ１，１１，１２は直流低
電圧変換電源回路Ａ，Ａ１，Ａ２の出力端子として用い
られるコネクタ１ａ，１１ａ，１２ａに接続されてい
る。
【０００４】かかる従来の半導体試験装置では、交流電
圧（ＡＣ２００Ｖ）をそれぞれ各ピンエレクトロニクス
回路Ｄ，Ｄ１，Ｄ２が要求する値の直流低電圧に変換
し、この直流低電圧をコネクタ１ａ，１１ａ，１２ａお
よびコネクタ１，１１，１２を介して各電源ケーブル
２，２１，２２に送出し、さらに、これらの電源ケーブ
ル２，２１，２２からコネクタ３，３１，３２、バック
ボードＣ表面上の回路パターン６，６３，６４、コネク
タ５，５２，５４およびコネクタ５６，５８，６０をそ
れぞれ介して、各ピンエレクトロニクス回路Ｄ，Ｄ１，
Ｄ２に供給している。これにより、各ピンエレクトロニ
クスＤ，Ｄ１，Ｄ２からは各半導体デバイスＥ，Ｅ１，
Ｅ２に合った試験用信号を供給することができる。
圧（ＡＣ２００Ｖ）をそれぞれ各ピンエレクトロニクス
回路Ｄ，Ｄ１，Ｄ２が要求する値の直流低電圧に変換
し、この直流低電圧をコネクタ１ａ，１１ａ，１２ａお
よびコネクタ１，１１，１２を介して各電源ケーブル
２，２１，２２に送出し、さらに、これらの電源ケーブ
ル２，２１，２２からコネクタ３，３１，３２、バック
ボードＣ表面上の回路パターン６，６３，６４、コネク
タ５，５２，５４およびコネクタ５６，５８，６０をそ
れぞれ介して、各ピンエレクトロニクス回路Ｄ，Ｄ１，
Ｄ２に供給している。これにより、各ピンエレクトロニ
クスＤ，Ｄ１，Ｄ２からは各半導体デバイスＥ，Ｅ１，
Ｅ２に合った試験用信号を供給することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、かかる
従来の半導体試験装置では、ピンエレクトロニクス回路
Ｄ，Ｄ１，Ｄ２に電源供給を行う場合、必要とする電源
種（例えば、±５Ｖや−２Ｖのように、異なる電源電
圧）および電源電流（例えば、＋５Ｖで１０Ａのよう
に、各電源電圧において使用される電流）に応じた直流
低電圧変換電源回路Ａ，Ａ１，Ａ２を個別に用意しなけ
ればならないという課題があった。
従来の半導体試験装置では、ピンエレクトロニクス回路
Ｄ，Ｄ１，Ｄ２に電源供給を行う場合、必要とする電源
種（例えば、±５Ｖや−２Ｖのように、異なる電源電
圧）および電源電流（例えば、＋５Ｖで１０Ａのよう
に、各電源電圧において使用される電流）に応じた直流
低電圧変換電源回路Ａ，Ａ１，Ａ２を個別に用意しなけ
ればならないという課題があった。
【０００６】また、被測定用の半導体デバイスＥ，Ｅ
１，Ｅ２の数量が増加すれば、その増加した分テストス
テーション８が必要とする電流も増加し、これに伴っ
て、さらに電流容量の大きい直流低電圧変換電源回路が
必要となり、コネクタ１，１１，１２、電源ケーブル
２，２１，２２、バックボードＣ上のコネクタ３，３
１，３２の数量や電流容量が増加する必要があるという
課題があった。また、このような電源ケーブル２，２
１，２２などの増加は、半導体試験装置におけるテスト
ステーション８の操作性の向上を妨げるだけでなく、半
導体試験装置のフロアレイアウトの増大につながってし
まうという課題があった。また、従来ではテストステー
ション８による半導体デバイスのＥ，Ｅ１，Ｅ２測定数
を削減する場合、直流低電圧変換電源回路Ａ，Ａ１，Ａ
２を各ピンエレクトロニクス回路Ｄ，Ｄ１，Ｄ２で共用
しているため、直流低電圧変換電源回路Ａ，Ａ１，Ａ２
自体の削除を行うのが困難になるという課題があった。
１，Ｅ２の数量が増加すれば、その増加した分テストス
テーション８が必要とする電流も増加し、これに伴っ
て、さらに電流容量の大きい直流低電圧変換電源回路が
必要となり、コネクタ１，１１，１２、電源ケーブル
２，２１，２２、バックボードＣ上のコネクタ３，３
１，３２の数量や電流容量が増加する必要があるという
課題があった。また、このような電源ケーブル２，２
１，２２などの増加は、半導体試験装置におけるテスト
ステーション８の操作性の向上を妨げるだけでなく、半
導体試験装置のフロアレイアウトの増大につながってし
まうという課題があった。また、従来ではテストステー
ション８による半導体デバイスのＥ，Ｅ１，Ｅ２測定数
を削減する場合、直流低電圧変換電源回路Ａ，Ａ１，Ａ
２を各ピンエレクトロニクス回路Ｄ，Ｄ１，Ｄ２で共用
しているため、直流低電圧変換電源回路Ａ，Ａ１，Ａ２
自体の削除を行うのが困難になるという課題があった。
【０００７】この発明は、前記のような課題を解決する
ものであり、直流低電圧変換回路をテストステーション
内に搭載し、かつピンエレクトロニクス回路単位にて電
源供給ラインを構成することで、電源ケーブル容量の削
減および被測定用のデバイス数単位での電源供給ライン
の増減が可能な半導体試験装置を提供することを目的と
する。
ものであり、直流低電圧変換回路をテストステーション
内に搭載し、かつピンエレクトロニクス回路単位にて電
源供給ラインを構成することで、電源ケーブル容量の削
減および被測定用のデバイス数単位での電源供給ライン
の増減が可能な半導体試験装置を提供することを目的と
する。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、請求項１の発明にかかる半導体試験装置は、商用交
流電源電圧を直流高電圧に変換して出力する直流高電圧
変換電源回路と、該直流高電圧変換電源回路が出力する
直流高電圧を電源ケーブルを介して受けて、必要とする
直流低電圧に変換する複数の直流低電圧変換回路とを設
けて、これらの各直流低電圧変換回路に、これらが出力
する直流低電圧を受けて、試験対象となる半導体デバイ
スに試験用信号を印加するピンエレクトロニクス回路を
接続したものである。
に、請求項１の発明にかかる半導体試験装置は、商用交
流電源電圧を直流高電圧に変換して出力する直流高電圧
変換電源回路と、該直流高電圧変換電源回路が出力する
直流高電圧を電源ケーブルを介して受けて、必要とする
直流低電圧に変換する複数の直流低電圧変換回路とを設
けて、これらの各直流低電圧変換回路に、これらが出力
する直流低電圧を受けて、試験対象となる半導体デバイ
スに試験用信号を印加するピンエレクトロニクス回路を
接続したものである。
【０００９】また、請求項２の発明にかかる半導体試験
装置は、前記直流低電圧変換回路を、前記ピンエレクト
ロニクス回路を搭載したバックボード上にコネクタおよ
び回路パターンを介して接続したものである。
装置は、前記直流低電圧変換回路を、前記ピンエレクト
ロニクス回路を搭載したバックボード上にコネクタおよ
び回路パターンを介して接続したものである。
【００１０】また、請求項３にかかる半導体試験装置
は、前記ピンエレクトロニクス回路を前記半導体デバイ
スに対し１対１に対応させて接続し、前記ピンエレクト
ロニクス回路単位で入力される前記直流低電圧のセンシ
ングを行えるようにしたものである。
は、前記ピンエレクトロニクス回路を前記半導体デバイ
スに対し１対１に対応させて接続し、前記ピンエレクト
ロニクス回路単位で入力される前記直流低電圧のセンシ
ングを行えるようにしたものである。
【００１１】また、請求項４の発明にかかる半導体試験
装置は、一つの前記半導体デバイスに対し複数の前記ピ
ンエレクトロニクス回路を接続したものである。
装置は、一つの前記半導体デバイスに対し複数の前記ピ
ンエレクトロニクス回路を接続したものである。
【００１２】
【発明の実施の形態】以下、この発明の実施の一形態を
図について説明する。図１はこの発明の半導体試験装置
を示すブロック図であり、図４に示したものと同一の構
成部分には同一符号を付して、その重複する説明を省略
する。図１において、Ｇは本体部７Ａに設けられた直流
高電圧変換電源回路であり、これが交流電圧（例えば、
ＡＣ２００Ｖ）を整流器を通して直流電圧（例えば、Ｄ
Ｃ２００Ｖ）に変換し、さらに平滑回路（図示しない）
を通してリプルを除去した直流電圧に平滑化する。ま
た、かかる直流電圧は、３つのコネクタ１ａ，１１ａ，
１２ａに供給され、これらに接続されたコネクタ１，１
１，１２を介して電源ケーブル２，２１，２２にそれぞ
れ供給される。
図について説明する。図１はこの発明の半導体試験装置
を示すブロック図であり、図４に示したものと同一の構
成部分には同一符号を付して、その重複する説明を省略
する。図１において、Ｇは本体部７Ａに設けられた直流
高電圧変換電源回路であり、これが交流電圧（例えば、
ＡＣ２００Ｖ）を整流器を通して直流電圧（例えば、Ｄ
Ｃ２００Ｖ）に変換し、さらに平滑回路（図示しない）
を通してリプルを除去した直流電圧に平滑化する。ま
た、かかる直流電圧は、３つのコネクタ１ａ，１１ａ，
１２ａに供給され、これらに接続されたコネクタ１，１
１，１２を介して電源ケーブル２，２１，２２にそれぞ
れ供給される。
【００１３】また、Ｂ，Ｂ１，Ｂ２は各ピンエレクトロ
ニクス回路Ｄ，Ｄ１，Ｄ２ごとにテストステーション８
Ａ内に設けられたカード構成の直流低電圧変換回路であ
り、これらには前記各電源ケーブル２，２１，２２に接
続されて、直流高電圧（例えば、ＤＣ２００Ｖ）を供給
するコネクタ９，９１，９２が装着されるコネクタ１
０，１０１，１０２が設けられている。また、前記直流
低電圧変換回路Ｂ，Ｂ１，Ｂ２には、これらにより直流
高電圧をそれぞれ必要とするレベルに変換した直流低電
圧を出力するためのコネクタ１３，１３１，１３２が設
けられており、これらの各コネクタ１３，１３１，１３
２は前記各コネクタ３，３１，３２にそれぞれ接続可能
とされている。
ニクス回路Ｄ，Ｄ１，Ｄ２ごとにテストステーション８
Ａ内に設けられたカード構成の直流低電圧変換回路であ
り、これらには前記各電源ケーブル２，２１，２２に接
続されて、直流高電圧（例えば、ＤＣ２００Ｖ）を供給
するコネクタ９，９１，９２が装着されるコネクタ１
０，１０１，１０２が設けられている。また、前記直流
低電圧変換回路Ｂ，Ｂ１，Ｂ２には、これらにより直流
高電圧をそれぞれ必要とするレベルに変換した直流低電
圧を出力するためのコネクタ１３，１３１，１３２が設
けられており、これらの各コネクタ１３，１３１，１３
２は前記各コネクタ３，３１，３２にそれぞれ接続可能
とされている。
【００１４】従って、前記コネクタ１０，１０１，１０
２から各ピンエレクトロニクス回路Ｄ，Ｄ１，Ｄ２まで
の各回路はワイヤレス接続されている。ここで、前記直
流低電圧変換回路Ｂ，Ｂ１，Ｂ２およびピンエレクトロ
ニクス回路Ｄ，Ｄ１，Ｄ２は前記各コネクタを介して電
気的に接続されて、前記のように任意に交換可能なカー
ド構成となっている。
２から各ピンエレクトロニクス回路Ｄ，Ｄ１，Ｄ２まで
の各回路はワイヤレス接続されている。ここで、前記直
流低電圧変換回路Ｂ，Ｂ１，Ｂ２およびピンエレクトロ
ニクス回路Ｄ，Ｄ１，Ｄ２は前記各コネクタを介して電
気的に接続されて、前記のように任意に交換可能なカー
ド構成となっている。
【００１５】次に動作について説明する。まず、本体部
７Ａに搭載された直流高電圧変換電源回路Ｇは、交流高
電圧（例えば、ＡＣ２００Ｖ）を直流高電圧（例えば、
ＤＣ２００Ｖ）に変換し、この直流高電圧を平滑処理し
て、各コネクタ１ａ，１１ａ，１２ａおよびコネクタ
１，１１，１２を介して電源ケーブル２，２１，２２に
それぞれ送出する。また、この直流高電圧は、電源ケー
ブル２，２１，２２からテストステーション８Ａ側のコ
ネクタ９，９１，９２およびコネクタ１０，１０１，１
０２を介して各一の直流低電圧変換回路Ｂ，Ｂ１，Ｂ２
に供給される。
７Ａに搭載された直流高電圧変換電源回路Ｇは、交流高
電圧（例えば、ＡＣ２００Ｖ）を直流高電圧（例えば、
ＤＣ２００Ｖ）に変換し、この直流高電圧を平滑処理し
て、各コネクタ１ａ，１１ａ，１２ａおよびコネクタ
１，１１，１２を介して電源ケーブル２，２１，２２に
それぞれ送出する。また、この直流高電圧は、電源ケー
ブル２，２１，２２からテストステーション８Ａ側のコ
ネクタ９，９１，９２およびコネクタ１０，１０１，１
０２を介して各一の直流低電圧変換回路Ｂ，Ｂ１，Ｂ２
に供給される。
【００１６】これらの直流低電圧変換回路Ｂ，Ｂ１，Ｂ
２では、これらの直流高電圧（これらはいずれも等し
い）を、以下のピンエレクトロニクス回路Ｄ，Ｄ１，Ｄ
２で必要とするレベルの直流低電圧に変換し、この変換
された直流低電圧はコネクタ１３，１３１，１３２およ
びコネクタ３，３１，３２、バックボードＣ上の回路パ
ターン、コネクタ５，５２，５４およびコネクタ５６，
５８，６０を介して、それぞれピンエレクトロニクス回
路Ｄ，Ｄ１，Ｄ２に入力される。このため、各ピンエレ
クトロニクス回路Ｄ，Ｄ１，Ｄ２は前記各直流低電圧を
受けて、各半導体デバイスＥ，Ｅ１，Ｅ２に試験用信号
を供給し、これにより各半導体デバイスＥ，Ｅ１，Ｅ２
の特性試験等が実施される。
２では、これらの直流高電圧（これらはいずれも等し
い）を、以下のピンエレクトロニクス回路Ｄ，Ｄ１，Ｄ
２で必要とするレベルの直流低電圧に変換し、この変換
された直流低電圧はコネクタ１３，１３１，１３２およ
びコネクタ３，３１，３２、バックボードＣ上の回路パ
ターン、コネクタ５，５２，５４およびコネクタ５６，
５８，６０を介して、それぞれピンエレクトロニクス回
路Ｄ，Ｄ１，Ｄ２に入力される。このため、各ピンエレ
クトロニクス回路Ｄ，Ｄ１，Ｄ２は前記各直流低電圧を
受けて、各半導体デバイスＥ，Ｅ１，Ｅ２に試験用信号
を供給し、これにより各半導体デバイスＥ，Ｅ１，Ｅ２
の特性試験等が実施される。
【００１７】従って、この実施の形態では、電源ケーブ
ル２，２１，２２に対して直流高電圧変換電源回路Ｇか
らの直流高電圧を印加することで、電源ケーブル２，２
１，２２に流れる電流容量を抑えることができ、その結
果として、電源ケーブル２，２１，２２の細線化が可能
になる。また、各ピンエレクトロニクス回路Ｄ，Ｄ１，
Ｄ２を各半導体デバイスＥ，Ｅ１，Ｅ２に対応配置する
ことで、半導体デバイスＥ，Ｅ１，Ｅ２の増減に対して
は、電源供給ラインを構成する直流低電圧変換回路Ｂ，
Ｂ１，Ｂ２およびピンエレクトロニクス回路Ｄ，Ｄ１，
Ｄ２の増減にて容易に対応可能となる。さらに、電源ケ
ーブル２，２１，２２への高電圧入力により、電圧降下
を無視できることとなり、電圧降下対策のための電源ケ
ーブル２，２１，２２の容量を削減できる。
ル２，２１，２２に対して直流高電圧変換電源回路Ｇか
らの直流高電圧を印加することで、電源ケーブル２，２
１，２２に流れる電流容量を抑えることができ、その結
果として、電源ケーブル２，２１，２２の細線化が可能
になる。また、各ピンエレクトロニクス回路Ｄ，Ｄ１，
Ｄ２を各半導体デバイスＥ，Ｅ１，Ｅ２に対応配置する
ことで、半導体デバイスＥ，Ｅ１，Ｅ２の増減に対して
は、電源供給ラインを構成する直流低電圧変換回路Ｂ，
Ｂ１，Ｂ２およびピンエレクトロニクス回路Ｄ，Ｄ１，
Ｄ２の増減にて容易に対応可能となる。さらに、電源ケ
ーブル２，２１，２２への高電圧入力により、電圧降下
を無視できることとなり、電圧降下対策のための電源ケ
ーブル２，２１，２２の容量を削減できる。
【００１８】図２は半導体デバイスＥとピンエレクトロ
ニクス回路Ｄとが１対１で対応する場合の回路の詳細を
示す。この回路では、直流低電圧変換回路Ｂ，Ｂ１，Ｂ
２が前記各コネクタ３，１３を介してバックボードＣの
裏面に直接搭載され、直流低電圧はこれらの各コネクタ
１３，３，バックボードＣ上面に配置されたフォースラ
インおよびセンスラインとなる各回路パターン１４，１
５，コネクタ５，５６をそれぞれ介してピンエレクトロ
ニクス回路Ｄに供給される。従って、電源供給ライン全
体の最短化をケーブルレス化により実現でき、このため
ライン抵抗が最小限に抑えられることとなって、電圧降
下も最小限に抑えることができる。
ニクス回路Ｄとが１対１で対応する場合の回路の詳細を
示す。この回路では、直流低電圧変換回路Ｂ，Ｂ１，Ｂ
２が前記各コネクタ３，１３を介してバックボードＣの
裏面に直接搭載され、直流低電圧はこれらの各コネクタ
１３，３，バックボードＣ上面に配置されたフォースラ
インおよびセンスラインとなる各回路パターン１４，１
５，コネクタ５，５６をそれぞれ介してピンエレクトロ
ニクス回路Ｄに供給される。従って、電源供給ライン全
体の最短化をケーブルレス化により実現でき、このため
ライン抵抗が最小限に抑えられることとなって、電圧降
下も最小限に抑えることができる。
【００１９】また、図２のように、半導体デバイスＥに
対してピンエレクトロニクス回路Ｄが一枚で対応させた
場合に、直流低電圧変換回路Ｂも個別に形成できるた
め、その直流低電圧のセンシングがピンエレクトロニク
スＤ内において、回路抵抗を無視できる環境で実現でき
る。従って、フォースラインとセンスラインとをピンエ
レクトロニクス回路Ｄ上で接続することによって、その
センシング出力にもとづいて、より精度の高い等しい直
流低電圧を各ピンエレクトロニクス回路Ｄへ供給が可能
となる。
対してピンエレクトロニクス回路Ｄが一枚で対応させた
場合に、直流低電圧変換回路Ｂも個別に形成できるた
め、その直流低電圧のセンシングがピンエレクトロニク
スＤ内において、回路抵抗を無視できる環境で実現でき
る。従って、フォースラインとセンスラインとをピンエ
レクトロニクス回路Ｄ上で接続することによって、その
センシング出力にもとづいて、より精度の高い等しい直
流低電圧を各ピンエレクトロニクス回路Ｄへ供給が可能
となる。
【００２０】図３はこの発明の実施の他の形態を示す一
部のブロック図である。これは２つのピンエレクトロニ
クス回路Ｄ，Ｄ１から１つの半導体デバイスＥに直流低
電圧を供給する場合を示す。この場合においては、直流
低電圧変換回路Ｂからの出力電圧のフォースライン１６
とセンスライン１７をバックボード上でショートさせて
ある。また、このショートされた直流低電圧はバックボ
ードＣ上面の回路パターン６６，６７を介して各ピンエ
レクトロニクス回路Ｄ，Ｄ１に分配される。
部のブロック図である。これは２つのピンエレクトロニ
クス回路Ｄ，Ｄ１から１つの半導体デバイスＥに直流低
電圧を供給する場合を示す。この場合においては、直流
低電圧変換回路Ｂからの出力電圧のフォースライン１６
とセンスライン１７をバックボード上でショートさせて
ある。また、このショートされた直流低電圧はバックボ
ードＣ上面の回路パターン６６，６７を介して各ピンエ
レクトロニクス回路Ｄ，Ｄ１に分配される。
【００２１】この場合には、半導体デバイスＥに対する
試験用信号のレベルが不足する場合などに２つのピンエ
レクトロニクス回路Ｄ，Ｄ１から十分な試験用信号を、
その半導体デバイスＥに供給できる。なお、この実施の
形態にあっても、図１，図２に示した場合と同じくピン
エレクトロニクス回路Ｄ，Ｄ１，Ｄ２を構成しているバ
ックボードＣの裏面に低電圧変換回路Ｂがケーブルレス
で搭載されているため、直流低電圧を最短で高能率に供
給できる。
試験用信号のレベルが不足する場合などに２つのピンエ
レクトロニクス回路Ｄ，Ｄ１から十分な試験用信号を、
その半導体デバイスＥに供給できる。なお、この実施の
形態にあっても、図１，図２に示した場合と同じくピン
エレクトロニクス回路Ｄ，Ｄ１，Ｄ２を構成しているバ
ックボードＣの裏面に低電圧変換回路Ｂがケーブルレス
で搭載されているため、直流低電圧を最短で高能率に供
給できる。
【００２２】
【発明の効果】以上のように、請求項１の発明によれ
ば、商用交流電源電圧を直流高電圧に変換して出力する
直流高電圧変換電源回路と、該直流高電圧変換電源回路
が出力する直流高電圧を電源ケーブルを介して受けて、
必要とする直流低電圧に変換する複数の直流低電圧変換
回路とを設けて、これらの各直流低電圧変換回路に、こ
れらが出力する直流低電圧を受けて、試験対象となる半
導体デバイスに試験用信号を印加するピンエレクトロニ
クス回路を接続するように構成したので、電源ケーブル
の電流損失を抑えることができ、従ってこの電源ケーブ
ルの細線化およびこれによる設備コストの低減を図れる
ほか、テストステーション側で各ピンエレクトロニクス
回路が要求する直流低電圧を、それぞれ対応する直流低
電圧変換回路から供給でき、この場合に１つの直流高電
圧変換電源回路を各直流低電圧変換回路で共用できると
いう効果が得られる。また、直流低電圧変換回路をテス
トステーション内に搭載し、かつピンエレクトロニクス
回路単位にて電源供給ラインを構成することで、電源ケ
ーブル容量の削減および被測定用のデバイス数単位での
電源供給ラインの増減が可能になるという効果が得られ
る。
ば、商用交流電源電圧を直流高電圧に変換して出力する
直流高電圧変換電源回路と、該直流高電圧変換電源回路
が出力する直流高電圧を電源ケーブルを介して受けて、
必要とする直流低電圧に変換する複数の直流低電圧変換
回路とを設けて、これらの各直流低電圧変換回路に、こ
れらが出力する直流低電圧を受けて、試験対象となる半
導体デバイスに試験用信号を印加するピンエレクトロニ
クス回路を接続するように構成したので、電源ケーブル
の電流損失を抑えることができ、従ってこの電源ケーブ
ルの細線化およびこれによる設備コストの低減を図れる
ほか、テストステーション側で各ピンエレクトロニクス
回路が要求する直流低電圧を、それぞれ対応する直流低
電圧変換回路から供給でき、この場合に１つの直流高電
圧変換電源回路を各直流低電圧変換回路で共用できると
いう効果が得られる。また、直流低電圧変換回路をテス
トステーション内に搭載し、かつピンエレクトロニクス
回路単位にて電源供給ラインを構成することで、電源ケ
ーブル容量の削減および被測定用のデバイス数単位での
電源供給ラインの増減が可能になるという効果が得られ
る。
【００２３】また、請求項２の発明によれば、前記直流
低電圧変換回路を、前記ピンエレクトロニクス回路を搭
載したバックボード上にコネクタおよび回路パターンを
介して接続するように構成したので、ピンエレクトロニ
クス回路および直流低電圧変換回路の接続を最短にて実
現でき、この接続回路における損失を最小限に抑えるこ
とができるという効果が得られる。
低電圧変換回路を、前記ピンエレクトロニクス回路を搭
載したバックボード上にコネクタおよび回路パターンを
介して接続するように構成したので、ピンエレクトロニ
クス回路および直流低電圧変換回路の接続を最短にて実
現でき、この接続回路における損失を最小限に抑えるこ
とができるという効果が得られる。
【００２４】また、請求項３の発明によれば、前記ピン
エレクトロニクス回路を前記半導体デバイスに対し１対
１に対応させて接続し、前記ピンエレクトロニクス回路
単位で入力される前記直流低電圧のセンシングを行える
ように構成したので、そのセンシング出力にもとづいて
各ピンエレクトロニクス回路に入力される直流低電圧値
を予め設定した値に高精度に制御することが可能になる
という効果が得られる。
エレクトロニクス回路を前記半導体デバイスに対し１対
１に対応させて接続し、前記ピンエレクトロニクス回路
単位で入力される前記直流低電圧のセンシングを行える
ように構成したので、そのセンシング出力にもとづいて
各ピンエレクトロニクス回路に入力される直流低電圧値
を予め設定した値に高精度に制御することが可能になる
という効果が得られる。
【００２５】また、請求項４の発明によれば、一つの前
記半導体デバイスに対し複数の前記ピンエレクトロニク
ス回路を接続するように構成したので、半導体デバイス
に対する試験用信号の供給レベルを十分に確保できると
いう効果が得られる。
記半導体デバイスに対し複数の前記ピンエレクトロニク
ス回路を接続するように構成したので、半導体デバイス
に対する試験用信号の供給レベルを十分に確保できると
いう効果が得られる。
【図１】 この発明の実施の一形態による半導体試験装
置を示すブロック図である。
置を示すブロック図である。
【図２】 図１の半導体試験装置の回路を詳細に示すブ
ロック図である。
ロック図である。
【図３】 この発明の実施の他の形態による半導体試験
装置を示す要部のブロック図である。
装置を示す要部のブロック図である。
【図４】 従来の半導体試験装置を示すブロック図であ
る。
る。
【図５】 図４における半導体試験装置の回路の詳細を
示すブロック図である。
示すブロック図である。
２，２１，２２ 電源ケーブル １４，１５ 回路パターン Ｇ 直流高電圧変換電源回路 Ｂ，Ｂ１，Ｂ２ 直流低電圧変換回路 Ｃ バックボード Ｄ，Ｄ１，Ｄ２ ピンエレクトロニクス回路 Ｅ，Ｅ１，Ｅ２ 半導体デバイス
Claims (4)
- 【請求項１】 商用交流電源電圧を直流高電圧に変換し
て出力する直流高電圧変換電源回路と、 該直流高電圧変換電源回路が出力する直流高電圧を電源
ケーブルを介して受けて、必要とする直流低電圧に変換
する複数の直流低電圧変換回路と、 これらの各直流低電圧変換回路に接続されて、これらが
出力する直流低電圧を受けて、試験対象となる半導体デ
バイスに試験用信号を印加するピンエレクトロニクス回
路とを備えたことを特徴とする半導体試験装置。 - 【請求項２】 前記直流低電圧変換回路が、前記ピンエ
レクトロニクス回路を搭載したバックボード上にコネク
タおよび回路パターンを介して接続されていることを特
徴とする請求項１に記載の半導体試験装置。 - 【請求項３】 前記ピンエレクトロニクス回路が前記半
導体デバイスに対し１対１に対応して接続され、前記ピ
ンエレクトロニクス回路単位で入力される前記直流低電
圧のセンシングを行えるようにしたことを特徴とする請
求項１に記載の半導体試験装置。 - 【請求項４】 一つの前記半導体デバイスに対し複数の
前記ピンエレクトロニクス回路を接続したことを特徴と
する請求項１に記載の半導体試験装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9014349A JPH10213623A (ja) | 1997-01-28 | 1997-01-28 | 半導体試験装置 |
| US09/013,319 US6031370A (en) | 1997-01-28 | 1998-01-26 | Semiconductor testing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9014349A JPH10213623A (ja) | 1997-01-28 | 1997-01-28 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10213623A true JPH10213623A (ja) | 1998-08-11 |
Family
ID=11858599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9014349A Pending JPH10213623A (ja) | 1997-01-28 | 1997-01-28 | 半導体試験装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6031370A (ja) |
| JP (1) | JPH10213623A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3950646B2 (ja) * | 2001-05-21 | 2007-08-01 | 株式会社日立製作所 | 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスｉｃ及びｉｃテスタ |
| TWI483104B (zh) * | 2011-12-20 | 2015-05-01 | Hon Hai Prec Ind Co Ltd | 電子裝置測試系統及方法 |
| US20170205449A1 (en) * | 2016-01-20 | 2017-07-20 | Test Research, Inc. | Test device and alternating current power detection method of the same |
| US10139454B2 (en) * | 2016-01-20 | 2018-11-27 | Test Research, Inc. | Test device and alternating current power detection method of the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3824441A (en) * | 1973-01-02 | 1974-07-16 | Honeywell Inf Systems | Multivoltage, regulated power supply with fault protection |
| US4180203A (en) * | 1977-09-30 | 1979-12-25 | Westinghouse Electric Corp. | Programmable test point selector circuit |
| JPS5923673A (ja) * | 1982-07-30 | 1984-02-07 | Toshiba Corp | 映像ハ−フト−ン回路 |
| US4637020A (en) * | 1983-08-01 | 1987-01-13 | Fairchild Semiconductor Corporation | Method and apparatus for monitoring automated testing of electronic circuits |
| US4656632A (en) * | 1983-11-25 | 1987-04-07 | Giordano Associates, Inc. | System for automatic testing of circuits and systems |
| JPH03293571A (ja) * | 1990-04-12 | 1991-12-25 | Nec Corp | 半導体集積回路試験装置 |
| US5101153A (en) * | 1991-01-09 | 1992-03-31 | National Semiconductor Corporation | Pin electronics test circuit for IC device testing |
| JPH05297962A (ja) * | 1992-04-21 | 1993-11-12 | Fujitsu Ltd | 多電圧出力回路及びその回路を用いた多電圧出力電源装置 |
| US5424934A (en) * | 1992-11-12 | 1995-06-13 | Oki Electric Industry Co., Ltd. | Multivoltage power supply and control method thereof |
-
1997
- 1997-01-28 JP JP9014349A patent/JPH10213623A/ja active Pending
-
1998
- 1998-01-26 US US09/013,319 patent/US6031370A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6031370A (en) | 2000-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7132844B2 (en) | Testing device and testing method for testing an electronic device | |
| US7656177B2 (en) | Test apparatus | |
| US7911171B2 (en) | Device for generating analog current or voltage signal | |
| US7852650B2 (en) | Selectable line voltage inverters and associated methods | |
| US20060273811A1 (en) | Using an active load as a high current output stage of a precision pin measurement unit in automatic test equipment systems | |
| US20120313655A1 (en) | Electrical test equipment having switchable intermediate-voltage line- leakage and run test power source | |
| JPH10213623A (ja) | 半導体試験装置 | |
| WO2009147720A1 (ja) | 半導体ウエハ、半導体回路、試験用基板、および、試験システム | |
| WO2021132867A1 (ko) | 측정 회로 소자의 공차 최소화 및 자동보정 기능을 구비한 전자식 전력량계 | |
| JP3123444B2 (ja) | Ｉｃ試験装置 | |
| CN114256907A (zh) | 用于电功率输送的动态电压补偿方法和系统 | |
| CN111769540A (zh) | 并联电源的均流电路、电源模块和集成电路测试系统 | |
| CN113009223A (zh) | 阻抗量测方法 | |
| CN113346752A (zh) | 一种基于氮化镓器件的隔离型高频双有源桥变换器 | |
| US7119547B2 (en) | Testing apparatus | |
| JPH01103098A (ja) | 電子負荷器における集中通信制御方式 | |
| JP3808690B2 (ja) | 複数電源接続装置 | |
| CN212849866U (zh) | 并联电源的均流电路、电源模块和集成电路测试系统 | |
| JP4230589B2 (ja) | 測定システム | |
| CN109687539B (zh) | 一种多传感器分组供电装置及系统 | |
| KR102563797B1 (ko) | 품질 측정 장치, 이의 측정 방법 및 이의 기록매체 | |
| JPH07198792A (ja) | Ｌｓｉテスト装置 | |
| JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 | |
| JP4493776B2 (ja) | 集積回路装置用のテスト装置 | |
| JP3092362B2 (ja) | 集積回路の自動試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991102 |