JPH10210424A - レート変換装置及び撮像装置 - Google Patents
レート変換装置及び撮像装置Info
- Publication number
- JPH10210424A JPH10210424A JP9007522A JP752297A JPH10210424A JP H10210424 A JPH10210424 A JP H10210424A JP 9007522 A JP9007522 A JP 9007522A JP 752297 A JP752297 A JP 752297A JP H10210424 A JPH10210424 A JP H10210424A
- Authority
- JP
- Japan
- Prior art keywords
- register
- filter
- post
- rate conversion
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】本発明は、ビデオ信号を所望のクロツク周波数
に変換し得ると共に、当該ビテオ信号に基づく画像につ
いて精度良く画質を調整し得るレート変換装置及び撮像
装置を提案しようとするものである。 【解決手段】撮像装置内のレート変換手段をフイールド
プログラマブルゲートアレイとして構成すると共に、当
該フイールドプログラマブルゲートアレイに対して外部
から入力される所定のプログラムに基づいて、ビデオ信
号に基づく画像のエツジのシヤープさの度合いを調整す
るようにしたことにより、ビデオ信号を所望のクロツク
周波数に変換し得ると共に、当該ビテオ信号に基づく画
像について精度良く画質を調整することができる。
に変換し得ると共に、当該ビテオ信号に基づく画像につ
いて精度良く画質を調整し得るレート変換装置及び撮像
装置を提案しようとするものである。 【解決手段】撮像装置内のレート変換手段をフイールド
プログラマブルゲートアレイとして構成すると共に、当
該フイールドプログラマブルゲートアレイに対して外部
から入力される所定のプログラムに基づいて、ビデオ信
号に基づく画像のエツジのシヤープさの度合いを調整す
るようにしたことにより、ビデオ信号を所望のクロツク
周波数に変換し得ると共に、当該ビテオ信号に基づく画
像について精度良く画質を調整することができる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術（図５〜図１１） 発明が解決しようとする課題（図１２） 課題を解決するための手段 発明の実施の形態（図１〜図４） 発明の効果
【０００３】
【発明の属する技術分野】本発明はレート変換装置及び
撮像装置に関し、例えば撮像素子から得られる画像に基
づくビデオ信号のクロツク周波数を変換するレート変換
装置及び撮像装置に適用して好適なものである。
撮像装置に関し、例えば撮像素子から得られる画像に基
づくビデオ信号のクロツク周波数を変換するレート変換
装置及び撮像装置に適用して好適なものである。
【０００４】
【従来の技術】従来、この種の撮像装置として、例えば
図５に示すようなデイジタルビデオカメラ１が提案され
ている。このデイジタルビデオカメラ１においては、被
写体の撮像結果をビデオ信号に変換した後、当該ビデオ
信号のクロツク周波数を変換することによつて所定の信
号フオーマツトに設定変換するようになされている。
図５に示すようなデイジタルビデオカメラ１が提案され
ている。このデイジタルビデオカメラ１においては、被
写体の撮像結果をビデオ信号に変換した後、当該ビデオ
信号のクロツク周波数を変換することによつて所定の信
号フオーマツトに設定変換するようになされている。
【０００５】このようなビデオ信号は種々のカラーテレ
ビジヨン方式によつて規格化されており、当該カラーテ
レビジヨン方式としては、ＮＴＳＣ（National Televis
ionSystem Committee）方式、ＰＡＬ（Phase Alternati
ng by Line ）方式、ＨＤＴＶ（High Definition Telev
ision）方式及びＡＴＶ（Advanced Television ）方式
等がある。さらに近年のマルチメデイアの普及に伴つて
種々の多様化したコンピユータビデオ信号フオーマツト
が提案されている。
ビジヨン方式によつて規格化されており、当該カラーテ
レビジヨン方式としては、ＮＴＳＣ（National Televis
ionSystem Committee）方式、ＰＡＬ（Phase Alternati
ng by Line ）方式、ＨＤＴＶ（High Definition Telev
ision）方式及びＡＴＶ（Advanced Television ）方式
等がある。さらに近年のマルチメデイアの普及に伴つて
種々の多様化したコンピユータビデオ信号フオーマツト
が提案されている。
【０００６】このデイジタルビデオカメラ１は、被写体
から得られる撮像光ＬＡをレンズブロツク部２を介して
例えばＣＣＤ（charge coupled device ）が内蔵された
イメージヤ３に受けて被写体映像を含む視野映像に対応
する撮像出力信号Ｓ１に光電変換した後、当該撮像出力
信号Ｓ１をアナログ信号処理部４に与える。
から得られる撮像光ＬＡをレンズブロツク部２を介して
例えばＣＣＤ（charge coupled device ）が内蔵された
イメージヤ３に受けて被写体映像を含む視野映像に対応
する撮像出力信号Ｓ１に光電変換した後、当該撮像出力
信号Ｓ１をアナログ信号処理部４に与える。
【０００７】アナログ信号処理部４では、入力された撮
像出力信号Ｓ１はＣＤＳ（相関二重サンプリング）部５
を介してデータ部分が抽出された後、ＡＧＣ（自動利得
制御）部６を介して信号レベルが一定に保たれ、さらに
ニー及びプレγ補正部７を介してダイナミツクレンジの
圧縮及びγ特性の補正が行われた後、ローパスフイルタ
（ＬＰＦ）８に供給される。
像出力信号Ｓ１はＣＤＳ（相関二重サンプリング）部５
を介してデータ部分が抽出された後、ＡＧＣ（自動利得
制御）部６を介して信号レベルが一定に保たれ、さらに
ニー及びプレγ補正部７を介してダイナミツクレンジの
圧縮及びγ特性の補正が行われた後、ローパスフイルタ
（ＬＰＦ）８に供給される。
【０００８】このローパスフイルタ８では、入力された
信号は、後段のＡ／Ｄコンバータ９におけるサンプリン
グ周波数の折り返し歪の発生が防止され、さらに当該Ａ
／Ｄコンバータ９を介してデイジタル変換された後、撮
像出力信号Ｓ２としてデイジタル信号処理部１０に供給
される。
信号は、後段のＡ／Ｄコンバータ９におけるサンプリン
グ周波数の折り返し歪の発生が防止され、さらに当該Ａ
／Ｄコンバータ９を介してデイジタル変換された後、撮
像出力信号Ｓ２としてデイジタル信号処理部１０に供給
される。
【０００９】またデイジタルビデオカメラ１内にはシス
テムコントローラ１１が設けられ、当該システムコント
ローラ１１には、外部接続されたコンピユータ装置（図
示せず）からオペレータの操作等に基づくリモート制御
信号Ｓ３が与えられるようになされている。これにより
システムコントローラ１１は、アイリスフオーカス駆動
部１２に光制御信号Ｓ４を送出すると共に、デイジタル
信号処理部１０に制御信号Ｓ５を送出する。
テムコントローラ１１が設けられ、当該システムコント
ローラ１１には、外部接続されたコンピユータ装置（図
示せず）からオペレータの操作等に基づくリモート制御
信号Ｓ３が与えられるようになされている。これにより
システムコントローラ１１は、アイリスフオーカス駆動
部１２に光制御信号Ｓ４を送出すると共に、デイジタル
信号処理部１０に制御信号Ｓ５を送出する。
【００１０】この結果、アイリスフオーカス駆動部１２
は、光制御信号Ｓ４に基づいてレンズブロツク部２のレ
ンズ２Ａ及びアイリス２Ｂを制御することによつて、イ
メージヤ３内のＣＣＤ撮像素子面に対する像の焦点を合
わせると共に、当該ＣＣＤ撮像素子面に照射される光量
を調整する。
は、光制御信号Ｓ４に基づいてレンズブロツク部２のレ
ンズ２Ａ及びアイリス２Ｂを制御することによつて、イ
メージヤ３内のＣＣＤ撮像素子面に対する像の焦点を合
わせると共に、当該ＣＣＤ撮像素子面に照射される光量
を調整する。
【００１１】またデイジタルビデオカメラ１にはＴＧ
（タイミングジエネレータ）部１３が設けられ、外部か
ら送出される外部同期信号Ｓ６に基づいて、イメージヤ
３及びデイジタル信号処理部１０にそれぞれ同期信号Ｓ
７及びＳ８を送出して、当該イメージヤ３及びデイジタ
ル信号処理部１０の動作タイミングを同期させるように
なされている。
（タイミングジエネレータ）部１３が設けられ、外部か
ら送出される外部同期信号Ｓ６に基づいて、イメージヤ
３及びデイジタル信号処理部１０にそれぞれ同期信号Ｓ
７及びＳ８を送出して、当該イメージヤ３及びデイジタ
ル信号処理部１０の動作タイミングを同期させるように
なされている。
【００１２】ここでデイジタル信号処理部１０にはカメ
ラ信号補正処理部１４が設けられ、当該カメラ信号補正
処理部１４に入力された撮像出力信号Ｓ２は、システム
コントローラ１１から得られる制御信号Ｓ５に基づい
て、γ補正（ＣＣＤに対する光入力とデイスプレイに対
する光出力との比例関係の調整）、ホワイトバランスの
調整、シユーデイング補正（レンズの明るさを一定に調
整）及び画素欠陥補正（ＣＣＤにおける欠陥のある画素
を隣接する画素で補間）等の種々の信号補正処理が行わ
れた後、ビテオコンバータ１５に送出される。なおカメ
ラ信号補正処理部１４内にはγ補正用のメモリ１４Ａが
設けられている。
ラ信号補正処理部１４が設けられ、当該カメラ信号補正
処理部１４に入力された撮像出力信号Ｓ２は、システム
コントローラ１１から得られる制御信号Ｓ５に基づい
て、γ補正（ＣＣＤに対する光入力とデイスプレイに対
する光出力との比例関係の調整）、ホワイトバランスの
調整、シユーデイング補正（レンズの明るさを一定に調
整）及び画素欠陥補正（ＣＣＤにおける欠陥のある画素
を隣接する画素で補間）等の種々の信号補正処理が行わ
れた後、ビテオコンバータ１５に送出される。なおカメ
ラ信号補正処理部１４内にはγ補正用のメモリ１４Ａが
設けられている。
【００１３】続いてビテオコンバータ１５は、種々の補
正処理された信号をエンコードした後、これをデイジタ
ルビデオ信号Ｓ１０としてデイジタルインタフエース１
６を介して外部出力すると共に、当該デイジタルビデオ
信号Ｓ１０をＤ／Ａコンバータ１７を介してアナログ変
換した後、ローパスフイルタ（ＬＰＦ）１８を介して帯
域制限されたアナログビデオ信号Ｓ１１を外部出力す
る。
正処理された信号をエンコードした後、これをデイジタ
ルビデオ信号Ｓ１０としてデイジタルインタフエース１
６を介して外部出力すると共に、当該デイジタルビデオ
信号Ｓ１０をＤ／Ａコンバータ１７を介してアナログ変
換した後、ローパスフイルタ（ＬＰＦ）１８を介して帯
域制限されたアナログビデオ信号Ｓ１１を外部出力す
る。
【００１４】この場合、デイジタル信号処理部１０にお
いては、多様化した信号フオーマツトに対応すべく、レ
ート変換部１９が設けられ、当該レート変換部１９を用
いてデイジタルビデオ信号Ｓ１０及びアナログビデオ信
号Ｓ１１のクロツク周波数を変換し得るようになされて
いる。
いては、多様化した信号フオーマツトに対応すべく、レ
ート変換部１９が設けられ、当該レート変換部１９を用
いてデイジタルビデオ信号Ｓ１０及びアナログビデオ信
号Ｓ１１のクロツク周波数を変換し得るようになされて
いる。
【００１５】一般的に、２つの異なるクロツク周波数で
動作するデイジタル回路間でデータを受け渡すには、デ
ータをレート変換するレート変換部を必要とする。例え
ば、18〔MHz 〕のクロツク周波数で動作するＣＣＤ撮像
素子を有するイメージヤ３のデイジタル映像信号処理回
路と、13.5〔MHz 〕のクロツク周波数で動作するＤ１規
格に準拠したデイジタルビデオテープレコーダ（Ｄ・Ｖ
ＴＲ）のデイジタル映像信号処理回路との間でデータを
受け渡すには、イメージヤから出力される撮像出力信号
Ｓ１のクロツク周波数を18〔MHz 〕から13.5〔MHz 〕に
変換する４：３ダウンレート変換部や、Ｄ・ＶＴＲから
出力されるデイジタル映像信号のレートを13.5〔MHz 〕
から18〔MHz 〕に変換する３：４アツプレート変換部な
どのレート変換部が必要となる。
動作するデイジタル回路間でデータを受け渡すには、デ
ータをレート変換するレート変換部を必要とする。例え
ば、18〔MHz 〕のクロツク周波数で動作するＣＣＤ撮像
素子を有するイメージヤ３のデイジタル映像信号処理回
路と、13.5〔MHz 〕のクロツク周波数で動作するＤ１規
格に準拠したデイジタルビデオテープレコーダ（Ｄ・Ｖ
ＴＲ）のデイジタル映像信号処理回路との間でデータを
受け渡すには、イメージヤから出力される撮像出力信号
Ｓ１のクロツク周波数を18〔MHz 〕から13.5〔MHz 〕に
変換する４：３ダウンレート変換部や、Ｄ・ＶＴＲから
出力されるデイジタル映像信号のレートを13.5〔MHz 〕
から18〔MHz 〕に変換する３：４アツプレート変換部な
どのレート変換部が必要となる。
【００１６】通常、ＣＣＤ撮像素子を用いたイメージヤ
は、ＣＣＤ撮像素子の画素数により決定されるクロツク
周波数を有し、例えば50万画素のＣＣＤ撮像素子を用い
たイメージヤでは、デイジタル映像信号処理回路が18
〔MHz 〕のクロツク周波数で動作するようになされてい
る。
は、ＣＣＤ撮像素子の画素数により決定されるクロツク
周波数を有し、例えば50万画素のＣＣＤ撮像素子を用い
たイメージヤでは、デイジタル映像信号処理回路が18
〔MHz 〕のクロツク周波数で動作するようになされてい
る。
【００１７】一般的なレート変換部は、入力データを入
力クロツク周波数と出力クロツク周波数との最小公倍数
のクロツク周波数にアツプコンバートして、フイルタを
かけて間引くことにより、目的の出力クロツク周波数の
出力データを得るものであり、最小公倍数のクロツク周
波数でのフイルタリング処理を行うようになされてい
る。
力クロツク周波数と出力クロツク周波数との最小公倍数
のクロツク周波数にアツプコンバートして、フイルタを
かけて間引くことにより、目的の出力クロツク周波数の
出力データを得るものであり、最小公倍数のクロツク周
波数でのフイルタリング処理を行うようになされてい
る。
【００１８】例えば４：３ダウンレート変換部では、図
６（Ａ）〜図７（Ｅ）に示すようなフイルタリング処理
によつて、18〔MHz 〕のクロツク周波数の入力データを
13.5〔MHz 〕のクロツク周波数の出力データに変換す
る。
６（Ａ）〜図７（Ｅ）に示すようなフイルタリング処理
によつて、18〔MHz 〕のクロツク周波数の入力データを
13.5〔MHz 〕のクロツク周波数の出力データに変換す
る。
【００１９】すなわち４：３ダウンレート変換部では、
まず図６（Ａ）に示すような18〔MHz 〕のクロツク周波
数の入力データ｛Ｘm ｝に対して、図６（Ｂ）に示すよ
うに13.5〔MHz 〕のサンプルポイントとなり得る箇所に
０データを挿入して、18〔MHz 〕と13.5〔MHz 〕との最
小公倍数でなる54〔MHz 〕のクロツク周波数にアツプコ
ンバートする。これにより周波数領域について、図７
（Ａ）に示すように18〔MHz 〕を単位として繰り返して
いた周波数成分が、図７（Ｂ）に示すように周波数特性
はそのままで繰り返しの単位が54〔MHz 〕になる。
まず図６（Ａ）に示すような18〔MHz 〕のクロツク周波
数の入力データ｛Ｘm ｝に対して、図６（Ｂ）に示すよ
うに13.5〔MHz 〕のサンプルポイントとなり得る箇所に
０データを挿入して、18〔MHz 〕と13.5〔MHz 〕との最
小公倍数でなる54〔MHz 〕のクロツク周波数にアツプコ
ンバートする。これにより周波数領域について、図７
（Ａ）に示すように18〔MHz 〕を単位として繰り返して
いた周波数成分が、図７（Ｂ）に示すように周波数特性
はそのままで繰り返しの単位が54〔MHz 〕になる。
【００２０】次に54〔MHz 〕のクロツク周波数のデータ
に図６（Ｃ）及び図７（Ｃ）に示すような特性のフイル
タをかける。すなわち、出力クロツク周波数は13.5〔MH
z 〕であり、サンプリング定理により54〔MHz 〕の半分
の27〔MHz 〕までの間に１３．５〔ＭＨｚ 〕の半分の
6.75〔MHz 〕以上の周波数成分があると13.5〔MHz 〕の
クロツク周波数にしたときに折り返してしまい、元の周
波数特性を維持し得なくなるため、6.75〔MHz 〕以上の
周波数成分を抑圧するローパスフイルタをかける。
に図６（Ｃ）及び図７（Ｃ）に示すような特性のフイル
タをかける。すなわち、出力クロツク周波数は13.5〔MH
z 〕であり、サンプリング定理により54〔MHz 〕の半分
の27〔MHz 〕までの間に１３．５〔ＭＨｚ 〕の半分の
6.75〔MHz 〕以上の周波数成分があると13.5〔MHz 〕の
クロツク周波数にしたときに折り返してしまい、元の周
波数特性を維持し得なくなるため、6.75〔MHz 〕以上の
周波数成分を抑圧するローパスフイルタをかける。
【００２１】ここで、6.75〔MHz 〕以上の周波数成分を
抑圧した54〔MHz 〕のクロツク周波数のデータ｛Ｙi ｝
は、入力データＸm ＝ｚm ・Ｘ1 に対して、54〔MHz 〕
で動作するトランスバーサルフイルタを用いて、例えば
タツプ数を１２とする次式
抑圧した54〔MHz 〕のクロツク周波数のデータ｛Ｙi ｝
は、入力データＸm ＝ｚm ・Ｘ1 に対して、54〔MHz 〕
で動作するトランスバーサルフイルタを用いて、例えば
タツプ数を１２とする次式
【００２２】
【数１】
【００２３】で表される伝達関数Ｆ1 （ｚ）のフイルタ
リング処理を施すことにより、次式
リング処理を施すことにより、次式
【００２４】
【数２】
【００２５】となるデータＹ1 〜Ｙ14として得ることが
できる。
できる。
【００２６】続いてこのように得られた図６（Ｄ）及び
図６（Ｄ）に示すような54〔MHz 〕のクロツク周波数の
データ｛Ｙi ｝から、図６（Ｅ）に示すように13.5〔MH
z 〕のクロツク周波数でｉ＝３ｎ＋１又はｉ＝３ｎ＋２
の３個置きのデータを取り出すことにより、図７（Ｅ）
に示すように入力データ｛Ｘm ｝の周波数特性を最大限
に維持した13.5〔MHz 〕のクロツク周波数の出力データ
｛Ｙn ｝を得ることができる。
図６（Ｄ）に示すような54〔MHz 〕のクロツク周波数の
データ｛Ｙi ｝から、図６（Ｅ）に示すように13.5〔MH
z 〕のクロツク周波数でｉ＝３ｎ＋１又はｉ＝３ｎ＋２
の３個置きのデータを取り出すことにより、図７（Ｅ）
に示すように入力データ｛Ｘm ｝の周波数特性を最大限
に維持した13.5〔MHz 〕のクロツク周波数の出力データ
｛Ｙn ｝を得ることができる。
【００２７】また３：４アツプコンバータでは、図８及
び図９に示すようなフイルタリング処理によつて、13.5
〔MHz 〕のクロツク周波数の入力データ｛Ｘn ｝を18
〔ＭＨｚ〕のクロツク周波数の出力データ｛Ｙｍ ｝に
変換する。すなわち３：４アツプレート変換部において
も、図８（Ａ）に示すような13.5〔MHz 〕のクロツク周
波数の入力データ｛Ｘn ｝に対して、図８（Ｂ）に示す
ように、18〔MHz 〕のサンプルポイントとなり得る箇所
に０データを挿入して、13.5〔MHz 〕と18〔MHz 〕との
最小公倍数の54〔MHz 〕のクロツク周波数にアツプコン
バートする。
び図９に示すようなフイルタリング処理によつて、13.5
〔MHz 〕のクロツク周波数の入力データ｛Ｘn ｝を18
〔ＭＨｚ〕のクロツク周波数の出力データ｛Ｙｍ ｝に
変換する。すなわち３：４アツプレート変換部において
も、図８（Ａ）に示すような13.5〔MHz 〕のクロツク周
波数の入力データ｛Ｘn ｝に対して、図８（Ｂ）に示す
ように、18〔MHz 〕のサンプルポイントとなり得る箇所
に０データを挿入して、13.5〔MHz 〕と18〔MHz 〕との
最小公倍数の54〔MHz 〕のクロツク周波数にアツプコン
バートする。
【００２８】これにより周波数領域について、図９
（Ａ）に示すように13.5〔MHz 〕を単位として繰り返し
ていた周波数成分が、図９（Ｂ）に示すように周波数特
性はそのままで繰り返しの単位が54〔MHz 〕になる。
（Ａ）に示すように13.5〔MHz 〕を単位として繰り返し
ていた周波数成分が、図９（Ｂ）に示すように周波数特
性はそのままで繰り返しの単位が54〔MHz 〕になる。
【００２９】次に、54〔MHz 〕のクロツク周波数のデー
タに図８（Ｃ）及び図９（Ｃ）に示すような特性のフイ
ルタをかける。すなわち出力クロツク周波数は18〔MHz
〕であり、サンプリング定理により54〔MHz 〕の半分
の27〔MHz 〕までの間に18〔MHz 〕の半分の９〔MHz 〕
以上の周波数成分があると18〔MHz 〕のクロツク周波数
にしたときに折り返してしまい、元の周波数特性の維持
ができなくなるため、９〔MHz 〕以上の周波数成分を抑
圧するローパスフイルタをかける。
タに図８（Ｃ）及び図９（Ｃ）に示すような特性のフイ
ルタをかける。すなわち出力クロツク周波数は18〔MHz
〕であり、サンプリング定理により54〔MHz 〕の半分
の27〔MHz 〕までの間に18〔MHz 〕の半分の９〔MHz 〕
以上の周波数成分があると18〔MHz 〕のクロツク周波数
にしたときに折り返してしまい、元の周波数特性の維持
ができなくなるため、９〔MHz 〕以上の周波数成分を抑
圧するローパスフイルタをかける。
【００３０】ここで、９〔MHz 〕以上の周波数成分を抑
圧した54〔MHz 〕のクロツク周波数のデータ｛Ｙi ｝
は、入力データＸn ＝ｚn ・Ｘ1 に対して、54〔MHz 〕
で動作するトランスバーサルフイルタで例えばタツプ数
を１２とすると、次式
圧した54〔MHz 〕のクロツク周波数のデータ｛Ｙi ｝
は、入力データＸn ＝ｚn ・Ｘ1 に対して、54〔MHz 〕
で動作するトランスバーサルフイルタで例えばタツプ数
を１２とすると、次式
【００３１】
【数３】
【００３２】で表される伝達関数Ｆ2 （ｚ）のフイルタ
リング処理を施すことにより、次式
リング処理を施すことにより、次式
【００３３】
【数４】
【００３４】として得ることができる。
【００３５】続いてこのようにして得られた図８（Ｄ）
及び図９（Ｄ）に示すような54〔MHz 〕のクロツク周波
数のデータから、図８（Ｅ）に示すように18〔MHz 〕の
クロツク周波数でｉ＝４ｍ−２、ｉ＝４ｍ−１、ｉ＝４
ｍ又はｉ＝４ｍ−３の４個置きのデータを取り出すこと
により、図９（Ｅ）に示すように入力データの周波数特
性を最大限維持した18〔MHz 〕のクロツク周波数の出力
データを得ることができる。
及び図９（Ｄ）に示すような54〔MHz 〕のクロツク周波
数のデータから、図８（Ｅ）に示すように18〔MHz 〕の
クロツク周波数でｉ＝４ｍ−２、ｉ＝４ｍ−１、ｉ＝４
ｍ又はｉ＝４ｍ−３の４個置きのデータを取り出すこと
により、図９（Ｅ）に示すように入力データの周波数特
性を最大限維持した18〔MHz 〕のクロツク周波数の出力
データを得ることができる。
【００３６】ここで、トランスバーサルフイルタとして
は、レジスタ前置型及びレジスタ後置型の２種類の構成
のものがある。図１０に示すように、レジスタ前置型Ｌ
ＰＦ２０は、入力データ｛Ｘn ｝に対して、シフトレジ
スタを構成する遅延回路ＲA1、ＲA2、ＲA3により１クロ
ツクに相当する単位時間｛Ｚ-1｝の時間差を与えてか
ら、乗算器ＨA1、ＨA2、ＨA3、ＨA4によりフイルタ係数
｛ｋ1 、ｋ2 、ｋ3 、ｋ4 ｝を乗算して、その乗算結果
を加算器ＰA により加算合成することによつて、次式
は、レジスタ前置型及びレジスタ後置型の２種類の構成
のものがある。図１０に示すように、レジスタ前置型Ｌ
ＰＦ２０は、入力データ｛Ｘn ｝に対して、シフトレジ
スタを構成する遅延回路ＲA1、ＲA2、ＲA3により１クロ
ツクに相当する単位時間｛Ｚ-1｝の時間差を与えてか
ら、乗算器ＨA1、ＨA2、ＨA3、ＨA4によりフイルタ係数
｛ｋ1 、ｋ2 、ｋ3 、ｋ4 ｝を乗算して、その乗算結果
を加算器ＰA により加算合成することによつて、次式
【００３７】
【数５】
【００３８】でなる出力データＹを生成するようになさ
れている。
れている。
【００３９】また図１１に示すように、レジスタ後置型
ＬＰＦ２１は、入力データ｛Ｘn ｝に対して、乗算器Ｈ
B1、ＨB2、ＨB3、ＨB4によりフイルタ係数｛ｋ1 、
ｋ2 、ｋ3 、ｋ4 ｝を乗算してから、その乗算結果を遅
延回路ＲB1、ＲB2、ＲB3により単位時間｛Ｚ-1｝の時間
差を与えて加算器ＰB1、ＰB2、ＰB3により加算合成する
ことによつて、次式
ＬＰＦ２１は、入力データ｛Ｘn ｝に対して、乗算器Ｈ
B1、ＨB2、ＨB3、ＨB4によりフイルタ係数｛ｋ1 、
ｋ2 、ｋ3 、ｋ4 ｝を乗算してから、その乗算結果を遅
延回路ＲB1、ＲB2、ＲB3により単位時間｛Ｚ-1｝の時間
差を与えて加算器ＰB1、ＰB2、ＰB3により加算合成する
ことによつて、次式
【００４０】
【数６】
【００４１】でなる出力データＹを生成するようになさ
れている。
れている。
【００４２】
【発明が解決しようとする課題】ところで、デイジタル
ビデオカメラ１において、上述したレジスタ前置型又は
レジスタ後置型のローパスフイルタ（ＬＰＦ）を設ける
場合には、当該ローパスフイルタが複雑な構成でかつゲ
ート規模が比較的大きいため、従来は専用の変換回路の
ゲートアレイを設けて内部に組み込むようになされてい
る。
ビデオカメラ１において、上述したレジスタ前置型又は
レジスタ後置型のローパスフイルタ（ＬＰＦ）を設ける
場合には、当該ローパスフイルタが複雑な構成でかつゲ
ート規模が比較的大きいため、従来は専用の変換回路の
ゲートアレイを設けて内部に組み込むようになされてい
る。
【００４３】図５との対応部分に同一符号を付して示す
図１２において、デイジタルビデオカメラ３０では、従
来のデイジタルビデオカメラ１におけるデイジタル信号
処理部１０、システムコントローラ１１及びＴＧ１３が
総合化デイジタル信号処理部３１として１チツプ化され
ている。このようにデイジタル部分を１チツプ化したこ
とにより、従来のデイジタルビデオカメラ１よりも小型
化したデイジタルビデオカメラ３０を実現し得る。
図１２において、デイジタルビデオカメラ３０では、従
来のデイジタルビデオカメラ１におけるデイジタル信号
処理部１０、システムコントローラ１１及びＴＧ１３が
総合化デイジタル信号処理部３１として１チツプ化され
ている。このようにデイジタル部分を１チツプ化したこ
とにより、従来のデイジタルビデオカメラ１よりも小型
化したデイジタルビデオカメラ３０を実現し得る。
【００４４】ところが、これらデイジタルビデオカメラ
１及び３０のような固定式のハードウエア処理でなる構
成の専用チツプでは、多種多様なカラーテレビジヨン方
式のフオーマツトに対応させることが困難となる問題が
あつた。
１及び３０のような固定式のハードウエア処理でなる構
成の専用チツプでは、多種多様なカラーテレビジヨン方
式のフオーマツトに対応させることが困難となる問題が
あつた。
【００４５】例えばユーザが上述のようなデイジタルビ
デオカメラ１及び３０を購入した後に、当該デイジタル
ビデオカメラ１及び３０で撮像して得られるビデオ信号
の信号フオーマツトが、デイスプレイやビデオ装置等に
おける信号フオーマツトと異なる場合には、ユーザがデ
イジタルビデオカメラ１及び３０内部を調整して所望の
信号フオーマツトに設定変換することが非常に困難とな
る問題があつた。
デオカメラ１及び３０を購入した後に、当該デイジタル
ビデオカメラ１及び３０で撮像して得られるビデオ信号
の信号フオーマツトが、デイスプレイやビデオ装置等に
おける信号フオーマツトと異なる場合には、ユーザがデ
イジタルビデオカメラ１及び３０内部を調整して所望の
信号フオーマツトに設定変換することが非常に困難とな
る問題があつた。
【００４６】このためデイジタルビデオカメラ１及び３
０の接続対象となるデイスプレイやビデオ装置等との互
換性が得られなくなり、ユーザにとつて非常に使い勝手
が悪いという問題があつた。
０の接続対象となるデイスプレイやビデオ装置等との互
換性が得られなくなり、ユーザにとつて非常に使い勝手
が悪いという問題があつた。
【００４７】さらにデイジタルビデオカメラ１及び３０
においては、上述したレジスタ前置型又はレジスタ後置
型のローパスフイルタ（ＬＰＦ）のいずれか一方が固定
して設けられており、レジスタ前置型とレジスタ後置型
とでは、入力されるビデオ信号に基づく画像のエツジが
シユープ過ぎ又はソフト過ぎるといつた画質の偏りが生
じるおそれがあつた。
においては、上述したレジスタ前置型又はレジスタ後置
型のローパスフイルタ（ＬＰＦ）のいずれか一方が固定
して設けられており、レジスタ前置型とレジスタ後置型
とでは、入力されるビデオ信号に基づく画像のエツジが
シユープ過ぎ又はソフト過ぎるといつた画質の偏りが生
じるおそれがあつた。
【００４８】しかし、ユーザは所望する画像のエツジの
シヤープさの度合いに応じて、ローパスフイルタをレジ
スタ前置型とレジスタ後置型とで選択切り換えすること
ができなかつた。
シヤープさの度合いに応じて、ローパスフイルタをレジ
スタ前置型とレジスタ後置型とで選択切り換えすること
ができなかつた。
【００４９】本発明は以上の点を考慮してなされたもの
で、ビデオ信号を所望のクロツク周波数に変換し得ると
共に、当該ビテオ信号に基づく画像について精度良く画
質を調整し得るレート変換装置及び撮像装置を提案しよ
うとするものである。
で、ビデオ信号を所望のクロツク周波数に変換し得ると
共に、当該ビテオ信号に基づく画像について精度良く画
質を調整し得るレート変換装置及び撮像装置を提案しよ
うとするものである。
【００５０】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、デイジタル信号のクロツク周波数
を所定のクロツク周波数にレート変換するレート変換装
置において、デイジタル信号の入力側に第１のレジスタ
群が設けられたレジスタ前置型フイルタ及び又は、デイ
ジタル信号の出力側に第１のレジスタ群と同数でなる第
２のレジスタ群が設けられたレジスタ後置型フイルタ
と、デイジタル信号をレジスタ前置型フイルタ又はレジ
スタ後置型フイルタのうちいずれか一方に入力させる入
力手段とを備え、レジスタ前置型フイルタ、レジスタ後
置型フイルタ及び入力手段をフイールドプログラマブル
ゲートアレイとして構成することにより、入力手段は外
部から入力される所定のプログラムに基づいて、レジス
タ前置型フイルタ又はレジスタ後置型フイルタにデイジ
タル信号を入力するようにする。
め本発明においては、デイジタル信号のクロツク周波数
を所定のクロツク周波数にレート変換するレート変換装
置において、デイジタル信号の入力側に第１のレジスタ
群が設けられたレジスタ前置型フイルタ及び又は、デイ
ジタル信号の出力側に第１のレジスタ群と同数でなる第
２のレジスタ群が設けられたレジスタ後置型フイルタ
と、デイジタル信号をレジスタ前置型フイルタ又はレジ
スタ後置型フイルタのうちいずれか一方に入力させる入
力手段とを備え、レジスタ前置型フイルタ、レジスタ後
置型フイルタ及び入力手段をフイールドプログラマブル
ゲートアレイとして構成することにより、入力手段は外
部から入力される所定のプログラムに基づいて、レジス
タ前置型フイルタ又はレジスタ後置型フイルタにデイジ
タル信号を入力するようにする。
【００５１】また本発明においては、撮像対象を撮像す
る撮像手段と、撮像手段による撮像結果に基づくビデオ
信号のクロツク周波数を所定のクロツク周波数にレート
変換すると共に、フイールドプログラマブルゲートアレ
イとして構成されるレート変換手段とを備え、レート変
換手段は、ビデオ信号の入力側に第１のレジスタ群が設
けられたレジスタ前置型フイルタと、ビデオ信号の出力
側に第１のレジスタ群と同数でなる第２のレジスタ群が
設けられたレジスタ後置型フイルタと、ビデオ信号をレ
ジスタ前置型フイルタ又はレジスタ後置型フイルタのう
ちいずれか一方に入力させる入力手段とを有し、入力手
段は外部から入力される所定のプログラムに基づいて、
レジスタ前置型フイルタ又はレジスタ後置型フイルタに
ビデオ信号を入力するようにする。
る撮像手段と、撮像手段による撮像結果に基づくビデオ
信号のクロツク周波数を所定のクロツク周波数にレート
変換すると共に、フイールドプログラマブルゲートアレ
イとして構成されるレート変換手段とを備え、レート変
換手段は、ビデオ信号の入力側に第１のレジスタ群が設
けられたレジスタ前置型フイルタと、ビデオ信号の出力
側に第１のレジスタ群と同数でなる第２のレジスタ群が
設けられたレジスタ後置型フイルタと、ビデオ信号をレ
ジスタ前置型フイルタ又はレジスタ後置型フイルタのう
ちいずれか一方に入力させる入力手段とを有し、入力手
段は外部から入力される所定のプログラムに基づいて、
レジスタ前置型フイルタ又はレジスタ後置型フイルタに
ビデオ信号を入力するようにする。
【００５２】このように撮像装置内のレート変換手段を
フイールドプログラマブルゲートアレイとして構成する
と共に、当該フイールドプログラマブルゲートアレイに
対して外部から入力される所定のプログラムに基づい
て、ビデオ信号に基づく画像のエツジのシヤープさの度
合いを調整するようにしたことにより、ビデオ信号を所
望のクロツク周波数に変換し得ると共に、当該ビテオ信
号に基づく画像について精度良く画質を調整することが
できる。
フイールドプログラマブルゲートアレイとして構成する
と共に、当該フイールドプログラマブルゲートアレイに
対して外部から入力される所定のプログラムに基づい
て、ビデオ信号に基づく画像のエツジのシヤープさの度
合いを調整するようにしたことにより、ビデオ信号を所
望のクロツク周波数に変換し得ると共に、当該ビテオ信
号に基づく画像について精度良く画質を調整することが
できる。
【００５３】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
施例を詳述する。
【００５４】図１２との対応部分に同一符号を付して示
す図１において、デイジタルビデオカメラ４０は、従来
のデイジタルビデオカメラ３０と異なり、高解像度用の
ＣＣＤ撮像素子が内蔵されたイメージヤ４１が設けられ
ると共に、従来のデイジタル信号処理部１４（図１２）
の信号の入出力端にそれぞれレート変換部４２、４３及
び４４が追加して設けられたデイジタル信号処理部４５
が設けられている。
す図１において、デイジタルビデオカメラ４０は、従来
のデイジタルビデオカメラ３０と異なり、高解像度用の
ＣＣＤ撮像素子が内蔵されたイメージヤ４１が設けられ
ると共に、従来のデイジタル信号処理部１４（図１２）
の信号の入出力端にそれぞれレート変換部４２、４３及
び４４が追加して設けられたデイジタル信号処理部４５
が設けられている。
【００５５】さらにデイジタル信号処理部４５は、シス
テムコントローラ１１及びＴＧ１３と一体となつてフイ
ールド・プログラマブル・ゲートアレイ（以下、ＦＰＧ
Ａと呼ぶ）４６として構成されている。すなわちＦＰＧ
Ａ４６は、従来の総合化デイジタル信号処理部３１（図
１２）のような固定式のハードウエア処理でなる構成の
専用チツプと異なり、プログラマブル処理を行い得るよ
うになされている。
テムコントローラ１１及びＴＧ１３と一体となつてフイ
ールド・プログラマブル・ゲートアレイ（以下、ＦＰＧ
Ａと呼ぶ）４６として構成されている。すなわちＦＰＧ
Ａ４６は、従来の総合化デイジタル信号処理部３１（図
１２）のような固定式のハードウエア処理でなる構成の
専用チツプと異なり、プログラマブル処理を行い得るよ
うになされている。
【００５６】一般にＦＰＧＡは、複数個の比較的大きな
回路ブロツクと配線ブロツクをチツプ上に規則的に配列
した構成でなり、回路ブロツク及び配線ブロツクの内部
には回路の電気的な接続又は非接続をプログラムし得る
デバイスが多数配置されている。かくしてユーザはこれ
らのデバイスをプログラムすることによつてブロツク内
及びブロツク間を利用現場（フイールド）で自由に回路
設計することができる。
回路ブロツクと配線ブロツクをチツプ上に規則的に配列
した構成でなり、回路ブロツク及び配線ブロツクの内部
には回路の電気的な接続又は非接続をプログラムし得る
デバイスが多数配置されている。かくしてユーザはこれ
らのデバイスをプログラムすることによつてブロツク内
及びブロツク間を利用現場（フイールド）で自由に回路
設計することができる。
【００５７】このＦＰＧＡ４６には、パソコンＩ／Ｆバ
ツフア４７を介して外部のパーソナルコピユータ装置
（図示せず）と接続されている。これによりユーザがパ
ーソナルコンピユータ装置を操作することによつて送出
されるプログラム信号Ｓ１３が、パソコンＩ／Ｆバツフ
ア４７を介してＦＰＧＡ４６に与えられ、当該ＦＰＧＡ
４６の内容がプログラム信号Ｓ１３に基づいてプログラ
ミングされる。さらにこのプログラミングの結果はメモ
リ４８に格納され、システムコントローラ１１の制御に
応じて読み出し得るようになされている。
ツフア４７を介して外部のパーソナルコピユータ装置
（図示せず）と接続されている。これによりユーザがパ
ーソナルコンピユータ装置を操作することによつて送出
されるプログラム信号Ｓ１３が、パソコンＩ／Ｆバツフ
ア４７を介してＦＰＧＡ４６に与えられ、当該ＦＰＧＡ
４６の内容がプログラム信号Ｓ１３に基づいてプログラ
ミングされる。さらにこのプログラミングの結果はメモ
リ４８に格納され、システムコントローラ１１の制御に
応じて読み出し得るようになされている。
【００５８】またＦＰＧＡ４６とアナログ信号処理部４
との間には、サンプリングＡ／Ｄ変換部４９が設けら
れ、当該サンプリングＡ／Ｄ変換部４９では、イメージ
ヤ４１内の高解像度用のＣＣＤ撮像素子による最大動作
クロツク周波数74.25 〔MHz 〕に対応してサンプリング
周波数74.25 〔MHz 〕が予め設定されている。
との間には、サンプリングＡ／Ｄ変換部４９が設けら
れ、当該サンプリングＡ／Ｄ変換部４９では、イメージ
ヤ４１内の高解像度用のＣＣＤ撮像素子による最大動作
クロツク周波数74.25 〔MHz 〕に対応してサンプリング
周波数74.25 〔MHz 〕が予め設定されている。
【００５９】これにより被写体の撮像光ＬＡをレンズブ
ロツク部２を介してイメージヤ４１によつて光電変換し
て得られる撮像出力信号Ｓ１０は、アナログ信号処理部
４を介して種々のアナログ処理された後、サンプリング
Ａ／Ｄ変換部４９において、サンプリング周波数74.25
〔MHz 〕でサンプリングされ、撮像出力信号Ｓ１１とし
てＦＰＧＡ４６内のデイジタル信号処理部４５に与えら
れる。
ロツク部２を介してイメージヤ４１によつて光電変換し
て得られる撮像出力信号Ｓ１０は、アナログ信号処理部
４を介して種々のアナログ処理された後、サンプリング
Ａ／Ｄ変換部４９において、サンプリング周波数74.25
〔MHz 〕でサンプリングされ、撮像出力信号Ｓ１１とし
てＦＰＧＡ４６内のデイジタル信号処理部４５に与えら
れる。
【００６０】デイジタル信号処理部４５に入力された撮
像出力信号Ｓ１１は、レート変換部４２においてクロツ
ク周波数18〔MHz 〕（すなわちＤ・ＶＴＲ用のクロツク
周波数に相当）に変換される。以下にこのレート変換部
４２の構成及び動作について説明する。
像出力信号Ｓ１１は、レート変換部４２においてクロツ
ク周波数18〔MHz 〕（すなわちＤ・ＶＴＲ用のクロツク
周波数に相当）に変換される。以下にこのレート変換部
４２の構成及び動作について説明する。
【００６１】まず図２において、レート変換部４２の内
部基本処理構成について示す。このレート変換部４２に
は、入力側からプログラマブルレジスタ５２、プログラ
マブル係数時変型デイジタルＬＰＦ５１及びプログラマ
ブルレジスタ５３が順次出力側に配列されている。この
プログラマブルレジスタ５２及びプログラマブル係数時
変型デイジタルＬＰＦ５１は、図１０に示すレジスタ前
置型ＬＰＦ２０を構成すると共に、プログラマブル係数
時変型デイジタルＬＰＦ５１及びプログラマブルレジス
タ５３は、図１１に示すレジスタ後置型ＬＰＦ２１を構
成する。
部基本処理構成について示す。このレート変換部４２に
は、入力側からプログラマブルレジスタ５２、プログラ
マブル係数時変型デイジタルＬＰＦ５１及びプログラマ
ブルレジスタ５３が順次出力側に配列されている。この
プログラマブルレジスタ５２及びプログラマブル係数時
変型デイジタルＬＰＦ５１は、図１０に示すレジスタ前
置型ＬＰＦ２０を構成すると共に、プログラマブル係数
時変型デイジタルＬＰＦ５１及びプログラマブルレジス
タ５３は、図１１に示すレジスタ後置型ＬＰＦ２１を構
成する。
【００６２】またレート変換部４２内に設けられたプロ
グラマブルタイミング制御回路５０には、外部からパソ
コンＩ／Ｆバツフア４６を介して入力クロツクＣＬＫ
（ｆc）及び出力クロツクＣＬＫ（ｆd ）が入力される
ようになされている。このプログラマブルタイミング制
御回路５０は、入出力クロツクの各サンプリング周波数
ｆc 及びｆd に基づいて、最小公倍数ｆ0 ＝ＬＣＭ（ｆ
c 、ｆd ）を算出し、これを必要な再オーバーサンプリ
ング周波数ｆ0 とする。この場合、再オーバーサンプリ
ング倍率Ｋ0 ＝ｆ0 ／ｆc であり、間引き倍率Ｋｓ＝ｆ
d ／ｆ0 及び変換倍率Ｋ＝Ｋ0 ・Ｋs ＝ｆd ／ｆc であ
る。再オーバーサンプリング時には、０挿入箇所は計算
不要のためにその箇所のＬＰＦ係数を省略し、ＬＰＦク
ロツクを出力クロツクに同期させて処理する場合には、
Ｋ0 回の係数切り換え計算の繰り返しにて変換値を出力
できる（係数時変処理）いわゆるＫ0 回の係数切り換え
が巡回するＬＰＦとなる。
グラマブルタイミング制御回路５０には、外部からパソ
コンＩ／Ｆバツフア４６を介して入力クロツクＣＬＫ
（ｆc）及び出力クロツクＣＬＫ（ｆd ）が入力される
ようになされている。このプログラマブルタイミング制
御回路５０は、入出力クロツクの各サンプリング周波数
ｆc 及びｆd に基づいて、最小公倍数ｆ0 ＝ＬＣＭ（ｆ
c 、ｆd ）を算出し、これを必要な再オーバーサンプリ
ング周波数ｆ0 とする。この場合、再オーバーサンプリ
ング倍率Ｋ0 ＝ｆ0 ／ｆc であり、間引き倍率Ｋｓ＝ｆ
d ／ｆ0 及び変換倍率Ｋ＝Ｋ0 ・Ｋs ＝ｆd ／ｆc であ
る。再オーバーサンプリング時には、０挿入箇所は計算
不要のためにその箇所のＬＰＦ係数を省略し、ＬＰＦク
ロツクを出力クロツクに同期させて処理する場合には、
Ｋ0 回の係数切り換え計算の繰り返しにて変換値を出力
できる（係数時変処理）いわゆるＫ0 回の係数切り換え
が巡回するＬＰＦとなる。
【００６３】因みにレート変換部４２は、アツプレート
変換のときには、レジスタによるデータ保持を伴う間欠
データ送り（その回数は一回の巡回の間にＫ0 −Ｋs で
ある）を行うように制御し、ダウンレート変換のときに
はデータを早送りするように制御するようになされてい
る。
変換のときには、レジスタによるデータ保持を伴う間欠
データ送り（その回数は一回の巡回の間にＫ0 −Ｋs で
ある）を行うように制御し、ダウンレート変換のときに
はデータを早送りするように制御するようになされてい
る。
【００６４】かくしてプログラマブルタイミング制御回
路５０は、プログラマブル係数時変型デイジタルＬＰＦ
５１に制御信号ｆｇを送出すると共に、選択的にプログ
ラマブルレジスタ５２又はプログラマブルレジスタ５３
にそれぞれ制御信号ｆａ又はｆｂを送出する。これによ
りレート変換部４２は、レジスタ前置型ＬＰＦ２０（図
１０）又はレジスタ後置型ＬＰＦ２１（図１１）に切り
換えられる。
路５０は、プログラマブル係数時変型デイジタルＬＰＦ
５１に制御信号ｆｇを送出すると共に、選択的にプログ
ラマブルレジスタ５２又はプログラマブルレジスタ５３
にそれぞれ制御信号ｆａ又はｆｂを送出する。これによ
りレート変換部４２は、レジスタ前置型ＬＰＦ２０（図
１０）又はレジスタ後置型ＬＰＦ２１（図１１）に切り
換えられる。
【００６５】ところで、レート変換部４２においては、
レジスタ前置型ＬＰＦ２０（図１０）又はレジスタ後置
型ＬＰＦ２１（図１１）のどちらを選択するかによつ
て、入力される撮像出力信号Ｓ１１に基づく画像のエツ
ジのシヤープさに差異が生じてしまう。すなわちＬＰＦ
のタツプ数が比較的多い場合には、画像のエツジに振動
が生じるため当該画像にエツジ部分が比較的少ないとき
には問題ないが、エツジ部分が比較的多いときには全体
として画質がシヤープ過ぎるという問題がある。これに
対してＬＰＦのタツプ数が比較的少ない場合には、画像
にエツジ部分が比較的多いときには画質が良く見える
が、エツジ部分が比較的少ない場合には画質がソフト過
ぎるという問題がある。
レジスタ前置型ＬＰＦ２０（図１０）又はレジスタ後置
型ＬＰＦ２１（図１１）のどちらを選択するかによつ
て、入力される撮像出力信号Ｓ１１に基づく画像のエツ
ジのシヤープさに差異が生じてしまう。すなわちＬＰＦ
のタツプ数が比較的多い場合には、画像のエツジに振動
が生じるため当該画像にエツジ部分が比較的少ないとき
には問題ないが、エツジ部分が比較的多いときには全体
として画質がシヤープ過ぎるという問題がある。これに
対してＬＰＦのタツプ数が比較的少ない場合には、画像
にエツジ部分が比較的多いときには画質が良く見える
が、エツジ部分が比較的少ない場合には画質がソフト過
ぎるという問題がある。
【００６６】従つてユーザは画像のエツジ部分の数が比
較的多いときには、タツプ数が比較的少ないレジスタ前
置型ＬＰＦを選択し、画像のエツジ部分の数が比較的少
ないときには、タツプ数が比較的少ないレジスタ後置型
ＬＰＦを選択し得れば、画像のエツジ部分の数にかかわ
らず当該画像にシユープ過ぎ又はソフト過ぎるといつた
画質の偏りが生じるのを防止することができる。
較的多いときには、タツプ数が比較的少ないレジスタ前
置型ＬＰＦを選択し、画像のエツジ部分の数が比較的少
ないときには、タツプ数が比較的少ないレジスタ後置型
ＬＰＦを選択し得れば、画像のエツジ部分の数にかかわ
らず当該画像にシユープ過ぎ又はソフト過ぎるといつた
画質の偏りが生じるのを防止することができる。
【００６７】具体的には、外部のパーソナルコンピユー
タ等からＦＰＧＡ４６にダウンロードされるプログラム
として、レート変換部４２において撮像出力信号Ｓ１１
の画像のエツジ処理を行う方式（以下、これを適応方式
と呼ぶ）と当該エツジ処理を行わない方式（以下、これ
を非適応方式と呼ぶ）の２種類がある。
タ等からＦＰＧＡ４６にダウンロードされるプログラム
として、レート変換部４２において撮像出力信号Ｓ１１
の画像のエツジ処理を行う方式（以下、これを適応方式
と呼ぶ）と当該エツジ処理を行わない方式（以下、これ
を非適応方式と呼ぶ）の２種類がある。
【００６８】図３（Ａ）に非適応方式としての通常の理
想的ＬＰＦ６０を示す。この理想的ＬＰＦ６０はタツプ
数が所定の数に予め設定されている。このため撮像出力
信号Ｓ１１が理想的ＬＰＦ６０を介して撮像出力信号Ｓ
１２にレート変換されたとき、当該撮像出力信号Ｓ１２
の画像に画質の偏りが生じても回避することができな
い。なお理想的ＬＰＦ６０におけるレジスタ前置型又は
レジスタ後置型の選択は、タツプ数によつて自動的に決
定される。
想的ＬＰＦ６０を示す。この理想的ＬＰＦ６０はタツプ
数が所定の数に予め設定されている。このため撮像出力
信号Ｓ１１が理想的ＬＰＦ６０を介して撮像出力信号Ｓ
１２にレート変換されたとき、当該撮像出力信号Ｓ１２
の画像に画質の偏りが生じても回避することができな
い。なお理想的ＬＰＦ６０におけるレジスタ前置型又は
レジスタ後置型の選択は、タツプ数によつて自動的に決
定される。
【００６９】一方、図３（Ｂ）に適用方式として、理想
的ＬＰＦ６０及び線型補間ＬＰＦ６１を示す。この場
合、理想的ＬＰＦ６０及び線型補間ＬＰＦ６１は並列的
に設けられ、入力される撮像出力信号Ｓ１１に基づいて
エツジ検出制御部６２が後段のスイツチヤ６３を選択切
り換えすることによつて、線型補間ＬＰＦ６１又は理想
的ＬＰＦ６０のいずれか一方を後段の回路と接続するよ
うになされている。この理想的ＬＰＦ６０は予めタツプ
数が所定数に設定されると共に、線型補間ＬＰＦ６１も
タツプ数が２個に設定されている。
的ＬＰＦ６０及び線型補間ＬＰＦ６１を示す。この場
合、理想的ＬＰＦ６０及び線型補間ＬＰＦ６１は並列的
に設けられ、入力される撮像出力信号Ｓ１１に基づいて
エツジ検出制御部６２が後段のスイツチヤ６３を選択切
り換えすることによつて、線型補間ＬＰＦ６１又は理想
的ＬＰＦ６０のいずれか一方を後段の回路と接続するよ
うになされている。この理想的ＬＰＦ６０は予めタツプ
数が所定数に設定されると共に、線型補間ＬＰＦ６１も
タツプ数が２個に設定されている。
【００７０】このようにレート変換部４２に入力された
撮像出力信号Ｓ１１は、クロツク周波数74.25 〔MHz 〕
からクロツク周波数18〔MHz 〕にダウンレート変換され
た後、撮像出力信号Ｓ１２としてカメラ信号補正処理部
１４に供給される。
撮像出力信号Ｓ１１は、クロツク周波数74.25 〔MHz 〕
からクロツク周波数18〔MHz 〕にダウンレート変換され
た後、撮像出力信号Ｓ１２としてカメラ信号補正処理部
１４に供給される。
【００７１】このカメラ信号補正処理部１４及びビデオ
エンコーダ１５を順次介してレート変換部４３及び４４
に入力された撮像出力信号Ｓ１２は、レート変換部４３
及び４４においてそれぞれ上述したアツプレート変換又
はダウンレート変換のうちいずれか一方の変換処理が行
われる。この場合、アツプレート変換又はダウンレート
変換のいずれの処理がなされるかは、出力側に接続され
た機器内部のデイジタル映像信号処理回路の最大動作ク
ロツク周波数に応じて決定される。
エンコーダ１５を順次介してレート変換部４３及び４４
に入力された撮像出力信号Ｓ１２は、レート変換部４３
及び４４においてそれぞれ上述したアツプレート変換又
はダウンレート変換のうちいずれか一方の変換処理が行
われる。この場合、アツプレート変換又はダウンレート
変換のいずれの処理がなされるかは、出力側に接続され
た機器内部のデイジタル映像信号処理回路の最大動作ク
ロツク周波数に応じて決定される。
【００７２】このようにレート変換部４３においてレー
ト変換された信号は、デイジタルＩ／Ｆ１６を介してデ
イジタル出力信号Ｓ１４として外部出力される。またレ
ート変換部４３においてレート変換された信号は、サン
プリングＤ／Ａ変換部５５において所定のサンプリング
周波数でサンプリングされた後、ＬＰＦ１８を介してア
ナログ出力信号Ｓ１５として外部出力される。
ト変換された信号は、デイジタルＩ／Ｆ１６を介してデ
イジタル出力信号Ｓ１４として外部出力される。またレ
ート変換部４３においてレート変換された信号は、サン
プリングＤ／Ａ変換部５５において所定のサンプリング
周波数でサンプリングされた後、ＬＰＦ１８を介してア
ナログ出力信号Ｓ１５として外部出力される。
【００７３】以上の構成において、ユーザが外部のパー
ソナルコンピユータ（図示せず）を用いてＦＰＧＡ４６
のレート変換についてのプログラムを設定する場合、パ
ーソナルコンピユータは図４に示すプログラミング処理
手順ＳＰ０に入る。パーソナルコンピユータは、ステツ
プＳＰ１に移つて、ＦＰＧＡ４６のレート変換部４２に
おいて撮像出力信号Ｓ１１の画像のエツジ処理を行う適
応方式又は当該エツジ処理を行わない非適応方式のいず
れか一方をユーザの操作に基づいて選択入力する。
ソナルコンピユータ（図示せず）を用いてＦＰＧＡ４６
のレート変換についてのプログラムを設定する場合、パ
ーソナルコンピユータは図４に示すプログラミング処理
手順ＳＰ０に入る。パーソナルコンピユータは、ステツ
プＳＰ１に移つて、ＦＰＧＡ４６のレート変換部４２に
おいて撮像出力信号Ｓ１１の画像のエツジ処理を行う適
応方式又は当該エツジ処理を行わない非適応方式のいず
れか一方をユーザの操作に基づいて選択入力する。
【００７４】続いてパーソナルコンピユータは、ステツ
プＳＰ２に移つて、レート変換部４２における入力信号
と出力信号とのクロツク周波数の変換比をユーザの操作
に基づいて入力した後、ステツプＳＰ３に移つてレート
変換部４２内のＬＰＦのタツプ数を設定入力する。この
後、パーソナルコンピユータはステツプＳＰ４におい
て、設定したタツプ数を表すタツプ入力データが比較的
少ないタツプ数を表すか否かを判断する。例えばタツプ
１〜４までは比較的タツプ数が少なく、タツプ５以上で
あれば比較的タツプ数が少ないことを表している。
プＳＰ２に移つて、レート変換部４２における入力信号
と出力信号とのクロツク周波数の変換比をユーザの操作
に基づいて入力した後、ステツプＳＰ３に移つてレート
変換部４２内のＬＰＦのタツプ数を設定入力する。この
後、パーソナルコンピユータはステツプＳＰ４におい
て、設定したタツプ数を表すタツプ入力データが比較的
少ないタツプ数を表すか否かを判断する。例えばタツプ
１〜４までは比較的タツプ数が少なく、タツプ５以上で
あれば比較的タツプ数が少ないことを表している。
【００７５】このステツプＳＰ４において、肯定結果が
得られたときには、パーソナルコンピユータはステツプ
ＳＰ５に移つてレート変換部４２としてレジスタ前置型
ＬＰＦを選択してセツトした後、ステツプＳＰ７に移
る。これに対して否定結果が得られたときには、パーソ
ナルコンピユータはステツプＳＰ６に移つてレート変換
部４２としてレジスタ後置型ＬＰＦを選択してセツトし
た後、ステツプＳＰ７に移る。
得られたときには、パーソナルコンピユータはステツプ
ＳＰ５に移つてレート変換部４２としてレジスタ前置型
ＬＰＦを選択してセツトした後、ステツプＳＰ７に移
る。これに対して否定結果が得られたときには、パーソ
ナルコンピユータはステツプＳＰ６に移つてレート変換
部４２としてレジスタ後置型ＬＰＦを選択してセツトし
た後、ステツプＳＰ７に移る。
【００７６】パーソナルコンピユータはステツプＳＰ７
において、レート変換部４２に適用されたＬＰＦの型
（レジスタ前置型ＬＰＦ又はレジスタ後置型ＬＰＦのい
ずれであるか）と、レート変換部４２における入力信号
と出力信号とのクロツク周波数の変換比と、レート変換
部４２内のＬＰＦのタツプ数とに基づいて、当該ＬＰＦ
の各タツプの乗算器に割り当てられる係数をそれぞれ決
定した後、ステツプＳＰ８に移る。
において、レート変換部４２に適用されたＬＰＦの型
（レジスタ前置型ＬＰＦ又はレジスタ後置型ＬＰＦのい
ずれであるか）と、レート変換部４２における入力信号
と出力信号とのクロツク周波数の変換比と、レート変換
部４２内のＬＰＦのタツプ数とに基づいて、当該ＬＰＦ
の各タツプの乗算器に割り当てられる係数をそれぞれ決
定した後、ステツプＳＰ８に移る。
【００７７】このステツプＳＰ８において、パーソナル
コンピユータはＦＰＧＡ４６のレート変換部４２が適応
方式であるか否かを判断し、肯定結果が得られたときに
は、ステツプＳＰ９に移つて適応型でＦＰＧＡ４６をプ
ログラミングした後、ステツプＳＰ１１に移つて当該プ
ログラミング処理手順を終了する。これに対してステツ
プＳＰ８において否定結果が得られたときには、ステツ
プＳＰ１０に移つて非適応型でＦＰＧＡ４６をプログラ
ミングした後、ステツプＳＰ１１に移つて当該プログラ
ミング処理手順を終了する。
コンピユータはＦＰＧＡ４６のレート変換部４２が適応
方式であるか否かを判断し、肯定結果が得られたときに
は、ステツプＳＰ９に移つて適応型でＦＰＧＡ４６をプ
ログラミングした後、ステツプＳＰ１１に移つて当該プ
ログラミング処理手順を終了する。これに対してステツ
プＳＰ８において否定結果が得られたときには、ステツ
プＳＰ１０に移つて非適応型でＦＰＧＡ４６をプログラ
ミングした後、ステツプＳＰ１１に移つて当該プログラ
ミング処理手順を終了する。
【００７８】このようにしてデイジタルビデオカメラ４
０を多種多様なカラーテレビジヨン方式のフオーマツト
に対応させて、当該デイジタルビデオカメラ４０の接続
対象となるデイスプレイやビデオ装置等と互換性をとる
ことができ、この結果ユーザにとつて非常に使い勝手を
良くすることができる。さらにデイジタルビデオカメラ
４０において、ビデオ信号に基づく画像のエツジのシヤ
ープさの度合いをユーザが所望する度合いに調整するこ
とができる。
０を多種多様なカラーテレビジヨン方式のフオーマツト
に対応させて、当該デイジタルビデオカメラ４０の接続
対象となるデイスプレイやビデオ装置等と互換性をとる
ことができ、この結果ユーザにとつて非常に使い勝手を
良くすることができる。さらにデイジタルビデオカメラ
４０において、ビデオ信号に基づく画像のエツジのシヤ
ープさの度合いをユーザが所望する度合いに調整するこ
とができる。
【００７９】以上の構成によれば、デイジタルビデオカ
メラ４０のデイジタル信号処理部分をＦＰＧＡ４６とし
て構成すると共に、当該ＦＰＧＡ４６に対して外部のパ
ーソナルコンピユータから所望のプログラムをダウンレ
ートして、ビデオ信号に基づく画像のエツジのシヤープ
さの度合いを調整するようにしたことにより、ビデオ信
号を所望のクロツク周波数に変換し得ると共に、当該ビ
テオ信号に基づく画像について精度良く画質を調整する
ことができる。
メラ４０のデイジタル信号処理部分をＦＰＧＡ４６とし
て構成すると共に、当該ＦＰＧＡ４６に対して外部のパ
ーソナルコンピユータから所望のプログラムをダウンレ
ートして、ビデオ信号に基づく画像のエツジのシヤープ
さの度合いを調整するようにしたことにより、ビデオ信
号を所望のクロツク周波数に変換し得ると共に、当該ビ
テオ信号に基づく画像について精度良く画質を調整する
ことができる。
【００８０】なお上述の実施例においては、デイジタル
ビデオカメラ４０内のＦＰＧＡ４６におけるレート変換
部４２に、レジスタ前置型ＬＰＦ２０、レジスタ後置型
ＬＰＦ２２及び入力手段としてのプログラマブルタイミ
ング制御回路５０を設けた場合について述べたが、本発
明はこれに限らず、レート変換部４３及び４４において
も上述した構成を設けてプログラマブルにアツプレート
変換又はダウンレート変換させるようにしても良い。
ビデオカメラ４０内のＦＰＧＡ４６におけるレート変換
部４２に、レジスタ前置型ＬＰＦ２０、レジスタ後置型
ＬＰＦ２２及び入力手段としてのプログラマブルタイミ
ング制御回路５０を設けた場合について述べたが、本発
明はこれに限らず、レート変換部４３及び４４において
も上述した構成を設けてプログラマブルにアツプレート
変換又はダウンレート変換させるようにしても良い。
【００８１】また上述の実施例においては、デイジタル
ビデオカメラ４０の外部に設けられたパーソナルコンピ
ユータ（図示せず）からユーザの操作に基づく所定のプ
ログラムをＦＰＧＡ４６にダウンロードさせるようにし
た場合について述べたが、本発明はこれに限らず、ＦＰ
ＧＡ４６に設けたメモリ４８に予め上述のプログラムを
格納しておき、必要に応じて当該プログラムを読み出す
ようにしても良い。
ビデオカメラ４０の外部に設けられたパーソナルコンピ
ユータ（図示せず）からユーザの操作に基づく所定のプ
ログラムをＦＰＧＡ４６にダウンロードさせるようにし
た場合について述べたが、本発明はこれに限らず、ＦＰ
ＧＡ４６に設けたメモリ４８に予め上述のプログラムを
格納しておき、必要に応じて当該プログラムを読み出す
ようにしても良い。
【００８２】さらに上述の実施例においては、デイジタ
ルビデオカメラ４０において、デイジタル信号処理部分
のみＦＰＧＡ４６として構成した場合について述べた
が、本発明はこれに限らず、当該デイジタル信号処理部
分以外の他の回路等もＦＰＧＡに含むようにしても良
い。
ルビデオカメラ４０において、デイジタル信号処理部分
のみＦＰＧＡ４６として構成した場合について述べた
が、本発明はこれに限らず、当該デイジタル信号処理部
分以外の他の回路等もＦＰＧＡに含むようにしても良
い。
【００８３】
【発明の効果】上述のように本発明によれば、撮像装置
内のレート変換手段をフイールドプログラマブルゲート
アレイとして構成すると共に、当該フイールドプログラ
マブルゲートアレイに対して外部から入力される所定の
プログラムに基づいて、ビデオ信号に基づく画像のエツ
ジのシヤープさの度合いを調整するようにしたことによ
り、ビデオ信号を所望のクロツク周波数に変換し得ると
共に、当該ビテオ信号に基づく画像について精度良く画
質を調整することができる。
内のレート変換手段をフイールドプログラマブルゲート
アレイとして構成すると共に、当該フイールドプログラ
マブルゲートアレイに対して外部から入力される所定の
プログラムに基づいて、ビデオ信号に基づく画像のエツ
ジのシヤープさの度合いを調整するようにしたことによ
り、ビデオ信号を所望のクロツク周波数に変換し得ると
共に、当該ビテオ信号に基づく画像について精度良く画
質を調整することができる。
【図１】本発明によるデイジタルビデオカメラの構成の
一実施例を示すブロツク図である。
一実施例を示すブロツク図である。
【図２】実施例によるＦＰＧＡ式レート変換内部の基本
構成を示すブロツク図である。
構成を示すブロツク図である。
【図３】実施例による適応型又は非適応型のＬＰＦによ
るエツジ処理の説明に供する略線図である。
るエツジ処理の説明に供する略線図である。
【図４】実施例によるＦＰＧＡプログラミング処理手順
を示すフローチヤートである。
を示すフローチヤートである。
【図５】従来のデイジタルビデオカメラの構成を示すブ
ロツク図である。
ロツク図である。
【図６】従来の４：３ダウンレート変換の動作説明に供
する信号波形図である。
する信号波形図である。
【図７】従来の４：３ダウンレート変換の動作説明に供
する信号波形図である。
する信号波形図である。
【図８】従来の３：４アツプレート変換の動作説明に供
する信号波形図である。
する信号波形図である。
【図９】従来の３：４アツプレート変換の動作説明に供
する信号波形図である。
する信号波形図である。
【図１０】従来のレジスタ前置型ＬＰＦの構成を示すブ
ロツク図である。
ロツク図である。
【図１１】従来のレジスタ後置型ＬＰＦの構成を示すブ
ロツク図である。
ロツク図である。
【図１２】従来のデイジタルビデオカメラの構成を示す
ブロツク図である。
ブロツク図である。
１、３０、４０……デイジタルビデオカメラ、２……レ
ンズブロツク部、３、４１……イメージヤ、４……アナ
ログ信号処理部、１０、４５……デイジタル信号処理
部、１４……カメラ信号補正処理部、１５……ビデオエ
ンコーダ、２０……レジスタ前置型ＬＰＦ、２１……レ
ジスタ後置型ＬＰＦ、４２、４３、４４……レート変換
部、４６……ＦＰＧＡ（フイールドプログラミングゲー
トアレイ）、４７……パソコンＩ／Ｆバツフア、４８…
…メモリ、４９……サンプリングＡ／Ｄ変換部、５０…
…プログラマブルタイミング制御回路、５１……プログ
ラマブル係数時変型デイジタルＬＰＦ、５２、５３……
プログラマブルレジスタ、５５……サンプリングＤ／Ａ
変換部、６０……理想的ＬＰＦ、６１……線型補間ＬＰ
Ｆ、６２……エツジ検出制御部。
ンズブロツク部、３、４１……イメージヤ、４……アナ
ログ信号処理部、１０、４５……デイジタル信号処理
部、１４……カメラ信号補正処理部、１５……ビデオエ
ンコーダ、２０……レジスタ前置型ＬＰＦ、２１……レ
ジスタ後置型ＬＰＦ、４２、４３、４４……レート変換
部、４６……ＦＰＧＡ（フイールドプログラミングゲー
トアレイ）、４７……パソコンＩ／Ｆバツフア、４８…
…メモリ、４９……サンプリングＡ／Ｄ変換部、５０…
…プログラマブルタイミング制御回路、５１……プログ
ラマブル係数時変型デイジタルＬＰＦ、５２、５３……
プログラマブルレジスタ、５５……サンプリングＤ／Ａ
変換部、６０……理想的ＬＰＦ、６１……線型補間ＬＰ
Ｆ、６２……エツジ検出制御部。
Claims (6)
- 【請求項１】デイジタル信号のクロツク周波数を所定の
クロツク周波数にレート変換するレート変換装置におい
て、 上記デイジタル信号の入力側に第１のレジスタ群が設け
られたレジスタ前置型フイルタ及び又は、 上記デイジタル信号の出力側に上記第１のレジスタ群と
同数でなる第２のレジスタ群が設けられたレジスタ後置
型フイルタと、 上記デイジタル信号を上記レジスタ前置型フイルタ又は
上記レジスタ後置型フイルタのうちいずれか一方に入力
させる入力手段とを具え、上記レジスタ前置型フイル
タ、上記レジスタ後置型フイルタ及び上記入力手段をフ
イールドプログラマブルゲートアレイとして構成するこ
とにより、上記入力手段は外部から入力される所定のプ
ログラムに基づいて、上記レジスタ前置型フイルタ又は
上記レジスタ後置型フイルタに上記デイジタル信号を入
力することを特徴とするレート変換装置。 - 【請求項２】上記入力手段は、 上記プログラムに基づいて決定されるタツプ数に応じ
て、上記レジスタ前置型フイルタ又は上記レジスタ後置
型フイルタに上記デイジタル信号を入力することを特徴
とする請求項１に記載のレート変換装置。 - 【請求項３】上記レジスタ前置型フイルタ又は上記レジ
スタ後置型フイルタの各乗算器に割り当てられる係数
は、上記デイジタル信号のレート変換比と、上記タツプ
数とに基づいてそれぞれ決定されることを特徴とする請
求項２に記載のレート変換装置。 - 【請求項４】撮像対象を撮像する撮像手段と、 上記撮像手段による撮像結果に基づくビデオ信号のクロ
ツク周波数を所定のクロツク周波数にレート変換すると
共に、フイールドプログラマブルゲートアレイとして構
成されるレート変換手段とを具え、上記レート変換手段
は、上記ビデオ信号の入力側に第１のレジスタ群が設け
られたレジスタ前置型フイルタと、上記ビデオ信号の出
力側に上記第１のレジスタ群と同数でなる第２のレジス
タ群が設けられたレジスタ後置型フイルタと、上記ビデ
オ信号を上記レジスタ前置型フイルタ又は上記レジスタ
後置型フイルタのうちいずれか一方に入力させる入力手
段とを有し、上記入力手段は外部から入力される所定の
プログラムに基づいて、上記レジスタ前置型フイルタ又
は上記レジスタ後置型フイルタに上記ビデオ信号を入力
することを特徴とする撮像装置。 - 【請求項５】上記入力手段は、 上記プログラムに基づいて決定されるタツプ数に応じ
て、上記レジスタ前置型フイルタ又は上記レジスタ後置
型フイルタに上記ビデオ信号を入力することを特徴とす
る請求項４に記載の撮像装置。 - 【請求項６】上記レジスタ前置型フイルタ又は上記レジ
スタ後置型フイルタの各乗算器に割り当てられる係数
は、上記デイジタル信号のレート変換比と、上記タツプ
数とに基づいてそれぞれ決定されることを特徴とする請
求項５に記載の撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9007522A JPH10210424A (ja) | 1997-01-20 | 1997-01-20 | レート変換装置及び撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9007522A JPH10210424A (ja) | 1997-01-20 | 1997-01-20 | レート変換装置及び撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10210424A true JPH10210424A (ja) | 1998-08-07 |
Family
ID=11668114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9007522A Pending JPH10210424A (ja) | 1997-01-20 | 1997-01-20 | レート変換装置及び撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10210424A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006304280A (ja) * | 2005-03-24 | 2006-11-02 | National Univ Corp Shizuoka Univ | 情報システム |
| WO2015163831A1 (en) | 2014-04-21 | 2015-10-29 | Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi | A programmable logic circuit for night sight systems |
| JP2015198265A (ja) * | 2014-03-31 | 2015-11-09 | キヤノン株式会社 | 画像処理装置および撮像装置 |
| JP2019092223A (ja) * | 2019-03-07 | 2019-06-13 | 株式会社ニコン | 電子カメラ |
| CN111083412A (zh) * | 2019-12-05 | 2020-04-28 | 视联动力信息技术股份有限公司 | 视频转接方法、视频转接器、电子设备及存储介质 |
| CN114252697A (zh) * | 2020-09-23 | 2022-03-29 | 麦克维尔空调制冷(武汉)有限公司 | 一种apf过采样方法、系统和存储介质 |
-
1997
- 1997-01-20 JP JP9007522A patent/JPH10210424A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006304280A (ja) * | 2005-03-24 | 2006-11-02 | National Univ Corp Shizuoka Univ | 情報システム |
| JP2015198265A (ja) * | 2014-03-31 | 2015-11-09 | キヤノン株式会社 | 画像処理装置および撮像装置 |
| WO2015163831A1 (en) | 2014-04-21 | 2015-10-29 | Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi | A programmable logic circuit for night sight systems |
| JP2019092223A (ja) * | 2019-03-07 | 2019-06-13 | 株式会社ニコン | 電子カメラ |
| CN111083412A (zh) * | 2019-12-05 | 2020-04-28 | 视联动力信息技术股份有限公司 | 视频转接方法、视频转接器、电子设备及存储介质 |
| CN111083412B (zh) * | 2019-12-05 | 2022-11-08 | 视联动力信息技术股份有限公司 | 视频转接方法、视频转接器、电子设备及存储介质 |
| CN114252697A (zh) * | 2020-09-23 | 2022-03-29 | 麦克维尔空调制冷(武汉)有限公司 | 一种apf过采样方法、系统和存储介质 |
| CN114252697B (zh) * | 2020-09-23 | 2024-02-13 | 麦克维尔空调制冷(武汉)有限公司 | 一种apf过采样方法、系统和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4131052B2 (ja) | 撮像装置 | |
| EP1083742B1 (en) | Image pickup apparatus and methods | |
| JP3787927B2 (ja) | 撮像装置及びカラー画像信号の処理方法 | |
| JP3242515B2 (ja) | 撮像装置 | |
| JP4253881B2 (ja) | 撮像装置 | |
| US5581301A (en) | Image processing apparatus with adjustable low-pass optical filter characteristics | |
| JP2007150439A (ja) | 撮像装置、撮像方法、およびプログラム | |
| JP2000092375A (ja) | 信号処理装置及びその制御方法 | |
| TW201223268A (en) | Imaging apparatus, signal processing method, and program | |
| JPH10210424A (ja) | レート変換装置及び撮像装置 | |
| JP2000125213A (ja) | 固体撮像装置 | |
| JP2001086394A (ja) | 撮像装置 | |
| JP4158245B2 (ja) | 信号処理装置 | |
| JPH10155158A (ja) | 撮像装置及びカラー画像信号の処理方法 | |
| JP4264602B2 (ja) | 画像処理装置 | |
| JP3668604B2 (ja) | 固体撮像素子およびこれを用いた画像システム | |
| JP2006246148A (ja) | 撮像装置 | |
| JPH10210425A (ja) | レート変換装置及び撮像装置 | |
| JP4133179B2 (ja) | 画像信号処理装置 | |
| JP2003060974A (ja) | テレビジョンカメラ装置 | |
| JPH10210365A (ja) | 仮想カメラ装置 | |
| JPH08279947A (ja) | 撮像装置 | |
| JPH05328227A (ja) | 固体撮像装置 | |
| JPH0350984A (ja) | 画像記録再生装置および画像再生装置および画像記録装置 | |
| JP4437940B2 (ja) | テレビジョンカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080814 |