JPH10210365A - 仮想カメラ装置 - Google Patents

Abstract

(57)【要約】 【課題】実写によつて得られる被写体像を、他の画像ソ
ースから供給された背景画像に合成する仮想カメラ装置
において、撮影しようとする被写体像の仮想空間内での
状態を見ることができる仮想カメラ装置を提案する。 【解決手段】仮想カメラ３０によつて撮影された被写体
像に対して、別の画像ソースから供給された背景画像を
合成してなる合成画像Ｓ５１Ａを、当該仮想カメラ３０
のビユーフアインダ４５に表示することにより、撮影者
は実際に撮影している被写体像を合成後の状態で見るこ
とができ、合成される背景像との関わりを意識しながら
被写体を撮影することができる。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。

【０００２】発明の属する技術分野 従来の技術（図２８） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 （１）第１実施例（図１〜図９） （２）第２実施例（図１０及び図１１） （３）第３実施例（図１２〜図２１） （４）第４実施例（図２２及び図２３） （５）他の実施例（図２４〜図２７） 発明の効果

【０００３】

【発明の属する技術分野】本発明は仮想カメラ装置に関
し、例えば撮像カメラから得られた画像を変換すること
によつて撮像カメラの位置や移動速度等についての物理
的制約を緩和したり、被写体像を他の画面で構成された
背景に合成する仮想カメラ装置に適用して好適なもので
ある。

【０００４】

【従来の技術】従来、デイジタルビデオカメラとして図
２８に示す構成のものがある。図２８においてデイジタ
ルビデオカメラ１は、全体をシステムコントローラ２０
によつて制御され、当該システムコントローラ２０から
の制御信号によつて動作するアイリスフオーカス駆動部
２１によつて光学系ブロツク２の絞り及びフオーカス
（焦点）が調整される。

【０００５】この光学系ブロツク２を介して得られる撮
像光は固体撮像素子（以下これをＣＣＤ(Charge Couple
d Device) と呼ぶ）３に入射される。ＣＣＤ３はタイミ
ング発生回路（ＴＧ:Timing Generator)１９から出力さ
れるタイミング信号に基づいて動作し、これにより得ら
れる撮像信号Ｓ３をＣＣＤアナログ信号処理部４の相関
二重サンプリング回路（ＣＤＳ:Correlate Double Samp
ling) ５に入力する。相関二重サンプリング回路５は撮
像信号Ｓ３からノイズ成分以外の必要なデータ部分を抜
き取り、続く自動利得制御回路（ＡＧＣ:Automatic Gai
n Control)６で利得制御した後、ニー及びプリガンマ補
正回路７に送出する。

【０００６】ニー及びプリガンマ補正回路７は、撮像信
号Ｓ３に対してニー処理を施すことにより、ＣＣＤ３か
ら出力される撮像信号Ｓ３のダイナミツクレンジを圧縮
し、プリガンマ補正によりデイスプレイ装置のガンマ
（γ）特性に合わせた信号補正を行う。

【０００７】このようにしてＣＣＤアナログ信号処理が
施された撮像信号Ｓ３は、ローパスフイルタ（ＬＰＦ）
８を介して所定周波数以上の成分が除去される。このよ
うにして得られたアナログ信号処理部４の出力信号Ｓ４
は、アナログ／デイジタル変換回路９においてデイジタ
ル信号Ｓ９に変換され、デイジタル信号処理部１０のカ
メラ信号補正処理部１１に送出される。

【０００８】デイジタル信号処理部１０は、タイミング
発生回路１９から出力されるタイミング信号に基づいて
動作する。このデイジタル信号処理部１０のカメラ信号
処理部１１は、アナログ／デイジタル変換回路９から入
力されるデイシタル信号Ｓ９に対してガンマ補正処理、
白／黒レベルバランス処理、シエーデイング補正（レン
ズ周辺部での光量低下を補正して画面全体を均一な明る
さとする）、及び画素欠陥補正処理等をそれぞれメモリ
１２を用いて行う。

【０００９】このようにして補正処理が施されたデイジ
タル信号Ｓ１１は、インターレースビデオエンコーダ１
３において例えばＮＴＳＣ方式のデイジタルビデオ信号
Ｓ_OUT1に変換され、デイジタルインタフエイス（Ｉ／
Ｆ）１４を介して出力端（図示せず）からデイジタル信
号のまま出力されるとともに、ビユーフアインダ１８に
供給される。

【００１０】またインターレースビデオエンコーダ１３
から出力されたデイジタルビデオ信号は、デイジタル／
アナログ変換回路１６及びローパスフイルタ１７を介し
てアナログビデオ信号Ｓ_OUT2に変換され、所定の出力端
（図示せず）から出力されるとともに、ビユーフアイン
ダ１８に供給される。ビユーフアインダ１８は、デイジ
タルビデオ信号Ｓ_OUT1又はアナログビデオ信号Ｓ_OUT2を
入力することによつて、ＣＣＤ３を介して撮像された画
像を可視表示する。

【００１１】因みに、デイジタル信号処理部１０はＣＣ
Ｄ３に合わせて、クロツク周波数が18[MHz] で動作する
のに対して、デイジタル信号処理部１０から出力される
デイジタルビデオ信号Ｓ_OUT1としてＤ１フオーマツトの
ビデオ信号を得る場合、レート変換回路１５を用いて1
3.5[MHz] にレート変換するようになされている。

【００１２】

【発明が解決しようとする課題】ところで、かかる構成
のデイジタルビデオカメラ１を用いて撮像した被写体像
に他の映像を背景映像として合成したり、撮像された被
写体像を変形させてあたかもデイジタルビテオカメラ１
の撮像位置（カメラアングル）を変えたような効果を得
る方法（以下これを仮想カメラと呼ぶ）が考えられてい
る。

【００１３】ところが、かかる仮想カメラにおいては、
仮想カメラの出力に対して背景映像を合成したり、被写
体像を変形させることによつて当該被写体像を仮想空間
内に任意に配置させるといつた処理を施すようになされ
ている。従つて、仮想カメラのビユーフアインダには合
成前、変形前の被写体像のみが表示され、撮影者は、当
該ビユーフアインダの映像だけでは、合成後、変形後の
仮想空間内での状態を見ることが困難であつた。

【００１４】本発明は以上の点を考慮してなされたもの
で、撮影しようとする被写体像の仮想空間内での状態を
見ることができる仮想カメラ装置を提案しようとするも
のである。

【００１５】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、実写によつて得られる被写体像
を、他の画像ソースから供給された背景画像に合成する
仮想カメラ装置において、実写による被写体像と、背景
画像とを合成してビユーフアインダに送出する合成手段
を備えることにより、仮想カメラによつて撮影された被
写体像に対して、別の画像ソースから供給された背景画
像を合成してなる合成画像を、当該仮想カメラのビユー
フアインダに表示することができる。従つて、撮影者は
実際に撮影している被写体像を合成後の状態で見ること
ができ、合成される背景像との関わりを意識しながら被
写体を撮影することができる。

【００１６】

【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。

【００１７】（１）第１実施例の全体構成 図１において３０は全体として仮想カメラ装置のシステ
ム構成を示し、仮想カメラ本体３１は、パーソナルコン
ピユータＰＣ等によつて制御されるとともに、当該仮想
カメラ本体３１によつて撮影された映像をパーソナルコ
ンピユータＰＣに出力することができる。

【００１８】仮想カメラ本体３１には、当該仮想カメラ
本体３１の位置、移動方向、移動速度等を検出するカメ
ラ幾何情報センサ２９が設けられており、当該カメラ幾
何情報センサ２９によつて検出された幾何情報は、幾何
情報信号Ｓ２９としてビデオ装置５１、５２に送出され
る。ビデオ装置５１、５２は、立体（３Ｄ）コンピユー
タグラフイツクス画像（以下これをＣＧ画像と呼ぶ）を
発生するコンピユータグラフイツクス発生装置及びビデ
オデータベースによつて構成され、カメラ幾何情報セン
サ２９から供給される幾何情報によつてＣＧ画像に対し
て幾何変形処理を施す。このようにして生成されたＣＧ
画像は、ＣＧ画像信号Ｓ５１Ａ及びＣＧキー制御信号Ｓ
５１Ｂとして仮想カメラ本体３１に送出される。

【００１９】従つて、仮想カメラ本体３１は、当該仮想
カメラ本体３１によつて撮影した被写体像に対して、当
該仮想カメラ本体３１のカメラアングルに応じて変化す
るＣＧ画像を背景画像として合成することができる。こ
のようにして実写の被写体像とＣＧ画像による背景像と
が合成されたデイジタルの仮想カメラビデオ信号Ｓ４６
及びアナログの仮想カメラビデオ信号Ｓ４８は、ビデオ
装置ＶＴＲに送出され、記録され例えば編集素材として
用いられる。

【００２０】図２は、仮想カメラ装置３０の仮想カメラ
本体３１及びＣＧ画像作成装置５１、過去画像データベ
ース（ＤＢ）装置５２の全体構成を示す。仮想カメラ本
体３１は、カメラ信号処理部３０Ａにおいて、レンズ及
び絞りからなるレンズブロツク３２は、システムコント
ローラ５０によつてフオーカス（焦点）及び絞りが調節
される。このレンズブロツク３２を介してＣＣＤ３３に
入射した被写体の撮像光は、当該ＣＣＤ３３において光
電変換されることにより撮像信号Ｓ３３を得る。因み
に、ＣＣＤ３３は、ノンイターレース方式で画像を生成
するようになされている。

【００２１】撮像信号Ｓ３３はＣＣＤ用のアナログ信号
処理部３４に入力され、相関二重サンプリング処理、ニ
ー及びガンマ補正処理等が施された後、ローパスフイル
タ３５に送出される。ローパスフイルタ３５は、ＣＣＤ
３３の動作周波数の限界周波数によつて決まる最大周波
数帯域以上をほぼ除去し、これをオーバサンプリング可
能なアナログ／デイジタル変換回路３６に送出する。ア
ナログ／デイジタル変換回路３６は、ローパスフイルタ
３５から出力されるアナログ信号をデイジタル信号Ｓ３
６に変換し、これをレート変換回路３７を介して、カメ
ラ用デイジタル信号処理部３８におけるクロツク周波数
にレート変換した後、これをカメラ用デイジタル信号処
理部３８に送出する。

【００２２】ここで図３は、レート変換回路３７におけ
るサンプリングレート変換原理を示し、図３（Ａ）に示
すような入力信号のスペクトルと、入力信号の元のサン
プリング点とが与えられているとして、図３（Ｂ）に示
すように零信号を各サンプリング点の間に挿入する。こ
の状態で各サンプリング点と零挿入された点との間で補
間を行うことにより、図３（Ｃ）に示すようなローパス
後のサンプリング点が得られる。このサンプリング点の
中から、図３（Ｄ）に示すように、例えば１／５の再サ
ンプリング点を抜き出すことにより、６／５のアツプレ
ート変換が行われる。なお、図３ではアツプレート変換
の例を示しているが、ダウンレート変換も同様の再サン
プリングの手法を用いて行うことができる。

【００２３】このようにして、レート変換回路３７にお
いて所定のレートに変換されたデイジタル信号Ｓ３７
は、カメラ用デイジタル信号処理部３８に入力される。
カメラ用デイジタル信号処理部３８は、内部に設けられ
たカメラ信号補正処理部３８Ａにおいて、レート変換回
路３７から供給されたデイジタル信号Ｓ３７に対して、
ガンマ補正、白／黒レベルバランス処理、シエーデイン
グ補正処理、画素欠陥補正処理等を施し、この結果ノン
インターレースのデイジタルビデオ出力信号Ｓ３８を得
る。

【００２４】ここで、レンズブロツク３２、ＣＣＤ３
３、アナログ信号処理部３４、ローパスフイルタ３５、
アナログ／デイジタル変換回路３６、レート変換回路３
７及びカメラ用デイジタル信号処理部３８を有するカメ
ラ信号処理部３０Ａの詳細構成を図４に示す。

【００２５】図２との対応部分に同一符号を付して示す
図４において、カメラ信号処理部３０Ａは、レート変換
回路３７、カメラ信号補正処理部３８Ａ、デイジタルイ
ンタフエイス（Ｉ／Ｆ）１４及びこれらのタイミング信
号を生成するタイミング発生回路１９を１つの大規模Ｌ
ＳＩ(Large Scale Integration) で構成されている。こ
の大規模ＬＳＩは、システムコントローラ５０によつて
制御され、メモリ（ＲＯＭ／ＲＡＭ、ＥＥＰＲＯＭ）５
３を、画像一時メモリ、ＦＩＦＯ、大規模レジスタ、大
規模コード変換等の補助処理用として用いている。

【００２６】カメラ信号補正処理部３８Ａにおいて、上
述したガンマ補正処理等が施されたデイジタル信号Ｓ３
７は、デイジタルインタフエイス１４を介して、ノンイ
ンターレースのデイジタルビデオ信号Ｓ３８として、図
２に示す仮想カメラ合成処理部３０Ｂの仮想カメラ合成
器３９に送出される。

【００２７】仮想カメラ合成器３９は、システムコント
ローラ５０により制御され、仮想カメラ本体３１の外部
に設けられたＣＧ画像作成装置５１において生成された
ノンインターレースの立体（３Ｄ）ＣＧ画像信号Ｓ５１
Ａ及びＣＧキー制御信号Ｓ５１Ｂを入力することによ
り、カメラ信号処理部３０Ａのカメラ用デイジタル信号
処理部３８から供給されたノンインターレースのデイジ
タルビデオ信号Ｓ３８にノンインターレースのＣＧ画像
を合成する。

【００２８】また仮想カメラ合成器３９は、外部に設け
られた過去画像データベース（ＤＢ）装置５２において
再生された画像を画像信号Ｓ５２によつて入力し、この
再生画像をデイジタルビデオ信号Ｓ３８に合成する。

【００２９】このようにして得られたノンインターレー
スの合成ビデオ信号Ｓ３９はレート変換回路４０に送出
され、所定のレートに変換される。このレート変換回路
４０から出力される合成ビデオ信号Ｓ４０は、インター
レース変換回路４１において偶数ライン及び奇数ライン
に分化され、これによりノンインターレース方式からイ
ンターレース方式に変換されて切換え回路４２の第１の
入力端に入力される。また、レート変換回路４０から出
力される合成ビデオ信号Ｓ４０は、直接、切換え回路４
２の第２の入力端に入力される。

【００３０】切換え回路４２は第１の入力端又は第２の
入力端に入力されるインターレースの合成ビデオ信号Ｓ
４１又はノンインターレースの合成ビデオ信号Ｓ４０の
いずれかを選択して、ビデオエンコーダ４３に送出す
る。

【００３１】ビデオエンコーダ４３は、入力された合成
ビデオ信号Ｓ４０又はＳ４１を例えばＮＴＳＣ方式の合
成ビデオ信号Ｓ４３にエンコードし、これをデイジタル
インタフエイス４６を介してデイジタル信号のまま合成
出力ビデオ信号Ｓ４６として出力するとともに、デイジ
タル／アナログ変換回路４７及びローパスフイルタ４８
を介してアナログ信号に変換し、これを合成出力ビデオ
信号Ｓ４８として出力する。かくして、仮想カメラ本体
３１から出力される合成ビデオ信号Ｓ４６、Ｓ４８とし
て、実際に撮像して得られた被写体像の背景にＣＧ画像
を合成してなる合成画像を得ることができる。

【００３２】ここで、ビデオエンコーダ４３から出力さ
れる合成ビデオ信号Ｓ４３は、デイジタル／アナログ変
換回路４４を介して、又は直接、ＬＣＤ又はＣＲＴ式の
ビユーフアインダ４５に送出される。これにより、ビユ
ーフアインダ４５には、実際に撮像して得られた被写体
像がＣＧ画像を背景として表示される。

【００３３】ここで図２の仮想カメラ合成処理部３０Ｂ
の詳細構成を図５に示す。図２との対応部分に同一符号
を付して示す図５において、仮想カメラ合成処理部３０
Ｂは、カメラ信号処理部３０Ａ（図２）から出力される
デイジタルビデオ信号Ｓ３８を、仮想カメラ合成器３９
の幾何変換回路５５に入力する。幾何変換回路５５は、
システムコントローラ５０（図２及び図４）から供給さ
れるモード制御信号Ｓ５０Ｍによつて制御され、ノンイ
ンターレースのデイジタルビデオ信号Ｓ３８に対して、
ノンインターレース方式で幾何変換処理を施す。

【００３４】この幾何変換処理は、仮想カメラ本体３１
の撮影位置（カメラアングル）を仮想的に変えるように
画像を変形させたり、又は、仮想カメラ本体３１のレン
ズ特性（アイリス、フオーカス、ズーム、分光、幾何歪
み、等）を仮想的に変えるように画像処理するものであ
る。

【００３５】図６は、幾何変換回路５５によつて、仮想
カメラ本体３１の撮影位置を仮想的に変化させる場合を
示し、図６（Ａ）に示すように、仮想カメラ本体３１の
カメラアングルを変化させたり、図６（Ｂ）に示すよう
に、仮想カメラ本体３１の被写体からの位置を仮想的に
遠ざけたり近づけたりすることによつて、撮像領域を拡
大又は縮小することができる。この処理は、補間及びロ
ーパスフイルタによる処理で実現される。

【００３６】このような幾何変換処理によつて、例えば
フオーカスを保つた状態で急速に大幅な拡大縮小撮影
（近景遠景撮影）をすること等、これまでビデオカメラ
において物理的に困難であつた撮影を仮想的に可能とす
ることができる。かくして、幾何変換回路５５において
幾何変化処理が施されることによつて得られる幾何変換
ビデオ信号Ｓ５５は、キー制御合成回路５７及び実撮像
クロマキー検出回路５６に送出される。

【００３７】実撮像クロマキー検出回路５６は、幾何変
換ビデオ信号Ｓ５５から、実際に撮影してなる画像の被
写体と背景を区別する実画像キー制御信号Ｓ５６を生成
する。例えば、青一色の背景で被写体を撮影している場
合には、青領域をキーとして画像分離するための実画像
キー制御信号Ｓ５６を生成し、これをキー制御合成回路
５７及び外部のＣＧ画像作成装置５１に送出する。

【００３８】ＣＧ画像作成装置５１は、実画像キー制御
信号Ｓ５６を用いて実画像の被写体の背景となるＣＧ画
像のキー制御信号（ＣＧキー制御信号）Ｓ５１Ｂを生成
する。このときＣＧ画像作成装置５１は、背景としての
ＣＧ画像を立体的に処理することができ、例えば実画像
の被写体像を背景画像（ＣＧ画像）の中に立体的に見え
隠れするようにＣＧキー制御信号Ｓ５１Ｂを生成し、ま
た、被写体像の影を背景のＣＧ画像内に生成するように
ＣＧキー制御信号Ｓ５１Ｂを生成する。

【００３９】このとき、ＣＧ画像作成装置５１は、仮想
カメラ本体３１に設けられた幾何情報センサ２９（図
１）によつて検出された仮想カメラ本体３１の位置、移
動方向、照明の位置等、種々の幾何情報を含む幾何情報
信号Ｓ２９によつて、背景の見える角度や、被写体の影
の位置を仮想カメラ本体３１の位置に応じて決定し、こ
れにより得られるＣＧ画像をＣＧ画像信号Ｓ５１Ａとし
てキー制御合成回路５７に送出する。

【００４０】キー制御合成回路５７は、実画像キー制御
信号Ｓ５６及びＣＧキー制御信号Ｓ５１Ｂを用いて、幾
何変換回路５５から供給される幾何変換ビデオ信号Ｓ５
５とＣＧ画像作成装置５１から供給されるＣＧ画像信号
Ｓ５１Ａとを合成する。このとき、ＣＧ画像は、ＣＧ画
像として一般的なノンインターレースで形成されてお
り、これに合わせて幾何変換ビデオ信号Ｓ５５もノンイ
ンタレースで形成されている。従つてノンインターレー
ス方式同士の画像を直接容易に合成することができる。

【００４１】因みに、図７は、幾何変換回路５５におい
て距離縮小変換を行つた場合の、変換前及び変換後のス
ペクトル例を示し、図７（Ａ）において、インターレー
ス方式の第１フイールドＦＬ１及び第２フイールドＦＬ
２に対して、幾何変換（距離縮小変換）を施す場合、動
画ではフイールド処理となり、図７（Ｂ）に示すよう
に、変換後の解像度は元のインターレースの利点（静止
画解像度が倍になる）が失われ、解像度が減少する。

【００４２】これに対して、この実施例の場合には、幾
何変換回路５５にノンインターレースのデイジタルビデ
オ信号Ｓ３８（図７（Ａ）の〔ＦＬ１＋ＦＬ２〕）が供
給されることにより、このデイジタルビデオ信号Ｓ３８
に対して幾何変換（距離縮小変換）を施しても、図７
（Ｃ）に示すように、実用上十分な解像度が確保され
る。

【００４３】従つて、十分な解像度のノンインターレー
スの幾何変換ビデオ信号Ｓ５５（図７（Ｃ））と、ノン
インターレースのＣＧ画像信号Ｓ５１Ａとがキー制御合
成回路５７において合成され、高画質の合成ビデオ信号
Ｓ３９が得られる。かくして、図２について上述したよ
うに、仮想カメラ合成処理部３０Ｂの出力端からは、デ
イジタル信号の合成出力ビデオ信号Ｓ４８と、アナログ
信号の合成出力ビデオ信号Ｓ４６が出力される。

【００４４】以上の構成において、仮想カメラ本体３１
は、実際に撮影することにより得られる被写体像と、Ｃ
Ｇ画像でなる背景像とを合成した合成ビデオ信号Ｓ４３
をビユーフアインダ４５に供給する。従つて、例えば青
一色の背景の前の被写体を当該仮想カメラ本体３１で撮
影している場合、撮影者は、ビユーフアインダ４５を見
ることによつて、ＣＧ画像を背景とした被写体像をリア
ルタイムで見ることができる。

【００４５】このとき、撮影者が仮想カメラ本体３１を
移動してカメラアングルを変化させると、被写体に対す
るカメラアングルの変化に応じてＣＧ画像でなる背景画
像のアングルも変化し、撮影者は被写体があたかもＣＧ
画像で構成された仮想空間内に存在するかのように認識
しながら当該被写体を撮影することができる。

【００４６】従つて以上の構成によれば、被写体像を撮
影した後、これをＣＧ画像でなる仮想画像に合成する従
来の方法に比べて、撮影者は、必要とする合成後の画像
を見ながら被写体を撮影することができ、使い勝手を一
段と向上し得る。

【００４７】なお上述の第１実施例においては、ＣＧ画
像作成装置５１から供給されるＣＧ画像に、実写の被写
体像を合成する場合について述べたが、本発明はこれに
限らず、例えばＤＶＤ(Digital Video Disc)等のデータ
ベース（ＤＢ）に予め記録された過去画像とＣＧ画像作
成装置５１によつて作成されたＣＧ画像とを合成し、こ
れに実写の被写体像を合成するようにしても良い。

【００４８】この場合、図８に示すように、過去画像Ｄ
Ｂ装置５２から再生された再生信号Ｓ５２を画像混合合
成処理／３Ｄキー生成回路５３に送出し、ここでＣＧ画
像作成装置５１から供給されるＣＧ画像信号Ｓ５１Ａと
合成する。これにより得られる復号３Ｄ画像信号Ｓ５３
Ｂと３Ｄキー制御信号Ｓ５３Ａとをキー制御合成回路５
７に送出することにより、当該キー制御合成回路５７に
おいて復号３Ｄ画像と被写体像とを合成する。これによ
り、実写による過去画像とＣＧ画像とを合成した背景画
像を容易に生成することができる。

【００４９】また上述の第１実施例においては、ノンイ
ンターレースの被写体画像とノンインターレースのＣＧ
画像とを合成する場合について述べたが、本発明はこれ
に限らず、インターレースの被写体画像とインターレー
スのＣＧ画像を合成するようにしても良い。この場合、
図９に示すように、仮想カメラ合成器３９から出力され
る合成ビデオ信号Ｓ３９はインターレースの画像信号と
なり、図２に示されているインターレース変換回路４１
を設けなくても良い。

【００５０】（２）第２実施例 図１との対応部分に同一符号を付して示す図１０は、本
発明による仮想カメラ装置の第２実施例を示し、パーソ
ナルコンピユータシステムで構成されたコンピユータシ
ステム部１３０Ａと、仮想カメラヘツド部１３０Ｃと、
当該仮想カメラヘツド部１３０Ｃに一体化して設けられ
ているカメラ幾何情報センサ２９とによつて仮想カメラ
装置１３０が構成されている。

【００５１】パーソナルコンピユータ本体１９０は仮想
カメラ信号処理ボード１３０Ｂを制御信号Ｓ１５０、Ｓ
１４９によつて制御し、仮想カメラヘツド部１３０Ｃに
よつて得られる撮像信号Ｓ３４は、仮想カメラ信号処理
ボード１３０Ｂにおいて、ＣＧ画像作成装置５１及び過
去画像ＤＢ装置５２から得られるＣＧ画像信号Ｓ５１Ａ
及び過去画像信号Ｓ５２と合成され、デイジタルの合成
ビデオ信号Ｓ１４６とアナログの合成ビデオ信号Ｓ１４
８としてビデオ装置ＶＴＲに送出される。ビデオ装置Ｖ
ＴＲは、合成ビデオ信号Ｓ１４６及びＳ１４８を記録
し、編集等の素材として用いるようになされている。

【００５２】図２との対応部分に同一符号を付して示す
図１１は、仮想カメラ装置１３０の全体構成を示し、仮
想カメラヘツド部１３０Ｃから出力される撮像信号Ｓ３
４は、仮想カメラ信号処理ボード１３０Ｂに入力され、
ローパスフイルタ１３５、アナログ／デイジタル変換回
路１３６及びレート変換回路１３７を介してカメラ用デ
イジタル信号処理部１３８に供給される。このカメラ用
デイジタル信号処理部１３８は、図２について上述した
カメラ用デイジタル信号処理部３８と同様の処理を行う
ものであり、当該カメラ用デイジタル信号処理部１３８
から出力されるデイジタルビデオ信号Ｓ１３８は、仮想
カメラ合成器３９に送出される。

【００５３】仮想カメラ合成器３９は、図２について上
述した場合と同様にして、ＣＧ画像作成装置５１及び過
去画像ＤＢ装置５２から得られるＣＧ画像信号Ｓ５１Ａ
及び過去画像信号Ｓ５２と合成され、合成ビデオ信号Ｓ
３９として、仮想カメラ信号処理ボード１３０Ｂのレー
ト変換回路１４０に供給される。ここでレート変換され
てなる合成ビデオ信号Ｓ１４０は、インターレース変換
回路１４１において偶数ライン及び奇数ラインに分化さ
れ、これによりノンインターレース方式からインターレ
ース方式に変換されて切換え回路１４２の第１の入力端
に入力される。また、レート変換回路１４０から出力さ
れる合成ビデオ信号Ｓ１４０は、直接、切換え回路１４
２の第２の入力端に入力される。

【００５４】切換え回路１４２は第１の入力端又は第２
の入力端に入力されるインターレースの合成ビデオ信号
Ｓ１４１又はノンインターレースの合成ビデオ信号Ｓ１
４０のいずれかを選択して、ビデオエンコーダ１４３に
送出する。

【００５５】ビデオエンコーダ１４３は、入力された合
成ビデオ信号Ｓ１４０又はＳ１４１を例えばＮＴＳＣ方
式の合成ビデオ信号Ｓ１４３にエンコードし、これをデ
イジタルインタフエイス１４６を介してデイジタル信号
のまま合成出力ビデオ信号Ｓ１４６として出力するとと
もに、デイジタル／アナログ変換回路１４７及びローパ
スフイルタ１４８を介してアナログ信号に変換し、これ
を合成出力ビデオ信号Ｓ１４８として出力する。かくし
て、仮想カメラ信号処理ボード１３０Ｂから出力される
合成ビデオ信号Ｓ１４６、Ｓ１４８として、実際に撮像
して得られた被写体像の背景にＣＧ画像を合成してなる
合成画像を得ることができる。

【００５６】ここで、ビデオエンコーダ１４３から出力
される合成ビデオ信号Ｓ１４３は、仮想カメラヘツド部
１３０Ｃのデイジタル／アナログ変換回路４４を介し
て、又は直接、ＬＣＤ又はＣＲＴ式のビユーフアインダ
４５に送出される。これにより、ビユーフアインダ４５
には、実際に撮像して得られた被写体像がＣＧ画像を背
景として表示される。

【００５７】以上の構成において、仮想カメラ装置１３
０は、パーソナルコンピユータ本体１９０がシステム制
御を行い、仮想カメラ信号処理ボードがカメラ信号処理
を行い、仮想画像を出力するビデオ合成ボード、仮想カ
メラヘツド部１３０Ｃ、仮想カメラ映像を表示、記録、
編集するシステムは、パーソナルコンピユータのＣＲＴ
や記録機器（ＨＤＤ、ＤＶＤ等）が行う。

【００５８】パーソナルコンピユータ本体１９０はシス
テム制御を行うが、同時に、種々の拡張ボードを内蔵す
ることによつて、ＣＧエンジンやリアルタイム画像デー
タベースを兼ねることができる。またＣＧ画像の作成編
集やビデオ編集もパーソナルコンピユータのツールによ
つて行うことができる。

【００５９】このように以上の構成によれば、パーソナ
ルコンピユータシステムを用いた仮想カメラ装置１３０
は、コンピユータシステム部１３０Ａにおいて、制御、
処理、記録、表示、通信が一体となつており、仮想カメ
ラに関係する全ての機能をコンパクトに提供し得る。

【００６０】（３）第３実施例 図１２は、ＦＰＧＡ(Field Programmable Gate Arrays)
２３０Ｂを用いた仮想カメラ装置２３０を示す。このＦ
ＰＧＡ２３０Ｂは、例えばＲＡＭやフラツシユＲＯＭに
よつて配線構造が決定される再書込み可能なものであ
り、一度プログラミングされると固定式の回路構成のも
のと同様に機能する。

【００６１】ＦＰＧＡ２３０Ｂのプログラミングは予め
ＲＯＭ等に内蔵した幾つかの標準フオーマツトによるプ
ログラムロードや、他の方法として外部の制御装置から
のダウンロードによる任意フオーマツト選定によるもの
がある。図１２の第３実施例の構成では、パーソナルコ
ンピユータ等のプログラムデータ入力装置から得られる
プログラムデータＳ２３０Ａを外部ロード用インタフエ
イス（Ｉ／Ｆ）４９を介して入力し、プログラミングさ
れる。またメモリ２５０Ａからプログラムロードするこ
ともできる。

【００６２】このメモリ２５０Ａは、必要に応じて信号
処理の補助処理（一時メモリ、ＦＩＦＯ、大規模レジス
タ、大規模データ変換、信号発生等）にも用いられる。
ＦＰＧＡ２３０Ｂの入出力端子は、プリント基板上等に
形成されるように固定されているが、基本入出力インタ
フエイス（外部ロード用インタフエイス４９）を複数設
けることで自在性を高めるように構成されている。

【００６３】このように、パーソナルコンピユータ等の
外部機器から外部ロード用インタフエイス４９を介して
仮想カメラ用信号処理部としてＦＰＧＡ２３０Ｂがプロ
グラミングされた状態を図１３に示す。すなわち図１と
の対応部分に同一符号を付して示す図１３において、仮
想カメラ装置２３０は、ＦＰＧＡで構成される仮想カメ
ラ本体処理部２３０Ａに対して、外部に設けられたＣＧ
画像作成装置５１及び過去画像ＤＢ装置５２から供給さ
れるＣＧ画像信号Ｓ５１Ａ及び過去画像信号Ｓ５２を、
実際に撮影して得られる被写体像に合成することによ
り、デイジタルの合成ビデオ信号Ｓ４６及びアナログの
合成ビデオ信号Ｓ４８を得、これをビデオ装置ＶＴＲに
送出し、記録することにより編集素材として用いること
ができる。

【００６４】この仮想カメラ装置２３０の全体構成を図
１４に示す。すなわち図２との対応部分に同一符号を付
して示す図１４において、仮想カメラ装置２３０は、レ
ート変換回路２３７、カメラ用デイジタル信号処理部２
３８、仮想カメラ合成部２３９、レート変換回路２４
０、インタレース変換回路２４１、切換え回路２４２及
びビデオエンコーダ２４３がプログラミングされたＦＰ
ＧＡ２３０Ｂを有する。

【００６５】レート変換回路２３７（２４０）はそれぞ
れ図１５に示すようなプログラマブルローパスフイルタ
で構成される。すなわち、アナログ／デイジタル変換回
路３６によつてデイジタル信号に変換された撮像信号Ｓ
３６は、プログラマブルレジスタ２３７Ｂ、プログラマ
ブル係数時変型デイジタルＬＰＦ２３７Ｃ、プログラマ
ブルレジスタ２３７Ｄ及びプログラマブルタイミング制
御回路２３７Ｅによつて構成されるレート変換回路２３
７に入力される。このプログラマブルレート変換回路２
３７は、図１６（Ａ）に示すようなレジスタ前置式のロ
ーパスフイルタ２３７ａ又は、図１６（Ｂ）に示すよう
なレジスタ後置式のローパスフイルタ２３７ｂのいずれ
かを選択的にプログラムロードすることができる。

【００６６】前置式のローパスフイルタ２３７ａは、複
数の前置式レジスタ２６１Ａ〜２６１Ｅと、各乗算器２
６２Ａ〜２６２Ｅを有し、各乗算結果が加算器２６３に
おいて加算される。これに対して、後置式のローパスフ
イルタ２３７ｂは、撮像信号Ｓ３６が各乗算器２６５Ａ
〜２６５Ｅに供給され、それぞれの乗算器において係数
が乗算された結果が後置式レジスタ２６７Ａ〜２６７Ｅ
を介して送り制御されながら、加算器２６６Ａ〜２６６
Ｅにおいて加算される。レジスタ前置式ローパスフイル
タ２３７ａ又はレジスタ後置式ローパスフイルタ２３７
ｂのいずれかが、ユーザの選択によつてＦＰＧＡ２３０
Ｂのプログラムロード時に設定される。この場合、ユー
ザが選択する画質の好みに応じてタツプ数が決定され、
当該タツプ数が多いときレジスタ後置式ローパスフイル
タ２３７ｂを選択すれば、レジスタ前置式ローパスフイ
ルタ２３７ａにおける加算器２６３の構成が大規模化す
ることを回避し得る。

【００６７】画質とタツプ数の関係としては、画像のエ
ツジ部分をシヤープにカツトする場合にはタツプ数を増
やす必要があるが、この場合画像のエツジ部分に振動が
増えることになる。これに対して、タツプ数を減らすと
振動は発生しないが、高域が減衰する。従つて、ユーザ
は、これらの影響を考慮しながらローパスフイルタの構
成を決定することになる。

【００６８】ここで図１７（Ａ）はレート変換回路２３
７として通常の理想的ローパスフイルタＬＰＦ１を用い
た場合を示し、入力信号（撮像信号Ｓ３６）のエツジ部
分が、出力信号Ｓ２３７の波形として振動を伴う波形と
なる。

【００６９】これに対して、図１７（Ｂ）は通常の理想
的ローパスフイルタＬＰＦ１に加えて、線形補間回路Ｌ
ＰＦ２を切換え可能に設け、エツジ検出制御部２８０に
おいて画像のエツジが検出されたとき、当該エツジ部分
のみ線形補間回路ＬＰＦ２を用いるようにする。このよ
うな適応型ローパスフイルタをＦＰＧＡ２３０Ｂのプロ
グラムロード時に設定することができる。

【００７０】図１８は、外部に設けられたプログラム用
のパーソナルコンピユータＰＣ（図１３）によつて、Ｆ
ＰＧＡ２３０Ｂの特にレート変換回路２３７をプログラ
ムする処理手順を示し、ステツプＳＰ０から当該処理手
順に入ると、ステツプＳＰ１において適応型又は非適応
型の入力を待ち受け、いずれかの入力があると、続くス
テツプＳＰ２に移つて入力及び出力のレート変換比が入
力されるのを待ち受ける。ここでレート変換比がユーザ
によつて入力されると、ステツプＳＰ３に移つてローパ
スフイルタのタツプ数に応じたタツプデータが入力され
るのを待ち受ける。

【００７１】ここでタツプデータが入力されると、ステ
ツプＳＰ４において当該タツプデータが１〜４であるか
否かを判断する。ここで肯定結果が得られると、このこ
とは入力タツプ数がタツプデータ１〜４のいずれかに対
応した少ない個数であることを表しており、このときス
テツプＳＰ５においてレジスタ前置式のローパスフイル
タを設定する。これに対してステツプＳＰ４において否
定結果が得られると、このことは入力タツプ数がタツプ
データ５以上の多い個数であることを表しており、この
ときステツプＳＰ６に移つてレジスタ後置式のローパス
フイルタを設定する。

【００７２】これに続いて、ステツプＳＰ７において、
予め入力されたフイルタの型（レジスタ前置式又は後置
式）、レート変換比、タツプ数に基づいて係数を決定
し、ステツプＳＰ８に移る。ステツプＳＰ８は、上述の
ステツプＳＰ１において入力された適応型又は比適応型
の種別を判断するステツプであり、ここで肯定結果が得
られると、ステツプＳＰ９に移つて適応型（図１７
（Ｂ））でＦＰＧＡ２３０Ｂをプログラミングする。こ
れに対してステツプＳＰ８において否定結果が得られる
と、ステツプＳＰ１０に移つて、非適応型（図１７
（Ａ））でＦＰＧＡ２３０Ｂをプログラミングし、ステ
ツプＳＰ１１において当該処理手順を終了する。このよ
うにして、レート変換回路２３７の回路構成がプログラ
ムロードされる。

【００７３】ここで図４との対応部分に同一符号を付し
て示す図１９は、図１４について上述した第３実施例の
仮想カメラ装置２３０のカメラ信号処理部２３１Ａの詳
細構成を示し、レート変換回路２３７、カメラ信号補正
処理部２３８Ａ、デイジタルインタフエイス（Ｉ／Ｆ）
２１４及びタイミング発生回路２１９がそれぞれＦＰＧ
Ａ２３０Ｂによつてプログラム可能に構成されている。

【００７４】また図５との対応部分に同一符号を付して
示す図２０は、図１４について上述した第３実施例の仮
想カメラ装置２３０の仮想カメラ合成処理部２３１Ｂの
詳細構成を示し、ノンインターレース方式の幾何変換回
路２５５、実撮像クロマキー検出回路２５６、キー制御
合成回路２５７、レート変換回路２４０、インターレー
ス変換回路２４１、切換え回路２４２及びビデオエンコ
ーダ２４３がＦＰＧＡ２３０Ｂによつてプログラム可能
に構成されている。ビユーフアインダ４５には、実写の
被写体像にＣＧ画像を合成した合成画像が表示される。

【００７５】かくして以上の構成によれば、大規模ＦＰ
ＧＡ２３０Ｂを信号処理部の中核に設けた仮想カメラ装
置２３０を用いることにより、当該仮想カメラ装置２３
０の信号処理部分を必要に応じて種々の構成に設定する
ことができ、容易に種々のフオーマツトに対応させるこ
とができる。

【００７６】なお上述の実施例においては、動画を撮影
する仮想カメラ装置２３０に本発明を適用した場合につ
いて述べたが、本発明はこれに限らず、静止画カメラに
本発明を適用する場合においては、カメラからのシヤツ
タ画像データをパーソナルコンピユータ内蔵メモリに転
送し、デイスプレイに表示し、又は、記録しデータベー
ス化することもできる。さらには、ネツトワークを介し
てリモート転送することもできる。

【００７７】また、図８との対応部分に同一符号を付し
て示す図２１は、ＦＰＧＡ２３０Ｂを用いた仮想カメラ
装置２３０の仮想カメラ合成処理部２３１Ｂの他の実施
例を示し、ＣＧ画像作成装置５１及び過去画像ＤＢ装置
５２からのＣＧ画像及び過去画像を合成する画像混合合
成処理／３Ｄキー生成回路２５３がＦＰＧＡ２３０Ｂ内
に設けられる。

【００７８】（４）第４実施例 図１０及び図１３との対応部分に同一符号を付して示す
図２２は、信号処理部にＦＰＧＡ３３０Ｂを用いた仮想
カメラ装置３３０を示し、パーソナルコンピユータシス
テムで構成されたコンピユータシステム部３３０Ａと、
仮想カメラヘツド部３３０Ｃと、当該仮想カメラヘツド
部３３０Ｃに一体化して設けられているカメラ幾何情報
センサ２９とによつて構成されている。

【００７９】パーソナルコンピユータ本体３９０はＦＰ
ＧＡ式の仮想カメラ信号処理ボード３３０Ｂを制御信号
Ｓ３５０、Ｓ３４９によつて制御し、仮想カメラヘツド
部３３０Ｃによつて得られる撮像信号Ｓ３４は、仮想カ
メラ信号処理ボード３３０Ｂにおいて、ＣＧ画像作成装
置５１及び過去画像ＤＢ装置５２から得られるＣＧ画像
信号Ｓ５１Ａ及び過去画像信号と合成され、デイジタル
の合成ビデオ信号Ｓ３４６とアナログの合成ビデオ信号
Ｓ３４８としてビデオ装置ＶＴＲに送出される。ビデオ
装置ＶＴＲは、合成ビデオ信号Ｓ３４６及びＳ３４８を
記録し、編集等の素材として用いるようになされてい
る。

【００８０】図２２との対応部分に同一符号を付して示
す図２３は、仮想カメラ装置３３０の全体構成を示し、
仮想カメラヘツド部３３０Ｃから出力される撮像信号Ｓ
３４は、ＦＰＧＡでプログラム可能に構成された仮想カ
メラ信号処理ボード３３０Ｂに入力され、ローパスフイ
ルタ３３５、アナログ／デイジタル変換回路３３６及び
レート変換回路３３７を介してカメラ用デイジタル信号
処理部３３８に供給される。このカメラ用デイジタル信
号処理部３３８は、図２について上述したカメラ用デイ
ジタル信号処理部３８と同様の処理を行うものであり、
当該カメラ用デイジタル信号処理部３３８から出力され
るデイジタルビデオ信号Ｓ３３８は、仮想カメラ合成部
３３９に送出される。

【００８１】仮想カメラ合成部３３９は、図２について
上述した場合と同様にして、ＣＧ画像作成装置５１及び
過去画像ＤＢ装置５２から得られるＣＧ画像信号Ｓ５１
Ａ及び過去画像信号Ｓ５２と合成され、合成ビデオ信号
Ｓ３３９として、レート変換回路３４０に供給される。
ここでレート変換されてなる合成ビデオ信号Ｓ３４０
は、インターレース変換回路３４１において偶数ライン
及び奇数ラインに分化され、これによりノンインターレ
ース方式からインターレース方式に変換されて切換え回
路３４２の第１の入力端に入力される。また、レート変
換回路３４０から出力される合成ビデオ信号Ｓ３４０
は、直接、切換え回路３４２の第２の入力端に入力され
る。

【００８２】切換え回路３４２は第１の入力端又は第２
の入力端に入力されるインターレースの合成ビデオ信号
Ｓ３４１又はノンインターレースの合成ビデオ信号Ｓ３
４０のいずれかを選択して、ビデオエンコーダ３４３に
送出する。

【００８３】ビデオエンコーダ３４３は、入力された合
成ビデオ信号Ｓ３４０又はＳ３４１を例えばＮＴＳＣ方
式の合成ビデオ信号Ｓ３４３にエンコードし、これをデ
イジタルインタフエイス３４６を介してデイジタル信号
のまま合成出力ビデオ信号Ｓ３４６として出力するとと
もに、デイジタル／アナログ変換回路３４７及びローパ
スフイルタ３４８を介してアナログ信号に変換し、これ
を合成出力ビデオ信号Ｓ３４８として出力する。かくし
て、ＦＰＧＡ構成の仮想カメラ信号処理ボード３３０Ｂ
から出力される合成ビデオ信号Ｓ３４６、Ｓ３４８とし
て、実際に撮像して得られた被写体像の背景にＣＧ画像
を合成してなる合成画像を得ることができる。

【００８４】ここで、ビデオエンコーダ３４３から出力
される合成ビデオ信号Ｓ３４３は、仮想カメラヘツド部
３３０Ｃのデイジタル／アナログ変換回路４４を介し
て、又は直接、ＬＣＤ又はＣＲＴ式のビユーフアインダ
４５に送出される。これにより、ビユーフアインダ４５
には、実際に撮像して得られた被写体像がＣＧ画像を背
景として表示される。

【００８５】以上の構成において、仮想カメラ装置３３
０は、パーソナルコンピユータ本体３９０がシステム制
御を行い、ＦＰＧＡ構成の仮想カメラ信号処理ボード３
３０Ｂがカメラ信号処理を行い、仮想画像を出力するビ
デオ合成ボード、仮想カメラヘツド部３３０Ｃ、仮想カ
メラ映像を表示、記録、編集するシステムは、パーソナ
ルコンピユータのＣＲＴや記録機器（ＨＤＤ、ＤＶＤ
等）が行う。

【００８６】パーソナルコンピユータ本体３９０はシス
テム制御を行うが、同時に、種々の拡張ボードを内蔵す
ることによつて、ＣＧエンジンやリアルタイム画像デー
タベースを兼ねることができる。またＣＧ画像の作成編
集やビデオ編集もパーソナルコンピユータのツールによ
つて行うことができる。このように、パーソナルコンピ
ユータシステムを用いた仮想カメラ装置３３０は、コン
ピユータシステム部３３０Ａにおいて、制御、処理、記
録、表示、通信が一体となつており、仮想カメラに関係
する全ての機能をコンパクトに提供し得る。

【００８７】（５）他の実施例 （５−１）上述の実施例においては、仮想カメラ合成処
理部の構成として、幾何変換回路を設けた場合について
述べたが、本発明はこれに限らず、例えば図２４に示す
ように、画像変換回路２３９Ｃとして色変換及びぼかし
処理を施す回路を設けるようにしても良い。図２４の場
合、デイジタル信号に変換されてなる撮像信号Ｓ２３８
は、ＦＰＧＡ２３９Ａで構成された仮想カメラ合成処理
部の幾何変換回路２５５に供給される。幾何変換回路２
５５は、仮想カメラ本体の撮影位置（カメラアングル）
を仮想的に変えるように画像を変形させたり、又は、仮
想カメラ本体のレンズ特性を仮想的に変えるように画像
処理する。

【００８８】このようにして幾何変換において画像処理
されることにより得られる幾何変換ビデオ信号Ｓ２５５
は、画像変換回路２３９Ｃ及び実撮像クロマキー検出回
路２５６に送出される。画像変換回路２３９Ｃは、幾何
変換ビデオ信号Ｓ２５５に対して、色変換及び又はぼか
し等の画像処理を施すことにより画像変換ビデオ信号Ｓ
２３９Ｃを得、これをキー制御合成回路２３９に送出す
る。

【００８９】また実撮像クロマキー検出回路２５６は、
幾何変換ビデオ信号Ｓ２５５から、実際に撮影してなる
画像の被写体と背景を区別する実画像キー制御信号Ｓ２
５６を生成し、これをキー制御合成回路２３９及び影処
理回路２３９Ｂに送出する。影処理回路２３９Ｂは、背
景画像前景画像ＣＧ作成装置２５１から送出される背景
ＣＧ画像信号Ｓ２５２に対して、実撮像クロマキー検出
回路２５６から出力される実画像キー制御信号Ｓ２５６
によつて被写体像の影を合成し、これにより得られる影
処理背景画像信号Ｓ２３９Ｂをキー制御合成回路２３９
に送出する。

【００９０】キー制御合成回路２３９は、画像変換回路
２３９Ｃから供給される画像変換ビデオ信号Ｓ２３９Ｃ
（すなわち画像処理された被写体の実写画像）を、背景
前景ＣＧ作成装置２５１から供給される前景画像信号Ｓ
２５１Ａ及び影処理背景画像信号Ｓ２３９Ｂを合成す
る。これにより、被写体像に色変換やぼかし処理といつ
た画像処理を施すことができるとともに、背景となるＣ
Ｇ画像に被写体像の影を付けることができる。

【００９１】（５−２）図２５は、ＦＰＧＡを用いた仮
想カメラシステム２３０Ａに対して、販売会社４１０か
らインターネツトを介してＦＰＧＡのプログラムを提供
する放送システム４００を示している。仮想カメラシス
テム２３０Ａを持つ顧客は、契約により販売会社４１０
からＦＰＧＡプログラムを受け取り、仮想空間作成ＣＧ
装置５１、５２を用いて所望の仮想空間を作り出す。こ
のとき、仮想スタジオ４０１では、単色背景の中で被写
体を撮影し、これを通常固定式カメラ等で構成される放
送情報入力設備４０２で撮影し、この結果得られる被写
体像を編集設備４０３に送出する。編集設備４０３は、
仮想空間と被写体像とを合成し、送出設備４０４を用い
て配信する。

【００９２】（５−３）図２６は、パーソナルコンピユ
ータに内蔵したＦＰＧＡ式仮想カメラ処理装置５００Ａ
と、アーム型実カメラ５００Ｂとを有するＦＰＧＡ式仮
想カメラシステム５００を示し、販売会社から提供され
たＦＰＧＡプログラム作成ツール５０９によつて自らＦ
ＰＧＡ処理器５０４をプログラムする。これにより、所
望のプログラミングが完了したＦＰＧＡ式処理器５０４
は、スタジオ実カメラ５１２から得られる実写の被写体
像に、ＣＧエンジン５０６から得られるＣＧ背景画像を
合成することができる。なお、ＣＧエンジン５０６は、
情報センサ５１３から得られる実カメラの位置情報等に
基づいて背景画像を変化させることができる。

【００９３】このように、販売会社からＦＰＧＡプログ
ラム作成ソフトを顧客に提供し、顧客はこの作成ソフト
によつてＦＰＧＡを任意にプログラムすることにより、
販売会社が全ての顧客の要求に答えたプログラミングソ
フトを提供するといつた煩雑な手間を回避し得る。

【００９４】因みに、図２７は図２６について上述した
パーソナルコンピユータ内蔵式ＦＰＧＡ仮想カメラシス
テムの各構成要素（画像ＤＢ制御エンジン６０６、任意
構成可能なＦＰＧＡ式処理器６０７、ロボツト制御部６
０８、ＣＧエンジン６０９、ネツトワーク部６１０、
等）を拡張ボードで構成したものを示す。

【００９５】

【発明の効果】上述のように本発明によれば、仮想カメ
ラによつて撮影された被写体像に対して、別の画像ソー
スから供給された背景画像を合成してなる合成画像を、
当該仮想カメラのビユーフアインダに表示することによ
り、撮影者は実際に撮影している被写体像を合成後の状
態で見ることができ、合成される背景像との関わりを意
識しながら被写体を撮影することができる。

【図面の簡単な説明】

【図１】本発明による仮想カメラ装置のシステム例を示
すブロツク図である。

【図２】第１実施例による仮想カメラ装置の全体構成を
示すブロツク図である。

【図３】サンプリングレート変換原理の説明に供する特
性曲線図である。

【図４】第１実施例によるカメラ信号処理部の構成を示
すブロツク図である。

【図５】第１実施例による仮想カメラ合成処理部の構成
を示すブロツク図である。

【図６】仮想カメラ合成処理部の幾何変換回路による幾
何変換例を示す略線図である。

【図７】インターレース及びノンインターレースによる
変換前後のスペクトルを示す特性曲線図である。

【図８】仮想カメラ合成処理部の他の実施例を示すブロ
ツク図である。

【図９】仮想カメラ装置の他の実施例を示すブロツク図
である。

【図１０】第２実施例による仮想カメラ装置のシステム
構成を示すブロツク図である。

【図１１】第２実施例による仮想カメラ装置の全体構成
を示すブロツク図である。

【図１２】第３実施例による仮想カメラ装置のシステム
構成を示すブロツク図である。

【図１３】第３実施例による仮想カメラ装置のシステム
構成を示すブロツク図である。

【図１４】第３実施例による仮想カメラ装置の全体構成
を示すブロツク図である。

【図１５】レート変換内部基本構成を示すブロツク図で
ある。

【図１６】レート変換ローパスフイルタの構成を示す接
続図である。

【図１７】適応／非適応型ローパスフイルタの説明に供
するブロツク図である。

【図１８】ＦＰＧＡプログラミング処理手順を示すフロ
ーチヤートである。

【図１９】第３実施例によるカメラ信号処理部の構成を
示すブロツク図である。

【図２０】第３実施例による仮想カメラ合成処理部の構
成を示すブロツク図である。

【図２１】仮想カメラ合成処理部の他の実施例を示すブ
ロツク図である。

【図２２】第４実施例による仮想カメラ装置のシステム
構成を示すブロツク図である。

【図２３】第４実施例による仮想カメラ装置の全体構成
を示すブロツク図である。

【図２４】仮想カメラ合成処理部の他の実施例を示すブ
ロツク図である。

【図２５】仮想スタジオとそのＦＰＧＡ型仮想カメラシ
ステムを持つ放送システムの構成を示すブロツク図であ
る。

【図２６】パーソナルコンピユータ内蔵式ＦＰＧＡ仮想
カメラシステムの構成を示すブロツク図である。

【図２７】パーソナルコンピユータ内蔵式コンパクトＦ
ＰＧＡボード式仮想カメラシステムの構成を示すブロツ
ク図である。

【図２８】従来の仮想カメラの構成を示すブロツク図で
ある。

【符号の説明】

３０、１３０、２３０、３３０……仮想カメラ装置、３
７、１３７、２３７……レート変換回路、３８、１３
８、２３８、３３８……カメラ用デイジタル信号処理
部、３９、１３９、２３９、３３９……仮想カメラ合成
部、４５……ビユーフアインダ、２３０Ｂ、３３０Ｂ…
…ＦＰＧＡ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】実写によつて得られる被写体像を、他の画
   像ソースから供給された背景画像に合成する仮想カメラ
   装置において、 上記実写による被写体像及び上記背景画像を合成してビ
   ユーフアインダに送出する合成手段を具えることを特徴
   とする仮想カメラ装置。
2. 【請求項２】上記仮想カメラ装置は、 実写によつて上記被写体像を形成する画像信号をノンイ
   ンターレースで生成し、上記背景画像を形成するノンイ
   ンターレースの画像信号と上記合成手段で合成すること
   を特徴とする請求項１に記載の仮想カメラ装置。
3. 【請求項３】上記合成手段は、 外部から回路機能をプログラムするフイールドプログラ
   マブルゲートアレイで構成することを特徴とする請求項
   １に記載の仮想カメラ装置。