JPH10210147A - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPH10210147A JPH10210147A JP9012367A JP1236797A JPH10210147A JP H10210147 A JPH10210147 A JP H10210147A JP 9012367 A JP9012367 A JP 9012367A JP 1236797 A JP1236797 A JP 1236797A JP H10210147 A JPH10210147 A JP H10210147A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- signal
- comparator
- info1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Interface Circuits In Exchanges (AREA)
- Telephonic Communication Services (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 雑音に対する余裕度が大きく、受信感度が良
く、インパルス性雑音に対する耐力が大きい信号検出回
路を提供する。 【解決手段】 アナログINFO1信号が入力されると、こ
れが倍電圧整流回路８０によって従来の受信電圧Ｖ
info1の２倍の電圧に整流され、基準電圧設定回路９０
によってＶ１＋Ｖ２＝２×Ｖinfo1のコンパレータ入力
電圧Ｖdef＝Ｖin +−Ｖi n -がコンパレータ１００に入力
される。これにより、コンパレータ１００の出力信号が
“Ｈ”となり、ディジタル回線終端装置内のループスイ
ッチがオンする。アナログINFO1信号に比べ高周波成分
を有するインパルス性雑音が入力されると、抵抗７０及
びコンデンサ８３，８４で構成されるローパスフィルタ
によってその高周波成分が除去される。
く、インパルス性雑音に対する耐力が大きい信号検出回
路を提供する。 【解決手段】 アナログINFO1信号が入力されると、こ
れが倍電圧整流回路８０によって従来の受信電圧Ｖ
info1の２倍の電圧に整流され、基準電圧設定回路９０
によってＶ１＋Ｖ２＝２×Ｖinfo1のコンパレータ入力
電圧Ｖdef＝Ｖin +−Ｖi n -がコンパレータ１００に入力
される。これにより、コンパレータ１００の出力信号が
“Ｈ”となり、ディジタル回線終端装置内のループスイ
ッチがオンする。アナログINFO1信号に比べ高周波成分
を有するインパルス性雑音が入力されると、抵抗７０及
びコンデンサ８３，８４で構成されるローパスフィルタ
によってその高周波成分が除去される。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル加入者
系の伝送装置であるディジタル回線終端装置（以下、
「ＮＴ」という）内等に設けられ、ＡＭＩ符号（Altern
ate Mark Inversioncode）であるアナログINFO1信号や
２Ｂ１Ｑ符号（2 Binary 1 Quaternary code）等の伝送
路符号といった、電力密度が小さくかつ両極性を有する
パルス符号の信号を検出する、アナログINFO1検出回路
等の信号検出回路に関するものである。
系の伝送装置であるディジタル回線終端装置（以下、
「ＮＴ」という）内等に設けられ、ＡＭＩ符号（Altern
ate Mark Inversioncode）であるアナログINFO1信号や
２Ｂ１Ｑ符号（2 Binary 1 Quaternary code）等の伝送
路符号といった、電力密度が小さくかつ両極性を有する
パルス符号の信号を検出する、アナログINFO1検出回路
等の信号検出回路に関するものである。
【０００２】
【従来の技術】図２は、従来のＩＳＤＮ（Integrated S
ervices Digital Network、サービス総合ディジタル
網）加入者線伝送系の概略の構成図である。ＩＳＤＮ加
入者線伝送系では、加入者宅１と電話局２とが２線式の
加入者線Ｌ１，Ｌ２によって結ばれている。加入者宅１
内には、ＮＴ１０と端末機器（以下、「ＴＥ」という）
２２とが設置され、これらがインタフェース線２１によ
って相互に接続されている。ＮＴ１０は、加入者線Ｌ
１，Ｌ２側とＴＥ２２側の信号インタフェース条件の相
互変換を行う装置であり、電話局２側から送られてくる
ＡＭＩ符号等の伝送路符号と電源電力とを分離する電力
分離フィルタ１１を有している。電力分離フィルタ１１
の信号側端子には、送信トランス１２及び受信トランス
１３を介して信号処理部１４が接続されている。信号処
理部１４は、送信トランス１２及び受信トランス１３側
に接続され、波形等化やタイミング抽出等を行う終端回
路１４ａと、該終端回路１４ａに接続され、ＴＥ２２と
のインタフェースを行うインタフェース回路１４ｂとを
有している。インタフェース回路１４ｂには、送信トラ
ンス１５及び受信トランス１６が接続され、これらの送
信トランス１５側の送信端子ＲＡ，ＲＢ及び受信トラン
ス１６側の受信端子ＴＡ，ＴＢに、インタフェース線２
１を介してＴＥ２２が接続されている。
ervices Digital Network、サービス総合ディジタル
網）加入者線伝送系の概略の構成図である。ＩＳＤＮ加
入者線伝送系では、加入者宅１と電話局２とが２線式の
加入者線Ｌ１，Ｌ２によって結ばれている。加入者宅１
内には、ＮＴ１０と端末機器（以下、「ＴＥ」という）
２２とが設置され、これらがインタフェース線２１によ
って相互に接続されている。ＮＴ１０は、加入者線Ｌ
１，Ｌ２側とＴＥ２２側の信号インタフェース条件の相
互変換を行う装置であり、電話局２側から送られてくる
ＡＭＩ符号等の伝送路符号と電源電力とを分離する電力
分離フィルタ１１を有している。電力分離フィルタ１１
の信号側端子には、送信トランス１２及び受信トランス
１３を介して信号処理部１４が接続されている。信号処
理部１４は、送信トランス１２及び受信トランス１３側
に接続され、波形等化やタイミング抽出等を行う終端回
路１４ａと、該終端回路１４ａに接続され、ＴＥ２２と
のインタフェースを行うインタフェース回路１４ｂとを
有している。インタフェース回路１４ｂには、送信トラ
ンス１５及び受信トランス１６が接続され、これらの送
信トランス１５側の送信端子ＲＡ，ＲＢ及び受信トラン
ス１６側の受信端子ＴＡ，ＴＢに、インタフェース線２
１を介してＴＥ２２が接続されている。
【０００３】受信トランス１６の２次側端子ＬＰＡ，Ｌ
ＰＢには、ＴＥ２２から送られてくるアナログINFO1信
号を検出する信号検出回路１７が接続されている。一
方、電力分離フィルタ１１の電力側端子には、信号検出
回路１７の出力信号によってオン状態になるループスイ
ッチ１８と抵抗１９が接続されると共に、直流／直流変
換部（以下、「ＤＣ／ＤＣ変換部」という）２０が接続
されている。ＤＣ／ＤＣ変換部２０は、電話局２から送
られてくる直流電力に基づき、信号処理部１４及び信号
検出回路１７を駆動するための直流電圧Ｖｏ１（例え
ば、５Ｖ）と、インタフェース線２１を介してＴＥ２２
への駆動用の直流電圧Ｖｏ２（例えば、４０Ｖ）とを出
力する回路である。電話局２内には、局内回線終端盤
（以下、「ＬＴ」という）３０等が設置されている。Ｌ
Ｔ３０は、終端回路３１、及び電流供給回路３２等を有
している。図３は、アナログINFO1信号の波形図であ
る。このアナログINFO1信号は、ＩＴＵ−Ｔ勧告 Ｉ．
４３０ ６．２．２信号の欄に記載されているように、
正の２進「０」、負の２進「０」、及び６つの２進
「１」の形状の連続した信号である。
ＰＢには、ＴＥ２２から送られてくるアナログINFO1信
号を検出する信号検出回路１７が接続されている。一
方、電力分離フィルタ１１の電力側端子には、信号検出
回路１７の出力信号によってオン状態になるループスイ
ッチ１８と抵抗１９が接続されると共に、直流／直流変
換部（以下、「ＤＣ／ＤＣ変換部」という）２０が接続
されている。ＤＣ／ＤＣ変換部２０は、電話局２から送
られてくる直流電力に基づき、信号処理部１４及び信号
検出回路１７を駆動するための直流電圧Ｖｏ１（例え
ば、５Ｖ）と、インタフェース線２１を介してＴＥ２２
への駆動用の直流電圧Ｖｏ２（例えば、４０Ｖ）とを出
力する回路である。電話局２内には、局内回線終端盤
（以下、「ＬＴ」という）３０等が設置されている。Ｌ
Ｔ３０は、終端回路３１、及び電流供給回路３２等を有
している。図３は、アナログINFO1信号の波形図であ
る。このアナログINFO1信号は、ＩＴＵ−Ｔ勧告 Ｉ．
４３０ ６．２．２信号の欄に記載されているように、
正の２進「０」、負の２進「０」、及び６つの２進
「１」の形状の連続した信号である。
【０００４】図２のＩＳＤＮ加入者線伝送系では、ＬＴ
３０内の電流供給回路３２から供給された直流電力が、
加入者線Ｌ１，Ｌ２を通してＮＴ１０側へ送られる。Ｎ
Ｔ１０へ送られた直流電流は、電力分離フィルタ１１を
通してＤＣ／ＤＣ変換部２０へ供給され、このＤＣ／Ｄ
Ｃ変換部２０で直流電圧Ｖｏ１，Ｖｏ２が生成され、こ
れらの直流電圧Ｖｏ１，Ｖｏ２が駆動用の電源電圧とし
て信号処理部１４、信号検出回路１７及びＴＥ２２へ供
給される。ＬＴ３０内の終端回路３１から出力された伝
送路符号は、加入者線Ｌ１，Ｌ２を通してＮＴ１０側へ
送られる。ＮＴ１０側へ送られてきた伝送路符号は、電
力分離フィルタ１１で電力と分離され、受信トランス１
３を介して信号処理部１４へ送られる。信号処理部１４
内の終端回路１４ａで波形等化やタイミング抽出等が行
われ、この処理結果がインタフェース回路１４ｂ、送信
トランス１５及び送信端子ＲＡ，ＲＢを介してＴＥ２２
へ送られる。一方、ＴＥ２２から出力された伝送路符号
は、受信端子ＴＡ，ＴＢ及び受信トランス１６を介して
信号処理部１４へ送られる。この信号処理部１４で波形
等化やタイミング抽出等が行われた後、送信トランス１
２及び電力分離フィルタ１１を介して加入者線Ｌ１，Ｌ
２へ出力され、ＬＴ３０へ送られる。
３０内の電流供給回路３２から供給された直流電力が、
加入者線Ｌ１，Ｌ２を通してＮＴ１０側へ送られる。Ｎ
Ｔ１０へ送られた直流電流は、電力分離フィルタ１１を
通してＤＣ／ＤＣ変換部２０へ供給され、このＤＣ／Ｄ
Ｃ変換部２０で直流電圧Ｖｏ１，Ｖｏ２が生成され、こ
れらの直流電圧Ｖｏ１，Ｖｏ２が駆動用の電源電圧とし
て信号処理部１４、信号検出回路１７及びＴＥ２２へ供
給される。ＬＴ３０内の終端回路３１から出力された伝
送路符号は、加入者線Ｌ１，Ｌ２を通してＮＴ１０側へ
送られる。ＮＴ１０側へ送られてきた伝送路符号は、電
力分離フィルタ１１で電力と分離され、受信トランス１
３を介して信号処理部１４へ送られる。信号処理部１４
内の終端回路１４ａで波形等化やタイミング抽出等が行
われ、この処理結果がインタフェース回路１４ｂ、送信
トランス１５及び送信端子ＲＡ，ＲＢを介してＴＥ２２
へ送られる。一方、ＴＥ２２から出力された伝送路符号
は、受信端子ＴＡ，ＴＢ及び受信トランス１６を介して
信号処理部１４へ送られる。この信号処理部１４で波形
等化やタイミング抽出等が行われた後、送信トランス１
２及び電力分離フィルタ１１を介して加入者線Ｌ１，Ｌ
２へ出力され、ＬＴ３０へ送られる。
【０００５】ＩＳＤＮ基本インタフェースでは、非通信
時でのＴＥ２２とＮＴ１０の消費電力を低減することを
目的として、通信時のみ信号処理部１４内のインタフェ
ース回路１４ｂ等を起動し、非通信時にはＴＥ２２及び
ＮＴ１０の機能を停止する呼ごとの起動・停止が可能と
なる構成が採られている。ＴＥ２２側から信号処理部１
４内のインタフェース回路１４ｂ等を起動するには（発
呼起動）、該ＴＥ２２からアナログINFO1信号と呼ばれ
る起動信号をＮＴ１０に送出し、また、電話局２の網側
から信号処理部１４内のインタフェース回路１４ｂ等を
起動するには（着呼起動）、ＬＴ３０によって給電極性
をノーマル給電（加入者線Ｌ１側の電圧がＬ２側に比べ
て高い状態）からリバース給電（加入者線Ｌ２側の電圧
がＬ１側に比べて高い状態）に転極する必要がある。一
般に、ＮＴ１０はＴＥ２２からの発呼起動を信号検出回
路１７で検出すると、次のような動作を行う。即ち、Ｔ
Ｅ２２からの発呼信号（アナログINFO1信号）を信号検
出回路１７が検出すると、この信号検出回路１７の出力
信号によってループスイッチ１８がオン状態となり、加
入者線Ｌ１、電力分離フィルタ１１、抵抗１９、ループ
スイッチ１８、電力分離フィルタ１１、及び加入者線Ｌ
２の経路で直流のループ電流が流れる。ＬＴ３０側で
は、そのループ電流を検出すと、給電極性をノーマル極
性からリバース極性とし、電流供給回路３２から定電流
を加入者線Ｌ２を通してＮＴ１０へ供給する。
時でのＴＥ２２とＮＴ１０の消費電力を低減することを
目的として、通信時のみ信号処理部１４内のインタフェ
ース回路１４ｂ等を起動し、非通信時にはＴＥ２２及び
ＮＴ１０の機能を停止する呼ごとの起動・停止が可能と
なる構成が採られている。ＴＥ２２側から信号処理部１
４内のインタフェース回路１４ｂ等を起動するには（発
呼起動）、該ＴＥ２２からアナログINFO1信号と呼ばれ
る起動信号をＮＴ１０に送出し、また、電話局２の網側
から信号処理部１４内のインタフェース回路１４ｂ等を
起動するには（着呼起動）、ＬＴ３０によって給電極性
をノーマル給電（加入者線Ｌ１側の電圧がＬ２側に比べ
て高い状態）からリバース給電（加入者線Ｌ２側の電圧
がＬ１側に比べて高い状態）に転極する必要がある。一
般に、ＮＴ１０はＴＥ２２からの発呼起動を信号検出回
路１７で検出すると、次のような動作を行う。即ち、Ｔ
Ｅ２２からの発呼信号（アナログINFO1信号）を信号検
出回路１７が検出すると、この信号検出回路１７の出力
信号によってループスイッチ１８がオン状態となり、加
入者線Ｌ１、電力分離フィルタ１１、抵抗１９、ループ
スイッチ１８、電力分離フィルタ１１、及び加入者線Ｌ
２の経路で直流のループ電流が流れる。ＬＴ３０側で
は、そのループ電流を検出すと、給電極性をノーマル極
性からリバース極性とし、電流供給回路３２から定電流
を加入者線Ｌ２を通してＮＴ１０へ供給する。
【０００６】図４は、従来のアナログINFO1検出回路で
ある図２中の信号検出回路１７の回路図である。この信
号検出回路は、ノーマル給電時（待機時）のみ図２のＤ
Ｃ／ＤＣ変換部２０から電源電圧Ｖｄｄ（Ｖｏ１）が供
給され、リバース給電時（通信時）には該ＤＣ／ＤＣ変
換部２０から電源電圧Ｖｄｄが供給されずに不動作とな
る回路であり、半波整流回路４０、基準電圧設定回路５
０、及びコンパレータ６０より構成されている。半波整
流回路４０は、ダイオード４１及び平滑用コンデンサ４
２で構成され、受信トランス１６の２次側端子ＬＰＡ，
ＬＰＢで受信したアナログINFO1信号を整流して直流の
受信電圧Ｖinfo1をコンパレータ６０へ与える。基準電
圧設定回路５０は、抵抗５１，５２，５３，５４で構成
され、電源電圧Ｖｄｄを分圧してコンパレータ６０の閾
値電圧Ｖrefを設定する。この閾値電圧Ｖrefは、アナロ
グINFO1信号の受信時のみコンパレータ６０の出力信号
が“Ｈ”となるように設定する必要があり、また、雑音
等による誤った検出をしないようにできるだけ高く設定
する必要がある。コンパレータ６０は、半波整流回路４
０で整流した受信電圧Ｖinfo1と、基準電圧設定回路５
０で設定した閾値電圧Ｖrefとを比較し、Ｖin fo1＞Ｖ
refの時に出力信号を“Ｈ”にする。つまり、ＴＥ２２
からのアナログINFO1信号を受信した時のみ、出力信号
を“Ｈ”としてループスイッチ１８をオン状態にする。
ある図２中の信号検出回路１７の回路図である。この信
号検出回路は、ノーマル給電時（待機時）のみ図２のＤ
Ｃ／ＤＣ変換部２０から電源電圧Ｖｄｄ（Ｖｏ１）が供
給され、リバース給電時（通信時）には該ＤＣ／ＤＣ変
換部２０から電源電圧Ｖｄｄが供給されずに不動作とな
る回路であり、半波整流回路４０、基準電圧設定回路５
０、及びコンパレータ６０より構成されている。半波整
流回路４０は、ダイオード４１及び平滑用コンデンサ４
２で構成され、受信トランス１６の２次側端子ＬＰＡ，
ＬＰＢで受信したアナログINFO1信号を整流して直流の
受信電圧Ｖinfo1をコンパレータ６０へ与える。基準電
圧設定回路５０は、抵抗５１，５２，５３，５４で構成
され、電源電圧Ｖｄｄを分圧してコンパレータ６０の閾
値電圧Ｖrefを設定する。この閾値電圧Ｖrefは、アナロ
グINFO1信号の受信時のみコンパレータ６０の出力信号
が“Ｈ”となるように設定する必要があり、また、雑音
等による誤った検出をしないようにできるだけ高く設定
する必要がある。コンパレータ６０は、半波整流回路４
０で整流した受信電圧Ｖinfo1と、基準電圧設定回路５
０で設定した閾値電圧Ｖrefとを比較し、Ｖin fo1＞Ｖ
refの時に出力信号を“Ｈ”にする。つまり、ＴＥ２２
からのアナログINFO1信号を受信した時のみ、出力信号
を“Ｈ”としてループスイッチ１８をオン状態にする。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
アナログINFO1検出回路である信号検出回路では、次の
ような問題があり、これを解決することが困難であっ
た。ＩＴＵ−Ｔ勧告 Ｉ．４３０ ８．５．３．２ 公
称パルス振幅値の欄に記載されているように、一般に、
ＴＥ２２からのアナログINFO1信号は公称パルス振幅７
５０ｍＶであるが、ＩＴＵ−Ｔ勧告 Ｉ．４３０ ８．
６．２．５ ポイントーポイント構成専用ＮＴの欄に記
載されているように、インタフェース線２１の構成によ
っては−７．５ｄＢまで減衰する。この結果、アナログ
INFO1信号の受信電圧Ｖinfo1が低くなるため、コンパレ
ータ６０の閾値電圧Ｖrefの幅を小さくする必要があ
る。ところが、閾値電圧Ｖrefを小さく設定すると、待
機時の雑音等による誤検出が起きやすくなり、雑音に対
する余裕度が小さいという問題があった。逆に、雑音に
対する耐力を向上させようと、閾値電圧Ｖrefの幅を大
きくすると、受信感度が鈍くなる欠点があった。また、
従来の信号検出回路では、フィルタ特性を持っていない
ため、アナログINFO1信号に比べて、高周波のインパル
ス性雑音が加わった時にも、これを検出してしまう可能
性があった。本発明は、前記従来技術が持っていた課題
を解決し、雑音に対する余裕度が大きく、受信感度が良
く、インパルス性雑音に対する耐力が大きいアナログIN
FO1検出回路等の信号検出回路を提供することを目的と
する。
アナログINFO1検出回路である信号検出回路では、次の
ような問題があり、これを解決することが困難であっ
た。ＩＴＵ−Ｔ勧告 Ｉ．４３０ ８．５．３．２ 公
称パルス振幅値の欄に記載されているように、一般に、
ＴＥ２２からのアナログINFO1信号は公称パルス振幅７
５０ｍＶであるが、ＩＴＵ−Ｔ勧告 Ｉ．４３０ ８．
６．２．５ ポイントーポイント構成専用ＮＴの欄に記
載されているように、インタフェース線２１の構成によ
っては−７．５ｄＢまで減衰する。この結果、アナログ
INFO1信号の受信電圧Ｖinfo1が低くなるため、コンパレ
ータ６０の閾値電圧Ｖrefの幅を小さくする必要があ
る。ところが、閾値電圧Ｖrefを小さく設定すると、待
機時の雑音等による誤検出が起きやすくなり、雑音に対
する余裕度が小さいという問題があった。逆に、雑音に
対する耐力を向上させようと、閾値電圧Ｖrefの幅を大
きくすると、受信感度が鈍くなる欠点があった。また、
従来の信号検出回路では、フィルタ特性を持っていない
ため、アナログINFO1信号に比べて、高周波のインパル
ス性雑音が加わった時にも、これを検出してしまう可能
性があった。本発明は、前記従来技術が持っていた課題
を解決し、雑音に対する余裕度が大きく、受信感度が良
く、インパルス性雑音に対する耐力が大きいアナログIN
FO1検出回路等の信号検出回路を提供することを目的と
する。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの請求項１の発明では、電力密度の小
さい信号を検出する信号検出回路において、ＡＭＩ符号
や２Ｂ１Ｑ符号等といった正負の両極性を有するパルス
符号を入力し、２個の整流素子でそれぞれ単相の半波整
流した第１の直流電圧Ｖ１と第２の直流電圧Ｖ２を、第
１と第２のノード間に直列に接続された２個のコンデン
サにより直列に加えることによって（Ｖ１＋Ｖ２）の直
流電圧を生成する倍電圧整流回路と、電源電圧からこの
１／２の基準電圧を生成して前記２個のコンデンサ間の
接続ノードに与え、該基準電圧を中心として差動の電圧
Ｖ１とＶ２を前記第１と第２のノードからそれぞれ出力
する基準電圧設定回路と、前記基準電圧設定回路から出
力される電圧Ｖ１とＶ２の大きさを比較してこの比較結
果に応じた論理信号を出力するコンパレータとを、備え
ている。
に、本発明のうちの請求項１の発明では、電力密度の小
さい信号を検出する信号検出回路において、ＡＭＩ符号
や２Ｂ１Ｑ符号等といった正負の両極性を有するパルス
符号を入力し、２個の整流素子でそれぞれ単相の半波整
流した第１の直流電圧Ｖ１と第２の直流電圧Ｖ２を、第
１と第２のノード間に直列に接続された２個のコンデン
サにより直列に加えることによって（Ｖ１＋Ｖ２）の直
流電圧を生成する倍電圧整流回路と、電源電圧からこの
１／２の基準電圧を生成して前記２個のコンデンサ間の
接続ノードに与え、該基準電圧を中心として差動の電圧
Ｖ１とＶ２を前記第１と第２のノードからそれぞれ出力
する基準電圧設定回路と、前記基準電圧設定回路から出
力される電圧Ｖ１とＶ２の大きさを比較してこの比較結
果に応じた論理信号を出力するコンパレータとを、備え
ている。
【０００９】請求項２の発明では、信号検出回路におい
て、正負の両極性を有するパルス符号を入力し、２個の
整流素子でそれぞれ単相の半波整流した第１の直流電圧
Ｖ１と第２の直流電圧Ｖ２を、第１と第２のノード間に
直列に接続された２個のコンデンサにより直列に加える
ことによって（Ｖ１＋Ｖ２）の直流電圧を生成する倍電
圧整流回路と、電源電圧を降圧して所定の固定電圧を生
成し、該固定電圧を前記第１のノードに与えると共に外
部に出力し、かつ該固定電圧を基準として不平衡な（Ｖ
１＋Ｖ２）電圧を前記第２のノードから出力する基準電
圧設定回路と、前記基準電圧設定回路から出力される固
定電圧と（Ｖ１＋Ｖ２）電圧との大きさを比較してこの
比較結果に応じた論理信号を出力するコンパレータと
を、備えている。請求項３の発明では、請求項１または
２の倍電圧整流回路の前段に、抵抗を接続し、この抵抗
と該倍電圧整流回路内のコンデンサとでローパスフィル
タを構成している。
て、正負の両極性を有するパルス符号を入力し、２個の
整流素子でそれぞれ単相の半波整流した第１の直流電圧
Ｖ１と第２の直流電圧Ｖ２を、第１と第２のノード間に
直列に接続された２個のコンデンサにより直列に加える
ことによって（Ｖ１＋Ｖ２）の直流電圧を生成する倍電
圧整流回路と、電源電圧を降圧して所定の固定電圧を生
成し、該固定電圧を前記第１のノードに与えると共に外
部に出力し、かつ該固定電圧を基準として不平衡な（Ｖ
１＋Ｖ２）電圧を前記第２のノードから出力する基準電
圧設定回路と、前記基準電圧設定回路から出力される固
定電圧と（Ｖ１＋Ｖ２）電圧との大きさを比較してこの
比較結果に応じた論理信号を出力するコンパレータと
を、備えている。請求項３の発明では、請求項１または
２の倍電圧整流回路の前段に、抵抗を接続し、この抵抗
と該倍電圧整流回路内のコンデンサとでローパスフィル
タを構成している。
【００１０】請求項４の発明では、請求項１、２または
３の信号検出回路を、ＮＴ内に設け、検出するパルス符
号として、ＴＥから該ＮＴに与えられるアナログINFO1
信号を検出するＮＴにおけるアナログINFO1検出回路を
構成している。 請求項１の発明によれば、以上のよう
に信号検出回路を構成したので、電力密度の小さなパル
ス符号が入力されると、このパルス符号が倍電圧整流回
路で整流され、整流された２倍の直流電圧、即ち（Ｖ１
＋Ｖ２）の直流電圧が基準電圧設定回路に与えられる。
基準電圧設定回路では、生成した基準電圧を中心として
差動状態で電圧Ｖ１とＶ２をコンパレータに与える。コ
ンパレータでは、与えられた電圧Ｖ１とＶ２の大きさを
比較し、“Ｈ”または“Ｌ”の論理信号を出力する。
３の信号検出回路を、ＮＴ内に設け、検出するパルス符
号として、ＴＥから該ＮＴに与えられるアナログINFO1
信号を検出するＮＴにおけるアナログINFO1検出回路を
構成している。 請求項１の発明によれば、以上のよう
に信号検出回路を構成したので、電力密度の小さなパル
ス符号が入力されると、このパルス符号が倍電圧整流回
路で整流され、整流された２倍の直流電圧、即ち（Ｖ１
＋Ｖ２）の直流電圧が基準電圧設定回路に与えられる。
基準電圧設定回路では、生成した基準電圧を中心として
差動状態で電圧Ｖ１とＶ２をコンパレータに与える。コ
ンパレータでは、与えられた電圧Ｖ１とＶ２の大きさを
比較し、“Ｈ”または“Ｌ”の論理信号を出力する。
【００１１】請求項２の発明によれば、パルス符号が入
力されると、これが倍電圧整流回路で整流され、（Ｖ１
＋Ｖ２）の直流電圧が基準電圧設定回路に与えられる。
基準電圧設定回路では、固定電圧とこれに対して不平衡
状態の（Ｖ１＋Ｖ２）電圧とを出力する。この固定電圧
と（Ｖ１＋Ｖ２）電圧とはコンパレータで比較され、こ
のコンパレータから“Ｈ”または“Ｌ”の論理信号が出
力される。請求項３の発明では、高周波成分を有するイ
ンパルス性雑音が入力されると、その高周波成分がロー
パスフィルタで除去される。請求項４の発明によれば、
ＴＥからアナログINFO1信号が入力されると、このアナ
ログINFO1信号が倍電圧整流回路で２倍の直流電圧に整
流される。この直流電圧に基づき、基準電圧設定回路で
比較すべき２つの電圧が設定され、この２つの電圧がコ
ンパレータで比較されて“Ｈ”または“Ｌ”の論理信号
が出力される。
力されると、これが倍電圧整流回路で整流され、（Ｖ１
＋Ｖ２）の直流電圧が基準電圧設定回路に与えられる。
基準電圧設定回路では、固定電圧とこれに対して不平衡
状態の（Ｖ１＋Ｖ２）電圧とを出力する。この固定電圧
と（Ｖ１＋Ｖ２）電圧とはコンパレータで比較され、こ
のコンパレータから“Ｈ”または“Ｌ”の論理信号が出
力される。請求項３の発明では、高周波成分を有するイ
ンパルス性雑音が入力されると、その高周波成分がロー
パスフィルタで除去される。請求項４の発明によれば、
ＴＥからアナログINFO1信号が入力されると、このアナ
ログINFO1信号が倍電圧整流回路で２倍の直流電圧に整
流される。この直流電圧に基づき、基準電圧設定回路で
比較すべき２つの電圧が設定され、この２つの電圧がコ
ンパレータで比較されて“Ｈ”または“Ｌ”の論理信号
が出力される。
【００１２】
【発明の実施の形態】第１の実施形態 図１は、本発明の第１の実施形態を示す信号検出回路の
回路図である。この信号検出回路は、例えば、図２のＩ
ＳＤＮ加入者線伝送系の信号検出回路１７部分に設けら
れるアナログINFO1検出回路であり、ノーマル給電時
（待機時）のみ図２のＤＣ／ＤＣ変換部２０から電源電
圧Ｖｄｄが供給され、リバース給電時（通信時）には供
給されず不動作となる構成になっている。図２のＴＥ２
２が接続される受信トランス１６の２次側端子ＬＰＡ，
ＬＰＢには、フィルタ用抵抗７０を介して倍電圧整流回
路８０が接続され、さらにこの倍電圧整流回路８０に、
基準電圧設定回路９０を介してコンパレータ１００が接
続されている。倍電圧整流回路８０は、抵抗７０の出力
電圧を整流して２倍の直流電圧を得る回路であり、２個
の整流素子（例えば、ダイオード）８１，８２、及び２
個のコンデンサ８３，８４を有している。受信トランス
１６の２次側端子ＬＰＡに、抵抗７０を介してダイオー
ド８１のカソード及びダイオード８２のアノードが接続
されている。ダイオード８１のアノードが第１のノード
Ｎ１に接続され、ダイオード８２のカソードが第２のノ
ードＮ２に接続されている。第１のノードＮ１と接続ノ
ードＮ３との間には、コンデンサ８３が接続され、さら
に該接続ノードＮ３と第２のノードＮ２との間に、コン
デンサ８４が接続されている。アナログINFO1受信時に
おいて、第１のノードＮ１と接続ノードＮ３との間に、
第１の直流電圧Ｖ１が現れ、該接続ノードＮ３と第２の
ノードＮ２との間に、直流電圧Ｖ２が現れる。
回路図である。この信号検出回路は、例えば、図２のＩ
ＳＤＮ加入者線伝送系の信号検出回路１７部分に設けら
れるアナログINFO1検出回路であり、ノーマル給電時
（待機時）のみ図２のＤＣ／ＤＣ変換部２０から電源電
圧Ｖｄｄが供給され、リバース給電時（通信時）には供
給されず不動作となる構成になっている。図２のＴＥ２
２が接続される受信トランス１６の２次側端子ＬＰＡ，
ＬＰＢには、フィルタ用抵抗７０を介して倍電圧整流回
路８０が接続され、さらにこの倍電圧整流回路８０に、
基準電圧設定回路９０を介してコンパレータ１００が接
続されている。倍電圧整流回路８０は、抵抗７０の出力
電圧を整流して２倍の直流電圧を得る回路であり、２個
の整流素子（例えば、ダイオード）８１，８２、及び２
個のコンデンサ８３，８４を有している。受信トランス
１６の２次側端子ＬＰＡに、抵抗７０を介してダイオー
ド８１のカソード及びダイオード８２のアノードが接続
されている。ダイオード８１のアノードが第１のノード
Ｎ１に接続され、ダイオード８２のカソードが第２のノ
ードＮ２に接続されている。第１のノードＮ１と接続ノ
ードＮ３との間には、コンデンサ８３が接続され、さら
に該接続ノードＮ３と第２のノードＮ２との間に、コン
デンサ８４が接続されている。アナログINFO1受信時に
おいて、第１のノードＮ１と接続ノードＮ３との間に、
第１の直流電圧Ｖ１が現れ、該接続ノードＮ３と第２の
ノードＮ２との間に、直流電圧Ｖ２が現れる。
【００１３】倍電圧整流回路８０に接続された基準電圧
設定回路９０は、４個の負荷抵抗９１〜９４と、２個の
負荷抵抗９５，９６とを有している。電源電圧Ｖｄｄと
グランドとの間には、抵抗分圧回路を構成する４個の抵
抗９１〜９４が直列に接続され、この抵抗９２と９３と
の間の接続ノードＮ４に、基準電圧Ｖｄｄ／２が生成さ
れるようになっている。接続ノードＮ４は、接続ノード
Ｎ３に接続されている。抵抗９１と９２の接続点と第１
のノードＮ１との間に、抵抗９５が接続され、さらに抵
抗９３と９４の接続点と第２のノードＮ２との間に、抵
抗９６が接続されている。抵抗９２及び９３の両端子間
にコンパレータ入力電圧Ｖdefが現れるようになってい
る。電源電圧Ｖｄｄの印加によって動作するコンパレー
タ１００の＋入力端子は第２のノードＮ２に、−入力端
子は第１のノードＮ１に接続されている。このコンパレ
ータ１００は、＋入力端子の電圧Ｖin +と−入力端子の
電圧Ｖin -との大きさを比較し、この比較結果に応じた
“Ｈ”または“Ｌ”の論理信号を出力し、図２のループ
スイッチ１８をオン／オフさせる回路である。
設定回路９０は、４個の負荷抵抗９１〜９４と、２個の
負荷抵抗９５，９６とを有している。電源電圧Ｖｄｄと
グランドとの間には、抵抗分圧回路を構成する４個の抵
抗９１〜９４が直列に接続され、この抵抗９２と９３と
の間の接続ノードＮ４に、基準電圧Ｖｄｄ／２が生成さ
れるようになっている。接続ノードＮ４は、接続ノード
Ｎ３に接続されている。抵抗９１と９２の接続点と第１
のノードＮ１との間に、抵抗９５が接続され、さらに抵
抗９３と９４の接続点と第２のノードＮ２との間に、抵
抗９６が接続されている。抵抗９２及び９３の両端子間
にコンパレータ入力電圧Ｖdefが現れるようになってい
る。電源電圧Ｖｄｄの印加によって動作するコンパレー
タ１００の＋入力端子は第２のノードＮ２に、−入力端
子は第１のノードＮ１に接続されている。このコンパレ
ータ１００は、＋入力端子の電圧Ｖin +と−入力端子の
電圧Ｖin -との大きさを比較し、この比較結果に応じた
“Ｈ”または“Ｌ”の論理信号を出力し、図２のループ
スイッチ１８をオン／オフさせる回路である。
【００１４】このような構成の信号検出回路は、消費電
力を低減するため、ノーマル給電時（待機時）のみ図２
のＤＣ／ＤＣ変換部２０から電源電圧Ｖｄｄが供給さ
れ、リバース給電時（通信時）には供給されずに不動作
となる。以下、（１）ノーマル給電時（待機時）、
（２）アナログINFO1信号検出時、及び（３）インパル
ス性雑音入力時の動作を説明する。 （１） ノーマル給電時（INFO0受信時） 図２のＴＥ２２からの発呼がない場合（即ち、INFO0受
信時）、受信トランス１６の受信端子ＴＡ，ＴＢ及び該
受信トランス１６の２次側端子ＬＰＡ，ＬＰＢが無信号
状態であり、該２次側端子ＬＰＡ，ＬＰＢ間の受信電圧
Ｖinfo1が０Ｖである。この時、コンパレータ１００の
出力信号が“Ｌ”となるようにする必要がある。そのた
め、基準電圧設定回路９０により、コンパレータ１００
の＋入力端子の電圧Ｖin +が−入力端子の電圧Ｖin -より
も低くなるように設定されている。
力を低減するため、ノーマル給電時（待機時）のみ図２
のＤＣ／ＤＣ変換部２０から電源電圧Ｖｄｄが供給さ
れ、リバース給電時（通信時）には供給されずに不動作
となる。以下、（１）ノーマル給電時（待機時）、
（２）アナログINFO1信号検出時、及び（３）インパル
ス性雑音入力時の動作を説明する。 （１） ノーマル給電時（INFO0受信時） 図２のＴＥ２２からの発呼がない場合（即ち、INFO0受
信時）、受信トランス１６の受信端子ＴＡ，ＴＢ及び該
受信トランス１６の２次側端子ＬＰＡ，ＬＰＢが無信号
状態であり、該２次側端子ＬＰＡ，ＬＰＢ間の受信電圧
Ｖinfo1が０Ｖである。この時、コンパレータ１００の
出力信号が“Ｌ”となるようにする必要がある。そのた
め、基準電圧設定回路９０により、コンパレータ１００
の＋入力端子の電圧Ｖin +が−入力端子の電圧Ｖin -より
も低くなるように設定されている。
【００１５】（２） アナログINFO1信号検出時 図２のＴＥ２２からのアナログINFO1信号を受信トラン
ス１６で受信すると、該受信トランス１６の２次側端子
ＬＰＡ，ＬＰＢ間に交流の受信電圧Ｖinfo1が現れる。
受信電圧Ｖinfo1は、抵抗７０を通して倍電圧整流回路
８０によって従来の受信電圧Ｖinfo1の２倍に整流され
る。即ち、抵抗７０を通して与えられた交流の受信電圧
Ｖinfo1は、この交流の半波毎に交互にダイオード８１
と８２によって整流され、コンデンサ８３と８４に加え
られる。コンデンサ８３，８４はその電流で充電され、
そのコンデンサ８３の充電電圧Ｖ１とコンデンサ８４の
充電電圧Ｖ２との和（Ｖ１＋Ｖ２）が、ノードＮ１，Ｎ
２間に現れる。そのため、コンパレータ入力電圧Ｖdef
＝Ｖin +−Ｖin -は、Ｖ１＋Ｖ２＝２×Ｖinfo1となる。
これにより、コンパレータ１００の出力信号が“Ｈ”と
なり、図２のループスイッチ１８がオンする。ループス
イッチ１８がオンすると、該ループスイッチ１８を通し
てループ電流が流れ、このループ電流がＬＴ３０で検出
され、該ＬＴ３０によって給電極性がノーマル給電から
リバース給電となり、電流供給回路３２から加入者線Ｌ
２側へ定電流がＮＴ１０へ供給される。なお、倍電圧整
流回路８０で整流された電圧は、基準電圧Ｖｄｄ／２に
接続することで、このＶｄｄ／２を中心として差動の電
圧Ｖ１，Ｖ２，が、それぞれの端子電圧として印加され
る動作となる。
ス１６で受信すると、該受信トランス１６の２次側端子
ＬＰＡ，ＬＰＢ間に交流の受信電圧Ｖinfo1が現れる。
受信電圧Ｖinfo1は、抵抗７０を通して倍電圧整流回路
８０によって従来の受信電圧Ｖinfo1の２倍に整流され
る。即ち、抵抗７０を通して与えられた交流の受信電圧
Ｖinfo1は、この交流の半波毎に交互にダイオード８１
と８２によって整流され、コンデンサ８３と８４に加え
られる。コンデンサ８３，８４はその電流で充電され、
そのコンデンサ８３の充電電圧Ｖ１とコンデンサ８４の
充電電圧Ｖ２との和（Ｖ１＋Ｖ２）が、ノードＮ１，Ｎ
２間に現れる。そのため、コンパレータ入力電圧Ｖdef
＝Ｖin +−Ｖin -は、Ｖ１＋Ｖ２＝２×Ｖinfo1となる。
これにより、コンパレータ１００の出力信号が“Ｈ”と
なり、図２のループスイッチ１８がオンする。ループス
イッチ１８がオンすると、該ループスイッチ１８を通し
てループ電流が流れ、このループ電流がＬＴ３０で検出
され、該ＬＴ３０によって給電極性がノーマル給電から
リバース給電となり、電流供給回路３２から加入者線Ｌ
２側へ定電流がＮＴ１０へ供給される。なお、倍電圧整
流回路８０で整流された電圧は、基準電圧Ｖｄｄ／２に
接続することで、このＶｄｄ／２を中心として差動の電
圧Ｖ１，Ｖ２，が、それぞれの端子電圧として印加され
る動作となる。
【００１６】（３） インパルス性雑音入力時 アナログINFO1信号に比べ高周波成分を有するインパル
ス性雑音が受信トランス１６の２次側端子ＬＰＡ，ＬＰ
Ｂから入力すると、抵抗７０及びコンデンサ８３，８４
によって構成されたローパスフィルタにより、その高周
波成分が除去される。そのため、インパルス性雑音に対
する耐力も、従来の回路に比べて大きい。本実施形態で
は、次の（ａ），（ｂ）のような利点を有している。 （ａ） 整流回路として倍電圧整流回路８０を用いてい
るので、アナログINFO1信号の受信電圧を従来の２倍に
することができる。これにより、待機時におけるコンパ
レータ入力電圧Ｖdef（＝Ｖin +−Ｖin -＜０）を広くす
ることができ、雑音等による誤検出を防止できる。その
上、コンパレータ入力電圧Ｖdefの設定値を、基準電圧
設定回路９０によって適切に設定することにより、従来
回路では検出できなかったレベルの、減衰量を有するア
ナログINFO1信号も検出できる （ｂ） 抵抗７０及びコンデンサ８３，８４によって構
成されるローパスフィルタを具備しているため、インパ
ルス性雑音に対する耐力も、従来の回路に比べて大き
い。
ス性雑音が受信トランス１６の２次側端子ＬＰＡ，ＬＰ
Ｂから入力すると、抵抗７０及びコンデンサ８３，８４
によって構成されたローパスフィルタにより、その高周
波成分が除去される。そのため、インパルス性雑音に対
する耐力も、従来の回路に比べて大きい。本実施形態で
は、次の（ａ），（ｂ）のような利点を有している。 （ａ） 整流回路として倍電圧整流回路８０を用いてい
るので、アナログINFO1信号の受信電圧を従来の２倍に
することができる。これにより、待機時におけるコンパ
レータ入力電圧Ｖdef（＝Ｖin +−Ｖin -＜０）を広くす
ることができ、雑音等による誤検出を防止できる。その
上、コンパレータ入力電圧Ｖdefの設定値を、基準電圧
設定回路９０によって適切に設定することにより、従来
回路では検出できなかったレベルの、減衰量を有するア
ナログINFO1信号も検出できる （ｂ） 抵抗７０及びコンデンサ８３，８４によって構
成されるローパスフィルタを具備しているため、インパ
ルス性雑音に対する耐力も、従来の回路に比べて大き
い。
【００１７】第２の実施形態 図５は、本発明の第２の実施形態を示す信号検出回路の
回路図であり、第１の実施形態を示す図１中の要素と共
通の要素には共通の符号が付されている。この信号検出
回路は、第１の実施形態と同様にアナログINFO1検出回
路であるが、この第１の実施形態の基準電圧設定回路９
０に代えて、構成部品数の少ない基準電圧設定回路１９
０が設けられている。基準電圧設定回路１９０は、４個
の負荷抵抗１９１〜１９４を有している。抵抗１９１
は、第２のノードＮ２と接続ノードＮ５との間に接続さ
れている。電源電圧Ｖｄｄとグランドとの間には、抵抗
分圧回路を構成する３個の抵抗１９２〜１９４が直列に
接続されている。抵抗１９２と１９３の間の接続ノード
Ｎ６は、第１のノードＮ１に接続されると共に、コンパ
レータ１００の−入力端子に接続されている。抵抗１９
３と１９４は、接続ノードＮ５を介して接続されてい
る。第２のノードＮ２は、コンパレータ１００の＋入力
端子に接続されている。
回路図であり、第１の実施形態を示す図１中の要素と共
通の要素には共通の符号が付されている。この信号検出
回路は、第１の実施形態と同様にアナログINFO1検出回
路であるが、この第１の実施形態の基準電圧設定回路９
０に代えて、構成部品数の少ない基準電圧設定回路１９
０が設けられている。基準電圧設定回路１９０は、４個
の負荷抵抗１９１〜１９４を有している。抵抗１９１
は、第２のノードＮ２と接続ノードＮ５との間に接続さ
れている。電源電圧Ｖｄｄとグランドとの間には、抵抗
分圧回路を構成する３個の抵抗１９２〜１９４が直列に
接続されている。抵抗１９２と１９３の間の接続ノード
Ｎ６は、第１のノードＮ１に接続されると共に、コンパ
レータ１００の−入力端子に接続されている。抵抗１９
３と１９４は、接続ノードＮ５を介して接続されてい
る。第２のノードＮ２は、コンパレータ１００の＋入力
端子に接続されている。
【００１８】本実施形態の特徴としては、基準電圧設定
回路１９０の電圧降下により、接続ノードＮ６に固定電
圧が印加される。そして、コンパレータ１００の−入力
端子を接続ノードＮ６に接続しているので、該コンパレ
ータ１００の入力端子へは不平衡な形で倍電圧整流され
た電圧Ｖ３＝Ｖ１＋Ｖ２が印加される構成となってい
る。なお、接続ノードＮ５，Ｎ６間には、コンパレータ
入力電圧Ｖdefが現れる。このような構成の信号検出回
路の動作としては、第１の実施形態と同様に、倍電圧整
流回路８０によって倍電圧整流されたアナログINFO1信
号の電圧が、基準電圧設定回路１９０内の接続ノードＮ
６に接続されているコンパレータ１００の−入力端子
と、該コンパレータ１００の＋入力端子との間に、不平
衡の形で加えられる。これにより、Ｖdef＜Ｖ３とな
り、コンパレータ１００の出力信号が“Ｈ”となり、図
２のループスイッチ１８がオンする。以上のように、本
実施形態の基本的動作は、第１の実施形態とほぼ同様で
あるため、第１の実施形態とほぼ同様の利点を有してい
る。さらに、本実施形態では、基準電圧設定回路１９０
の構成部品数が少なくなっているので、回路構成がより
簡単になるという利点がある。
回路１９０の電圧降下により、接続ノードＮ６に固定電
圧が印加される。そして、コンパレータ１００の−入力
端子を接続ノードＮ６に接続しているので、該コンパレ
ータ１００の入力端子へは不平衡な形で倍電圧整流され
た電圧Ｖ３＝Ｖ１＋Ｖ２が印加される構成となってい
る。なお、接続ノードＮ５，Ｎ６間には、コンパレータ
入力電圧Ｖdefが現れる。このような構成の信号検出回
路の動作としては、第１の実施形態と同様に、倍電圧整
流回路８０によって倍電圧整流されたアナログINFO1信
号の電圧が、基準電圧設定回路１９０内の接続ノードＮ
６に接続されているコンパレータ１００の−入力端子
と、該コンパレータ１００の＋入力端子との間に、不平
衡の形で加えられる。これにより、Ｖdef＜Ｖ３とな
り、コンパレータ１００の出力信号が“Ｈ”となり、図
２のループスイッチ１８がオンする。以上のように、本
実施形態の基本的動作は、第１の実施形態とほぼ同様で
あるため、第１の実施形態とほぼ同様の利点を有してい
る。さらに、本実施形態では、基準電圧設定回路１９０
の構成部品数が少なくなっているので、回路構成がより
簡単になるという利点がある。
【００１９】なお、本発明は上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。 （ｉ） 図１及び図５の倍電圧整流回路８０、及び基準
電圧設定回路９０，１９０は、図示以外の回路で構成し
ても良い。 （ii） 上記実施形態では、信号検出回路として、ＡＭ
Ｉ符号であるアナログINFO1信号を検出するためのＮＴ
のアナログINFO1検出回路について説明したが、これに
限定されない。本発明の信号検出回路は、電力密度の小
さい一般的な両極性を有するパルス符号（ＡＭＩ符号、
２Ｂ１Ｑ符号等）の信号を検出する回路として適用可能
である。
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。 （ｉ） 図１及び図５の倍電圧整流回路８０、及び基準
電圧設定回路９０，１９０は、図示以外の回路で構成し
ても良い。 （ii） 上記実施形態では、信号検出回路として、ＡＭ
Ｉ符号であるアナログINFO1信号を検出するためのＮＴ
のアナログINFO1検出回路について説明したが、これに
限定されない。本発明の信号検出回路は、電力密度の小
さい一般的な両極性を有するパルス符号（ＡＭＩ符号、
２Ｂ１Ｑ符号等）の信号を検出する回路として適用可能
である。
【００２０】
【発明の効果】以上詳細に説明したように、請求項１の
発明によれば、入力されるパルス符号を倍電圧整流回路
で２倍の整流電圧に整流し、基準電圧設定回路によって
差動状態でコンパレータに基準電圧を与えるようにした
ので、入力されるパルス符号の受信電圧を従来の２倍に
することができる。これにより、コンパレータ入力電圧
を広くすることができ、雑音等による誤検出を防止でき
る。その上、基準電圧設定回路によってコンパレータ入
力電圧の設定値を適切に設定することにより、従来回路
では検出できなかったレベルの、減衰量を有する微小な
パルス符号も的確に検出できる。請求項２の発明によれ
ば、入力されるパルス符号を電圧整流回路で２倍の整流
電圧に整流し、基準電圧設定回路によって不平衡状態で
基準電圧をコンパレータに与えるようにしたので、請求
項１の発明とほぼ同様の効果が得られる上に、該基準電
圧設定回路の回路構成を簡単化できる。
発明によれば、入力されるパルス符号を倍電圧整流回路
で２倍の整流電圧に整流し、基準電圧設定回路によって
差動状態でコンパレータに基準電圧を与えるようにした
ので、入力されるパルス符号の受信電圧を従来の２倍に
することができる。これにより、コンパレータ入力電圧
を広くすることができ、雑音等による誤検出を防止でき
る。その上、基準電圧設定回路によってコンパレータ入
力電圧の設定値を適切に設定することにより、従来回路
では検出できなかったレベルの、減衰量を有する微小な
パルス符号も的確に検出できる。請求項２の発明によれ
ば、入力されるパルス符号を電圧整流回路で２倍の整流
電圧に整流し、基準電圧設定回路によって不平衡状態で
基準電圧をコンパレータに与えるようにしたので、請求
項１の発明とほぼ同様の効果が得られる上に、該基準電
圧設定回路の回路構成を簡単化できる。
【００２１】請求項３の発明によれば、倍電圧整流回路
の前段に抵抗を接続し、この抵抗と該倍電圧整流回路内
のコンデンサとでローパスフィルタを構成したので、高
周波成分を有するインパルス性雑音に対する耐力も、従
来の回路に比べて大きい。請求項４の発明によれば、信
号検出回路をアナログINFO1検出用の回路として構成し
たので、入力されるアナログINFO1信号を的確に検出で
き、請求項１、２及び３の発明とほぼ同様の効果が得ら
れる。
の前段に抵抗を接続し、この抵抗と該倍電圧整流回路内
のコンデンサとでローパスフィルタを構成したので、高
周波成分を有するインパルス性雑音に対する耐力も、従
来の回路に比べて大きい。請求項４の発明によれば、信
号検出回路をアナログINFO1検出用の回路として構成し
たので、入力されるアナログINFO1信号を的確に検出で
き、請求項１、２及び３の発明とほぼ同様の効果が得ら
れる。
【図１】本発明の第１の実施形態を示す信号検出回路の
回路図である。
回路図である。
【図２】従来のＩＳＤＮ加入者線伝送系の概略の構成図
である。
である。
【図３】アナログINFO1信号の波形図である。
【図４】図２中の信号検出回路の回路図である。
【図５】本発明の第２の実施形態を示す信号検出回路の
回路図である。
回路図である。
１０ ＮＴ（ディジタル回線終端装
置） １１ 電力分離フィルタ １４ 信号処理部 １４ａ 終端回路 １４ｂ インタフェース回路 １７ 信号検出回路 １８ ループスイッチ ２２ ＴＥ（端末機器） ３０ ＬＴ（局内回線終端盤） ３１ 終端回路 ３２ 電流供給回路 ７０ フィルタ用抵抗 ８０ 倍電圧整流回路 ８１，８２ ダイオード ８３，８４ コンデンサ ９０，１９０ 基準電圧設定回路 １００ コンパレータ
置） １１ 電力分離フィルタ １４ 信号処理部 １４ａ 終端回路 １４ｂ インタフェース回路 １７ 信号検出回路 １８ ループスイッチ ２２ ＴＥ（端末機器） ３０ ＬＴ（局内回線終端盤） ３１ 終端回路 ３２ 電流供給回路 ７０ フィルタ用抵抗 ８０ 倍電圧整流回路 ８１，８２ ダイオード ８３，８４ コンデンサ ９０，１９０ 基準電圧設定回路 １００ コンパレータ
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｑ 3/42 １０４ Ｈ０４Ｌ 11/02 Ｚ
Claims (4)
- 【請求項１】 正負の両極性を有するパルス符号を入力
し、２個の整流素子でそれぞれ単相の半波整流した第１
の直流電圧Ｖ１と第２の直流電圧Ｖ２を、第１と第２の
ノード間に直列に接続された２個のコンデンサにより直
列に加えることによって（Ｖ１＋Ｖ２）の直流電圧を生
成する倍電圧整流回路と、 電源電圧からこの１／２の基準電圧を生成して前記２個
のコンデンサ間の接続ノードに与え、該基準電圧を中心
として差動の電圧Ｖ１とＶ２を前記第１と第２のノード
からそれぞれ出力する基準電圧設定回路と、 前記基準電圧設定回路から出力される電圧Ｖ１とＶ２の
大きさを比較してこの比較結果に応じた論理信号を出力
するコンパレータとを、備えたことを特徴とする信号検
出回路。 - 【請求項２】 正負の両極性を有するパルス符号を入力
し、２個の整流素子でそれぞれ単相の半波整流した第１
の直流電圧Ｖ１と第２の直流電圧Ｖ２を、第１と第２の
ノード間に直列に接続された２個のコンデンサにより直
列に加えることによって（Ｖ１＋Ｖ２）の直流電圧を生
成する倍電圧整流回路と、 電源電圧を降圧して所定の固定電圧を生成し、該固定電
圧を前記第１のノードに与えると共に外部に出力し、か
つ該固定電圧を基準として不平衡な（Ｖ１＋Ｖ２）電圧
を前記第２のノードから出力する基準電圧設定回路と、 前記基準電圧設定回路から出力される固定電圧と（Ｖ１
＋Ｖ２）電圧との大きさを比較してこの比較結果に応じ
た論理信号を出力するコンパレータとを、備えたことを
特徴とする信号検出回路。 - 【請求項３】 請求項１または２の倍電圧整流回路の前
段に、抵抗を接続し、この抵抗と該倍電圧整流回路内の
コンデンサとでローパスフィルタを構成したことを特徴
とする信号検出回路。 - 【請求項４】 請求項１、２または３の信号検出回路
は、ディジタル回線終端装置内に設けられ、前記パルス
符号は、端末機器から該ディジタル回線終端装置に与え
られるアナログINFO1信号であるアナログINFO1検出用の
信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9012367A JPH10210147A (ja) | 1997-01-27 | 1997-01-27 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9012367A JPH10210147A (ja) | 1997-01-27 | 1997-01-27 | 信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10210147A true JPH10210147A (ja) | 1998-08-07 |
Family
ID=11803309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9012367A Pending JPH10210147A (ja) | 1997-01-27 | 1997-01-27 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10210147A (ja) |
-
1997
- 1997-01-27 JP JP9012367A patent/JPH10210147A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0786513B2 (ja) | データ受信装置 | |
| EP0089687B1 (en) | Method of and electronic device for detecting the lifting of the telephone handset in presence of ringing current | |
| US4731829A (en) | Circuit for detecting current variations | |
| JPH10210147A (ja) | 信号検出回路 | |
| JP2000236327A (ja) | 網終端装置 | |
| US6556673B1 (en) | Telephone ring signal detector | |
| US4677664A (en) | Method and apparatus for an improved ring trip detection telephone circuit | |
| US4754477A (en) | Key telephone system | |
| US8433040B2 (en) | Telephone switchboard and electronic device for providing power to load having different resistance values at different operation modes | |
| JPS6091426A (ja) | 電源装置 | |
| JPH0358597A (ja) | 発呼信号検出回路 | |
| JPH02113752A (ja) | 信号受信装置 | |
| JP2000165558A (ja) | 給電電圧で電話加入者ル―プに給電するための回路装置および回路装置の用途およびチップ組 | |
| JPS61186050A (ja) | 交流電流又は交流電圧用の評価回路 | |
| JPH07131547A (ja) | ノーリンギング端末アナログフロントエンド | |
| JP2950092B2 (ja) | 極性反転検出回路及びこの回路を用いた端末装置 | |
| JPH0741234Y2 (ja) | 電話機用ドアホン接続回路 | |
| JP2947817B2 (ja) | 網制御装置 | |
| JP2642446B2 (ja) | リングトリップ回路 | |
| KR100256562B1 (ko) | 전전자 교환기의 통화중 링 검출 장치 | |
| JPH0332130Y2 (ja) | ||
| JPS625758A (ja) | 電話回線電圧検出回路 | |
| KR900007200A (ko) | 데이타 통신 시스템 | |
| JP2905329B2 (ja) | 伝送信号発生方法および信号伝送装置 | |
| JPH09238079A (ja) | バイポーラ・ユニポーラ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030819 |