JPH10209870A

JPH10209870A - Ａ／ｄコンバート方法

Info

Publication number: JPH10209870A
Application number: JP2099897A
Authority: JP
Inventors: Osamu Uchino; 修内野; Kana Yamazaki; 佳奈山崎; Koji Hizume; 幸二樋爪
Original assignee: Texas Instruments Japan Ltd
Current assignee: Texas Instruments Japan Ltd
Priority date: 1997-01-20
Filing date: 1997-01-20
Publication date: 1998-08-07
Anticipated expiration: 2017-01-20
Also published as: JP3805850B2

Abstract

(57)【要約】【課題】短時間に正確なデジタル電圧データを得られ
るＡ／Ｄコンバート方法を提供する。【解決手段】入力アナログ電圧Ａ_ｉｎを、設定された複
数の比較電圧と比較し、比較結果からディジタル値を得
る。比較結果に基づく比較電圧の設定し直しと、比較と
を繰り返し行い、入力アナログ電圧Λ_ｉｎをディジタル
電圧データに変換する。ｄビットのディジタル値を求め
る場合、少なくとも２^ｄ−１−２個をディジタル値の算
出用に用い、残りを比較結果が正常であるか否かの判断
用に用いる。比較電圧を設定する度に、比較電圧間の電
圧差を２^ｄ分の１にする。比較ミスを修正できる範囲が
比較開始当初は広く、最後の方では細かくなるので、徐
々に変動が小さくなる入力アナログ電圧Ａ_ｉｎに対し、
比較ミスを確実に検出でき、比較のやり直しを行わなく
ても正確なディジタル電圧データを得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アナログ電圧をデ
ィジタル電圧データに変換するＡ／Ｄコンバート方法に
かかり、特に、逐次比較型のＡ／Ｄコンバート方法に関
する。

【０００２】

【従来の技術】マイクロプロセッサやメモリＩＣ等のデ
ィジタル信号処理を行う半導体技術の進歩により、近年
では、種々の電子装置がディジタル化している。しか
し、自然界の物理量はアナログ量であり、アナログ信号
をディジタル信号に変換する必要があるため、従来よ
り、Ａ／Ｄコンバータが広く用いられている。

【０００３】一般に、Ａ／Ｄコンバータの種類には、逐
次比較型、積分型、オーバーサンプリング型等の種々の
方式のものがあるが、精度・速度・コストのバランスが
良いことから、汎用品には、逐次比較型のＡ／Ｄコンバ
ータが採用されている。

【０００４】従来技術の逐次比較型のＡ／Ｄコンバータ
を説明すると、図１２のブロック図に示すように、コン
パレータと、逐次比較レジスタと、制御回路と、Ｄ／Ａ
変換回路とを有しており、Ｄ／Ａ変換回路は逐次比較レ
ジスタの値を参照し、基準電圧Ｖ_refから比較電圧ＤＡ
を生成し、コンパレータに出力するように接続されてお
り、コンパレータは変換対象である入力電圧Ａ_inを入力
された比較電圧ＤＡと比較し、その比較結果を逐次比較
レジスタに出力するように構成されている。

【０００５】逐次比較レジスタの値は、入力されるコン
パレータの比較結果に応じて変更され、Ｄ／Ａ変換回路
は、変更後の逐次比較レジスタの値によって比較電圧Ｄ
Ａを設定し、コンパレータが、入力電圧Ａ_inと設定され
た比較電圧ＤＡとの比較を行うように構成されており、
このような、コンパレータの比較と、Ｄ／Ａ変換回路の
設定とが繰り返し行われると、入力電圧Ａ_inを所望精度
のディジタル電圧データに変換することが可能となる。

【０００６】上述のような構成のＡ／Ｄコンバータを用
い、１個のコンパレータで入力電圧Ａ_inをＭビットのデ
ィジタル電圧データに変換する方法を説明する。先ず、
制御回路はＳＴＡＲＴ信号によって動作を開始し、以下
の各処理が行われる。

【０００７】(１) 逐次レジスタを初期化する(以下、
「逐次比較レジスタ」を「レジスタ」と略す)。 (２) レジスタの最上位ビットＢ_mに“１”を格納す
る。 (３) レジスタの値に基いて、１個の比較電圧ＤＡを設
定する。このときのレジスタの値は、最上位ビットＢ_m
だけが“１”であるので、比較電圧ＤＡは１／２Ｖ_ref
に設定される。 (４) 入力電圧Ａ_inを比較電圧ＤＡと比較し、比較結果
を求める。 (５) 比較結果が１、即ち、入力電圧Ａ_inが比較電圧Ｄ
Ａ以上である場合には、レジスタの値の最上位ビットＢ
_mは１のままとする。比較結果が０、即ち、入力電圧Ａ
_inが比較電圧ＤＡよりも小さい場合には、レジスタの値
の最上位ビットＢ_mを０とする。 (６) レジスタの２番目のビットＢ_m-1に“１”を格納
する。その結果、レジスタの値は、“１１００……０”
又は“０１００……０”となる。 (７) そのレジスタの内容に基いて２回目の比較電圧Ｄ
Ａを設定する。レジスタの値が“１１００……０”の場
合、比較電圧ＤＡは３／４Ｖ_refに設定され、“０１０
０……０”の場合、比較電圧ＤＡは１／４Ｖ_refに設定
される。 (８) 入力電圧Ａ_inを設定された比較電圧ＤＡと比較
し、比較結果を求める。 (９) その比較結果に基づき、上記(５)の処理の如く、
２番目のビットＢ_m-1を決定する。 (１０) レジスタの３番目のビットＢ_m-2に“１”を格
納し、(７)以降の処理と同様の処理を繰り返し行う。

【０００８】このような処理を繰り返すことにより、入
力電圧Ａ_inのディジタル電圧データを示すレジスタの値
は、１ビットずつ精度が高くなる。最後のビットＢ₁の
処理が終了し、Ｍビットのレジスタ値が決定されると制
御回路はＥＮＤ信号を出力し、そのレジスタの値が、Ｍ
ビット精度のディジタル電圧データとして取り出され、
Ａ／Ｄコンバート処理は終了する。従って、逐次比較型
Ａ／Ｄコンバータでは、コンパレータや比較電圧設定回
路は少数でも、高精度のディジタル電圧データを得るこ
とが可能となっている。

【０００９】ところで、逐次比較型のＡ／Ｄコンバータ
では、ディジタル電圧データの精度分だけ比較動作を繰
り返し行う必要がある。上述の例では、コンパレータが
１個でＭビットのディジタル電圧データを求めているの
で、Ｍ回の比較動作が必要となっている。

【００１０】この場合、比較電圧ＤＡの設定回数もＭ回
行われるが、比較電圧ＤＡは、比較結果に基づいて設定
されるため、比較結果が１回でも誤っていた場合には、
それ以後設定される比較電圧は全て誤まったものとなっ
てしまう。従って、比較ミスがあった場合のディジタル
電圧データは、入力電圧の値を正しく現していないもの
となってしまう。

【００１１】そのような比較ミスのうちには、比較電圧
ＤＡに含まれる誤差電圧やコンパレータの誤動作に起因
するものがあるが、それらによるものばかりでなく、比
較動作を繰り返し行っている間に、入力電圧Ａ_inの電圧
値が変動してしまうことに起因する場合もある。

【００１２】入力電圧Ａ_inは、Ａ／Ｄコンバータの前段
に設けられたサンプルホールド回路から供給されるのが
普通であるが、そのサンプルホールド回路の動作状態に
よっては、図１３の符号Ａ'_inで示すグラフのような振
動が観察されることが知られている。

【００１３】そこで従来技術では、入力電圧Ａ_inのサン
プルホールドが行われた後、振動が充分減衰する時刻Ｔ
₀までＡ／Ｄコンバータを待機させ、入力電圧Ａ_inが安
定してから比較動作を開始するようにしていた。

【００１４】しかし、コンパレータ内には寄生容量が存
在するため、コンパレータの２つの入力端子は、その寄
生容量によって接続されてしまっている。そのようなコ
ンパレータの一方の入力端子に入力される比較電圧ＤＡ
は、比較動作を行う度に電圧値が変更させられるため、
その比較電圧ＤＡの変化が、他方の入力端子に影響を与
えると、振動が充分減衰した後でも比較電圧ＤＡの設定
の影響を受け、他方の入力端子に接続されている入力電
圧Ａ_inが変動し、比較ミスが生じてしまう場合がある。

【００１５】ところで、比較電圧ＤＡの電圧値は、比較
動作の開始直後では大きく変動するため(例えば、１回
目と２回目の比較電圧の変化量は１／４Ｖ_refの大きさ
である。)、その影響を受ける入力電圧Ａ_inも、比較動
作開始直後の変動量が大きくなる。上述のように、入力
電圧Ａ_inの振動が減衰した後であっても、比較動作を開
始した直後には比較ミスが発生しやすくなる。

【００１６】そこで従来技術でも対策が採られており、
比較電圧ＤＡを設定する際、その比較電圧ＤＡに対して
所定電圧値を加算した上限電圧と、減算した下限電圧と
を設定し、入力電圧Ａ_inと比較電圧ＤＡとの比較結果を
求めた後、入力電圧Ａ_inを上限電圧及び下限電圧と順次
比較し、各電圧の比較結果の間に矛盾がないかどうか検
証するようにしていた。

【００１７】しかしながら比較電圧ＤＡの変化は設定さ
れる度に小さくなり、Ｍ回の比較動作の終了近くでは、
比較電圧ＤＡの変化は微小なものとなっている(例え
ば、９回目と１０回目の比較電圧の変化量は１／１０２
４Ｖ_refである)。

【００１８】従って、入力電圧Ａ_inの振動も徐々に小さ
くなるため、上限電圧と下限電圧とを、比較動作開始初
期の入力電圧Ａ_inの大きな変動に対応できるように設定
すると、比較電圧ＤＡの微小な変動による比較ミスは検
出できなくなり、得られたディジタル電圧データに、微
小誤差が含まれる場合が発生し、問題視されている。

【００１９】また、このような従来技術では、余分な待
機時間を必要としたり、比較ミスを検出した場合には比
較をやり直す等、いずれも変換時間が長くなり、近年の
高速動作を要求されるＡ／Ｄコンバータには不適当であ
る。

【００２０】

【発明が解決しようとする課題】本発明は、上記従来技
術の不都合を解決するために創作されたものであり、そ
の目的は、入力電圧Ａ_inを正確にディジタル電圧データ
に変換できる技術を提供することにある。また、短い変
換時間で正しいディジタル電圧データを得られる技術を
提供することにある。

【００２１】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、入力アナログ電圧を比較電
圧と逐次比較してディジタルデータをｄビットずつ順次
に決定するＡ／Ｄコンバート方法であって、決定ビット
であるｄビットを含めたディジタルデータを所定値に設
定する第１の段階と、ディジタルデータに基づいて夫々
値の異なる２^d＋１個以上の比較電圧を生成する第２の
段階と、入力アナログ電圧と上記比較電圧を比較する第
３の段階と、上記比較結果が正常の場合には上記比較電
圧のうち２^d−１個の比較結果に基づいて決定ビットで
あるｄビットの値を決定する第４の段階と、上記比較結
果が異常の場合には、上記比較結果に基づいて前回の決
定ビットの値を修正すると共に今回の決定ビットである
ｄビットの値を決定する第５の段階と、ディジタルデー
タの全てのビットが決定されたか否かを判定する第６の
段階と、ディジタルデータの全てのビットが決定されて
いる場合にはその決定されたディジタルデータを出力す
る第７の段階と、ディジタルデータの全てのビットが決
定されていない場合には決定ビットをｄビット下位ビッ
ト側にシフトする第８の段階と、決定ビットであるｄビ
ットの値を所定値に設定する第９の段階とを有し、ディ
ジタルデータの全てのビットの値が決定されるまで上記
第２の段階以降の処理を繰り返すことを特徴とする。

【００２２】この請求項１に記載のＡ／Ｄコンバート方
法では、請求項２に記載の発明のように、上記第２の段
階において生成される２^d＋１個以上の各比較電圧間の
電圧差が、処理が繰り返される毎に小さくすることがで
きる。

【００２３】また、請求項１又は２に記載のＡ／Ｄコン
バート方法では、請求項３に記載の発明のように、上記
第２の段階において生成される２^d＋１個以上の各比較
電圧間の電圧差が、処理が繰り返される毎に２^d分の１
にすることができる。

【００２４】更に、請求項１、２又は３に記載のＡ／Ｄ
コンバート方法では、請求項４に記載の発明のように、
上記第２の段階において生成される２^d＋１個以上の各
比較電圧間の電圧差が、夫々等しくすることができる。

【００２５】上述の本発明の構成によれば、Ａ／Ｄ変換
の対象である入力アナログ電圧を、コンパレータを用い
て、予め設定された複数の比較電圧と比較し、その比較
結果からディジタル値を求めるので、その比較結果に基
いて、比較電圧の電圧値の設定と比較とを繰り返し行う
と、入力電圧をディジタル値からディジタル電圧データ
に変換することができる。

【００２６】そのディジタル値がｄビット(ｄは正数)の
場合、複数の比較電圧のうちの２^d−１個の比較電圧の
中の２^d−３個をディジタル値を求める際の算出用の比
較電圧として用い、残りの２個の比較電圧を、比較結果
が正常であるか異常であるかを判断するための判断用の
比較電圧として用いることができる。

【００２７】判断用の比較電圧は、算出用の比較電圧が
設けられている範囲の上下に少なくとも２個以上必要で
あり、普通は偶数個である。

【００２８】入力アナログ電圧を、そのような比較電圧
と比較した比較結果が異常である場合は、算出用の比較
電圧から求めたディジタル値の修正を行い、正しいディ
ジタル電圧データが得られるようにした。従って、入力
アナログ電圧の振動がある場合でも、待機時間を設ける
必要がなくなる。

【００２９】このようなＡ／Ｄ変換について、比較電圧
を設定しなおす際に複数の比較電圧間の電圧差を小さく
するようにしたので、比較電圧を設定しなおす度にその
電圧差が小さくなる。従って、電圧差は、比較開始の初
期には大きく、比較終了の頃には小さくなるので、判断
用の比較電圧が、最初は大きく、後では小さくなる入力
アナログ電圧の変動に追随できるようになる。

【００３０】そのように比較電圧を設定する際、各比較
電圧のうち隣り合う比較電圧間の電圧差を同じにするよ
うにしておくと、比較結果の評価が容易になるばかりで
なく、比較結果が異常であった場合の、正常な状態への
回復が容易になる。

【００３１】ディジタル値がｄビットである場合、比較
電圧間の電圧差は、電圧値を設定される度に２^d分の１
にされるので、比較結果の評価が一層容易になり、ま
た、異常があった場合に、比較をやり直さなくても、異
常な比較がなかった場合と同じ状態に復帰させ易い。

【００３２】比較結果が異常であった場合の復帰方法に
ついては、判断用の比較電圧の比較結果から真の入力ア
ナログ電圧の値を推定して行う。

【００３３】このような算出用の比較電圧と、判断用の
比較電圧との関係は、判断用の比較電圧が設定される電
圧値は、算出用の比較電圧が設定されている範囲の上下
に位置させればよく、ｄ＝２で、算出用の比較電圧が１
個、判断用の比較電圧が２個の場合について図１１(ａ)
を用いて説明する。

【００３４】図１１(ａ)の符号ＤＡ₂は、その算出用の
比較電圧を表しており、符号Ｗで比較電圧間の電圧差を
表すものとすると、２個の判断用の比較電圧ＤＡ₁、Ｄ
Ａ₃(ＤＡ₁＜ＤＡ₂、ＤＡ₂＜ＤＡ₃)が、算出用の比較電
圧ＤＡ₂を中心として、±Ｗの電圧のところに設定され
た場合を示している。

【００３５】この例では、判断用の比較電圧ＤＡ₁、Ｄ
Ａ₃の最初の電圧値は、入力アナログ電圧がとり得る最
小電圧値(＝０)と最大電圧値(＝Ｖ_ref)に設定してお
く。最初の電圧差Ｗは１／２Ｖ_refである。

【００３６】比較動作を行う度に電圧差Ｗを１／２に
し、また、算出用の比較電圧ＤＡ₂を設定し直す度に、
電圧差Ｗの中央の電圧であって、入力アナログ電圧Ａ_in
に近づく方向に設定するようにすると、入力アナログ電
圧Ａ_inに変動がなく、比較ミスがない場合は、入力アナ
ログ電圧Ａ_inは、算出用の比較電圧ＤＡ₂を中心とした
±Ｗの範囲(２Ｗの範囲)内に必ず納まる。従って、判断
用の比較電圧ＤＡ₁、ＤＡ₃を用いない場合であっても、
入力アナログ電圧がその範囲内にある限り、正確なディ
ジタル電圧データに変換することが可能となる。

【００３７】しかし、入力アナログ電圧Ａ_inが算出用の
比較電圧ＤＡ₂±Ｗの範囲にあるかないかは、判断用の
比較電圧ＤＡ₁、ＤＡ₃の比較結果がないと判断できな
い。

【００３８】入力アナログ電圧Ａ_inが、ＤＡ₂±Ｗの範
囲にないことを示していた場合には、比較ミスが生じた
ことが分かる。

【００３９】この場合、入力アナログ電圧Ａ_inの変動は
徐々に小さくなることが分かっているため、比較ミスが
あった場合でも、入力アナログ電圧Ａ_inの真の値は、比
較ミスがあった際の入力アナログ電圧Ａ_inの電圧値から
電圧差Ｗ以上は離れていないと推定できる。従って、比
較ミスがあった場合でも、ＤＡ₁−Ｗ＜Ａ_in ＜ＤＡ₁ 又は、ＤＡ₃ ＜Ａ_in ＜ＤＡ₃＋Ｗのいずれかである。この、各々の電圧範囲を許容誤差範
囲とすると、次回の算出用の比較電圧ＤＡ₂は、いずれ
か適切な方の筺誤差範囲の中心に位置するように設定す
れば、いずれは比較結果は正常なものになる。

【００４０】同図(ｂ)は、算出用の比較電圧を複数設定
し、判断用の比較電圧を上下に２個ずつ設定した場合で
あるが、算出用の比較電圧の個数をｍ個とすると、入力
アナログ電圧Ａ_inを各比較電圧と比較したときに、比較
結果が正常になり、修正を行わなくても正しいディジタ
ル電圧データが得られるのは、各算出用の比較電圧が作
る幅(ｍ＋１)×Ｗの範囲に入力アナログ電圧Ａ_inが位置
しているときである。

【００４１】その範囲外に入力アナログ電圧Ａ_inが位置
していた場合には、比較結果は異常となるが、その場合
でも、ディジタル値と各比較電圧の電圧値を修正できる
許容誤差範囲は、幅(ｍ＋１)×Ｗの範囲の上下の合計４
×Ｗの範囲である(判断用の比較電圧が上下２個の場
合)。

【００４２】比較結果が異常であった場合、次回の中心
となる算出用の比較電圧を、許容誤差範囲の４×各Ｗの
範囲内の、適切ないずれか１つ範囲の中心に位置させれ
ば、比較ミスを修正することができる。

【００４３】

【発明の実施の形態】本発明のＡ／Ｄコンバート方法を
以下に説明する。図１の符号２は、本発明の一実施形態
のＡ／Ｄコンバータを示すブロック図である。このＡ／
Ｄコンバータ２は、ＳＴＡＲＴ信号の入力で動作を開始
するコントローラ１と、複数の単位コンパレータを内蔵
したコンパレータ３と、レジスタ(逐次比較レジスタ)内
蔵の演算回路であるエラーコレクタ５と、そのレジスタ
の値を保持する出力ラッチ６と、比較電圧設定回路であ
るＤ／Ａ変換回路８とを有している。

【００４４】コンパレータ３には入力端子４が設けられ
ており、前段の図示しないサンプルホールド回路がアナ
ログ電圧をサンプリングし、入力電圧Ａ_inとして、その
入力端子４に出力するように構成されている。他方、出
力ラッチ６には端子７₁〜７_nが並列に設けられており、
入力電圧Ａ_inのＡ／Ｄコンバート結果であるレジスタの
値は、出力ラッチ６を介して各端子７₁〜７_nから１ビッ
トずつ並列に出力されるように構成されている。

【００４５】Ｄ／Ａ変換回路８には２つの基準電圧
Ｖ_B、Ｖ_T(Ｖ_B ＜Ｖ_T)が入力されており、その基準電圧
Ｖ_B、Ｖ_Tは、Ｄ／Ａ変換回路８内に設けられた図示しな
い抵抗ラダー間に印加され、分圧されるように構成され
ている。抵抗ラダーには、図示しないスイッチ素子が接
続されており、Ｄ／Ａ変換回路８はそのスイッチ素子を
制御し、基準電圧Ｖ_B、Ｖ_T間の差電圧を分圧して作られ
た電圧のうち、エラーコレクタ５からの信号に従った値
の電圧を取り出して、３個の比較電圧ＤＡ₁〜ＤＡ₃(Ｄ
Ａ₁＜ＤＡ₂＜ＤＡ₃)として個別に出力できるように構成
されている。

【００４６】各比較電圧ＤＡ₁〜ＤＡ₃は、コンパレータ
３内に設けられた単位コンパレータ３a〜３cにそれぞれ
入力されており、各単位コンパレータ３a〜３cは、入力
端子４から入力された入力電圧Ａ_inを、各比較電圧ＤＡ
₁〜ＤＡ₃とそれぞれ比較し、その結果を、比較結果Ａ、
Ｂ、Ｃとして、エラーコレクタ５に出力するように構成
されている。

【００４７】この例では、比較電圧ＤＡ₁〜ＤＡ₃のう
ち、中心の比較電圧ＤＡ₂が算出用の比較電圧として用
いられ、ディジタル値が算出される。両端の比較電圧Ｄ
Ａ₁、ＤＡ₃が判断用の比較電圧として用いられ、これら
の比較結果ＤＡ₁、ＤＡ₃を用いて比較結果が正常である
かが異常であるか判断される。エラーコレクタ５内のレ
ジスタは、後記するように、比較結果が正常であれば、
所定位置の１ビットが順次ディジタル値として決定さ
れ、全ビットが決定されると、出力ラッチ６を介して、
レジスタの値が、入力電圧Ａ_inのディジタル電圧データ
への変換結果として出力される。

【００４８】なお、コントローラ１には、クロックジェ
ネレーターや制御回路が内蔵されており、クロック信号
ＣＬＫや各種のコントロール信号ＣＯＮを他の回路に出
力するように構成されており、各回路はクロック信号Ｃ
ＬＫに従ったタイミングで動作している。

【００４９】このＡ／Ｄコンバータ２の動作を図２のフ
ローチャートに示す。算出用の比較電圧ＤＡ₂と、判断
用の比較電圧ＤＡ₁、ＤＡ₃を用い、入力電圧Ａ_inを４ビ
ットのディジタル電圧データに変換する場合について説
明する。

【００５０】いま、基準電圧Ｖ_refを、Ｖ_ref ＝Ｖ_T−Ｖ_B と定めるものとし、簡単にするために、Ｖ_BはゼロＶで
あるものとする(Ｖ_ref ＝Ｖ_T)。

【００５１】ステップＳ₁では、コントローラ１がエラ
ーコレクタ５の他、Ａ／Ｄコンバータ２内の回路に対し
て初期化信号を出力し、各部を初期化する。エラーコレ
クタ５内の４ビットのレジスタは“００００”にセット
される。

【００５２】このＡ／Ｄコンバータ２では、各比較電圧
ＤＡ₁〜ＤＡ₃間の電圧差は等しくなるように設定されて
おり、その電圧差を「比較電圧差」と呼ぶものとする
と、ステップＳ₁では、比較電圧差は最初に１／２Ｖ_ref
に設定される。

【００５３】エラーコレクタ５内のレジスタの値のう
ち、比較結果から算出されたディジタル値に決定すべき
ビットの位置を、「決定ビット位置」と称するものと
し、また、決定ビット位置はレジスタ内の最上位のビッ
ト位置から最下位のビット位置に向けて１ビットずつ決
定されるものとする。ステップＳ₂において、決定ビッ
ト位置を最上位ビットにセットする。

【００５４】ステップＳ₃では、レジスタの決定ビット
位置(ここでは最上位ビット)の値を“１”にする。

【００５５】ステップＳ₄では、レジスタの値に基い
て、算出用の比較電圧ＤＡ₂が設定される。

【００５６】このＡ／Ｄコンバータ２では、４ビットの
レジスタの値、 “０００１”、“００１０”、“００１１”、……“１
１１１” に対し、電圧値が、予め、１／１６Ｖ_ref、２／１６Ｖ_ref、３／１６Ｖ_ref、…
…、１５／１６Ｖ_ref と、一対一に対応させられており、ここではレジスタの
内容が、“１０００”であるから、算出用の比較電圧Ｄ
Ａ₂は、Ｄ／Ａ変換回路８内で、その電圧値に対応する
８／１６Ｖ_ref(＝１／２Ｖ_ref)に設定される。即ち、ＤＡ₂ ＝１／２Ｖ_ref となる。

【００５７】次いで、ステップＳ₅にて、判断用の比較
電圧ＤＡ₁、ＤＡ₃の電圧値が、中心となる算出用の比較
電圧ＤＡ₂に対して比較電圧差(＝１／２Ｖ_ref)分だけ増
減した電圧値に設定される。結局、各比較電圧ＤＡ₁〜
ＤＡ₃は、ＤＡ₃ ＝２／２Ｖ_ref ＤＡ₂ ＝１／２Ｖ_ref ＤＡ₁ ＝０／２Ｖ_ref に設定され、その電圧値がＤ／Ａ変換回路８から出力さ
れ、各単位コンパレータ３a〜３cに入力される。

【００５８】図３に、算出用の比較電圧ＤＡ₂を○のプ
ロットで、判断用の比較電圧ＤＡ₁、ＤＡ₃を□のプロッ
トで示す。今回の比較電圧ＤＡ₁〜ＤＡ₃の設定は、最初
であり、図３の１ｓｔの位置である。尚、本例では比較
電圧ＤＡ₂と比較電圧ＤＡ₁、ＤＡ₃とを夫々別のステッ
プ(Ｓ₄，Ｓ₅)にて設定しているが、同一のステップで設
定してもよい。

【００５９】ステップＳ₆では、各単位コンパレータ３a
〜３cが入力電圧Ａ_inを各比較電圧ＤＡ₁〜ＤＡ₃と比較
し、その結果を、最初の比較結果Ａ₁、Ｂ₁、Ｃ₁として
エラーコレクタ５に出力する。

【００６０】この例では、各比較結果Ａ₁、Ｂ₁、Ｃ
₁は、入力電圧Ａ_inが各比較電圧ＤＡ₁〜ＤＡ₃よりも大
きい場合に、それぞれ“１”とされ、小さい場合に
“０”とされるものとする。

【００６１】ステップＳ₇では、今回の算出用の比較電
圧ＤＡ₂の出力結果Ｂ₂の値を、決定ビット位置(ここで
は最上位ビット)の値として仮に決定する。

【００６２】次に、ステップＳ₈では、比較結果が正常
であるか異常であるか判断される。判断結果が正常であ
れば、ステップＳ₈からステップＳ₉に移行する。他方、
異常と判断された場合には、ステップＳ₂₀に移行する。
入力電圧Ａ_inは必ずＶ_BとＶ_Tの間の電位にあるものと
し、最初の比較では比較ミスは生じないものとすると、
最初の比較結果は必ず正常となり、必ずステップＳ₉に
移行する。

【００６３】ステップＳ₉では、仮に決定した決定ビッ
ト位置の値をそのまま正式に決定し、レジスタの値を確
定させる。尚、上述したステップＳ₇の処理は必ずしも
必要ではなく、このステップＳ₉の処理のみでも良い。

【００６４】次に、ステップＳ₁₀では、レジスタの値が
全て決定されたか否か判断し、決定されていないビット
がある場合はステップＳ₁₁に移行し、全部決定されてい
る場合はステップＳ₁₅に移行する。ここでは最上位ビッ
トしか決定されていないので、ステップＳ₁₅には移行せ
ず、ステップＳ₁₁に移行する。

【００６５】ステップＳ₁₁では、決定ビット位置を下位
ビット側にシフトさせる。このＡ／Ｄコンバータ２は、
レジスタの値を１ビットずつ決定するのであるから、決
定ビット位置は最上位ビットから下位ビット側に１ビッ
トシフトし、２ビット目の位置にされる。

【００６６】次いで、ステップＳ₁₂にて、今回の比較電
圧差を２^d分の１にして次回の比較電圧差を設定する。
この実施例では、ｄは１であり、比較電圧差は１／２に
されるので、次回の比較電圧差は１／４Ｖ_refになる。

【００６７】次いで、処理はステップＳ₃に戻される。
このステップＳ₃では、決定ビット位置(最上位から２ビ
ット目)のレジスタの値が“１”にされる。

【００６８】ステップＳ₄では、レジスタの値に基づい
て算出用の比較電圧ＤＡ₂の値を設定する。

【００６９】先ず、最上位ビットの値が“１”である場
合を説明すると、ステップＳ₃で２ビット目の値は
“１”にされるので、レジスタの値は“１１００”とな
る。“１１００”に対応する電圧値は３／４Ｖ_refであ
り、ステップＳ₄で、算出用の比較電圧ＤＡ₂は、ＤＡ₂ ＝３／４Ｖ_ref に設定される。

【００７０】他方、比較電圧差Ｗは１／４Ｖ_refであ
り、ステップＳ₅で、判断用の比較電圧ＤＡ₁、ＤＡ
₃が、ＤＡ₃ ＝４／４Ｖ_ref ＤＡ₁ ＝２／４Ｖ_ref に設定される。それら比較電圧ＤＡ₁〜ＤＡ₃を図３の２
ｎｄの位置に示した。

【００７１】次に、最上位ビットが“０”である場合を
説明すると、この場合も２ビット目の値は“１”にされ
ているので、レジスタの値は“０１００”となる。“０
１００”に対応する電圧値は、１／４Ｖ_ref、比較電圧
差は１／４Ｖ_refであり、各比較電圧ＤＡ₁〜ＤＡ₃は、ＤＡ₃ ＝２／４Ｖ_ref ＤＡ₂ ＝１／４Ｖ_ref ＤＡ₁ ＝０／４Ｖ_ref に設定される。

【００７２】いずれにしろ、次のステップＳ₆では、単
位コンパレータ３a〜３cが、入力電圧Ａ_inを各比較電圧
ＤＡ₁〜ＤＡ₃とそれぞれ比較し、その結果を、２回目の
比較結果Ａ₂、Ｂ₂、Ｃ₂として出力する。

【００７３】ステップＳ₇では、比較結果Ｂ₂の値が決定
ビット位置(最上位から２番目の位置)の値として仮に決
定される。

【００７４】次のステップＳ₈では、比較結果の正常性
を判断する。入力電圧Ａ_inが、今回の比較電圧ＤＡ₁〜
ＤＡ₃の範囲内にあれば正常であると判断し、ステップ
Ｓ₉に移行する。

【００７５】他方、今回(２回目)の比較結果Ａ₂が
“０”、又は比較結果Ｃ₂が“１”となっていた場合に
は、入力電圧Ａ_inは今回の比較電圧ＤＡ₁〜ＤＡ₃の範囲
内になく、比較結果は異常と判断し、ステップＳ₂₀の修
正ルーチンに移行する。

【００７６】ここでは、比較結果は正常であり、ステッ
プＳ₈からステップＳ₉に移行したものとする。ステップ
Ｓ₉で、決定ビット位置(２番目のビット位置)の値をそ
のまま正式に決定する。

【００７７】次いで、ステップＳ₁₀に移行し、終了か否
かを判断する。ここでは終了ではないのでステップＳ₁₁
に移行する。ステップＳ₁₁で決定ビット位置を１ビット
だけ下位側にシフトさせ、３ビット目の位置にする。比
較電圧差を半分にし(１／８Ｖ_ref)、処理をステップＳ₃
に戻す。

【００７８】ステップＳ₃では、レジスタの決定ビット
位置(３ビット目)の値を“１”にする。上位２ビットの
値が“１１”の場合、レジスタの値は“１１１０”とな
り、ステップＳ₄で、算出用の比較電圧ＤＡ₂が、そのレ
ジスタの値に対応する電圧７／８Ｖ_refに設定される。
即ち、ＤＡ₂ ＝７／８Ｖ_ref となる。

【００７９】次いで、ステップＳ₅で、判断用の比較電
圧ＤＡ₁、ＤＡ₃は、算出用の比較電圧ＤＡ₂の値に対
し、比較電圧差(＝１／８Ｖ_ref)が増減された電圧値に
設定される。結局、各比較電圧ＤＡ₁〜ＤＡ₃は、ＤＡ₃ ＝８／８Ｖ_ref ＤＡ₂ ＝７／８Ｖ_ref ＤＡ₁ ＝６／８Ｖ_ref に設定される。

【００８０】他方、上位２ビットの値が“１０”の場
合、３ビット目の値を“１”にすると、レジスタの値は
“１０１０”となり、各比較電圧ＤＡ₁〜ＤＡ₃は、ＤＡ₃ ＝６／８Ｖ_ref ＤＡ₂ ＝５／８Ｖ_ref ＤＡ₁ ＝４／８Ｖ_ref と設定される。

【００８１】上位２ビットの値が“０１”の場合や“０
０”の場合も同様であり、レジスタの値はそれぞれ“０
１１０”、“００１０”となる。“０１１０”の場合
は、ＤＡ₃ ＝４／８Ｖ_ref ＤＡ₂ ＝３／８Ｖ_ref ＤＡ₁ ＝２／８Ｖ_ref と設定される。“００１０”の場合は、ＤＡ₃ ＝２／８Ｖ_ref ＤＡ₂ ＝１／８Ｖ_ref ＤＡ₁ ＝０／８Ｖ_ref と設定される。

【００８２】各比較電圧ＤＡ₁〜ＤＡ₃がいずれの値に設
定されるにしろ、次のステップＳ₅にて、単位コンパレ
ータ３a〜３cは入力電圧Ａ_inを、設定された比較電圧Ｄ
Ａ₁〜ＤＡ₃と比較し、３回目の比較結果Ａ₃、Ｂ₃、Ｃ₃
を出力する。それらのうち、比較結果Ｂ₃をレジスタの
決定ビット位置(３ビット目)の値として決定する。

【００８３】このように、比較結果Ｂを用いてレジスタ
の値は１ビットずつ決定され、最下位ビット(４ビット
目)の値が正式に決定されるとステップＳ₁₀からステッ
プＳ₁₅に移行する。コントローラがＥＮＤ信号を外部に
出力したところで、そのレジスタの内容が出力ラッチ６
を介してディジタル電圧データとして取り出され、変換
処理は終了する。

【００８４】以上は比較結果が正常と判断された場合に
ついて説明したが、今度は、ステップＳ₈において、比
較結果が異常と判断され、ステップＳ₂₀の修正ルーチン
に移行する場合の処理について説明する。

【００８５】この修正ルーチンは、最上位ビット以外の
位置のビットを修正するために用いられるものであり、
この修正ルーチンに移行したときは、入力電圧Ａ_inが比
較電圧ＤＡ₃〜ＤＡ₁の範囲を逸脱していた場合であるか
ら、

【００８６】Ａ_in ＜ＤＡ₁ 又はＤＡ₃ ＜Ａ_in となっていた場合であり、比較結果Ａが“０”(この場
合は、比較結果Ａ〜Ｃが全て“０”となる)であるか、
比較結果Ｃが“１”(この場合は、比較結果Ａ〜Ｃが全
て“１”となる)である場合である。

【００８７】比較結果Ａが“０”の場合、入力電圧Ａ_in
の真の値は、ＤＡ₁−Ｗ＜Ａ_in ＜ＤＡ₁ の範囲にあるものと推定し、次回の比較電圧ＤＡ₁〜Ｄ
Ａ₃の範囲を、上記ＤＡ₁−Ｗ〜ＤＡ₁の範囲に設定し、
処理を行う。

【００８８】他方、比較結果Ｃが“１”の場合、入力電
圧Ａ_inの真の値は、ＤＡ₃ ＜Ａ_in ＜ＤＡ₃＋Ｗの範囲にあるものと推定し、次回の比較電圧ＤＡ₁〜Ｄ
Ａ₃の範囲を、上記ＤＡ₃〜ＤＡ₃＋Ｗの範囲に設定し、
処理を行う。

【００８９】次回の比較電圧ＤＡ₁〜ＤＡ₃の範囲を上述
したように設定するためには、比較結果Ａが“０”の場
合、ステップＳ₂₀において、前回正式に決定したビット
位置の値から“１”を減算し、ステップＳ₂₁において今
回の決定ビット位置の値を“１”にすることでレジスタ
の値を修正する。他方、比較結果Ｃが“１”の場合、ス
テップＳ₂₀において、前回正式に決定したビット位置の
値に“１”を加算し、ステップＳ₂₁において今回の決定
ビット位置の値を“０”にすることでレジスタの値を修
正する。

【００９０】具体例を示して説明すると、図３の実線で
示すように、入力電圧Ａ_inの真の値が、１２／１６Ｖ_ref ＜Ａ_in ＜１３／１６Ｖ_ref であるのに、２回目の比較のとき(図３の２ｎｄ)、Ａ_in ＜１２／１６Ｖ_ref となったものとすると、２回目の比較のときに、ＤＡ₂ ＜Ａ_in とすべきところを、Ａ_in ＜ＤＡ₂ としてしまったことになる。

【００９１】３回目の比較(図３の３ｓｔ)では、比較電
圧ＤＡ₁〜ＤＡ₃は、ＤＡ₃ ＝６／８Ｖ_ref ＤＡ₂ ＝５／８Ｖ_ref ＤＡ₁ ＝４／８Ｖ_ref として設定されており、入力電圧Ａ_inとの比較を行う
と、ＤＡ₁ ＜ＤＡ₂ ＜ＤＡ₃ ＜Ａ_in となるので、３回目の比較結果Ａ₃、Ｂ₃、Ｃ₃は全て
“１”となってしまう。

【００９２】比較結果Ｃ₃が“１”であれば、ステップ
Ｓ₈で比較結果は異常と判断されるので、ステップＳ₂₀
に移行する。このとき、レジスタの値は“１０１０”と
なっているが、このステップＳ₂₀で、前回(２ｎｄ)正式
に決定されたビット位置の値に“１”を加算するので、
レジスタの値は“１１１０”になる。

【００９３】次いで、ステップＳ₂₁で、今回(３ｓｔ)の
決定ビット位置の値を“０”にすると、レジスタの値は
“１１００”に修正され、次いで、処理はステップＳ₁₀
に戻る。

【００９４】ステップＳ₁₁、Ｓ₁₂で、決定ビット位置が
シフトされ、また比較電圧差がＶ_ref／１６にされ、処
理がステップＳ₃に戻ると、決定ビット位置の４ビット
目が１にされ、レジスタの値は“１１０１”になる。ス
テップＳ₄では、そのレジスタの値に基いて、中心とな
る比較電圧ＤＡ₂が、ＤＡ₂ ＝１３／１６Ｖ_ref と設定され、次いで、ステップＳ₅で、ＤＡ₃ ＝１４／１６Ｖ_ref ＤＡ₁ ＝１２／１６Ｖ_ref と設定されると、ＤＡ₁ ＜Ａ_in ＜ＤＡ₂ ＜ＤＡ₃ となる。以上の処理によって、入力電圧Ａ_inの真の値
が、比較電圧ＤＡ₁〜ＤＡ₃の範囲内に納められる。

【００９５】次に、他の比較ミスの処理工程を具体的に
説明する。図３の破線で示すように、入力電圧Ａ_inが、８／１６Ｖ_ref ＜Ａ_in ＜９／１６Ｖ_ref であるのに、２回目の比較のとき(図３の２ｎｄ)、Ａ_in ＜８／１６Ｖ_ref となり、２回目の比較のときに、ＤＡ₁ ＜Ａ_in とすべきところを、Ａ_in ＜ＤＡ₁ としてしまったものとする。

【００９６】ステップＳ₈で比較結果は異常であると判
断され、ステップＳ₂₀に移行すると、２回目(２ｎｄ)の
比較の際に“１１００”となっていたレジスタの値は、
ステップＳ₂₀、Ｓ₂₁において“０１００”と修正される
(桁上がりによるオーバーフローがある)。その後、ステ
ップＳ₁₀、Ｓ₁₁、Ｓ₁₂を経て、処理がステップＳ₃に戻
ったところでレジスタの値は“０１１０”にされ、その
後、ステップＳ₁₂、Ｓ₃、Ｓ₄、Ｓ₅で、３回目の比較電
圧ＤＡ₁〜ＤＡ₃が、ＤＡ₃ ＝８／１６Ｖ_ref ＤＡ₂ ＝６／１６Ｖ_ref ＤＡ₁ ＝４／１６Ｖ_ref に設定される。

【００９７】しかしながら、入力電圧Ａ_inは、設定され
たいずれの比較電圧ＤＡ₁、ＤＡ₂、ＤＡ₃よりも高いの
で、３回目(３ｓｔ)の比較を行ったとき、比較結果
Ａ₃、Ｂ₃、Ｃ₃は全て“１”となり、この３回目の比較
も比較ミスとなる。従って、ステップＳ₈で比較結果は
異常であると判断され、ステップＳ₂₀に移行する。この
ときのレジスタの値は“０１１０”であるが、ステップ
Ｓ₂₀、Ｓ₂₁を経て、“１０００”に修正される。

【００９８】その後、ステップＳ₁₀、Ｓ₁₁、Ｓ₁₂、Ｓ₃
〜Ｓ₅で、４回目の比較電圧ＤＡ₁〜ＤＡ₃が、ＤＡ₃ ＝１０／１６Ｖ_ref ＤＡ₂ ＝９／１６Ｖ_ref ＤＡ₁ ＝８／１６Ｖ_ref と設定されると、入力電圧Ａ_inは、４回目に設定された
比較電圧ＤＡ₁〜ＤＡ₃の範囲内に納められる。

【００９９】以上説明したように、この実施例では、算
出用の比較電圧ＤＡ₂の比較結果(１又は０)をレジスタ
決定ビット位置の値として用い、１回の比較で入力電圧
Ａ_inが１ビットずつ決定され、ディジタル電圧データの
精度が１ビットずつ向上することになるが、途中で比較
ミスがあった場合でも、比較回数を増やすことなく正し
いディジタル電圧データを求めることができる。

【０１００】次に、本発明の他の実施形態のＡ／Ｄコン
バータを説明する。前述のＡ／Ｄコンバータ２はディジ
タル電圧データを１ビットずつ決定することで、その精
度を１ビットずつ高めるものであったが、図４の符号１
２に示したＡ／Ｄコンバータは、２ビットずつ決定する
ものである。

【０１０１】このＡ／Ｄコンバータ１２は、前述のＡ／
Ｄコンバータ２と同様の構成であり、コンパレータ１３
に接続された入力端子１４には、図示しない前段のサン
プルホールド回路が接続されており、そのサンプルホー
ルド回路はアナログ電圧をサンプリングし、入力電圧Ａ
_inとして、入力端子１４に出力するように構成されてい
る。他方、出力ラッチ１６には、端子１７₁〜１７_nが並
列に設けられており、入力電圧Ａ_inをＡ／Ｄ変換した結
果であるディジタル電圧データは、エラーコレクタ１５
内のレジスタの値として、各端子１７₁〜１７_nから、出
力ラッチ１６を介して１ビットずつ並列に出力されるよ
うに構成されている。

【０１０２】Ｄ／Ａ変換回路１８に入力された基準電圧
Ｖ_T、Ｖ_B(Ｖ_T＞Ｖ_B)は、Ｄ／Ａ変換回路１８内に設けら
れた抵抗ラダーによって分圧されており、このＡ／Ｄコ
ンバータ１２でも、所望電圧値の比較電圧が得られるよ
うに構成されている。

【０１０３】コンパレータ１３内には、５個の単位コン
パレータ１３a〜１３eが設けられており、各単位コンパ
レータ１３a〜１３eに対し、Ｄ／Ａ変換回路１８から、
５個の比較電圧ＤＡ₁〜ＤＡ₅(ＤＡ₁ ＜ＤＡ₂ ＜ＤＡ₃
＜ＤＡ₄ ＜ＤＡ₅)が個別に出力されるように構成さ
れている。

【０１０４】各単位コンパレータ１３a〜１３eには、入
力端子１４からの入力電圧Ａ_inも入力されており、各単
位コンパレータ１３a〜１３eは、その入力電圧Ａ_inを各
比較電圧ＤＡ₁〜ＤＡ₅とそれぞれ比較し、その結果を比
較結果Ａ、Ｂ、Ｃ、Ｄ、Ｅとしてエラーコレクタ１５に
出力するように構成されている。

【０１０５】エラーコレクタ１５内にはレジスタが設け
られており、後記するように、入力された比較結果Ａ〜
Ｅのうち、比較結果Ｂ、Ｃ、Ｄに基いて、下記表、

【０１０６】

【表１】

【０１０７】のディジタル値を生成し、そのディジタル
値によってレジスタ内の値を順次２ビットずつ決定す
る。全ビットが決定されると、そのレジスタの値が、デ
ィジタル電圧データとして出力ラッチ１６を介して、端
子１７₁〜１７_nから出力される。

【０１０８】このＡＤコンバーター１２の動作を説明す
る。最大と最小の比較電圧ＤＡ₁、ＤＡ₅を判断用の比較
電圧として用い、３個の比較電圧ＤＡ₂〜ＤＡ₄を算出用
の比較電圧として用い、１回の比較動作で２ビットの変
換を行い、入力電圧Ａ_inを８ビットのディジタル電圧デ
ータに変換する場合について説明する。

【０１０９】この例でも、基準電圧Ｖ_refを、Ｖ_ref ＝Ｖ_T−Ｖ_B と定めるものとし、ここでもＶ_BはゼロＶであるものと
する(Ｖ_ref＝Ｖ_T)。また、レジスタ内の値は、最上位の
ビット位置から順次下位ビットに向けて２ビットずつ決
定するものとする。

【０１１０】処理手順は図２に示したフローチャートと
同様であり、ステップＳ₁では、コントローラ１１がエ
ラーコレクタ１５の他、他の回路に対して初期化信号を
出力し、各部を初期化する。このとき、エラーコレクタ
１５内の８ビットのレジスタは“００００００００”に
セットされ、最初の比較電圧差Ｗは１／４Ｖ_refにセッ
トされる。

【０１１１】ステップＳ₂において、決定ビット位置は
最上位のビットと２番目のビットの合計２ビットにセッ
トされる。

【０１１２】ステップＳ₃では、レジスタの決定ビット
位置の値を“１０”にする(レジスタの値は“１０００
００００”になる)。

【０１１３】このＡ／Ｄコンバータ１２でも、レジスタ
の値によって、電圧値が１個定まるように構成されてお
り、レジスタの値、“０００００００１”、“００００
００１０”、“００００００１１”、……“１１１１１
１１１”のそれぞれに対して、電圧値は、１／２５６Ｖ
_ref、２／２５６Ｖ_ref、３／２５６Ｖ_ref、……、２５
５／２５６Ｖ_ref となるようにされている。

【０１１４】ステップＳ₄では、レジスタの内容と比較
電圧差Ｗとから、算出用の比較電圧ＤＡ₂〜ＤＡ₄の電圧
値を設定する。

【０１１５】いま、レジスタの内容が、“１０００００
００”であり、中心となる算出用の比較電圧ＤＡ₃は、
そのレジスタの値に対応する１２８／２５６Ｖ_ref(＝１
／２Ｖ_ref)に設定される。比較電圧差は１／４Ｖ_refで
あり、算出用の比較電圧ＤＡ₂、ＤＡ₄は、レジスタの値
に対応する電圧値に対し、比較電圧幅分だけ増減した電
圧値に設定される。結局、各比較電圧ＤＡ₂〜ＤＡ₄は、ＤＡ₄ ＝３／４Ｖ_ref ＤＡ₃ ＝２／４Ｖ_ref ＤＡ₂ ＝１／４Ｖ_ref と設定される。

【０１１６】次いで、ステップＳ₅にて、レジスタの値
と比較電圧差とから、判断用の比較電圧ＤＡ₁、ＤＡ
₅が、それぞれ比較電圧ＤＡ₁〜ＤＡ₃の範囲の比較電圧
幅分だけ外

【０１１７】ＤＡ₅ ＝４／４Ｖ_ref ＤＡ₁ ＝０／４Ｖ_ref と設定される。結局、各比較電圧ＤＡ₁〜ＤＡ₅は、ＤＡ₅ ＝４／４Ｖ_ref ＤＡ₄ ＝３／４Ｖ_ref ＤＡ₃ ＝２／４Ｖ_ref ＤＡ₂ ＝１／４Ｖ_ref ＤＡ₁ ＝０／４Ｖ_ref と設定される。

【０１１８】ステップＳ₆では、各単位コンパレータ１
３a〜１３eが入力電圧Ａ_inを各比較電圧ＤＡ₁〜ＤＡ₅と
それぞれ比較し、１回目の比較結果Ａ₁、Ｂ₁、Ｃ₁、
Ｄ₁、Ｅ₁を求める。

【０１１９】この実施の形態においても、各比較結果
Ａ、Ｂ、Ｃ、Ｄ、Ｅは、入力電圧Ａ_inが大きい場合に
“１”に、小さい場合に“０”にされるものとする。

【０１２０】ステップＳ₇では、算出用の比較電圧ＤＡ₂
〜ＤＡ₄の比較結果Ｂ、Ｃ、Ｄの値と上述した表１に示
したテーブルを用いて２ビットのディジタル値を生成
し、これを決定ビット位置(ここでは最上位の２ビット)
の値として仮に決定する。

【０１２１】次に、ステップＳ₈では、比較結果Ａ〜Ｅ
が正常であるか異常であるかを判断する。正常な場合に
は、ステップＳ₈からステップＳ₉に移行する。他方、異
常であると判断した場合にはステップＳ₂₀に移行する。

【０１２２】入力電圧Ａ_inは必ずＶ_BとＶ_Tの間の電位に
あるものとし、最初の比較結果は正常であり、ステップ
Ｓ₉に移行するものとする。

【０１２３】ステップＳ₉では、仮に決定した決定ビッ
ト位置の値を正式に決定する。ステップＳ₂₀の修正ルー
チンを経ていないので、ステップＳ₇で仮に決定された
値がそのまま正式に決定される。

【０１２４】次に、ステップＳ₁₀では、レジスタの値が
全て決定されたか否か判断する。ここでは、最上位の２
ビットしか決定されていないのでステップＳ₁₁に移行
し、決定ビット位置を２ビットだけ下位側にシフトさ
せ、決定ビット位置を３ビット目と４ビット目の２ビッ
トにする。

【０１２５】次いで、ステップＳ₁₂にて、比較電圧差を
２^d分の１にする。この実施例では、ディジタル電圧デ
ータが２ビットずつ決定されるので、ｄは２である。従
って、比較電圧差は、ステップＳ₁₂を経る毎に１／４に
される。今回、比較電圧差Ｗは、１／１６Ｖ_refにな
る。

【０１２６】次いで、処理はステップＳ₃に戻される。
このステップＳ₃では、決定ビット位置(最上位から３及
び４ビット目)のレジスタの値を“１０”にする。

【０１２７】ステップＳ₄、Ｓ₅では、レジスタの値と比
較電圧差Ｗとから、各比較電圧ＤＡ₁〜ＤＡ₅を設定す
る。

【０１２８】いま、レジスタの最上位の２ビットが“１
０”であるものとすると、ステップＳ₃で３ビット目及
び４ビット目の値が“１０”にされると、レジスタの値
は“１０１０００００”になる。中心の算出用の比較電
圧ＤＡ₃は、その値に対応する電圧値(ＤＡ₃ ＝１６０
／２５６Ｖ_ref ＝１０／１６Ｖ_ref)に設定され、他の
比較電圧ＤＡ₁、ＤＡ₂、ＤＡ₄、ＤＡ₅は、レジスタの値
と比較電圧差(＝１／１６Ｖ_ref)とから設定され、結
局、各比較電圧ＤＡ₁〜ＤＡ₅は、ＤＡ₅ ＝１２／１６Ｖ_ref ＤＡ₄ ＝１１／１６Ｖ_ref ＤＡ₃ ＝１０／１６Ｖ_ref ＤＡ₂ ＝９／１６Ｖ_ref ＤＡ₁ ＝８／１６Ｖ_ref に設定される。

【０１２９】他方、最上位の２ビットが“０１”である
場合には、レジスタの値は“０１１０００００”(対応
する電圧値は６／１６Ｖ_ref)となり、各比較電圧ＤＡ₁
〜ＤＡ₅は、ＤＡ₅ ＝８／１６Ｖ_ref ＤＡ₄ ＝７／１６Ｖ_ref ＤＡ₃ ＝６／１６Ｖ_ref ＤＡ₂ ＝５／１６Ｖ_ref ＤＡ₁ ＝４／１６Ｖ_ref と設定される。

【０１３０】各比較電圧ＤＡ₁〜ＤＡ₅がいずれの電圧値
に設定されるにしろ、次のステップＳ₆では、単位コン
パレータ１３a〜１３eは、入力電圧Ａ_inを設定された比
較電圧ＤＡ₁〜ＤＡ₅とそれぞれ比較し、その結果を２回
目の比較結果Ａ₂、Ｂ₂、Ｃ₂、Ｄ₂、Ｅ₂として出力す
る。そして、ステップＳ₇で、比較結果Ｂ₂、Ｃ₂、Ｄ₂と
表１とから２ビットのディジタル値を求め、これをレジ
スタの決定ビット位置(３番目と４番目の２ビット)の値
として仮に決定する。

【０１３１】次のステップＳ₈では、比較結果の正常性
を判断し、入力電圧Ａ_inが、今回の比較電圧ＤＡ₁〜Ｄ
Ａ₅の範囲内にあり、比較結果が正常である場合にはス
テップＳ₉に移行し、異常である場合にはステップ₂₀に
移行する。

【０１３２】異常と判断される場合は、比較結果Ａ〜Ｅ
のうち、判断用の比較電圧ＤＡ₁の比較結果Ａが“０”
(この場合、Ａ〜Ｅは全て“０”)であるか、又は判断用
の比較電圧ＤＡ₅の比較結果Ｅが“１”(この場合、Ａ〜
Ｅは全て“１”)のときである。

【０１３３】ここでは、比較結果が正常であり、ステッ
プＳ₈からステップＳ₉に移行したものとする。

【０１３４】このステップＳ₉において、決定ビット位
置の値を正式に決定し、次いで、ステップＳ₁₀に移行
し、終了か否かを判断する。今回は終了ではないのでス
テップＳ₁₁に移行する。このステップＳ₁₁で決定ビット
位置を下位ビット側にシフトさせ、５ビット目と６ビッ
ト目にする。また、比較電圧差を前回の１／４の１／６
４Ｖ_refにし、処理をステップＳ₃に戻す。

【０１３５】ステップＳ₃では、エラーコレクタ１５内
の決定ビット位置の２ビットの値を“１０”にする。

【０１３６】例えば、最上位ビットと２ビット目の２ビ
ットの値が“１０”、３ビット目と４ビット目の２ビッ
トの値が“１１”である場合、レジスタの値は、“１０
１１１０００”となる。ステップＳ₄、Ｓ₅では、中心と
なる算出用の比較電圧ＤＡ₃が、その“１０１１１００
０”に対応する電圧値(＝４６／６４Ｖ_ref)に設定さ
れ、そのレジスタの値と比較電圧差から、結局、各比較
電圧ＤＡ₁〜ＤＡ₅は、ＤＡ₅ ＝４８／６４Ｖ_ref ＤＡ₄ ＝４７／６４Ｖ_ref ＤＡ₃ ＝４６／６４Ｖ_ref ＤＡ₂ ＝４５／６４Ｖ_ref ＤＡ₁ ＝４４／６４Ｖ_ref と設定される。

【０１３７】他方、最上位ビットと２ビット目の２ビッ
トの値が“１０”であり、３ビット目と４ビット目の値
が“１０”であれば、レジスタの値は“１０１０１００
０”になり、その値に対応する電圧値は、４３／６４Ｖ
_refであるから、結局、各比較電圧ＤＡ₁〜ＤＡ₅は、ＤＡ₅ ＝４５／６４Ｖ_ref ＤＡ₄ ＝４４／６４Ｖ_ref _ＤＡ ₃ ＝４３／６４Ｖ_ref ＤＡ₂ ＝４２／６４Ｖ_ref ＤＡ₁ ＝４１／６４Ｖ_ref と設定される。

【０１３８】最上位ビットと２ビット目の２ビットの値
が“０１”の場合も同様に、ステップＳ₅でレジスタの
値と比較電圧差Ｗから、各比較電圧ＤＡ₁〜ＤＡ₅が設定
される。このように各比較電圧ＤＡ₁〜ＤＡ₅が設定され
ると、次のステップＳ₆において、単位コンパレータ１
３a〜１３eによって、入力電圧Ａ_inが設定された比較電
圧ＤＡ₁〜ＤＡ₅と比較され、３回目の比較結果Ａ₃、
Ｂ₃、Ｃ₃、Ｄ₃、Ｅ₃が求められ、比較結果Ｂ₃、Ｃ₃、Ｄ
₃と表１によりディジタル値が生成され、レジスタの決
定ビット位置の２ビットの値がそのディジタル値に仮に
決定される。

【０１３９】以上説明したように、３つの算出用の比較
電圧ＤＡ₂〜ＤＡ₄を用い、レジスタの値は２ビットずつ
決定される。最下位の２ビット(７ビット目及び８ビッ
ト目のビット)が正式に決定されるとステップＳ₁₀で終
了と判断され、処理はステップＳ₁₅に移行し、そのレジ
スタの内容は出力ラッチ１６を介してディジタル電圧デ
ータとして出力され、変換処理は終了する。

【０１４０】次に、ステップＳ₈において比較結果が異
常である判断され、ステップＳ₂₀に移行した場合の処理
について説明する。

【０１４１】このステップ₂₀の修正ルーチンは最上位の
２ビット以外の位置のビットを修正する際に用いられる
ものであり、比較結果が異常な場合、今回の比較電圧Ｄ
Ａ₁、ＤＡ₅と今回の比較電圧幅Ｗとから、真の入力電圧
Ａ_inは下記範囲、ＤＡ₁−Ｗ＜Ａ_in ＜ＤＡ₁ (比較結果Ａが“０”の場
合) ＤＡ₅ ＜Ａ_in ＜ＤＡ₅＋Ｗ (比較結果Ｃが“１”の場
合) にあるものと推定し、次回の比較電圧ＤＡ₁〜ＤＡ₅の範
囲を、上記ＤＡ₁−Ｗ〜ＤＡ₁、又はＤＡ₅〜ＤＡ₅＋Ｗの
範囲に設定する。

【０１４２】この修正方法を、図５、及び図５の部分拡
大図である図６〜図９を用い、入力電圧の比較ミスを、
Ａ_in1〜Ａ_in4の４つの入力電圧の場合に分けて具体的に
説明する。

【０１４３】入力電圧Ａ_in1〜Ａ_in4は、それぞれ１回目
の比較(１ｓｔ)のときはＤＡ₃〜ＤＡ₄の範囲内にあり、
正常な比較結果が得られたが、２回目の比較のときに各
入力電圧Ａ_in1〜Ａ_in4が真の値よりも小さくなり、２回
目の比較電圧ＤＡ₁〜ＤＡ₄に対し、正常である場合に
は、ＤＡ₄ ＜Ａin₄ ＜ＤＡ₅ ＤＡ₃ ＜Ａin₃ ＜ＤＡ₄ ＤＡ₂ ＜Ａin₂ ＜ＤＡ₃ ＤＡ₁ ＜Ａin₁ ＜ＤＡ₂ であるのに対し、のような比較結果が得られてしまったものとする。

【０１４４】上記入力電圧Ａ_in1〜Ａin₄のうち、入力電
圧Ａ_in2〜Ａin₄については、２回目の比較のときには比
較結果は正常であるので、その比較結果に基づいて設定
された３回目の比較電圧ＤＡ₁〜ＤＡ₅は、図５中の〜
の位置にある。

【０１４５】他方、入力電圧Ａ_in1については、２回目
の比較のとき比較結果Ａが“０”(Ａ〜Ｅは全て“０”)
となり、比較結果が異常と判断され、３回目に設定され
る比較電圧は、図５中のの位置になる(３回目の比較
電圧のうち、最大の比較電圧ＤＡ₅が２回目の最小の比
較電圧ＤＡ₁と一致する)。各入力電圧Ａ_in1〜Ａ_in4につ
いて、３、４回目の比較電圧ＤＡ₁〜ＤＡ₅の推移を図６
〜図９に拡大して示す。

【０１４６】３回目の比較の際には入力電圧Ａ_in1〜Ａ
_in4は、真の電圧値に復帰しているので、３回目の比較
電圧ＤＡ₁〜ＤＡ₅と比較した場合、各入力電圧Ａ_in1〜
Ａ_in4の比較結果は、全てについて比較結果Ｅが“１”
になり、３回目の比較結果は異常と判断される(入力電
圧Ａ_in1については、２回連続して比較結果が異常と判
断される)。

【０１４７】比較結果Ｅが“１”なので、４回目に設定
される比較電圧ＤＡ₁〜ＤＡ₅は、それらのうちの最小の
比較電圧ＤＡ₁が、３回目の比較電圧のうちの最大の比
較電圧ＤＡ₅と一致するように設定される。すると、各
入力電圧Ａ_in1〜Ａ_in4について、４回目の比較結果は正
常なものとなり、かくて全ての入力電圧Ａ_in1〜Ａ_in4に
ついて、２回目(２ｎｄ)に生じた比較ミスの修正が完了
する。

【０１４８】以上説明したように、この実施の形態では
中心の３つの算出用の比較電圧ＤＡ₂〜ＤＡ₄によって比
較電圧差Ｗの領域を４つ作り、ディジタル電圧データを
２ビットずつ決定している。

【０１４９】その２ビットの決定の際には、外側の２つ
の比較電圧ＤＡ₁、ＤＡ₅は用いられず、冗長なものとな
っているが、判断用の比較電圧ＤＡ₁、ＤＡ₅は、比較結
果が正常であるか異常であるかの判断に用いられ、入力
電圧Ａ_inの振動等による比較結果が異常であると判断さ
れた場合には、上述したように、比較結果のミスにより
決定されたレジスタの値を修正できるようにされてい
る。

【０１５０】なお、上述の修正を行うためには、具体的
には、ステップ、Ｓ₂₀、Ｓ₂₁にて次のような処理を行
う。

【０１５１】比較結果Ａが“０”(Ａ_in ＜ＤＡ₁)であ
った場合、ステップＳ₂₀では、前回の決定ビット位置の
２ビットの値から“０１”を減算し(桁下がりする場合
がある)、ステップＳ₂₁で、今回の決定ビット位置の２
ビットの値を“１１”にする。

【０１５２】他方、比較結果Ａが“０”(ＤＡ₅ ＜
Ａ_in)であった場合、ステップＳ₂₀では、前回の決定ビ
ット位置の２ビットの値に“０１”を加算し(桁上がる
する場合がある)、ステップＳ₂₁で、今回の決定ビット
位置の２ビットの値を“００”にする。

【０１５３】このように、レジスタの値が修正されると
その後の比較電圧ＤＡ₁〜ＤＡ₅の設定は正しく行われ、
正確なディジタル電圧データが得られる。

【０１５４】なお、図５は、入力電圧Ａ_inが２回目の比
較の際に一時的に低下してしまった場合であるが、一時
的に増加した場合も、同様に正しいディジタル電圧デー
タが得られる。その場合の各比較電圧ＤＡ₁〜ＤＡ₅の推
移を図１０に示しておく。

【０１５５】以上説明した実施の形態では、算出用の比
較電圧によってディジタル電圧データを求める際、判断
用の比較電圧を２個設定して比較ミスを修正するように
したが、判断用の比較電圧を４個以上設定してもよいこ
とは言うまでもない。但し、算出用と判断用の比較電圧
を複数配置する場合でも、算出用の比較電圧は奇数個、
判断用の比較電圧は偶数個とし、算出用の比較電圧の範
囲の上下に同数ずつ配置するのが便利である。また、本
例ではディジタル電圧データを２ビットずつ決定してい
るが、これを２以上の複数個、例えば４ビットずつ決定
する構成としてもよい。

【０１５６】なお、以上説明した入力電圧と比較電圧と
の大小関係に於いて、入力電圧Ａ_in ＜比較電圧ＤＡの場合であるか、比較電圧ＤＡ＜入力電圧Ａ_in の場合であるかしか記載せず、比較電圧ＤＡ＝入力電圧Ａ_in の場合分については言及しなかったが、比較電圧ＤＡと
入力電圧Ａ_inとの大小関係は、Ａ／Ｄコンバータの実用
上、必ず成立するものとして説明した。

【０１５７】

【発明の効果】所定制度のディジタル電圧データを求め
る際、２^d−１個の算出用の比較電圧を用い、その比較
結果からｄビットのディジタル値を求めて入力電圧のデ
ィジタル化を行うので、Ａ／Ｄ変換が早く終了する。そ
の場合、Ｄ／Ａ変換回路やコンパレータを高速化した
り、回路規模を大きくする必要がない。

【０１５８】比較ミスがあった場合でも、容易に正しい
値に修正することができる。その際、比較をやり直さな
くて済むので、速度が低下することはない。

【０１５９】一般に、コンパレータの精度やＤ／Ａ変換
回路の精度を高めるのは容易であるので、回路規模を大
きくしなくても比較回数を増やすだけで正確な多ビット
のディジタル電圧データを得ることが可能となる。

【図面の簡単な説明】

【図１】本発明に係る第１例のＡ／Ｄコンバータのブ
ロック図

【図２】そのＡ／Ｄコンバータの動作を説明するため
のフローチャート

【図３】そのＡ／Ｄコンバータの比較電圧の推移を説
明するための図

【図４】本発明に係る第２例のＡ／Ｄコンバータのブ
ロック図

【図５】そのＡ／Ｄコンバータの比較電圧の推移の一
例を説明するための図

【図６】図６の入力電圧Ａ_in1の推移を説明するため
の拡大図

【図７】図６の入力電圧Ａ_in2の推移を説明するため
の拡大図

【図８】図６の入力電圧Ａ_in3の推移を説明するため
の拡大図

【図９】図６の入力電圧Ａ_in4の推移を説明するため
の拡大図

【図１０】本発明に係る第２例のＡ／Ｄコンバータの
比較電圧の推移の他の例を説明するための図

【図１１】(ａ)、(ｂ)：比較範囲とディジタル電圧デー
タを求める範囲と許容誤差範囲とを説明するための図

【図１２】従来技術のＡ／Ｄコンバータを説明するた
めのブロック図

【図１３】入力電圧の変動を説明するためのグラフ

【符号の説明】

２、１２……Ａ／Ｄコンバータ３、１３……コン
パレータ５、１５……演算回路(エラーコレクタ)
８、１８……比較電圧設定回路(Ｄ／Ａ変換回路)
Ａ_in……入力電圧ＤＡ₁〜ＤＡ₅……比較電
圧

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成９年４月２５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００４７

【補正方法】変更

【補正内容】

【００４７】この例では、比較電圧ＤＡ_１〜ＤＡ_３のう
ち、中心の比較電圧ＤＡ_２が算出用の比較電圧として用
いられ、ディジタル値が算出される。両端の比較電圧Ｄ
Ａ_１、ＤＡ_３が判断用の比較電圧として用いられ、これ
らの比較結果ＤＡ_１、ＤＡ_３を用いて比較結果が正常で
あるか異常であるかが判断される。エラーコレクタ５内
のレジスタは、後記するように、比較結果が正常であれ
ば、所定位置の１ビットが順次ディジタル値として決定
され、全ビットが決定されると、出力ラッチ６を介し
て、レジスタの値が、入力電圧Ａ_ｉｎのディジタル電圧
データへの変換結果として出力される。

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図５

【補正方法】変更

【補正内容】

【図５】

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図６

【補正方法】変更

【補正内容】

【図６】

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図７

【補正方法】変更

【補正内容】

【図７】

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図８

【補正方法】変更

【補正内容】

【図８】

【手続補正８】

【補正対象書類名】図面

【補正対象項目名】図９

【補正方法】変更

【補正内容】

【図９】

【手続補正９】

【補正対象書類名】図面

【補正対象項目名】図１０

【補正方法】変更

【補正内容】

【図１０】

フロントページの続き (72)発明者樋爪幸二東京都港区北青山３丁目６番12号青山富士ビル日本テキサス・インスツルメンツ株式会社内

Claims

【特許請求の範囲】

【請求項１】入力アナログ電圧を比較電圧と逐次比較
してディジタルデータをｄビットずつ順次に決定するＡ
／Ｄコンバート方法であって、決定ビットであるｄビットを含めたディジタルデータを
所定値に設定する第１の段階と、ディジタルデータに基づいて夫々値の異なる２^d＋１個
以上の比較電圧を生成する第２の段階と、入力アナログ電圧と上記比較電圧を比較する第３の段階
と、上記比較結果が正常の場合には上記比較電圧のうち２^d
−１個の比較結果に基づいて決定ビットであるｄビット
の値を決定する第４の段階と、上記比較結果が異常の場合には、上記比較結果に基づい
て前回の決定ビットの値を修正すると共に今回の決定ビ
ットであるｄビットの値を決定する第５の段階と、ディジタルデータの全てのビットが決定されたか否かを
判定する第６の段階と、ディジタルデータの全てのビットが決定されている場合
にはその決定されたディジタルデータを出力する第７の
段階と、ディジタルデータの全てのビットが決定されていない場
合には決定ビットをｄビット下位ビット側にシフトする
第８の段階と、決定ビットであるｄビットの値を所定値に設定する第９
の段階とを有し、ディジタルデータの全てのビットの値
が決定されるまで上記第２の段階以降の処理を繰り返す
Ａ／Ｄコンバート方法。
【請求項２】上記第２の段階において生成される２^d
＋１個以上の各比較電圧間の電圧差が、処理が繰り返さ
れる毎に小さくなる請求項１に記載のＡ／Ｄコンバート
方法。
【請求項３】上記第２の段階において生成される２^d
＋１個以上の各比較電圧間の電圧差が、処理が繰り返さ
れる毎に２^d分の１になる請求項１又は請求項２のいず
れか１項記載のＡ／Ｄコンバート方法。
【請求項４】上記第２の段階において生成される２^d
＋１個以上の各比較電圧間の電圧差が、夫々等しい請求
項１乃至請求項３のいずれか１項記載のＡ／Ｄコンバー
ト方法。