JPH1020973A - 入力バッファ - Google Patents
入力バッファInfo
- Publication number
- JPH1020973A JPH1020973A JP8188917A JP18891796A JPH1020973A JP H1020973 A JPH1020973 A JP H1020973A JP 8188917 A JP8188917 A JP 8188917A JP 18891796 A JP18891796 A JP 18891796A JP H1020973 A JPH1020973 A JP H1020973A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- threshold value
- input
- signal
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】送信側と受信側のアース電位差、伝送路での減
衰などによる信号レベルのズレから生じるデューティ劣
化を補償し、かつノイズマージンの減少を抑える入力バ
ッファの提供。 【解決手段】入力信号としきい値の差分信号を出力する
差動入力バッファ１と、入力信号の最大値を検出する手
段２と、入力信号の最小値を検出する手段３と、最大値
と最小値の差分から入力信号の振幅を求め、振幅の中心
をしきい値として差動入力バッファに入力する手段４と
を備える。
衰などによる信号レベルのズレから生じるデューティ劣
化を補償し、かつノイズマージンの減少を抑える入力バ
ッファの提供。 【解決手段】入力信号としきい値の差分信号を出力する
差動入力バッファ１と、入力信号の最大値を検出する手
段２と、入力信号の最小値を検出する手段３と、最大値
と最小値の差分から入力信号の振幅を求め、振幅の中心
をしきい値として差動入力バッファに入力する手段４と
を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、インタフェースに
関し、特に高速信号のインタフェースに適用して好適と
される入力バッファのしきい値を最適化する回路に関す
る。
関し、特に高速信号のインタフェースに適用して好適と
される入力バッファのしきい値を最適化する回路に関す
る。
【０００２】
【従来の技術】従来、高速信号を伝送する方式として、
送信側と受信側のアース電位差、伝送路の損失などによ
るデューティ変動を防止するために、差動入力バッファ
を用いた平衡伝送方式が採用されている。しかしなが
ら、この平衡伝送では、一つの信号を伝送するために２
本の伝送路を必要とすることから、不平衡伝送方式に比
べ、実装規模が大きくなるといった問題点があった。
送信側と受信側のアース電位差、伝送路の損失などによ
るデューティ変動を防止するために、差動入力バッファ
を用いた平衡伝送方式が採用されている。しかしなが
ら、この平衡伝送では、一つの信号を伝送するために２
本の伝送路を必要とすることから、不平衡伝送方式に比
べ、実装規模が大きくなるといった問題点があった。
【０００３】そこで、例えば特開平７−２２１６１２号
公報には、クロック信号の平均電圧値を差動入力バッフ
ァのしきい値として用いる構成が提案されている。すな
わち、同公報には、図４に示すように、インタフェース
に使用するクロックを生成するクロックドライバＣＤ
と、このクロックドライバを外部へ送信する出力バッフ
ァ４０−０と、各種インタフェース信号を送信するイン
タフェース信号出力バッファ４０−１〜４０−ｎを有す
る送信部４０と、出力バッファ４０−０からのクロック
を受信しそのクロックの平均電圧値を出力する平均値回
路４２と、平均値回路４２からの平均値電圧をしきい値
とし、インタフェース信号出力バッファ４０−１〜４０
−ｎからの各種インタフェース信号と比較する差動入力
バッファ４１−１〜４１−ｎを有する受信部４１を備え
たインタフェース回路が提案されている。なお、出力バ
ッファから出力される各種インタフェース信号は伝送路
４３−１〜４３−ｎで歪を生じないように終端回路４４
−１〜４４−ｎで終端された上伝送路を伝搬して差動入
力バッファ４１−１〜４１−ｎの正転入力端子に入力さ
れている。
公報には、クロック信号の平均電圧値を差動入力バッフ
ァのしきい値として用いる構成が提案されている。すな
わち、同公報には、図４に示すように、インタフェース
に使用するクロックを生成するクロックドライバＣＤ
と、このクロックドライバを外部へ送信する出力バッフ
ァ４０−０と、各種インタフェース信号を送信するイン
タフェース信号出力バッファ４０−１〜４０−ｎを有す
る送信部４０と、出力バッファ４０−０からのクロック
を受信しそのクロックの平均電圧値を出力する平均値回
路４２と、平均値回路４２からの平均値電圧をしきい値
とし、インタフェース信号出力バッファ４０−１〜４０
−ｎからの各種インタフェース信号と比較する差動入力
バッファ４１−１〜４１−ｎを有する受信部４１を備え
たインタフェース回路が提案されている。なお、出力バ
ッファから出力される各種インタフェース信号は伝送路
４３−１〜４３−ｎで歪を生じないように終端回路４４
−１〜４４−ｎで終端された上伝送路を伝搬して差動入
力バッファ４１−１〜４１−ｎの正転入力端子に入力さ
れている。
【０００４】また、図４に示した従来技術の改良とし
て、例えば特開平７−１５２９８号公報には、差動入力
バッフの出力信号のレベルを監視して差動入力バッファ
への入力リファレンス電圧を適切に調整し、受信信号の
レベルずれを確実に補償すべく、図５に示すように、差
動入力バッファ５１の特性を補償するため、ＬＰＦ（ロ
ーパスフィルタ）５６を差動入力バッファ５１の後に配
置した構成が提案されている。
て、例えば特開平７−１５２９８号公報には、差動入力
バッフの出力信号のレベルを監視して差動入力バッファ
への入力リファレンス電圧を適切に調整し、受信信号の
レベルずれを確実に補償すべく、図５に示すように、差
動入力バッファ５１の特性を補償するため、ＬＰＦ（ロ
ーパスフィルタ）５６を差動入力バッファ５１の後に配
置した構成が提案されている。
【０００５】図５において、差動入力バッファ５１に
は、クロック信号が正転入力端子５２から入力されると
ともに、しきい値（入力リファレンス電圧）が反転入力
端子５３から入力され、これらのクロック信号としきい
値との差分信号がレベル調整後のクロック信号として正
転出力端子５４から出力されるようになっている。
は、クロック信号が正転入力端子５２から入力されると
ともに、しきい値（入力リファレンス電圧）が反転入力
端子５３から入力され、これらのクロック信号としきい
値との差分信号がレベル調整後のクロック信号として正
転出力端子５４から出力されるようになっている。
【０００６】ここで、ＬＰＦ５６は、差動入力バッファ
５１の反転出力端子５５から出力された信号の平均を得
る低域通過フィルタであり、オペアンプ５７は、ＬＰＦ
５６からの平均とクロック信号について予め設定されて
いる所定レベルに対応する設定電圧との差分信号をしき
い値として差動入力バッファ５１の反転入力端子５３に
フィードバックする。なおＦＢ／固定値切替手段５９は
信号断検出手段５８により信号断が検出された際にしき
い値を固定電圧とするものである。
５１の反転出力端子５５から出力された信号の平均を得
る低域通過フィルタであり、オペアンプ５７は、ＬＰＦ
５６からの平均とクロック信号について予め設定されて
いる所定レベルに対応する設定電圧との差分信号をしき
い値として差動入力バッファ５１の反転入力端子５３に
フィードバックする。なおＦＢ／固定値切替手段５９は
信号断検出手段５８により信号断が検出された際にしき
い値を固定電圧とするものである。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術は下記記載の問題転を有している。
た従来技術は下記記載の問題転を有している。
【０００８】（１）第１の問題点は、伝送路での減衰あ
るいは送信側と受信側のアース電位差により、しきい値
が入力信号の中心値からズレることによるデューティ劣
化に対しては使用可能であるが、伝送路の特性によって
生じるデューティ劣化、および送信側ですでにデューテ
ィ劣化が生じている信号に対しては、使用することがで
きない、ということである。
るいは送信側と受信側のアース電位差により、しきい値
が入力信号の中心値からズレることによるデューティ劣
化に対しては使用可能であるが、伝送路の特性によって
生じるデューティ劣化、および送信側ですでにデューテ
ィ劣化が生じている信号に対しては、使用することがで
きない、ということである。
【０００９】その理由は、クロックの平均電圧値を生成
し、これを差動入力バッファのしきい値としているた
め、入力信号の平均値が入力信号の振幅の中心にくるよ
うな波形以外、すなわち、入力信号の平均値としきい値
のずれ以外の原因によるデューティ劣化に対しては、し
きい値を最適化することができないためである。
し、これを差動入力バッファのしきい値としているた
め、入力信号の平均値が入力信号の振幅の中心にくるよ
うな波形以外、すなわち、入力信号の平均値としきい値
のずれ以外の原因によるデューティ劣化に対しては、し
きい値を最適化することができないためである。
【００１０】（２）第２の問題点は、ノイズマージンが
減少するため、ノイズに弱くなることである。
減少するため、ノイズに弱くなることである。
【００１１】その理由は、入力信号の平均値が入力信号
の振幅の中心にくるような波形以外を受信した場合、入
力信号の平均値と、入力信号の振幅の中心値と、の差分
がしきい値に加算され、この差分がノイズマージンの減
少分となってしまうからである。
の振幅の中心にくるような波形以外を受信した場合、入
力信号の平均値と、入力信号の振幅の中心値と、の差分
がしきい値に加算され、この差分がノイズマージンの減
少分となってしまうからである。
【００１２】従って、本発明は、上記問題点に鑑みてな
されたものであって、その目的は、送信側と受信側のア
ース電位差、伝送路での減衰などによる信号レベルのズ
レから生じるデューティ劣化を補償し、且つノイズマー
ジンの減少を抑えることができる入力バッファを提供す
ることにある。
されたものであって、その目的は、送信側と受信側のア
ース電位差、伝送路での減衰などによる信号レベルのズ
レから生じるデューティ劣化を補償し、且つノイズマー
ジンの減少を抑えることができる入力バッファを提供す
ることにある。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に、本発明の入力バッファは、入力信号としきい値の差
分信号を出力する差動入力バッファと、前記入力信号の
最大値および最小値を検出し、これらの差分から前記入
力信号の振幅を求め、振幅の中心をしきい値として前記
差動入力バッファに入力する手段と、を備えたものであ
る。
に、本発明の入力バッファは、入力信号としきい値の差
分信号を出力する差動入力バッファと、前記入力信号の
最大値および最小値を検出し、これらの差分から前記入
力信号の振幅を求め、振幅の中心をしきい値として前記
差動入力バッファに入力する手段と、を備えたものであ
る。
【００１４】本発明によれば、差動入力バッファのしき
い値を入力信号の振幅の中心から生成している。このた
め、信号レベルがズレても、常に、振幅の中心にしきい
値が設定されることになり、入力信号のレベルとしきい
値のレベルのズレによるデューティ劣化が補償できる。
い値を入力信号の振幅の中心から生成している。このた
め、信号レベルがズレても、常に、振幅の中心にしきい
値が設定されることになり、入力信号のレベルとしきい
値のレベルのズレによるデューティ劣化が補償できる。
【００１５】また、本発明によれば、常に、振幅の中心
に差動入力バッファのしきい値が設定されることから、
送信側でデューティが劣化した場合や、伝送路の特性に
よってデューティが劣化した信号でもノイズマージンの
減少を防ぐことができる。
に差動入力バッファのしきい値が設定されることから、
送信側でデューティが劣化した場合や、伝送路の特性に
よってデューティが劣化した信号でもノイズマージンの
減少を防ぐことができる。
【００１６】
【発明の実施の形態】本発明の好ましい実施の形態につ
いて図面を参照して以下に説明する。
いて図面を参照して以下に説明する。
【００１７】図１は、本発明の実施の形態の構成をブロ
ック図にて示したものである。図１を参照すると、本発
明の実施の形態は、入力信号としきい値との差分信号を
出力する差動入力バッファ１と、入力信号の最大値を検
出する最大値検出部２と、入力信号の最小値を検出する
最小値検出部３と、最大値と最小値の差分から入力信号
の振幅を求め、振幅の中心をしきい値として差動入力バ
ッファ１に入力するしきい値設定部４と、を備えて構成
されている。
ック図にて示したものである。図１を参照すると、本発
明の実施の形態は、入力信号としきい値との差分信号を
出力する差動入力バッファ１と、入力信号の最大値を検
出する最大値検出部２と、入力信号の最小値を検出する
最小値検出部３と、最大値と最小値の差分から入力信号
の振幅を求め、振幅の中心をしきい値として差動入力バ
ッファ１に入力するしきい値設定部４と、を備えて構成
されている。
【００１８】差動入力バッファ１は、伝送路からの信号
を受信する正転入力端子１１と、しきい値を入力する反
転入力端子１２と、正転入力端子１１と反転入力端子１
２の差分を出力する出力端子１３と、を備えている。
を受信する正転入力端子１１と、しきい値を入力する反
転入力端子１２と、正転入力端子１１と反転入力端子１
２の差分を出力する出力端子１３と、を備えている。
【００１９】次に、本発明の実施の形態の動作について
図１を参照して詳細に説明する。
図１を参照して詳細に説明する。
【００２０】送信側から伝送路を通して受信側に入力さ
れた入力信号は、差動入力バッファ１の正転入力端子１
１と、最大値検出部２および最小値検出部３に与えられ
る。最大値検出部２は、入力信号の最大値を検出してし
きい値設定部４に与え、最小値検出部３は、入力信号の
最小値を検出してしきい値設定部４に与える。
れた入力信号は、差動入力バッファ１の正転入力端子１
１と、最大値検出部２および最小値検出部３に与えられ
る。最大値検出部２は、入力信号の最大値を検出してし
きい値設定部４に与え、最小値検出部３は、入力信号の
最小値を検出してしきい値設定部４に与える。
【００２１】しきい値設定部４は、入力信号の最大値と
最小値の差、すなわち入力信号の振幅を算出し、振幅の
中心をしきい値として、差動入力バッファ１の反転入力
端子１２に与える。
最小値の差、すなわち入力信号の振幅を算出し、振幅の
中心をしきい値として、差動入力バッファ１の反転入力
端子１２に与える。
【００２２】
【実施例】上記した本発明の実施の形態を更に詳細に説
明すべく、本発明の実施例について図面を参照して以下
に詳細に説明する。
明すべく、本発明の実施例について図面を参照して以下
に詳細に説明する。
【００２３】図２は、本発明の一実施例に係る入力バッ
ファの動作を説明するための波形図であり、しきい値が
入力信号の中心値からズレたことによるデューティ劣化
を補償する入力バッファの動作を示す波形図である。
ファの動作を説明するための波形図であり、しきい値が
入力信号の中心値からズレたことによるデューティ劣化
を補償する入力バッファの動作を示す波形図である。
【００２４】入力信号Ｓ１ｉｎは、送信側から伝送路を
通して受信側に入力されたデューティ５０％の入力信号
であり、伝送路での減衰によって、本来のしきい値Ｖｒ
ｅｆからＶｒｅｆ１まで信号レベルが低下している。こ
こで、Ｖｒｅｆ１は、入力信号Ｓ１ｉｎを正常に受信す
るためのしきい値である。
通して受信側に入力されたデューティ５０％の入力信号
であり、伝送路での減衰によって、本来のしきい値Ｖｒ
ｅｆからＶｒｅｆ１まで信号レベルが低下している。こ
こで、Ｖｒｅｆ１は、入力信号Ｓ１ｉｎを正常に受信す
るためのしきい値である。
【００２５】次に、図１および図２を参照して本実施例
の動作について説明する。
の動作について説明する。
【００２６】入力信号Ｓ１ｉｎを入力とする最大値検出
部２では、入力信号Ｓ１ｉｎの最大値を検出し、最大値
ＶＨをしきい値設定部４に出力する。また、入力信号Ｓ
１ｉｎを入力とする最小値検出部３では、入力信号Ｓ１
ｉｎの最小値を検出し、最小値ＶＬをしきい値設定部４
に出力する。
部２では、入力信号Ｓ１ｉｎの最大値を検出し、最大値
ＶＨをしきい値設定部４に出力する。また、入力信号Ｓ
１ｉｎを入力とする最小値検出部３では、入力信号Ｓ１
ｉｎの最小値を検出し、最小値ＶＬをしきい値設定部４
に出力する。
【００２７】しきい値設定部４では、ＶＨとＶＬの差分
を算出し、次式（１）で与えられるしきい値Ｖｒｅｆ２
をしきい値として差動入力バッファ１の反転入力端子１
２に入力する。 Ｖｒｅｆ２＝ＶＬ＋（ＶＨ−ＶＬ）／２ …（１）
を算出し、次式（１）で与えられるしきい値Ｖｒｅｆ２
をしきい値として差動入力バッファ１の反転入力端子１
２に入力する。 Ｖｒｅｆ２＝ＶＬ＋（ＶＨ−ＶＬ）／２ …（１）
【００２８】差動入力バッファ１は、正転入力端子１１
に入力された入力信号Ｓ１ｉｎと、反転入力端子１２に
入力されたしきい値Ｖｒｅｆ２の比較に基づき出力端子
１３からＳ１ｏｕｔを出力する（すなわち、出力信号Ｓ
１ｏｕｔは、入力信号Ｓ１ｉｎがＶｒｅｆ２よりも低レ
ベルの時、Ｌｏｗ、高レベルの時、Ｈｉｇｈを出力す
る）。
に入力された入力信号Ｓ１ｉｎと、反転入力端子１２に
入力されたしきい値Ｖｒｅｆ２の比較に基づき出力端子
１３からＳ１ｏｕｔを出力する（すなわち、出力信号Ｓ
１ｏｕｔは、入力信号Ｓ１ｉｎがＶｒｅｆ２よりも低レ
ベルの時、Ｌｏｗ、高レベルの時、Ｈｉｇｈを出力す
る）。
【００２９】上述の構成により、入力信号Ｓ１ｉｎのデ
ューティは５０％であり、Ｖｒｅｆ１＝Ｖｒｅｆ２とな
り、差動入力バッファ１の出力端子１３からは、デュー
ティ５０％の出力信号Ｓ１ｏｕｔが出力され、伝送路で
の減衰分Ｖｒｅｆ−Ｖｒｅｆ１によるデューティ劣化が
補償される。
ューティは５０％であり、Ｖｒｅｆ１＝Ｖｒｅｆ２とな
り、差動入力バッファ１の出力端子１３からは、デュー
ティ５０％の出力信号Ｓ１ｏｕｔが出力され、伝送路で
の減衰分Ｖｒｅｆ−Ｖｒｅｆ１によるデューティ劣化が
補償される。
【００３０】ここで、電源投入時あるいは入力信号断の
場合には、しきい値設定部４から予め設定した値、例え
ばＶｒｅｆをしきい値として用いる。
場合には、しきい値設定部４から予め設定した値、例え
ばＶｒｅｆをしきい値として用いる。
【００３１】入力信号断の検出は、最大値検出部２の出
力と最小値検出部３の出力との差分が無いこと（差分が
零）、すなわち振幅が無いことを、しきい値設定部４が
検出することによって行う。
力と最小値検出部３の出力との差分が無いこと（差分が
零）、すなわち振幅が無いことを、しきい値設定部４が
検出することによって行う。
【００３２】また、受信した入力波形にノイズが含まれ
る場合には、最大値検出部２と最小値検出部３の検出感
度を鈍化させてノイズによる誤動作を防止する。
る場合には、最大値検出部２と最小値検出部３の検出感
度を鈍化させてノイズによる誤動作を防止する。
【００３３】図３は、本発明の一実施例に係る入力バッ
ファの動作を説明するための波形図であり、入力信号自
身のデューティが劣化している場合における、入力バッ
ファの動作を示す波形図である。
ファの動作を説明するための波形図であり、入力信号自
身のデューティが劣化している場合における、入力バッ
ファの動作を示す波形図である。
【００３４】入力信号Ｓ２ｉｎは、送信側から伝送路を
通して受信側に入力されたデューティＡ（Ａ＜５０％）
の入力信号であり、伝送路での減衰によって、本来のし
きい値ＶｒｅｆからＶｒｅｆ１まで信号レベルが低下し
ている。Ｖｒｅｆ１は、入力信号Ｓ２ｉｎを正常に受信
するためのしきい値である。
通して受信側に入力されたデューティＡ（Ａ＜５０％）
の入力信号であり、伝送路での減衰によって、本来のし
きい値ＶｒｅｆからＶｒｅｆ１まで信号レベルが低下し
ている。Ｖｒｅｆ１は、入力信号Ｓ２ｉｎを正常に受信
するためのしきい値である。
【００３５】図１および図３を参照して本実施例の動作
について説明する。
について説明する。
【００３６】入力信号Ｓ２ｉｎが与えられた最大値検出
部２では、入力信号Ｓ２ｉｎの最大値を検出し、最大値
ＶＨをしきい値設定部４に出力する。また、入力信号Ｓ
２ｉｎが与えられた最小値検出部３では、入力信号Ｓ２
ｉｎの最小値を検出し、最小値ＶＬをしきい値設定部４
に出力する。
部２では、入力信号Ｓ２ｉｎの最大値を検出し、最大値
ＶＨをしきい値設定部４に出力する。また、入力信号Ｓ
２ｉｎが与えられた最小値検出部３では、入力信号Ｓ２
ｉｎの最小値を検出し、最小値ＶＬをしきい値設定部４
に出力する。
【００３７】しきい値設定部４では、ＶＨとＶＬの差分
を算出し、次式（２）で与えられるしきい値Ｖｒｅｆ３
をしきい値として差動入力バッファ１の反転入力端子１
２に入力する。 Ｖｒｅｆ３＝ＶＬ＋（ＶＨ−ＶＬ）／２ …（２）
を算出し、次式（２）で与えられるしきい値Ｖｒｅｆ３
をしきい値として差動入力バッファ１の反転入力端子１
２に入力する。 Ｖｒｅｆ３＝ＶＬ＋（ＶＨ−ＶＬ）／２ …（２）
【００３８】差動入力バッファ１は、正転入力端子１１
に入力された入力信号Ｓ２ｉｎと、反転入力端子１２に
入力されたしきい値Ｖｒｅｆ３との比較に基づき出力端
子１３から出力信号Ｓ２ｏｕｔを出力する。
に入力された入力信号Ｓ２ｉｎと、反転入力端子１２に
入力されたしきい値Ｖｒｅｆ３との比較に基づき出力端
子１３から出力信号Ｓ２ｏｕｔを出力する。
【００３９】上述の構成により、入力信号Ｓ２ｉｎのデ
ューティはＡであるが、しきい値設定部４において、振
幅の中心をＶｒｅｆ３としているので、Ｖｒｅｆ１＝Ｖ
ｒｅｆ３となり、差動入力バッファ１の出力端子１３か
らは、デューティＡの出力信号Ｓ２ｏｕｔが出力され、
伝送路での減衰分Ｖｒｅｆ−Ｖｒｅｆ１によるデューテ
ィ劣化が補償される。
ューティはＡであるが、しきい値設定部４において、振
幅の中心をＶｒｅｆ３としているので、Ｖｒｅｆ１＝Ｖ
ｒｅｆ３となり、差動入力バッファ１の出力端子１３か
らは、デューティＡの出力信号Ｓ２ｏｕｔが出力され、
伝送路での減衰分Ｖｒｅｆ−Ｖｒｅｆ１によるデューテ
ィ劣化が補償される。
【００４０】しきい値Ｖｒｅｆ３が、常に、入力信号Ｓ
２の振幅中心値となるので、デューティが５０％以外で
あり、入力信号の平均値がＶｒｅｆ１と一致しなくと
も、Ｈレベル側ノイズマージンと、Ｌレベル側ノイズマ
ージンとが同一となり、ノイズマージンは減少しない。
２の振幅中心値となるので、デューティが５０％以外で
あり、入力信号の平均値がＶｒｅｆ１と一致しなくと
も、Ｈレベル側ノイズマージンと、Ｌレベル側ノイズマ
ージンとが同一となり、ノイズマージンは減少しない。
【００４１】
【発明の効果】以上説明したように、本発明は下記記載
の効果を奏する。
の効果を奏する。
【００４２】本発明の第１の効果は、入力信号の平均値
としきい値のずれ以外の原因によるデューティ劣化で
も、しきい値を最適化することができる、ということで
ある。
としきい値のずれ以外の原因によるデューティ劣化で
も、しきい値を最適化することができる、ということで
ある。
【００４３】その理由は、本発明においては、差動入力
バッファのしきい値を、入力信号の振幅の中心から生成
しているため、信号レベルがズレても常に振幅の中心に
しきい値が設定される、からである。
バッファのしきい値を、入力信号の振幅の中心から生成
しているため、信号レベルがズレても常に振幅の中心に
しきい値が設定される、からである。
【００４４】本発明の第２の効果は、入力信号の平均値
が入力信号の振幅の中心にくるような波形以外を受信し
た場合でもノイズに強くなる、ということである。
が入力信号の振幅の中心にくるような波形以外を受信し
た場合でもノイズに強くなる、ということである。
【００４５】その理由は、常に、振幅の中心に、差動入
力バッファのしきい値が設定されるので、送信側でデュ
ーティが劣化した場合や、伝送路の特性によってデュー
ティが劣化した信号でも、Ｈレベル側ノイズマージン
と、Ｌレベル側ノイズマージンと、が同一となる、から
である。
力バッファのしきい値が設定されるので、送信側でデュ
ーティが劣化した場合や、伝送路の特性によってデュー
ティが劣化した信号でも、Ｈレベル側ノイズマージン
と、Ｌレベル側ノイズマージンと、が同一となる、から
である。
【図１】本発明の実施の形態の構成を示すブロック図で
ある。
ある。
【図２】本発明の実施例として、しきい値が入力信号の
中心値からズレたことによるデューティ劣化を補償する
入力バッファの動作を示す波形図である。
中心値からズレたことによるデューティ劣化を補償する
入力バッファの動作を示す波形図である。
【図３】本発明の実施例として、入力信号自身がデュー
ティ劣化している場合の本発明の入力バッファの動作を
示す波形図である。
ティ劣化している場合の本発明の入力バッファの動作を
示す波形図である。
【図４】従来の入力バッファの一例を示す図である。
【図５】従来の入力バッファの別の例を示す図である。
１ 差動入力バッファ ２ 最大値検出部 ３ 最小値検出部 ４ しきい値設定部 １１ 正転入力端子 １２ 反転入力端子 １３ 出力端子 ４０ 送信部 ４０−０〜４０−ｎ 出力バッファ ４１ 受信部 ４１−１〜４１−ｎ 差動入力バッファ ４２ 平均値回路 ４３−０〜４３−ｎ 伝送路 ４４−０〜４４−ｎ 終端回路 ５１ 差動入力バッファ ５２ 正転入力端子 ５３ 反転入力端子 ５４ 正転出力端子 ５５ 反転出力端子 ５６ ＬＰＦ（低域通過フィルタ） ５７ オペアンプ ５８ 信号断検出手段 ５９ ＦＢ／固定値切替手段
Claims (3)
- 【請求項１】入力信号としきい値の差分信号を出力する
差動入力バッファと、 前記入力信号の最大値および最小値を検出し、これらの
差分から前記入力信号の振幅を求め、振幅の中心をしき
い値として前記差動入力バッファに入力する手段と、 を備えたことを特徴とする入力バッファ。 - 【請求項２】前記入力信号の最大値と最小値の差分が無
い場合を入力信号断として検出することを特徴とする請
求項１記載の入力バッファ。 - 【請求項３】最大値および最小値を検出する手段の検出
感度を鈍化させノイズによる誤動作を防止することを特
徴とする請求項１記載の入力バッファ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8188917A JPH1020973A (ja) | 1996-06-28 | 1996-06-28 | 入力バッファ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8188917A JPH1020973A (ja) | 1996-06-28 | 1996-06-28 | 入力バッファ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1020973A true JPH1020973A (ja) | 1998-01-23 |
Family
ID=16232154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8188917A Pending JPH1020973A (ja) | 1996-06-28 | 1996-06-28 | 入力バッファ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1020973A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7471108B2 (en) | 2004-12-09 | 2008-12-30 | Samsung Electronics Co., Ltd. | Variable reference level input circuit and method |
| JP2014502723A (ja) * | 2010-12-27 | 2014-02-03 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 認識閾値を決定するための方法および装置 |
-
1996
- 1996-06-28 JP JP8188917A patent/JPH1020973A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7471108B2 (en) | 2004-12-09 | 2008-12-30 | Samsung Electronics Co., Ltd. | Variable reference level input circuit and method |
| JP2014502723A (ja) * | 2010-12-27 | 2014-02-03 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 認識閾値を決定するための方法および装置 |
| US9500465B2 (en) | 2010-12-27 | 2016-11-22 | Robert Bosch Gmbh | Method and device for determining a recognition threshold |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4087895B2 (ja) | 多重差動伝送システム | |
| US8035424B2 (en) | AC-coupled interface circuit | |
| US8331513B2 (en) | Clock data restoration device | |
| JP3514993B2 (ja) | 光受信回路及び当該回路を用いた光モジュール | |
| US7570714B2 (en) | Data transfer apparatus for low voltage differential signaling | |
| US20080030242A1 (en) | Differential signaling system and method of controlling skew between signal lines thereof | |
| EP0893899A2 (en) | Burst-mode optical receiver and correction of dc offset | |
| JP2002223204A (ja) | 高速シリアル伝送方法および方式 | |
| US8374513B2 (en) | Optical receiver and jitter tolerance control method | |
| JPH1020973A (ja) | 入力バッファ | |
| JP3881891B2 (ja) | 位相同期ループ回路ならびに該回路を備える光中継装置、光端局装置および光通信システム | |
| JP2003204291A (ja) | 通信システム | |
| JP3463727B2 (ja) | クロックパルス伝送回路 | |
| US20030118345A1 (en) | Digital transmission system | |
| US6420962B1 (en) | Automatic identification level control circuit, identification level control method, automatic identification phase control circuit, identification phase control method, optical receiver, and optical communication system | |
| JP2871443B2 (ja) | インタフェース回路 | |
| JPH11261482A (ja) | バースト光受信回路 | |
| US7068747B2 (en) | Data decision circuit using clock signal which has phase optimized with respect to phase of input data signal | |
| JP2001127614A (ja) | 半導体集積回路及びそのインピーダンス制御方法 | |
| JP3907318B2 (ja) | 伝送波形変換受信回路および伝送波形変換受信方法 | |
| JP2001320329A (ja) | パルス歪み検出装置、方法及びプログラムを記録した記録媒体 | |
| JP2570150B2 (ja) | 光受信方法、光受信回路および光中継器 | |
| JP2004343247A (ja) | デューティー比補正回路、光受信装置及び光伝送システム | |
| JP2674494B2 (ja) | 光受信回路 | |
| JP2002232490A (ja) | クロック信号伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000111 |