JPH10209288A - 半導体集積回路の自動配線方法 - Google Patents
半導体集積回路の自動配線方法Info
- Publication number
- JPH10209288A JPH10209288A JP9020011A JP2001197A JPH10209288A JP H10209288 A JPH10209288 A JP H10209288A JP 9020011 A JP9020011 A JP 9020011A JP 2001197 A JP2001197 A JP 2001197A JP H10209288 A JPH10209288 A JP H10209288A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- grid
- terminals
- wiring pattern
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 自動配線された半導体集積回路において、隣
接配線区間が増大し、この結果、配線容量が増大して配
線遅延が増大し、高速動作が不可能であった。 【解決手段】 配線格子の一部を選択して第１の配線可
能格子とし（ステップ１０３）、端子間の配線パターン
を第１の配線可能格子上に形成する（ステップ１０４〜
１０８）。第１の配線可能格子上に配線不可となった端
子間については、配線格子の全部を選択して第２の配線
可能格子とし（ステップ１０９）、端子間の配線パター
ンを第２の配線可能格子上に形成する（ステップ１１０
〜１１４）。
接配線区間が増大し、この結果、配線容量が増大して配
線遅延が増大し、高速動作が不可能であった。 【解決手段】 配線格子の一部を選択して第１の配線可
能格子とし（ステップ１０３）、端子間の配線パターン
を第１の配線可能格子上に形成する（ステップ１０４〜
１０８）。第１の配線可能格子上に配線不可となった端
子間については、配線格子の全部を選択して第２の配線
可能格子とし（ステップ１０９）、端子間の配線パター
ンを第２の配線可能格子上に形成する（ステップ１１０
〜１１４）。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の自
動配線方法に関する。
動配線方法に関する。
【０００２】
【従来の技術】半導体集積回路に設けられた配線格子上
に端子間の配線パターンを形成する自動配線装置は図８
に示される。図８において、８０１は中央処理装置（Ｃ
ＰＵ）、８０２はプログラム、定数、一時的なデータを
格納するランダムアクセスメモリ（ＲＡＭ）、８０３は
キーボード８０４、ディスプレイ装置８０５等に接続さ
れた入出力インターフェイスである。これらＣＰＵ８０
１、ＲＡＭ８０２及び入出力インターフェイス８０３は
バス８０６によって接続されている。図９に示すごと
く、図８のＲＡＭ８０２は、接続を行うためのネット情
報、接続すべき端子の位置データを記憶する設計データ
記憶エリアＡ１、配線を行うための配線格子データを記
憶する配線格子データ記憶エリアＡ２、配線禁止情報と
しての既配線パターンを記憶する既配線パターン記憶エ
リアＡ３、自動配線の実行の際に用いられる内部データ
記憶エリアＡ４等により構成されている。
に端子間の配線パターンを形成する自動配線装置は図８
に示される。図８において、８０１は中央処理装置（Ｃ
ＰＵ）、８０２はプログラム、定数、一時的なデータを
格納するランダムアクセスメモリ（ＲＡＭ）、８０３は
キーボード８０４、ディスプレイ装置８０５等に接続さ
れた入出力インターフェイスである。これらＣＰＵ８０
１、ＲＡＭ８０２及び入出力インターフェイス８０３は
バス８０６によって接続されている。図９に示すごと
く、図８のＲＡＭ８０２は、接続を行うためのネット情
報、接続すべき端子の位置データを記憶する設計データ
記憶エリアＡ１、配線を行うための配線格子データを記
憶する配線格子データ記憶エリアＡ２、配線禁止情報と
しての既配線パターンを記憶する既配線パターン記憶エ
リアＡ３、自動配線の実行の際に用いられる内部データ
記憶エリアＡ４等により構成されている。
【０００３】図１０は図８のＣＰＵ８０１の動作を示す
フローチャートであって、従来の半導体集積回路の自動
配線方法を示す
フローチャートであって、従来の半導体集積回路の自動
配線方法を示す
【０００４】始めに、ステップ１００１にて、接続を行
うためのネット情報、接続すべき端子の位置データを入
力し、ＲＡＭ８０２の設計データ記憶エリアＡ１に書込
む。たとえば、図１１の（Ａ）における端子Ｓ、Ｔの位
置データを書込む。
うためのネット情報、接続すべき端子の位置データを入
力し、ＲＡＭ８０２の設計データ記憶エリアＡ１に書込
む。たとえば、図１１の（Ａ）における端子Ｓ、Ｔの位
置データを書込む。
【０００５】次に、ステップ１００２にて、配線を行う
ための配線格子データを入力し、ＲＡＭ８０２の配線格
子データ記憶エリアＡ２に書込む。たとえば、図１１の
（Ａ）に示すごとく、配線、スルーホール等が隣接して
配線できる最小の間隔でｘ方向格子ｘ１、ｘ２、─及び
ｙ方向格子ｙ１、ｙ２、─を書込む。
ための配線格子データを入力し、ＲＡＭ８０２の配線格
子データ記憶エリアＡ２に書込む。たとえば、図１１の
（Ａ）に示すごとく、配線、スルーホール等が隣接して
配線できる最小の間隔でｘ方向格子ｘ１、ｘ２、─及び
ｙ方向格子ｙ１、ｙ２、─を書込む。
【０００６】次に、ステップ１００３にて、接続すべき
端子たとえば図１１の（Ａ）のＳ、Ｔを選択する。
端子たとえば図１１の（Ａ）のＳ、Ｔを選択する。
【０００７】次に、ステップ１００４にて、ステップ１
００３に選択された端子Ｓ、Ｔに対して配線パターンを
形成する。ステップ１００４における配線パターン形成
は迷路法を用いる。
００３に選択された端子Ｓ、Ｔに対して配線パターンを
形成する。ステップ１００４における配線パターン形成
は迷路法を用いる。
【０００８】迷路法は、始めに、図１１の（Ａ）の配線
の対象となる平面を格子状に分割する。つまり、図１１
の（Ａ）のｘ方向の配線格子とｙ方向配線格子とが交差
する点を格子とする図１１の（Ｂ）に示す迷路法上の格
子に変換する。なお、図１１の（Ａ）、（Ｂ）における
影部分は既配線部分を示し、従って、図１１の（Ｂ）の
影部分は配線禁止格子を示す。
の対象となる平面を格子状に分割する。つまり、図１１
の（Ａ）のｘ方向の配線格子とｙ方向配線格子とが交差
する点を格子とする図１１の（Ｂ）に示す迷路法上の格
子に変換する。なお、図１１の（Ａ）、（Ｂ）における
影部分は既配線部分を示し、従って、図１１の（Ｂ）の
影部分は配線禁止格子を示す。
【０００９】次に、図１２の（Ａ）に示すごとく、格子
Ｓを始点とし、格子Ｔを終点とし、この始点Ｓに隣接す
る格子の中に、終点Ｔが存在するか否かを判別する。こ
の結果、終点Ｔがなければ、図１２の（Ａ）に示すごと
く、これらの隣接格子のうち、既配線格子を除き、ラベ
ル“１”を与える。同様に、このラベル“１”の格子に
隣接する格子の中に、終点Ｔが存在するか否かを判別す
る。この結果、終点Ｔがなければ、図１１の（Ｂ）に示
すごとく、これらの隣接格子のうち、既配線格子を除
き、ラベル“２”を与える。同様に、このラベル“２”
の格子に隣接する格子の中に、終点Ｔが存在するか否か
を判別する。この結果、終点Ｔがなければ、図１１の
（Ｃ）に示すごとく、これらの隣接格子のうち、既配線
格子を除き、ラベル“３”を与える。
Ｓを始点とし、格子Ｔを終点とし、この始点Ｓに隣接す
る格子の中に、終点Ｔが存在するか否かを判別する。こ
の結果、終点Ｔがなければ、図１２の（Ａ）に示すごと
く、これらの隣接格子のうち、既配線格子を除き、ラベ
ル“１”を与える。同様に、このラベル“１”の格子に
隣接する格子の中に、終点Ｔが存在するか否かを判別す
る。この結果、終点Ｔがなければ、図１１の（Ｂ）に示
すごとく、これらの隣接格子のうち、既配線格子を除
き、ラベル“２”を与える。同様に、このラベル“２”
の格子に隣接する格子の中に、終点Ｔが存在するか否か
を判別する。この結果、終点Ｔがなければ、図１１の
（Ｃ）に示すごとく、これらの隣接格子のうち、既配線
格子を除き、ラベル“３”を与える。
【００１０】また、このラベル“３”の格子に隣接する
格子の中に、終点Ｔが存在するか否かを判別する。この
結果、終点Ｔがなければ、図１３の（Ａ）に示すごと
く、これらの隣接格子のうち、既配線格子を除き、ラベ
ル“４”を与える。同様に、このラベル“４”の格子に
隣接する格子の中に、終点Ｔが存在するか否かを判別す
る。この結果、終点Ｔがなければ、図１３の（Ｂ）に示
すごとく、これらの隣接格子のうち、既配線格子を除
き、ラベル“５”を与える。同様に、このラベル“５”
の格子に隣接する格子の中に、終点Ｔが存在するか否か
を判別する。この結果、終点Ｔがなければ、図１３の
（Ｃ）に示すごとく、これらの隣接格子のうち、既配線
格子を除き、ラベル“６”を与える。
格子の中に、終点Ｔが存在するか否かを判別する。この
結果、終点Ｔがなければ、図１３の（Ａ）に示すごと
く、これらの隣接格子のうち、既配線格子を除き、ラベ
ル“４”を与える。同様に、このラベル“４”の格子に
隣接する格子の中に、終点Ｔが存在するか否かを判別す
る。この結果、終点Ｔがなければ、図１３の（Ｂ）に示
すごとく、これらの隣接格子のうち、既配線格子を除
き、ラベル“５”を与える。同様に、このラベル“５”
の格子に隣接する格子の中に、終点Ｔが存在するか否か
を判別する。この結果、終点Ｔがなければ、図１３の
（Ｃ）に示すごとく、これらの隣接格子のうち、既配線
格子を除き、ラベル“６”を与える。
【００１１】さらに、このラベル“６”の格子に隣接す
る格子の中に、終点Ｔが存在するか否かを判別する。こ
の結果、終点Ｔがなければ、図１４の（Ａ）に示すごと
く、これらの隣接格子のうち、既配線格子を除き、ラベ
ル“７”を与える。同様に、このラベル“７”の格子に
隣接する格子の中に、終点Ｔが存在するか否かを判別す
る。この結果、終点Ｔがなければ、図１４の（Ｂ）に示
すごとく、これらの隣接格子のうち、既配線格子を除
き、ラベル“８”を与える。同様に、このラベル“８”
の格子に隣接する格子の中に、終点Ｔが存在するか否か
を判別する。この結果、終点Ｔがなければ、図１４の
（Ｃ）に示すごとく、これらの隣接格子のうち、既配線
格子を除き、ラベル“９”を与える。図１４の（Ｃ）に
おいては、ラベル“９”の格子に隣接する格子の中に終
点Ｔが存在する。この結果、格子のラベル付与を終了す
る。
る格子の中に、終点Ｔが存在するか否かを判別する。こ
の結果、終点Ｔがなければ、図１４の（Ａ）に示すごと
く、これらの隣接格子のうち、既配線格子を除き、ラベ
ル“７”を与える。同様に、このラベル“７”の格子に
隣接する格子の中に、終点Ｔが存在するか否かを判別す
る。この結果、終点Ｔがなければ、図１４の（Ｂ）に示
すごとく、これらの隣接格子のうち、既配線格子を除
き、ラベル“８”を与える。同様に、このラベル“８”
の格子に隣接する格子の中に、終点Ｔが存在するか否か
を判別する。この結果、終点Ｔがなければ、図１４の
（Ｃ）に示すごとく、これらの隣接格子のうち、既配線
格子を除き、ラベル“９”を与える。図１４の（Ｃ）に
おいては、ラベル“９”の格子に隣接する格子の中に終
点Ｔが存在する。この結果、格子のラベル付与を終了す
る。
【００１２】次いで、図１５の（Ａ）に示すごとく、終
点Ｔからラベル番号の逆順で格子を順次選択し、始点Ｓ
に至る。図１５の（Ａ）での格子は配線格子点を表わす
ので、図１５の（Ｂ）に示すごとく、配線格子で示す配
線経路となる。なお、格子のラベル付与途中において、
隣接する格子がすべてラベル付きかもしくは既配線格子
の場合にはその端子間の配線パターンは不可能となる。
この場合には、ステップ１００５を介してステップ１０
０９に進み、エラー処理を行う。他の場合には、ステッ
プ１００５を介してステップ１００６に進む。
点Ｔからラベル番号の逆順で格子を順次選択し、始点Ｓ
に至る。図１５の（Ａ）での格子は配線格子点を表わす
ので、図１５の（Ｂ）に示すごとく、配線格子で示す配
線経路となる。なお、格子のラベル付与途中において、
隣接する格子がすべてラベル付きかもしくは既配線格子
の場合にはその端子間の配線パターンは不可能となる。
この場合には、ステップ１００５を介してステップ１０
０９に進み、エラー処理を行う。他の場合には、ステッ
プ１００５を介してステップ１００６に進む。
【００１３】ステップ１００６では、ステップ１００４
にて形成された配線パターンをＲＡＭ８０２の既配線パ
ターン記憶エリアＡ３に書込む。つまり、既配線格子と
して登録する。
にて形成された配線パターンをＲＡＭ８０２の既配線パ
ターン記憶エリアＡ３に書込む。つまり、既配線格子と
して登録する。
【００１４】次に、ステップ１００７にて未処理配線の
端子がＲＡＭ８０２の設計データ記憶エリアＡ１に存在
するか否かを判別する。この結果、未処理配線の端子が
存在するときにはステップ１００３〜１００６の処理を
繰返す。他の場合にはステップ１００８に進み、このル
ーチンは終了する。
端子がＲＡＭ８０２の設計データ記憶エリアＡ１に存在
するか否かを判別する。この結果、未処理配線の端子が
存在するときにはステップ１００３〜１００６の処理を
繰返す。他の場合にはステップ１００８に進み、このル
ーチンは終了する。
【００１５】
【発明が解決しようとする課題】しかしながら、上述の
従来の自動配線方法によれば、隣接する配線格子状に異
なるネットの配線が形成されることがある。たとえば、
図１６の（Ａ）に示すごとく、端子ａ−ａ’間、端子ｂ
−ｂ’間及び端子ｃ−ｃ’間を接続する場合、上述の従
来の自動配線方法によると、図１６の（Ｂ）、（Ｃ）、
（Ｄ）等の配線経路が考えられる。図１６の（Ｂ）の場
合には、端子ｂ−ｂ’間の配線は端子ａ−ａ’間の配線
と隣接し、また、図１６の（Ｃ）の場合には、端子ｂ−
ｂ’間の配線は端子ｃ−ｃ’間の配線と隣接し、さらに
図１６の（Ｄ）の場合は、端子ｂ−ｂ’間の配線は端子
ａ−ａ’の間の配線及び端子ｃ−ｃ’間の配線に隣接し
ていない。
従来の自動配線方法によれば、隣接する配線格子状に異
なるネットの配線が形成されることがある。たとえば、
図１６の（Ａ）に示すごとく、端子ａ−ａ’間、端子ｂ
−ｂ’間及び端子ｃ−ｃ’間を接続する場合、上述の従
来の自動配線方法によると、図１６の（Ｂ）、（Ｃ）、
（Ｄ）等の配線経路が考えられる。図１６の（Ｂ）の場
合には、端子ｂ−ｂ’間の配線は端子ａ−ａ’間の配線
と隣接し、また、図１６の（Ｃ）の場合には、端子ｂ−
ｂ’間の配線は端子ｃ−ｃ’間の配線と隣接し、さらに
図１６の（Ｄ）の場合は、端子ｂ−ｂ’間の配線は端子
ａ−ａ’の間の配線及び端子ｃ−ｃ’間の配線に隣接し
ていない。
【００１６】一方、端子間の信号伝搬時の配線遅延Ｔを
考えると、 Ｔ＝ＲＣ／２ ただし、Ｒは配線抵抗、Ｃは配線容量、となる。従っ
て、配線容量Ｃが増大すると配線遅延Ｔは増大する。
考えると、 Ｔ＝ＲＣ／２ ただし、Ｒは配線抵抗、Ｃは配線容量、となる。従っ
て、配線容量Ｃが増大すると配線遅延Ｔは増大する。
【００１７】また、半導体集積回路においては、配線容
量Ｃは、図１７に示すごとく、基板との間の容量Ｃ1及
び隣接する配線との間の容量Ｃ2の和に依存する。図１
７の（Ａ）の場合には、配線間隔Ｌが大きく、従って、
配線容量Ｃは基板との容量Ｃ1が支配的となり、図１７
の（Ｂ）の場合には、配線間隔Ｌが小さく、従って、配
線容量Ｃは隣接配線との容量Ｃ2が支配的となる。な
お、配線との容量Ｃ2は、 Ｃ2＝Ｋ・Ｓ／Ｌ ただし、Ｋは定数、Ｓは配線間の隣接する面積である。
量Ｃは、図１７に示すごとく、基板との間の容量Ｃ1及
び隣接する配線との間の容量Ｃ2の和に依存する。図１
７の（Ａ）の場合には、配線間隔Ｌが大きく、従って、
配線容量Ｃは基板との容量Ｃ1が支配的となり、図１７
の（Ｂ）の場合には、配線間隔Ｌが小さく、従って、配
線容量Ｃは隣接配線との容量Ｃ2が支配的となる。な
お、配線との容量Ｃ2は、 Ｃ2＝Ｋ・Ｓ／Ｌ ただし、Ｋは定数、Ｓは配線間の隣接する面積である。
【００１８】従って、図１６の（Ｂ）のごとく、端子ｂ
−ｂ’間の配線が端子ａ−ａ’間の配線と隣接し、ま
た、図１６の（Ｃ）のごとく、端子ｂ−ｂ’間の配線が
端子ｃ−ｃ’間の配線と隣接した場合、図１６の（Ｄ）
の場合に比較して配線容量が増大することになる。しか
しながら、ｂ−ｂ’間の配線を施すときには、必ずし
も、端子ａ−ａ’間の配線及び端子ｃ−ｃ’間の配線が
既に確定しているとは限らず、この結果、端子ｂ−ｂ’
間の配線が最適になるとは限らない。この結果、配線容
量が増大して配線遅延が増大し、高速動作が行えないと
いう課題があった。
−ｂ’間の配線が端子ａ−ａ’間の配線と隣接し、ま
た、図１６の（Ｃ）のごとく、端子ｂ−ｂ’間の配線が
端子ｃ−ｃ’間の配線と隣接した場合、図１６の（Ｄ）
の場合に比較して配線容量が増大することになる。しか
しながら、ｂ−ｂ’間の配線を施すときには、必ずし
も、端子ａ−ａ’間の配線及び端子ｃ−ｃ’間の配線が
既に確定しているとは限らず、この結果、端子ｂ−ｂ’
間の配線が最適になるとは限らない。この結果、配線容
量が増大して配線遅延が増大し、高速動作が行えないと
いう課題があった。
【００１９】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、半導体集積回路に設けられた配線格子上
に端子間の配線パターンを形成する半導体集積回路の自
動配線方法において、配線格子の一部を第１の配線可能
格子として選択する第１の格子選択ステップと、端子間
の配線パターンを第１の配線可能格子上に形成する第１
の配線パターン形成ステップと、配線格子の全部を第２
の配線可能格子として選択する第２の格子選択ステップ
と、第１の配線パターン形成ステップにおいて配線不可
となった端子間の配線パターンを第２の配線可能格子上
に形成する第２の配線パターン形成ステップとを設けた
ものである。
めに本発明は、半導体集積回路に設けられた配線格子上
に端子間の配線パターンを形成する半導体集積回路の自
動配線方法において、配線格子の一部を第１の配線可能
格子として選択する第１の格子選択ステップと、端子間
の配線パターンを第１の配線可能格子上に形成する第１
の配線パターン形成ステップと、配線格子の全部を第２
の配線可能格子として選択する第２の格子選択ステップ
と、第１の配線パターン形成ステップにおいて配線不可
となった端子間の配線パターンを第２の配線可能格子上
に形成する第２の配線パターン形成ステップとを設けた
ものである。
【００２０】
【発明の実施の形態】図１は図８のＣＰＵ８０１の動作
を示すフローチャートであって、本発明に係る半導体集
積回路の自動配線方法の実施の形態を示す。
を示すフローチャートであって、本発明に係る半導体集
積回路の自動配線方法の実施の形態を示す。
【００２１】始めに、ステップ１０１にて、図１０のス
テップ１００１と同様に、接続を行うためのネット情
報、接続すべき端子の位置データを入力し、ＲＡＭ８０
２の設計データ記憶エリアＡ１に書込む。たとえば、図
２の（Ａ）におけるネット情報Ｎ及び端子１、１’、
２、２’、３、３’、４、４’、５、５’の位置データ
を書込む。
テップ１００１と同様に、接続を行うためのネット情
報、接続すべき端子の位置データを入力し、ＲＡＭ８０
２の設計データ記憶エリアＡ１に書込む。たとえば、図
２の（Ａ）におけるネット情報Ｎ及び端子１、１’、
２、２’、３、３’、４、４’、５、５’の位置データ
を書込む。
【００２２】次に、ステップ１０２にて、図１０のステ
ップ１００２と同様に、配線を行うための配線格子デー
タを入力し、ＲＡＭ８０２の配線格子データ記憶エリア
Ａ２に書込む。たとえば、図２の（Ａ）に示すごとく、
配線、スルーホール等が隣接して配線できる最小の間隔
でｘ方向格子ｘ１、ｘ２、─及びｙ方向格子ｙ１、ｙ
２、─を書込む。
ップ１００２と同様に、配線を行うための配線格子デー
タを入力し、ＲＡＭ８０２の配線格子データ記憶エリア
Ａ２に書込む。たとえば、図２の（Ａ）に示すごとく、
配線、スルーホール等が隣接して配線できる最小の間隔
でｘ方向格子ｘ１、ｘ２、─及びｙ方向格子ｙ１、ｙ
２、─を書込む。
【００２３】次に、ステップ１０３にて、ステップ１０
２において書込まれた配線格子データから図３の（Ａ）
に示す１格子置きのｘ方向格子ｘ１、ｘ３、─及びｙ方
向格子ｙ１、ｙ３、─を選択する。この場合の接続すべ
き端子１、１’、２、２’、３、３’、４、４’、５、
５’は図３の（Ｂ）に示すごとくなる。
２において書込まれた配線格子データから図３の（Ａ）
に示す１格子置きのｘ方向格子ｘ１、ｘ３、─及びｙ方
向格子ｙ１、ｙ３、─を選択する。この場合の接続すべ
き端子１、１’、２、２’、３、３’、４、４’、５、
５’は図３の（Ｂ）に示すごとくなる。
【００２４】次に、ステップ１０４にて、接続すべき端
子たとえば図４の（Ａ）の１、１’を選択する。
子たとえば図４の（Ａ）の１、１’を選択する。
【００２５】次に、ステップ１０５にて、ステップ１０
４に選択された端子１、１’に対して配線パターンを形
成する。ステップ１０５における配線パターン形成はた
とえば迷路法を用いる。この結果、図４の（Ａ）に示す
ごとく、配線格子で示す配線経路となる。なお、図４〜
図６におけるｘ方向の配線は第１層金属層により構成さ
れ、ｙ方向の配線は第２層金属層により構成されるもの
とし、これらの間はコンタクトホールを介して接続され
る。
４に選択された端子１、１’に対して配線パターンを形
成する。ステップ１０５における配線パターン形成はた
とえば迷路法を用いる。この結果、図４の（Ａ）に示す
ごとく、配線格子で示す配線経路となる。なお、図４〜
図６におけるｘ方向の配線は第１層金属層により構成さ
れ、ｙ方向の配線は第２層金属層により構成されるもの
とし、これらの間はコンタクトホールを介して接続され
る。
【００２６】次に、ステップ１０６からステップ１０７
に進み、ステップ１０５にて形成された配線パターンを
ＲＡＭ８０２の既配線パターン記憶エリアＡ３に書込
む。つまり、既配線格子として登録する。
に進み、ステップ１０５にて形成された配線パターンを
ＲＡＭ８０２の既配線パターン記憶エリアＡ３に書込
む。つまり、既配線格子として登録する。
【００２７】次いで、ステップ１０８を介してステップ
１０４〜１０７のフローを再び実行し、これにより端子
２、２’に対して図４の（Ｂ）に示す配線経路を決定す
る。
１０４〜１０７のフローを再び実行し、これにより端子
２、２’に対して図４の（Ｂ）に示す配線経路を決定す
る。
【００２８】また、ステップ１０８を介してステップ１
０４〜１０７のフローを再び実行し、これにより端子
３、３’に対して図５の（Ａ）に示す配線経路を決定す
る。
０４〜１０７のフローを再び実行し、これにより端子
３、３’に対して図５の（Ａ）に示す配線経路を決定す
る。
【００２９】さらに、ステップ１０８を介してステップ
１０４〜１０７のフローを再び実行し、これにより端子
４、４’に対して図５の（Ｂ）に示す配線経路を決定す
る。
１０４〜１０７のフローを再び実行し、これにより端子
４、４’に対して図５の（Ｂ）に示す配線経路を決定す
る。
【００３０】次いで、ステップ１０８を介してステップ
１０４に進み、端子５、５’を選択し、ステップ１０５
において配線パターンを形成しようとするが、図５の
（Ｂ）に示すごとく、他の配線と短絡せずに配線パター
ンを形成することは不可能である。従って、ステップ１
０６にて配線不可としてステップ１０８に直接進む。ま
た、未処理配線の端子もないので、ステップ１０８から
ステップ１０９に進む。
１０４に進み、端子５、５’を選択し、ステップ１０５
において配線パターンを形成しようとするが、図５の
（Ｂ）に示すごとく、他の配線と短絡せずに配線パター
ンを形成することは不可能である。従って、ステップ１
０６にて配線不可としてステップ１０８に直接進む。ま
た、未処理配線の端子もないので、ステップ１０８から
ステップ１０９に進む。
【００３１】ステップ１０９においては、ステップ１０
２において書込まれた配線格子データからすべてのｘ方
向格子ｘ１、ｘ２、ｘ３、─及びｙ方向格子ｙ１、ｙ
２、ｙ３、─を選択する。この場合の接続すべき未処理
端子は５、５’のみである。
２において書込まれた配線格子データからすべてのｘ方
向格子ｘ１、ｘ２、ｘ３、─及びｙ方向格子ｙ１、ｙ
２、ｙ３、─を選択する。この場合の接続すべき未処理
端子は５、５’のみである。
【００３２】次に、ステップ１１０にて、接続すべき端
子５、５’を選択する。
子５、５’を選択する。
【００３３】次に、ステップ１１１にて、ステップ１１
０に選択された端子５、５’に対して配線パターンを形
成する。ステップ１１１における配線パターン形成はた
とえば迷路法を用いる。この結果、図６の（Ｂ）に示す
ごとく、配線格子で示す配線経路となる。
０に選択された端子５、５’に対して配線パターンを形
成する。ステップ１１１における配線パターン形成はた
とえば迷路法を用いる。この結果、図６の（Ｂ）に示す
ごとく、配線格子で示す配線経路となる。
【００３４】次に、ステップ１１２からステップ１１３
に進み、ステップ１０５にて形成された配線パターンを
ＲＡＭ８０２の既配線パターン記憶エリアＡ３に書込
む。つまり、既配線格子として登録する。
に進み、ステップ１０５にて形成された配線パターンを
ＲＡＭ８０２の既配線パターン記憶エリアＡ３に書込
む。つまり、既配線格子として登録する。
【００３５】次いで、ステップ１１４にて、配線すべき
未処理端子が存在しないので、ステップ１１５に進み、
このルーチンは終了する。なお、ステップ１１１におい
て端子間の配線パターンが形成不可能となる場合にはス
テップ１１２を介してステップ１１６に進み、エラー処
理を行う。
未処理端子が存在しないので、ステップ１１５に進み、
このルーチンは終了する。なお、ステップ１１１におい
て端子間の配線パターンが形成不可能となる場合にはス
テップ１１２を介してステップ１１６に進み、エラー処
理を行う。
【００３６】図６の（Ｂ）において、端子１−１’間の
配線においては、水平方向で端子５−５’間の配線と２
格子区間、垂直方向で端子２−２’間の配線と１格子区
間、計３格子区間が隣接区間である。これをまとめる
と、 ネット 隣接区間数 １−１’ ３ ２−２’ ３ ３−３’ １ ４−４’ １ ５−５’ ４ 計 １２
配線においては、水平方向で端子５−５’間の配線と２
格子区間、垂直方向で端子２−２’間の配線と１格子区
間、計３格子区間が隣接区間である。これをまとめる
と、 ネット 隣接区間数 １−１’ ３ ２−２’ ３ ３−３’ １ ４−４’ １ ５−５’ ４ 計 １２
【００３７】図６の（Ｃ）は図１０に示す従来の自動配
線方法を図２に示す端子１、１’、２、２’、３、
３’、４、４’、５、５’に適用した場合の配線パター
ンである。この場合、端子１−１’間の配線において
は、水平方向で端子４−４’間の配線と１格子区間、垂
直方向で端子２−２’間の配線と１格子区間、計２格子
区間が隣接区間である。これをまとめると、 ネット 隣接区間数 １−１’ ２ ２−２’ ９ ３−３’ ３ ４−４’ ２ ５−５’ ３ 計 １９
線方法を図２に示す端子１、１’、２、２’、３、
３’、４、４’、５、５’に適用した場合の配線パター
ンである。この場合、端子１−１’間の配線において
は、水平方向で端子４−４’間の配線と１格子区間、垂
直方向で端子２−２’間の配線と１格子区間、計２格子
区間が隣接区間である。これをまとめると、 ネット 隣接区間数 １−１’ ２ ２−２’ ９ ３−３’ ３ ４−４’ ２ ５−５’ ３ 計 １９
【００３８】このように、図６の（Ｂ）における隣接配
線区間数は図６の（Ｃ）における隣接配線区間数より少
なくなる。
線区間数は図６の（Ｃ）における隣接配線区間数より少
なくなる。
【００３９】なお、上述の発明の実施の形態の図１のス
テップ１０３においては、図３の（Ａ）に示すごとく、
１格子置きのｘ方向格子ｘ１、ｘ３、─及びｙ方向格子
ｙ１、ｙ３、─を選択しているが、図７に示すごとく、
２格子置きのｘ方向格子ｘ１、ｘ４、─及びｙ方向格子
ｙ１、ｙ３、─を選択してもよい。つまり、隣接する２
つの配線格子の一方もしくは両方を選択しないようにす
ればよい。
テップ１０３においては、図３の（Ａ）に示すごとく、
１格子置きのｘ方向格子ｘ１、ｘ３、─及びｙ方向格子
ｙ１、ｙ３、─を選択しているが、図７に示すごとく、
２格子置きのｘ方向格子ｘ１、ｘ４、─及びｙ方向格子
ｙ１、ｙ３、─を選択してもよい。つまり、隣接する２
つの配線格子の一方もしくは両方を選択しないようにす
ればよい。
【００４０】
【発明の効果】以上説明したように本発明によれば、隣
接配線区間数を低減できるので、配線容量を減少でき、
従って、配線遅延を低減して高速動作が可能となる。
接配線区間数を低減できるので、配線容量を減少でき、
従って、配線遅延を低減して高速動作が可能となる。
【図１】本発明に係る半導体集積回路の自動配線方法の
実施の形態を示すフローチャートである。
実施の形態を示すフローチャートである。
【図２】図１のフローチャートを説明するための配線格
子を示す図である。
子を示す図である。
【図３】図１のフローチャートを説明するための配線格
子を示す図である。
子を示す図である。
【図４】図１のフローチャートを説明する配線パターン
図である。
図である。
【図５】図１のフローチャートを説明する配線パターン
図である。
図である。
【図６】図１のフローチャートを説明する配線パターン
図である。
図である。
【図７】図３の（Ａ）の変更例を示す図である。
【図８】一般的な半導体集積回路の自動配線装置を示す
ブロック回路図である。
ブロック回路図である。
【図９】図８のＲＡＭの内容を示す図である。
【図１０】従来の半導体集積回路の自動配線方法を示す
フローチャートである。
フローチャートである。
【図１１】図１０のフローチャートを説明する配線パタ
ーン図である。
ーン図である。
【図１２】図１０のフローチャートを説明する配線パタ
ーン図である。
ーン図である。
【図１３】図１０のフローチャートを説明する配線パタ
ーン図である。
ーン図である。
【図１４】図１０のフローチャートを説明する配線パタ
ーン図である。
ーン図である。
【図１５】図１０のフローチャートを説明する配線パタ
ーン図である。
ーン図である。
【図１６】課題を説明する配線パターン図である。
【図１７】課題を説明する配線容量を示す図である。
１、１’、２、２’、３、３’、４、４’、５、５’─
端子 ｘ１、ｘ２、─、ｙ１、ｙ２、─配線格子 Ｎ─ネット情報
端子 ｘ１、ｘ２、─、ｙ１、ｙ２、─配線格子 Ｎ─ネット情報
Claims (3)
- 【請求項１】 半導体集積回路に設けられた配線格子
（ｘ１、ｘ２、─、ｙ１、ｙ２、─）上に端子間の配線
パターンを形成する半導体集積回路の自動配線方法にお
いて、 前記配線格子の一部を第１の配線可能格子として選択す
る第１の格子選択ステップと、 前記端子間の配線パターンを前記第１の配線可能格子上
に形成する第１の配線パターン形成ステップと、 前記配線格子の全部を第２の配線可能格子として選択す
る第２の格子選択ステップと、 前記第１の配線パターン形成ステップにおいて配線不可
となった端子間の配線パターンを前記第２の配線可能格
子上に形成する第２の配線パターン形成ステップとを具
備することを特徴とする半導体集積回路の自動配線方
法。 - 【請求項２】 前記第１の配線可能格子は前記配線格子
の同一方向において隣接する２つの配線格子の一方もし
くは両方を除いたものである請求項１に記載の半導体集
積回路の自動配線方法。 - 【請求項３】 前記第１、第２の配線パターン形成ステ
ップは迷路法を用いて配線パターンを形成する請求項１
に記載の半導体集積回路の自動配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9020011A JP3027949B2 (ja) | 1997-01-17 | 1997-01-17 | 半導体集積回路の自動配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9020011A JP3027949B2 (ja) | 1997-01-17 | 1997-01-17 | 半導体集積回路の自動配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209288A true JPH10209288A (ja) | 1998-08-07 |
| JP3027949B2 JP3027949B2 (ja) | 2000-04-04 |
Family
ID=12015182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9020011A Expired - Lifetime JP3027949B2 (ja) | 1997-01-17 | 1997-01-17 | 半導体集積回路の自動配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3027949B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1762953A1 (en) | 2005-09-12 | 2007-03-14 | Shinko Electric Industries Co., Ltd. | Automatic trace determination method |
| US7543263B2 (en) | 2006-06-30 | 2009-06-02 | Shinko Electric Industries Co., Ltd. | Automatic trace shaping method |
| US7627846B2 (en) | 2006-03-23 | 2009-12-01 | Shinko Electric Industries Co., Ltd. | Method and apparatus for automatically shaping traces on surface of substrate of semiconductor package by using computation |
| US7673269B2 (en) | 2005-05-25 | 2010-03-02 | Shinko Electric Industries, Co., Ltd. | Automatic trace determination apparatus and method |
-
1997
- 1997-01-17 JP JP9020011A patent/JP3027949B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7673269B2 (en) | 2005-05-25 | 2010-03-02 | Shinko Electric Industries, Co., Ltd. | Automatic trace determination apparatus and method |
| EP1762953A1 (en) | 2005-09-12 | 2007-03-14 | Shinko Electric Industries Co., Ltd. | Automatic trace determination method |
| US7546569B2 (en) | 2005-09-12 | 2009-06-09 | Shinko Electric Industries Co., Ltd. | Automatic trace determination method |
| US7627846B2 (en) | 2006-03-23 | 2009-12-01 | Shinko Electric Industries Co., Ltd. | Method and apparatus for automatically shaping traces on surface of substrate of semiconductor package by using computation |
| US7543263B2 (en) | 2006-06-30 | 2009-06-02 | Shinko Electric Industries Co., Ltd. | Automatic trace shaping method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3027949B2 (ja) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3063828B2 (ja) | 集積回路の自動概略配線方法 | |
| US6598206B2 (en) | Method and system of modifying integrated circuit power rails | |
| JP4160733B2 (ja) | 集積回路内のマクロを横切る配線をマクロ内に設計する方法およびシステム | |
| JP2006235705A (ja) | 半導体集積回路の自動配線方法と装置及びプログラムと半導体集積回路 | |
| US7162707B2 (en) | Scan path timing optimizing apparatus determining connection order of scan path circuits to realize optimum signal timings | |
| JP3027949B2 (ja) | 半導体集積回路の自動配線方法 | |
| JP2674462B2 (ja) | 半導体装置 | |
| JPH11102380A (ja) | 図形処理方法、図形処理装置、及び、記録媒体 | |
| US6567954B1 (en) | Placement and routing method in two dimensions in one plane for semiconductor integrated circuit | |
| JP4745697B2 (ja) | 複数の配線層を有する半導体回路の端子層設定方法、端子層設定プログラム、配線端子延長処理プログラム、および、その端子層を設定に用いられる端子延長用コンポーネント | |
| JP2006155119A (ja) | Ｌｓｉ物理設計方法、プログラム及び装置 | |
| JP3229235B2 (ja) | 配線整形方法及び装置、禁止領域半径決定方法及び装置 | |
| JP3208014B2 (ja) | 配線経路調査装置および配線経路調査方法 | |
| JP2954194B1 (ja) | クロックスキュー低減方法及びシステム | |
| JP2833505B2 (ja) | 半導体集積回路の自動配線方法 | |
| JP5187217B2 (ja) | 半導体レイアウトシステム、方法、及び、プログラム | |
| JP2737620B2 (ja) | 半導体集積回路の配線方法 | |
| JP3062149B2 (ja) | 自動配線方法 | |
| JP2682423B2 (ja) | Ｌｓｉの複数線幅の配線方法 | |
| JP2885635B2 (ja) | 半導体集積回路の設計方法 | |
| JP3055106B2 (ja) | 半導体装置のセル配置方法及びセル配置装置 | |
| JPH09153549A (ja) | 半導体装置の配線配置方法 | |
| JPH04101276A (ja) | 集積回路設計装置 | |
| JPH05165920A (ja) | 自動配線装置 | |
| JP2001196458A (ja) | 集積回路のセル並びにセル配線方法及びセル配線装置 |